Nothing Special   »   [go: up one dir, main page]

JP2011049583A - Nitride semiconductor light-emitting device - Google Patents

Nitride semiconductor light-emitting device Download PDF

Info

Publication number
JP2011049583A
JP2011049583A JP2010239142A JP2010239142A JP2011049583A JP 2011049583 A JP2011049583 A JP 2011049583A JP 2010239142 A JP2010239142 A JP 2010239142A JP 2010239142 A JP2010239142 A JP 2010239142A JP 2011049583 A JP2011049583 A JP 2011049583A
Authority
JP
Japan
Prior art keywords
region
substrate
defect
digging
defect concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010239142A
Other languages
Japanese (ja)
Inventor
Takeshi Kamikawa
剛 神川
Yoshika Kaneko
佳加 金子
Kensaku Motoki
健作 元木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Sumitomo Electric Industries Ltd
Original Assignee
Sharp Corp
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp, Sumitomo Electric Industries Ltd filed Critical Sharp Corp
Priority to JP2010239142A priority Critical patent/JP2011049583A/en
Publication of JP2011049583A publication Critical patent/JP2011049583A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a nitride semiconductor light-emitting device that achieves uniformity of characteristics within a wafer surface and improves the yield. <P>SOLUTION: A nitride semiconductor light-emitting device includes a substrate 10 and a nitride semiconductor layer 13 laminated on top of the substrate 10. The substrate 10 has a defect concentration region 11 and a low defect region 12 that is a region excluding the defect concentration region 11. In a portion of the substrate 10 including the defect concentration region 11, a trench region 14 is provided that is deeper than the surface of the low defect region 12. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、窒化物半導体レーザ素子などの基板とその製造方法、及び該基板上に窒化物半導体層を積層することにより形成された窒化物半導体発光素子とその製造方法に関する。   The present invention relates to a substrate such as a nitride semiconductor laser device and a manufacturing method thereof, and a nitride semiconductor light emitting device formed by laminating a nitride semiconductor layer on the substrate and a manufacturing method thereof.

GaN、AlN、InNおよびそれらの混晶に代表される窒化物半導体材料により、紫外から可視領域で発振する半導体レーザ素子が試作されている。基板には、GaN基板が用いられることが多く、各研究機関において精力的に研究されている。現在、十分な寿命の半導体レーザ素子が得られておらず、更なる長寿命化が必要とされている。この半導体レーザ素子の寿命は、GaN基板に元々存在する欠陥(本明細書において欠陥とは、結晶中の空孔、格子間原子、転位等を指す)密度に強く依存することが知られている。しかし、長寿命化に効果があると言われる欠陥密度の低い基板は得られにくく、盛んに研究されている。   A semiconductor laser device that oscillates in the ultraviolet to visible region has been prototyped using nitride semiconductor materials typified by GaN, AlN, InN, and mixed crystals thereof. As the substrate, a GaN substrate is often used and has been energetically studied in each research institution. At present, a semiconductor laser element having a sufficient lifetime has not been obtained, and further life extension is required. It is known that the lifetime of this semiconductor laser element strongly depends on the density of defects (in this specification, vacancies, interstitial atoms, dislocations, etc.) existing in the GaN substrate. . However, it is difficult to obtain a substrate with a low defect density, which is said to be effective in extending the life, and has been actively studied.

一例として、GaN基板の製造には次の方法を用いることが非特許文献1に報告されている。MOCVD法(Metalorganic Chemical Vapor Deposition)により、サファイア基板上に2.0μm厚の下地GaN層を成長させ、その上に0.1μmの膜厚の周期的なストライプ状の開口部をもつSiO2マスクパターンを形成し、再びMOCVD法により20μm厚のGaN層を形成してウェハーを得る。これは、ELOG(Epitaxially Lateral Overgrown)と呼ばれる技術であり、ラテラル成長の利用により欠陥を低減する手法である。 As an example, Non-Patent Document 1 reports that the following method is used for manufacturing a GaN substrate. A SiO 2 mask pattern having a periodic stripe-like opening having a thickness of 0.1 μm formed on a GaN substrate having a thickness of 2.0 μm grown on the sapphire substrate by MOCVD (Metalorganic Chemical Vapor Deposition). Then, a 20 μm thick GaN layer is formed again by MOCVD to obtain a wafer. This is a technique called ELOG (Epitaxially Lateral Overground), which is a technique for reducing defects by utilizing lateral growth.

さらに、HVPE法(Hydride Vapor Phase Epitaxy)により200μm厚のGaN層を形成し、下地であるサファイア基板を除去することで150μm厚のGaN基板を作製する。次に、得られたGaN基板の表面を平坦に研磨する。このようにして得られた基板には基板面内に欠陥集中領域と低欠陥領域とを含むことになる。一般的には、SiO2上の一部に欠陥を多く含む欠陥集中領域と、SiO2上の残りの低欠陥領域とに分けられる場合が多い。 Further, a GaN layer having a thickness of 200 μm is formed by HVPE (Hydride Vapor Phase Epitaxy), and a GaN substrate having a thickness of 150 μm is manufactured by removing the underlying sapphire substrate. Next, the surface of the obtained GaN substrate is polished flat. The substrate thus obtained includes a defect concentration region and a low defect region in the substrate surface. In general, the defect concentration region having a lot of defects on a part of the SiO 2, are often divided into the remaining low-defect regions on SiO 2.

Applied Physics Letter. Vol.73 No.6 (1998) pp.832−834Applied Physics Letter. Vol. 73 No. 6 (1998) p. 832-834

しかしながら、欠陥集中領域と低欠陥領域を含む基板上に窒化物半導体層をMOCVD法等により成長させた場合、それから作製される半導体レーザ素子の特性がばらつき、大きく歩留まりを下げていた。   However, when a nitride semiconductor layer is grown on a substrate including a defect-concentrated region and a low-defect region by MOCVD or the like, the characteristics of the semiconductor laser device manufactured therefrom vary, greatly reducing the yield.

欠陥集中領域と低欠陥領域を含む基板上に窒化物半導体層をMOCVD法等により成長させた場合、半導体レーザ素子の特性がばらつき、大きく歩留まりを下げる原因を解明すべく、鋭意研究を行った結果、膜表面の平坦性が悪く凸凹した表面モフォロジーになっていることが原因であることが分かった。凸凹した膜上に窒化物半導体層(特に活性層と呼ばれるInGaN層)を成長した場合、層厚や組成が凸凹に依存して面内で異なり、設定値から大きくずれるためである。更に、凸凹した表面モフォロジーは、窒化物半導体層の欠陥集中領域の形状に大きく依存していることを突き止めた。つまり欠陥集中領域の形状に、薄膜の成長方向や成長モードが強く依存し、欠陥集中領域の形状が不均一であると、膜表面の平坦性が悪くなり、凸凹した表面モフォロジーになることが分かった。この凸凹の表面に活性層等の薄膜を成長することにより、素子の特性がばらつくのである。   As a result of earnest research to elucidate the cause of variations in the characteristics of semiconductor laser elements when the nitride semiconductor layer is grown on a substrate containing defect-concentrated regions and low-defect regions by MOCVD etc. It has been found that the cause is that the film surface has poor surface flatness and an uneven surface morphology. This is because when a nitride semiconductor layer (in particular, an InGaN layer called an active layer) is grown on the uneven film, the layer thickness and composition differ in the plane depending on the unevenness, and greatly deviate from the set value. Furthermore, it was found that the uneven surface morphology greatly depends on the shape of the defect concentration region of the nitride semiconductor layer. In other words, the growth direction and growth mode of the thin film strongly depend on the shape of the defect concentration region, and if the shape of the defect concentration region is not uniform, the flatness of the film surface deteriorates and the surface morphology becomes uneven. It was. By growing a thin film such as an active layer on the uneven surface, the characteristics of the element vary.

上記の考察を導いた実験について説明する。まず、欠陥集中領域と低欠陥領域が存在する基板上に窒化物半導体層を成長させる場合について説明する。図15(a)は従来の半導体レーザ素子の断面図、図15(b)は図15(a)の上面図である。10が欠陥集中領域と低欠陥領域の存在する基板であり、11が欠陥集中領域、12が低欠陥領域、13が窒化物半導体層、13aが窒化物半導体層の表面である。   The experiment that led to the above consideration will be described. First, a case where a nitride semiconductor layer is grown on a substrate having a defect concentration region and a low defect region will be described. FIG. 15A is a sectional view of a conventional semiconductor laser device, and FIG. 15B is a top view of FIG. Reference numeral 10 denotes a substrate having a defect concentration region and a low defect region, 11 is a defect concentration region, 12 is a low defect region, 13 is a nitride semiconductor layer, and 13a is a surface of the nitride semiconductor layer.

基板10上にそのまま(基板等に前処理などしないで)窒化物半導体層を成長させた場合、欠陥集中領域は低欠陥領域に比べ結晶性が悪く、また低欠陥領域と異なる成長面が出ることがあり、低欠陥領域と大きく成長速度が異なる。このため、低欠陥領域よりも欠陥集中領域の成長速度が遅くほとんど成長は起こらない。   When the nitride semiconductor layer is grown on the substrate 10 as it is (without pretreatment on the substrate or the like), the defect concentration region has poor crystallinity compared to the low defect region, and a growth surface different from the low defect region appears. The growth rate is greatly different from that of low defect areas. For this reason, the growth rate of the defect concentration region is slower than that of the low defect region, and almost no growth occurs.

図16(a)は線状の欠陥集中領域を有した窒化物半導体層の成長時の上面図、図16(b)は点状の欠陥集中領域を有した窒化物半導体層の成長時の上面図である。欠陥集中領域で成長がほとんど起こらないため、欠陥集中領域xが起点となり矢印Aの方向に成長が進み、また、欠陥集中領域yが起点となり矢印Bの方向に成長が進む。このように異なる2方向に成長が起こった場合、その会合部とそれ以外の領域おいて層厚が変わり、表面平坦性が悪化する。   FIG. 16A is a top view at the time of growth of a nitride semiconductor layer having a linear defect concentration region, and FIG. 16B is an upper surface at the time of growth of a nitride semiconductor layer having a point-like defect concentration region. FIG. Since almost no growth occurs in the defect concentration region, the growth proceeds in the direction of arrow A starting from the defect concentration region x, and the growth proceeds in the direction of arrow B starting from the defect concentration region y. When growth occurs in two different directions as described above, the layer thickness changes at the meeting portion and other regions, and the surface flatness deteriorates.

図17は、線状の欠陥集中領域に垂直方向[11−20]と水平方向[1−100]にラフネスを測定した図である。ラフネスの測定は、A SUBSIDIARY OF VEECO INSTRUMENTS INC社製DEKTAK3STを用いて測定した。測定条件として、測定長600μm、測定時間3s、触針圧30mg、水平分解能1μm/sampleで行っている。測定した600μm幅の中で、最も高い部分と、最も低い部分の高低差は200nmにも及んでいる。但し、欠陥集中領域の大きな溝は除く。   FIG. 17 is a diagram in which the roughness is measured in the vertical direction [11-20] and the horizontal direction [1-100] in the linear defect concentration region. The roughness was measured using DEKTAK3ST manufactured by A SUBSIDIARY OF VEECO INSTRUMENTS INC. The measurement conditions are a measurement length of 600 μm, a measurement time of 3 s, a stylus pressure of 30 mg, and a horizontal resolution of 1 μm / sample. Among the measured 600 μm width, the difference in height between the highest part and the lowest part reaches 200 nm. However, a groove having a large defect concentration area is excluded.

また、会合部は非発光領域となることが分かった。以上より、ウェハー面内で各層の層厚が異なることが素子特性のばらつき要因になっているといえる。   It was also found that the meeting part was a non-light emitting region. From the above, it can be said that the difference in the layer thickness of each layer within the wafer surface is a cause of variation in element characteristics.

本発明は、上記の問題点に鑑み、ウェハー面内の特性の均一化を図り歩留まりを向上させる基板及び該基板上に積層された窒化物半導体発光素子を提供することを目的とする。   In view of the above-described problems, an object of the present invention is to provide a substrate that improves the yield by making the characteristics in the wafer surface uniform, and a nitride semiconductor light emitting device stacked on the substrate.

上記目的を達成するために、本発明の基板は、欠陥集中領域と、欠陥集中領域を除いた領域である低欠陥領域とを有する基板であって、欠陥集中領域を含む部分に、低欠陥領域の表面よりも掘り込まれた掘り込み領域が形成されていることを特徴とする。   In order to achieve the above object, the substrate of the present invention is a substrate having a defect concentration region and a low defect region which is a region excluding the defect concentration region, and the low defect region is included in a portion including the defect concentration region. A digging region dug out from the surface of is formed.

このように、欠陥集中領域を含む部分を掘り込むことにより、成長方向が均一になり表面平坦性が向上し、ウェハー面内の特性の均一化が図られて歩留まりを向上させることができる。   In this way, by digging a portion including the defect concentration region, the growth direction becomes uniform, the surface flatness is improved, the characteristics in the wafer surface are made uniform, and the yield can be improved.

さらに、本発明の基板は、低欠陥領域に、低欠陥領域の表面よりも掘り込まれた掘り込み領域が形成されていることを特徴とする。このとき、低欠陥領域に形成された掘り込み領域は、欠陥集中領域を含む部分に形成された掘り込み領域の両側に形成されていてもよい。   Furthermore, the substrate of the present invention is characterized in that a digging region is formed in the low defect region more than the surface of the low defect region. At this time, the digging region formed in the low defect region may be formed on both sides of the digging region formed in the portion including the defect concentration region.

このように、低欠陥領域に掘り込まれた掘り込み領域は、低欠陥領域に欠陥や成長面が異なる領域等の異常成長箇所が含まれていた場合に、その影響が広範囲に及ぶのを防ぐことができる。   In this way, the digging area dug into the low-defect area prevents the influence of a wide range when the low-defect area contains abnormal growth points such as areas with different defects or growth surfaces. be able to.

さらに、本発明の基板は、欠陥集中領域を含む部分に形成された掘り込み領域の端から、欠陥集中領域の端までの距離が5μm以上であることを特徴とする。   Furthermore, the substrate of the present invention is characterized in that the distance from the end of the digging region formed in the portion including the defect concentration region to the end of the defect concentration region is 5 μm or more.

また、本発明の基板は、欠陥集中領域と、欠陥集中領域を除いた領域である低欠陥領域とを有する基板であって、低欠陥領域のみに、低欠陥領域の表面よりも掘り込まれた掘り込み領域が形成されていることを特徴とする。   Further, the substrate of the present invention is a substrate having a defect concentration region and a low defect region which is a region excluding the defect concentration region, and is dug into only the low defect region from the surface of the low defect region. A digging region is formed.

このように、低欠陥領域のみに掘り込み領域を形成することによっても、異常成長領域の伝播を止めることができ、表面平坦性を改善することができる。   As described above, by forming the dug region only in the low defect region, the propagation of the abnormal growth region can be stopped, and the surface flatness can be improved.

本発明の基板において、低欠陥領域のみに形成される掘り込み領域は、欠陥集中領域の片側又は両側に形成されていることが好ましい。   In the substrate of the present invention, the digging region formed only in the low defect region is preferably formed on one side or both sides of the defect concentration region.

さらに、本発明の基板は、低欠陥領域のみに形成された掘り込み領域の端から欠陥集中
領域の端までの距離が5μm以上であることを特徴とする。
Furthermore, the substrate of the present invention is characterized in that the distance from the end of the dug area formed only in the low defect area to the end of the defect concentration area is 5 μm or more.

また、本発明の基板は、窒化ガリウムからなることを特徴とする。   The substrate of the present invention is characterized by comprising gallium nitride.

また、本発明の基板において、欠陥集中領域は線状又は点状であることを特徴とする。
そして、欠陥集中領域が線状である場合、線状の欠陥集中領域は[1−100]方向に伸びていることが好ましい。
In the substrate of the present invention, the defect concentration region is linear or dot-shaped.
And when a defect concentration area | region is linear, it is preferable that the linear defect concentration area | region is extended in the [1-100] direction.

さらに、本発明の基板において、掘り込み領域の掘り込み深さは0.5μm以上50μm以下であることを特徴とする。   Furthermore, in the substrate of the present invention, the digging depth of the digging region is 0.5 μm or more and 50 μm or less.

また、本発明の窒化物半導体発光素子は、上記の特徴を有するいずれかの基板と、この基板上に積層された窒化物半導体層とを備えたことを特徴とする。   In addition, a nitride semiconductor light emitting device according to the present invention includes any one of the above-described substrates and a nitride semiconductor layer stacked on the substrate.

さらに、本発明の窒化物半導体発光素子は、窒化物半導体層がレーザ光導波領域であるリッジ部を有し、リッジ部は、掘り込み領域の端から5μm以上離れて形成されていることを特徴とする。   Furthermore, the nitride semiconductor light emitting device of the present invention is characterized in that the nitride semiconductor layer has a ridge portion that is a laser light waveguide region, and the ridge portion is formed at least 5 μm away from the end of the digging region. And

さらに、本発明の窒化物半導体発光素子は、基板の下面にn型電極が形成され、窒化物半導体層の上面にp型電極が形成されていることを特徴とする。   Furthermore, the nitride semiconductor light emitting device of the present invention is characterized in that an n-type electrode is formed on the lower surface of the substrate and a p-type electrode is formed on the upper surface of the nitride semiconductor layer.

また、本発明は、欠陥集中領域と、欠陥集中領域を除いた領域である低欠陥領域とを有する基板の製造方法であって、欠陥集中領域を含む部分に、低欠陥領域の表面よりも掘り込まれた掘り込み領域を形成する工程が含まれていることを特徴とする基板の製造方法に関するものである。   The present invention also relates to a method of manufacturing a substrate having a defect concentration region and a low defect region excluding the defect concentration region, where a portion including the defect concentration region is dug more than the surface of the low defect region. The present invention relates to a method for manufacturing a substrate, which includes a step of forming an embedded digging region.

さらに、本発明の基板の製造方法では、低欠陥領域に、低欠陥領域の表面よりも掘り込まれた掘り込み領域を形成する工程が含まれていることを特徴とする。このとき、低欠陥領域に形成された掘り込み領域を、欠陥集中領域を含む部分に形成された掘り込み領域の両側に形成する工程が含まれていてもよい。   Furthermore, the method for manufacturing a substrate according to the present invention is characterized in that the low defect region includes a step of forming a dug region that is dug more than the surface of the low defect region. At this time, a step of forming the digging region formed in the low defect region on both sides of the digging region formed in the portion including the defect concentration region may be included.

さらに、本発明の基板の製造方法では、欠陥集中領域を含む部分に形成された掘り込み領域の端から、欠陥集中領域の端までの距離が5μm以上となるように、欠陥集中領域を含む部分に掘り込み領域を形成する工程が含まれていることを特徴とする。   Furthermore, in the substrate manufacturing method of the present invention, the portion including the defect concentration region so that the distance from the end of the digging region formed in the portion including the defect concentration region to the end of the defect concentration region is 5 μm or more. Includes a step of forming a digging region.

また、本発明は、欠陥集中領域と、欠陥集中領域を除いた領域である低欠陥領域とを有する基板の製造方法であって、前記低欠陥領域のみに、該低欠陥領域の表面よりも掘り込まれた掘り込み領域を形成する工程が含まれていることを特徴とする基板の製造方法に関するものである。   The present invention also relates to a method of manufacturing a substrate having a defect concentration region and a low defect region excluding the defect concentration region, and the substrate is dug only in the low defect region than the surface of the low defect region. The present invention relates to a method for manufacturing a substrate, which includes a step of forming an embedded digging region.

さらに、本発明の基板の製造方法は、低欠陥領域のみに形成される掘り込み領域を、欠陥集中領域の片側又は両側に形成する工程を含んでいることを特徴とする。   Furthermore, the substrate manufacturing method of the present invention includes a step of forming a dug region formed only in the low defect region on one side or both sides of the defect concentration region.

さらに、本発明の基板の製造方法は、低欠陥領域のみに形成された掘り込み領域の端から欠陥集中領域の端までの距離が5μm以上となるように、掘り込み領域を形成する工程が含まれていることを特徴とする。   Further, the substrate manufacturing method of the present invention includes a step of forming the digging region so that the distance from the end of the digging region formed only in the low defect region to the end of the defect concentration region is 5 μm or more. It is characterized by being.

また、本発明の基板の製造方法において、低欠陥領域の表面よりも掘り込まれた掘り込み領域を形成する工程は、気相エッチングを用いて行われることが好ましい。気相エッチングとしては、反応性イオンエッチング(RIE)が好適に挙げられる。   In the substrate manufacturing method of the present invention, it is preferable that the step of forming the digging region dug out from the surface of the low defect region is performed using vapor phase etching. As the vapor phase etching, reactive ion etching (RIE) is preferably exemplified.

さらに、本発明の基板の製造方法において、基板は窒化ガリウムであることを特徴とする。   Further, in the substrate manufacturing method of the present invention, the substrate is gallium nitride.

さらに、本発明の基板の製造方法において、欠陥集中領域が線状である場合、線状の欠陥集中領域が[1−100]方向に伸びている基板を用いることを特徴とする。   Furthermore, in the substrate manufacturing method of the present invention, when the defect concentration region is linear, a substrate in which the linear defect concentration region extends in the [1-100] direction is used.

また、本発明は、上記の基板の製造方法により得られた基板上に窒化物半導体層を形成する工程が含まれていることを特徴とする窒化物半導体発光素子の製造方法に関するものである。   The present invention also relates to a method for manufacturing a nitride semiconductor light emitting device, comprising a step of forming a nitride semiconductor layer on a substrate obtained by the above method for manufacturing a substrate.

本発明の窒化物半導体発光素子の製造方法では、窒化物半導体層に、掘り込み領域の端から5μm以上離れて、レーザ光導波領域であるリッジ部を形成する工程が含まれていることを特徴とする。   In the method for manufacturing a nitride semiconductor light emitting device according to the present invention, the nitride semiconductor layer includes a step of forming a ridge portion which is a laser light waveguide region at a distance of 5 μm or more from the end of the digging region. And

さらに、本発明の窒化物半導体発光素子の製造方法では、基板の下面にn型電極を形成し、窒化物半導体層の上面にp型電極を形成する工程が含まれていることを特徴とする。   Furthermore, the method for manufacturing a nitride semiconductor light emitting device of the present invention includes a step of forming an n-type electrode on the lower surface of the substrate and forming a p-type electrode on the upper surface of the nitride semiconductor layer. .

基板が、欠陥集中領域と欠陥集中領域を除いた領域である低欠陥領域とを有する場合に、基板の所定箇所に低欠陥領域の表面よりも掘り込まれた掘り込み領域を設けることにより、基板上に積層された窒化物半導体層の成長方向が均一になり表面平坦性が向上し、ウェハー面内の特性の均一化が図られて歩留まりを向上させることができる。   When the substrate has a defect concentration region and a low defect region which is a region excluding the defect concentration region, the substrate is provided by providing a digging region that is dug more than the surface of the low defect region at a predetermined position of the substrate. The growth direction of the nitride semiconductor layer laminated thereon is made uniform, the surface flatness is improved, the characteristics in the wafer surface are made uniform, and the yield can be improved.

また、基板の所定箇所に掘り込み領域を設けることにより、基板上に積層される窒化物半導体層に内在する歪みを開放することができ、クラックの発生を防止できる。   In addition, by providing a digging region at a predetermined position of the substrate, it is possible to release strain inherent in the nitride semiconductor layer stacked on the substrate, and to prevent generation of cracks.

(a)実施例1の窒化物半導体レーザ素子の断面図である。(b)は図1(a)の上面図である。(A) It is sectional drawing of the nitride semiconductor laser element of Example 1. FIG. FIG. 2B is a top view of FIG. 窒化物半導体層の層構成を示す断面図である。It is sectional drawing which shows the layer structure of the nitride semiconductor layer. (a)欠陥集中領域付近を拡大した上面図の一例である。(b)欠陥集中領域付近を拡大した上面図の一例である。(c)欠陥集中領域付近を拡大した上面図の一例である。(A) It is an example of the top view which expanded the defect concentration area vicinity. (B) It is an example of the top view which expanded the defect concentration area vicinity. (C) It is an example of the top view which expanded the defect concentration area vicinity. (a)実施例1の基板の上面図である。(b)図4(a)の断面図である。(A) It is a top view of the board | substrate of Example 1. FIG. (B) It is sectional drawing of Fig.4 (a). (a)[11−20]方向の表面平坦性を示す図である。(b)[1−100]方向の表面平坦性を示す図である。(A) It is a figure which shows the surface flatness of a [11-20] direction. (B) It is a figure which shows the surface flatness of a [1-100] direction. (a)線状の欠陥集中領域を有した窒化物半導体層の成長時の上面図である。(b)点状の欠陥集中領域を有した窒化物半導体層の成長時の上面図である。(A) It is a top view at the time of the growth of the nitride semiconductor layer which has a linear defect concentration area | region. (B) It is a top view at the time of the growth of the nitride semiconductor layer which has a dotted | punctate defect concentration area | region. 掘り込み深さXと歩留まりの相関を示す図である。It is a figure which shows the correlation of the digging depth X and a yield. (a)線状の欠陥集中領域を有した基板の上面図である。(b)点状の欠陥集中領域を有した基板の上面図である。(A) It is a top view of the board | substrate which has a linear defect concentration area | region. (B) It is a top view of the board | substrate which has a dot-shaped defect concentration area | region. 距離Yと歩留まりの相関を示す図である。It is a figure which shows the correlation of the distance Y and a yield. 実施例2の点状の欠陥集中領域を有した基板の上面図である。6 is a top view of a substrate having a spot-like defect concentration region in Example 2. FIG. (a)実施例3の基板の上面図である。(b)図11(a)の断面図である。(A) It is a top view of the board | substrate of Example 3. FIG. (B) It is sectional drawing of Fig.11 (a). (a)掘り込み領域を有しない場合の窒化物半導体層の成長時の上面図である。(b)掘り込み領域を有する場合の窒化物半導体層の成長時の上面図である。(A) It is a top view at the time of the growth of the nitride semiconductor layer when it does not have a digging region. (B) It is a top view at the time of the growth of the nitride semiconductor layer in the case of having a digging region. (a)実施例4の基板の上面図である。(b)図13(a)の断面図である。(A) It is a top view of the board | substrate of Example 4. FIG. (B) It is sectional drawing of Fig.13 (a). (a)実施例4の窒化物半導体レーザ素子の断面図である。(b)図14(a)の上面図である。(A) It is sectional drawing of the nitride semiconductor laser element of Example 4. FIG. (B) It is a top view of Fig.14 (a). (a)従来の半導体レーザ素子の断面図である。(b)図15(a)の上面図である。(A) It is sectional drawing of the conventional semiconductor laser element. (B) It is a top view of Fig.15 (a). (a)従来の線状の欠陥集中領域を有した窒化物半導体層の成長時の上面図である。(b)従来の点状の欠陥集中領域を有した窒化物半導体層の成長時の上面図である。(A) It is a top view at the time of the growth of the nitride semiconductor layer which has the conventional linear defect concentration area | region. (B) It is a top view at the time of the growth of the nitride semiconductor layer which has the conventional point-like defect concentration area | region. (a)従来の窒化物半導体レーザ素子の[11−20]方向の表面平坦性を示す図である。(b)従来の窒化物半導体レーザ素子の[1−100]方向の表面平坦性を示す図である。(A) It is a figure which shows the surface flatness of the [11-20] direction of the conventional nitride semiconductor laser element. (B) It is a figure which shows the surface flatness of the [1-100] direction of the conventional nitride semiconductor laser element.

以下、本発明を図面を用いて詳細に説明する。   Hereinafter, the present invention will be described in detail with reference to the drawings.

本明細書において、結晶の面や方位を示す指数が負の場合、絶対値の上に横線を付して表記するのが結晶学の決まりであるが、本明細書では、そのような表記ができないため、絶対値の前に負号「−」を付して負の指数を表す。   In this specification, when the index indicating the plane and orientation of the crystal is negative, it is a rule of crystallography that the absolute value is indicated with a horizontal line, but in this specification, such notation is used. Since it is not possible, a negative sign is used in front of the absolute value to indicate a negative exponent.

本発明において、基板とは従来例で説明した下地を除去してフリースタンディングの状態のGaN基板を用いても良いし、下地のサファイアを取り除かず、そのままの状態で用いても良い。つまり窒化物半導体レーザの薄膜がMOCVD法で成長する前の基板の表面に、欠陥集中領域と低欠陥領域をもつ基板を用いる場合を考える。   In the present invention, the substrate may be a free-standing GaN substrate after removing the substrate described in the conventional example, or may be used as it is without removing the substrate sapphire. That is, consider a case where a substrate having a defect concentration region and a low defect region is used on the surface of the substrate before the nitride semiconductor laser thin film is grown by the MOCVD method.

図1(a)は窒化物半導体レーザ素子の断面図、図1(b)は図1(a)の上面図である。n型GaN基板10中には、欠陥集中領域11が存在し、欠陥集中領域11以外の部分は低欠陥領域12となっている。   1A is a cross-sectional view of a nitride semiconductor laser device, and FIG. 1B is a top view of FIG. In the n-type GaN substrate 10, a defect concentration region 11 exists, and a portion other than the defect concentration region 11 is a low defect region 12.

本明細書において、欠陥集中領域とは、基板又は基板上に作製された窒化物半導体層を硫酸、燐酸の混合酸を250℃に加熱した液に浸してエッチングを行った結果、多数のエッチピットが現れ、欠陥(あるいは転位等)が極めて集中している領域を指す。一方、低欠陥領域とは、EPD(エッチピット密度)104〜105/cm2台の領域を指す。欠陥集中領域のEPDは、これよりも2桁以上大きい。なお、EPDを測定する方法としては、RIE(Reactive Ion Etching)等の気相エッチングを用いても良いし、MOCVD炉中で成長を止めて、高温(1000℃程度)に晒すことによっても測定できる。測定手段としては、AFM(atomic force microscope)、CL(cathode luminescence)、顕微PL(photo luminescence)等を用いることができる。 In this specification, the defect concentration region refers to a large number of etch pits as a result of etching by immersing a substrate or a nitride semiconductor layer formed on the substrate in a solution obtained by heating a mixed acid of sulfuric acid and phosphoric acid to 250 ° C. Refers to a region where defects (or dislocations, etc.) are extremely concentrated. On the other hand, the low defect region refers to a region of EPD (etch pit density) of 10 4 to 10 5 / cm 2 . The EPD in the defect concentration region is two orders of magnitude larger than this. As a method for measuring EPD, vapor phase etching such as RIE (Reactive Ion Etching) may be used, or it can be measured by stopping growth in a MOCVD furnace and exposing it to a high temperature (about 1000 ° C.). . As the measuring means, AFM (atomic force microscope), CL (cathode luminescence), microscopic PL (photo luminescence), or the like can be used.

基板10上には、窒化物半導体層(エピタキシャル成長層)13が形成されている。また基板10には、欠陥集中領域11を含むように掘り込み領域14が形成されている。掘り込み領域14はRIEによって掘り込まれた領域である。また、窒化物半導体層13上面にレーザ光導波路構造であるリッジ部15、電流狭窄を目的としたSiO2層16、その上面にp型電極17が形成されている。また基板10下面には、n型電極18が形成されている。 A nitride semiconductor layer (epitaxial growth layer) 13 is formed on the substrate 10. In addition, a dug region 14 is formed in the substrate 10 so as to include the defect concentration region 11. The dug area 14 is an area dug by RIE. A ridge portion 15 having a laser optical waveguide structure, a SiO 2 layer 16 for current confinement, and a p-type electrode 17 are formed on the top surface of the nitride semiconductor layer 13. An n-type electrode 18 is formed on the lower surface of the substrate 10.

本明細書において、リッジ部15の中心と掘り込み領域14の端との距離をdで表す。図1(a)においてはd=40μmとする。   In this specification, the distance between the center of the ridge 15 and the end of the digging region 14 is represented by d. In FIG. 1A, d = 40 μm.

図2は、窒化物半導体層13の層構成を示す断面図である。窒化物半導体層13は、n型GaN層(層厚3.5μm)20上にn型Al0.062Ga0.938N第1クラッド層(層厚2.3μm)21、n型Al0.1Ga0.9N第2クラッド層(層厚0.2μm)22、n型Al0.062Ga0.938N第3クラッド層(層厚0.1μm)23、n型GaNガイド層(層厚0.1μm)24、InGaN/GaN−3MQW活性層(InGaN/GaN層厚=4nm/8nm)25、p型Al0.3Ga0.7N蒸発防止層(層厚20nm)26、p型GaNガイド層(層厚0.05μm)27、p型Al0.062Ga0.938Nクラッド層(層厚0.5μm)28、p型GaNコンタクト層29(層厚0.1μm)が順番に積層されて構成される。 FIG. 2 is a cross-sectional view showing the layer configuration of the nitride semiconductor layer 13. The nitride semiconductor layer 13 includes an n-type Al 0.062 Ga 0.938 N first clad layer (layer thickness 2.3 μm) 21 and an n-type Al 0.1 Ga 0.9 N second layer on an n-type GaN layer (layer thickness 3.5 μm) 20. Cladding layer (layer thickness 0.2 μm) 22, n-type Al 0.062 Ga 0.938 N third cladding layer (layer thickness 0.1 μm) 23, n-type GaN guide layer (layer thickness 0.1 μm) 24, InGaN / GaN-3MQW Active layer (InGaN / GaN layer thickness = 4 nm / 8 nm) 25, p-type Al 0.3 Ga 0.7 N evaporation prevention layer (layer thickness 20 nm) 26, p-type GaN guide layer (layer thickness 0.05 μm) 27, p-type Al 0.062 A Ga 0.938 N clad layer (layer thickness 0.5 μm) 28 and a p-type GaN contact layer 29 (layer thickness 0.1 μm) are sequentially stacked.

図1(b)に示すように、線状の欠陥集中領域11は[1−100]方向に伸びている。上面から見た線状の欠陥は欠陥集中密度や種類によって形状が異なる場合があり、図3(a)〜(c)に欠陥集中領域の形状の例を図示した。線状の欠陥集中領域(図3(a))、穴状の欠陥集中領域(図3(b))、微細な穴状の欠陥集中領域が密集した状態(図3(c))等がある。ここでの穴や線状コアのオーダーは1nm程度から数十μmまでの大きさである。本実施の形態においては、図3(a)の場合を用いて説明する。なお、図3(b)、(c)の場合も同様の効果を生じる。   As shown in FIG. 1B, the linear defect concentration region 11 extends in the [1-100] direction. The shape of a linear defect viewed from the top may differ depending on the defect concentration density and type, and examples of the shape of the defect concentration region are shown in FIGS. There are a line-shaped defect concentration region (FIG. 3A), a hole-like defect concentration region (FIG. 3B), a state where minute hole-shaped defect concentration regions are densely packed (FIG. 3C), and the like. . The order of the holes and the linear core here is about 1 nm to several tens of μm. This embodiment will be described using the case of FIG. In addition, the same effect is produced in the cases of FIGS.

次に、製造方法について説明する。欠陥集中領域が線状になっているGaN基板10の製造方法は、従来例でも説明した通り、MOCVD法によりサファイア基板上に2.5μm厚の下地GaN層を成長させ、その上に周期的なストライプ状の開口部をもつSiO2マスクパターン(周期20μm)を形成し、再びMOCVD法により15μm厚のGaN層を形成してウェハーを得る。SiO2上は膜が成長しないため、開口部から成長が始まる。膜厚がSiO2より厚くなると、SiO2上に開口部から横方向に成長する。SiO2の中心部で左右から各々成長してきた膜が会合し、会合した部分は高い欠陥密度を有する欠陥集中領域11となる。SiO2が線状に形成されるため、欠陥集中領域11も線状に形成される。ここで、欠陥集中領域11の幅は約40μmであり、欠陥集中領域11どうしの間隔は約400μmである。 Next, a manufacturing method will be described. As described in the conventional example, the method for manufacturing the GaN substrate 10 in which the defect concentration region is linear is formed by growing a base GaN layer having a thickness of 2.5 μm on the sapphire substrate by MOCVD and periodically A SiO 2 mask pattern (period 20 μm) having a stripe-shaped opening is formed, and a GaN layer having a thickness of 15 μm is formed again by MOCVD to obtain a wafer. Since no film grows on SiO 2 , growth starts from the opening. When the film thickness is thicker than the SiO 2, it is grown in the lateral direction from the opening over SiO 2. The films grown from the left and right in the central portion of SiO 2 are associated with each other, and the associated portion becomes a defect concentration region 11 having a high defect density. Since SiO 2 is formed in a linear shape, the defect concentration region 11 is also formed in a linear shape. Here, the width of the defect concentration region 11 is about 40 μm, and the interval between the defect concentration regions 11 is about 400 μm.

ここでは、ELOG法を用いた基板の作製方法を示したが、他の作製方法を用いることもできる。欠陥集中領域と低欠陥領域が存在する基板を用いて、その基板上に窒化物半導体層を成長させる方法であれば良く、基板はサファイアであっても、SiC、GaN、GaAs、Si基板、またスピネル基板、ZnO基板等であっても構わない。   Although a method for manufacturing a substrate using the ELOG method is described here, other manufacturing methods can also be used. Any method can be used as long as a nitride semiconductor layer is grown on a substrate having a defect-concentrated region and a low-defect region. Even if the substrate is sapphire, a SiC, GaN, GaAs, Si substrate, A spinel substrate, a ZnO substrate, or the like may be used.

次に、この基板10の全面にSiO2等を膜厚400nmでEB蒸着し、その後、一般的なフォトリソ工程により、レジストで[1−100]方向に欠陥集中領域を含むように幅60μmのストライプのウィンドウを形成する。その後ICP、もしくはRIEにより、SiO2及びGaN基板10をエッチングする。GaN基板10のエッチング深さは4μmとする。その後、HFなどのエッチャントによりSiO2を除去して窒化物半導体層13を成長する前の基板処理を終了する。 Next, EB deposition of SiO 2 or the like with a film thickness of 400 nm is performed on the entire surface of the substrate 10, and then a stripe having a width of 60 μm so as to include a defect concentration region in the [1-100] direction with a resist by a general photolithography process. Form a window. Thereafter, the SiO 2 and GaN substrate 10 are etched by ICP or RIE. The etching depth of the GaN substrate 10 is 4 μm. Thereafter, the substrate processing before the growth of the nitride semiconductor layer 13 is completed by removing SiO 2 with an etchant such as HF.

このようにして得られた基板10を図4に示した。図4(a)は基板10の上面図、図4(b)は図4(a)の断面図である。14aは欠陥集中領域11を含むようにRIEでエッチングした領域であり、その深さをXで示す。本明細書においてエッチング方法は、気相エッチングを用いても良いし、液相のエッチャントを用いて行ってもよい。   The substrate 10 thus obtained is shown in FIG. 4A is a top view of the substrate 10, and FIG. 4B is a cross-sectional view of FIG. 4A. Reference numeral 14a denotes a region etched by RIE so as to include the defect concentration region 11, and the depth thereof is indicated by X. In this specification, as an etching method, vapor phase etching may be used, or a liquid phase etchant may be used.

そして、この基板10上に窒化物半導体層13を積層し、リッジ部15、SiO2層16、p電極17、n電極18を形成する。 Then, the nitride semiconductor layer 13 is laminated on the substrate 10 to form the ridge portion 15, the SiO 2 layer 16, the p electrode 17, and the n electrode 18.

上記のように、基板10の欠陥集中領域11をRIEで掘り込み、基板10に窒化物半導体層13を積層した場合、掘り込み領域14の表面平坦性は非常に荒れており、図15に示した従来の窒化物半導体レーザ素子のラフネス(図17参照)と同レベルであった。しかし、図5(b)に示すように、掘り込み領域14以外の掘り込まれていない領域を測定した600μm幅の中で、最も高い部分と最も低い部分の高低差は20nm以下であった。但し、図5(a)に示す欠陥集中領域11の溝部のくぼみは除く。   As described above, when the defect concentration region 11 of the substrate 10 is dug by RIE and the nitride semiconductor layer 13 is laminated on the substrate 10, the surface flatness of the dug region 14 is very rough, as shown in FIG. The roughness of the conventional nitride semiconductor laser device (see FIG. 17) was the same level. However, as shown in FIG. 5B, the height difference between the highest and lowest portions in the 600 μm width measured in the non-digged region other than the dug region 14 was 20 nm or less. However, the recess of the groove portion of the defect concentration region 11 shown in FIG.

この理由に関して図6を用いて説明する。図6(a)は線状の欠陥集中領域11を有した窒化物半導体層13の成長時の上面図、図6(b)は点状の欠陥集中領域11を有した窒化物半導体層13の成長時の上面図である。図16のように欠陥集中領域11の形状により成長方向が面内でばらついていた場合と明らかに異なり、掘り込み領域14の形成によって成長方向が図6の矢印C、Dに示すようにほぼ同一方向になり、成長方向の違いによる会合部は生じなくなる。このため、各層厚が面内でばらつくことなく均一になる。   The reason for this will be described with reference to FIG. 6A is a top view at the time of growth of the nitride semiconductor layer 13 having the linear defect concentration region 11, and FIG. 6B is a top view of the nitride semiconductor layer 13 having the point-like defect concentration region 11. It is a top view at the time of growth. Unlike the case where the growth direction varies in the plane depending on the shape of the defect concentration region 11 as shown in FIG. 16, the growth direction is almost the same as shown by arrows C and D in FIG. The meeting part due to the difference in growth direction will not occur. For this reason, the thickness of each layer becomes uniform without variation in the plane.

また、図6(a)、(b)に示すように、掘り込み領域14により欠陥集中領域11の形状に依存せずに面内の成長方向を均一にすることができるため、表面平坦性を改善するために有効である。   Further, as shown in FIGS. 6A and 6B, the in-plane growth direction can be made uniform without depending on the shape of the defect concentration region 11 by the digging region 14, so that the surface flatness is improved. It is effective to improve.

この非常に平坦な領域にリッジ部15を形成することにより、素子特性の面内分布を抑え歩留まりを飛躍的に改善することができる。このようにして得られた半導体レーザ素子をAPC駆動で60℃、30mWで寿命試験を行った。ここで示す寿命とは、寿命試験を行う前のIop(光出力が30mW時の電流値)が寿命試験によって1.5倍になった時点の時間をいう。各素子の発光波長は405±5nmであった。各ウェハーから無作為に50素子を取り出し、半導体レーザ素子の寿命が3000時間を越えた数を歩留まりとして調べた。 By forming the ridge portion 15 in this very flat region, the in-plane distribution of element characteristics can be suppressed and the yield can be drastically improved. The semiconductor laser device thus obtained was subjected to a life test at 60 ° C. and 30 mW by APC driving. The life shown here refers to the time when I op (current value when the light output is 30 mW) before the life test is 1.5 times as long as the life test. The light emission wavelength of each element was 405 ± 5 nm. Fifty elements were randomly picked from each wafer, and the number of semiconductor laser elements whose lifetime exceeded 3000 hours was examined as a yield.

その結果、歩留まりは80%を超えるものであった。なお、従来例に示した基板10にそのまま窒化物半導体層13を成長させた場合には、歩留まりは30%以下であった。このように、窒化物半導体層13の表面平坦性(掘り込み領域14以外)の改善が、ウェハー面内の各層厚、組成の均一化を可能にし、歩留まりの向上に繋がるといえる。   As a result, the yield exceeded 80%. When the nitride semiconductor layer 13 was grown as it was on the substrate 10 shown in the conventional example, the yield was 30% or less. Thus, it can be said that improvement of the surface flatness (except for the dug region 14) of the nitride semiconductor layer 13 makes it possible to make the thickness and composition of each layer in the wafer uniform, leading to an improvement in yield.

次に、図4に示した掘り込み領域14の深さXに関して検討する。図7に掘り込み深さXと歩留まりの相関を示した。図7では掘り込み深さXが5μmまでしか図示されていないが、それ以上の深さの場合も80%を超える歩留りであった。掘り込み深さXが0.5μm未満であると、下地であるn型GaNが成長した際に掘り込み領域がすぐに埋まってしまい、掘り込み領域14の表面平坦性の悪さが伝播してしまい、掘り込み領域14以外の表面平坦性を悪化させる。また、X=50μm以上の場合は、通常素子分割のために基板を研削、研磨するが、この工程の際に割れ等が発生して歩留まりを落とすことが分かった。このため、掘り込み深さXは0.5μm以上50μm以下が良い。   Next, the depth X of the digging region 14 shown in FIG. 4 will be examined. FIG. 7 shows the correlation between the digging depth X and the yield. In FIG. 7, the digging depth X is only shown up to 5 μm, but in the case of the depth of more than that, the yield exceeded 80%. When the digging depth X is less than 0.5 μm, the digging region is immediately filled when the n-type GaN as the base grows, and the poor surface flatness of the digging region 14 is propagated. The surface flatness other than the digging region 14 is deteriorated. In addition, when X = 50 μm or more, the substrate is usually ground and polished for element separation, but it has been found that cracks and the like occur during this step, thereby reducing the yield. For this reason, the digging depth X is preferably 0.5 μm or more and 50 μm or less.

次に、掘り込み領域14の位置に関して検討する。図8(a)は線状の欠陥集中領域を有した基板10の上面図、図8(b)は点状の欠陥集中領域を有した基板10の上面図である。図8(a)、(b)に示すように、欠陥集中領域11の端から掘り込み領域14の端までの距離をYとする。ここで、欠陥集中領域11の幅方向の両端において距離Yが異なるが、距離の短い方を距離Yと定義する。   Next, the position of the dug area 14 will be considered. FIG. 8A is a top view of the substrate 10 having a linear defect concentration region, and FIG. 8B is a top view of the substrate 10 having a dotted defect concentration region. As shown in FIGS. 8A and 8B, Y is the distance from the end of the defect concentration region 11 to the end of the digging region 14. Here, although the distance Y is different at both ends in the width direction of the defect concentration region 11, the shorter one is defined as the distance Y.

図9に、距離Yと歩留まりの相関を図示した。距離Yが5μm未満である場合、欠陥集中領域11の結晶性の悪い部分を完全に掘り込み領域14に含むことができず、掘り込み領域14以外に含むことになるため、歩留まりの低下が見られた。従って、距離Yは5μm以上であることが好ましい。   FIG. 9 shows the correlation between the distance Y and the yield. When the distance Y is less than 5 μm, the poorly crystallized portion of the defect concentration region 11 cannot be completely included in the digging region 14 and is included in other than the digging region 14, so that the yield decreases. It was. Therefore, the distance Y is preferably 5 μm or more.

次に、リッジ部15の位置に関して検討する。リッジ部15の位置は図1に示す距離dで規定される。この距離dが5μm未満の場合は、エッジグロース(掘り込まれていない領域の端部分の成長速度が上がり、層厚が厚くなる)により層厚が異なるために好ましくない。従って、距離dが5μm以上であれば問題はない。   Next, the position of the ridge portion 15 will be examined. The position of the ridge portion 15 is defined by the distance d shown in FIG. When the distance d is less than 5 μm, the layer thickness varies depending on edge growth (the growth rate of the end portion of the unexcavated region increases and the layer thickness increases), which is not preferable. Therefore, there is no problem if the distance d is 5 μm or more.

そして、従来例の窒化物半導体レーザ素子では、窒化物半導体層13中の1cm角の面積の中に5〜7本のクラックが入っていた。これは、窒化物半導体層13の中に含まれるAlGaNクラッド層とGaN層の格子定数の違い、または熱膨張係数の違いから生じる歪によって引き起こされると考えられる。このように、クラックが存在すると、クラックをチップ内に含んだ窒化物半導体素子は著しく特性を悪化させ歩留まりを落とすことになる。   In the nitride semiconductor laser device of the conventional example, 5 to 7 cracks were found in the 1 cm square area in the nitride semiconductor layer 13. This is considered to be caused by a strain caused by a difference in lattice constant between the AlGaN cladding layer and the GaN layer included in the nitride semiconductor layer 13 or a difference in thermal expansion coefficient. As described above, when a crack exists, the nitride semiconductor device including the crack in the chip remarkably deteriorates the characteristics and decreases the yield.

それに対して、本実施の形態の窒化物半導体レーザ素子では、1cm角の面積の中にクラックは0本であった。このように、本実施の形態を用いた場合には、窒化物半導体層13中のクラックを著しく低減することが可能である。これは、窒化物半導体層13に内在する歪が、掘り込み領域14の存在により開放されるためと考えられる。   In contrast, in the nitride semiconductor laser device of the present embodiment, there were zero cracks in a 1 cm square area. Thus, when this embodiment is used, cracks in nitride semiconductor layer 13 can be significantly reduced. This is presumably because the strain inherent in the nitride semiconductor layer 13 is released by the presence of the digging region 14.

本実施の形態においては、欠陥集中領域11が点状の場合について説明する。基板10の欠陥集中領域11が点状である以外、実施例1とプロセス、構造等同じである。   In the present embodiment, a case where the defect concentration region 11 is point-like will be described. The process, structure, and the like are the same as those of the first embodiment except that the defect concentration region 11 of the substrate 10 is point-like.

従来例のように掘り込み領域14を形成しない場合は、欠陥集中領域11から円状に窒化物半導体層13が成長し、その会合部では大きな平坦性の悪化が生じた。そして、表面ラフネスを測定した結果、表面の高低差は200nmにも及んだ。   When the digging region 14 is not formed as in the conventional example, the nitride semiconductor layer 13 grows in a circular shape from the defect concentration region 11, and the flatness is greatly deteriorated at the meeting portion. As a result of measuring the surface roughness, the surface height difference reached 200 nm.

図10は、点状の欠陥集中領域11を有した基板10の上面図である。点状の欠陥集中領域11を含む線状に掘り込み領域14を形成することにより、表面平坦性の改善を行うことができる。   FIG. 10 is a top view of the substrate 10 having the dot-like defect concentration region 11. The surface flatness can be improved by forming the digging region 14 in a line including the point-like defect concentration region 11.

実施例1の方法により作製したウェハーの表面平坦性を測定した結果、表面の高低差は20nm以下であった。また、歩留まりは、実施例1とほぼ同様な結果が得られた。また、掘り込み領域の深さXや距離Yや距離dも実施例1と同様とすることが好ましい。   As a result of measuring the surface flatness of the wafer produced by the method of Example 1, the height difference of the surface was 20 nm or less. The yield was almost the same as in Example 1. Moreover, it is preferable that the depth X, the distance Y, and the distance d of the digging region are the same as those in the first embodiment.

本実施の形態においては、欠陥集中領域11を含む掘り込み領域14の他にも掘り込みを形成した半導体レーザ素子について説明する。基板10の掘り込み領域の位置以外は、実施例1とプロセス、構造等同じである。   In the present embodiment, a description will be given of a semiconductor laser element in which a digging is formed in addition to the digging region 14 including the defect concentration region 11. Except for the position of the digging area of the substrate 10, the process, structure, and the like are the same as those of the first embodiment.

図11(a)は実施例3の基板の上面図、図11(b)は図11(a)の断面図である。掘り込み領域として、欠陥集中領域11を含む掘り込み領域14と、低欠陥領域12中に形成された掘り込み領域14aとが存在する。   FIG. 11A is a top view of the substrate of Example 3, and FIG. 11B is a cross-sectional view of FIG. As the digging region, there are a digging region 14 including the defect concentration region 11 and a digging region 14 a formed in the low defect region 12.

この掘り込み領域14aは、低欠陥領域に欠陥や成長面が異なる領域等の異常成長箇所が含まれていた場合に、その影響が広範囲に及ぶのを防ぐことを目的としている。図12(a)は掘り込み領域14aを有しない場合の窒化物半導体層13の成長時の上面図、図12(b)は掘り込み領域14aを有する場合の窒化物半導体層13の成長時の上面図である。図12(a)に示すように、もし低欠陥領域12にイレギュラーに欠陥等が存在した場合、そこは掘り込まれていないため異常成長が起こり、低欠陥領域12に広範囲に広がることになる。しかし、低欠陥領域12にも掘り込み領域14aを形成することにより、図12(b)に示すように、異常成長の伝播を防ぐことができることが分かった。つまり、図12(b)の低欠陥領域12aで発生した異常成長も掘り込み領域14aにより伝播が止まり、低欠陥領域12bは表面平坦性の高い領域を保つことができる。   The purpose of the digging region 14a is to prevent the influence of a low-defect region from spreading over a wide range when an abnormally growing portion such as a region having a different defect or growth surface is included. 12A is a top view when the nitride semiconductor layer 13 is grown without the digging region 14a, and FIG. 12B is a plan view when the nitride semiconductor layer 13 is grown with the digging region 14a. It is a top view. As shown in FIG. 12 (a), if defects or the like are present irregularly in the low defect region 12, abnormal growth occurs because the defect is not dug, and the defect extends to the low defect region 12 over a wide range. . However, it has been found that by forming the dug region 14a also in the low defect region 12, it is possible to prevent propagation of abnormal growth as shown in FIG. That is, the abnormal growth occurring in the low defect region 12a in FIG. 12B also stops propagating by the digging region 14a, and the low defect region 12b can maintain a region with high surface flatness.

低欠陥領域12aで発生した異常成長が低欠陥領域12bに伝播せず、表面平坦性の高低差が20nm以下に抑えられる条件は、掘り込み領域14aの幅が3μm以上であった。3μm以下の幅では掘り込み領域14aが埋まってしまい、異常成長を止める効果はなかった。また、幅が200μmより大きくなると、低欠陥領域12の面積が狭くなり、従ってp電極17等を作りこむ領域が狭くなり、プロセス歩留まりが落ちるため好ましくない。   The abnormal growth that occurred in the low-defect region 12a did not propagate to the low-defect region 12b and the level difference in surface flatness was suppressed to 20 nm or less. The width of the digging region 14a was 3 μm or more. If the width is 3 μm or less, the digging region 14a is buried and there is no effect of stopping abnormal growth. On the other hand, when the width is larger than 200 μm, the area of the low defect region 12 is narrowed, so that the region for forming the p-electrode 17 and the like is narrowed, which is not preferable.

また、掘り込み領域14aの掘り込み深さも実施の形態1と同様の理由により、掘り込み深さXは0.5μm以上50μm以下が良い。   Further, the digging depth X of the digging region 14a is preferably 0.5 μm or more and 50 μm or less for the same reason as in the first embodiment.

なお、掘り込み領域14aは掘り込み領域14間に複数本設けてもよく、形成位置も低欠陥領域内であれば、どこに形成しても効果は同じである。   Note that a plurality of the digging regions 14a may be provided between the digging regions 14, and the effect is the same regardless of where the digging regions 14a are formed as long as the formation positions are within the low defect region.

本実施の形態は、欠陥集中領域11をRIE等のエッチング法を用いて掘り込むことをせず、欠陥集中領域11の両端に掘り込み領域を作ることにより、窒化物半導体層13の表面平坦性を改善し半導体レーザ素子の特性の面内歩留まりを大幅に改善するものである。なお、基板10の掘り込み領域の位置以外は、実施例1とプロセス、構造等同じである。   In the present embodiment, the surface flatness of the nitride semiconductor layer 13 is not created by digging the defect concentration region 11 using an etching method such as RIE, but by creating digging regions at both ends of the defect concentration region 11. This improves the in-plane yield of the characteristics of the semiconductor laser device significantly. The process, structure, and the like are the same as those of the first embodiment except for the position of the digging area of the substrate 10.

図13(a)は実施例4の基板の上面図、図13(b)は図13(a)の断面図である。欠陥集中領域11の両側に掘り込み領域14bが設けられている。例えば、掘り込み領域14bの幅は20μm、深さは3μmとすることができる。12cは掘り込み領域14b間の低欠陥領域であり、リッジ部形成領域と称する。リッジ部形成領域とは、この基板10上に窒化物半導体層13を成長し、更に窒化物半導体レーザ素子を作りこむ際に、光導波領域であるリッジ部を作製する領域をいう。   FIG. 13A is a top view of the substrate of Example 4, and FIG. 13B is a cross-sectional view of FIG. Excavation regions 14 b are provided on both sides of the defect concentration region 11. For example, the digging region 14b can have a width of 20 μm and a depth of 3 μm. Reference numeral 12c denotes a low defect region between the dug regions 14b and is referred to as a ridge portion formation region. The ridge portion forming region refers to a region in which a ridge portion that is an optical waveguide region is formed when the nitride semiconductor layer 13 is grown on the substrate 10 and a nitride semiconductor laser device is further formed.

図13の基板10に窒化物半導体層13をエピタキシャル成長させる。そして、そのウェハーに窒化物半導体レーザ素子を作製する。図14(a)は実施例4の窒化物半導体レーザ素子の断面図、図14(b)は図14(a)の上面図である。図1(a)と同様に、リッジ部15の中心と掘り込み領域14bの端との距離をdで表すとき、d=100μmとする。   A nitride semiconductor layer 13 is epitaxially grown on the substrate 10 of FIG. Then, a nitride semiconductor laser device is fabricated on the wafer. FIG. 14A is a cross-sectional view of the nitride semiconductor laser device of Example 4, and FIG. 14B is a top view of FIG. As in FIG. 1A, when the distance between the center of the ridge portion 15 and the end of the digging region 14b is represented by d, d = 100 μm.

本実施の形態のように、基板10の欠陥集中領域11の両脇に掘り込み領域14bを設け、その基板10に窒化物半導体層13を成長させた場合、欠陥集中領域11を含む掘り込み領域14bに挟まれた領域の表面平坦性は非常に荒れている。   When the digging region 14b is provided on both sides of the defect concentration region 11 of the substrate 10 and the nitride semiconductor layer 13 is grown on the substrate 10 as in the present embodiment, the digging region including the defect concentration region 11 is provided. The surface flatness of the region sandwiched between 14b is very rough.

しかし、図13で示したリッジ部形成領域12cの表面平坦性は窒化物半導体層13をエピタキシャル成長させた後であっても、表面平坦性を測定した600μm幅の中で最も高い部分と最も低い部分の高低差は20nm以下であった。この理由として、図12の掘り込み領域14aと同様の作用によって、異常成長領域の伝播を止めることができるものと考えられる。従って、欠陥集中領域11を掘り込まなくても、欠陥集中領域11を含むように低欠陥領域12に掘り込み領域14bを形成することにより、表面平坦性を改善することができることが分かった。それにより、素子特性の面内分布を抑え歩留まりを飛躍的に改善することができる。   However, the surface flatness of the ridge portion forming region 12c shown in FIG. 13 is the highest and lowest portions of the 600 μm width measured for the surface flatness even after the nitride semiconductor layer 13 is epitaxially grown. The height difference was 20 nm or less. This is probably because the propagation of the abnormal growth region can be stopped by the same action as that of the digging region 14a in FIG. Therefore, it was found that the surface flatness can be improved by forming the dug region 14b in the low defect region 12 so as to include the defect concentration region 11 without dug the defect concentration region 11. Thereby, the in-plane distribution of element characteristics can be suppressed and the yield can be dramatically improved.

また、歩留まりは、実施例1とほぼ同様な結果が得られた。また、掘り込み領域の深さXや距離Yや距離dも実施例1と同様とすることが好ましい。   The yield was almost the same as in Example 1. Moreover, it is preferable that the depth X, the distance Y, and the distance d of the digging region are the same as those in the first embodiment.

また、表面平坦性の高低差が20nm以下に抑えられる条件として、掘り込み領域14bの幅は3μm以上150μm以下が好ましい。3μm以下の幅であった場合、掘り込み領域14bが埋まってしまい、欠陥集中領域11の異常成長が低欠陥領域12へ伝播する。また、150μmより幅が大きくなると、低欠陥領域12の面積が狭くなり、従ってp電極17等を作りこむ領域が狭くなり、プロセス歩留まりが落ちるため好ましくない。   Further, as a condition for suppressing the level difference in surface flatness to 20 nm or less, the width of the dug region 14b is preferably 3 μm or more and 150 μm or less. When the width is 3 μm or less, the digging region 14 b is buried, and the abnormal growth of the defect concentration region 11 propagates to the low defect region 12. On the other hand, when the width is larger than 150 μm, the area of the low defect region 12 is narrowed, and accordingly, the region for forming the p-electrode 17 and the like is narrowed.

また、本実施の形態の窒化物半導体レーザ素子では、1cm角の面積の中にクラックは0本であった。このように、本実施の形態を用いた場合には、窒化物半導体層13中のクラックを著しく低減することが可能である。理由に関しては、実施例1に記載した理由と同じである。   Further, in the nitride semiconductor laser device of the present embodiment, there were zero cracks in a 1 cm square area. Thus, when this embodiment is used, cracks in nitride semiconductor layer 13 can be significantly reduced. The reason is the same as the reason described in the first embodiment.

本発明は、基板及び窒化物半導体発光素子とそれらの製造時において、ウェハー面内の特性の均一化を図り歩留まりを向上させる基板及び窒化物半導体発光素子を提供することを目的とする。また、窒化物半導体層に内在する歪みを開放させて、クラックの発生を防止することを目的とする。   It is an object of the present invention to provide a substrate and a nitride semiconductor light emitting device that improve the yield by uniformizing the characteristics in the wafer plane during the production of the substrate and the nitride semiconductor light emitting device. Another object of the present invention is to prevent the occurrence of cracks by releasing the strain inherent in the nitride semiconductor layer.

10 基板
11 欠陥集中領域
12 低欠陥領域
13 窒化物半導体層
14 掘り込み領域
15 リッジ部
DESCRIPTION OF SYMBOLS 10 Substrate 11 Defect concentration area 12 Low defect area 13 Nitride semiconductor layer 14 Excavation area 15 Ridge part

Claims (31)

欠陥集中領域と、欠陥集中領域を除いた領域である低欠陥領域とを有する基板であって、
前記欠陥集中領域を含む部分に、前記低欠陥領域の表面よりも掘り込まれた掘り込み領域が形成されていることを特徴とする基板。
A substrate having a defect concentration region and a low defect region which is a region excluding the defect concentration region,
A substrate, wherein a digging region is formed in a portion including the defect concentration region, which is dug more than a surface of the low defect region.
さらに、前記低欠陥領域に、該低欠陥領域の表面よりも掘り込まれた掘り込み領域が形成されていることを特徴とする請求項1に記載の基板。   2. The substrate according to claim 1, wherein a digging region is formed in the low defect region so as to be dug more than a surface of the low defect region. 前記低欠陥領域に形成された掘り込み領域が、前記欠陥集中領域を含む部分に形成された掘り込み領域の両側に形成されていることを特徴とする請求項2に記載の基板。   The substrate according to claim 2, wherein the digging region formed in the low defect region is formed on both sides of the digging region formed in a portion including the defect concentration region. 前記欠陥集中領域を含む部分に形成された掘り込み領域の端から、前記欠陥集中領域の端までの距離が5μm以上であることを特徴とする請求項1〜3のいずれかに記載の基板。   The substrate according to any one of claims 1 to 3, wherein a distance from an end of a dug area formed in a portion including the defect concentration area to an end of the defect concentration area is 5 µm or more. 欠陥集中領域と、欠陥集中領域を除いた領域である低欠陥領域とを有する基板であって、
前記低欠陥領域のみに、該低欠陥領域の表面よりも掘り込まれた掘り込み領域が形成されていることを特徴とする基板。
A substrate having a defect concentration region and a low defect region which is a region excluding the defect concentration region,
A substrate characterized in that a digging region dug out from the surface of the low defect region is formed only in the low defect region.
前記掘り込み領域が、前記欠陥集中領域の片側に形成されていることを特徴とする請求項5に記載の基板。   The substrate according to claim 5, wherein the digging region is formed on one side of the defect concentration region. 前記掘り込み領域が、前記欠陥集中領域の両側に形成されていることを特徴とする請求項5に記載の基板。   The substrate according to claim 5, wherein the digging region is formed on both sides of the defect concentration region. 前記掘り込み領域の端から前記欠陥集中領域の端までの距離が5μm以上であることを特徴とする請求5〜7のいずれかに記載の基板。   The substrate according to claim 5, wherein a distance from an end of the digging region to an end of the defect concentration region is 5 μm or more. 前記基板が窒化ガリウムからなることを特徴とする請求項1〜8のいずれかに記載の基板。   The substrate according to claim 1, wherein the substrate is made of gallium nitride. 前記欠陥集中領域が線状であることを特徴とする請求項1〜9のいずれかに記載の基板。   The substrate according to claim 1, wherein the defect concentration region is linear. 請求項10に記載の基板であって、線状の前記欠陥集中領域が[1−100]方向に伸びていることを特徴とする基板。   The substrate according to claim 10, wherein the linear defect concentration region extends in a [1-100] direction. 前記欠陥集中領域が点状であることを特徴とする請求項1〜9のいずれかに記載の基板。   The substrate according to claim 1, wherein the defect concentration region has a dot shape. 前記掘り込み領域の掘り込み深さが0.5μm以上50μm以下であることを特徴とする請求項1〜12のいずれかに記載の基板。   The substrate according to any one of claims 1 to 12, wherein a digging depth of the digging region is 0.5 µm or more and 50 µm or less. 請求項1〜13のいずれかに記載の基板と、該基板上に積層された窒化物半導体層とを備えたことを特徴とする窒化物半導体発光素子。   A nitride semiconductor light emitting device comprising: the substrate according to claim 1; and a nitride semiconductor layer laminated on the substrate. 前記窒化物半導体層がレーザ光導波領域であるリッジ部を有し、該リッジ部は、前記掘り込み領域の端から5μm以上離れて形成されていることを特徴とする請求項14に記載の窒化物半導体発光素子。   15. The nitridation according to claim 14, wherein the nitride semiconductor layer has a ridge portion that is a laser light waveguide region, and the ridge portion is formed at a distance of 5 μm or more from an end of the digging region. Semiconductor light emitting device. 前記基板の下面にn型電極が形成され、前記窒化物半導体層の上面にp型電極が形成されていることを特徴とする請求項14又は請求項15に記載の窒化物半導体発光素子。   The nitride semiconductor light emitting device according to claim 14, wherein an n-type electrode is formed on a lower surface of the substrate, and a p-type electrode is formed on an upper surface of the nitride semiconductor layer. 欠陥集中領域と、欠陥集中領域を除いた領域である低欠陥領域とを有する基板の製造方法であって、
前記欠陥集中領域を含む部分に、前記低欠陥領域の表面よりも掘り込まれた掘り込み領域を形成する工程が含まれていることを特徴とする基板の製造方法。
A method of manufacturing a substrate having a defect concentration region and a low defect region which is a region excluding the defect concentration region,
A method of manufacturing a substrate, comprising a step of forming a digging region that is dug more than a surface of the low defect region in a portion including the defect concentration region.
さらに、前記低欠陥領域に、該低欠陥領域の表面よりも掘り込まれた掘り込み領域を形成する工程が含まれていることを特徴とする請求項17に記載の基板の製造方法。   The method for manufacturing a substrate according to claim 17, further comprising a step of forming a digging region dug in the low defect region from a surface of the low defect region. 前記低欠陥領域に形成された掘り込み領域を、前記欠陥集中領域を含む部分に形成された掘り込み領域の両側に形成する工程が含まれていることを特徴とする請求項18に記載の基板の製造方法。   19. The substrate according to claim 18, further comprising a step of forming a digging region formed in the low defect region on both sides of a digging region formed in a portion including the defect concentration region. Manufacturing method. 前記欠陥集中領域を含む部分に形成された掘り込み領域の端から、前記欠陥集中領域の端までの距離が5μm以上となるように、前記欠陥集中領域を含む部分に掘り込み領域を形成する工程が含まれていることを特徴とする請求項17〜19のいずれかに記載の基板の製造方法。   Forming the digging region in the portion including the defect concentration region so that the distance from the end of the digging region formed in the portion including the defect concentration region to the end of the defect concentration region is 5 μm or more. The substrate manufacturing method according to claim 17, wherein the substrate is contained. 欠陥集中領域と、欠陥集中領域を除いた領域である低欠陥領域とを有する基板の製造方法であって、
前記低欠陥領域のみに、該低欠陥領域の表面よりも掘り込まれた掘り込み領域を形成する工程が含まれていることを特徴とする基板の製造方法。
A method of manufacturing a substrate having a defect concentration region and a low defect region which is a region excluding the defect concentration region,
A method for manufacturing a substrate, comprising a step of forming a digging region which is dug more than the surface of the low defect region only in the low defect region.
前記掘り込み領域を、前記欠陥集中領域の片側に形成する工程が含まれていることを特徴とする請求項21に記載の基板の製造方法。   The method for manufacturing a substrate according to claim 21, further comprising a step of forming the digging region on one side of the defect concentration region. 前記掘り込み領域を、前記欠陥集中領域の両側に形成する工程が含まれていることを特徴とする請求項21に記載の基板の製造方法。   22. The method for manufacturing a substrate according to claim 21, further comprising a step of forming the digging region on both sides of the defect concentration region. 前記掘り込み領域の端から前記欠陥集中領域の端までの距離が5μm以上となるように、前記掘り込み領域を形成する工程が含まれていることを特徴とする請求項21〜23のいずれかに記載の基板の製造方法。   24. The step of forming the digging region is included so that the distance from the end of the digging region to the end of the defect concentration region is 5 μm or more. The manufacturing method of the board | substrate of description. 前記掘り込み領域を形成する工程が、気相エッチングを用いて行われることを特徴とする請求項17〜24のいずれかに記載の基板の製造方法。   The method for manufacturing a substrate according to any one of claims 17 to 24, wherein the step of forming the digging region is performed using vapor phase etching. 前記気相エッチングとして、反応性イオンエッチング(RIE)を用いることを特徴とする請求項25に記載の基板の製造方法。   The method for manufacturing a substrate according to claim 25, wherein reactive ion etching (RIE) is used as the vapor phase etching. 前記基板が窒化ガリウムからなる基板であることを特徴とする請求項17〜26のいずれかに記載の基板の製造方法。   The method for manufacturing a substrate according to any one of claims 17 to 26, wherein the substrate is a substrate made of gallium nitride. 前記欠陥集中領域が線状であって、該線状の欠陥集中領域が[1−100]方向に伸びている基板であることを特徴とする請求項17〜27のいずれかに記載の基板の製造方法。   The substrate according to any one of claims 17 to 27, wherein the defect concentration region is a substrate, and the linear defect concentration region is a substrate extending in a [1-100] direction. Production method. 請求項17〜28のいずれかに記載の基板の製造方法により得られた基板上に窒化物半導体層を形成する工程が含まれていることを特徴とする窒化物半導体発光素子の製造方法。   A method for manufacturing a nitride semiconductor light emitting device, comprising a step of forming a nitride semiconductor layer on a substrate obtained by the method for manufacturing a substrate according to any one of claims 17 to 28. 前記窒化物半導体層に、前記掘り込み領域の端から5μm以上離れて、レーザ光導波領域であるリッジ部を形成する工程が含まれていることを特徴とする請求項29に記載の窒化物半導体発光素子の製造方法。   30. The nitride semiconductor according to claim 29, wherein the nitride semiconductor layer includes a step of forming a ridge portion that is a laser light waveguide region at a distance of 5 μm or more from an end of the digging region. Manufacturing method of light emitting element. 前記基板の下面にn型電極を形成し、前記窒化物半導体層の上面にp型電極を形成する工程が含まれていることを特徴とする請求項29又は請求項30に記載の窒化物半導体発光素子の製造方法。   31. The nitride semiconductor according to claim 29, further comprising forming an n-type electrode on the lower surface of the substrate and forming a p-type electrode on the upper surface of the nitride semiconductor layer. Manufacturing method of light emitting element.
JP2010239142A 2010-10-25 2010-10-25 Nitride semiconductor light-emitting device Pending JP2011049583A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010239142A JP2011049583A (en) 2010-10-25 2010-10-25 Nitride semiconductor light-emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010239142A JP2011049583A (en) 2010-10-25 2010-10-25 Nitride semiconductor light-emitting device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2006352591A Division JP4799399B2 (en) 2006-12-27 2006-12-27 Nitride semiconductor light emitting device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013141408A Division JP5620547B2 (en) 2013-07-05 2013-07-05 Nitride semiconductor light emitting device

Publications (1)

Publication Number Publication Date
JP2011049583A true JP2011049583A (en) 2011-03-10

Family

ID=43835543

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010239142A Pending JP2011049583A (en) 2010-10-25 2010-10-25 Nitride semiconductor light-emitting device

Country Status (1)

Country Link
JP (1) JP2011049583A (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11233893A (en) * 1998-02-18 1999-08-27 Sharp Corp Semiconductor light emitting device and manufacture thereof
JP2000353669A (en) * 1998-09-14 2000-12-19 Matsushita Electronics Industry Corp Semiconductor substrate and manufacture of the same
JP2001181096A (en) * 1999-12-24 2001-07-03 Toyoda Gosei Co Ltd Method for producing iii group nitride compound semiconductor and iii group nitride compound semiconductor element
JP2003124573A (en) * 2001-10-12 2003-04-25 Sumitomo Electric Ind Ltd Method for fabricating semiconductor light emitting element, method for fabricating semiconductor element, method for fabricating element, method for growing nitride iii-v compound semiconductor layer, method for growing semiconductor layer, and method for growing layer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11233893A (en) * 1998-02-18 1999-08-27 Sharp Corp Semiconductor light emitting device and manufacture thereof
JP2000353669A (en) * 1998-09-14 2000-12-19 Matsushita Electronics Industry Corp Semiconductor substrate and manufacture of the same
JP2001181096A (en) * 1999-12-24 2001-07-03 Toyoda Gosei Co Ltd Method for producing iii group nitride compound semiconductor and iii group nitride compound semiconductor element
JP2003124573A (en) * 2001-10-12 2003-04-25 Sumitomo Electric Ind Ltd Method for fabricating semiconductor light emitting element, method for fabricating semiconductor element, method for fabricating element, method for growing nitride iii-v compound semiconductor layer, method for growing semiconductor layer, and method for growing layer

Similar Documents

Publication Publication Date Title
JP3913194B2 (en) Nitride semiconductor light emitting device
JP4390640B2 (en) Nitride semiconductor laser device, nitride semiconductor light emitting device, nitride semiconductor wafer, and methods of manufacturing the same
JP4540347B2 (en) Nitride semiconductor laser device and manufacturing method thereof
JP2022104771A (en) Semiconductor substrate, semiconductor device and electronic equipment
JP4322187B2 (en) Nitride semiconductor light emitting device
JP5620547B2 (en) Nitride semiconductor light emitting device
JP2009170611A (en) SINGLE CRYSTAL SUBSTRATE AND FABRICATION PROCESS OF GaN-BASED LED DEVICE
JP4772314B2 (en) Nitride semiconductor device
JP2006134926A5 (en)
JP4799399B2 (en) Nitride semiconductor light emitting device
JP2008251893A (en) Method for processing group iii nitride semiconductor, method for manufacturing group iii nitride semiconductor light emitting device, group iii nitride semiconductor light emitting device, method for manufacturing group iii nitride semiconductor laser element, and group iii nitride semiconductor laser element
JP2008211261A (en) Nitride semiconductor light-emitting element
JP2011049583A (en) Nitride semiconductor light-emitting device
JP2005322786A (en) Nitride semiconductor element and its manufacturing method
JP4679867B2 (en) Nitride semiconductor light emitting device and manufacturing method thereof
JP4763818B2 (en) Nitride semiconductor laser device and manufacturing method thereof
JP2009170610A (en) GaN-BASED LED DEVICE AND ITS FABRICATION PROCESS
JP4689195B2 (en) Manufacturing method of semiconductor device
JP5203412B2 (en) Nitride semiconductor light emitting device and manufacturing method thereof
KR20030067965A (en) Nitride semiconductor substrate and method for manufacturing the same
JP5530341B2 (en) Semiconductor device and manufacturing method thereof
JP5679699B2 (en) Nitride semiconductor light emitting device
JP4895488B2 (en) Nitride semiconductor light emitting device, manufacturing method thereof, and wafer
JP2009016561A (en) Nitride semiconductor light emitting element
JP2006165051A (en) Semiconductor light emitting element and manufacturing method of the same

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130417

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130507

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130705

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131015

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131212

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140507

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140801

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20140804

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140903

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20140926

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150629