JP2010267801A - 集積化半導体光素子及び半導体光装置 - Google Patents

Abstract

【課題】単一の基板上に集積される半導体光素子間の電気的な分離性能を緩和可能な構造を有する集積化半導体光素子を提供する。
【解決手段】集積化半導体光素子１１では、第１のクラッド層１５は第１導電型半導体からなる。第１の半導体光素子１１ａのための第１の活性層１７は、主面１３ａの第１のエリア１３ｃ及び第１のクラッド層１５上に設けられる。第２の半導体光素子１１ｂのための第２の活性層１９は、主面１３ａの第２のエリア１３ｄ及び第１のクラッド層１５上に設けられる。第１の活性層１７は第２の活性層１９に突き当て接合されている。第２のクラッド層２１は、第２の活性層１９上に設けられ、第２導電型半導体からなる。第３のクラッド層２３は、第１の活性層１７上に設けられ、第１導電型半導体からなる。第２のクラッド層２１及び第３のクラッド層２３はｐｎ接合２７を構成する。
【選択図】図１

Description

本発明は、集積化半導体光素子及び半導体光装置に関する。

特許文献１には、半導体光集積素子が記載されている。半導体光集積素子は、ＤＦＢレーザと、変調器と、ＤＦＢレーザと変調器との間に設けられた結合部とを含む。結合部には高抵抗半導体が形成されている。

特許文献２には、半導体発光装置が記載されている。この半導体発光装置は、ＤＦＢレーザ部、分離部及び変調器部を含む。ｎ−ＩｎＧａＡｓＰガイド層、ＭＱＷ活性層、ＭＱＷ吸収層 、ｐ−ＩｎＧａＡｓＰ吸収層、ｐ−ＩｎＰクラッド層、ｐ−ＩｎＧａＡｓＰコンタクト層がＩｎＰ基板上に成長される。ＤＦＢレーザ部と変調器部の間の分離部に、Ｚｎ、Ｃｕ、プロトン、Ｆｅのいずれかを注入して、光導波路部に到達する非発光再結合中心を形成する。ＤＦＢレーザ部と変調器部との間にある分離部のＭＱＷ構造がディスオーダリングされて吸収波長帯が短波長化されている。

特許文献３には、低抵抗接点半導体ダイオードが記載されている。レーザデバイスにおける高度にドープされたｐ型材料の層を、高濃度にドープされたｎ型材料の層と高濃度にドープされたｐ型材料の薄い層とに置き換えている。この構成により、低抵抗接点を容易にしている。

非特許文献１には、AｌＧａＩｎＡｓ／AｌＧａＩｎＡｓトンネルジャンクションを用いた垂直共振面発光レーザが記載されている。

非特許文献２には、ｐ^＋ＩｎＧａ（Aｌ）Ａｓ／ｎ^＋ＩｎＧａ（Aｌ）Ａｓトンネルジャンクションを用いた垂直共振面発光レーザが記載されている。

特開昭６４−２８９８４号公報 特開平０８−３３５７４５号公報 特表平２０００−５０１２３８号公報

Elec. Lett. 39(2003) Vol.39 No.5 pp. 437、Electron Letters Online No. 20030288 Jpn. J. Appl. Phys Vol. 39 (2000) pp.1727-1729

基板上に形成された複数の半導体光素子を含む集積半導体光素子では、半導体光素子及び別の半導体光素子が互いに光学的に結合されると共に電気的には互いに分離される。これらの半導体光素子では、活性層は、ｎ型クラッド層とｐ型クラッド層との間に位置している。活性層に順方向バイアスが印加されるとき、半導体光素子が発光素子として動作する。活性層に逆方向バイアスが印加されるとき、半導体光素子は受光素子または変調素子として動作する。

特許文献１及び２に記載されている集積素子は、２種類の半導体光素子、つまり半導体レーザ及び変調素子を含む。ｎ型半導体基板の表面は、半導体レーザのための活性層及びｐ型半導体層を含む半導体積層並びに変調素子のための活性層及びｐ型半導体層を含む半導体積層を搭載する。半導体レーザのためのｐ型半導体層上には電極が形成されると共に、変調素子のためのｐ型半導体層上には別の電極が形成される。一方、ｎ型半導体基板の裏面上に共有の電極を形成する。半導体レーザ及び変調素子のための電極は、電気的分離のための特別の構造により電気的に互いに絶縁されている。

特許文献１には、電気的分離のための特別の構造として、高抵抗半導体で埋め込み成長された分離領域が開示されている。この分離領域には、エッチング、埋め込み成長の過程で導波路構造に不連続が形成され、この不連続は光学的な散乱損失を引き起こす。また、この分離領域の形成では、結晶成長の工程が増えて、結果的にプロセスが煩雑になる。

特許文献２では、電気的分離のための特別の構造として、分離領域が開示されている。この分離領域では、ｐ型のキャリアが不活性化されており、このため、当該部分の抵抗値が高い。キャリアの不活性化は、ｐ型クラッドの一部へプロトンやＦｅイオンをイオン注入して結晶欠陥を形成することによって行われる。しかし、イオン注入は、結晶に欠陥を導入するので、デバイスの信頼性が低下される。

特許文献１及び２に記載されている集積素子では、半導体レーザ及び変調素子は、共通電極と、半導体レーザのための専用電極と、変調素子のための専用電極とを有する。共通電極は半導体レーザ及び変調素子に共通の半導体領域に接続され、半導体レーザの専用電極に接続される半導体領域の導電型は、変調素子の専用電極に接続される半導体領域の導電型と同じになる。この集積素子において、半導体レーザの専用電極と共通電極との間に順方向バイアスが印加されて、半導体レーザ内のｐｎ接合がレーザ光を生成する。また、変調素子の専用電極と共通電極との間に逆方向バイアスが印加されて、変調素子内のｐｎ接合を用いて、半導体レーザからの光が変調される。半導体レーザ及び変調素子には、共通電極を基準にして互いに逆方向にバイアスされるので、半導体レーザの専用電極と変調素子の専用電極との間の電位差が大きくなる。これ故に、特許文献１及び２の集積素子では、半導体レーザと変調素子との間には、大きな絶縁性が求められる。

非特許文献１及び２には、垂直共振型面発光レーザが記載されている。垂直共振型面発光レーザは、電流閉じ込めのためのトンネル接合を含む。

本発明は、単一の基板上に集積される半導体光素子間の電気的な分離性能を緩和可能な構造を有する集積化半導体光素子を提供することを目的とし、またこの集積化半導体光素子を含む半導体光装置を提供することを目的とする。

本発明の一側面は、第１及び第２の半導体光素子を含む集積化半導体光素子である。この集積化半導体光素子は、（ａ）前記第１の半導体光素子のための第１のエリア及び前記第２の半導体光素子のための第２のエリアを有する主面を有する基板と、（ｂ）前記基板の前記主面上に設けられ、第１導電型半導体からなる第１のクラッド層と、（ｃ）前記基板の前記主面の前記第１のエリア及び前記第１のクラッド層上に設けられた第１の活性層と、（ｄ）前記基板の前記主面の前記第２のエリア及び前記第１のクラッド層上に設けられた第２の活性層と、（ｅ）前記第２の活性層上に設けられ、第２導電型半導体からなる第２のクラッド層と、（ｆ）前記第１の活性層上に設けられ、第１導電型半導体からなる第３のクラッド層と、（ｇ）前記第１の活性層と前記第１のクラッド層との間に設けられたトンネル接合領域とを備える。前記第２のクラッド層及び前記第３のクラッド層はｐｎ接合を構成し、前記トンネル接合領域は、第１導電型半導体層、第２導電型半導体層、及びトンネル接合とを含み、トンネル接合は前記第１導電型半導体層と前記第２導電型半導体層とから構成される。

この集積化半導体光素子では、第１及び第２の半導体光素子が単一の基板上に集積されている。第１及び第２の半導体光素子に共有される第１のクラッド層と第２のクラッド層との間の第２の活性層に変調のための逆バイアスが印加される。この逆バイアスの印加は、第１のクラッド層の電位を基準にして第２のクラッド層へ所定の向きの極性の電位を与えることによって可能である。一方、第１及び第２の半導体光素子に共有される第１のクラッド層と第１の活性層との間に設けられたトンネル接合領域により、電子及び正孔の一方から電子及び正孔の他方にキャリアの変換が行われる。これ故に、第１のクラッド層の伝導型が第３のクラッド層の導電型と同じであるけれども、第１のクラッド層の電位を基準にして第３のクラッド層へ所定の向きの極性と同じ向きの電位を与えることによって、第１の活性層には電子及び正孔が注入可能である。このとき、第１のクラッド層から第２のクラッド層への電位変化の向きと第１のクラッド層から第３のクラッド層への電位変化の向きとが同じであるので、第２のクラッド層と第３のクラッド層との突き当てによるｐｎ接合に加わる電位差が縮小される。したがって、この構造は、第１及び第２の半導体光素子間の電気的な分離に求められる性能を緩和可能である。

本発明の集積化半導体光素子は、前記基板の前記主面上に設けられ、所定の軸の方向に延びる半導体メサと、前記基板の前記主面及び前記半導体メサの側面上に設けられた埋込層とを更に備えることができる。前記埋込層は、半絶縁性の半導体領域を含み、前記半導体メサは、前記第１の活性層及び前記第２の活性層を含み、前記埋込層は前記第１の活性層の側面上に設けられ、前記埋込層は前記第２の活性層の側面上に設けられ、前記所定の軸は、前記第１のエリアと前記第２のエリアとの境界を横切って延びている。

この集積化半導体光素子によれば、半絶縁性の埋込層が基板の主面及び半導体メサの側面上に設けられる。これ故に、第１のクラッド層と第２のクラッド層との間に加わる電圧は半導体メサ内の第２の活性層に効果的に加わり、第１のクラッド層と第３のクラッド層との間に加わる電圧も半導体メサ内の第２の活性層に効果的に加わる。半絶縁性の埋込層は、集積化半導体光素子に流れる電流及び電位分布を半導体メサに閉じ込める。

本発明の集積化半導体光素子では、前記第１の活性層は、半導体発光素子のために設けられており、前記第２の活性層は、半導体変調素子のために設けられており、前記第１の活性層のフォトルミネッセンス波長は、前記第２の活性層のフォトルミネッセンス波長より長い。

この集積化半導体光素子によれば、半絶縁性の埋込層は、半導体発光素子に流れる電流を半導体メサに閉じ込める。また、半導体変調素子は、半導体発光素子からの光を変調する。第２のクラッド層と第３のクラッド層とから構成されるｐｎ接合には、逆バイアスが印加される。半導体変調素子及び半導体発光素子が互いに電気的に分離される。

本発明の集積化半導体光素子では、前記トンネル接合領域は前記第１の活性層に接合を成し、前記第１導電型半導体層がｎ型導電性を示し、前記第２導電型半導体層がｐ型導電性を示す。

この集積化半導体光素子によれば、第１のクラッド層から第１の活性層に電子が注入されると共に、トンネル接合領域から第１の活性層に正孔が注入される。

本発明の集積化半導体光素子では、前記第２導電型半導体層が、ＡｌＧａＩｎＡｓ層を含み、前記ＡｌＧａＩｎＡｓ層には炭素が添加されることができる。

この集積化半導体光素子によれば、炭素ドーパントを用いることにより、トンネル接合領域から活性層へのｐ型ドーパントの拡散を低減できる。ＡｌＧａＩｎＡｓには高いドーピング濃度で炭素を添加できる。

本発明の集積化半導体光素子では、前記第１導電型半導体層が、ＧａＩｎＡｓＰ層を含み、前記ＧａＩｎＡｓＰ層にはｎ型ドーパントが添加されており、前記ＧａＩｎＡｓＰ層は、前記第１の活性層を伝搬する光の波長より短いバンドギャップ波長を提供する組成を有することができる。

この集積化半導体光素子によれば、第１導電型半導体層がＧａＩｎＡｓＰからなるので、トンネル接合領域のｎ型領域のバンドギャップを小さくできる。また、第１の活性層を伝搬する光がトンネル接合領域のｎ型ＧａＩｎＡｓＰ層によって吸収されることを低減できる。

本発明の集積化半導体光素子では、前記第２導電型半導体層は、前記第１導電型半導体層と前記第１の活性層との間に設けられ、前記第２導電型半導体層のバンドギャップは前記第１導電型半導体層のバンドギャップよりも大きいことができる。

この集積化半導体光素子によれば、第１の活性層を伝搬する光が、トンネル接合領域の第２導電型半導体層によって吸収されることを低減できる。

本発明の集積化半導体光素子は、前記第３のクラッド層上に設けられ、第１導電型半導体からなる第１のコンタクト層と、前記第２のクラッド層上に設けられ、第２導電型半導体からなる第２のコンタクト層とを更に備えることができる。前記第１のコンタクト層のエッジは前記第２のコンタクト層のエッジから離れている。

この集積化半導体光素子によれば、第１のコンタクト層のエッジが第２のコンタクト層のエッジから離れているので、第１のコンタクト層は第２のコンタクト層とｐｎ接合を形成しない。

本発明の集積化半導体光素子では、前記第１及び第２のコンタクト層は前記ｐｎ接合を覆わないことができる。

この集積化半導体光素子によれば、第１のコンタクト層は第２のクラッド層と接合を形成することなく、第２のコンタクト層は第３のクラッド層と接合を形成することない。

本発明の別の側面に係る半導体光装置は、（ａ）上記の集積化半導体光素子と、（ｂ）前記集積化半導体光素子に順方向バイアスを印加するための第１の電源と、（ｃ）前記集積化半導体光素子に逆方向バイアスを印加するための第２の電源とを備える。前記集積化半導体光素子は、前記第３のクラッド層上に設けられた第１の電極と、前記第２のクラッド層上に設けられた第２の電極と、前記基板の裏面上に設けられた第３の電極とをさらに備える。前記第１の電源は、前記第１の電極と前記第３の電極との間に接続され、前記第２の電源は、前記第２の電極と前記第３の電極との間に接続される。

本発明の上記の目的および他の目的、特徴、並びに利点は、添付図面を参照して進められる本発明の好適な実施の形態の以下の詳細な記述から、より容易に明らかになる。

以上説明したように、本発明の一側面によれば、単一の基板上に集積される半導体光素子間の電気的な分離性能を緩和可能な構造を有する集積化半導体光素子が提供される。また、本発明の別の側面によれば、この集積化半導体光素子を含む半導体光装置が提供される。

図１は、本実施の形態に係る集積化半導体光素子を概略的に示す図面である。 図２は、図１に示された集積化半導体光素子においてI−I線及びII−II線に沿って取られた断面を示す図面である。 図３は、本実施の形態に係る集積化半導体光素子を含む半導体光装置を概略的に示す図面である。 図４は、集積化半導体光素子のための２つの電源によって構成例における半導体レーザ及び電界吸収素子に印加される電圧波形を示す図面である。 図５は、本実施の形態に係る集積化半導体光素子を作製する方法における主要な工程を示す図面である。 図６は、本実施の形態に係る集積化半導体光素子を作製する方法における主要な工程を示す図面である。 図７は、本実施の形態に係る集積化半導体光素子を作製する方法における主要な工程を示す図面である。 図８は、本実施の形態に係る集積化半導体光素子を作製する方法における主要な工程を示す図面である。 図９は、トンネル接合領域を含まない構造の等価回路Ｂを示す図面である。

本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。引き続いて、添付図面を参照しながら、本発明の集積化半導体光素子及び半導体光装置に係る実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。

図１は、本実施の形態に係る集積化半導体光素子を概略的に示す図面である。集積化半導体光素子１１は、第１及び第２の半導体光素子１１ａ、１１ｂを含む。この集積化半導体光素子１１は、基板１３と、第１のクラッド層１５と、第１の活性層１７と、第２の活性層１９と、第２のクラッド層２１と、第３のクラッド層２３と、トンネル接合領域２５とを備える。基板１３は主面１３ａ及び裏面１３ｂを有する。裏面１３ｂは主面１３ａの反対側にある。主面１３ａは、第１の半導体光素子１１ａのための第１のエリア１３ｃ及び第２の半導体光素子１１ｂのための第２のエリア１３ｄを含む。基板１３は、例えば半導体基板からなることができ、半導体基板は、例えばＩｎＰ基板といったIII−Ｖ化合物半導体基板等である。

第１のクラッド層１５は第１導電型半導体からなり、また基板１３の主面１３ａ上に設けられている。第１の活性層１７は、主面１３ａの第１のエリア１３ｃ及び第１のクラッド層１５上に設けられる。第２の活性層１９は、主面１３ａの第２のエリア１３ｄ及び第１のクラッド層１５上に設けられる。第１の活性層１７は第２の活性層１９に突き当て接合されている。第２のクラッド層２１は、第２の活性層１９上に設けられ、第２導電型半導体からなる。第３のクラッド層２３は、第１の活性層１７上に設けられ、第１導電型半導体からなる。トンネル接合領域２５は、第１の活性層１７と第１のクラッド層１５との間に設けられる。また、半導体層２２は、第２の活性層１９と第１のクラッド層１５との間に設けられる。半導体層２２が例えば第１のクラッド層１５と同じ材料からなるとき、第２の半導体光素子１１ｂの光導波路構造における屈折率分布を、第１の半導体光素子１１ａの光導波路構造における屈折率分布と実質的に同じにできる。半導体層２２は、クラッドの一部として働く。また、半導体層２２の導電型は第１のクラッド層１５の導電型と同じであることができる。半導体層２２の厚さはトンネル接合領域２５の厚さとほぼ同じであることができる。これにより、第１の活性層１７は第２の活性層１９に良好に突き当て接合される。第２のクラッド層２１及び第３のクラッド層２３はｐｎ接合２７を構成する。トンネル接合領域２７は、第１導電型半導体層２９、第２導電型半導体層３１、及びトンネル接合３３とを含む。トンネル接合３３は、第１導電型半導体層２９と第２導電型半導体層３１とから構成される。第１導電型半導体層２９は第１のクラッド層１５と接合を形成し、また第２導電型半導体層３１は第１の活性層１７と接合を形成する。

この集積化半導体光素子１１では、第１及び第２の半導体光素子１１ａ、１１ｂが単一の基板１３上に集積されている。第１及び第２の半導体光素子１１ａ、１１ｂに共有される第１のクラッド層１５と第２のクラッド層２１との間の第２の活性層１９に変調のための逆バイアスが印加される。この逆バイアスの印加は、第１のクラッド層１５の電位を基準にして第２のクラッド層２１へ所定の向きの極性に電位を与えることによって可能である。一方、第１及び第２の半導体光素子１１ａ、１１ｂに共有される第１のクラッド層１５と第１の活性層１７との間に設けられたトンネル接合領域２５により、電子及び正孔の一方から電子及び正孔の他方にキャリアの変換が行われる。第１のクラッド層１５の伝導型が第３のクラッド層２３の導電型と同じであるけれども、第１のクラッド層１５の電位を基準にして第３のクラッド層２３へ所定の向きの極性と同じ向きの極性の電位を与えることによって、第１の活性層１７には電子及び正孔が注入可能である。このとき、第１のクラッド層２１の電位を基準にした第３のクラッド層２３への電位の極性の向きは、上記の所定の向きとなる。これ故に、第１のクラッド層１５から第２のクラッド層２１への電位の極性の向きが第１のクラッド層２１から第３のクラッド層２３への電位の極性の向きと同じであるので、第２のクラッド層２１と第３のクラッド層２３とから構成されるｐｎ接合２７に加わる電位差が縮小される。したがって、この構造は、第１及び第２の半導体光素子１１ａ、１１ｂ間の電気的な分離に求められる性能を緩和可能である。

集積化半導体光素子１１は、第１のコンタクト層３５及び第２のコンタクト層３７とを更に備えることができる。第１のコンタクト層３５は、第３のクラッド層２３上に設けられると共に、第２のコンタクト層３７は、第２のクラッド層２１上に設けられる。また、第１のコンタクト層３５は第１導電型半導体からなる一方で、第２のコンタクト層３７は第２導電型半導体からなる。第１のコンタクト層３５は第２のコンタクト層３７と接合を形成することができる。或いは、第１のコンタクト層３５は第２のコンタクト層３７から隔置されることができる。

本実施例では、図１に示されるように、第１のコンタクト層３５は第２のコンタクト層３７から離れている。第１のコンタクト層３５のドーパント濃度は第３のクラッド層２３のドーパント濃度より大きく、第２のコンタクト層３７のドーパント濃度は第２のクラッド層２１のドーパント濃度より大きい。第１のコンタクト層３５の導電型は第２のコンタクト層３７の導電型と反対である。第１のコンタクト層３５のエッジ３５ａは第２のコンタクト層３７のエッジ３７ａから離れているので、第１及び第２のコンタクト層３５、３７はｐｎ接合を構成しない。これよって、共に高い濃度のｐ型及びｎ型半導体層が接合を形成することを避けることができる。

また、ｐｎ接合２７は第１及び第２のコンタクト層３５、３７で覆われていない。この集積化半導体光素子１１によれば、第１のコンタクト層３５は第２のクラッド層２１と接合を形成することなく、第２のコンタクト層３７は第３のクラッド層２３と接合を形成することない。

集積化半導体光素子１１は、第３のクラッド層２３上に設けられた第１の電極３９と、第２のクラッド層２１上に設けられた第２の電極４１と、基板１３の裏面１３ｂ上に設けられた第３の電極４３とをさらに備えることができる。第１の電極３９は、コンタクト層３５を覆う絶縁膜の開口を介してコンタクト層３５に接触している。第２の電極４１は、コンタクト層３７を覆う絶縁膜の開口を介してコンタクト層３７に接触している。第１の電極３９は第２の電極４１から隔置されている。

図２（ａ）は、図１に示された集積化半導体光素子においてI−I線に沿って取られた断面を示す図面であり、また図２（ｂ）は、図１に示された集積化半導体光素子においてII−II線に沿って取られた断面を示す図面である。

集積化半導体光素子１１は、半導体メサ４５及び埋込層４７を更に備えることができる。半導体メサ４５は、基板１３の主面１３ａ上に設けられ、また所定の軸Ａｘの方向に延びる。所定の軸Ａｘは第１のエリア１３ａと第２のエリア１３ｂとの境界を越えて延びている。半導体メサ４５は、第１の活性層１７及び第２の活性層１９を含む。半導体メサ４５は、第１の半導体光素子１１ａのための第１のメサ部４５ａ及び第２の半導体光素子１１ｂのための第２のメサ部４５ｂを含む。第１のメサ部４５ａは、第１のクラッド層（例えばｎ型）１５、第１の活性層１７、トンネル接合領域（例えばｎ＋／ｐ＋接合）２５、第３のクラッド層（例えばｎ型層）２３、及び第１のコンタクト層（例えばｎ型層）３５を含む。第２のメサ部４５ｂは、第１のクラッド層（例えばｎ型層）１５、半導体層２２、第２の活性層１９、第２のクラッド層（例えばｐ型層）２１、及び第２のコンタクト層（例えばｐ型層）３７を含む。

埋込層４７は、第１の活性層１７及び第２の活性層１９に加わる電圧が半導体メサ４５に加わるように作用する。埋込層４７は、基板１３の主面１３ａ及び半導体メサ４５の側面４５ｃ上に設けられる。埋込層４７は第１のメサ部４５ａ及び活性層１７の側面上に設けられ、埋込層４７は第２のメサ部４５ｂ及び活性層１９の側面上に設けられる。埋込層４７は、例えば半絶縁性半導体領域を含むことができ、この半絶縁性半導体領域は、基板１３の主面１３ａ及び半導体メサ４５の側面４５ｃ上に設けられる。半絶縁性半導体領域は、ＦｅまたはＲｕ等の添加により作製される。

この集積化半導体光素子１１によれば、半絶縁性半導体領域が基板１３の主面１３ａ及び半導体メサ４５の側面４５ａ上に設けられるので、第１のクラッド層１５と第２のクラッド層２１との間に加わる電圧は半導体メサ４５内の第２の活性層１９に実効的に加わり、第１のクラッド層１５と第３のクラッド層２３との間に加わる電圧も半導体メサ４５内の第１の活性層１７に実効的に加わる。半絶縁性の半導体領域は、集積化半導体光素子１１に流れる電流を半導体メサ４５に閉じ込める。

集積化半導体光素子１１の一例では、第１の活性層１７は半導体発光素子のために設けられると共に、第２の活性層１９は半導体変調素子のために設けられる。第１の活性層１７のフォトルミネッセンス（ＰＬ）波長は、第２の活性層１９のＰＬ波長より長い。

第１の電極３９と第３の電極４３との間には順方向バイアスが印加される。第２の電極４１と第３の電極４３との間には逆方向バイアスが印加される。第１の電極３９は第１のコンタクト層３５に接触を成し、第２の電極４１は第２のコンタクト層３９に接触を成す。

この集積化半導体光素子１１によれば、埋込層４７は、半導体発光素子に流れる電流を半導体メサ４５に閉じ込める。また、半導体変調素子は、半導体発光素子からの光を変調する。共通の基板１３と活性層１７との間に位置するトンネル接合領域２５によってキャリア変換が行われる。第２のクラッド層２１と第３のクラッド層２３とから構成されるｐｎ接合２７には、半導体発光素子及び半導体変調素子に共有の基板１３の電位を基準にして同じ極性の方向にそれぞれの電位が印加される。つまり、ｐｎ接合２７には、これら同極の電位の差に相当するバイアスが印加される。故に、集積化半導体光素子１１は、単一の基板１３上に集積される半導体光素子１１ａ、１１ｂ間の電気的な分離に求められる性能を緩和可能な構造を有する。

集積化半導体光素子１１の構成例を以下に示す。この素子は、共通の基板上に設けられた半導体レーザ及び電界吸収型変調器を含む。
基板１３：ｎ型ＩｎＰ基板
第１のクラッド層１５：ＳｉドープＩｎＰ
トンネル接合領域２５（第１導電型高濃度半導体層／第２導電型高濃度半導体層）：高濃度ＳｉドープＧａＩｎＡｓＰ／高濃度ＣドープＡｌＧａＩｎＡｓ
第１の活性層１７：アンドープＧａＩｎＡｓＰ
第２の活性層１９：アンドープＧａＩｎＡｓＰ
第２のクラッド層２１：ＺｎドープＩｎＰ
半導体層２２：ＳｉドープＩｎＰ、又はアンドープＩｎＰ
第３のクラッド層２３：ＳｉドープＩｎＰ
第１のコンタクト層３５：ＳｉドープＧａＩｎＡｓ
第２のコンタクト層３７：ＺｎドープＧａＩｎＡｓ
埋込層４７：ＦｅドープＩｎＰ。

集積化半導体光素子１１では、トンネル接合領域２５は第１の活性層１７に接合を成す。第１導電型半導体層２９が例えばｎ型導電性を示し、第２導電型半導体層３１が例えばｐ型導電性を示す。第２導電型半導体層３１は第１導電型半導体層２９と第１の活性層１７との間に設けられる。この構造により、第３のクラッド層２３から第１の活性層１７に電子が注入されると共に、トンネル接合領域２５から第１の活性層１７に正孔が注入される。

第２導電型半導体層３１のバンドギャップは第１導電型半導体層２９のバンドギャップよりも大きいことができる。第１の活性層１７を伝搬する光がトンネル接合領域２５の第２導電型半導体層３１によって吸収されることを低減できる。また、トンネル接合領域２５では、第２導電型半導体層３１がＡｌＧａＩｎＡｓ層を含み、このＡｌＧａＩｎＡｓ層には炭素が添加されることができる。炭素ドーパントを用いることにより、トンネル接合領域２５から活性層１７へのｐ型ドーパントの拡散を低減できる。ＡｌＧａＩｎＡｓには高いドーピング濃度で炭素を添加できる。

トンネル接合領域２５では、第１導電型半導体層２９がＧａＩｎＡｓＰ層を含み、このＧａＩｎＡｓＰにはｎ型ドーパントが添加されることができる。第１導電型半導体層２９がＧａＩｎＡｓＰからなるとき、トンネル接合領域２５のｎ型領域を小さいバンドギャップの材料で形成できる。また、ＧａＩｎＡｓＰ層は、第１の活性層１７を伝搬する光の波長より短いバンドギャップ波長を提供する組成を有することができる。第１の活性層１７を伝搬する光がトンネル接合領域２５のｎ型ＧａＩｎＡｓＰ層によって吸収されることを低減できる。

図３は、本実施の形態に係る集積化半導体光素子を含む半導体光装置を概略的に示す図面である。半導体光装置１０は、上記の集積化半導体光素子１１と、第１の電源５１と、第２の電源５３とを備える。第１の電源５１は、集積化半導体光素子１１の第１の半導体光素子１１ａに順方向バイアスを印加するために準備される。第１の電源５１は例えば電流源であることができる。第２の電源５３は、集積化半導体光素子１１の第２の半導体光素子１１ｂに逆方向バイアスを印加するために準備される。第１の電源５１は第１の電極３９と第３の電極４３との間に接続されると共に、第２の電源５３は第２の電極４１と第３の電極４３との間に接続される。第２の電源５３には例えば変調信号Ｓを印加することができる。具体的には、第２の電源５３は、電極４１と電極４３との間に直列に接続されたインダクタ及び固定電圧源と、電極４１及びインダクタにキャパシタを介して接続された変調信号源とを含む。図３において、抵抗Ｒ２は第２のクラッド層２１の等価抵抗を示し、抵抗Ｒ３は第３のクラッド層２３の等価抵抗を示す。電極３９と電極４１との間には、抵抗Ｒ３、ｐｎ接合２７及び抵抗Ｒ２が直列に接続される。

上記の例では、第１の半導体光素子１１ａは半導体レーザであり、第２の半導体光素子１１ｂは電界吸収素子である。半導体レーザは、ＳｉドープＩｎＰクラッド層（共有クラッド層）、高濃度ＳｉドープＧａＩｎＡｓＰ層／高濃度ＣドープＡｌＧａＩｎＡｓ層のトンネル接合領域、アンドープＧａＩｎＡｓＰ活性層、ＳｉドープＩｎＰクラッド層（専用クラッド層）を含み、これらはｎ型ＩｎＰ基板上に順に配置されている。電界吸収素子は、ＳｉドープＩｎＰクラッド層（共有クラッド層）、ＳｉドープＩｎＰ層、アンドープＧａＩｎＡｓＰ光吸収層、ＺｎドープＩｎＰクラッド層（専用クラッド層）を含み、これらはｎ型ＩｎＰ基板上に順に配置されている。

図４は、電源５１、５３に接続された集積化半導体光素子に印加される電圧波形を示す図面である。第１の電源５１は半導体レーザに順方向のバイアス（例えばＶ_ＬＤ＝−１．６ボルト）を供給する。第１のクラッド層１５のＳｉドープＩｎＰには第１の電源５１の正極からの電位が供給され、第３のクラッド層２３のＳｉドープＩｎＰには第１の電源５１の負極からの電位が供給される。第２の電源５３は電界吸収素子に逆方向のバイアス（例えばＶ_ＥＡ＝Ｖ_ＥＡ０＋Ｖ_ＭＯＤ、電圧Ｖ_ＥＡ０は−１．４ボルトの一定の電圧であり、電圧Ｖ_ＭＯＤは振幅１ボルトの変調信号である）を供給する。第１のクラッド層１５のＳｉドープＩｎＰには第２の電源５３の正側からの電位が印加され、第２のクラッド層２１のＺｎドープＩｎＰには第２の電源５３の負側からの電位が印加される。ｐｎ接合２７には、電位差（Ｖ_ＥＡ−Ｖ_ＬＤ）が印加される。

図４に示されるように、電圧Ｖ_ＬＤは電圧Ｖ_ＥＡより大きくなるとき、第２のクラッド層２１のＺｎドープＩｎＰと第３のクラッド層２３のＳｉドープＩｎＰとの接合に順方向の電圧が印加される。この接合に該接合のＶｆを超える順方向電圧が印加されるとき、順方向電流が流れる。

（実施例）
図５〜図８を参照しながら、本実施の形態に係る集積化半導体光素子を作製する方法を説明する。図５〜図８には、直交座標系Ｓが示されている。図５（ａ）に示すように、トンネル注入構造を有するレーザを構成する半導体積層６３を成長する。以下の作製において、結晶成長のための有機金属気相成長法を用いる。ｎ型ＩｎＰ基板６１を準備する。具体的には、ｎ型ＩｎＰ基板６１の主面６１ａ上に、ＳｉドープＩｎＰ下部クラッド層６５、トンネル接合領域６９（ＳｉドープＡｌＧａＩｎＡｓ６９ａ及びＣドープＧａＩｎＡｓＰ６９ｂからなる領域）、ＧａＩｎＡｓＰ活性層６７、ＳｉドープＩｎＰ上部クラッド層７１、ＳｉドープＧａＩｎＡｓコンタクト層７３を順に成長する。下部クラッド層６５は、半導体レーザ部のための第１の半導体領域６５ａ及び変調器部のための第２の半導体領域６５ｂを含む。ＣドープＡｌＧａＩｎＡｓ６９ａの厚さは例えば２ｎｍ以上であることができ、また例えば３０ｎｍ以下であることができる。ＳｉドープＧａＩｎＡｓＰ６９ｂの厚さは例えば５ｎｍ以上であることができ、また例えば１００ｎｍ以下であることができる。

図５（ｂ）に示されるように、半導体レーザ部のための半導体積層６３の表面の一部分をマスク７５で覆う。マスク７５を用いて半導体積層６３をエッチングして、半導体積層６３ａを形成すると共に変調器のための第２の半導体領域６５ｂを露出させる。半導体積層６３ａは、ＳｉドープＩｎＰ下部クラッド層６５ａ、トンネル接合領域６９ｃ、活性層６７ｃ、ＳｉドープＩｎＰ上部クラッド層７１ｃ、ＳｉドープＧａＩｎＡｓコンタクト層７３ｃを含む。

ドライエッチングを用いて下部クラッド層６５が露出するまで変調器のための半導体積層６３をエッチングした後に、図６に示されるように、変調器部のための半導体積層６３ｂを成長する。具体的には、ＳｉドープＩｎＰ半導体層６６、変調器部の光吸収層であるＧａＩｎＡｓＰ活性層７５、ＺｎドープＩｎＰクラッド層７７、Ｚｎドープコンタクト層７９を成長する。活性層６７ｃと活性層７５が互いに光学的に結合した突き当て接合（バットジョイント）構造を形成する。

図７及び図８は集積化半導体光素子の半導体レーザ部におけるIII−III線にそって取られた断面を示す。変調器部においては活性層及び該活性層上の半導体層が半導体レーザ部と異なるけれども、以下の工程によって同様に加工される。図７（ａ）に示されるように、半導体積層６３ａ、６３ｂ上に、ストライプ状の絶縁体マスク８１を作製する。絶縁体マスク８１の幅は例えば１．５マイクロメートルであり、また例えばシリコン酸化膜からなる。次いで、図７（ｂ）に示されるように、絶縁体マスク８１を用いて、半導体積層６３ａ、６３ｂをエッチングして、半導体メサ８３を形成する。このエッチングは下部クラッド層６５に達するように行われる。半導体メサ８３は、半導体レーザ部のために第１のメサ部８３ｃと変調器部のための第２のメサ部８３ｄとを含む。メサ部８３ｃは、下部クラッド層６５ｃ、トンネル接合領域６９ｄ、活性層６７ｄ、上部クラッド層７１ｄ、コンタクト層７３ｄを含む。メサ部８３ｄは、下部クラッド層６５ｄ、ＳｉドープＩｎＰ半導体層６６ｄ、活性層７５ｄ、上部クラッド層７７ｄ、コンタクト層７９ｄを含む。

この後に、図８（ａ）に示されるように、マスク８１を用いて、有機金属気相成長法を用いて、鉄ドープＩｎＰ層を成長して、半導体メサ８３を埋め込む。ＩｎＰにドーピングされたＦｅは電子トラップを生成するので、電子に対しては高抵抗を有する。半導体メサ８３の上のマスク８１を除去した後に、図８（ｂ）に示されるように、表面保護膜８７を形成する。表面保護膜８７は例えばシリコン酸化膜である。

半導体レーザ部及び変調器部の上面の表面保護膜８７にそれぞれ開口８７ａ、８７ｂを形成する。これらの開口８７ａ、８７ｂには、それぞれ、コンタクト層７３ｄ、７９ｄを露出される。コンタクト層７３ｄ、７９ｄ上に、それぞれ、半導体レーザ部及び変調器部のために第１及び第２の電極８９ａ、８９ｂを形成する。第１及び第２の電極８９ａ、８９ｂは、それぞれ、開口８７ａ、８７ｂを介してコンタクト層７３ｄ、７９ｄに接触する。第１及び第２の電極８９ａ、８９ｂは、例えばＴｉ／Ｐｔ／Ａｕからなる。また、基板６１の裏面６１ｂの全面上に、第３の電極８９ｃを形成する。第３の電極８９ｃは、例えばＡｕＧｅ／Ｎｉからなる。

これらの工程によって、集積化半導体光素子のための基板生産物Ｐが作製された。この基板生産物Ｐを劈開することによって、個々に分離された集積半導体光素子が作製される。

この実施例では、活性層がＧａＩｎＡｓＰからなるけれども、互いに異なる組成のＧａＩｎＡｓＰ／ＧａＩｎＡｓＰ積層を含む多重量子井戸構造を用いることができ、また量子細線構造の活性層も使用可能である。また、半導体レーザ部は、分布帰還のために回折格子層を形成することができ、回折格子層は活性層の上または下に設けられることができる。

集積化半導体光素子において組み合わせる半導体光素子として、半導体レーザの他に、光変調器等が使用される。集積化半導体光素子は、３つ以上の半導体光素子を含むことができる。

集積化半導体光素子の駆動時に、順方向に電流を流す半導体光素子の活性層の下部にトンネル注入構造を設けることにより、本実施例における技術的な利点が得られる。トンネル注入構造は、高濃度にドープされたｐ型半導体層と、高濃度にドープされたｎ型半導体層で構成される。このｐ型半導体層には、埋込層の鉄と相互拡散をおこさない炭素（Ｃ）ドーパントを添加することが好ましい。また、ｐ型半導体層の材料としては、バンドギャップの大きなＡｌＧａＩｎＡｓ及びＡｌＡｓ等を用いることができる。また、高濃度にドープされたｎ型半導体層には、ＧａＩｎＡｓＰ等を用いることができ、このＧａＩｎＡｓＰは、光素子の動作波長よりも大きいバンドギャップ波長を有すると共に、ＩｎＰよりも小さいバンドギャップを有する。これによって、このｎ型半導体層による光吸収を低減できる。トンネル注入構造のｐ型半導体層及びｎ型半導体層の厚みは、いずれも１０ｎｍ程度であることが好ましい。半導体レーザ部のＳｉドープＧａＩｎＡｓコンタクト層の一部及び変調器部のＺｎドープＧａＩｎＡｓコンタクト層の一部の少なくともいずれか一方を両素子のジョイント部において除去して、両ＧａＩｎＡｓコンタクト層の接触を避けると、集積化半導体光素子内の両素子間における電気的絶縁を高めることができる。

半導体レーザ部では、活性層はｎ型下部クラッド層とｎ型上部クラッド層との間に設けられている。ＦｅドープＩｎＰ層は、活性層、ｎ型下部クラッド層及びｎ型上部クラッド層の側面を覆っているので、電流閉じ込めを確実に行うことができる。また、半導体メサ内にトンネル接合領域が含まれるので、トンネル接合領域におけるｐｎ接合の面積が縮小される。活性層およびトンネル接合領域をエッチングしないリッジ構造では、高濃度にドーピングされたトンネル接合領域による寄生キャパシタンスが増大しリーク電流が増大するけれども、寄生キャパシタンスやリーク電流による性能低下は、本実施例における埋込半導体メサ構造によれば改善される。

集積化半導体光素子においては、集積された半導体光素子間の光結合の損失を減らすと共に、電気的な絶縁性を高める必要がある。特に、順方向にバイアスする半導体光素子ＬＤと逆方向にバイアスする半導体光素子ＥＡの集積においては、両者の電位差が大きくなるので、素子間の絶縁性をより高める必要がある。本実施の形態によれば、素子間の電位差が小さくなり、リーク電流が大幅に低減される。さらに、本実施の形態によれば、第２及び第３のクラッドの突き当てによるｐｎ接合が形成されるので、素子間の抵抗を増大させることができる。図９は、トンネル接合領域を含まない構造（活性層がｐ型クラッド層とｎ型クラッド層との間に形成される構造）の概略的な素子構造とその等価回路Ｂとを示す図面である。この等価回路Ｂを図３に示された等価回路Ａと比べるとき、等価回路Ｂの電気的な絶縁性が十分でないことが理解される。これ故に、半導体レーザ部に流れる電流が、変調素子部からの漏れ電流により変調を受ける。

等価回路Ｂでは、変調器部に印加された変調信号により、素子間抵抗Ｒを介して電流が変調器部から半導体レーザ部に流れて、半導体レーザ部に電位変動を引き起こす。一方、等価回路Ａでは、図３及び図４に示すように変調器部と半導体レーザ部との間にはｐｎ接合ダイオードが接続される。この集積化半導体光素子１１において、変調器部への逆バイアスの電位の向きが、半導体レーザ部への順バイアスの電位の向きと同じになるので、変調器部と半導体レーザ部との間のｐｎ接合ダイオードに印加される電圧を小さくできる。これ故に、集積素子におけるｐｎ接合ダイオードには、小さい逆方向電圧と小さい順方向電圧が印加される。したがって、変調器部のクラッド層と半導体レーザ部のクラッド層との間には、良好な電気的分離が得られる。

既に説明したように、順方向にバイアスされる半導体光素子と逆方向にバイアスされる半導体素子の集積においては、電気的な分離性を高める必要がある。等価回路Bでは、順方向電圧の印加と逆方向電圧の印加とにより両半導体光素子間の電位差が大きくなるので、素子間の絶縁性により高い性能が必要である。先行技術文献に記載された構造においては、絶縁性が十分でない。例えば、逆方向にバイアスされた光変調器に印加された変調信号に起因する漏れ電流により、レーザに流れる電流が変調を受ける。これ故に、レーザの発振波長が揺らぎ、光伝送特性が劣化する。しかし、本実施の形態においては、図３及び図４に示される等価回路Ａの半導体レーザ部では、上方から活性層に電子が注入され、下方からはトンネル接合部を介して活性層に正孔が注入される構造になっているので、トンネル接合領域の働きにより、半導体レーザ部の活性層を含むダイオードの極性を反転できる。したがって、本実施の形態における光集積素子は、その半導体レーザ部及び変調器部にそれぞれ順方向及び逆方向のバイアスを印加することができる構造を有するので、半導体レーザ部及び変調器部どちらにも、共通の基板を負極側にバイアスすることが可能になる。この構造により、半導体レーザ部及び変調器部の両素子の間の電位差が小さくなり、素子間のリーク電流を低減することができる。

トンネル接合領域は高濃度にドーピングする必要があるが、Ｚｎなどのドーピングに比べて拡散しにくいドーピング材料として炭素（Ｃ）でＡｌＧａＩｎＡｓにドーピングすることにより高濃度のｐ型層を実現できる。また、高濃度のｎ型層にはバンドギャップが小さな材料が適しているけれども、半導体レーザ部の発光波長よりも小さなバンドギャップの層を用いると、このｎ型層の光吸収による損失が生じるので、集積素子の動作波長よりもわずかに大きなバンドギャップを用いることが良い。

本実施の形態に係る構造では、半導体レーザ部のための上部クラッド層及び変調器部のための上部クラッド層に互いに逆導電型の半導体層が用いられている。この構造を有する光導波路に効果的な電流閉じ込めを提供することも重要である。例えばｐｎ接合を用いた埋め込み構造では、この構造の光導波路で効果的な電流狭窄を行うことが難しい。また、活性層及びトンネル接合領域をエッチングしないリッジ構造では、高濃度にドーピングされたトンネル接合層による容量の増大やリーク電流の増大が生じる。これらの技術的課題を解決して良好な光閉じ込めと電流閉じ込めを提供するための埋め込む構造として、絶縁性の埋込領域が好適である。埋め込み構造は、半絶縁性ＩｎＰの埋め込み層を含む。半絶縁性ＩｎＰは、半導体レーザ部のための上部クラッ層及び変調器部のための上部クラッド層の側面に接触している。

好適な実施の形態において本発明の原理を図示し説明してきたが、本発明がそのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。

１０…半導体光装置、１１…集積化半導体光素子、１３…基板、１５…第１のクラッド層、１７…第１の活性層、１９…第２の活性層、２１…第２のクラッド層、２２…半導体層、２３…第３のクラッド層、２５…トンネル接合領域、２７…ｐｎ接合、２９…第１導電型高濃度半導体層、３１…第２導電型高濃度半導体層、３５…第１のコンタクト層、３７…第２のコンタクト層、３９…第１の電極、４１…第２の電極、４３…第３の電極、４５…半導体メサ、４７…埋込層、５１…第１の電源、５３…第２の電源、６１…ｎ型ＩｎＰ基板、６５…ＳｉドープＩｎＰ下部クラッド層、６６…ＳｉドープＩｎＰ半導体層、６７…ＧａＩｎＡｓＰ活性層、６９…トンネル接合領域、６９ａ…ＣドープＡｌＧａＩｎＡｓ、６９ｂ…ＳｉドープＧａＩｎＡｓＰ、７１…ＳｉドープＩｎＰ上部クラッド層、７３、７９…ＳｉドープＧａＩｎＡｓコンタクト層、８１…マスク、８３…半導体メサ、８７…表面保護膜、８７ａ、８７ｂ…開口、８９ａ、８９ｂ…電極

Claims (10)

1. 第１及び第２の半導体光素子を含む集積化半導体光素子であって、
   前記第１の半導体光素子のための第１のエリア及び前記第２の半導体光素子のための第２のエリアを有する主面を有する基板と、
   前記基板の前記主面上に設けられ、第１導電型半導体からなる第１のクラッド層と、
   前記基板の前記主面の前記第１のエリア及び前記第１のクラッド層上に設けられた第１の活性層と、
   前記基板の前記主面の前記第２のエリア及び前記第１のクラッド層上に設けられた第２の活性層と、
   前記第２の活性層上に設けられ、第２導電型半導体からなる第２のクラッド層と、
   前記第１の活性層上に設けられ、第１導電型半導体からなる第３のクラッド層と、
   前記第１の活性層と前記第１のクラッド層との間に設けられたトンネル接合領域と
   を備え、
   前記第１の活性層は前記第２の活性層に突き当て接合されており、
   前記第２のクラッド層及び前記第３のクラッド層はｐｎ接合を構成し、
   前記トンネル接合領域は、第１導電型半導体層、第２導電型半導体層、及びトンネル接合を含み、前記トンネル接合は、前記第１導電型半導体層と前記第２導電型半導体層とから構成される、ことを特徴とする集積化半導体光素子。
2. 前記基板の前記主面上に設けられ、所定の軸の方向に延びる半導体メサと、
   前記基板の前記主面及び前記半導体メサの側面上に設けられた埋込層と
   を更に備え、
   前記埋込層は、半絶縁性の半導体領域を含み、
   前記半導体メサは、前記第１の活性層及び前記第２の活性層を含み、
   前記埋込層は前記第１の活性層の側面上に設けられ、
   前記埋込層は前記第２の活性層の側面上に設けられ、
   前記所定の軸は、前記第１のエリアと前記第２のエリアとの境界を横切って延びている、ことを特徴とする請求項１に記載された集積化半導体光素子。
3. 前記第１の活性層は、半導体発光素子のために設けられており、
   前記第２の活性層は、半導体変調素子のために設けられており、
   前記第１の活性層のフォトルミネッセンス波長は、前記第２の活性層のフォトルミネッセンス波長より長い、ことを特徴とする請求項１又は請求項２に記載された集積化半導体光素子。
4. 前記トンネル接合領域は前記第１の活性層に接合を成し、
   前記第１導電型半導体層がｎ型導電性を示し、
   前記第２導電型半導体層がｐ型導電性を示す、ことを特徴とする請求項１〜請求項３のいずれか一項に記載された集積化半導体光素子。
5. 前記第２導電型半導体層が、ＡｌＧａＩｎＡｓ層を含み、
   前記ＡｌＧａＩｎＡｓ層には炭素が添加されている、ことを特徴とする請求項１〜請求項４のいずれか一項に記載された集積化半導体光素子。
6. 前記第１導電型半導体層が、ＧａＩｎＡｓＰ層を含み、
   前記ＧａＩｎＡｓＰ層にはｎ型ドーパントが添加されており、
   前記ＧａＩｎＡｓＰ層は、前記第１の活性層を伝搬する光の波長より短いバンドギャップ波長を提供する組成を有する、ことを特徴とする請求項１〜請求項５のいずれか一項に記載された集積化半導体光素子。
7. 前記第２導電型半導体層は、前記第１導電型半導体層と前記第１の活性層との間に設けられ、
   前記第２導電型半導体層のバンドギャップは前記第１導電型半導体層のバンドギャップよりも大きい、ことを特徴とする請求項１〜請求項６のいずれか一項に記載された集積化半導体光素子。
8. 前記第３のクラッド層上に設けられ、第１導電型半導体からなる第１のコンタクト層と、
   前記第２のクラッド層上に設けられ、第２導電型半導体からなる第２のコンタクト層と
   を更に備え、
   前記第１のコンタクト層のエッジは前記第２のコンタクト層のエッジから離れている、ことを特徴とする請求項１〜請求項７のいずれか一項に記載された集積化半導体光素子。
9. 前記第１及び第２のコンタクト層は前記ｐｎ接合を覆わない、ことを特徴とする請求項８に記載された集積化半導体光素子。
10. 請求項１〜請求項９のいずれか一項に記載された集積化半導体光素子と、
    前記集積化半導体光素子に順方向バイアスを印加するための第１の電源と、
    前記集積化半導体光素子に逆方向バイアスを印加するための第２の電源と
    を備え、
    前記集積化半導体光素子は、前記第３のクラッド層上に設けられた第１の電極と、前記第２のクラッド層上に設けられた第２の電極と、前記基板の裏面上に設けられた第３の電極とをさらに備え、
    前記第１の電源は、前記第１の電極と前記第３の電極との間に接続され、
    前記第２の電源は、前記第２の電極と前記第３の電極との間に接続される、ことを特徴とする半導体光装置。
    

Images