Nothing Special   »   [go: up one dir, main page]

JP2010252321A - Surface acoustic wave device, and method for manufacturing the same - Google Patents

Surface acoustic wave device, and method for manufacturing the same Download PDF

Info

Publication number
JP2010252321A
JP2010252321A JP2010072215A JP2010072215A JP2010252321A JP 2010252321 A JP2010252321 A JP 2010252321A JP 2010072215 A JP2010072215 A JP 2010072215A JP 2010072215 A JP2010072215 A JP 2010072215A JP 2010252321 A JP2010252321 A JP 2010252321A
Authority
JP
Japan
Prior art keywords
idt electrode
thickness
acoustic wave
surface acoustic
conductive film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010072215A
Other languages
Japanese (ja)
Other versions
JP5558158B2 (en
Inventor
Kazuhiro Otsuka
一弘 大塚
Hisashi Nakajima
恒 中島
Shiro Sakushima
史朗 作島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2010072215A priority Critical patent/JP5558158B2/en
Publication of JP2010252321A publication Critical patent/JP2010252321A/en
Application granted granted Critical
Publication of JP5558158B2 publication Critical patent/JP5558158B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a surface acoustic wave device capable of reducing resistance loss, and to provide a method for manufacturing the surface acoustic wave device which is capable of preventing damage of an IDT electrode during a manufacturing process. <P>SOLUTION: The surface acoustic wave device 1 includes a piezoelectric substrate 7, the IDT electrode 9 formed on the piezoelectric substrate 7, an electrode pad 11 formed on the piezoelectric substrate 7 to connect the IDT electrode 9 to an external terminal, and a connection interconnect 13 formed on the piezoelectric substrate 7 to connect the IDT electrode 9 and the electrode pad 11. The IDT electrode 9 has a first thickness. The electrode 11 has a second thickness greater than the first thickness. The connection interconnect 13 has a thickness larger than the first thickness and smaller than the second thickness. Also, a method for manufacturing the surface acoustic wave device 1 includes the steps of applying a resist R3 onto the IDT electrode 9 and the connection interconnect 13, and patterning the resist R3 to cover at least a portion connecting the IDT electrode 9 and the connection interconnect 13. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、弾性表面波装置及びその製造方法に関する。   The present invention relates to a surface acoustic wave device and a method for manufacturing the same.

従来、圧電基板上にIDT電極を形成した弾性表面波装置が種々提案されている。例えば、特許文献1に記載された弾性表面波装置は、IDT電極と、このIDT電極を外部端子に接続するための電極パッドとを備えており、このIDT電極と電極パッドとが接続配線によって電気的に接続されている。このIDT電極及び接続配線は、一定の厚さの薄膜で形成されている。   Conventionally, various surface acoustic wave devices in which an IDT electrode is formed on a piezoelectric substrate have been proposed. For example, the surface acoustic wave device described in Patent Document 1 includes an IDT electrode and an electrode pad for connecting the IDT electrode to an external terminal. The IDT electrode and the electrode pad are electrically connected by a connection wiring. Connected. The IDT electrode and the connection wiring are formed of a thin film having a constant thickness.

特開2008−271354号公報JP 2008-271354 A

しかしながら、このIDT電極及び接続配線を形成する薄膜は非常に薄いため、電気抵抗が大きく、抵抗損失が大きい。また、このIDT電極はこのように非常に薄い薄膜で形成されているため、製造工程において損傷を受け易く、断線し易いという問題があった。   However, since the thin film forming the IDT electrode and the connection wiring is very thin, the electric resistance is large and the resistance loss is large. Further, since the IDT electrode is formed of such a very thin thin film, there is a problem that it is easily damaged in the manufacturing process and is easily disconnected.

本発明は、上記問題を解決するためになされたものであり、抵抗損失を低減させることができる弾性表面波装置を提供することを第1の目的とする。また、製造工程におけるIDT電極の損傷を抑制することができる弾性表面波装置の製造方法を提供することを第2の目的とする。   The present invention has been made in order to solve the above-described problem, and a first object thereof is to provide a surface acoustic wave device capable of reducing resistance loss. A second object of the present invention is to provide a method of manufacturing a surface acoustic wave device that can suppress damage to the IDT electrode in the manufacturing process.

本発明に係る弾性表面波装置は、圧電基板と、前記圧電基板上に形成されたIDT電極と、前記圧電基板上に形成され、前記IDT電極を外部端子に接続するための電極パッドと、前記圧電基板上に形成され、前記IDT電極と前記電極パッドとを接続する接続配線と、を備える。前記IDT電極は、第1の厚さを有し、前記電極パッドは、前記第1の厚さより大きい第2の厚さを有している。前記接続配線の厚さは、前記第1の厚さより大きく且つ前記第2の厚さより小さいことを特徴とする。   The surface acoustic wave device according to the present invention includes a piezoelectric substrate, an IDT electrode formed on the piezoelectric substrate, an electrode pad formed on the piezoelectric substrate for connecting the IDT electrode to an external terminal, A connection wiring formed on the piezoelectric substrate and connecting the IDT electrode and the electrode pad. The IDT electrode has a first thickness, and the electrode pad has a second thickness greater than the first thickness. A thickness of the connection wiring is larger than the first thickness and smaller than the second thickness.

また、本発明に係る弾性表面波装置の製造方法は、圧電基板と、該圧電基板上に形成されたIDT電極、該IDT電極を外部端子に接続するための電極パッド、及び前記IDT電極と前記電極パッドとを接続する接続配線と、を備える弾性表面波装置の製造方法である。この製造方法は、前記圧電基板上に、第1の厚さを有する前記IDT電極を形成する工程と、前記圧電基板上に、前記第1の厚さより大きい厚さを有する前記接続配線を形成する工程と、前記IDT電極及び前記接続配線上にレジストを塗布し、該IDT電極と該接続配線との接続部分を少なくとも覆うように前記レジストをパターニングする工程と、パターニングされた前記レジストを利用して、前記圧電基板上に前記電極パッドを形成する工程と、を備えることを特徴とする。   The surface acoustic wave device manufacturing method according to the present invention includes a piezoelectric substrate, an IDT electrode formed on the piezoelectric substrate, an electrode pad for connecting the IDT electrode to an external terminal, the IDT electrode, A method of manufacturing a surface acoustic wave device including a connection wiring for connecting an electrode pad. In the manufacturing method, the IDT electrode having a first thickness is formed on the piezoelectric substrate, and the connection wiring having a thickness larger than the first thickness is formed on the piezoelectric substrate. Applying a resist on the IDT electrode and the connection wiring, patterning the resist so as to cover at least a connection portion between the IDT electrode and the connection wiring, and using the patterned resist And a step of forming the electrode pad on the piezoelectric substrate.

また、前記レジストをパターニングする工程においては、塗布された前記レジストを現像液によってパターニングしてもよい。   In the step of patterning the resist, the applied resist may be patterned with a developer.

本発明に係る弾性表面波装置によれば、IDT電極と電極パッドとを接続する接続配線における抵抗損失を低減させることができる。また、本発明に係る弾性表面波装置の製造方法によれば、製造工程におけるIDT電極の損傷を抑制することができる。   According to the surface acoustic wave device according to the present invention, it is possible to reduce the resistance loss in the connection wiring connecting the IDT electrode and the electrode pad. Moreover, according to the manufacturing method of the surface acoustic wave device according to the present invention, it is possible to suppress damage to the IDT electrode in the manufacturing process.

本発明の一実施形態に係る弾性表面波装置の平面図である。1 is a plan view of a surface acoustic wave device according to an embodiment of the present invention. 図1の弾性表面波装置のII−II線断面図である。It is the II-II sectional view taken on the surface acoustic wave apparatus of FIG. 図1の弾性表面波装置のIII−III線断面図である。FIG. 3 is a cross-sectional view of the surface acoustic wave device of FIG. 1 taken along the line III-III. 図1の弾性表面波装置の製造工程を示す図である。It is a figure which shows the manufacturing process of the surface acoustic wave apparatus of FIG. 図1の弾性表面波装置の製造工程を示す図である。It is a figure which shows the manufacturing process of the surface acoustic wave apparatus of FIG. 図1の弾性表面波装置の製造工程の比較例を示す図である。It is a figure which shows the comparative example of the manufacturing process of the surface acoustic wave apparatus of FIG. 本発明の他の実施形態に係る弾性表面波装置の断面図である。It is sectional drawing of the surface acoustic wave apparatus which concerns on other embodiment of this invention. 実施例及び比較例の弾性表面波素子の挿入損失の周波数特性を示すグラフである。It is a graph which shows the frequency characteristic of the insertion loss of the surface acoustic wave element of an Example and a comparative example. 接続配線のエッジ部分を拡大して示す平面図であり、(a)は実施例のもの、(b)は比較例のものである。It is a top view which expands and shows the edge part of a connection wiring, (a) is an Example, (b) is a comparative example.

以下、本発明に係る弾性表面波装置の一実施形態について、図面を参照しつつ説明する。   Hereinafter, an embodiment of a surface acoustic wave device according to the present invention will be described with reference to the drawings.

図1〜図3に示すように、本実施形態に係る弾性表面波装置1は、弾性表面波素子3と、この弾性表面波素子3を接合するベース基板5とを備えている。なお、図1では、説明の便宜のため、ベース基板5及び後述する半田バンプ25の図示を省略している。   As shown in FIGS. 1 to 3, the surface acoustic wave device 1 according to the present embodiment includes a surface acoustic wave element 3 and a base substrate 5 to which the surface acoustic wave element 3 is bonded. In FIG. 1, the base substrate 5 and solder bumps 25 to be described later are not shown for convenience of explanation.

弾性表面波素子3は、例えば弾性表面波フィルタや弾性表面波共振子等であり、圧電基板7と、圧電基板7上に形成されたIDT電極9、電極パッド11及び枠体17とを備えている。圧電基板7は、タンタル酸リチウム単結晶、ニオブ酸リチウム単結晶、四ホウ酸リチウム単結晶等の圧電材料で形成されている。   The surface acoustic wave element 3 is, for example, a surface acoustic wave filter or a surface acoustic wave resonator, and includes a piezoelectric substrate 7, an IDT electrode 9, an electrode pad 11, and a frame body 17 formed on the piezoelectric substrate 7. Yes. The piezoelectric substrate 7 is made of a piezoelectric material such as a lithium tantalate single crystal, a lithium niobate single crystal, or a lithium tetraborate single crystal.

IDT電極9は、図1の矢印Y方向に2個並べて配置されている。各IDT電極9は、櫛歯状に形成された2つの電極(以下、櫛歯状電極という)19,19によって構成されている。各櫛歯状電極19,19は、互いに対向し、電極指19a,19aが互いに噛み合うように配置されている。   Two IDT electrodes 9 are arranged side by side in the direction of arrow Y in FIG. Each IDT electrode 9 is composed of two electrodes (hereinafter referred to as comb-shaped electrodes) 19 and 19 formed in a comb-tooth shape. The comb-shaped electrodes 19 and 19 are arranged so as to face each other and the electrode fingers 19a and 19a mesh with each other.

電極パッド11は、接続配線13によってIDT電極9に接続されており、図2に示すように、ベース基板5に設けられた後述する接続端子21に接続されるようになっている。   The electrode pad 11 is connected to the IDT electrode 9 by a connection wiring 13 and is connected to a connection terminal 21 described later provided on the base substrate 5 as shown in FIG.

図2に示すように、枠体17は、各々2つのIDT電極9,電極パッド11及び接続配線13を一括して取り囲むように、圧電基板7の周縁部に沿って設けられている。   As shown in FIG. 2, the frame body 17 is provided along the peripheral edge portion of the piezoelectric substrate 7 so as to collectively surround the two IDT electrodes 9, the electrode pads 11, and the connection wirings 13.

ベース基板5は、セラミックやガラスセラミックなどの絶縁性材料で形成されており、図2及び図3に示すように、半田バンプ25によってその周縁部が枠体17の上面に接合されている。こうすることで、圧電基板7上に形成されたIDT電極9は、枠体17とベース基板5とによって封止されている。   The base substrate 5 is made of an insulating material such as ceramic or glass ceramic, and its peripheral portion is bonded to the upper surface of the frame 17 by solder bumps 25 as shown in FIGS. By doing so, the IDT electrode 9 formed on the piezoelectric substrate 7 is sealed by the frame body 17 and the base substrate 5.

図2に示すように、ベース基板5における電極パッド11に対応する位置には、ベース基板5を貫通する貫通孔5aが形成されている。この貫通孔5aには接続端子21が設けられており、各接続端子21は半田バンプ25によって、対応する各電極パッド11に接
合されている。この各接続端子21は、図示しない外部駆動回路に接続された外部端子に接続可能となっている。これにより、IDT電極9に接続配線13を介して接続された電極パッド11が、接続端子21を介して図示しない外部駆動回路の外部端子に電気的に接続可能となっている。
As shown in FIG. 2, a through hole 5 a penetrating the base substrate 5 is formed at a position corresponding to the electrode pad 11 in the base substrate 5. Connection terminals 21 are provided in the through holes 5 a, and the connection terminals 21 are joined to the corresponding electrode pads 11 by solder bumps 25. Each connection terminal 21 can be connected to an external terminal connected to an external drive circuit (not shown). Thereby, the electrode pad 11 connected to the IDT electrode 9 via the connection wiring 13 can be electrically connected to the external terminal of the external drive circuit (not shown) via the connection terminal 21.

次に、上記のように構成されたIDT電極9、電極パッド11、接続配線13及び枠体17の断面構成について、詳細に説明する。   Next, the cross-sectional configurations of the IDT electrode 9, the electrode pad 11, the connection wiring 13, and the frame body 17 configured as described above will be described in detail.

図2及び図3に示すように、IDT電極9は、第1導電膜31及び第2導電膜32で構成されている。そして、枠体17は、第1導電膜31、第2導電膜32、第3導電膜33及び第4導電膜34をこの順に積層して形成されている。こうすることで、枠体17の高さが、IDT電極9の高さより高くなり、IDT電極9とベース基板5との間に空隙が確保される。   As shown in FIGS. 2 and 3, the IDT electrode 9 includes a first conductive film 31 and a second conductive film 32. The frame body 17 is formed by laminating a first conductive film 31, a second conductive film 32, a third conductive film 33, and a fourth conductive film 34 in this order. By doing so, the height of the frame body 17 becomes higher than the height of the IDT electrode 9, and a gap is secured between the IDT electrode 9 and the base substrate 5.

電極パッド11は、図2に示すように、枠体17と同様、第1導電膜31、第2導電膜32、第3導電膜33及び第4導電膜34をこの順に積層して形成されている。こうすることで、電極パッド11の高さが、枠体17の高さと同じになり、弾性表面波素子3をベース基板5に接合したときに、電極パッド11を、ベース基板5に設けられた接続端子21に接合することができる。   As shown in FIG. 2, the electrode pad 11 is formed by laminating a first conductive film 31, a second conductive film 32, a third conductive film 33, and a fourth conductive film 34 in this order, like the frame 17. Yes. In this way, the height of the electrode pad 11 becomes the same as the height of the frame body 17, and the electrode pad 11 is provided on the base substrate 5 when the surface acoustic wave element 3 is bonded to the base substrate 5. It can be joined to the connection terminal 21.

接続配線13は、第1導電膜31、第2導電膜32及び第3導電膜33をこの順に積層して形成されている。こうすることで、接続配線13の厚さは、IDT電極9の厚さより大きくなっている。   The connection wiring 13 is formed by laminating a first conductive film 31, a second conductive film 32, and a third conductive film 33 in this order. By doing so, the thickness of the connection wiring 13 is larger than the thickness of the IDT electrode 9.

なお、上記の第1導電膜31、第2導電膜32、第3導電膜33及び第4導電膜34は、後述するように、互いに成膜のタイミングを異ならせて形成されている。また、本実施形態では、上記のように、IDT電極9を第1導電膜31及び第2導電膜32で形成し、電極パッド11を第1導電膜31、第2導電膜32、第3導電膜33及び第4導電膜34で形成することによって、IDT電極9が本発明における第1の厚さを有しており、電極パッド11が本発明における第2の厚さを有している。そして、接続配線13を第1導電膜31、第2導電膜32及び第3導電膜33で形成することによって、接続配線13の厚さが、第1の厚さより大きく且つ第2の厚さより小さくなっている。   The first conductive film 31, the second conductive film 32, the third conductive film 33, and the fourth conductive film 34 are formed at different film formation timings as will be described later. In the present embodiment, as described above, the IDT electrode 9 is formed of the first conductive film 31 and the second conductive film 32, and the electrode pad 11 is formed of the first conductive film 31, the second conductive film 32, and the third conductive film. By forming the film 33 and the fourth conductive film 34, the IDT electrode 9 has the first thickness in the present invention, and the electrode pad 11 has the second thickness in the present invention. Then, by forming the connection wiring 13 with the first conductive film 31, the second conductive film 32, and the third conductive film 33, the thickness of the connection wiring 13 is larger than the first thickness and smaller than the second thickness. It has become.

第1導電膜31、第2導電膜32、第3導電膜33及び第4導電膜34は、例えば、AlやAl合金(例えば、Al−Cu系、Al−Ti系)、CuやCu合金(例えば、Cu−Mg系、Cu−Ti系、Cu−Rd系)、AgやAg合金(例えば、Ag−Mg系、Ag−Ti系、Ag−Rd系)、TiやTi合金(例えば、Ti−Al系、Ti−Cu系)等の金属膜で形成することができる。   The first conductive film 31, the second conductive film 32, the third conductive film 33, and the fourth conductive film 34 are made of, for example, Al or an Al alloy (for example, Al—Cu based, Al—Ti based), Cu or Cu alloy ( For example, Cu—Mg, Cu—Ti, Cu—Rd), Ag and Ag alloys (eg, Ag—Mg, Ag—Ti, Ag—Rd), Ti and Ti alloys (eg, Ti— (Al-based, Ti-Cu-based) or the like.

また、図示しないが、IDT電極9の露出した表面上には、Si,SiO,SiN,Al等の絶縁性の高い材料で形成された保護膜を設けてもよい。これによって、導電性の異物がIDT電極9の電極指19a間に付着することによる短絡を防止することができる。 Although not shown, a protective film made of a highly insulating material such as Si, SiO 2 , SiN x , or Al 2 O 3 may be provided on the exposed surface of the IDT electrode 9. As a result, it is possible to prevent a short circuit due to conductive foreign matter adhering between the electrode fingers 19 a of the IDT electrode 9.

次に、以上のように構成された弾性表面波装置1の製造方法について、図4及び図5を参照しつつ説明する。なお、ここでは、第1導電膜31、第3導電膜33及び第4導電膜34を、Al、Al合金、Cu,Cu合金、Ag及びAg合金のうちのいずれかで形成し、第2導電膜32を、Tiで形成した場合について説明する。   Next, a method for manufacturing the surface acoustic wave device 1 configured as described above will be described with reference to FIGS. Here, the first conductive film 31, the third conductive film 33, and the fourth conductive film 34 are formed of any one of Al, Al alloy, Cu, Cu alloy, Ag, and Ag alloy, and the second conductive film. A case where the film 32 is formed of Ti will be described.

まず、圧電基板7を準備し、図4(a)に示すように、この圧電基板7上に、蒸着法、
スパッタリング法、CVD法等の結晶成長法を用いて、第1導電膜31、第2導電膜32及び第3導電膜33を順次形成し、これらの導電膜で形成された積層体Lを形成する。
First, a piezoelectric substrate 7 is prepared. As shown in FIG. 4A, an evaporation method,
A first conductive film 31, a second conductive film 32, and a third conductive film 33 are sequentially formed by using a crystal growth method such as a sputtering method or a CVD method, and a stacked body L formed of these conductive films is formed. .

次に、図4(b)に示すように、第3導電膜33上にレジストR1を塗布し、フォトリソグラフィー法により所望のパターンを露光した後、現像液によりこのパターンを現像する。このとき、レジストR1としては、例えば、ノボラック樹脂を含有する感光性のレジスト材料を用いることができる。また、現像液としては、例えば、テトラメチルアンモニウムハイドロオキサイドを含むアルカリ現像液を用いることができる。   Next, as shown in FIG. 4B, a resist R1 is applied on the third conductive film 33, a desired pattern is exposed by a photolithography method, and then this pattern is developed with a developer. At this time, as the resist R1, for example, a photosensitive resist material containing a novolac resin can be used. Further, as the developer, for example, an alkali developer containing tetramethylammonium hydroxide can be used.

次いで、図4(c)に示すように、ウェットエッチング法により第3導電膜33を選択的にエッチングする。このとき、エッチング剤としては、第3導電膜33より第2導電膜32のエッチングレートが小さくなるものを使用することができ、例えば、レジストR1の現像液と同じ、テトラメチルアンモニウムハイドロオキサイドを含むアルカリ現像液を使用することで、第3導電膜33のみを除去することができる。第3導電膜33のエッチング終了後、図4(d)に示すように、レジストR1を剥離する。   Next, as shown in FIG. 4C, the third conductive film 33 is selectively etched by a wet etching method. At this time, an etching agent having a lower etching rate of the second conductive film 32 than that of the third conductive film 33 can be used, and includes, for example, tetramethylammonium hydroxide, which is the same as the developer of the resist R1. By using the alkaline developer, only the third conductive film 33 can be removed. After the etching of the third conductive film 33, the resist R1 is removed as shown in FIG.

続いて、図4(e)に示すように、積層体L上にレジストR2を塗布し、フォトリソグラフィー法により所望のパターンを露光した後、現像液によりこのパターンを現像する。このとき、レジストR2及び現像液としては、例えば、レジストR1に対して例示したものと同じものを用いることができる。   Subsequently, as shown in FIG. 4E, a resist R2 is applied on the laminate L, a desired pattern is exposed by a photolithography method, and then the pattern is developed with a developer. At this time, as the resist R2 and the developer, for example, the same ones as exemplified for the resist R1 can be used.

そして、図4(f)に示すように、ドライエッチング法により積層体Lをエッチングして、圧電基板7の一部を露出させる。このとき、エッチング剤としては、例えば、BCl,Cl,Nの混合ガスを使用することができる。積層体Lのエッチング終了後、図4(g)に示すように、レジストR2を剥離する。こうして、IDT電極9及び接続配線13が形成される。 And as shown in FIG.4 (f), the laminated body L is etched by the dry etching method, and a part of piezoelectric substrate 7 is exposed. At this time, for example, a mixed gas of BCl 3 , Cl 2 , and N 2 can be used as the etching agent. After completion of the etching of the stacked body L, the resist R2 is removed as shown in FIG. Thus, the IDT electrode 9 and the connection wiring 13 are formed.

次に、図5(h)に示すように、積層体L及び圧電基板7上にレジストR3を塗布し、フォトリソグラフィー法により所望のパターンを露光した後、現像液によりこのパターンを現像する。このとき、レジストR3としては、例えば、ノボラック樹脂とナフトキノンジアジドとを含有する感光性のレジスト材料を用いることができる。また、現像液としては、例えば、レジストR1に対して例示したものと同じものを用いることができる。また、このとき、レジストR3は、IDT電極9及び接続配線13を覆うようにパターニングされる。そのため、IDT電極9が現像液によって浸食され、損傷を受けるのを抑制することができる。   Next, as shown in FIG. 5H, a resist R3 is applied onto the laminate L and the piezoelectric substrate 7, and a desired pattern is exposed by a photolithography method, and then this pattern is developed with a developer. At this time, as the resist R3, for example, a photosensitive resist material containing a novolak resin and naphthoquinonediazide can be used. Moreover, as a developing solution, the same thing as illustrated with respect to resist R1 can be used, for example. At this time, the resist R3 is patterned so as to cover the IDT electrode 9 and the connection wiring 13. Therefore, it is possible to prevent the IDT electrode 9 from being eroded and damaged by the developer.

つまり、例えば、図6に示すように、接続配線13がレジストR3によって覆われていない場合を考える。この場合、接続配線13を構成する第3導電膜33とレジストR3との境界面Eが露出する。そのため、レジストR3を現像液により現像する際にこの境界面Eに現像液が侵入して、IDT電極9を構成する第1導電膜31が浸食され易い。これは、第2導電膜32はTiからなるため現像液に対する耐性が大きいが、第2導電膜32の表面を介して現像液が第1導電膜31まで到達し得るためである。したがって、IDT電極9が現像液による損傷を受け易くなっている。IDT電極9の膜厚は非常に薄いため、この損傷によって断線等の問題が生じ易い。なお、接続配線13は、第1導電膜31、第2導電膜32及び第3導電膜33によって形成されており、IDT電極9に比べて厚く形成されているため、現像液によって浸食されても断線には至り難い。   In other words, for example, as shown in FIG. 6, a case where the connection wiring 13 is not covered with the resist R3 is considered. In this case, the boundary surface E between the third conductive film 33 constituting the connection wiring 13 and the resist R3 is exposed. Therefore, when the resist R3 is developed with the developer, the developer enters the boundary surface E, and the first conductive film 31 constituting the IDT electrode 9 is easily eroded. This is because the second conductive film 32 is made of Ti and has high resistance to the developer, but the developer can reach the first conductive film 31 through the surface of the second conductive film 32. Therefore, the IDT electrode 9 is easily damaged by the developer. Since the film thickness of the IDT electrode 9 is very thin, problems such as disconnection are likely to occur due to this damage. Note that the connection wiring 13 is formed by the first conductive film 31, the second conductive film 32, and the third conductive film 33, and is formed thicker than the IDT electrode 9, so that even if it is eroded by the developer. It is hard to reach disconnection.

これに対し、図5(h)に示す本実施形態のように、IDT電極9に加えて接続配線13を覆う場合、接続配線13におけるIDT電極9との接続部分がレジストR3によって覆われているため、接続配線13を構成する第3導電膜33(の側面)とレジストR3と
の境界面Eは露出しない。そのため、現像液が、IDT電極9を構成する第1導電膜31に到達し難く、IDT電極9の損傷を抑制することができる。
On the other hand, when the connection wiring 13 is covered in addition to the IDT electrode 9 as in the present embodiment shown in FIG. 5H, the connection portion of the connection wiring 13 with the IDT electrode 9 is covered with the resist R3. Therefore, the boundary surface E between the third conductive film 33 (side surface thereof) and the resist R3 constituting the connection wiring 13 is not exposed. Therefore, it is difficult for the developer to reach the first conductive film 31 constituting the IDT electrode 9, and damage to the IDT electrode 9 can be suppressed.

次いで、図5(i)に示すように、スパッタリング法等により第4導電膜34を形成する。そして、図5(j)に示すように、レジストR3を剥離して、レジストR3上に形成された第4導電膜34を除去する。こうすることで、パターニングされたレジストR3を利用して、第1導電膜31、第2導電膜32、第3導電膜33及び第4導電膜34からなる積層体でそれぞれ構成された電極パッド11及び枠体17が形成される。   Next, as shown in FIG. 5I, a fourth conductive film 34 is formed by a sputtering method or the like. Then, as shown in FIG. 5J, the resist R3 is peeled off, and the fourth conductive film 34 formed on the resist R3 is removed. By doing so, the electrode pads 11 each composed of a laminate composed of the first conductive film 31, the second conductive film 32, the third conductive film 33, and the fourth conductive film 34 using the patterned resist R3. And the frame 17 is formed.

以上のようにして、本実施形態に係る弾性表面波素子3が製造される。なお、図示していないが、以上の工程はウエハレベルで実施され、ウエハ上に複数個の弾性表面波素子3を形成した後に、ウエハを切断し、複数個の弾性表面波素子3を分離してチップ形状とする。   As described above, the surface acoustic wave device 3 according to this embodiment is manufactured. Although not shown, the above steps are performed at the wafer level, and after forming a plurality of surface acoustic wave elements 3 on the wafer, the wafer is cut to separate the plurality of surface acoustic wave elements 3. Use a chip shape.

そして、図2に示すように、チップ形状の弾性表面波素子3をベース基板5に対向させて配置し、半田バンプ25によって、ベース基板5の周縁部と枠体17とを接合するとともに、ベース基板5に設けられた接続端子21と電極パッド11とを接合する。こうして、本実施形態に係る弾性表面波装置1が製造される。   As shown in FIG. 2, the chip-shaped surface acoustic wave element 3 is disposed to face the base substrate 5, and the peripheral portion of the base substrate 5 and the frame body 17 are joined by the solder bumps 25. The connection terminal 21 provided on the substrate 5 and the electrode pad 11 are joined. Thus, the surface acoustic wave device 1 according to this embodiment is manufactured.

本実施形態に係る弾性表面波装置1によれば、接続配線13の厚さが、IDT電極9の厚さより大きく且つ電極パッド11の厚さより小さくなっている。そのため、例えば、接続配線13の厚さを、IDT電極9の厚さと同じにした場合に比べて、接続配線13の電気抵抗を小さくすることができ、電極パッド11とIDT電極9との間の抵抗損失を低減することができる。   According to the surface acoustic wave device 1 according to the present embodiment, the thickness of the connection wiring 13 is larger than the thickness of the IDT electrode 9 and smaller than the thickness of the electrode pad 11. Therefore, for example, compared to the case where the thickness of the connection wiring 13 is the same as the thickness of the IDT electrode 9, the electrical resistance of the connection wiring 13 can be reduced, and the connection between the electrode pad 11 and the IDT electrode 9 can be reduced. Resistance loss can be reduced.

また、本実施形態に係る弾性表面波装置1の製造方法によれば、図5(h)に示すように、レジストR3によってIDT電極9及び接続配線13を覆うことにより、IDT電極9と接続配線13との接続部分がレジストR3によって覆われるため、レジストR3の現像液がIDT電極9に到達し難く、現像液がIDT電極9を浸食することによる損傷を抑制することができる。したがって、膜厚の薄いIDT電極9の断線等を抑制することができる。   Further, according to the method for manufacturing the surface acoustic wave device 1 according to the present embodiment, the IDT electrode 9 and the connection wiring are covered by covering the IDT electrode 9 and the connection wiring 13 with the resist R3 as shown in FIG. 13 is covered with the resist R3, the developing solution of the resist R3 hardly reaches the IDT electrode 9, and damage caused by the developing solution eroding the IDT electrode 9 can be suppressed. Therefore, disconnection of the thin IDT electrode 9 can be suppressed.

以上、本発明の一実施形態について説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて種々の変更が可能である。例えば、上記実施形態では、図5(h)に示すように、レジストR3によって接続配線13の全体を覆っているが、接続配線13におけるIDT電極9との接続部分をレジストR3によって少なくとも覆っている限り、これに限定されるものではない。   As mentioned above, although one Embodiment of this invention was described, this invention is not limited to the said embodiment, A various change is possible unless it deviates from the meaning. For example, in the above embodiment, as shown in FIG. 5H, the entire connection wiring 13 is covered with the resist R3, but at least the connection portion of the connection wiring 13 with the IDT electrode 9 is covered with the resist R3. As long as it is not limited to this.

また、上記実施形態では、IDT電極9、接続配線13及び電極パッド11の厚さがこの順に大きくなるように構成されているが、このような関係で構成されている限り、IDT電極9、接続配線13及び電極パッド11は、これらを構成する導電膜層の他に、1層以上の導電膜を含んでいてもよい。また、IDT電極9、接続配線13及び電極パッド11の層構成は、上記実施形態に限定されるものではない。例えば、IDT電極9は第1導電膜31及び第2導電膜32の2層で構成され、接続配線13は第1導電膜31、第2導電膜32及び第3導電膜33の3層で構成され、電極パッド11及び枠体17は第1導電膜31、第2導電膜32、第3導電膜33及び第4導電膜34の4層で構成されているが、IDT電極9、接続配線13、電極パッド11及び枠体17をそれぞれ、1層の導電膜やその他の複数層の導電膜で構成してもよい。   Moreover, in the said embodiment, although it is comprised so that the thickness of IDT electrode 9, the connection wiring 13, and the electrode pad 11 may become large in this order, as long as it is comprised in such a relationship, IDT electrode 9, connection The wiring 13 and the electrode pad 11 may include one or more conductive films in addition to the conductive film layers constituting them. The layer configuration of the IDT electrode 9, the connection wiring 13, and the electrode pad 11 is not limited to the above embodiment. For example, the IDT electrode 9 is composed of two layers of a first conductive film 31 and a second conductive film 32, and the connection wiring 13 is composed of three layers of a first conductive film 31, a second conductive film 32, and a third conductive film 33. The electrode pad 11 and the frame body 17 are composed of four layers of a first conductive film 31, a second conductive film 32, a third conductive film 33, and a fourth conductive film 34, but the IDT electrode 9 and the connection wiring 13 are formed. The electrode pad 11 and the frame body 17 may each be composed of a single conductive film or other multiple conductive films.

また、上記実施形態では、いわゆるチップサイズパッケージの弾性表面波装置を例示し
て本発明を説明したが、これに限定されるものではない。例えば、本発明は、いわゆるウエハレベルパッケージの弾性表面波装置にも適用可能である。一般的に、ウエハレベルパッケージの弾性表面波装置の場合、例えば、図7に示すように、枠体17が樹脂で形成され、この枠体17上に樹脂からなる蓋体6が設けられることによってIDT電極9の封止構造が形成される。なお、図7では、図2に示した弾性表面波装置1と同種の構成要素に同一の符号を付し、詳細な説明は省略する。図7の弾性表面波装置10では、枠体17及び蓋体6が樹脂で形成されているため、例えば、図7の横方向に向かう外力が蓋体6にかかったときに、枠体17及び蓋体6が変形し易い。枠体17及び蓋体6が変形すると、ひいてはIDT電極9にも外力がかかる。このとき、上記のように現像液がIDT電極9を浸食して損傷を受けていると、この損傷部分に応力が集中してIDT電極9が破壊される等の問題が生じることがある。これに対し、本発明に係る弾性表面波装置の製造方法は、このようなIDT電極の損傷を抑制することができるため、ウエハレベルパッケージの弾性表面波装置により有効である。
In the above embodiment, the present invention has been described by exemplifying a surface acoustic wave device having a so-called chip size package. However, the present invention is not limited to this. For example, the present invention can be applied to a surface acoustic wave device of a so-called wafer level package. In general, in the case of a surface acoustic wave device of a wafer level package, for example, as shown in FIG. 7, a frame body 17 is formed of resin, and a lid body 6 made of resin is provided on the frame body 17. A sealing structure for the IDT electrode 9 is formed. In FIG. 7, the same reference numerals are given to the same types of components as those of the surface acoustic wave device 1 shown in FIG. 2, and detailed description thereof is omitted. In the surface acoustic wave device 10 of FIG. 7, since the frame body 17 and the lid body 6 are made of resin, for example, when an external force in the lateral direction of FIG. The lid 6 is easily deformed. When the frame body 17 and the lid body 6 are deformed, an external force is also applied to the IDT electrode 9 as a result. At this time, if the developer is damaged by the erosion of the IDT electrode 9 as described above, there may be a problem that stress is concentrated on the damaged portion and the IDT electrode 9 is destroyed. On the other hand, the surface acoustic wave device manufacturing method according to the present invention is more effective for a surface acoustic wave device of a wafer level package because it can suppress such damage to the IDT electrode.

上述の弾性表面波素子3を実際に作製し、電気特性の測定を行った。具体的には、図4、図5に示したプロセスに沿って以下のようにして弾性表面波素子3を作製した。   The surface acoustic wave element 3 described above was actually manufactured and the electrical characteristics were measured. Specifically, the surface acoustic wave device 3 was manufactured as follows in accordance with the processes shown in FIGS.

まず、38.7°YカットX伝搬タンタル酸リチウム単結晶からなるウエハ状の圧電基板7の主面上に第1導電膜31、第2導電膜32、第3導電膜33をこの順に積層してなる積層体Lを形成した。第1導電膜31及び第3導電膜にはAlを使用し、第2導電膜32にはTiを使用した。   First, a first conductive film 31, a second conductive film 32, and a third conductive film 33 are laminated in this order on the main surface of a wafer-like piezoelectric substrate 7 made of a 38.7 ° Y-cut X-propagating lithium tantalate single crystal. A laminated body L was formed. Al was used for the first conductive film 31 and the third conductive film, and Ti was used for the second conductive film 32.

次に、レジスト塗布装置によりフォトレジストR1を約0.5μmの厚みに塗布した。そして、縮小投影露光装置(ステッパー)により、IDT電極9となる部分に対応したフォトレジストパターンを形成した。さらに、現像装置にて不要部分のフォトレジストR1を現像液で溶解させた。なお、フォトレジストR1にはノボラック樹脂を使用し、現像液にはテトラメチルアンモニウムハイドロオキサイドを含むアルカリ現像液を使用した。   Next, a photoresist R1 was applied to a thickness of about 0.5 μm using a resist coating apparatus. And the photoresist pattern corresponding to the part used as the IDT electrode 9 was formed with the reduction projection exposure apparatus (stepper). Further, an unnecessary portion of the photoresist R1 was dissolved with a developing solution using a developing device. Note that a novolak resin was used for the photoresist R1, and an alkaline developer containing tetramethylammonium hydroxide was used for the developer.

次に、ウェットエッチング法により、第3導電膜33を選択的にエッチングした。エッチング液には、テトラメチルアンモニウムハイドロオキサイドを含むアルカリ現像液を使用した。その後、レジストR1を剥離した。   Next, the third conductive film 33 was selectively etched by a wet etching method. An alkaline developer containing tetramethylammonium hydroxide was used as the etchant. Thereafter, the resist R1 was peeled off.

続いて、積層体L上にレジストR2を塗布し、フォトリソグラフィー法により所望のパターンを露光した後、現像液によりこのパターンを現像した。なお、レジストR2にはレジストR1と同じノボラック樹脂を使用した。現像液もレジストR1の現像に用いたものと同じものを使用した。   Subsequently, a resist R2 was applied on the laminate L, a desired pattern was exposed by a photolithography method, and then this pattern was developed with a developer. Note that the same novolak resin as the resist R1 was used for the resist R2. The same developer as that used for developing the resist R1 was used.

そして、ドライエッチング法により積層体Lをエッチングして、圧電基板7の一部を露出させた。エッチング剤には、BCl,Cl,Nの混合ガスを使用した。積層体Lのエッチング終了後、レジストR2を剥離し、IDT電極9及び接続配線13を形成した。 And the laminated body L was etched by the dry etching method, and a part of piezoelectric substrate 7 was exposed. As the etching agent, a mixed gas of BCl 3 , Cl 2 , and N 2 was used. After the etching of the laminated body L, the resist R2 was peeled off, and the IDT electrode 9 and the connection wiring 13 were formed.

次に、積層体L及び圧電基板7上にレジストR3を塗布し、フォトリソグラフィー法により所望のパターンを露光した後、現像液によりこのパターンを現像した。レジストR3には、ノボラック樹脂とナフトキノンジアジドとを含有する感光性のレジスト材料を用いた。また、現像液としては、レジストR1に対して使用したものと同じものを用いた。このとき、レジストR3は、IDT電極9及び接続配線13を覆うようにパターニングした。   Next, a resist R3 was applied on the laminate L and the piezoelectric substrate 7, and a desired pattern was exposed by a photolithography method, and then this pattern was developed with a developer. For the resist R3, a photosensitive resist material containing a novolak resin and naphthoquinone diazide was used. Further, the same developer as that used for the resist R1 was used. At this time, the resist R3 was patterned so as to cover the IDT electrode 9 and the connection wiring 13.

次いで、スパッタリング法等により第4導電膜34を形成した後、レジストR3を剥離することにより電極パッド11及び枠体17を形成した。第4導電膜34は、Cr/Ni/Auの3層構造とした。   Subsequently, after forming the 4th electrically conductive film 34 by sputtering method etc., the electrode pad 11 and the frame 17 were formed by peeling resist R3. The fourth conductive film 34 has a three-layer structure of Cr / Ni / Au.

その後、ウエハ状の圧電基板3を切断し、個々の弾性表面波素子3を得た。切断後の圧電基板3の寸法は、長さが1.1mm、幅が0.9mm、厚みが0.45mmである。   Thereafter, the wafer-like piezoelectric substrate 3 was cut to obtain individual surface acoustic wave elements 3. The dimensions of the piezoelectric substrate 3 after cutting are 1.1 mm in length, 0.9 mm in width, and 0.45 mm in thickness.

また第1導電膜31の厚みは200nm、第2導電膜32の厚みは5nm、第3導電膜33の厚みは1.2μm、第4導電膜の厚みは、Cr層が10nm、Ni層が1.2μm、Au層が50nmである。   The thickness of the first conductive film 31 is 200 nm, the thickness of the second conductive film 32 is 5 nm, the thickness of the third conductive film 33 is 1.2 μm, and the thickness of the fourth conductive film is 10 nm for the Cr layer and 1 for the Ni layer. .2 μm, Au layer is 50 nm.

すなわち、実施例の弾性表面波素子3は、第1の厚さ(IDT電極3の厚さ)が0.205μm、第2の厚さ(電極パッド11の厚さ)が2.665μmであり、接続配線13の厚さが第1の厚さより大きく且つ第2の厚さより小さい1.405μmである。   That is, the surface acoustic wave element 3 of the example has a first thickness (the thickness of the IDT electrode 3) of 0.205 μm and a second thickness (the thickness of the electrode pad 11) of 2.665 μm. The thickness of the connection wiring 13 is 1.405 μm larger than the first thickness and smaller than the second thickness.

一方、実施例と同じ材料を用いて同様の作製方法により比較例としての弾性表面波素子も作製した。ただし比較例の弾性表面波素子は、接続配線13の厚みがIDT電極3の厚さと同じになるようにした。すなわち比較例の弾性表面波素子は、第1の厚さ(IDT電極3の厚さ)及び接続配線13の厚さが0.205μmであり、第2の厚さ(電極パッド11の厚さ)が2.665μmである。   On the other hand, a surface acoustic wave device as a comparative example was also manufactured by the same manufacturing method using the same material as in the example. However, in the surface acoustic wave device of the comparative example, the thickness of the connection wiring 13 was made the same as the thickness of the IDT electrode 3. That is, in the surface acoustic wave element of the comparative example, the first thickness (the thickness of the IDT electrode 3) and the thickness of the connection wiring 13 are 0.205 μm, and the second thickness (the thickness of the electrode pad 11). Is 2.665 μm.

このような実施例と比較例の弾性表面波素子について電気特性の測定を行った。測定結果を図8に示す。図8は、実施例と比較例の弾性表面波素子についての通過帯域近傍の周波数特性を示すグラフであり、実線が実施例の弾性表面波素子、破線が比較例の弾性表面波素子をそれぞれ示している。   Electrical characteristics were measured for the surface acoustic wave elements of Examples and Comparative Examples. The measurement results are shown in FIG. FIG. 8 is a graph showing frequency characteristics in the vicinity of the passband for the surface acoustic wave elements of the example and the comparative example, where the solid line indicates the surface acoustic wave element of the example and the broken line indicates the surface acoustic wave element of the comparative example. ing.

この結果から実施例の弾性表面波素子は、比較例の弾性表面波素子に比べて挿入損失が0.15dB改善していることがわかった。   From this result, it was found that the surface acoustic wave device of the example improved the insertion loss by 0.15 dB compared to the surface acoustic wave device of the comparative example.

また実施例と比較例の弾性表面波素子の接続配線13を光学顕微鏡を用いて200倍に拡大した状態で撮影し、それらを比較したところ、両接続配線に違いがみられた。図9は、撮影した接続配線13のエッジ部分を模写した拡大平面図であり、(a)は実施例のもの、(b)は比較例のものである。実施例の弾性表面波素子の接続配線13のエッジ部分は、ほぼ直線状になっていたのに対し、比較例の弾性表面波素子の接続配線13のエッジ部分には微小な凹部がみられた。この凹部は、プロセス中に印加される熱等の影響によって第1電極膜31からその構成材料であるAlの分子が移動する現象(マイグレーション)によって形成されたものと考えられる。接続配線13にこのような凹部が形成されると、端部表皮効果により伝達距離が長くなり、配線の抵抗値が大きくなる。   Moreover, when the connection wiring 13 of the surface acoustic wave element of an Example and a comparative example was image | photographed in the state expanded 200 times using the optical microscope, and they were compared, the difference was seen by both connection wiring. FIGS. 9A and 9B are enlarged plan views in which an edge portion of the photographed connection wiring 13 is copied. FIG. 9A is an example, and FIG. 9B is a comparative example. The edge portion of the connection wiring 13 of the surface acoustic wave element of the example was substantially linear, whereas a minute concave portion was seen in the edge portion of the connection wiring 13 of the surface acoustic wave element of the comparative example. . This concave portion is considered to have been formed by a phenomenon (migration) in which Al molecules as the constituent material move from the first electrode film 31 due to the influence of heat or the like applied during the process. When such a recess is formed in the connection wiring 13, the transmission distance becomes longer due to the edge skin effect, and the resistance value of the wiring increases.

一方、実施例の弾性表面波素子の接続配線13において、このような現象がみられなかったのは、接続配線13の膜厚をIDT電極の膜厚より大きくしたことによって、マイグレーションが起こりにくくなったためと推測される。実施例の結果からして、マイグレーションの発生を抑制するためには、接続配線13の厚さを少なくともIDT電極の厚さよりも7倍以上大きくしておけばよいことがわかる。   On the other hand, this phenomenon was not observed in the connection wiring 13 of the surface acoustic wave element of the example because the thickness of the connection wiring 13 was made larger than the film thickness of the IDT electrode, and migration was less likely to occur. It is estimated that From the results of the example, it can be seen that the thickness of the connection wiring 13 should be at least 7 times larger than the thickness of the IDT electrode in order to suppress the occurrence of migration.

以上のことから実施例の弾性表面波素子は、単に接続配線の厚みが大きくなったことによって配線抵抗が低下しただけでなく、マイグレーションの発生が抑制されたことにより接続配線13のエッジ部の形状が維持され、これによっても配線抵抗が低下したものと考えられる。その結果、実施例の弾性表面波素子は比較例の弾性表面波素子に比べて挿入損失が改善したといえる。   From the above, the surface acoustic wave device according to the example not only has the wiring resistance lowered due to the increase in the thickness of the connection wiring, but also the shape of the edge portion of the connection wiring 13 due to the suppression of the occurrence of migration. This is considered to be the reason why the wiring resistance has decreased. As a result, it can be said that the surface acoustic wave device of the example has improved insertion loss compared to the surface acoustic wave device of the comparative example.

1 弾性表面波装置
3 弾性表面波素子
5 ベース基板
7 圧電基板
9 IDT電極
11 電極パッド
13 接続配線
17 枠体
25 半田バンプ
31 第1導電膜
32 第2導電膜
33 第3導電膜
34 第4導電膜
DESCRIPTION OF SYMBOLS 1 Surface acoustic wave apparatus 3 Surface acoustic wave element 5 Base board 7 Piezoelectric board 9 IDT electrode 11 Electrode pad 13 Connection wiring 17 Frame 25 Solder bump 31 1st conductive film 32 2nd conductive film 33 3rd conductive film 34 4th conductive film

Claims (4)

圧電基板と、
前記圧電基板上に形成されたIDT電極と、
前記圧電基板上に形成され、前記IDT電極を外部端子に接続するための電極パッドと、
前記圧電基板上に形成され、前記IDT電極と前記電極パッドとを接続する接続配線と、
を備え、
前記IDT電極は、第1の厚さを有し、
前記電極パッドは、前記第1の厚さより大きい第2の厚さを有しており、
前記接続配線の厚さは、前記第1の厚さより大きく且つ前記第2の厚さより小さいことを特徴とする、弾性表面波装置。
A piezoelectric substrate;
An IDT electrode formed on the piezoelectric substrate;
An electrode pad formed on the piezoelectric substrate for connecting the IDT electrode to an external terminal;
A connection wiring formed on the piezoelectric substrate and connecting the IDT electrode and the electrode pad;
With
The IDT electrode has a first thickness;
The electrode pad has a second thickness greater than the first thickness;
The surface acoustic wave device according to claim 1, wherein a thickness of the connection wiring is larger than the first thickness and smaller than the second thickness.
前記接続配線の厚さは、前記第1の厚さの7倍以上であることを特徴とする、請求項1に記載の弾性表面波装置。   2. The surface acoustic wave device according to claim 1, wherein a thickness of the connection wiring is 7 times or more of the first thickness. 圧電基板と、該圧電基板上に形成されたIDT電極、該IDT電極を外部端子に接続するための電極パッド、及び前記IDT電極と前記電極パッドとを接続する接続配線と、を備える弾性表面波装置の製造方法であって、
前記圧電基板上に、第1の厚さを有する前記IDT電極を形成する工程と、
前記圧電基板上に、前記第1の厚さより大きい厚さを有する前記接続配線を形成する工程と、
前記IDT電極及び前記接続配線上にレジストを塗布し、該IDT電極と該接続配線との接続部分を少なくとも覆うように前記レジストをパターニングする工程と、
パターニングされた前記レジストを利用して、前記圧電基板上に前記電極パッドを形成する工程と、
を備えることを特徴とする、弾性表面波装置の製造方法。
A surface acoustic wave comprising: a piezoelectric substrate; an IDT electrode formed on the piezoelectric substrate; an electrode pad for connecting the IDT electrode to an external terminal; and a connection wiring for connecting the IDT electrode and the electrode pad. A device manufacturing method comprising:
Forming the IDT electrode having a first thickness on the piezoelectric substrate;
Forming the connection wiring having a thickness larger than the first thickness on the piezoelectric substrate;
Applying a resist on the IDT electrode and the connection wiring, and patterning the resist so as to cover at least a connection portion between the IDT electrode and the connection wiring;
Forming the electrode pad on the piezoelectric substrate using the patterned resist;
A method for manufacturing a surface acoustic wave device.
前記レジストをパターニングする工程において、塗布された前記レジストを現像液によってパターニングすることを特徴とする、請求項3に記載の弾性表面波装置の製造方法。   4. The method of manufacturing a surface acoustic wave device according to claim 3, wherein in the step of patterning the resist, the applied resist is patterned with a developer.
JP2010072215A 2009-03-27 2010-03-26 Surface acoustic wave device and manufacturing method thereof Active JP5558158B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010072215A JP5558158B2 (en) 2009-03-27 2010-03-26 Surface acoustic wave device and manufacturing method thereof

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009078688 2009-03-27
JP2009078688 2009-03-27
JP2010072215A JP5558158B2 (en) 2009-03-27 2010-03-26 Surface acoustic wave device and manufacturing method thereof

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2014107899A Division JP5818946B2 (en) 2009-03-27 2014-05-26 Elastic wave device

Publications (2)

Publication Number Publication Date
JP2010252321A true JP2010252321A (en) 2010-11-04
JP5558158B2 JP5558158B2 (en) 2014-07-23

Family

ID=43314081

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2010072215A Active JP5558158B2 (en) 2009-03-27 2010-03-26 Surface acoustic wave device and manufacturing method thereof
JP2014107899A Active JP5818946B2 (en) 2009-03-27 2014-05-26 Elastic wave device

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2014107899A Active JP5818946B2 (en) 2009-03-27 2014-05-26 Elastic wave device

Country Status (1)

Country Link
JP (2) JP5558158B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012063521A1 (en) * 2010-11-10 2012-05-18 株式会社村田製作所 Elastic wave device and method for manufacturing same
JP2015170931A (en) * 2014-03-05 2015-09-28 太陽誘電株式会社 Elastic wave device and manufacturing method thereof
US20160173060A1 (en) * 2014-12-12 2016-06-16 Taiyo Yuden Co., Ltd. Acoustic wave device and method of fabricating the same
WO2018051800A1 (en) * 2016-09-16 2018-03-22 株式会社大真空 Piezoelectric vibration device
JPWO2018051800A1 (en) * 2016-09-16 2019-02-28 株式会社大真空 Piezoelectric vibration device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102117464B1 (en) * 2015-04-23 2020-06-02 삼성전기주식회사 Bulk acoustic wave resonator and method for manufacturing the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002261560A (en) * 2000-12-26 2002-09-13 Murata Mfg Co Ltd Surface acoustic wave device and method of manufacturing the same
JP2003101373A (en) * 2001-09-25 2003-04-04 Tdk Corp Surface acoustic wave device and surface acoustic wave apparatus
JP2004180177A (en) * 2002-11-29 2004-06-24 Kyocera Corp Surface acoustic wave device
JP2007174307A (en) * 2005-12-22 2007-07-05 Kyocera Corp Surface acoustic wave device and communication equipment

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3722642B2 (en) * 1999-04-28 2005-11-30 京セラ株式会社 Surface acoustic wave device
JP3405329B2 (en) * 2000-07-19 2003-05-12 株式会社村田製作所 Surface wave device
JP2003087080A (en) * 2001-07-06 2003-03-20 Murata Mfg Co Ltd Surface acoustic wave element and manufacturing method therefor
JP2008219936A (en) * 2002-06-03 2008-09-18 Murata Mfg Co Ltd Surface acoustic wave device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002261560A (en) * 2000-12-26 2002-09-13 Murata Mfg Co Ltd Surface acoustic wave device and method of manufacturing the same
JP2003101373A (en) * 2001-09-25 2003-04-04 Tdk Corp Surface acoustic wave device and surface acoustic wave apparatus
JP2004180177A (en) * 2002-11-29 2004-06-24 Kyocera Corp Surface acoustic wave device
JP2007174307A (en) * 2005-12-22 2007-07-05 Kyocera Corp Surface acoustic wave device and communication equipment

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012063521A1 (en) * 2010-11-10 2012-05-18 株式会社村田製作所 Elastic wave device and method for manufacturing same
JP5182437B2 (en) * 2010-11-10 2013-04-17 株式会社村田製作所 Elastic wave device and manufacturing method thereof
US8957565B2 (en) 2010-11-10 2015-02-17 Murata Manufacturing Co., Ltd. Acoustic wave device and method for manufacturing the same
JP2015170931A (en) * 2014-03-05 2015-09-28 太陽誘電株式会社 Elastic wave device and manufacturing method thereof
US9923539B2 (en) 2014-03-05 2018-03-20 Taiyo Yuden Co., Ltd. Acoustic wave device and method for manufacturing the same
US20160173060A1 (en) * 2014-12-12 2016-06-16 Taiyo Yuden Co., Ltd. Acoustic wave device and method of fabricating the same
US10056878B2 (en) * 2014-12-12 2018-08-21 Taiyo Yuden Co., Ltd. Acoustic wave device and method of fabricating the same
WO2018051800A1 (en) * 2016-09-16 2018-03-22 株式会社大真空 Piezoelectric vibration device
CN109075761A (en) * 2016-09-16 2018-12-21 株式会社大真空 Piezodectric vibration device
JPWO2018051800A1 (en) * 2016-09-16 2019-02-28 株式会社大真空 Piezoelectric vibration device
US11152911B2 (en) 2016-09-16 2021-10-19 Daishinku Corporation Piezoelectric resonator device

Also Published As

Publication number Publication date
JP5558158B2 (en) 2014-07-23
JP2014195312A (en) 2014-10-09
JP5818946B2 (en) 2015-11-18

Similar Documents

Publication Publication Date Title
JP5818946B2 (en) Elastic wave device
US10554192B2 (en) Acoustic wave device and electronic component
JP4468436B2 (en) Elastic wave device and manufacturing method thereof
US10840879B2 (en) Surface acoustic wave device
US8692440B2 (en) Piezoelectric device and manufacturing method therefor
JP2007318058A (en) Electronic component and manufacturing method thereof
JP5591163B2 (en) Elastic wave device and manufacturing method thereof
JP2015156626A (en) Acoustic wave element, demultiplexer, and communication device
JP4795891B2 (en) Mounting structure having three-dimensional wiring
JP2013021387A (en) Manufacturing method of electronic component and electronic component
JP2007281902A (en) Hollow structure wafer level package with three-dimensional wiring
JP2008135998A (en) Surface acoustic wave device and its manufacturing method
US6951047B2 (en) Method of manufacturing a surface acoustic wave element
JP5483851B2 (en) Manufacturing method of surface acoustic wave device
JP2011091616A (en) Elastic wave device and method of manufacturing the same
WO2007125724A1 (en) Electronic component and method for manufacturing same
JP5200727B2 (en) Method for manufacturing elastic wave device and elastic wave device
JP2009141036A (en) Package structure
JP2010103920A (en) Surface acoustic wave device and method of manufacturing the same
JP4731026B2 (en) Manufacturing method of surface acoustic wave device
JP4419732B2 (en) Surface acoustic wave device and manufacturing method thereof
JP2003332878A (en) Surface acoustic wave element
JP2011054791A (en) Electronic device, and method of manufacturing the same
WO2006126382A1 (en) Piezoelectric device
JP2010109203A (en) Electrode structure in package structure having substrate feedthrough electrode

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131008

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140114

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140317

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140604

R150 Certificate of patent or registration of utility model

Ref document number: 5558158

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150