JP2010133817A - Insulation inspection device and insulation inspection method - Google Patents
Insulation inspection device and insulation inspection method Download PDFInfo
- Publication number
- JP2010133817A JP2010133817A JP2008309703A JP2008309703A JP2010133817A JP 2010133817 A JP2010133817 A JP 2010133817A JP 2008309703 A JP2008309703 A JP 2008309703A JP 2008309703 A JP2008309703 A JP 2008309703A JP 2010133817 A JP2010133817 A JP 2010133817A
- Authority
- JP
- Japan
- Prior art keywords
- inspection
- capacitance
- insulation
- unit
- conductor patterns
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Abstract
Description
本発明は、検査対象基板に形成された各導体パターンの間の絶縁状態を検査する絶縁検査装置および絶縁検査方法に関するものである。 The present invention relates to an insulation inspection apparatus and an insulation inspection method for inspecting an insulation state between conductor patterns formed on a substrate to be inspected.
この種の絶縁検査装置および絶縁検査方法として、本願出願人は、下記の特許文献1において絶縁検査装置および絶縁検査方法を開示している。この絶縁検査装置および絶縁検査方法では、検査すべきN本の導体パターンが形成された基板を検査する際に、log2N以上であってlog2Nに最も近い整数を検査回数(M回)として規定して検査を行う検査方法を採用することで、基板についての検査時間の短縮を図っている。なお、この検査方法については、いわゆるマルチプル方法として、下記の非特許文献1に開示されている。
ところが、このマルチプル方法を採用した絶縁検査装置および絶縁検査方法には、以下のような解決すべき課題が存在している。すなわち、マルチプル方法を採用した絶縁検査装置および絶縁検査方法では、M回の各検査処理時に複数本の導体パターンについてその他の導体パターンとの間の絶縁状態を一括して検査することによって、1枚の検査対象基板の検査に要する検査処理の回数を低減している。しかしながら、検査対象基板の1枚当りに要する検査時間の一層の短縮を図りたいとの要求がある一方で、従来の絶縁検査装置による絶縁検査方法では、log2N以下の検査回数よりも少ない回数の検査処理によってすべての導体パターン間の絶縁状態を検査することができないため、検査時間の一層の短縮が困難となっているという課題がある。 However, the following problems to be solved exist in the insulation inspection apparatus and the insulation inspection method employing this multiple method. That is, in the insulation inspection apparatus and the insulation inspection method adopting the multiple method, a single sheet is obtained by collectively inspecting the insulation state between a plurality of conductor patterns and other conductor patterns at each of M inspection processes. The number of inspection processes required for inspecting the substrate to be inspected is reduced. However, while there is a demand to further reduce the inspection time required for each substrate to be inspected, the number of inspections is less than the number of inspections of log 2 N or less in the insulation inspection method using the conventional insulation inspection apparatus. Since the insulation state between all the conductor patterns cannot be inspected by this inspection processing, there is a problem that it is difficult to further shorten the inspection time.
本発明は、かかる問題点に鑑みてなされたものであり、検査対象基板の絶縁検査に要する時間を短縮し得る絶縁検査装置および絶縁検査方法を提供することを主目的とする。 The present invention has been made in view of such problems, and a main object of the present invention is to provide an insulation inspection apparatus and an insulation inspection method that can reduce the time required for the insulation inspection of a substrate to be inspected.
上記目的を達成すべく請求項1記載の絶縁検査装置は、検査対象基板に形成されたN本(Nは、4以上の自然数)の導体パターンにN本の検査用プローブを介して検査用電圧をそれぞれ供給する電圧供給部と、当該電圧供給部における高電位出力部および低電位出力部と前記各検査用プローブとの接続を切り替える切替え処理を実行する接続切替部と、前記各導体パターンのうちの前記高電位出力部に接続された前記各検査用プローブが接触している複数の第1の導体パターンおよび当該各導体パターンのうちの前記低電位出力部に接続された前記各検査用プローブが接触している複数の第2の導体パターンの間の電気的パラメータを測定する測定部と、前記接続切替部を制御して前記切替え処理を((M−1)<log2N≦M(Mは自然数))の条件を満たすM回実行させると共に各切替え状態において前記測定部を制御して測定させた前記電気的パラメータに基づいて前記各第1の導体パターンおよび前記各第2の導体パターンの間の絶縁状態を検査する検査処理を実行してM回の当該検査処理によって前記検査対象基板の良否を検査する制御部とを備えた絶縁検査装置であって、前記測定部が、前記各検査処理時に前記第1の導体パターンに接触させられる前記検査用プローブおよび前記第2の導体パターンに接触させられる前記検査用プローブの間の静電容量の大きさに応じて長く前記各切替え状態毎に規定された待機時間を前記検査用電圧の供給開始後に待機した後に前記電気的パラメータを測定し、前記制御部が、前記静電容量が小さい前記切替え状態の前記検査処理から順に前記M回の検査処理を実行すると共に、前記各第1の導体パターンおよび前記各第2の導体パターンの間の前記絶縁状態が不良と判定したときに検査中の前記検査対象基板に対する検査を終了する。
In order to achieve the above object, an insulation inspection apparatus according to
請求項2記載の絶縁検査装置は、請求項1記載の絶縁検査装置において、前記各切替え状態毎の前記静電容量を測定する容量測定部を備え、前記制御部が、前記容量測定部によって測定された前記静電容量が小さい前記切替え状態の前記検査処理から順に実行する。
The insulation inspection apparatus according to
請求項3記載の絶縁検査装置は、請求項2記載の絶縁検査装置において、前記M回の検査処理の実行順序を特定可能な検査手順データを記憶する記憶部を備え、前記制御部が、前記記憶部に前記検査手順データが記憶されているときには、当該記憶されている検査手順データに従って前記M回の検査処理を実行し、当該記憶部に当該検査手順データが記憶されていないときには、前記容量測定部を制御して前記各切替え状態毎の前記静電容量を測定させると共に当該測定された静電容量が小さい前記切替え状態の前記検査処理から順に前記M回の検査処理を実行する実行順序を規定して当該検査手順データを生成して当該記憶部に記憶させる。
The insulation inspection apparatus according to
請求項4記載の絶縁検査方法は、検査対象基板に形成されたN本(Nは、4以上の自然数)の導体パターンに対してN本の検査用プローブを介して検査用電圧をそれぞれ供給する電圧供給部における高電位出力部および低電位出力部と当該各検査用プローブとの接続を切り替える切替え処理を((M−1)<log2N≦M(Mは自然数))の条件を満たすM回実行すると共に、各切替え状態において、前記電圧供給部から前記検査用電圧を供給しつつ、前記各導体パターンのうちの前記高電位出力部に接続した前記各検査用プローブを接触させた複数の第1の導体パターンおよび当該各導体パターンのうちの前記低電位出力部に接続した前記各検査用プローブを接触させた複数の第2の導体パターンの間の電気的パラメータを測定して、当該測定した電気的パラメータに基づいて前記各第1の導体パターンおよび前記各第2の導体パターンの間の絶縁状態を検査する検査処理を実行してM回の当該検査処理によって前記検査対象基板の良否を検査する絶縁検査方法であって、
前記各検査処理時に前記第1の導体パターンに接触させる前記検査用プローブおよび前記第2の導体パターンに接触させる前記検査用プローブの間の静電容量が小さい前記切替え状態の当該検査処理から順に前記M回の検査処理を実行すると共に、当該各検査処理時において、前記静電容量の大きさに応じて長く前記各検査処理毎に規定した待機時間を前記検査用電圧の供給開始後に待機した後に前記電気的パラメータを測定し、かつ、前記各第1の導体パターンおよび前記各第2の導体パターンの間の前記絶縁状態が不良と判定したときに検査中の前記検査対象基板に対する検査を終了する。
According to a fourth aspect of the present invention, an inspection voltage is supplied to each of N (N is a natural number of 4 or more) conductor patterns formed on a substrate to be inspected via N inspection probes. A switching process for switching the connection between the high-potential output section and the low-potential output section in the voltage supply section and the respective inspection probes is M that satisfies the condition of ((M−1) <log 2 N ≦ M (M is a natural number)). And in each switching state, while supplying the inspection voltage from the voltage supply unit, a plurality of inspection probes connected to the high potential output unit of the conductor patterns are contacted Measuring an electrical parameter between the first conductor pattern and a plurality of second conductor patterns in contact with each of the inspection probes connected to the low potential output portion of the conductor patterns; An inspection process for inspecting an insulation state between each of the first conductor patterns and each of the second conductor patterns based on the measured electrical parameters is performed, and the inspection target substrate is subjected to M inspection processes. An insulation inspection method for inspecting pass / fail,
The capacitance between the inspection probe brought into contact with the first conductor pattern and the inspection probe brought into contact with the second conductor pattern at the time of each inspection processing is sequentially reduced from the inspection processing in the switching state. After executing the M times of inspection processing and waiting at the time of each inspection processing after the start of supplying the inspection voltage, the standby time defined for each inspection processing is long according to the size of the capacitance. The electrical parameter is measured, and when the insulation state between each of the first conductor patterns and each of the second conductor patterns is determined to be defective, the inspection for the substrate to be inspected is terminated. .
請求項5記載の絶縁検査方法は、請求項4記載の絶縁検査方法において、前記各切替え状態毎の前記静電容量を測定し、当該測定した前記静電容量が小さい前記切替え状態の当該検査処理から順に実行する。 The insulation inspection method according to claim 5 is the insulation inspection method according to claim 4, wherein the capacitance in each switching state is measured, and the inspection processing in the switching state in which the measured capacitance is small. Execute in order.
請求項6記載の絶縁検査方法は、請求項5記載の絶縁検査方法において、前記M回の検査処理の実行順序を特定可能な検査手順データが存在しないときに前記各切替え状態毎の前記静電容量を測定すると共に当該測定した静電容量が小さい前記切替え状態の前記検査処理から順に前記M回の検査処理を実行する実行順序を規定して当該検査手順データを生成し、生成した検査手順データに従って当該M回の検査処理を実行する。
The insulation inspection method according to
請求項1記載の絶縁検査装置および請求項4記載の絶縁検査方法によれば、各検査処理時に第1の導体パターンに接触させる検査用プローブおよび第2の導体パターンに接触させる検査用プローブの間の静電容量が小さい切替え状態の検査処理から順にM回の検査処理を実行すると共に、各検査処理時において、静電容量の大きさに応じて長く各検査処理毎に規定した待機時間を検査用電圧の供給開始後に待機した後に電気的パラメータを測定し、かつ、各第1の導体パターンおよび各第2の導体パターンの間の絶縁状態が不良と判定したときに検査中の検査対象基板に対する検査を終了することにより、M回目の検査処理時以外において各第1の導体パターンおよび各第2の導体パターンの間の絶縁状態が不良と判定したときに検査中の検査対象基板の検査を終了することで、不良の検査対象基板についての不要な検査処理を実行しない分だけ、その不良の検査対象基板についての検査に要する時間を十分に短縮することができると共に、静電容量が小さい切替え状態の検査処理から順にM回の検査処理を実行することで、静電容量が大きい切替え状態の検査処理から順にM回の検査処理を実行する場合と比較して、M回目以前の検査処理時において各第1の導体パターンおよび各第2の導体パターンの間の絶縁状態を不良と判定したときに、既に実行した検査処理時の待機時間(複数回の検査処理を完了している場合においては、各検査処理時の待機時間の合計時間)が短い分だけ、その不良の検査対象基板についての検査に要する時間を一層短縮することができる。
According to the insulation inspection apparatus according to
また、請求項2記載の絶縁検査装置および請求項5記載の絶縁検査方法によれば、各切替え状態毎の静電容量を測定し、測定した静電容量が小さい切替え状態の検査処理から順に実行することにより、例えば検査対象基板や絶縁検査装置の設計情報に基づいて算出した静電容量の理論値に基づいてM回の検査処理の実行順序を規定する方法と比較して、検査対象基板や絶縁検査装置の実際の状態に即した静電容量に基づいてM回の検査処理の実行順序を規定することができるため、不良の検査対象基板についての検査に要する時間を確実に短縮することができる。
Moreover, according to the insulation inspection apparatus according to
さらに、請求項3記載の絶縁検査装置および請求項6記載の絶縁検査方法によれば、M回の検査処理の実行順序を特定可能な検査手順データが存在しないときに各切替え状態毎の静電容量を測定すると共に測定した静電容量が小さい切替え状態の検査処理から順にM回の検査処理を実行する実行順序を規定して検査手順データを生成し、生成した検査手順データに従ってM回の検査処理を実行することにより、各検査対象基板毎に各切替え状態毎の静電容量を測定して、その度にM回の検査処理の実行順序を規定するのと比較して、同種の検査対象基板については、静電容量の測定処理を1回実行して検査手順データを生成するだけで、その後は、生成した検査手順データに従って絶縁検査処理を実行することができるため、同種の検査対象基板を数多く検査するときに要する検査時間を一層短縮することができる。
Furthermore, according to the insulation inspection apparatus according to
以下、本発明に係る絶縁検査装置および絶縁検査方法の最良の形態について、添付図面を参照して説明する。 The best mode of an insulation inspection apparatus and an insulation inspection method according to the present invention will be described below with reference to the accompanying drawings.
最初に、絶縁検査装置1の構成について、図面を参照して説明する。
First, the configuration of the
図1に示す絶縁検査装置1は、本発明に係る絶縁検査装置の一例であって、本発明に係る絶縁検査方法に従って図5〜7に示す回路基板100等の各種回路基板の絶縁状態を検査可能に構成されている。この場合、回路基板100は、本発明における検査対象基板の一例であって、複数の導体パターンが形成されている。なお、実際の回路基板100には数十本〜数百本の導体パターンが形成されているが、本発明についての理解を容易とするために、一例として、回路基板100に導体パターンPa〜Phの8本(本発明における「N本」が「8本」の例:以下、区別しないときには「導体パターンP」ともいう)が形成されると共に、この8本の導体パターンPを対象として、その絶縁状態を検査する例を以下に説明する。
An
一方、図1に示すように、絶縁検査装置1は、プローブ機構2、接続切替部3、電圧供給部4、測定部5、操作部6、表示部7、制御部8および記憶部9を備えている。プローブ機構2は、回路基板100における各導体パターンP上に規定された各検査ポイントの位置に応じてプローブ保持部11に植設された複数の検査用プローブ12a〜12h(本発明における「N本」が「8本」の例:以下、区別しないときには「検査用プローブ12」ともいう)と、制御部8からの制御信号S2に従ってプローブ保持部11を移動させることによって各検査用プローブ12を回路基板100における各導体パターンP(各検査ポイント)に対して接触または離間させる移動機構13とを備えている。この場合、各検査用プローブ12は、信号ケーブル15a〜15h(以下、区別しないときには「信号ケーブル15」ともいう)を介して接続切替部3にそれぞれ接続されている。なお、実際の絶縁検査装置1では、回路基板100上の導体パターンPの数に応じて数十本〜数百本の検査用プローブ12がプローブ保持部11に植設されている。
On the other hand, as shown in FIG. 1, the
接続切替部3は、本発明における接続切替部の一例であって、制御部8からの制御信号S1に従って、電圧供給部4における高電位出力部4H(H電位)および低電位出力部4L(L電位:一例として、接地電位)と上記の各検査用プローブ12(各検査用プローブ12に接続された信号ケーブル15)との接続を切り替える切替え処理を実行する。電圧供給部4は、本発明における電圧供給部の一例であって、図示しない定電圧源を備えて、制御部8からの制御信号S3に従って高電位出力部4Hおよび低電位出力部4Lから検査用電圧Vを出力することにより、接続切替部3、各信号ケーブル15および各検査用プローブ12を介して回路基板100の各導体パターンPに検査用電圧(直流定電圧)Vを供給する。
The
測定部5は、電圧測定部5a、電流測定部5bおよび静電容量測定部5cを備えている。電圧測定部5aは、電圧供給部4からの検査用電圧Vの供給によって生じる各導体パターンP,Pの間(高電位出力部4Hに接続された検査用プローブ12が接続された各導体パターンP(本発明における第1の導体パターン)および低電位出力部4Lに接続された検査用プローブ12が接続された各導体パターンP(本発明における第2の導体パターン)の間)の電圧(電位差:本発明における電気的パラメータの一例)を検出して、その電圧値を示す測定データDvを制御部8に出力する。電流測定部5bは、電圧供給部4からの検査用電圧Vの供給によって上記の各第1の導体パターンPおよび上記の各第2の導体パターンPの間を導通する電流を検出して、その電流値(本発明における電気的パラメータの他の一例)を示す測定データDiを制御部8に出力する。
The measurement unit 5 includes a
静電容量測定部5cは、本発明における容量測定部の一例であって、後述するようにして、制御部8の制御に従って、回路基板100についての各検査処理時に本発明における第1の導体パターンに接触させる検査用プローブ12、および本発明における第2の導体パターンに接触させる検査用プローブ12の間の静電容量を測定する。具体的には、制御部8は、回路基板100についての各検査処理時に高電位出力部4Hに接続する各検査用プローブ12と低電位出力部4Lに接続する各検査用プローブ12との間の静電容量、すなわち、高電位出力部4Hに接続される信号ケーブル15および検査用プローブ12や、その検査用プローブ12が接触させられる導体パターンP(以下、これらを合わせて「H電位部位」ともいう)と、低電位出力部4Lに接続される信号ケーブル15および検査用プローブ12や、その検査用プローブ12が接触させられる導体パターンP(以下、これらを合わせて「L電位部位」ともいう)との間の静電容量(合成容量)を、電圧供給部4に対する検査用プローブ12の接続の切替え状態毎にそれぞれ測定する。また、制御部8は、その測定結果を測定データDcとして出力する。なお、静電容量の測定処理については、後に詳細に説明する。
The
この場合、上記の静電容量が大きい切替え状態では、検査用電圧Vの供給を開始してから上記のH電位部位およびL電位部位の間の静電容量に対する充電を完了するまでに要する時間(導体パターンP,P間を導通する電流等が安定する(一定値に収束する)までに要する時間)が長くなる。したがって、この絶縁検査装置1では、後述するようにして、静電容量測定部5cによって測定された静電容量の大きさに応じて長くなるように各切替え状態毎(各検査処理毎)の待機時間を規定して、検査用電圧Vの供給を開始してから、規定した待機時間が経過するまで待機した後に、電圧測定部5aおよび電流測定部5bによって電圧値および電流値を測定する構成が採用されている。この結果、電圧値や電流値等が安定した状態において測定される結果、導体パターンP,P間の正確な絶縁抵抗値を演算することが可能となっている。
In this case, in the switching state in which the electrostatic capacitance is large, the time required from the start of supply of the inspection voltage V to the completion of charging for the electrostatic capacitance between the H potential portion and the L potential portion ( The time required for the current flowing between the conductor patterns P and P to become stable (converged to a constant value) becomes longer. Therefore, in this
操作部6は、電源スイッチや検査開始スイッチ等の各種のスイッチを備えて構成されて、各スイッチの操作に対応する操作信号を出力する。表示部7は、制御部8の制御に従って検査結果等の各種の画像を表示する。制御部8は、本発明における制御部の一例であって、絶縁検査装置1を総括的に制御する。具体的には、制御部8は、操作部6から出力された操作信号に従って図2に示す絶縁検査処理20を開始することにより、測定部5(静電容量測定部5c)を制御して、M回の各検査処理時の各切替え状態毎に、上記のH電位部位およびL電位部位の間の静電容量を測定する測定処理を実行する。また、制御部8は、測定した静電容量の大きさに応じて長く各切替え状態毎(各検査処理毎)の待機時間を規定すると共に、測定した静電容量が小さい切替え状態の検査処理から順に上記のM回の検査処理を実行するように検査手順データDtを生成して記憶部9に記憶させる。
The
この場合、この絶縁検査装置1では、検査対象の導体パターンPの本数をN本としたときに、後述するようにして、電圧供給部4に対する各検査用プローブ12の接続を切り替える切替え処理を((M−1)<log2N≦Mの条件を満たすM回(Mは自然数)実行させると共に各切替え状態において測定した上記の電気的パラメータに基づいて上記の各第1の導体パターンPおよび各第2の導体パターンPの間の絶縁状態を検査する検査処理を実行する。したがって、本発明におけるN本が8本のこの例では、1枚の回路基板100に対してM=3回の検査処理を実行することによって上記の各導体パターンPの間の絶縁状態がそれぞれ検査されて1枚の回路基板100の良否が検査される。
In this case, in this
具体的には、制御部8は、後述するようにして、プローブ機構2の移動機構13に制御信号S2を出力することによって各検査用プローブ12を回路基板100の各導体パターンPに接触させる。また、制御部8は、検査手順データDtに従って接続切替部3に制御信号S1を出力することにより、電圧供給部4における高電位出力部4Hおよび低電位出力部4Lと各検査用プローブ12との接続を切り替えさせる。さらに、制御部8は、電圧供給部4に制御信号S3を出力することによって各検査用プローブ12を介して回路基板100(導体パターンP)に検査用電圧Vを供給させる。また、制御部8は、測定部5を制御して測定処理を実行させる。さらに、制御部8は、電圧測定部5aから出力される測定データDvおよび電流測定部5bから出力される測定データDiに基づいて導体パターンP,Pの間の抵抗値を演算すると共に、その演算結果と記憶部9に記憶されている検査用基準データDs(基準抵抗値)とを比較して回路基板100の良否(各導体パターンP,Pの間の絶縁状態)を検査する。
Specifically, the
この場合、この絶縁検査装置1では、上記のM回の検査処理(この例では、3回)のうちのいずれかの検査処理時において導体パターンP,P間の絶縁状態が不良と判定したときに、残りの検査処理を実行することなく、その時点において、検査中の回路基板100が不良と検査して絶縁検査処理20を終了する。したがって、複数枚の回路基板100を検査する際に、導体パターンP,P間の絶縁状態が不良となっている不良の回路基板100が存在する場合において、不良の回路基板100についての不要な検査処理を実行しない分だけ、1枚の回路基板100に要する平均検査時間が十分に短縮される。記憶部9は、上記の検査手順データDtや検査用基準データDsなどを記憶する。
In this case, in this
次に、絶縁検査装置1を用いて回路基板100の絶縁状態を検査する絶縁検査方法およびその際の絶縁検査装置1の動作について、図面を参照して説明する。
Next, an insulation inspection method for inspecting the insulation state of the
まず、検査対象基板の回路基板100を図外の基板保持部に保持させた後に、操作部6を操作して検査開始を指示する。この際には、制御部8が、操作部6から出力された操作信号に従って、図2に示す絶縁検査処理20を開始する。この絶縁検査処理20では、制御部8は、まず、検査対象の回路基板100についての検査手順データDtが記憶部9に記憶されているか否かを判別する(ステップ21)。この際に、回路基板100に対する最初の検査時には、制御部8は、回路基板100についての検査手順データDtを生成する処理を実行する。具体的には、制御部8は、まず、1枚の回路基板100についてのM=3回の検査処理毎(各検査処理時の電圧供給部4に対する各検査用プローブ12の接続の切替え状態毎)の静電容量を測定する処理を実行する(ステップ22)。
First, after holding the
より具体的には、制御部8は、まず、移動機構13に制御信号S2を出力することにより、各検査用プローブ12を回路基板100上の各導体パターンP(検査ポイント)に接触させる(回路基板100に対するプロービングの実行)。次いで、制御部8は、接続切替部3に制御信号S1を出力することにより、図5に示す切替え状態(図3に示す「検査処理A」の切替え状態)となるように、電圧供給部4の高電位出力部4Hおよび低電位出力部4Lと各検査用プローブ12(信号ケーブル15)とをそれぞれ接続させる。この際には、検査用プローブ12a,12c,12e,12gが信号ケーブル15a,15c,15e,15gを介して高電位出力部4Hに接続されて、検査用プローブ12a,12c,12e,12gが接触させられている導体パターンPa,Pc,Pe,PgがH電位に接続されると共に、検査用プローブ12b,12d,12f,12hが信号ケーブル15b,15d,15f,15hを介して低電位出力部4Lに接続されて、検査用プローブ12b,12d,12f,12hが接触させられている導体パターンPb,Pd,Pf,PhがL電位に接続される。なお、上記の「検査処理A」(図5に示す切替え状態での検査処理)は、従来の一般的なマルチプル方法を採用したM=3回の検査処理時における1回目の検査処理に相当する。
More specifically, the
次いで、制御部8は、電圧供給部4に制御信号S3を出力することによって検査用電圧Vの供給を開始させると共に、測定部5(静電容量測定部5c)を制御して、H電位部位とL電位部位との間の静電容量C10を測定させる。この際には、H電位に接続されている信号ケーブル15a,15c,15e,15gとL電位に接続されている信号ケーブル15b,15d,15f,15hとの間の静電容量、H電位に接続されている検査用プローブ12a,12c,12e,12gとL電位に接続されている検査用プローブ12b,12d,12f,12hとの間の静電容量、および検査用プローブ12a,12c,12e,12gが接触させられている導体パターンPa,Pc,Pe,Pgと検査用プローブ12b,12d,12f,12hが接触させられている導体パターンPb,Pd,Pf,Phとの間の静電容量などの各種静電容量を合成した値(合成容量)が静電容量C10として測定される。
Next, the
この場合、上記の「H電位部位とL電位部位との間の静電容量C10を測定する」との処理は、「H電位に接続されている検査用プローブ12a,12c,12e,12g(本発明における「第1の導体パターンに接触させる検査用プローブ」)と、L電位に接続されている検査用プローブ12b,12d,12f,12h(本発明における「第2の導体パターンに接触させる検査用プローブ」)との間の静電容量を測定する」との処理を意味している。また、「H電位に接続されている検査用プローブ12a,12c,12e,12gと、L電位に接続されている検査用プローブ12b,12d,12f,12hとの間の静電容量を測定する」との処理は、実際には、「各信号ケーブル15を介して各検査用プローブ12が接続されている接続切替部3内の所定の配線間の静電容量を測定する」との処理として実行される。以下、本発明についての理解を容易とするために、静電容量の測定処理に関しては、「H電位部位とL電位部位との間の静電容量を測定する」として説明する。
In this case, the processing of “measuring the capacitance C10 between the H potential portion and the L potential portion” described above is “
続いて、制御部8は、接続切替部3に制御信号S1を出力することにより、図6に示す切替え状態(図3に示す「検査処理B」の切替え状態)となるように、電圧供給部4の高電位出力部4Hおよび低電位出力部4Lと各検査用プローブ12(信号ケーブル15)とをそれぞれ接続させる。この際には、検査用プローブ12a,12b,12e,12fが信号ケーブル15a,15b,15e,15fを介して高電位出力部4Hに接続されて、検査用プローブ12a,12b,12e,12fが接触させられている導体パターンPa,Pb,Pe,PfがH電位に接続されると共に、検査用プローブ12c,12d,12g,12hが信号ケーブル15c,15d,15g,15hを介して低電位出力部4Lに接続されて、検査用プローブ12c,12d,12g,12hが接触させられている導体パターンPc,Pd,Pg,PhがL電位に接続される。なお、上記の「検査処理B」(図6に示す切替え状態での検査処理)は、従来の一般的なマルチプル方法を採用したM=3回の検査処理時における2回目の検査処理に相当する。
Subsequently, the
次いで、制御部8は、電圧供給部4に制御信号S3を出力することによって検査用電圧Vの供給を開始させると共に、測定部5(静電容量測定部5c)を制御して、H電位部位とL電位部位との間の静電容量C20を測定させる。この際には、H電位に接続されている信号ケーブル15a,15b,15e,15fとL電位に接続されている信号ケーブル15c,15d,15g,15hとの間の静電容量、H電位に接続されている検査用プローブ12a,12b,12e,12fとL電位に接続されている検査用プローブ12c,12d,12g,12hとの間の静電容量、および検査用プローブ12a,12b,12e,12fが接触させられている導体パターンPa,Pb,Pe,Pfと検査用プローブ12c,12d,12g,12hが接触させられている導体パターンPc,Pd,Pg,Phとの間の静電容量などの各種静電容量を合成した値が静電容量C20として測定される。
Next, the
続いて、制御部8は、接続切替部3に制御信号S1を出力することにより、図7に示す切替え状態(図3に示す「検査処理C」の切替え状態)となるように、電圧供給部4の高電位出力部4Hおよび低電位出力部4Lと各検査用プローブ12(信号ケーブル15)とをそれぞれ接続させる。この際には、検査用プローブ12a〜12dが信号ケーブル15a〜15dを介して高電位出力部4Hに接続されて、検査用プローブ12a〜12dが接触させられている導体パターンPa〜PdがH電位に接続されると共に、検査用プローブ12e〜12hが信号ケーブル15e〜15hを介して低電位出力部4Lに接続されて、検査用プローブ12e〜12hが接触させられている導体パターンPe〜PhがL電位に接続される。なお、上記の「検査処理C」(図7に示す切替え状態での検査処理)は、従来の一般的なマルチプル方法を採用したM=3回の検査処理時における3回目の検査処理に相当する。
Subsequently, the
次いで、制御部8は、電圧供給部4に制御信号S3を出力することによって検査用電圧Vの供給を開始させると共に、測定部5(静電容量測定部5c)を制御して、H電位部位とL電位部位との間の静電容量C30を測定させる。この際には、H電位に接続されている信号ケーブル15a〜15dとL電位に接続されている信号ケーブル15e〜15hとの間の静電容量、H電位に接続されている検査用プローブ12a〜12dとL電位に接続されている検査用プローブ12e〜12hとの間の静電容量、および検査用プローブ12a〜12dが接触させられている導体パターンPa〜Pdと検査用プローブ12e〜12hが接触させられている導体パターンPe〜Phとの間の静電容量などの各種静電容量を合成した値が静電容量C30として測定される。
Next, the
この場合、この絶縁検査装置1では、移動機構13によるプローブ保持部11の移動に際して各信号ケーブル15に引っ掛かりが生じる事態を回避するために、各信号ケーブル15が結束バンドで結束されたり編み込まれたりして1本の太いケーブル状に束ねられている。したがって、上記の各静電容量C10,C20,C30のうちの各信号ケーブル15間の容量成分は、各切替え状態においてほぼ等しい容量となっている。しかしながら、各検査用プローブ12間の容量成分や各導体パターンP間の容量成分については、H電位となる部位とL電位となる部位とが極く近距離で隣接している箇所が多い切替え状態ほど大きな容量となる。したがって、この例では、「静電容量C30」<「静電容量C20」<「静電容量C10」との容量が測定される。なお、上記の各信号ケーブル15として、いわゆる平ケーブルを採用した場合には、上記の各静電容量C10,C20,C30のうちの各信号ケーブル15間の容量成分は、H電位となる部位とL電位となる部位とが極く近距離で隣接している箇所が多い切替え状態ほど大きな容量となるため、「静電容量C30」<「静電容量C20」<「静電容量C10」との傾向が一層顕著となる。
In this case, in this
次いで、制御部8は、測定された各静電容量C10〜C30に応じて、各検査処理の実行順序、および各検査処理時の待機時間を決定して検査手順データDtを生成する(ステップ23)。具体的には、制御部8は、測定された容量が小さい静電容量C10の切替え状態において実行する「検査処理C」から順に「検査処理B」および「検査処理A」をこの順で実行するように検査手順データDtを生成する。この場合、図4に示すように、制御部8は、検査用電圧Vを供給した際にH電位部位およびL電位部位の間の静電容量に対する充電に要する時間が最も長い静電容量C30の切替え状態において実行する「検査処理A」の待機時間T3を最も長く規定し、充電に要する時間が最も短い静電容量C10の切替え状態において実行する「検査処理C」の待機時間T1を最も短く規定して検査手順データDtを生成する。したがって、生成した検査手順データDtに従って各検査処理A〜Cを実行することにより、静電容量が小さいことで待機時間が短く規定された検査処理ほど早く実行されることとなる。
Next, the
続いて、制御部8は、生成した検査手順データDtに従って、回路基板100に対するM=3回の検査処理のうちの第1回目の検査処理を実行する(ステップ24)。具体的には、制御部8は、接続切替部3に制御信号S1を出力することにより、図7に示す切替え状態(図4に示す「検査処理C」の切替え状態)となるように、高電位出力部4Hおよび低電位出力部4Lと各検査用プローブ12(信号ケーブル15)とをそれぞれ接続させる。次いで、制御部8は、電圧供給部4に制御信号S3を出力することによって検査用電圧Vの供給を開始させる。この際に、測定部5では、制御部8の制御に従って、検査用電圧Vの供給が開始されてから上記の待機時間T1だけ待機した後に、電圧測定部5aが、導体パターンPa〜Pd(本発明における第1の導体パターン)と導体パターンPe〜Ph(本発明における第2の導体パターン)との間の電位差を測定して測定データDvを出力すると共に、電流測定部5bが上記の第1の導体パターンおよび第2の導体パターンの間を導通する電流の電流値を測定して測定データDiを出力する。
Subsequently, the
また、制御部8は、測定部5から出力された測定データDv,Diに基づいて、上記の第1の導体パターンおよび第2の導体パターンの間の抵抗値(絶縁抵抗値)を演算する。さらに、制御部8は、電圧供給部4に制御信号S3を出力して検査用電圧Vの供給を停止させると共に、演算した絶縁抵抗値と、記憶部9に記憶されている検査用基準データDs(基準抵抗値)とを比較して、第1の導体パターンおよび第2の導体パターンの間の絶縁状態を検査する。この際に、演算した絶縁抵抗値が基準抵抗値に満たないときには、制御部8は、第1の導体パターンおよび第2の導体パターンの間に絶縁不良が生じていると判定して(ステップ25)、M=3回の検査処理のうちの残りの検査処理(この例では、「検査処理B」および「検査処理A」の2つ)を実行することなく、その回路基板100を不良と検査してこの絶縁検査処理20を終了する。したがって、不良の回路基板100についての残りの2回の検査処理を実行しない分だけ、この不良の回路基板100についての検査時間が短縮される。
Further, the
また、従来の一般的なマルチプル方法を採用した場合には、検査用電圧Vの供給を開始してから測定部5による電圧および電流の測定を開始するまでの待機時間T3が最も長い「検査処理A」をM=3回の検査処理時における1回目の検査処理として実行するのに対して、この絶縁検査装置1では、待機時間T1が最も短い「検査処理C」をM=3回の検査処理時における1回目の検査処理として実行している。したがって、1回目の検査処理時に絶縁不良が検出された場合において、その不良の回路基板100の検査に要する検査時間は、検査処理Cの待機時間T1が検査処理Aの待機時間T3よりも短い分だけ、従来の一般的なマルチプル方法を採用したとき(この例では、検査処理Aを最初に実行する構成を採用したとき)よりも絶縁検査装置1による絶縁検査方法を採用したとき(この例では、検査処理Cを最初に実行する構成を採用したとき)の方が短くなる。
Further, when the conventional general multiple method is adopted, the “waiting time T3 from the start of the supply of the inspection voltage V to the start of the voltage and current measurement by the measuring unit 5 is the longest“ inspection process ”. A ”is executed as the first inspection process at the time of M = 3 inspection processes, whereas in this
一方、上記の「検査処理C」において演算した絶縁抵抗値が基準抵抗値以上のときには、制御部8は、第1の導体パターンおよび第2の導体パターンの間の絶縁状態が良好と判定して(ステップ25)、その判定結果を記憶部9に記憶させる。また、制御部8は、M=3回の検査処理のすべてを完了していないと判別し(ステップ26)、回路基板100に対する第2回目の検査処理を実行する(ステップ24)。具体的には、制御部8は、接続切替部3に制御信号S1を出力することにより、図6に示す切替え状態(図4に示す「検査処理B」の切替え状態)となるように、高電位出力部4Hおよび低電位出力部4Lと各検査用プローブ12(信号ケーブル15)とをそれぞれ接続させる。次いで、制御部8は、電圧供給部4に制御信号S3を出力することによって検査用電圧Vの供給を開始させる。この際に、測定部5では、制御部8の制御に従って、検査用電圧Vの供給が開始されてから上記の待機時間T2だけ待機した後に、電圧測定部5aが、導体パターンPa,Pb,Pe,Pf(本発明における第1の導体パターン)と導体パターンPc,Pd,Pg,Ph(本発明における第2の導体パターン)との間の電位差を測定して測定データDvを出力すると共に、電流測定部5bが上記の第1の導体パターンおよび第2の導体パターンの間を導通する電流の電流値を測定して測定データDiを出力する。
On the other hand, when the insulation resistance value calculated in the “inspection process C” is equal to or greater than the reference resistance value, the
また、制御部8は、測定部5から出力された測定データDv,Diに基づいて、上記の第1の導体パターンおよび第2の導体パターンの間の抵抗値(絶縁抵抗値)を演算すると共に、演算した絶縁抵抗値と、記憶部9に記憶されている検査用基準データDs(基準抵抗値)とを比較して、第1の導体パターンおよび第2の導体パターンの間の絶縁状態を検査する。この際に、演算した絶縁抵抗値が基準抵抗値に満たないときには、制御部8は、第1の導体パターンおよび第2の導体パターンの間に絶縁不良が生じていると判定して(ステップ25)、M=3回の検査処理のうちの残りの検査処理(この例では、「検査処理A」)を実行することなく、その回路基板100を不良と検査してこの絶縁検査処理20を終了する。したがって、不良の回路基板100についての残りの1回の検査処理を実行しない分だけ、この不良の回路基板100についての検査時間が短縮される。
The
また、従来の一般的なマルチプル方法を採用した場合には、上記したように、待機時間T3が最も長い「検査処理A」をM=3回の検査処理時における1回目の検査処理として実行するのに対して、この絶縁検査装置1では、待機時間T1が最も短い「検査処理C」をM=3回の検査処理時における1回目の検査処理として実行している。したがって、2回目の検査処理時に絶縁不良が検出された場合において、その不良の回路基板100の検査に要する検査時間は、検査処理Cの待機時間T1と検査処理Bの待機時間T2との合計時間が検査処理Aの待機時間T3と検査処理Bの待機時間T2との合計時間よりも短い分だけ、従来の一般的なマルチプル方法を採用したとき(この例では、検査処理Aを最初に実行する構成を採用したとき)よりも絶縁検査装置1による絶縁検査方法を採用したとき(この例では、検査処理Cを最初に実行する構成を採用したとき)の方が短くなる。
Further, when the conventional general multiple method is adopted, as described above, “inspection process A” having the longest waiting time T3 is executed as the first inspection process in M = 3 inspection processes. On the other hand, in the
一方、上記の「検査処理B」において演算した絶縁抵抗値が基準抵抗値以上のときには、制御部8は、第1の導体パターンおよび第2の導体パターンの間の絶縁状態が良好と判定して(ステップ25)、その判定結果を記憶部9に記憶させる。また、制御部8は、M=3回の検査処理のすべてを完了していないと判別し(ステップ26)、回路基板100に対する第3回目の検査処理を実行する(ステップ24)。具体的には、制御部8は、接続切替部3に制御信号S1を出力することにより、図5に示す切替え状態(図4に示す「検査処理A」の切替え状態)となるように、高電位出力部4Hおよび低電位出力部4Lと各検査用プローブ12(信号ケーブル15)とをそれぞれ接続させる。次いで、制御部8は、電圧供給部4に制御信号S3を出力することによって検査用電圧Vの供給を開始させる。この際に、測定部5では、制御部8の制御に従って、検査用電圧Vの供給が開始されてから上記の待機時間T3だけ待機した後に、電圧測定部5aが、導体パターンPa,Pc,Pe,Pg(本発明における第1の導体パターン)と導体パターンPb,Pd,Pf,Ph(本発明における第2の導体パターン)との間の電位差を測定して測定データDvを出力すると共に、電流測定部5bが上記の第1の導体パターンおよび第2の導体パターンの間を導通する電流の電流値を測定して測定データDiを出力する。
On the other hand, when the insulation resistance value calculated in the “inspection process B” is equal to or greater than the reference resistance value, the
また、制御部8は、測定部5から出力された測定データDv,Diに基づいて、上記の第1の導体パターンおよび第2の導体パターンの間の抵抗値(絶縁抵抗値)を演算すると共に、演算した絶縁抵抗値と、記憶部9に記憶されている検査用基準データDs(基準抵抗値)とを比較して、第1の導体パターンおよび第2の導体パターンの間の絶縁状態を検査する。この際に、演算した絶縁抵抗値が基準抵抗値に満たないときには、制御部8は、第1の導体パターンおよび第2の導体パターンの間に絶縁不良が生じていると判定して(ステップ25)、その回路基板100を不良と検査してこの絶縁検査処理20を終了する。また、制御部8は、上記の「検査処理A」において演算した絶縁抵抗値が基準抵抗値以上のときには、第1の導体パターンおよび第2の導体パターンの間の絶縁状態が良好と判定して(ステップ25)、その判定結果を記憶部9に記憶させて、この絶縁検査処理20を終了する。これにより、回路基板100に対する一連の検査処理が完了する。
The
このように、この絶縁検査装置1、および絶縁検査装置1による絶縁検査方法では、各検査処理時に本発明における第1の導体パターンに接触させる検査用プローブ12および本発明における第2の導体パターンに接触させる検査用プローブ12の間の静電容量(すなわち、H電位部位およびL電位部位の間の静電容量)が小さい切替え状態の検査処理(この例では、検査処理C)から順にM回(この例では、3回)の検査処理A〜Cを実行すると共に、各検査処理時A〜Cにおいて、静電容量C10〜C30の大きさに応じて長く各検査処理毎に規定した待機時間T1〜T3を検査用電圧Vの供給開始後に待機した後に電気的パラメータ(この例では、電圧値および電流値)を測定し、かつ、上記の第1の導体パターンおよび第2の導体パターンの間(H電位に接続した各導体パターンPおよびL電位に接続した各導体パターンPの間)の絶縁状態が不良と判定したときに検査中の回路基板100の検査を終了する。
Thus, in this
したがって、この絶縁検査装置1、および絶縁検査装置1による絶縁検査方法によれば、M回目の検査処理時以外において各第1の導体パターンPおよび各第2の導体パターンPの間の絶縁状態が不良と判定したときに検査中の回路基板100の検査を終了することで、不良の回路基板100についての不要な検査処理を実行しない分だけ、その不良の回路基板100についての検査に要する時間を十分に短縮することができると共に、静電容量が小さい切替え状態の検査処理(この例では、検査処理C)から順にM回の検査処理を実行することで、静電容量が大きい切替え状態の検査処理(この例では、検査処理A)から順にM回の検査処理を実行する場合と比較して、M回目以前の検査処理時において各第1の導体パターンPおよび各第2の導体パターンPの間の絶縁状態を不良と判定したときに、既に実行した検査処理時の待機時間(複数回の検査処理を完了している場合においては、各検査処理時の待機時間の合計時間)が短い分だけ、その不良の回路基板100についての検査に要する時間を一層短縮することができる。
Therefore, according to the
また、この絶縁検査装置1、および絶縁検査装置1による絶縁検査方法によれば、各切替え状態毎の静電容量C10〜C30をそれぞれ測定し、測定した静電容量が小さい切替え状態の検査処理(この例では、検査処理C)から順に実行することにより、例えば回路基板100や絶縁検査装置1の設計情報に基づいて算出した静電容量の理論値に基づいてM回の検査処理の実行順序を規定する方法と比較して、回路基板100や絶縁検査装置1の実際の状態に即した静電容量に基づいてM回の検査処理の実行順序を規定することができるため、不良の回路基板100についての検査に要する時間を確実に短縮することができる。
In addition, according to the
さらに、この絶縁検査装置1、および絶縁検査装置1による絶縁検査方法によれば、M回の検査処理の実行順序を特定可能な検査手順データDtが存在しないときに各切替え状態毎の静電容量C10〜C30を測定すると共に測定した静電容量C10〜C30が小さい切替え状態の検査処理から順にM回の検査処理を実行する実行順序を規定して検査手順データDtを生成し、生成した検査手順データDtに従ってM回の検査処理を実行することにより、各回路基板100毎に各切替え状態毎の静電容量C10〜C30を測定して、その度にM回の検査処理の実行順序を規定するのと比較して、同種の検査対象基板(回路基板100)については、静電容量C10〜C30の測定処理を1回実行して検査手順データDtを生成するだけで、その後は、生成した検査手順データDtに従って絶縁検査処理を実行することができるため、同種の検査対象基板(回路基板100)を数多く検査するときに要する検査時間を一層短縮することができる。
Further, according to the
なお、本発明は、上記の構成に限定されない。例えば、上記の絶縁検査装置1では、本発明における容量測定部として、電圧測定部5aおよび電流測定部5bとは別個に静電容量測定部5c備えて構成しているが、本発明に係る絶縁検査装置の構成はこれに限定されず、電圧測定部5a、電流測定部5bおよび制御部8によって本発明における容量測定部を構成して、制御部8が電圧測定部5aからの測定データDvや電流測定部5bからの測定データDi等に基づいて上記の静電容量C10〜C30等を演算する構成を採用することもできる。
In addition, this invention is not limited to said structure. For example, in the above-described
1 絶縁検査装置
3 接続切替部
4 電圧供給部
4H 高電位出力部
4L 低電位出力部
5 測定部
5a 電圧測定部
5b 電流測定部
5c 静電容量測定部
8 制御部
12a〜12h 検査用プローブ
15a〜15h 信号ケーブル
20 絶縁検査処理
100 回路基板
C10,C20,C30 静電容量
Dc,Di,Dv 測定データ
Pa〜Ph 導体パターン
T1〜T3 待機時間
V 検査用電圧
DESCRIPTION OF
Claims (6)
前記測定部は、前記各検査処理時に前記第1の導体パターンに接触させられる前記検査用プローブおよび前記第2の導体パターンに接触させられる前記検査用プローブの間の静電容量の大きさに応じて長く前記各切替え状態毎に規定された待機時間を前記検査用電圧の供給開始後に待機した後に前記電気的パラメータを測定し、
前記制御部は、前記静電容量が小さい前記切替え状態の前記検査処理から順に前記M回の検査処理を実行すると共に、前記各第1の導体パターンおよび前記各第2の導体パターンの間の前記絶縁状態が不良と判定したときに検査中の前記検査対象基板に対する検査を終了する絶縁検査装置。 A voltage supply unit for supplying an inspection voltage to N conductor patterns (N is a natural number of 4 or more) formed on a substrate to be inspected via N inspection probes, and a high potential in the voltage supply unit A connection switching unit that executes a switching process for switching the connection between the output unit and the low-potential output unit and the inspection probes; and the inspection probes connected to the high-potential output unit of the conductor patterns. Electrical between a plurality of first conductor patterns in contact with each other and a plurality of second conductor patterns in contact with each of the inspection probes connected to the low potential output portion of the conductor patterns. a measurement section for measuring a parameter, the connection switching unit and the control to the switching processing ((M-1) <log 2 N ≦ M (M is a natural number)) switching each with executing satisfy M times An inspection process for inspecting an insulation state between each first conductor pattern and each second conductor pattern is executed M times based on the electrical parameter measured by controlling the measurement unit in the state. An insulation inspection apparatus comprising a control unit for inspecting the quality of the inspection target substrate by the inspection process of
The measuring unit is responsive to a capacitance between the inspection probe brought into contact with the first conductor pattern and the inspection probe brought into contact with the second conductor pattern during each inspection process. Measuring the electrical parameter after waiting for a long time after the start of supply of the test voltage for a long time specified for each switching state,
The control unit executes the M inspection processes in order from the inspection process in the switching state in which the electrostatic capacitance is small, and the control unit between the first conductor patterns and the second conductor patterns. An insulation inspection apparatus that terminates the inspection of the substrate to be inspected when it is determined that the insulation state is defective.
前記制御部は、前記容量測定部によって測定された前記静電容量が小さい前記切替え状態の前記検査処理から順に実行する請求項1記載の絶縁検査装置。 A capacitance measuring unit for measuring the capacitance for each switching state;
The insulation inspection apparatus according to claim 1, wherein the control unit sequentially executes the inspection process in the switching state in which the capacitance measured by the capacitance measurement unit is small.
前記制御部は、前記記憶部に前記検査手順データが記憶されているときには、当該記憶されている検査手順データに従って前記M回の検査処理を実行し、当該記憶部に当該検査手順データが記憶されていないときには、前記容量測定部を制御して前記各切替え状態毎の前記静電容量を測定させると共に当該測定された静電容量が小さい前記切替え状態の前記検査処理から順に前記M回の検査処理を実行する実行順序を規定して当該検査手順データを生成して当該記憶部に記憶させる請求項2記載の絶縁検査装置。 A storage unit for storing inspection procedure data capable of specifying the execution order of the M inspection processes;
When the inspection procedure data is stored in the storage unit, the control unit executes the M inspection processes according to the stored inspection procedure data, and the inspection procedure data is stored in the storage unit. If not, the capacitance measuring unit is controlled to measure the capacitance for each switching state, and the M times of inspection processing are sequentially performed from the inspection processing in the switching state where the measured capacitance is small. The insulation inspection apparatus according to claim 2, wherein the inspection procedure data is generated and stored in the storage unit by defining an execution order for performing the steps.
前記各検査処理時に前記第1の導体パターンに接触させる前記検査用プローブおよび前記第2の導体パターンに接触させる前記検査用プローブの間の静電容量が小さい前記切替え状態の当該検査処理から順に前記M回の検査処理を実行すると共に、当該各検査処理時において、前記静電容量の大きさに応じて長く前記各検査処理毎に規定した待機時間を前記検査用電圧の供給開始後に待機した後に前記電気的パラメータを測定し、かつ、前記各第1の導体パターンおよび前記各第2の導体パターンの間の前記絶縁状態が不良と判定したときに検査中の前記検査対象基板に対する検査を終了する絶縁検査方法。 A high potential output section and a low potential supply section in a voltage supply section for supplying inspection voltages to N conductor patterns (N is a natural number of 4 or more) formed on the inspection target substrate via N inspection probes. The switching process for switching the connection between the potential output unit and each inspection probe is performed M times satisfying the condition ((M−1) <log 2 N ≦ M (M is a natural number)), and in each switching state, A plurality of first conductor patterns and the respective conductor patterns which are brought into contact with the respective inspection probes connected to the high potential output portion among the respective conductor patterns while supplying the inspection voltage from the voltage supply unit. And measuring an electrical parameter between the plurality of second conductor patterns in contact with each of the inspection probes connected to the low-potential output unit, and obtaining the measured electrical parameter Insulation inspection method for inspecting pass / fail of the substrate to be inspected through M inspection processes by performing an inspection process for inspecting the insulation state between the first conductor patterns and the second conductor patterns. Because
The capacitance between the inspection probe brought into contact with the first conductor pattern and the inspection probe brought into contact with the second conductor pattern at the time of each inspection processing is sequentially reduced from the inspection processing in the switching state. After executing the M times of inspection processing and waiting at the time of each inspection processing after the start of supplying the inspection voltage, the standby time defined for each inspection processing is long according to the size of the capacitance. The electrical parameter is measured, and when the insulation state between each of the first conductor patterns and each of the second conductor patterns is determined to be defective, the inspection for the substrate to be inspected is terminated. Insulation inspection method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008309703A JP5215148B2 (en) | 2008-12-04 | 2008-12-04 | Insulation inspection device and insulation inspection method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008309703A JP5215148B2 (en) | 2008-12-04 | 2008-12-04 | Insulation inspection device and insulation inspection method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010133817A true JP2010133817A (en) | 2010-06-17 |
JP5215148B2 JP5215148B2 (en) | 2013-06-19 |
Family
ID=42345251
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008309703A Expired - Fee Related JP5215148B2 (en) | 2008-12-04 | 2008-12-04 | Insulation inspection device and insulation inspection method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5215148B2 (en) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012247295A (en) * | 2011-05-27 | 2012-12-13 | Hioki Ee Corp | Insulation inspection device and insulation inspection method |
JP2013117423A (en) * | 2011-12-02 | 2013-06-13 | Hioki Ee Corp | Apparatus and method for inspecting circuit boards |
JP2014074714A (en) * | 2012-09-12 | 2014-04-24 | Hioki Ee Corp | Circuit board testing device |
JP2015064290A (en) * | 2013-09-25 | 2015-04-09 | 日置電機株式会社 | Circuit board inspection device |
CN105102994A (en) * | 2013-03-29 | 2015-11-25 | 日本电产理德股份有限公司 | Insulation inspection apparatus and insulation inspection method |
JP2016003988A (en) * | 2014-06-18 | 2016-01-12 | 日置電機株式会社 | Inspection equipment |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1194909A (en) * | 1997-09-17 | 1999-04-09 | Mitsubishi Electric Corp | Method and apparatus for testing semiconductor device |
JP2000214206A (en) * | 1999-01-21 | 2000-08-04 | Hioki Ee Corp | Circuit substrate inspecting method and circuit substrate inspecting apparatus |
JP2007333465A (en) * | 2006-06-13 | 2007-12-27 | Hioki Ee Corp | Inspection apparatus |
JP2008058254A (en) * | 2006-09-04 | 2008-03-13 | Hioki Ee Corp | Testing device and testing method |
-
2008
- 2008-12-04 JP JP2008309703A patent/JP5215148B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1194909A (en) * | 1997-09-17 | 1999-04-09 | Mitsubishi Electric Corp | Method and apparatus for testing semiconductor device |
JP2000214206A (en) * | 1999-01-21 | 2000-08-04 | Hioki Ee Corp | Circuit substrate inspecting method and circuit substrate inspecting apparatus |
JP2007333465A (en) * | 2006-06-13 | 2007-12-27 | Hioki Ee Corp | Inspection apparatus |
JP2008058254A (en) * | 2006-09-04 | 2008-03-13 | Hioki Ee Corp | Testing device and testing method |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012247295A (en) * | 2011-05-27 | 2012-12-13 | Hioki Ee Corp | Insulation inspection device and insulation inspection method |
JP2013117423A (en) * | 2011-12-02 | 2013-06-13 | Hioki Ee Corp | Apparatus and method for inspecting circuit boards |
JP2014074714A (en) * | 2012-09-12 | 2014-04-24 | Hioki Ee Corp | Circuit board testing device |
CN105102994A (en) * | 2013-03-29 | 2015-11-25 | 日本电产理德股份有限公司 | Insulation inspection apparatus and insulation inspection method |
JP2015064290A (en) * | 2013-09-25 | 2015-04-09 | 日置電機株式会社 | Circuit board inspection device |
JP2016003988A (en) * | 2014-06-18 | 2016-01-12 | 日置電機株式会社 | Inspection equipment |
Also Published As
Publication number | Publication date |
---|---|
JP5215148B2 (en) | 2013-06-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5215148B2 (en) | Insulation inspection device and insulation inspection method | |
JP4532570B2 (en) | Circuit board inspection apparatus and circuit board inspection method | |
WO2016017292A1 (en) | Device inspection method, probe card, interposer, and inspection apparatus | |
JP2008203077A (en) | Circuit inspection device and method | |
JP5215149B2 (en) | Insulation inspection method and insulation inspection apparatus | |
JP2010210510A (en) | Insulation inspection apparatus and method | |
JP5215072B2 (en) | Circuit board inspection apparatus and circuit board inspection method | |
JP2009002893A (en) | Circuit board test method and circuit board test apparatus | |
JP5160332B2 (en) | Circuit board inspection apparatus and circuit board inspection method | |
JP2010066050A (en) | Apparatus and method for insulation test | |
JP2010175489A (en) | Circuit board inspecting apparatus and circuit board inspecting method | |
JP2007322127A (en) | Method for inspecting substrate and substrate inspection system | |
JP5420303B2 (en) | Circuit board inspection apparatus and circuit board inspection method | |
JP6221281B2 (en) | Insulation inspection method and insulation inspection apparatus | |
JP5425709B2 (en) | Insulation inspection device and insulation inspection method | |
JP5208701B2 (en) | Insulation inspection method and insulation inspection apparatus | |
JP5329160B2 (en) | Circuit board inspection apparatus and circuit board inspection method | |
JP5430892B2 (en) | Circuit board inspection apparatus and circuit board inspection method | |
JP4999143B2 (en) | Board inspection equipment | |
JP6222966B2 (en) | Substrate inspection apparatus and substrate inspection method | |
JP2014137231A (en) | Inspection jig inspection method | |
JP2013205026A (en) | Substrate inspection device and substrate inspection method | |
JP2010014597A (en) | Mobile contact inspection apparatus | |
JP5474392B2 (en) | Circuit board inspection apparatus and circuit board inspection method | |
JP5496599B2 (en) | Insulation inspection device and insulation inspection method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111201 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121211 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130207 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130226 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130228 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5215148 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160308 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |