Nothing Special   »   [go: up one dir, main page]

JP2010118633A - 埋込み型ソルダーバンプを持つプリント基板及びその製造方法 - Google Patents

埋込み型ソルダーバンプを持つプリント基板及びその製造方法 Download PDF

Info

Publication number
JP2010118633A
JP2010118633A JP2009030733A JP2009030733A JP2010118633A JP 2010118633 A JP2010118633 A JP 2010118633A JP 2009030733 A JP2009030733 A JP 2009030733A JP 2009030733 A JP2009030733 A JP 2009030733A JP 2010118633 A JP2010118633 A JP 2010118633A
Authority
JP
Japan
Prior art keywords
solder bumps
embedded
solder
circuit board
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009030733A
Other languages
English (en)
Inventor
Myung Sam Kang
サン カン・ミュン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2010118633A publication Critical patent/JP2010118633A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3473—Plating of solder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09736—Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y10T29/49149—Assembling terminal to base by metal fusion bonding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】ソルダーバンプと配線パターンの整合度を向上させ、ソルダーバンプに別途のコイニング工程が不要なソルダーバンプを持つプリント基板及びその製造方法を提供する。
【解決手段】絶縁層１２０；前記絶縁層１２０の表面と同一の高さを持つように埋め込まれたソルダーバンプ１１６；前記ソルダーバンプ１１６の下面に形成された配線パターン１１８；及び前記配線パターン１１８に連結され、前記絶縁層１２０と同一の高さを持つように埋め込まれた回路層１０８ａを含む。
【選択図】図２Ｂ

Description

本発明は埋込み型ソルダーバンプを持つプリント基板及びその製造方法に関するものである。
最近、電子産業の発達につれて電子部品の高性能化、高機能化、小型化が要求されており、これに応えて、ＳＩＰ（ｓｙｓｔｅｍ ｉｎ ｐａｃｋａｇｅ）、３Ｄパッケージなどの表面実装部品用基板においても固集積化、薄型化、微細回路パターン化の要求が増加している。
特に、電子部品の基板への表面実装技術において、半導体チップとプリント基板の電気的連結のために、ワイヤボンディング方式及びフリップチップボンディング方式が使用されている。
ここで、ワイヤボンディング方式は、プリント基板に設計回路が印刷された半導体チップを接着剤でプリント基板にボンディングさせ、プリント基板のリードフレームと半導体チップの金属端子（つまり、パッド）の間に情報送受信のために金属ワイヤで接続させた後、電子素子及びワイヤを熱硬化性樹脂または熱可塑性樹脂などでモールディングさせるものである。
また、フリップチップボンディング方式は、半導体チップに金、半田あるいはその他の金属などの素材で数十μｍないし数百μｍの大きさの外部接続端子（つまり、バンプ）を形成し、既存のワイヤボンディングによる実装法とは反対に、バンプが形成された半導体チップを覆して（ｆｌｉｐ）、表面が基板方向に向かうように実装させるものである。
しかし、ワイヤボンディング方式は、他のパッケージング方式に比べて生産性が高いが、ワイヤを利用してプリント基板と連結しなければならないため、モジュールの大きさが大きくなって、追加の工程が必要な欠点があり、フリップチップボンディング方式が多く使用されている実情である。
図１は従来技術によるフリップチップボンディングに使用されるソルダーバンプを持つプリント基板の断面図を示す。
図１に示すように、従来技術によるフリップチップボンディングのためのプリント基板１０は、絶縁層１２上に形成されたパッド部１４を露出させるオープン部を持つソルダーレジスト層１６を形成し、このパッド部１４に、半導体チップとプリント基板１０の間に介在して相互間の電気的連結のためのソルダーバンプ１８が形成された構造を持つ。
しかし、従来技術によるフリップチップボンディングのためのプリント基板及びその製造方法は次のような問題点があった。
まず、パッド部１４が絶縁層１２上に形成されるが、ソルダーレジスト層１６に形成されたオープン部によって露出する構造を持つため、段差が発生することができ、これによりソルダーバンプ１８とパッド部１４の整合度が低下して接合信頼性が落ちる問題点があった。
また、高密度基板において、パッド部１４はメッキ工程によって形成されるが、メッキ公差によって高さ差があるため、印刷されるソルダーの量が少ない場合、半導体チップに連結されないソルダーバンプ１８が生じる問題点があった。
また、パッド部１４を露出させるためにソルダーレジスト層１６にオープン部を形成する過程で、パッド部１４とオープン部の間に段差が発生してソルダーバンプ１８の印刷が均一にならない問題点があった。
また、半導体チップとプリント基板１０の間の電気的接続信頼性を確保するために、ソルダーバンプ１８の上面を平たくして高さを一定にするコイニング（ｃｏｉｎｉｎｇ）工程を実施しなければならない。このようなコイニング工程はユニットのそれぞれに行われる工程で、長いリードタイム（ｌｅａｄｔｉｍｅ）が必要な問題点があった。
本発明は前記のような問題点を解決するためになされたもので、本発明の目的は、ソルダーバンプと配線パターンの整合度を向上させることができる埋込み型ソルダーバンプを持つプリント基板及びその製造方法を提供することである。
本発明の他の目的は、配線パターンが埋込み構造に形成されて絶縁層と同一の表面高さを持つことにより、メッキ公差によって高さ差が発生しなくて、半導体チップとソルダーバンプの連結信頼性を向上させることができる埋込み型ソルダーバンプを持つプリント基板及びその製造方法を提供することである。
本発明のさらに他の目的は、ソルダーレジスト層に形成されるオープン部と配線パターン及びソルダーバンプとの間に段差が発生しない埋込み型ソルダーバンプを持つプリント基板及びその製造方法を提供することである。
本発明のさらに他の目的は、ソルダーバンプのコイニング工程が不要な埋込み型ソルダーバンプを持つプリント基板及びその製造方法を提供することである。
本発明の一観点によれば、本発明は、絶縁層；前記絶縁層の表面と同一の高さを持つように埋め込まれたソルダーバンプ；前記ソルダーバンプの下面に形成された配線パターン；及び前記配線パターンに連結され、前記絶縁層と同一の高さを持つように埋め込まれた回路層；を含むこと、埋込み型ソルダーバンプを持つプリント基板を提供する。
前記ソルダーバンプ及び前記配線パターンの高さは前記回路層の高さと同一であることができる。
前記ソルダーバンプは表面が平たい構造を持つことができる。
前記ソルダーバンプはすず、すず及び銀の合金、またはソルダーペーストで形成されることができる。
前記絶縁層には、前記ソルダーバンプを露出させるオープン部を持つソルダーレジスト層が形成されることができる。
本発明の他の観点によれば、本発明は、（Ａ）回路層、ソルダーバンプ、及び前記ソルダーバンプ上の配線パターンが形成されたキャリア部を製作する段階；（Ｂ）前記回路層、前記ソルダーバンプ、及び前記配線パターンが絶縁層に埋め込まれるように、前記絶縁層に前記キャリア部を加圧する段階；及び（Ｃ）前記キャリア部を除去する段階；を含む、埋込み型ソルダーバンプを持つプリント基板の製造方法を提供する。
前記（Ａ）段階は、（Ａ１）前記キャリア部に第１感光性レジストを塗布し、回路形成用開口部を形成するためにパターニングを行う段階；（Ａ２）前記回路形成用開口部に銅メッキ層を形成し、第２感光性レジストを塗布する段階；（Ａ３）バンプが形成される領域の前記第１感光性レジストにウィンドウを形成し、前記ウィンドウによって露出した前記銅メッキ層を除去することで、回路層及びバンプ形成用開口部を形成する段階；及び（Ａ４）前記バンプ形成用開口部にソルダーバンプ及び配線パターンを順に形成し、前記第１感光性レジスト及び第２感光性レジストを除去する段階；を含むことができる。
前記（Ａ２）段階において、前記第２感光性レジストは前記第１感光性レジスト及び前記銅メッキ層上に形成されることができる。
前記（Ａ３）段階において、前記ウィンドウはレーザーの照射によって形成されることができる。
前記（Ａ４）段階において、前記ソルダーバンプはすず、またはすず及び銀合金のメッキによって形成されることができる。
前記（Ａ４）段階において、前記ソルダーバンプはソルダーペーストを充填して形成されることができる。
前記方法は、前記（Ｃ）段階の後、（Ｄ）前記ソルダーバンプを露出させるオープン部を持つソルダーレジスト層を形成する段階をさらに含むことができる。
前記ソルダーバンプ及び前記配線パターンの高さは前記回路層の高さと同一であることができる。
前記ソルダーバンプは表面が平たい構造を持つことができる。
本発明によれば、ソルダーバンプが埋め込まれた配線パターン上に形成され、ソルダーバンプも絶縁層と同じ表面高さに埋め込まれることにより、ソルダーバンプと配線パターンの整合度を向上させる効果がある。
また、本発明によれば、配線パターンが埋込み構造に形成されるので、メッキ公差によって高さ差が発生しなくて、半導体チップとソルダーバンプの連結信頼性を向上させる効果がある。
また、本発明によれば、配線パターン及びソルダーバンプが埋込み構造に形成されるので、ソルダーレジスト層に形成されるオープン部の段差が発生しない効果がある。
また、本発明によれば、ソルダーバンプが絶縁層と同じ表面高さを持つように埋込み構造に形成されるので、別途のコイニング工程が不要になり、リードタイムを減少させる効果がある。
また、本発明によれば、ソルダーバンプが埋め込まれた構造を持つので、ソルダーレジスト層を薄く形成することができ、これにより薄型化、材料の節減が可能になる効果がある。
従来技術によるフリップチップボンディングに使用されるソルダーバンプを持つプリント基板の断面図である。 本発明の好適な第１実施例による埋込み型ソルダーバンプを持つプリント基板の平面図である。 本発明の好適な第１実施例による埋込み型ソルダーバンプを持つプリント基板の断面図である。 本発明の好適な第２実施例による埋込み型ソルダーバンプを持つプリント基板の平面図である。 本発明の好適な第２実施例による埋込み型ソルダーバンプを持つプリント基板の断面図である。 本発明の好適な実施例によるソルダーバンプ及び配線パターンを持つキャリア部を製造する方法を説明するための工程断面図である。 本発明の好適な実施例によるソルダーバンプ及び配線パターンを持つキャリア部を製造する方法を説明するための工程断面図である。 本発明の好適な実施例によるソルダーバンプ及び配線パターンを持つキャリア部を製造する方法を説明するための工程断面図である。 本発明の好適な実施例によるソルダーバンプ及び配線パターンを持つキャリア部を製造する方法を説明するための工程断面図である。 本発明の好適な実施例によるソルダーバンプ及び配線パターンを持つキャリア部を製造する方法を説明するための工程断面図である。 本発明の好適な実施例によるソルダーバンプ及び配線パターンを持つキャリア部を製造する方法を説明するための工程断面図である。 本発明の好適な実施例によるソルダーバンプ及び配線パターンを持つキャリア部を製造する方法を説明するための工程断面図である。 本発明の好適な実施例による埋込み型ソルダーバンプを持つプリント基板の製造方法を説明するための工程断面図である。 本発明の好適な実施例による埋込み型ソルダーバンプを持つプリント基板の製造方法を説明するための工程断面図である。 本発明の好適な実施例による埋込み型ソルダーバンプを持つプリント基板の製造方法を説明するための工程断面図である。 本発明の好適な実施例による埋込み型ソルダーバンプを持つプリント基板の製造方法を説明するための工程断面図である。
本発明の目的、特定の利点及び新規の特徴は添付図面に基づく以下の詳細な説明と好適な実施例からより明らかになるであろう。本明細書において、“第１”、“第２”などの用語は特定の量、順序または重要度を示すものではなく、構成要素を互いに区別するために使用するものであり、各図の構成要素に参照符号を付けるに際して、同一構成要素は、たとえ相異なる図上に表示されても、できるだけ同一符号を有するようにすることに気をつけなければならない。また、本発明を説明することにおいて、関連公知技術についての具体的な説明が本発明の要旨を不要にあいまいにすることができると判断される場合にはその詳細な説明を省略する。
以下、添付図面に基づいて本発明の好適な実施例を詳細に説明する。
埋込み型ソルダーバンプを持つプリント基板
図２Ａ及び図２Ｂはそれぞれ本発明の好適な第１実施例による埋込み型ソルダーバンプを持つプリント基板の平面図及び断面図、図３Ａ及び図３Ｂはそれぞれ本発明の好適な第２実施例による埋込み型ソルダーバンプを持つプリント基板の平面図及び断面図である。
以下、これら図に基づいて本発明の好適な実施例による埋込み型ソルダーバンプを持つプリント基板１００Ａ、１００Ｂについて説明する。
図２Ａ及び図２Ｂを参照すれば、本発明の好適な第１実施例による埋込み型ソルダーバンプを持つプリント基板１００Ａは、絶縁層１２０の表面と同一の高さを持つように埋め込まれたソルダーバンプ１１６、ソルダーバンプ１１６の下面に形成された配線パターン１１８、及び配線パターン１１８に連結され、絶縁層１２０と同一の高さを持つように埋め込まれた回路層１０８ａを含むことを特徴とする。ここで、本実施例はエリアアレイタイプ（ａｒｅａ ａｒｒａｙ ｔｙｐｅ）のフリップチップボンディングパッド構造に形成されたことを特徴とする。
ここで、配線パターン１１８とこの配線パターン１１８上に形成されたソルダーバンプ１１６は回路層１０８ａと同一の高さを持つ状態に絶縁層１２０上に埋め込まれている。
また、ソルダーバンプ１１６は絶縁層１２０と同一の表面高さを持つとともに平たい構造を持つもので、すず（Ｓｎ）、すず／銀合金、またはソルダーペーストで形成される。
一方、絶縁層１２０上にはソルダーバンプ１１６が露出されるオープン部１２４を持つソルダーレジスト層１２２が形成される。
すなわち、本実施例はソルダーバンプ１１６が絶縁層１２０に埋め込まれた構造を持ち、絶縁層１２０と同一の表面高さを持つように形成されるので、別途のコイニング工程が不要になり、ソルダーレジスト層１２２も薄層に形成することができ、ソルダーレジスト層１２２のオープン部１２４に対して段差が発生する問題も発生しなくなる。
一方、図３Ａ及び図３Ｂを参照すれば、本発明の好適な第２実施例による埋込み型ソルダーバンプを持つプリント基板１００Ｂは、周辺型（ｐｅｒｉｐｈｅｒａｌ ｔｙｐｅ）のフリップチップボンディングパッドの構造に形成されたことを特徴とする。これを除き、第１実施例による埋込み型ソルダーバンプを持つプリント基板１００Ａと類似の構造を持つので、その詳細な説明は省略する。
ソルダーバンプ及び配線パターンを持つキャリア部を製造する方法
図４〜図１０は本発明の好適な実施例によるソルダーバンプ及び配線パターンを持つキャリア部を製造する方法を説明するための工程断面図である。
以下、これら図に基づいて本発明によるソルダーバンプ１１６及び配線パターン１１８を持つキャリア部を製造する方法を説明する。
まず、図４に示すように、メタルベース部１０２にメタルバリア層１０４が形成されたキャリア部に第１感光性レジスト１０６を塗布し、露光／現象工程によって回路形成用開口部１０６ａを持つように、第１感光性レジスト１０６をパターニングする。
ここで、第１感光性レジスト１０６は液状の感光材またはドライフィルムレジスト（ｄｒｙ ｆｉｌｍ ｒｅｓｉｓｔ）が使用できる。
一方、キャリア部のメタルバリア層１０４上には無電解銅メッキ工程またはスパッタリング工程によってシード層（図示せず）が形成できる。
ついで、図５に示すように、回路形成用開口部１０６ａに電解銅メッキ工程によって銅メッキ層１０８を形成する。
この際、銅メッキ層１０８は第１感光性レジスト１０６と同一の高さに形成されることが好ましい。また、銅メッキ層１０８の形成の後、第１感光性レジスト１０６は剥離せずにそのまま残しておく。
ついで、図６に示すように、銅メッキ層１０８及び第１感光性レジスト１０６上に第２感光性レジスト１１０を塗布する。
ここで、第２感光性レジスト１１０は液状の感光材またはドライフィルムレジスト（ｄｒｙ ｆｉｌｍ ｒｅｓｉｓｔ）が使用できる。
ついで、図７に示すように、ソルダーバンプ形成領域（Ａ）の第２感光性レジスト１１０にウィンドウ１１２を形成する。
この際、ウィンドウ１１２は、ＣＯ２レーザーまたはＹＡＧレーザーのようなレーザーを照射して加工するか、あるいはウィンドウに対応するパターンを持つマスクを用いて露光及び現象工程によって形成することができる。ここで、レーザーの照射によってウィンドウ１１２を形成する場合は、レーザービームのサイズを制御してウィンドウのサイズを調節し、マスクを利用してウィンドウ１１２を形成する場合は、マスクパターンを調節してウィンドウのサイズを調節する。
ついで、図８に示すように、ウィンドウ１１２を通じて露出されたソルダーバンプ形成領域（Ａ）の銅メッキ層１０８をエッチングで除去することで、ソルダーバンプ１１６及び配線パターン１１８の形成のための開口部１１４を形成する。
この際、エッチングによって除去されてから残った銅メッキ層は回路層１０８ａの役目をする。
ついで、図９に示すように、開口部１１４の一部分にソルダーバンプ１１６を形成する。
この際、ソルダーバンプ１１６は回路層１０８ａの高さより低い高さを持ち、その側面が回路層１０８ａと接触するように形成される。
また、ソルダーバンプ１１６は、すず（Ｓｎ）またはすず／銀（Ｓｎ／Ａｇ）合金をメッキして形成するか、あるいはソルダーペーストを充填することで形成することができる。
ついで、図１０に示すように、開口部１１４に形成されたソルダーバンプ１１６上に配線パターン１１８を形成し、第１感光性レジスト１０６及び第２感光性レジスト１１０を剥離することにより、ソルダーバンプ１１６及び配線パターン１１８を持つキャリア部を製造する。
この際、配線パターン１１８は、回路層１０８ａと同一の高さを持つように、開口部１１４内にメッキ工程によって形成され、その側面が回路層１０８ａと接触して電気的に連結される。
埋込み型ソルダーバンプを持つプリント基板の製造方法
図１１〜図１４は本発明の好適な実施例による埋込み型ソルダーバンプを持つプリント基板の製造方法を説明するための工程断面図である。
以下、これら図に基づいて本発明による埋込み型ソルダーバンプを持つプリント基板の製造方法を説明する。
まず、図１１に示すように、絶縁層１２０にキャリア部を加圧してソルダーバンプ１１６及び配線パターン１１８を含浸させる。
この際、含浸工程は、絶縁層１２０を軟化温度以上に加熱しながらキャリア部を加圧することでなされる。ここで、絶縁層１２０の他面には、加圧のための加圧キャリア（図示せず）を置いて同じ圧力を加えるようにすることがよい。
一方、図１１は、絶縁層１２０の一面にキャリア部を加圧して絶縁層１２０の一面にだけソルダーバンプ１１６及び配線パターン１１８を含浸させるものを示しているが、二つのキャリア部を使用して両面に同時に含浸させることも本発明の範疇内に含まれるものである。
ついで、図１２ 及び 図１３ に示すように、メタルベース部１０２及びメタルバリア層１０４を除去する。
この際、メタルベース部１０２及びメタルバリア層１０４はエッチングによって除去可能であり、両者は他のメタルで形成されるので、相異なるエッチング液によって除去される。
最後に、図１４に示すように、絶縁層１２０上にソルダーレジスト層１２２を形成し、ソルダーバンプ１１６を露出させるオープン部１２４を形成する。
ここで、オープン部１２４はＬＤＡ（Ｌａｓｅｒ ｄｉｒｅｃｔ ａｂｌａｔｉｏｎ）などのような機械的加工によって形成可能である。
前述したような工程によって、図２に示すような埋込み型ソルダーバンプを持つプリント基板１００Ａが製造される。一方、図３に示す埋込み型ソルダーバンプを持つプリント基板１００Ｂの製造方法もこのような製造工程によって当業者が容易に変更可能であるので、それについての詳細な説明は省略する。
以上、本発明を具体的な実施例に基づいて詳細に説明したが、これは本発明を具体的に説明するためのもので、本発明による埋込み型ソルダーバンプを持つプリント基板及びその製造方法はこれに限定されないし、本発明の技術的思想内で当業者によってその変形または改良が可能であることは明らかである。
本発明の単純な変形ないし変更はいずれも本発明の領域に属するもので、本発明の具体的な保護範囲は特許請求範囲によって明確に決められる。
１０２ メタルベース部
１０４ メタルバリア層
１０６ 第１感光性レジスト
１０８ 銅メッキ層
１０８ａ 回路層
１１０ 第２感光性レジスト
１１２ ウィンドウ
１１４ バンプ形成用開口部
１１６ ソルダーバンプ
１１８ 配線パターン
１２０ 絶縁層
１２２ ソルダーレジスト層
１２４ オープン部

Claims (14)

  1. 絶縁層；
    前記絶縁層の表面と同一の高さを持つように埋め込まれたソルダーバンプ；
    前記ソルダーバンプの下面に形成された配線パターン；及び
    前記配線パターンに連結され、前記絶縁層と同一の高さを持つように埋め込まれた回路層；
    を含むことを特徴とする、埋込み型ソルダーバンプを持つプリント基板。
  2. 前記ソルダーバンプ及び前記配線パターンの高さは前記回路層の高さと同一であることを特徴とする、請求項１に記載の埋込み型ソルダーバンプを持つプリント基板。
  3. 前記ソルダーバンプは表面が平たい構造を持つことを特徴とする、請求項１に記載の埋込み型ソルダーバンプを持つプリント基板。
  4. 前記ソルダーバンプはすず、すず及び銀の合金、またはソルダーペーストで形成されることを特徴とする、請求項１に記載の埋込み型ソルダーバンプを持つプリント基板。
  5. 前記絶縁層には、前記ソルダーバンプを露出させるオープン部を持つソルダーレジスト層が形成されることを特徴とする、請求項１に記載の埋込み型ソルダーバンプを持つプリント基板。
  6. （Ａ）回路層、ソルダーバンプ、及び前記ソルダーバンプ上の配線パターンが形成されたキャリア部を製作する段階；
    （Ｂ）前記回路層、前記ソルダーバンプ、及び前記配線パターンが絶縁層に埋め込まれるように、前記絶縁層に前記キャリア部を加圧する段階；及び
    （Ｃ）前記キャリア部を除去する段階；
    を含むことを特徴とする、埋込み型ソルダーバンプを持つプリント基板の製造方法。
  7. 前記（Ａ）段階は、
    （Ａ１）前記キャリア部に第１感光性レジストを塗布し、回路形成用開口部を形成するためにパターニングを行う段階；
    （Ａ２）前記回路形成用開口部に銅メッキ層を形成し、第２感光性レジストを塗布する段階；
    （Ａ３）バンプが形成される領域の前記第１感光性レジストにウィンドウを形成し、前記ウィンドウによって露出した前記銅メッキ層を除去することで、回路層及びバンプ形成用開口部を形成する段階；及び
    （Ａ４）前記バンプ形成用開口部にソルダーバンプ及び配線パターンを順に形成し、前記第１感光性レジスト及び第２感光性レジストを除去する段階；
    を含むことを特徴とする、請求項６に記載の埋込み型ソルダーバンプを持つプリント基板の製造方法。
  8. 前記（Ａ２）段階において、前記第２感光性レジストは前記第１感光性レジスト及び前記銅メッキ層上に形成されることを特徴とする、請求項７に記載の埋込み型ソルダーバンプを持つプリント基板の製造方法。
  9. 前記（Ａ３）段階において、前記ウィンドウはレーザーの照射によって形成されることを特徴とする、請求項７に記載の埋込み型ソルダーバンプを持つプリント基板の製造方法。
  10. 前記（Ａ４）段階において、前記ソルダーバンプはすず、またはすず及び銀合金のメッキによって形成されることを特徴とする、請求項７に記載の埋込み型ソルダーバンプを持メッキによって形成されることを特徴とする、請求項７に記載の埋込み型ソルダーバンプを持つプリント基板の製造方法。
  11. 前記（Ａ４）段階において、前記ソルダーバンプはソルダーペーストを充填して形成されることを特徴とする、請求項７に記載の埋込み型ソルダーバンプを持つプリント基板の製造方法。
  12. 前記（Ｃ）段階の後、（Ｄ）前記ソルダーバンプを露出させるオープン部を持つソルダーレジスト層を形成する段階をさらに含むことを特徴とする、請求項６に記載の埋込み型ソルダーバンプを持つプリント基板の製造方法。
  13. 前記ソルダーバンプ及び前記配線パターンの高さは前記回路層の高さと同一であることを特徴とする、請求項６に記載の埋込み型ソルダーバンプを持つプリント基板の製造方法。
  14. 前記ソルダーバンプは表面が平たい構造を持つことを特徴とする、請求項６に記載の埋込み型ソルダーバンプを持つプリント基板の製造方法。
JP2009030733A 2008-11-12 2009-02-13 埋込み型ソルダーバンプを持つプリント基板及びその製造方法 Pending JP2010118633A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080112359A KR101009110B1 (ko) 2008-11-12 2008-11-12 매립 솔더 범프를 갖는 인쇄회로기판 및 그 제조방법

Publications (1)

Publication Number Publication Date
JP2010118633A true JP2010118633A (ja) 2010-05-27

Family

ID=42164151

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009030733A Pending JP2010118633A (ja) 2008-11-12 2009-02-13 埋込み型ソルダーバンプを持つプリント基板及びその製造方法

Country Status (3)

Country Link
US (2) US8039762B2 (ja)
JP (1) JP2010118633A (ja)
KR (1) KR101009110B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110920047A (zh) * 2019-10-31 2020-03-27 广州科升测控设备有限公司 一种fpc覆盖膜自动撕膜机构

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101009110B1 (ko) * 2008-11-12 2011-01-18 삼성전기주식회사 매립 솔더 범프를 갖는 인쇄회로기판 및 그 제조방법
TWI446497B (zh) * 2010-08-13 2014-07-21 Unimicron Technology Corp 嵌埋被動元件之封裝基板及其製法
CN103129073B (zh) * 2011-11-28 2015-04-15 宸鸿光电科技股份有限公司 具有多层印刷层的装置及其印刷方法
KR102167597B1 (ko) * 2014-01-22 2020-10-19 엘지이노텍 주식회사 임베디드 인쇄회로기판
KR20210126188A (ko) 2020-04-09 2021-10-20 삼성전자주식회사 반도체 소자
KR20220124368A (ko) * 2021-03-03 2022-09-14 스템코 주식회사 회로 기판 및 그 제조 방법, 및 상기 회로 기판을 구비하는 전자 장치

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5946094A (ja) * 1982-09-08 1984-03-15 セイコーインスツルメンツ株式会社 プリント回路板用導体回路の製造方法
JPH08204333A (ja) * 1995-01-31 1996-08-09 Toshiba Corp 印刷配線板の製造方法
JP2000260895A (ja) * 1999-03-10 2000-09-22 Sumitomo Metal Electronics Devices Inc テープパッケージとその製造方法
JP2002076598A (ja) * 2000-08-30 2002-03-15 Tdk Corp 部品搭載基板の製造方法
JP2004047898A (ja) * 2002-07-15 2004-02-12 Sumitomo Bakelite Co Ltd プリント配線板の製造方法及び多層プリント配線板の製造方法
JP2005183904A (ja) * 2003-12-22 2005-07-07 Rohm & Haas Electronic Materials Llc 電子部品にはんだ領域を形成する方法及びはんだ領域を有する電子部品
JP2006222323A (ja) * 2005-02-14 2006-08-24 Compeq Manufacturing Co Ltd ソルダーバンプの形成方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4706167A (en) * 1983-11-10 1987-11-10 Telemark Co., Inc. Circuit wiring disposed on solder mask coating
JPH04199759A (ja) * 1990-11-29 1992-07-20 Matsushita Electric Ind Co Ltd プリント基板
US5261989A (en) * 1992-01-22 1993-11-16 Intel Corporation Straddle mounting an electrical conductor to a printed circuit board
US5384689A (en) * 1993-12-20 1995-01-24 Shen; Ming-Tung Integrated circuit chip including superimposed upper and lower printed circuit boards
US6570251B1 (en) * 1999-09-02 2003-05-27 Micron Technology, Inc. Under bump metalization pad and solder bump connections
JP4142934B2 (ja) 2002-10-18 2008-09-03 京セラ株式会社 配線基板の製造方法
US6979636B1 (en) * 2005-02-09 2005-12-27 Compeq Manufacturing Co., Ltd. Method for forming heightened solder bumps on circuit boards
JP4762074B2 (ja) * 2005-07-28 2011-08-31 京セラ株式会社 容器およびこれを用いた電池または電気二重層キャパシタならびに電子装置
US7906850B2 (en) * 2005-12-20 2011-03-15 Unimicron Technology Corp. Structure of circuit board and method for fabricating same
KR100771467B1 (ko) * 2006-10-30 2007-10-30 삼성전기주식회사 회로기판 및 그 제조방법
JP2008288388A (ja) 2007-05-17 2008-11-27 Tdk Corp 電子部品の実装方法および電子部品内蔵基板の製造方法
KR100832651B1 (ko) * 2007-06-20 2008-05-27 삼성전기주식회사 인쇄회로기판
KR101009110B1 (ko) * 2008-11-12 2011-01-18 삼성전기주식회사 매립 솔더 범프를 갖는 인쇄회로기판 및 그 제조방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5946094A (ja) * 1982-09-08 1984-03-15 セイコーインスツルメンツ株式会社 プリント回路板用導体回路の製造方法
JPH08204333A (ja) * 1995-01-31 1996-08-09 Toshiba Corp 印刷配線板の製造方法
JP2000260895A (ja) * 1999-03-10 2000-09-22 Sumitomo Metal Electronics Devices Inc テープパッケージとその製造方法
JP2002076598A (ja) * 2000-08-30 2002-03-15 Tdk Corp 部品搭載基板の製造方法
JP2004047898A (ja) * 2002-07-15 2004-02-12 Sumitomo Bakelite Co Ltd プリント配線板の製造方法及び多層プリント配線板の製造方法
JP2005183904A (ja) * 2003-12-22 2005-07-07 Rohm & Haas Electronic Materials Llc 電子部品にはんだ領域を形成する方法及びはんだ領域を有する電子部品
JP2006222323A (ja) * 2005-02-14 2006-08-24 Compeq Manufacturing Co Ltd ソルダーバンプの形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110920047A (zh) * 2019-10-31 2020-03-27 广州科升测控设备有限公司 一种fpc覆盖膜自动撕膜机构

Also Published As

Publication number Publication date
US20100116536A1 (en) 2010-05-13
KR20100053304A (ko) 2010-05-20
KR101009110B1 (ko) 2011-01-18
US20120005886A1 (en) 2012-01-12
US9021690B2 (en) 2015-05-05
US8039762B2 (en) 2011-10-18

Similar Documents

Publication Publication Date Title
KR100771467B1 (ko) 회로기판 및 그 제조방법
US7936061B2 (en) Semiconductor device and method of manufacturing the same
JP2008085089A (ja) 樹脂配線基板および半導体装置
KR101009110B1 (ko) 매립 솔더 범프를 갖는 인쇄회로기판 및 그 제조방법
TW201405745A (zh) 晶片封裝基板、晶片封裝結構及其製作方法
JP4609317B2 (ja) 回路基板
JP2019057590A (ja) 半導体素子用基板及びその製造方法、半導体装置及びその製造方法
KR100658022B1 (ko) 회로 장치의 제조 방법
TW201123326A (en) Method of manufacturing substrate for flip chip and substrate for flip chip manufactured using the same
CN108701660B (zh) 半导体封装衬底及其制造方法
KR20020096950A (ko) 회로 장치의 제조 방법
JP2002118204A (ja) 半導体装置、並びに半導体搭載用基板及びその製造方法
JP2004119730A (ja) 回路装置の製造方法
KR100923501B1 (ko) 패키지 기판 제조방법
TW200826206A (en) Semiconductor fabrication method and structure thereof
JP2014220402A (ja) 半導体パッケージ基板の製造方法
CN102263082A (zh) 封装基板结构及其制造方法
KR20190023561A (ko) 포스트를 구비한 회로기판 제조방법
US20090309208A1 (en) Semiconductor device and method of manufacturing the same
TWI404466B (zh) 印刷電路板
TWI420996B (zh) 印刷電路板及其製造方法
JP2011119655A (ja) 配線基板およびその製造方法
KR101097292B1 (ko) 패키지 기판 및 그 제조 방법
CN107170715A (zh) 半导体封装结构及其制作方法
KR20220135499A (ko) 인쇄회로기판 제조 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101026

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110621

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110920

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110926

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111020

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111025

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111118

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111124

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120306