Nothing Special   »   [go: up one dir, main page]

JP2010185953A - Driving method and driving circuit of organic el active matrix - Google Patents

Driving method and driving circuit of organic el active matrix Download PDF

Info

Publication number
JP2010185953A
JP2010185953A JP2009028634A JP2009028634A JP2010185953A JP 2010185953 A JP2010185953 A JP 2010185953A JP 2009028634 A JP2009028634 A JP 2009028634A JP 2009028634 A JP2009028634 A JP 2009028634A JP 2010185953 A JP2010185953 A JP 2010185953A
Authority
JP
Japan
Prior art keywords
tft
threshold voltage
gate
voltage
reading
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009028634A
Other languages
Japanese (ja)
Inventor
Nobuhiko Tsuji
伸彦 辻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Holdings Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Holdings Ltd filed Critical Fuji Electric Holdings Ltd
Priority to JP2009028634A priority Critical patent/JP2010185953A/en
Publication of JP2010185953A publication Critical patent/JP2010185953A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To sequentially update a threshold voltage, even when a low response speed amorphous Si-TFT is used for a driving TFT. <P>SOLUTION: In one horizontal period of a display device, the following processing is performed. A pulse voltage Vpre higher than the threshold voltage of the driving TFT is applied, a storage capacitor is discharged, and the gate voltage Vth' of the driving TFT is read during the electric discharge. The read voltage is corrected according to a prescribed relation between the threshold voltage Vth of the driving TFT when the electric discharge is completed and the gate voltage of the driving TFT during the electric discharge, to update the threshold voltage Vth of the driving TFT. Data Vdata are written in a pixel by using the updated threshold voltage Vth. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は表示装置の駆動方法および駆動回路に関する。特に詳細には、本発明は、有機または無機エレクトロルミネッセンス(EL)素子などを用いたEL表示パネル(表示装置)などの自発光表示パネル(表示装置)の駆動方法および駆動回路に関するものである。   The present invention relates to a driving method and a driving circuit of a display device. In particular, the present invention relates to a driving method and a driving circuit for a self-luminous display panel (display device) such as an EL display panel (display device) using an organic or inorganic electroluminescence (EL) element.

電気光学変換物質として有機エレクトロルミネッセンス(EL)材料あるいは無機EL材料を用いたアクティブマトリクス型の画像表示装置は、画素に書き込まれる電流に応じて発光輝度が変化する。EL表示パネルは各画素に発光素子を有する自発光型である。EL表示パネルは、液晶表示パネルに比べて画像の視認性が高い、発光効率が高い、バックライトが不要、応答速度が速い等の利点を有する。   In an active matrix image display device using an organic electroluminescence (EL) material or an inorganic EL material as an electro-optic conversion substance, light emission luminance changes according to a current written to a pixel. The EL display panel is a self-luminous type having a light emitting element in each pixel. The EL display panel has advantages such as higher image visibility, higher light emission efficiency, no backlight, and faster response speed than the liquid crystal display panel.

既に周知のアクティブマトリクス方式の有機EL表示パネルについて、その1つの画素の等価回路を図1に示す。画素回路10は、発光素子である有機エレクトロルミネッセンス(EL)素子11、駆動用およびスイッチング用TFT(Thin Film Transistor)12および13、並びに、蓄積容量C14からなる。   FIG. 1 shows an equivalent circuit of one pixel of an already known active matrix type organic EL display panel. The pixel circuit 10 includes an organic electroluminescence (EL) element 11 which is a light emitting element, driving and switching TFTs (Thin Film Transistors) 12 and 13, and a storage capacitor C14.

画素回路10を駆動するドライバ回路(図示せず)は、電圧の強弱で示された映像(階調)信号を出力し、その構成は液晶表示パネルを駆動するドライバ回路と類似する。ドライバ回路から、映像(階調)信号としての電圧信号がソース信号線15に印加される。印加された電圧信号が画素回路10に印加され蓄積容量C14に保持される。   A driver circuit (not shown) for driving the pixel circuit 10 outputs a video (gradation) signal indicated by the strength of voltage, and its configuration is similar to that of a driver circuit for driving a liquid crystal display panel. A voltage signal as a video (gradation) signal is applied to the source signal line 15 from the driver circuit. The applied voltage signal is applied to the pixel circuit 10 and held in the storage capacitor C14.

蓄積容量C14に保持された電圧に応じた電流Idが駆動用TFT12に流れることで、映像(階調)信号に応じた所定の輝度で有機EL素子11が発光する。   When the current Id corresponding to the voltage held in the storage capacitor C14 flows to the driving TFT 12, the organic EL element 11 emits light with a predetermined luminance corresponding to the video (gradation) signal.

有機EL表示パネルは、低温ポリシリコンまたはアモルファスTFTを用いてパネルが構成されている。しかし、有機EL素子は、これらのTFTの特性にバラツキがあると、表示(輝度)ムラが発生する。特にアモルファスTFTの場合、図2に示すように通電時間の増加に伴い閾値電圧Vthが経時変化する。そのため、駆動用TFT12に一定のゲート電圧Vgを与えていると除々に駆動電流Idが低下し、発光輝度が低下する問題が起きる。   The organic EL display panel is composed of low-temperature polysilicon or amorphous TFT. However, when the characteristics of these TFTs vary in the organic EL element, display (brightness) unevenness occurs. In particular, in the case of an amorphous TFT, the threshold voltage Vth changes with time as the energization time increases as shown in FIG. For this reason, when a constant gate voltage Vg is applied to the driving TFT 12, the drive current Id gradually decreases, causing a problem that the light emission luminance decreases.

この問題解決のために特許文献1には、上記経時変化する閾値電圧VthをAD変換などで読み取った後、一時記憶し、表示のための階調電圧Vdataと加算した表示電圧Vdispを画素回路10に与える方法が開示されている。   In order to solve this problem, Patent Document 1 discloses that the pixel voltage is expressed by adding the display voltage Vdisp obtained by adding the gradation voltage Vdata for display after temporarily storing the threshold voltage Vth that changes with time by AD conversion or the like. Is disclosed.

上記方法について、図3のタイミング図および図4〜図7の動作構成図を基に説明する。   The above method will be described with reference to the timing diagram of FIG. 3 and the operation configuration diagrams of FIGS.

まず図4を参照すると、画素回路10は、閾値電圧Vthの読み取りができるように、最低2つのスイッチング用TFT13および15と、1つの駆動用TFT12とを有する。   First, referring to FIG. 4, the pixel circuit 10 has at least two switching TFTs 13 and 15 and one driving TFT 12 so that the threshold voltage Vth can be read.

一方、ソースドライバ20は、階調電圧Vdataを発生する電圧発生源21、表示する電圧を与える電圧源23、プリチャージ電圧源24、閾値電圧Vthを読み取ってデジタル値に変換するAD変換器25、デジタル値に変換された閾値電圧Vthを記憶する記憶回路26、閾値電圧Vthと階調電圧Vdataをデシタル的に加算する加算器22、およびこれらを時系列に制御する制御回路27、SW1〜3を基本構成として有する。   On the other hand, the source driver 20 includes a voltage generation source 21 that generates a gradation voltage Vdata, a voltage source 23 that supplies a display voltage, a precharge voltage source 24, an AD converter 25 that reads a threshold voltage Vth and converts it into a digital value, A storage circuit 26 that stores the threshold voltage Vth converted into a digital value, an adder 22 that digitally adds the threshold voltage Vth and the gradation voltage Vdata, and a control circuit 27 and SW1 to SW3 that control these in time series Has as a basic configuration.

上記構成による動作を、図3におけるステップST1、ST2、ST3、ST4毎に説明する。   The operation of the above configuration will be described for each of steps ST1, ST2, ST3, and ST4 in FIG.

まず、第1ステップST1では、図4に示すように、閾値電圧Vthを読み取るためにスイッチング用TFT13をオンにして、閾値電圧Vthよりも十分に高い電圧Vpreをパルス的に画素回路10に印加し、蓄積容量C14を充電する。このとき、寄生容量Cs1、Cs2にも充電される。   First, in the first step ST1, as shown in FIG. 4, the switching TFT 13 is turned on to read the threshold voltage Vth, and a voltage Vpre sufficiently higher than the threshold voltage Vth is applied to the pixel circuit 10 in a pulse manner. The storage capacitor C14 is charged. At this time, the parasitic capacitors Cs1 and Cs2 are also charged.

第2ステップST2では、図5に示すように、スイッチング用TFT13に加えスイッチング用TFT15もオンにして蓄積容量C14および寄生容量Cs1、Cs2を除々に放電させると、ゲート電圧Vgが除々に低下する。ゲート電圧Vgが低下して駆動用TFT12の閾値電圧Vthと等しくなると放電を停止する。つまり、蓄積容量C14に自動的には駆動用TFT12の閾値電圧Vthが記憶されることになる。なお、駆動用TFT12はゲート電圧Vgが閾値電圧以下になるドレインとソース間の抵抗が高く(オフ状態に)なるため、上記のように閾値電圧Vthを記憶できる。   In the second step ST2, as shown in FIG. 5, when the switching TFT 15 is turned on in addition to the switching TFT 13 to discharge the storage capacitor C14 and the parasitic capacitors Cs1 and Cs2 gradually, the gate voltage Vg gradually decreases. When the gate voltage Vg decreases and becomes equal to the threshold voltage Vth of the driving TFT 12, the discharge is stopped. That is, the threshold voltage Vth of the driving TFT 12 is automatically stored in the storage capacitor C14. Note that the driving TFT 12 can store the threshold voltage Vth as described above because the resistance between the drain and the source where the gate voltage Vg is equal to or lower than the threshold voltage is high (in an off state).

第3ステップST3では、図6に示すように、SW3をオンにして上記閾値電圧VthをAD変換器25で読み取る。   In the third step ST3, as shown in FIG. 6, the SW3 is turned on and the threshold voltage Vth is read by the AD converter 25.

第4ステップST4では、図7に示すように、上述した通りに読み取った閾値電圧Vthと階調電圧Vdataを加算器22により加算し、加算した電圧Vdispを次のサイクルの第3ステップST3で画素回路10に供給することで閾値電圧Vthの変動が補償される。   In the fourth step ST4, as shown in FIG. 7, the threshold voltage Vth and the gradation voltage Vdata read as described above are added by the adder 22, and the added voltage Vdisp is added to the pixel in the third step ST3 of the next cycle. By supplying the voltage to the circuit 10, the fluctuation of the threshold voltage Vth is compensated.

以上のステップST1〜ST4をマトリックスの表示パネルの行単位で実行していくと、全ての画素回路中の駆動用TFT12の閾値電圧Vthの経時変化が補償される。   When the above steps ST1 to ST4 are executed for each row of the matrix display panel, the change with time of the threshold voltage Vth of the driving TFT 12 in all the pixel circuits is compensated.

特開2006−284716公報JP 2006-284716 A

しかしながら、上記の従来方法では、特に駆動用TFTがアモルファスSi−TFTの場合は移動度が低いことから、駆動回路ICの出力容量Cs1および配線容量Cs2の影響により、閾値電圧Vthの読み取りに時間がかかる。さらに、表示パネルの解像度を向上させるとTFTの寸法がより小さくなるために、この読み取り時間はさらに長くなる。図3には、上記した容量の影響を受けて、理想的な破線の放電電圧Vthが実際には実線の放電電圧Vth‘のようになることが示されている。   However, in the conventional method described above, since the mobility is low particularly when the driving TFT is an amorphous Si-TFT, it takes time to read the threshold voltage Vth due to the influence of the output capacitance Cs1 and the wiring capacitance Cs2 of the driving circuit IC. Take it. In addition, when the display panel resolution is improved, the TFT size becomes smaller, and this reading time becomes longer. FIG. 3 shows that the ideal broken line discharge voltage Vth actually becomes the solid line discharge voltage Vth ′ under the influence of the capacitance described above.

閾値電圧Vthの読取時間は、画素回路10におけるスイッチング用TFT13,15のオン抵抗、蓄積容量C14、配線容量Cs2、及び、ソースドライバ20の出力容量Cs1で決まる。各オン抵抗が数MΩ、各容量が50pF前後と考えると時定数は約100usほどであるから、ほぼ放電しきるまで、つまり正しい閾値電圧Vthを記憶するまでにはその3倍の時間が必要となる。   The reading time of the threshold voltage Vth is determined by the on-resistance of the switching TFTs 13 and 15 in the pixel circuit 10, the storage capacitor C14, the wiring capacitor Cs2, and the output capacitor Cs1 of the source driver 20. Assuming that each on-resistance is several MΩ and each capacitance is around 50 pF, the time constant is about 100 us. Therefore, it takes three times as much time until the discharge is completed, that is, until the correct threshold voltage Vth is stored. .

したがって、表示パネルが例えばQVGA(240×320)で60Hzのフレーム周波数とした場合、逐次更新のために1行の処理を行える時間は一水平期間の約52usよりも短かくなくてはならない。このため、一水平期間内にこの表示パネルの駆動用TFTの閾値電圧Vthを読み取って記憶することができず、閾値電圧Vthの逐次更新ができない重要な問題があった。   Therefore, when the display panel is, for example, QVGA (240 × 320) and has a frame frequency of 60 Hz, the time during which one row can be processed for sequential updating must be shorter than about 52 us in one horizontal period. For this reason, the threshold voltage Vth of the driving TFT of the display panel cannot be read and stored within one horizontal period, and there is an important problem that the threshold voltage Vth cannot be updated sequentially.

本発明の目的は、低応答速度のアモルファスSi−TFTを駆動TFTに用いた場合であっても閾値電圧Vthの更新が逐次可能な、有機EL表示装置の駆動方法および駆動回路を提供することである。   An object of the present invention is to provide a driving method and a driving circuit for an organic EL display device capable of sequentially updating the threshold voltage Vth even when an amorphous Si-TFT having a low response speed is used as a driving TFT. is there.

上記目的を達成するために本発明が提供する有機EL表示装置の駆動方法は、有機EL素子と該有機EL素子を駆動するアモルファスSi−TFTと該TFTのゲートに接続されるコンデンサとを有して構成される複数の画素がマトリックス状に配置されて構成される表示装置の駆動方法において、該表示装置の一水平期間内に、前記TFTの閾値電圧よりも高いパルス電圧を前記TFTのゲートに印加するプリチャージステップ、前記プリチャージステップにおいて充電された前記コンデンサを放電させ、該放電中に前記TFTのゲート電圧を読み取る読み取りステップ、該読み取ったゲート電圧を、前記放電が終了した場合の前記TFTの閾値電圧と前記放電中の前記TFTのゲート電圧の間の所定の関係に従って補正することで、前記TFTの閾値電圧を更新する更新ステップ、及び、該更新した閾値電圧を使用して前記画素へのデータ書き込みを行う書き込みステップを実行することを特徴とする。   In order to achieve the above object, a driving method of an organic EL display device provided by the present invention includes an organic EL element, an amorphous Si-TFT that drives the organic EL element, and a capacitor connected to the gate of the TFT. In a driving method of a display device configured by arranging a plurality of pixels arranged in a matrix, a pulse voltage higher than the threshold voltage of the TFT is applied to the TFT gate within one horizontal period of the display device. Applying a precharge step, discharging the capacitor charged in the precharge step, reading a gate voltage of the TFT during the discharge, and reading the gate voltage when the discharge is finished By correcting according to a predetermined relationship between the threshold voltage of the TFT and the gate voltage of the TFT during the discharge, Updating step of updating the threshold voltage of the FT, and, and executes a writing step of writing data to the pixels using a threshold voltage the update.

上記目的を達成するために本発明が提供する有機EL表示装置の別の駆動方法は、有機EL素子と該有機EL素子を駆動するアモルファスSi−TFTと該TFTのゲートに接続されるコンデンサとを有して構成される複数の画素がマトリックス状に配置されて構成される表示装置の駆動方法において、n以上の水平期間について一つの垂直同期期間を設定し及び前記複数の画素の全画素についての読み取り順番を決定するステップ、並びに、
該垂直同期期間内に、前記複数の画素のうち少なくとも1つについて閾値電圧を読み取り、及び、前記全画素について決定された読み取り順番に従って各画素の閾値電圧を読み取るステップを有することを特徴とする。
In order to achieve the above object, another driving method of the organic EL display device provided by the present invention includes an organic EL element, an amorphous Si-TFT that drives the organic EL element, and a capacitor connected to the gate of the TFT. In a driving method of a display device in which a plurality of configured pixels are arranged in a matrix, one vertical synchronization period is set for n or more horizontal periods, and all the pixels of the plurality of pixels are set. Determining the reading order, and
The threshold voltage is read for at least one of the plurality of pixels within the vertical synchronization period, and the threshold voltage of each pixel is read according to the reading order determined for all the pixels.

上記目的を達成するために本発明が提供する有機EL表示装置の駆動回路は、有機EL素子と該有機EL素子を駆動するアモルファスSi−TFTと該TFTのゲートに接続されるコンデンサとを有して構成される複数の画素がマトリックス状に配置されて構成される表示装置の駆動回路において、
該表示装置の一水平期間内に前記TFTの閾値電圧を更新し及び該更新した閾値電圧を使用して前記画素へのデータ書き込みを行う手段を備え、該データ書き込みを行う手段が、前記TFTの閾値電圧よりも高いパルス電圧を前記TFTのゲートに印加するプリチャージ手段、前記プリチャージ手段によって充電された前記コンデンサを放電させ、該放電中に前記TFTのゲート電圧を読み取る手段、該読み取ったゲート電圧を、前記放電が終了した場合の前記TFTの閾値電圧と前記放電中の前記TFTのゲート電圧との所定の関係に従って補正することで、前記TFTの閾値電圧を更新する手段、及び、該更新した閾値電圧を使用して前記画素へのデータ書き込みを行う手段からなることを特徴とする。
In order to achieve the above object, a drive circuit for an organic EL display device provided by the present invention includes an organic EL element, an amorphous Si-TFT that drives the organic EL element, and a capacitor connected to the gate of the TFT. In the drive circuit of the display device configured by arranging a plurality of pixels configured in a matrix,
Means for updating the threshold voltage of the TFT within one horizontal period of the display device and writing data to the pixel using the updated threshold voltage, and the means for writing the data comprises the TFT Precharge means for applying a pulse voltage higher than a threshold voltage to the gate of the TFT, means for discharging the capacitor charged by the precharge means, and reading the gate voltage of the TFT during the discharge, the read gate Means for updating the threshold voltage of the TFT by correcting the voltage according to a predetermined relationship between the threshold voltage of the TFT when the discharge ends and the gate voltage of the TFT during the discharge, and the update It is characterized by comprising means for writing data into the pixel using the threshold voltage.

上記目的を達成するために本発明が提供する有機EL表示装置の別の駆動回路は、有機EL素子と該有機EL素子を駆動するアモルファスSi−TFTと該TFTのゲートに接続されるコンデンサとを有して構成される複数の画素がマトリックス状に配置されて構成される表示装置の駆動回路において、n以上の水平期間について一つの垂直同期期間を設定し及び前記複数の画素の全画素についての読み取り順番を決定する手段、並びに、該垂直同期期間内に、前記複数の画素のうち少なくとも1つについて閾値電圧を読み取り、及び、前記全画素について決定された読み取り順番に従って各画素の閾値電圧を読み取る手段を備えることを特徴とする。   In order to achieve the above object, another drive circuit of the organic EL display device provided by the present invention includes an organic EL element, an amorphous Si-TFT that drives the organic EL element, and a capacitor connected to the gate of the TFT. In a driving circuit of a display device configured by arranging a plurality of pixels arranged in a matrix, one vertical synchronization period is set for n or more horizontal periods, and all the pixels of the plurality of pixels are set. Means for determining the reading order, and reading the threshold voltage for at least one of the plurality of pixels within the vertical synchronization period, and reading the threshold voltage of each pixel according to the reading order determined for all the pixels Means are provided.

上記の本発明によれば、閾値電圧へ終息途中の短い時間で、その閾値電圧を読み取り、理想的な最終の閾値電圧と相関をとって補正し、画素毎に閾値電圧を更新していくように構成したことで、一水平期間内に閾値電圧の更新を行うことが可能となった。   According to the present invention described above, the threshold voltage is read in a short time during the termination to the threshold voltage, corrected by correlating with the ideal final threshold voltage, and the threshold voltage is updated for each pixel. As a result, the threshold voltage can be updated within one horizontal period.

また本発明によれば、垂直同期期間をn個以上の水平期間について設定し、この垂直同期期間に少なくとも1つの画素の閾値電圧を読み取り、かつ、全ての画素については、順番に閾値電圧を読み取ることで、閾値電圧の逐次更新が可能となった。   Further, according to the present invention, the vertical synchronization period is set for n or more horizontal periods, the threshold voltage of at least one pixel is read during this vertical synchronization period, and the threshold voltages are sequentially read for all the pixels. As a result, the threshold voltage can be sequentially updated.

一般的な画素回路の等価回路を示す回路図である。It is a circuit diagram which shows the equivalent circuit of a general pixel circuit. 閾値電圧Vthと駆動電流Idとの関係を説明する特性図である。It is a characteristic view explaining the relationship between the threshold voltage Vth and the drive current Id. 従来のVth読み取りタイミングを示すタイミング図である。It is a timing diagram which shows the conventional Vth reading timing. 従来のVth読み取りにおける一動作ステップを説明する動作説明図である。It is operation | movement explanatory drawing explaining the one operation | movement step in the conventional Vth reading. 従来のVth読み取りにおける一動作ステップを説明する動作説明図である。It is operation | movement explanatory drawing explaining the one operation | movement step in the conventional Vth reading. 従来のVth読み取りにおける一動作ステップを説明する動作説明図である。It is operation | movement explanatory drawing explaining the one operation | movement step in the conventional Vth reading. 従来のVth読み取りにおける一動作ステップを説明する動作説明図である。It is operation | movement explanatory drawing explaining the one operation | movement step in the conventional Vth reading. 本発明に係る有機EL表示装置の駆動回路の第1実施形態の構成図である。1 is a configuration diagram of a first embodiment of a drive circuit of an organic EL display device according to the present invention. FIG. 第1実施形態における動作タイミングを示すタイミング図である。It is a timing diagram which shows the operation timing in 1st Embodiment. 本発明の第1実施形態における閾値読み取りを説明する図である。It is a figure explaining the threshold value reading in 1st Embodiment of this invention. 本発明の第1実施形態における閾値読み取りを説明する図である。It is a figure explaining the threshold value reading in 1st Embodiment of this invention. 本発明に係る有機EL表示装置の駆動回路の第2実施形態の構成図である。It is a block diagram of 2nd Embodiment of the drive circuit of the organic electroluminescence display which concerns on this invention. 第2実施形態における動作タイミングを示すタイミング図である。It is a timing diagram which shows the operation timing in 2nd Embodiment. 第2実施形態における読み取り順番について説明する図であるIt is a figure explaining the reading order in 2nd Embodiment.

〔第1実施形態〕
図8は本発明に係る有機EL表示装置の駆動回路の第1実施形態の構成図である。本実施形態の駆動回路は、図4に示した従来構成にVth補正部31を付加した構成を備え、Vth補正部31は、後述の通りに理想的なVthと放電途中のVth’との相関をとるために設けられる。
[First Embodiment]
FIG. 8 is a configuration diagram of the first embodiment of the drive circuit of the organic EL display device according to the present invention. The drive circuit of the present embodiment has a configuration in which a Vth correction unit 31 is added to the conventional configuration shown in FIG. 4, and the Vth correction unit 31 correlates an ideal Vth and a Vth ′ during discharge as described later. It is provided to take

図9は図8に示した駆動回路の動作例を示すタイミング図であり、図10は、本実施形態における閾値読み取りを説明する図である。   FIG. 9 is a timing diagram showing an operation example of the drive circuit shown in FIG. 8, and FIG. 10 is a diagram for explaining threshold value reading in the present embodiment.

図9の例では、閾値電圧Vthを読み取るVth読取期間と、表示するための電圧Vdispを書込むVdisp書込期間とが一水平期間Th内に含まれる。そのために、図10の実線で示すように、Vth読取期間内の時間tfにおいて読み取った初期のVth’は放電途中の電圧となり、Vth読取期間外の時間tsにおける理想的な最終のVthよりも高くなる。Vthが初期から経時変化した場合には、破線で示すように、時間tfにおいて読み取った閾値電圧Vth’はさらに高くなる。   In the example of FIG. 9, the Vth reading period for reading the threshold voltage Vth and the Vdisp writing period for writing the voltage Vdisp for display are included in one horizontal period Th. Therefore, as shown by the solid line in FIG. 10, the initial Vth ′ read at time tf within the Vth reading period becomes a voltage during discharge, and is higher than the ideal final Vth at time ts outside the Vth reading period. Become. When Vth changes with time from the initial stage, the threshold voltage Vth ′ read at time tf is further increased as indicated by a broken line.

ここで、放電途中に読み取った閾値電圧Vth’から、各種容量等の影響を受けない、理想的な最終のVthを求める本実施形態の処理過程について説明する。   Here, the process of the present embodiment for obtaining an ideal final Vth that is not affected by various capacities or the like from the threshold voltage Vth ′ read during the discharge will be described.

放電途中の電圧Vth’は、次式で表すことができる。
Vth‘= (Vpre − Vth)exp(−t/RC)+Vth
The voltage Vth ′ during discharge can be expressed by the following equation.
Vth ′ = (Vpre−Vth) exp (−t / RC) + Vth

上式において、Vpreは予め設定されるプリチャージ電圧、Vthは閾値電圧、RはTFT12のオン抵抗、Cは画素回路10の蓄積容量C14および寄生容量Cs1およびCs2の和である。tは読み取りを行う時間であり、ゲート信号2がハイレベルとなって放電が開始した時点からの経過時間で表される。   In the above equation, Vpre is a preset precharge voltage, Vth is a threshold voltage, R is the on-resistance of the TFT 12, and C is the sum of the storage capacitor C14 and the parasitic capacitors Cs1 and Cs2 of the pixel circuit 10. t is a time for reading, and is represented by an elapsed time from the time when the gate signal 2 becomes high level and the discharge is started.

上式に基づき、放電途中に読み取られる閾値電圧Vth’は時定数RCに応じて次第に減衰率が小さくなりつつ低下するので、図11に示すよう時間経過に伴い次第に小さく変化する減衰係数K(上記R成分とC成分により決定される)を考えると、次式が成立すると考えることができる。
Vth‘ = K(Vpre − Vth)+Vth
上式を変形すると次式のように表せる。
Based on the above equation, the threshold voltage Vth ′ read during the discharge decreases with the decay rate gradually decreasing according to the time constant RC. Therefore, as shown in FIG. (Determined by the R component and the C component), it can be considered that the following equation holds.
Vth '= K (Vpre-Vth) + Vth
When the above equation is transformed, it can be expressed as the following equation.

Figure 2010185953
Figure 2010185953

つまり、既知のR成分とC成分により決定される減衰係数Kを持てば、放電途中にAD変換器25で読み取った電圧Vth’から、上式に従ってVth’を補正した閾値電圧Vthを算出することができる。   That is, if the attenuation coefficient K determined by the known R component and C component is present, the threshold voltage Vth obtained by correcting Vth ′ according to the above equation is calculated from the voltage Vth ′ read by the AD converter 25 during the discharge. Can do.

したがって、プリチャージ電圧印加後、規定時間t経過した後にAD変換器25でVth’を読み取って上記の通りに補正をすれば、最終の値に落着く時間まで待たずに早い時間で、一水平期間内に、影響を排除した理想的な閾値電圧Vthを知ることができる。   Accordingly, if the AD converter 25 reads Vth ′ after the lapse of the predetermined time t after applying the precharge voltage and corrects it as described above, it does not wait until the final value is settled and does not wait until the final value is reached. It is possible to know the ideal threshold voltage Vth from which the influence is eliminated within the period.

上記の通りに補正した閾値電圧Vth’は加算器22により階調電圧Vdataと加算され、階調電圧源23へ与えられる。   The threshold voltage Vth ′ corrected as described above is added to the gradation voltage Vdata by the adder 22 and supplied to the gradation voltage source 23.

以上説明したように本実施形態によれば、一水平期間内で処理できるように、早目に放電途中の閾値電圧を読み、影響を排除した最終値との相関をとって補正することで、パネル表示電圧を変化していく都度、逐次Vthを更新することが可能となる。   As described above, according to the present embodiment, the threshold voltage in the middle of the discharge is read early and corrected by taking the correlation with the final value from which the influence has been eliminated so that it can be processed within one horizontal period. Each time the panel display voltage is changed, Vth can be updated sequentially.

〔第2の実施形態〕
図12は本発明に係る有機EL表示装置の駆動回路の構成図である。本実施形態の駆動回路は、図4に示した従来構成に、垂直信号に同期してSW回路の開閉を制御する垂直同期SW制御部32および順番回路33を付加した構成を備える。垂直同期SW制御部32がSW1〜2を制御する。
[Second Embodiment]
FIG. 12 is a configuration diagram of a drive circuit of the organic EL display device according to the present invention. The drive circuit of the present embodiment has a configuration in which a vertical synchronization SW control unit 32 and a sequential circuit 33 that control the opening and closing of the SW circuit in synchronization with a vertical signal are added to the conventional configuration shown in FIG. The vertical synchronization SW control unit 32 controls SW1 and SW2.

図13は図12に示した駆動回路の動作例を示すタイミング図であり、図14は、本実施形態における閾値読み取りを説明する図である。   FIG. 13 is a timing chart showing an operation example of the drive circuit shown in FIG. 12, and FIG. 14 is a diagram for explaining threshold value reading in this embodiment.

順番回路33は、ソースドライバ20とゲートドイバ40内の垂直同期SW制御部32を制御し、垂直同期期間毎に、例えば図13に示すように1行目の1画素目、1行目の2画素目、・・・・、1行目の最終画素、2行目の1画素目、・・・・、最終行の最終画素の順番で閾値電圧Vthを読み取る順番を決める(図14)。   The sequential circuit 33 controls the vertical synchronization SW control unit 32 in the source driver 20 and the gate driver 40, and for each vertical synchronization period, for example, as shown in FIG. 13, the first pixel in the first row and the two pixels in the first row The order of reading the threshold voltage Vth is determined in the order of the last pixel in the first row, the first pixel in the first row, the first pixel in the second row,..., And the last pixel in the last row (FIG. 14).

垂直同期SW制御32は、順番回路33に同期してSW2及びSW3を制御して、垂直同期期間内にプリチャージ電圧VpreをTFT12のゲートに印加してAD変換器25が閾値電圧Vthの読み取りを行うようにタイミングを制御する。   The vertical synchronization SW control 32 controls SW2 and SW3 in synchronization with the sequential circuit 33, applies the precharge voltage Vpre to the gate of the TFT 12 within the vertical synchronization period, and the AD converter 25 reads the threshold voltage Vth. Control the timing as you do.

これら垂直同期SW制御部32および順番回路33の動作に従い、マクトリクス配置された複数の画素の各画素について順番に閾値電圧Vthを読み取っていく。   In accordance with the operations of the vertical synchronization SW control unit 32 and the sequential circuit 33, the threshold voltage Vth is sequentially read for each of the plurality of pixels arranged in a matrix.

図13の例では、上記した垂直同期期間に1つの画素の閾値電圧Vthの読み取りを行っている。   In the example of FIG. 13, the threshold voltage Vth of one pixel is read during the vertical synchronization period described above.

このとき、閾値電圧Vthの読み取りを一水平期間内に行えない場合、垂直同期の期間をn個分の水平期間としている。nの値としては、フレーム周期(一般には60Hz)での表示データの更新(つまり各画素の表示電圧Vdispの書き込み)に支障ない値を選定する。   At this time, when the threshold voltage Vth cannot be read within one horizontal period, the vertical synchronization period is set to n horizontal periods. As the value of n, a value that does not hinder display data update (that is, writing of the display voltage Vdisp of each pixel) in a frame period (generally 60 Hz) is selected.

例えば、表示装置がQVGAの解像度の場合、320行を60Hz(16.7ms)で表示を更新していくとすると、1行の更新時間は52usとなる。そこで、もし、1行の更新時間を半分の26usにできるならば、1フレームは320の2倍の640水平に区切ることができるから、nは最大320まで許容することができる。   For example, when the display device has a QVGA resolution, if the display of 320 rows is updated at 60 Hz (16.7 ms), the update time for one row is 52 us. Therefore, if the update time for one line can be reduced to 26us, which is half, one frame can be divided into 640 horizontal lines, which is twice as long as 320, so that n can be allowed up to 320.

以上説明したように、本実施形態によれば、n個以上の水平期間に設定した垂直同期期間を利用することで、全ての画素の閾値電圧Vthの更新を逐次行うことが可能となる。むろん、表示パネルの画素数が多くなるに従って全ての画素の閾値電圧Vthの更新には時間を要するが、TFTの閾値電圧変動は直ぐに現われるものではないために、十分に間に合う時間である。   As described above, according to the present embodiment, it is possible to sequentially update the threshold voltage Vth of all the pixels by using the vertical synchronization period set to n or more horizontal periods. Of course, as the number of pixels of the display panel increases, it takes time to update the threshold voltage Vth of all the pixels. However, since the threshold voltage fluctuation of the TFT does not appear immediately, it is a sufficient time.

10 画素回路
12 駆動用TFT
13,15 スイッチング用TFT
20 ソースドライバ
22 加算器
23 階調電圧源
24 プリチャージ電圧源
25 AD変換器
26 記憶回路
27 制御回路
31 Vth補正部
32 垂直同期SW制御部
33 順番回路
40 ゲートドライバ
10 Pixel circuit 12 Driving TFT
13,15 TFT for switching
20 source driver 22 adder 23 gradation voltage source 24 precharge voltage source 25 AD converter 26 storage circuit 27 control circuit 31 Vth correction unit 32 vertical synchronization SW control unit 33 sequential circuit 40 gate driver

Claims (7)

有機EL素子と該有機EL素子を駆動するアモルファスSi−TFTと該TFTのゲートに接続されるコンデンサとを有して構成される複数の画素がマトリックス状に配置されて構成される表示装置の駆動方法において、該表示装置の一水平期間内に、
前記TFTの閾値電圧よりも高いパルス電圧を前記TFTのゲートに印加するプリチャージステップ、
前記プリチャージステップにおいて充電された前記コンデンサを放電させ、該放電中に前記TFTのゲート電圧を読み取る読み取りステップ、
該読み取ったゲート電圧を、前記放電が終了した場合の前記TFTの閾値電圧と前記放電中の前記TFTのゲート電圧の間の所定の関係に従って補正することで、前記TFTの閾値電圧を更新する更新ステップ、及び、
該更新した閾値電圧を使用して前記画素へのデータ書き込みを行う書き込みステップ
を実行することを特徴とする駆動方法。
Driving a display device in which a plurality of pixels each having an organic EL element, an amorphous Si-TFT that drives the organic EL element, and a capacitor connected to the gate of the TFT are arranged in a matrix In a method, within one horizontal period of the display device,
A precharge step of applying a pulse voltage higher than a threshold voltage of the TFT to the gate of the TFT;
Discharging the capacitor charged in the precharge step and reading the gate voltage of the TFT during the discharge;
Update to update the threshold voltage of the TFT by correcting the read gate voltage according to a predetermined relationship between the threshold voltage of the TFT when the discharge ends and the gate voltage of the TFT during the discharge Steps and
A driving method comprising: performing a writing step of writing data to the pixel using the updated threshold voltage.
請求項1に記載の駆動方法において、
前記読み取りステップにおいて、AD変換器が、前記放電中に前記TFTのゲート電圧を読み取ることを特徴とする駆動方法。
The driving method according to claim 1,
In the reading step, the AD converter reads the gate voltage of the TFT during the discharge.
請求項1に記載の駆動方法において、
前記更新ステップにおいて、
前記所定の関係を規定する係数を用いて前記補正を行い、該係数は、前記放電によって前記TFTのゲート電圧が低下するときのゲート電圧の減衰係数であることを特徴とする駆動方法。
The driving method according to claim 1,
In the updating step,
The driving method, wherein the correction is performed using a coefficient that defines the predetermined relationship, and the coefficient is an attenuation coefficient of the gate voltage when the gate voltage of the TFT is lowered by the discharge.
請求項3に記載の駆動方法において、
前記減衰係数は前記画素が有する時定数回路により決定され、該時定数回路は前記コンデンサを含むことを特徴とする駆動方法。
The driving method according to claim 3, wherein
The driving method, wherein the attenuation coefficient is determined by a time constant circuit included in the pixel, and the time constant circuit includes the capacitor.
有機EL素子と該有機EL素子を駆動するアモルファスSi−TFTと該TFTのゲートに接続されるコンデンサとを有して構成される複数の画素がマトリックス状に配置されて構成される表示装置の駆動方法において、
n以上の水平期間について一つの垂直同期期間を設定し及び前記複数の画素の全画素についての読み取り順番を決定するステップ、並びに、
該垂直同期期間内に、前記複数の画素のうち少なくとも1つについて閾値電圧を読み取り、及び、前記全画素について決定された読み取り順番に従って各画素の閾値電圧を読み取るステップ
を有することを特徴とする駆動方法。
Driving a display device in which a plurality of pixels each having an organic EL element, an amorphous Si-TFT that drives the organic EL element, and a capacitor connected to the gate of the TFT are arranged in a matrix In the method
setting one vertical synchronization period for n or more horizontal periods and determining a reading order for all of the plurality of pixels; and
The driving comprising reading a threshold voltage for at least one of the plurality of pixels and reading a threshold voltage of each pixel in accordance with the reading order determined for all the pixels within the vertical synchronization period. Method.
有機EL素子と該有機EL素子を駆動するアモルファスSi−TFTと該TFTのゲートに接続されるコンデンサとを有して構成される複数の画素がマトリックス状に配置されて構成される表示装置の駆動回路において、
該表示装置の一水平期間内に前記TFTの閾値電圧を更新し及び該更新した閾値電圧を使用して前記画素へのデータ書き込みを行う手段を備え、
該データ書き込みを行う手段が、
前記TFTの閾値電圧よりも高いパルス電圧を前記TFTのゲートに印加するプリチャージ手段、
前記プリチャージ手段によって充電された前記コンデンサを放電させ、該放電中に前記TFTのゲート電圧を読み取る手段、
該読み取ったゲート電圧を、前記放電が終了した場合の前記TFTの閾値電圧と前記放電中の前記TFTのゲート電圧との所定の関係に従って補正することで、前記TFTの閾値電圧を更新する手段、及び、
該更新した閾値電圧を使用して前記画素へのデータ書き込みを行う手段
からなることを特徴とする駆動回路。
Driving of a display device configured by arranging a plurality of pixels arranged in a matrix form having an organic EL element, an amorphous Si-TFT that drives the organic EL element, and a capacitor connected to the gate of the TFT In the circuit
Means for updating the threshold voltage of the TFT within one horizontal period of the display device and writing data to the pixel using the updated threshold voltage;
Means for writing the data;
Precharge means for applying a pulse voltage higher than the threshold voltage of the TFT to the gate of the TFT;
Means for discharging the capacitor charged by the precharge means and reading the gate voltage of the TFT during the discharge;
Means for updating the threshold voltage of the TFT by correcting the read gate voltage according to a predetermined relationship between the threshold voltage of the TFT when the discharge ends and the gate voltage of the TFT during the discharge; as well as,
A drive circuit comprising means for writing data to the pixel using the updated threshold voltage.
有機EL素子と該有機EL素子を駆動するアモルファスSi−TFTと該TFTのゲートに接続されるコンデンサとを有して構成される複数の画素がマトリックス状に配置されて構成される表示装置の駆動回路において、
n以上の水平期間について一つの垂直同期期間を設定し及び前記複数の画素の全画素についての読み取り順番を決定する手段、並びに、
該垂直同期期間内に、前記複数の画素のうち少なくとも1つについて閾値電圧を読み取り、及び、前記全画素について決定された読み取り順番に従って各画素の閾値電圧を読み取る手段
を備えることを特徴とする駆動回路。
Driving a display device in which a plurality of pixels each having an organic EL element, an amorphous Si-TFT that drives the organic EL element, and a capacitor connected to the gate of the TFT are arranged in a matrix In the circuit
means for setting one vertical synchronization period for n or more horizontal periods and determining the reading order for all of the plurality of pixels; and
A drive comprising reading means for reading a threshold voltage for at least one of the plurality of pixels and reading a threshold voltage of each pixel in accordance with the reading order determined for all the pixels within the vertical synchronization period. circuit.
JP2009028634A 2009-02-10 2009-02-10 Driving method and driving circuit of organic el active matrix Pending JP2010185953A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009028634A JP2010185953A (en) 2009-02-10 2009-02-10 Driving method and driving circuit of organic el active matrix

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009028634A JP2010185953A (en) 2009-02-10 2009-02-10 Driving method and driving circuit of organic el active matrix

Publications (1)

Publication Number Publication Date
JP2010185953A true JP2010185953A (en) 2010-08-26

Family

ID=42766665

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009028634A Pending JP2010185953A (en) 2009-02-10 2009-02-10 Driving method and driving circuit of organic el active matrix

Country Status (1)

Country Link
JP (1) JP2010185953A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103886831A (en) * 2012-12-21 2014-06-25 乐金显示有限公司 Organic Light Emitting Display Device And Method For Driving The Same
CN106409225A (en) * 2016-12-09 2017-02-15 上海天马有机发光显示技术有限公司 Organic light emitting pixel compensation circuit, organic light emitting display panel and driving method
KR101899994B1 (en) 2016-10-17 2018-09-18 성균관대학교산학협력단 Gate Driver and Display Apparatus including the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004252110A (en) * 2003-02-19 2004-09-09 Chi Mei Electronics Corp Image display device
JP2007519956A (en) * 2004-01-07 2007-07-19 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Threshold voltage compensation method for electroluminescent display device
JP2008107772A (en) * 2006-09-25 2008-05-08 Casio Comput Co Ltd Display driving apparatus and method for driving display driving apparatus, and display apparatus and method for driving display apparatus
JP2010128398A (en) * 2008-11-28 2010-06-10 Casio Computer Co Ltd Light emitting device and driving control method of light emitting device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004252110A (en) * 2003-02-19 2004-09-09 Chi Mei Electronics Corp Image display device
JP2007519956A (en) * 2004-01-07 2007-07-19 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Threshold voltage compensation method for electroluminescent display device
JP2008107772A (en) * 2006-09-25 2008-05-08 Casio Comput Co Ltd Display driving apparatus and method for driving display driving apparatus, and display apparatus and method for driving display apparatus
JP2010128398A (en) * 2008-11-28 2010-06-10 Casio Computer Co Ltd Light emitting device and driving control method of light emitting device

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103886831A (en) * 2012-12-21 2014-06-25 乐金显示有限公司 Organic Light Emitting Display Device And Method For Driving The Same
JP2014123125A (en) * 2012-12-21 2014-07-03 Lg Display Co Ltd Organic light-emitting display device and method for driving the same
US9111491B2 (en) 2012-12-21 2015-08-18 Lg Display Co., Ltd. Organic light emitting display device and method for driving the same
TWI508045B (en) * 2012-12-21 2015-11-11 Lg Display Co Ltd Organic light emitting display device and method for driving the same
JP2016105192A (en) * 2012-12-21 2016-06-09 エルジー ディスプレイ カンパニー リミテッド Organic light-emitting display device and method of driving the same
CN103886831B (en) * 2012-12-21 2017-01-04 乐金显示有限公司 Organic light emitting display device and method for driving the same
KR101899994B1 (en) 2016-10-17 2018-09-18 성균관대학교산학협력단 Gate Driver and Display Apparatus including the same
CN106409225A (en) * 2016-12-09 2017-02-15 上海天马有机发光显示技术有限公司 Organic light emitting pixel compensation circuit, organic light emitting display panel and driving method

Similar Documents

Publication Publication Date Title
JP6656265B2 (en) Display device and driving method thereof
CN109961741B (en) Organic light emitting diode display device
KR101329458B1 (en) Organic Light Emitting Diode Display
KR102636683B1 (en) Orgainc emitting diode display device
JP6138236B2 (en) Display device and driving method thereof
EP2863379B1 (en) Organic light emitting diode display device and method of driving the same
US7397447B2 (en) Circuit in light emitting display
US8299984B2 (en) Pixel circuit, display system and driving method thereof
EP2093749B1 (en) Organic light emitting diode display and method of driving the same
WO2017115713A1 (en) Pixel circuit, and display device and driving method therefor
WO2015093097A1 (en) Display device and method for driving same
JP5023906B2 (en) Display device and driving method of display device
JPWO2017010286A1 (en) Pixel circuit, display device, and driving method thereof
US20090167743A1 (en) Display device and driving method of the same
US9336711B2 (en) Display device and display driving method
JP2005099712A (en) Driving circuit of display device, and display device
JP2005331941A (en) Driving element of organic light emitting element and driving method thereof, and display panel and display device provided therewith
CN104751790A (en) Organic electroluminescence display and driving method thereof
WO2016158745A1 (en) Display device
KR20100069427A (en) Organic light emitting diode display
WO2006070833A1 (en) Image display and its driving method, and driving method of electronic apparatus
KR101606766B1 (en) flat panel display device and driving method the same
US20150187252A1 (en) Driving method of display apparatus and display apparatus
KR100792467B1 (en) AMOLED and digital driving method thereof
KR102324660B1 (en) Method For Sensing Threshold Voltage Of Driving TFT included in Organic Light Emitting Display

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120116

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20120313

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121211

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130301

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131203