JP2010152864A - タッチ位置検出装置 - Google Patents

Abstract

【課題】 タッチ位置検出装置を提供すること。
【解決手段】 タッチ位置検出能力を向上させるためのタッチ位置検出装置が開示される。タッチ位置検出装置は、積分器、アナログ−デジタルコンバータ、及びデジタルプロセッシング回路を含む。積分器は、センシング部から検出されたリードアウト電流を積分する。アナログ−デジタルコンバータは積分器によって積分されたリードアウト電圧をデジタルデータに変換する。デジタルセンシング回路はデジタル変換されたリードアウト電圧データの変動を補正してセンシング部のタッチ有無を判別する。これによって、タッチパネルに具備されるトランジスタの閾値電圧またはセンサーギャップ変動などによって起因されるリードアウト電圧の変動を補正するため、間違ったタッチ判別を防ぐことができる。これによって、タッチ位置検出能力を向上させることができる。
【選択図】図７

Description

本発明は、タッチ位置検出装置に関する。より詳しくはタッチ位置検出能力を向上させるためのタッチ位置検出装置に関する。

一般的に、タッチパネルは表示装置の画面上に示される指示内容を人の手または物体などのオブジェクト（Ｏｂｊｅｃｔ）を通じて選択することができるように、表示装置の最上部に具備される。タッチパネルに手または物体が接触された位置を検出し、表示装置は接触された位置に応じて指示される内容を入力信号として受け、入力信号に従って駆動される。タッチパネルは、第１基板、第１基板から所定の間隔ほど離隔された第２基板、第１基板及び第２基板が互いに対向する面に各々形成される第１透明電極及び第２透明電極からなる。

タッチパネルを有する表示装置は、キーボード及びマウスのような表示装置に接続されて動作する別途の入力装置を必要としないため、その使用が増大している。

タッチパネルは、表示パネルと別体になっている場合、表示パネルの上部に具備されて表示装置の全体的な厚さが増加する。このような問題を解決するために最近では外部から加わる刺激に反応して位置情報を出力するタッチパネル一体形の表示パネルが開発された。

ところで、タッチパネルから検出されるリードアウト電圧は、比較器で基準電圧と比較されてタッチ状態が判別される。リードアウト電圧が基準電圧より大きいとタッチ状態と判断され、リードアウト電圧が小さいかまたは同一であるとノータッチ状態と判断される。

しかし、タッチ判別のために固定された１つの基準電圧が用いられるため、間違ったタッチ判別が行われることが発生し得る。例えば、相対的に高いレベルの基準電圧が利用されると、正常にタッチ判別が行われる。相対的に低いレベルの基準電圧が利用されると、全てのポイントがタッチとして判断されることが発生して多くのノータッチポイントもやはりタッチとして判断されることが生じる。

リードアウト電圧の変動は、トランジスタの閾値電圧またはセンサーギャップ変動（ｓｅｎｓｏｒ ｇａｐ ｖａｒｉａｔｉｏｎ）のような多様な要素によって起因される。また、タッチ時間内でリードアウト電圧のドリフト（ｄｒｉｆｔ）を誘発する他の要因として、例えば、トランジスタ電流または液晶キャパシタの温度依存性、バイアスストレスに起因するトランジスタの閾値電圧シフトなどが存在する。これによって、タッチ状態が誤って判別される問題が生じる。

本発明の技術的課題はこのような従来の問題を解決するためで、本発明の目的はタッチ状態判別の際に間違ったタッチ判別を防いでタッチ位置検出能力を向上させるためのタッチ位置検出装置を提供することである。

前述の本発明の目的を実現するために一実施形態によるタッチ位置検出装置は、積分器、アナログ−デジタルコンバータ、及びデジタルプロセッシング回路を含む。積分器はセンシング部から検出されたリードアウト電圧を積分する。アナログ−デジタルコンバータは、積分器によって積分されたリードアウト電圧をデジタルデータに変換する。デジタルプロセッシング回路は、デジタル変換されたリードアウト電圧データの変更を補正してセンシング部のタッチ有無を判別する。

本発明の実施形態において、デジタルプロセッシング回路は、メモリ、制御信号生成部、及びデジタル比較器を含んでもよい。メモリは、基準データを保存する。制御信号生成部は、積分器にリセット信号を提供し、アナログ−デジタルコンバータにラッチパルスを提供する。デジタル比較器は、タッチ有無を判別するために制御信号生成部から提供される制御信号に応答して、アナログ−デジタルコンバータから提供される現在データと基準データメモリから提供される基準データとの差と、閾値データを比較する。

本発明の実施形態において、センシング部は、基準キャパシタ、センシングキャパシタ、ライティングトランジスタ、及びリセットトランジスタを含んでもよい。基準キャパシタは、一端が現在ゲート配線（ｃｕｒｒｅｎｔ ｇａｔｅ ｌｉｎｅ）よりも一つ前のゲート配線（ｐｒｅｖｉｏｕｓ ｇａｔｅ ｌｉｎｅ）に接続する。センシングキャパシタは、タッチ動作によってキャパシタンスが変動する。ライティングトランジスタは、ゲートがセンシングキャパシタの一端及び基準キャパシタの他端に接続され、ソースがバイアス電圧を伝達するバイアス電圧配線に接続され、ドレインがセンシング電圧を伝達するセンシング電圧配線に接続される。リセットトランジスタはゲートが現在ゲート配線に接続され、ソースがリセット電圧を伝達するリセット電圧配線に接続され、ドレインがセンシングキャパシタの一端、基準キャパシタの他端、及びライティングトランジスタのゲートに接続される。

このようなタッチ位置検出装置によると、タッチパネルに具備されるトランジスタの閾値電圧またはセンサーギャップ変動などによって起因されるリードアウト電圧の変動を補正するため、間違ったタッチ判別を防ぐことができる。従って、タッチ位置検出能力を向上させることができる。

本発明の一実施形態によるタッチスクリーン表示装置の平面図である。 図１のタッチスクリーン表示装置のセンシング部に対する等価回路図である。 図２のタッチスクリーン表示装置に提供されるゲート信号の波形図の第一例である 図２のタッチスクリーン表示装置に提供されるゲート信号の波形図の第二例である。 図１に示した「Ａ」部分を拡大したタッチスクリーン表示基板の平面図である。 図５のI−I’線に沿って切断したタッチスクリーン表示装置の断面図である。 図１に示したタッチスクリーン表示装置の一例を説明するためのブロック図である。 １つのセンサーラインから検出されるリードアウト電圧に基づくタッチ判別を説明するための波形図である。 図８に示したアルゴリズムを有するセンサーのタッチ判別を説明するための波形図である。 正の差動データセンシングアルゴリズム（Ｐｏｓｉｔｉｖｅ Ｄｉｆｆｅｒｅｎｔｉａｌ−Ｄａｔａ Ｓｅｎｓｉｎｇ Ａｌｇｏｒｉｔｈｍ：ＰＤＳＡ）を説明するためのデジタル計算回路のブロック図である。 図１０のデジタル比較器から出力される信号によってタッチまたはノータッチの判別を説明するための波形図である。 図１０のデジタル比較器から出力される信号によってタッチまたはノータッチの判別を説明するための波形図である。 図１０のデジタル比較器から出力される信号によってタッチまたはノータッチの判別を説明するための波形図である。 本発明による正の差動データセンシングアルゴリズムを有するセンサーのタッチ判別を説明するための波形図である。 本発明による正の差動データセンシングアルゴリズムＰＤＳＡを有するタッチスクリーン装置のタッチ判別を説明するブロック図である。 正の差動データセンシングアルゴリズムＰＤＳＡを説明するための波形図である。 図１に示したタッチスクリーン表示装置の他の例を説明するためのブロック図である。 リセット電圧の自動調整を説明するためのシミュレーション結果を示すグラフである。

以下、図面を参照しつつ、本発明の表示装置の望ましい実施例をより詳しく説明する。本発明は多様な変更を加えることができ、様々な形態を有することができるため、特定の実施例を図面に例示し、本明細書に詳しく説明する。しかし、これは本発明を特定の開示形態に対して限定しようとすることではなく、本発明の思想及び技術範囲に含まれる全ての変更、均等物、ないしは代替物を含むことと理解されるべきである。

各図面を説明しながら類似する参照符号を、類似する構成要素に対して使用した。添付図面において、構造物のサイズは本発明の明確性に基づかせるために実際より拡大して示した。

第１、第２などの用語は多様な構成要素を説明するにあたって使用することができるが、各構成要素は使用される用語によって限定されるものではない。各用語は１つの構成要素を他の構成要素と区別する目的で使用されるものであって、例えば、明細書中において、第１構成要素を第２構成要素に書き換えることも可能であり、同様に第２構成要素を第１構成要素とすることができる。単数表現は文脈上、明白に異なる意味を有しない限り、複数の表現を含む。

本明細書において、「含む」または「有する」などの用語は、明細書上に記載された特徴、数字、段階、動作、構成要素、部品、またはこれらを組み合わせたものが存在することを表そうとするものであって、１つまたはそれ以上の別の特徴、数字、段階、動作、構成要素、部品、またはこれらを組み合わせたものの存在または付加可能性を予め排除しないことと理解されるべきである。

また、別に定義しない限り、技術的或いは科学的用語を含み、ここにおいて使用される全ての用語は本発明が属する技術分野で通常の知識を有する者であれば、一般的に理解されるものと同一の意味を有する。一般的に使用される辞書において定義する用語と同じ用語は関連技術の文脈上に有する意味と一致する意味を有することと理解されるべきで、本明細書において明白に定義しない限り、理想的或いは形式的な意味として解釈されない。

図１は、本発明の一実施形態によるタッチスクリーン表示装置の平面図である。図２は、図１のタッチスクリーン表示装置のセンシング部に対する等価回路図である。

図１及び図２を参照すると、タッチスクリーン表示装置は、画像を表示する複数の画素部Ｐ、タッチをセンシングする複数のセンシング部ＳＰ、及びリードアウト（Ｒｅａｄ−Ｏｕｔ）部ＲＯを含む。

画素部は、マトリックス構造を有し、各画素部Ｐは複数のカラー画素を含む。例えば、画素部は第１方向に互いに隣接するように配列された赤色画素Ｒ、緑色画素Ｇ、及び青色画素Ｂを含む。例えば、第１方向は水平方向であってもよい。

複数の画素部は、複数の第１画素列（Ｈｉ，Ｈｉ＋１）と複数の第２画素列（Ｖｑ，…，Ｖｑ＋３）を含む。以下、第１画素列は水平列と称し、第２画素列は垂直列と称する。

例えば、ｉ番目水平列（Ｈｉ）は、３ｋ−１番目ゲート配線（ＧＬ３ｋ−１）と電気的に接続された画素部を含み、ｉ＋１番目の水平列は３ｋ番目ゲート配線ＧＬ３ｋと電気的に接続される画素部を含む。ｉ及びｑは、自然数である。

センシング部は、隣接する水平列間に第２方向に連続して配列された複数の画素部に対応する領域毎に配置される。例えば、第２方向は垂直方向であってもよい。センシング部は２種類の第１センシング部ＳＰ１及び第２センシング部ＳＰ２を含む。図示したように、第１センシング部ＳＰ１は、第１画素部Ｐ１と第２画素部Ｐ２との間に、第１画素部Ｐ１及び第３画素部Ｐ３に対応する領域で配置される。

図示したように、一対の第１センシング部ＳＰ１と一対の第２センシング部ＳＰ２が順次に配置される。隣接する垂直列（Ｖｑ，…，Ｖｑ＋３）間に２つの水平列（Ｈｉ，Ｈｉ＋１）に対応する長さで配置され、第１センシング部ＳＰ１、第１センシング部ＳＰ１、第２センシング部ＳＰ２、及び第２センシング部ＳＰ２の順番に配置される。

第１センシング部ＳＰ１は、３ｋ−２番目ゲート配線ＧＬ３ｋ−２に印加されたハイレベルのゲート信号に応答して駆動され、３ｋ−１番目ゲート配線ＧＬ３ｋ−１に印加されたハイレベルのゲート信号に応答してリセットされる。第２センシング部ＳＰ２は３ｋ−１番目ゲート配線ＧＬ３ｋ−１に印加されたハイレベルのゲート信号に応答して駆動され、３ｋ番目ゲート配線ＧＬ３ｋに印加されたハイレベルのゲート信号に応答してリセットされる。「ｋ」は自然数である。

図２に示したように、第１センシング部ＳＰ１は、基準キャパシタＣｒｅｆ、センシングキャパシタＣｌｃ、スイッチング素子ＳＷ、及びリセット素子ＲＳを含む。

基準キャパシタＣｒｅｆは、３ｋ−２番目ゲート配線ＧＬ３ｋ−２と接続された第１電極と、センシングキャパシタＣｌｃと接続された第２電極とを含む。センシングキャパシタＣｌｃは、基準キャパシタＣｒｅｆの第２電極と接続されたタッチ電極と、共通電圧Ｖｃｏｍが印加される共通電極とを含む。スイッチング素子ＳＷは、電源信号Ｖｄｄが印加されるｊ番目電圧配線ＶＬｊと接続された入力電極と、基準キャパシタＣｒｅｆとセンシングキャパシタＣｌｃとに接続された制御電極と、センシング信号を出力する出力電極とを含む。スイッチング素子ＳＷの出力電極は、ｊ番目センシング配線ＳＬｊと接続される。リセット素子ＲＳは、３ｋ−１番目ゲート配線ＧＬ３ｋ−１と接続された制御電極と、リセット信号Ｖｒｅｓｅｔが印加されるｊ番目リセット配線ＲＬｊと接続された入力電極と、スイッチング素子ＳＷの制御電極と接続された出力電極とを含む。ｊは、自然数である。

第２センシング部ＳＰ２は、基準キャパシタＣｒｅｆ、センシングキャパシタＣｌｃ、スイッチング素子ＳＷ、及びリセット素子ＲＳ２を含む。

基準キャパシタＣｒｅｆは、３ｋ−１番目ゲート配線ＧＬ３ｋ−１と接続された第１電極と、センシングキャパシタＣｌｃと接続された第２電極とを含む。センシングキャパシタＣｌｃは、基準キャパシタＣｒｅｆの第２電極と接続されたタッチ電極と、共通電圧Ｖｃｏｍが印加される共通電極とを含む。スイッチング素子ＳＷは、電源信号Ｖｄｄが印加されるｊ＋２番目電圧配線ＶＬｊ＋２と接続された入力電極と、基準キャパシタＣｒｅｆとセンシングキャパシタＣｌｃとに接続された制御電極と、センシング信号を出力する出力電極とを含む。スイッチング素子ＳＷの出力電極は、ｊ＋２番目センシング配線ＳＬｊ＋２と接続される。リセット素子ＲＳは、３ｋ番目ゲート配線ＧＬ３ｋと接続された制御電極と、リセット信号Ｖｒｅｓｅｔが印加されるｊ＋２番目リセット配線ＲＬｊ＋２と接続された入力電極と、スイッチング素子ＳＷの制御電極と接続された出力電極とを含む。スイッチング素子ＳＷのチャネル幅Ｗ対チャネル長Ｌの比（Ｗ／Ｌ）は所定の大きさに設定される。スイッチング素子ＳＷのチャネル幅Ｗ対チャネル長Ｌの比（Ｗ／Ｌ）は、１００／４．５〜４００／４．５である。例えば、スイッチング素子ＳＷのチャネル幅Ｗは約２７５μｍで、チャネル長Ｌは約４．５μｍであり、スイッチング素子ＳＷの寄生キャパシタンス（Ｃｇｄ（スイッチング素子ＳＷのゲートとドレイン間の寄生キャパシタンス）＋Ｃｇｓ（スイッチング素子ＳＷのゲートとソース間の寄生キャパシタンス））は、約０．２２ｐＦである。スイッチング素子ＳＷの大きさが大きくなるにつれ、基準キャパシタＣｒｅｆ及びセンシングキャパシタＣｌｃの容量も大きく設定される。例えば、本発明の一例として、基準キャパシタＣｒｅｆのキャパシタンスは、約１ｐＦ以上、センシングキャパシタＣｌｃのキャパシタンスは、約０．１５ｐＦ以上である。

第１及び第２センシング（ＳＰ１、ＳＰ２）の駆動方式は同一で、以下においては第１センシング部ＳＰ１の駆動方式を例として説明する。

３ｋ−２番目ゲート配線ＧＬ３ｋ−２にハイレベルＶｇ^＋のゲート信号が印加されると、基準キャパシタＣｒｅｆとセンシングキャパシタＣｌｃ間の連結ノードにノード電圧Ｖｎが形成される。センシングキャパシタＣｌｃにタッチイベントが発生する場合、センシングキャパシタＣｌｃの値が変更されることによってノード電圧Ｖｎが変更される。変更されたノード電圧Ｖｎに応答してスイッチング素子ＳＷは、ターン・オンされ、変更されたノード電圧Ｖｎに対応するセンシング信号をｊ番目センシング配線ＳＬｊに出力する。一方、３ｋ−１番目ゲート配線ＧＬ３ｋ−１にハイレベルＶｇ^＋のゲート信号が印加されると、リセット素子ＲＳがターン・オンされてｊ番目リセット配線ＲＬｊから伝達されたリセット信号Ｖｒｅｓｅｔをスイッチング素子ＳＷに出力する。これによって、スイッチング素子ＳＷはリセットされる。リセット信号ＶｒｅｓｅｔはローレベルＶｇ⁻のゲート信号と実質的に同一信号である。

スイッチング素子ＳＷの特性が秀れていればいるほど、スイッチング素子ＳＷは、高感度（Ｈｉｇｈ Ｓｅｎｓｉｔｉｖｉｔｙ）のセンシング信号を出力することができる。スイッチング素子ＳＷの特性は、ゲート電圧に対してドレイン電流が大きいほど秀れており、ドレイン電流の大きさは、チャネル幅対チャネル長の比（Ｗ／Ｌ）に比例する。従って、スイッチング素子ＳＷの大きさ、即ち、チャネル幅対チャネル長の比（Ｗ／Ｌ）が大きいほど高感度のセンシング信号を出力することができる。

また、センシング信号は、ノード電圧Ｖｎの変動範囲が 大きいほど、高感度のセンシング信号を出力することができる。ノード電圧Ｖｎは、次の数式１のように定義することができる。

ここで、Ｖｇ^＋は、ゲート信号のハイ電圧、Ｖｇ⁻は、ゲート信号のロー電圧、Ｃｇｄはスイッチング素子ＳＷのゲートとドレイン間の寄生キャパシタンス、Ｃｇｓはスイッチング素子ＳＷのゲートとソース間の寄生キャパシタンスである。

数式１によると、ノード電圧Ｖｎは、スイッチング素子ＳＷの寄生キャパシタンス（Ｃｇｄ＋Ｃｇｓ）が小さいほど、基準キャパシタＣｒｅｆのキャパシタンスが増加するほど、増加する。従って、センシング部の面積を拡張することによってセンシング部に配置されるセンシングキャパシタＣｌｃ及び基準キャパシタＣｒｅｆの大きさを大きく形成して、ノード電圧Ｖｎの変動範囲を増加させることができる。ノード電圧Ｖｎの変動範囲が増加すると、ノード電圧Ｖｎに応答して生成されるセンシング信号の変動範囲が増加するため、センシング部のセンシング特性を向上させることができる。

従って、スイッチング素子ＳＷは、チャネル幅Ｗ対チャネル長Ｌの比を大きくし、基準キャパシタＣｒｅｆとセンシングキャパシタＣｌｃのキャパシタンスを大きくすることにより、センシング特性を向上させることができる。

リードアウト部ＲＯは、複数の増幅器を含む。各増幅器ＯＰは、複数のセンシング配線から提供されるセンシング信号が入力される。増幅器ＯＰは、互いに異なるゲート配線に接続されたリセット素子ＲＳを含むセンシング部（ＳＰ１，ＳＰ２）のセンシング信号を出力するセンシング配線と接続される。

例えば、増幅器ＯＰは、３ｋ−２番目ゲート配線にハイレベルの信号が印加される１Ｈ（Ｈ：水平周期）の間、センシング配線ＳＬｊ＋１を通じて伝達されるセンシング信号に応答してリードアウト信号Ｖｏを出力し、３ｋ−１番目ゲート配線にハイレベルの信号が印加される１Ｈの間、センシング配線ＳＬｊ＋２を通じて伝達されるセンシング信号に応答してリードアウト信号Ｖｏを出力する。従って、増幅器ＯＰは１Ｈを周期にリードアウト信号Ｖｏを出力する。

図３は、図２のタッチスクリーン表示装置に提供されるゲート信号の波形図の第一例である。

図２及び図３を参照すると、タッチスクリーン表示装置に提供されるゲート信号（Ｇｎ，Ｇｎ＋１，Ｇｎ＋２）の各々は、１フレームの間に２つの第１及び第２ゲートパルス（ｇ１，ｇ２）を有する。ここで「ｎ」は自然数である。

例えば、３ｋ−２番目ゲート配線ＧＬ３ｋ−２には第１ゲート信号Ｇｎが印加され、３ｋ−１番目ゲート配線ＧＬ３ｋ−１には第２ゲート信号Ｇｎ＋１が印加され、３ｋ番目ゲート配線ＧＬ３ｋには第３ゲート信号Ｇｎ＋２が印加される。

第１センシング部ＳＰ１のスイッチング素子ＳＷは、第１ゲート信号Ｇｎの第１及び第２ゲートパルス（ｇ１，ｇ２）によって駆動され、第１センシング部ＳＰ１のリセット素子ＲＳは、第２ゲート信号Ｇｎ＋１の第１及び第２ゲートパルス（ｇ１，ｇ２）によってリセットされる。第２センシング部ＳＰ２のスイッチング素子ＳＷは、第２ゲート信号Ｇｎ＋１の第１及び第２ゲートパルス（ｇ１，ｇ２）によって駆動され、第２センシング部ＳＰ２のリセット素子ＲＳは、第３ゲート信号Ｇｎ＋２の第１及び第２ゲートパルス（ｇ１，ｇ２）によってリセットされる。

図示したように、同一時間に３ｋ−２番目ゲート配線ＧＬ３ｋ−２に第１ゲート信号Ｇｎの第２パルスｇ２が印加され、３ｋ番目ゲート配線ＧＬ３ｋに第３ゲート信号Ｇｎ＋１の第１ゲートパルスｇ１が印加される。従って、３ｋ−２番目ゲート配線ＧＬ３ｋ−２に接続された第１センシング部ＳＰ１のスイッチング素子ＳＷと３ｋ番目ゲート配線ＧＬ３ｋに接続された第１センシング部ＳＰ１のスイッチング素子ＳＷが駆動される。これによって、同一時間に増幅器ＯＰに入力されるセンシング信号の電流量を２倍に増加することができる。

図４は、図２のタッチスクリーン表示装置に提供されるゲート信号の波形図の第二例である。

図２及び図４を参照すると、タッチスクリーン表示装置に提供されるゲート信号（Ｇｎ，Ｇｎ＋１，Ｇｎ＋２，…，Ｇｎ＋６）各々は１フレームの間に４つの第１、第２、第３、及び第４ゲートパルス（ｇ１，ｇ２，ｇ３，ｇ４）を有する。ここで、「ｎ」は自然数である。

例えば、第１ゲート配線には第１ゲート信号Ｇｎが印加され、第２ゲート配線には第２ゲート信号Ｇｎ＋１が印加され、第３ゲート配線には第３ゲート信号Ｇｎ＋２が印加され、同じ方式で第７ゲート配線には第７ゲート信号Ｇｎ＋６が印加される。

第１〜第７ゲート配線は図２に示した構造のように第１及び第２センシング部（ＳＰ１，ＳＰ２）に接続される。例えば、第１、第３、第５、及び第７ゲート配線は、第１センシング部ＳＰ１のスイッチング素子ＳＷと接続されて第１センシング部ＳＰ１のスイッチング素子ＳＷを制御し、第２、第４、及び第６ゲート配線は第１センシング部ＳＰ１のリセット素子ＲＳと接続されて第１センシング部ＳＰ１のリセット素子ＲＳを制御する。また、第２、第４、及び第６ゲート配線は第２センシング部ＳＰ２のスイッチング素子ＳＷと接続されて第２センシング部ＳＰ２のスイッチング素子ＳＷを制御し、第３、第５、及び第７ゲート配線は第２センシング部ＳＰ２のリセット素子ＲＳと接続されて第２センシング部ＳＰ２のリセット素子ＲＳを制御する。

図示したように、第１ゲート信号Ｇｎの第４ゲートパルスｇ４と、第３ゲート信号Ｇｎ＋２の第３ゲートパルスｇ３と、第５ゲート信号Ｇｎ＋４の第２ゲートパルスｇ２、及び第７ゲート信号Ｇｎ＋６の第１ゲートパルスｇ１は同一時間に第１、第３、第５、及び第７ゲート配線に提供される。

従って、同一時間に第１、第３、第５、及び第７ゲート配線に接続された第１センシング部ＳＰ１のスイッチング素子ＳＷが駆動される。これによって、同一時間に増幅器ＯＰに入力されるセンシング信号の電流量を、４倍に増加することができる。

図３及び図４において説明したように、ゲート信号は偶数のゲートパルスを含むことができる。しかし、ゲートパルスの個数が多いほどセンシング特性が低下することがあるため、ゲートパルスの個数は、適用事例に基づいて設定されてもよい。

図５は、図１に示した「Ａ」部分を拡大したタッチスクリーン表示基板の平面図である。図６は、図５のI−I’線に沿って切断したタッチスクリーン表示装置の断面図である。

図１、図５、及び図６を参照すると、タッチスクリーン表示装置は、タッチスクリーン表示基板１００、対向基板２００、及び液晶層２９０を含む。

タッチスクリーン表示基板１００は、複数のゲート配線（ＧＬ３ｋ−２，ＧＬ３ｋ−I，ＧＬ３ｋ）、複数のデータ配線（ＤＬｍ，ＤＬｍ＋１）、複数の電圧配線ＶＬｊ、複数のリセット配線ＲＬｊ、及び複数のセンシング配線ＳＬｊを含む。ゲート配線（ＧＬ３ｋ−２，ＧＬ３ｋ−１，ＧＬ３ｋ）は、第１方向に延長される。データ配線（ＤＬｍ，ＤＬｍ＋１）、電圧配線ＶＬｊ、リセット配線ＲＬｊ、及びセンシング配線ＳＬｊは、第２方向に延長される。

例えば、第１画素部Ｐ１の青色画素Ｂ１は、３ｋ−１番目ゲート配線ＧＬ３ｋ−１とｍ番目データ配線ＤＬｍに接続された第１駆動素子ＴＲ１と、第１駆動素子ＴＲ１と電気的に接続された第１画素電極ＰＥ１とを含む。第１駆動素子ＴＲ１がターン・オンされると第１画素電極ＰＥ１に画素電圧が印加される。青色画素Ｂ１は、第１画素電極ＰＥ１と、液晶層２９０と、対向基板２００の共通電極２１０によって形成される液晶キャパシタとを含む。液晶キャパシタは、第１画素電極ＰＥ１及び共通電極２１０によって形成される電場によって、液晶層の配列を制御して画像の青色階調を表示する。

第２画素部Ｐ２の赤色画素Ｒ２は、３ｋ−１番目ゲート配線ＧＬ３ｋ−１とｍ＋１番目データ配線ＤＬｍ＋１に接続された第２駆動素子ＴＲ２と、第２駆動素子ＴＲ２と電気的に接続された画素電極ＰＥ２とを含む。赤色画素Ｒ２は、第２画素電極ＰＥ２と、液晶層２９０と、対向基板２００の共通電極２１０によって形成される液晶キャパシタとを含む。

第３画素部Ｐ３の青色画素Ｂ３は、３ｋ番目ゲート配線ＧＬ３ｋとｍ番目データ配線ＤＬｍに接続された第３駆動素子ＴＲ３と、第３駆動素子ＴＲ３と電気的に接続された第３画素電極ＰＥ３とを含む。青色画素Ｂ３は、第３画素電極ＰＥ３と、液晶層２９０と、対向基板２００の共通電極２１０によって形成される液晶キャパシタとを含む。

第４画素部Ｐ４の赤色画素Ｒ４は、３ｋ番目ゲート配線ＧＬ３ｋとｍ＋１番目データ配線ＤＬｍ＋１に接続された第４駆動素子ＴＲ４と、第４駆動素子ＴＲ４と電気的に接続された第４画素電極ＰＥ４とを含む。赤色画素Ｒ４は、第４画素電極ＰＥ４と、液晶層２９０と、対向基板２００の共通電極２１０によって形成される液晶キャパシタとを含む。

第１センシング部ＳＰ１は、第１画素部Ｐ１の青色画素Ｂ１と第２画素部Ｐ２の赤色画素Ｒ２との間、及び第３画素部Ｐ３の青色画素Ｂ３と第４画素部Ｐ４の赤色画素Ｒ４との間に配置される。第１センシング部ＳＰ１は、センシング領域ＳＡと回路領域ＣＡとに分けられる。センシング領域ＳＡは、第１及び第２画素部（Ｐ１，Ｐ２）間の第１領域として形成され、回路領域ＣＡは、第３及び第４画素部（Ｐ３，Ｐ４）間の第２領域として形成される。

第１センシング部ＳＰ１は、基準キャパシタＣｒｅｆ、センシングキャパシタＣｌｃ、リセット素子ＲＳ、及びスイッチング素子ＳＷを含む。基準キャパシタＣｒｅｆ及びセンシングキャパシタＣｌｃはセンシング領域ＣＡに配置される。

基準キャパシタＣｒｅｆの第１電極１１２は、３ｋ−２番目ゲート配線ＧＬ３ｋ−２から突出して延びセンシング領域ＳＡに配置され、第２電極は第１画素電極ＰＥ１と同一物質で、第１電極１１２とオーバーラップされた透明電極１７２に形成される。基準キャパシタＣｒｅｆは、互いにオーバーラップされた第１電極１１２、透明電極１７２、及び第１電極１１２と透明電極１７２との間に介在する絶縁層（１２０，１５０）からなる。

第１電極１１２の面積は、約２００μｍ×４０μｍで、絶縁層（１２０，１５０）の厚さは、約０．４７μｍで、絶縁層（１２０，１５０）の誘電率εは、約６．６である。このとき、基準キャパシタＣｒｅｆのキャパシタンスは、約１ｐＦである。

センシングキャパシタＣｌｃのタッチ電極は、基準キャパシタＣｒｅｆの第１電極１１２とオーバーラップされていない透明電極１７２からなる。センシングキャパシタＣｌｃは、タッチ電極、液晶層２９０、及び対向基板２００に形成された共通電極２１０からなる。

センシングキャパシタＣｌｃのタッチ電極の面積は、約１５５μｍ×４０μｍ、液晶層２９０の厚さは、約０．９μｍで、液晶層２９０の誘電率εは、約７である。このとき、基準キャパシタＣｒｅｆのキャパシタンスは、約０．４３ｐＦである

リセット素子ＲＳ及びスイッチング素子ＳＷは、回路領域ＣＡに配置される。リセット素子ＲＳは、３ｋ−１番目ゲート配線ＧＬ３ｋ−１と接続された制御電極１１１と、ｊ番目リセット配線ＲＬｊと接続された入力電極１４１と、入力電極１４１と離隔された出力電極１４２とを含む。また、制御電極１１１上に配置された半導体層１３１を含む。

スイッチング素子ＳＷは、リセット素子ＲＳの出力電極１４２と電気的に接続された制御電極１１３と、ｊ番目電圧配線ＶＬｊと接続された入力電極１４３と、ｊ番目センシング配線ＳＬｊと接続された出力電極１４４とを含む。また、制御電極１１３上に配置された半導体層１３３をさらに含む。図示したように、スイッチング素子ＳＷは、入力電極１４３及び出力電極１４４をジグザグ構造に形成することによって、チャネル幅Ｗが大きく形成される。例えば、スイッチング素子ＳＷは、約２７５μｍのチャネル幅Ｗと、約４．５μｍのチャネル長Ｌを有する。

結果的に第２方向に隣接した２つの画素領域に対応して１つのセンシング部を配置することによってスイッチング素子の大きさを大きく形成することができ、また、センシングキャパシタ及び基準キャパシタの電極面積を大きく形成することができる。これによってセンシング特性を向上させることができる。

図７は、図１に示したタッチスクリーン表示装置の一例を説明するブロック図である。

図７を参照すると、一例によるタッチスクリーン表示装置はタッチパネル２００及びタッチパネル２００から提供されるリードアウト電流に基づきタッチパネル２００のタッチ座標を演算するタッチ位置検出部３００を含む。

タッチパネル２００は、センシング部を含む。センシング部は、液晶表示パネルに具備される単位画素領域に隣接して別途に配置されてもよい。例えば、レッド、グリーン、及びブルーの単位画素領域が液晶表示パネルに配置される際、センシング部は、レッド、グリーン、及びブルーの単位画素領域のうち、少なくとも何れか１つに隣接して配置されてもよい。従って、液晶表示パネルがタッチ機能を有する場合は、タッチパネルとして形成されてもよい。センシング部は、図２において説明したため、その詳細な説明は省略する。

タッチ位置検出部３００は、積分器３１０、アナログ−デジタルコンバータ（Ａ／Ｄコンバータ）３２０、及びデジタルプロセッシング回路３３０を含む。

積分器３１０は、センシング部から検出されたリードアウト電流を積分し、積分されたリードアウト電圧ＶｒｏをＡ／Ｄコンバータ３２０に提供する。

Ａ／Ｄコンバータ３２０は、積分器３１０によって積分されたリードアウト電圧Ｖｒｏをデジタルデータに変換し、変換されたデジタルデータをデジタルプロセッシング回路３３０に提供する。

デジタルプロセッシング回路３３０は、基準データメモリ３３２、制御信号生成部３３４、及びデジタル比較器３３６を含み、デジタル変換されたリードアウト電圧データの変動を補正してセンシング部のタッチ有無を判別する。

基準データメモリ３３２は、基準データ（Ｒｅｆｅｒｅｎｃｅ Ｄａｔａ）Ｄ（ｒ）を保存する。

制御信号生成部３３４は、積分器３１０にリセット信号を提供し、Ａ／Ｄコンバータ３２０にラッチパルス（Ｌａｔｃｈ Ｐｕｌｓｅ）を提供する。

デジタル比較器３３６は、タッチ有無を判別するために制御信号生成部３３４から提供される制御信号に応答して、Ａ／Ｄコンバータ３２０から提供される現在データＤ（ｎ）と基準データメモリ３３２から提供される基準データＤ（ｒ）との差と、閾値データＴｔｈとを比較して、タッチ信号またはノータッチ信号を出力する。デジタル比較器３３６から出力されるタッチ信号またはノータッチ信号は、別途のタッチデータメモリに出力されてもよい。

本発明の一実施形態によるタッチスクリーン装置のタッチ位置検出部３００はノイズ減少のために空間フィルタ（Ｓｐａｃｉａｌ Ｆｉｌｔｅｒ）３４０をさらに含んでもよい。

タッチパネル２００に具備されるセンシング部は、ｎ×ｍセンサーピクセルに分割され、ｎ×ｍセンサーピクセルが１つのグループにグルーピングされてもよい。従って、空間フィルタ３４０は、複数のデジタル比較器３３６の各々から提供されるタッチ信号またはノータッチ信号の提供を受けて、特定のグループがタッチ状態であるかまたはノータッチ状態であるかを判別する。

ｎ×ｍセンサーピクセルのうち、ｐ個以上がタッチ状態と判断されると、空間フィルタ３４０は、グループをタッチ状態と判断する。例えば、ｎ＝２、ｍ＝４、ｐ＝５であるとき、即ち、２×４センサーピクセルから５個のピクセルがタッチと判断されると、全ての２×４センサーピクセルはタッチと判断される。しかし、２×４センサーピクセルで５個未満のピクセルがタッチと判断されると、全ての２×４ピクセルはノータッチと判断される。

動作の際に、リードアウト電圧Ｖｒｏは、ｎビット（ｎ−ｂｉｔ）データとしてＡ／Ｄコンバータ３２０に入力され、変換されたｎビットデータはデジタルプロセッシング回路３３０に入力される。ここで、初期データが、基準データＤ（ｒ）として基準データメモリ３３２に保存され、フレーム毎に現在データＤ（ｎ）が、基準データＤ（ｒ）と比較される。基準データＤ（ｒ）と現在データＤ（ｎ）との差ｄＤが閾値データＴｔｈより大きければ（ｄＤ＞Ｔｔｈ）、タッチ状態と判断される。

１つのセンサーラインから検出されるリードアウト電圧Ｖｒｏとタッチ判別との関係を図８に示す。

図８は、１つのセンサーラインから検出されるリードアウト電圧Ｖｒｏに基づくタッチ判別を説明するための波形図である。

図８を参照すると、ノータッチリードアウト電圧Ｖｒｏは、Ａ／Ｄ変換されて、ノータッチに対応する基準データＤ（ｒ）として、基準データメモリ３３２に保存され、ＶＬＳＢ（Ｖｏｌｔａｇｅ ｄｉｆｆｅｒｅｎｃｅ ｏｆ ａ Ｌｅａｓｔ Ｓｉｇｎｉｆｉｃａｎｔ Ｂｉｔ）ステップである。ここで、ＶＬＳＢは最下位ビットＬＳＢ（Ｌｅａｓｔ Ｓｉｇｎｉｆｉｃａｎｔ Ｂｉｔ）の電圧差である。Ａ／Ｄ変換されたタッチリードアウト電圧Ｖｒｏが、ノータッチに対応する基準データＤ（ｒ）と閾値Ｔｔｈとの合計よりも大きいと、タッチ状態と判断される。

図８において、閾値Ｔｔｈは２^＊ＶＬＳＢである。従って、全てのタッチイベントはノータッチリードアウト電圧Ｖｒｏが大きく変わっても検出される。ここで、閾値Ｔｔｈは正の値である。しかし、閾値Ｔｔｈは、センサーモードに応じて負の値が選択されてもよい。閾値Ｔｔｈはタッチパネルのタッチ感度、ノイズレベル、適用されるタッチスクリーン製品などに基づいて最適化されてもよい。閾値Ｔｔｈは、タッチパネルに具備されるセンサーの最大ノイズ電圧より大きくなるように設定されることが望ましい。

閾値Ｔｔｈのビット数はタッチスクリーン装置のアプリケーションまたはその製造原価に基づいて、４ビット〜６ビットのうち、何れか１つが設定されてもよい。例えば、高基準電圧と低基準電圧間の差（ＶｒｅｆＨ−ＶｒｅｆＬ）が５Ｖで、閾値Ｔｔｈのビット数が５ビットである場合、ＶＬＳＢ＝０．１５６Ｖであってもよい。基準データＤ（ｒ）はタッチスクリーン装置がターン・オンされるときに、常に現在データＤ（ｎ）に更新（ｒｅｗｒｉｔｅ）されてもよい。周期的な基準データＤ（ｒ）のリセットは例えば、６０個のフレーム毎に実行されてもよい。

液晶表示装置用タッチスクリーンパネルで、リードアウト電圧Ｖｒｏの応答速度は遅い。例えば、タッチ状態からノータッチ状態に戻るときに遅いという応答特性がある。これは、液晶セルギャップ及び液晶配向の戻りが遅いことが起因する。例えば、指によるフィンガータッチでは、減衰時間（ｄｅｃａｙ ｔｉｍｅ）は略２秒〜５秒である。

図９は、図８に示したアルゴリズムを有するセンサーのタッチ判別を説明するための波形図である。

図９を参照すると、図８に示したアルゴリズムと同一のアルゴリズムが適用されるとき、ノータッチ状態であっても長い減衰時間の間タッチ状態と判断されることがわかる。これは、タッチが完了されたとしてもタッチ状態と引き続き判断してしまうためであり、次のタッチイベントを正確に検出し難い。

このような問題を解決するために、正の差動データセンシングアルゴリズム（Ｐｏｓｉｔｉｖｅ Ｄｉｆｆｅｒｅｎｔｉａｌ−Ｄａｔａ Ｓｅｎｓｉｎｇ Ａｌｇｏｒｉｔｈｍ：ＰＤＳＡ）が、図１０及び図１１に図示される。

図１０は、正の差動データセンシングアルゴリズム（Ｐｏｓｉｔｉｖｅ Ｄｉｆｆｅｒｅｎｔｉａｌ−Ｄａｔａ Ｓｅｎｓｉｎｇ Ａｌｇｏｒｉｔｈｍ）を説明するためのデジタル計算回路のブロック図である。図１１〜図１３は、図１０のデジタル比較器から出力される信号によってタッチまたはノータッチの判別を説明するための波形図である。

図１０〜図１３を参照すると、タッチスクリーン装置の基本回路は図７に示したものと同一であり、デジタルプロセッシング回路の具体的部分のみが相違するものである。

タッチ状態は、正の差動データから判別される。

Ａ／Ｄコンバータ３２０から提供される現在データＤ（ｎ）と基準データメモリ３３２から提供される基準データＤ（ｒ）とのデータ差ｄＤが、正のタッチ閾値データＴｔｈｐより大きいとき（ｄＤ＞Ｔｔｈｐ）、図１２に示したように、タッチ状態と判断される。タッチ状態と判断されたタッチ状態データは、タッチデータメモリ３３８に保存され、ｑ−フレーム（ｑ−ｆｒａｍｅ）の間、タッチ状態に維持される。ここで、ｑは８、１６、２４などの自然数である。

Ａ／Ｄコンバータ３２０から提供される現在データＤ（ｎ）と基準データメモリ３３２から提供される基準データＤ（ｒ）とのデータ差ｄＤが正のタッチ閾値データＴｔｈｐより小さいか、または同一であるとき（ｄＤ≦Ｔｔｈｐ）、図１１に示したように、ノータッチ状態と判断される。ノータッチ状態と判断されたタッチ状態データは、タッチデータメモリ３３８に保存される。

また、データ差ｄＤが正のタッチ閾値データＴｔｈｐより大きいか（ｄＤ＞Ｔｔｈｐ）、またはデータ差ｄＤが負のリセット閾値データＲｔｈｎより小さいとき（ｄＤ＜Ｒｔｈｎ）、基準データＤ（ｒ）は現在データＤ（ｎ）として更新される。

このようなアルゴリズムを適用すると、大きな正の変動（Ｌａｒｇｅ Ｐｏｓｉｔｉｖｅ Ｃｈａｎｇｅ）を有するリードアウト電圧Ｖｒｏが検出されるとタッチ状態と判断され（図１２に図示）、図１１に示したように小さな正の変動（Ｓｍａｌｌ Ｐｏｓｉｔｉｖｅ Ｃｈａｎｇｅ）を有するリードアウト電圧Ｖｒｏが検出されるか、または図１３に示したように負の変動（Ｎｅｇａｔｉｖｅ Ｃｈａｎｇｅ）を有するリードアウト電圧Ｖｒｏが検出されるとノータッチと判断される。

タッチデータは、タッチデータメモリ３３８に保存され、ｑ−フレーム周期の間、タッチ状態が維持される。ここで、ｑは例えば、８または１６フレームである。従って、タッチデータが入力される周期の間、タッチ状態が続く。このとき、ノータッチデータがｑ−フレームの間に入力されると、前述のタッチ状態はノータッチ状態に変更される。詳しいタイミング図は、図１４に示す。

図１４は、本発明による正の差動データセンシングアルゴリズムを有するセンサーのタッチ判別を説明するための波形図である。

図１４を参照すると、基準データＤ（ｒ）は後続のリードアウト電圧Ｖｒｏの変動によって更新され、タッチ判別（Ｔｏｕｃｈ Ｊｕｄｇｉｎｇ）は、リードアウト電圧Ｖｒｏの絶対値ではなく、リードアウト電圧Ｖｒｏの差動要素に基づいて行われる。

即ち、タッチ判別は、正の差動データによって行われる。従って、タッチイベントの間のタッチ判別は、リードアウト電圧Ｖｒｏが上昇する期間にのみ行われる。

このとき、タッチ判別が１６×ｔＦのような基準データのリフレッシング周期（Ｒｅｆｅｒｅｎｃｅ Ｄａｔａ Ｒｅｆｒｅｓｈｉｎｇ Ｐｅｒｉｏｄ）内で発生すると、タッチ判別以後、８×ｔＦ周期まで、持続的なタッチとして認識される。ここで、ｔＦはラッチパルスの周期である。このようなアルゴリズムを利用してフレーム毎にタッチ判別が行われないときは、持続的なタッチとして認識される。

１６×ｔＦのような基準データのリフレッシング周期より長く更新されない場合は、基準データＤ（ｒ）が現在データＤ（ｎ）に更新される。このような、基準データＤ（ｒ）の更新は、一定のタッチ期間の減衰期間の間に、速いダブルクリックのような再タッチをセンシングするために重要である。

正の値を有するタッチ閾値データＴｔｈｐ、任意値を有するリセット閾値データＲｔｈｎ、及びｑ値は、タッチパネルのセンシング感度、リードアウト電圧の応答速度、ノイズレベル、または、適用されるタッチスクリーン製品に基づいて最適化されてもよい。

基準データＤ（ｒ）が負の電圧ノイズに更新されると、タッチイベントが無くてもタッチ状態と誤って判断されることがある。従って、ｍ回（ｍは、２より大きい自然数）の持続的なタッチ判別によりタッチイベントとして認識されるとすると、負の電圧ノイズに起因する誤動作は効果的に回避することができる。

続いて、以下においてタッチ状態の終了を定める他の方法について説明する。

図１５は、本発明による正の差動データセンシングアルゴリズムＰＤＳＡを有するタッチスクリーン装置のタッチ判別を説明するためのブロック図である。図１６は、ＰＤＳＡを説明するための波形図である。

図１５及び図１６を参照すると、タッチ状態の終了は、タッチイベント以後、現在データＤ（ｎ）と基準データＤ（ｒ）との間の差ｄＤが負のリセット閾値データＲｔｈｎより小さいとき（ｄＤ＜Ｒｔｈｎ）、１番目のタイミングを用いて定められる。ここで、ｄＤ＜Ｒｔｈｎのタイミングで、タッチ終了信号はタッチデータメモリ３３８に入力される。タッチデータは、タッチデータメモリ３３８に保存され、タッチ状態はタッチ終了信号が入力されるときまで維持される。即ち、前述の状態は持続的タッチと認識される。

上述の説明では、タッチ検出は、正の差動データから判別される。しかし、タッチ検出は、タッチパネルのデザインまたはセンサーの特性、適用されるタッチスクリーン製品によって、負の差動データからタッチ検出を判別することもできるため、正の差動データ及び負の差動データからタッチ検出を判別することもできる。

タッチパネルが長時間作動されると、リードアウト電圧は、タッチパネルに具備されるトランジスタまたはキャパシタの熱の影響による特性変動、ＤＣバイアスストレスによるトランジスタの閾値電圧シフト（Ｖｔｈ ｓｈｉｆｔ）などが起因して変動することがある。

タッチパネルの作動の際、１０時間の間に温度が２５℃から６０℃に変動されると、リードアウト電圧Ｖｒｏの全体的な変動は３Ｖと予測される。このようなリードアウト電圧Ｖｒｏの大きな変動を抑制するためにリセット電圧Ｖｒｅｓｅｔにより調整することができる。リセット電圧Ｖｒｅｓｅｔは、リセット電圧配線ＲＬを経由して全てのリセットトランジスタＲＳのソースに印加される。

以下において、リセット電圧Ｖｒｅｓｅｔの自動調整機能を有するタッチスクリーン装置を説明する。

図１７は、図１に示したタッチスクリーン表示装置の他の例を説明するブロック図である。

図１７を参照すると、タッチスクリーン装置はタッチパネル２００、タッチ位置検出部３００、及びリセット電圧調整部４００を含む。図７と比較すると、同一構成要素に対して、同一符号を与えており、その詳しい説明は省略する。

リセット電圧調整部４００は、演算部４１０、電圧分配部４２０、及びバッファアンプ４３０を含む。

演算部４１０は、基準データメモリ３３２に保存された全ての基準データＤ（ｒ）の平均値Ａ（ｒ）に基づいて現在リセット調整電圧（ｃｕｒｒｅｎｔ ｒｅｓｅｔ ａｄｊｕｓｔｍｅｎｔ ｖｏｌｔａｇｅ）ＶＲ（ｎ）を演算する。リードアウト電圧Ｖｒｏの平均値Ａ（ｒ）は基準データメモリ３３２から得てもよい。

演算部４１０は、下記の数式２に従って現在リセット調整電圧ＶＲ（ｎ）を得て電圧分配部４２０に提供する。

ここで、ＶＲ（ｎ）は現在リセット調整電圧、ＶＲ（ｎ−１）は現在リセット調整電圧よりも一つ前のリセット調整電圧（ｐｒｅｖｉｏｕｓ ｒｅｓｅｔ ａｄｊｕｓｔｍｅｎｔ ｖｏｌｔａｇｅ）、Ａ（ｒ）は全ての基準データＤ（ｒ）の平均値、ａは補正係数（ｃｏｍｐｅｎｓａｔｉｏｎ ｃｏｅｆｆｉｃｉｅｎｔ）である。

電圧分配部４２０は、第１抵抗Ｒ１及び可変抵抗ＶＲを含んで、演算部４１０から提供される現在リセット調整電圧ＶＲ（ｎ）に応答して電圧を分配する。

第１抵抗Ｒ１は、一端がグラウンド電圧に接続され、他端が第２ノードＮ２を経由してバッファアンプ４３０に接続される。

可変抵抗ＶＲは、一端が負の電圧（例えば、−５Ｖ）に接続され、他端が第２ノードＮ２に接続され、現在リセット調整電圧ＶＲ（ｎ）に従って変動された負の電圧を第２ノードＮ２に提供する。

バッファアンプ４３０の出力はリセット電圧Ｖｒｅｓｅｔとしてリセット電圧配線ＲＬを経由してセンシング部１４０に具備されるリセットトランジスタＲＳのソースに提供される。

リセット電圧Ｖｒｅｓｅｔが増加すると、リードアウト電流は増加し、ラッチされたリードアウト電圧Ｖｒｏは減少する。

従って、全ての基準データＤ（ｒ）の平均値Ａ（ｒ）が基準データＤ（ｔ）より大きいと、現在リセット調整電圧ＶＲ（ｎ）が増加する。

一方、全ての基準データＤ（ｒ）の平均値Ａ（ｒ）と基準データＤ（ｔ）が同一であるとき（Ａ（ｒ）＝Ｄ（ｔ））、現在リセット調整電圧ＶＲ（ｎ）は変動しない（ＶＲ（ｎ）＝ＶＲ（ｎ−１））。

補正係数（ａ）が大きいと、リードアウト電圧Ｖｒｏは、オーバーシュート（ｏｖｅｒｓｈｏｏｔ）するか或いはアンダーシュート（ｕｎｄｅｒｓｈｏｏｔ）または振動（ｖｉｂｒａｔｉｏｎ）する。

補正係数（ａ）が小さいと補正がなされず、リードアウト電圧Ｖｒｏが変動しない。

タッチスクリーン装置の動作の際に６０分間、温度が２８℃から４６℃に変動されるときの、シミュレーション結果の一例を図１８に示す。シミュレーションにおいて、初期可変抵抗ＶＲは１２ｋオーム、第１抵抗Ｒ１は３０ｋオーム、補正係数（ａ）は５、目標リードアウト電圧Ｖｒｏは１．５Ｖである。

図１８は、リセット電圧の自動調整を説明するためのシミュレーション結果を示す。

図１８を参照すると、元のリードアウト電圧Ｖｒｏは３．６Ｖであり、リセット電圧Ｖｒｅｓｅｔは−３．６Ｖである。しかし、目標値まで２分間調整されて、調整されたリードアウト電圧Ｖｒｏは１．５Ｖ、調整されたリセット電圧Ｖｒｅｓｅｔは、−１．７５Ｖとなる。

タッチスクリーン装置の動作温度が４６℃に増加すると、リセット電圧Ｖｒｅｓｅｔは−１．７５Ｖから−３．６Ｖに調整されてリードアウト電圧Ｖｒｏは目標電圧１．５Ｖを維持する。

以上、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明はかかる例に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと理解される。

前述の説明のように、本発明によると、タッチパネルに具備されるトランジスタの閾値電圧またはセンサーギャップの変更などによって起因されるリードアウト電圧の変動を補正することによって、間違ったタッチ判別を防ぐことができる。これによって、タッチ位置検出能力を向上させることができる。

Claims (10)

1. センシング部から検出されたリードアウト電流を積分する積分器と、
   前記積分器によって積分されたリードアウト電圧をデジタルデータに変換するアナログ−デジタルコンバータと、
   デジタル変換されたリードアウト電圧データの変動を補正して前記センシング部のタッチ有無を判別するデジタルプロセッシング回路と、を含むタッチ位置検出装置。
2. 前記デジタルプロセッシング回路は、
   基準データを保存する基準データメモリと、
   前記積分器にリセット信号を提供し、前記アナログ−デジタルコンバータにラッチパルスを提供する制御信号生成部と、
   タッチ有無を判別するために前記制御信号生成部から提供される制御信号に応答して、前記アナログ−デジタルコンバータから提供される現在データと前記基準データメモリから提供される基準データとの差と、閾値データとを比較するデジタル比較器と、を含むことを特徴とする請求項１記載のタッチ位置検出装置。
3. 前記デジタル比較器は、前記現在データと前記基準データとの差が負のリセット閾値データより小さいとき、前記基準データメモリに前記現在データを前記基準データとして更新することを特徴とする請求項２記載のタッチ位置検出装置。
4. 前記デジタル比較器は、前記現在データと前記基準データとの差が正のタッチ閾値データより大きいとき、前記センシング部のタッチ状態と判断してタッチ状態データを出力し、前記基準データメモリに前記現在データを前記基準データとして更新することを特徴とする請求項２記載のタッチ位置検出装置。
5. 前記デジタル比較器から提供される前記タッチ状態データを保存し、保存された前記タッチ状態データに従って一定数のフレームの間、タッチ状態を維持するかまたはノータッチ状態を維持するタッチデータメモリをさらに含むことを特徴とする請求項４記載のタッチ位置検出装置。
6. 前記デジタルプロセッシング回路は、前記現在データと前記基準データとの差が正の閾値データより大きいとき、タッチ状態と判断されることを特徴とする請求項２記載のタッチ位置検出装置。
7. 前記センシング部は、
   一端が現在ゲート配線よりも一つ前のゲート配線に接続された基準キャパシタと、
   タッチ動作に従ってキャパシタンスが変動されるセンシングキャパシタと、
   ゲートが前記センシングキャパシタの一端及び前記基準キャパシタの他端に接続され、ソースがバイアス電圧を伝達するバイアス電圧配線に接続され、ドレインがセンシング電圧を伝達するセンシング電圧配線に接続されるライティングトランジスタと、
   ゲートが前記現在ゲート配線に接続され、ソースがリセット電圧を伝達するリセット電圧配線に接続され、ドレインが前記センシングキャパシタの一端、前記基準キャパシタの他端、及び前記ライティングトランジスタのゲートに接続されたリセットトランジスタと、を含むことを特徴とする請求項１記載のタッチ位置検出装置。
8. 前記リセットトランジスタに供給されるリセット電圧を調整するリセット電圧調整部をさらに含み、
   前記リセット電圧調整部は、
   前記基準データメモリに保存された全ての基準データの平均値に基づいて現在リセット調整電圧を演算する演算部と、
   前記演算部から提供される前記現在リセット調整電圧に応答して電圧を分配する電圧分配部と、
   前記電圧分配部から提供される分配された前記電圧に応答して調整されたリセット電圧を前記リセットトランジスタに提供するバッファアンプを含むことを特徴とする請求項７記載のタッチ位置検出装置。
9. 前記演算部は、ＶＲ（ｎ）＝ＶＲ（ｎ−１）＋（Ａ（ｒ）−Ｄ（Ｔ））×ａ（ここで、ＶＲ（ｎ）は、前記現在リセット調整電圧、ＶＲ（ｎ−１）は前記現在リセット調整電圧よりも一つ前のリセット調整電圧、Ａ（ｒ）は全ての前記基準データの平均値、ａは補正係数）とする式に基づいて前記現在リセット調整電圧を前記電圧分配部に提供することを特徴とする請求項８記載のタッチ位置検出装置。
10. 前記センシング部は、複数個にグルーピングされ、
    前記デジタルプロセッシング回路は、前記デジタル比較器の各々から提供されるタッチ信号またはノータッチ信号の提供を受けて前記グルーピングされた前記センシング部がタッチ状態であるかまたはノータッチ状態であるかを判別する空間フィルタをさらに含むことを特徴とする請求項２記載のタッチ位置検出装置。

Images