Nothing Special   »   [go: up one dir, main page]

JP2010032789A - Image display device, and method of driving the same - Google Patents

Image display device, and method of driving the same Download PDF

Info

Publication number
JP2010032789A
JP2010032789A JP2008195071A JP2008195071A JP2010032789A JP 2010032789 A JP2010032789 A JP 2010032789A JP 2008195071 A JP2008195071 A JP 2008195071A JP 2008195071 A JP2008195071 A JP 2008195071A JP 2010032789 A JP2010032789 A JP 2010032789A
Authority
JP
Japan
Prior art keywords
light emission
period
power supply
emission period
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008195071A
Other languages
Japanese (ja)
Other versions
JP5247283B2 (en
Inventor
Akinori Sato
昭典 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2008195071A priority Critical patent/JP5247283B2/en
Publication of JP2010032789A publication Critical patent/JP2010032789A/en
Application granted granted Critical
Publication of JP5247283B2 publication Critical patent/JP5247283B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an image display device which has luminance easily corrected and is superior in visibility, wherein the luminance can be collectively controlled per frame in accordance with an image to be displayed, and to provide a method of driving the image display device. <P>SOLUTION: The image display device includes: a power supply which supplies a power based on an image of a frame unit to respective pixel circuits to cause light emitting elements of the pixel circuits to emit light simultaneously; a current detection part which detects a current value based on an applied voltage from the power supply; an emission period deriving part which derives a supply time which equalizes the supply amount of power to each pixel circuit to a prescribed value, as a calculated emission period on the basis of the detected current value; and a timing control part which simultaneously extinguishes light emitting elements of the pixel circuits at a timing when an emission duration after the start of emission has exceeded the calculated emission period. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、画像表示装置および画像表示装置の駆動方法に関する。   The present invention relates to an image display device and a driving method of the image display device.

従来から、発光型の画像表示装置として、CRT(ブラウン管)、FED(電界放出型ディスプレイ)、PDP(プラズマディスプレイ)、OLED(有機ELディスプレイ)等が知られている。これらの発光型ディスプレイにおいては、輝度が大きくなると、それに伴い消費電力が大きくなる。そのため、従来から輝度を一定値以下に制御することにより、消費電力を低下させる種々の技術が提案されている。例えば、特許文献1には、映像信号のライン単位で順次表示処理を行う画像表示装置において、映像輝度の平均値をライン単位毎に調整する技術が開示されている。また、特許文献2には、画像の全輝度レベルとデューティーサイクルとを対応付けたLUT(Look Up Table)に基づいて、現在のフレーム(画像)を表示する前に、フレームの輝度レベルに対応するデューティーサイクルを決定する技術が開示されている。   2. Description of the Related Art Conventionally, CRT (CRT), FED (Field Emission Display), PDP (Plasma Display), OLED (Organic EL Display) and the like are known as light emitting image display devices. In these light-emitting displays, as the luminance increases, the power consumption increases accordingly. For this reason, conventionally, various techniques for reducing power consumption by controlling the luminance to a certain value or less have been proposed. For example, Patent Document 1 discloses a technique for adjusting an average value of video luminance for each line unit in an image display apparatus that sequentially performs display processing for each line of a video signal. Japanese Patent Laid-Open No. 2004-228688 deals with the luminance level of a frame before displaying the current frame (image) based on a look-up table (LUT) that associates the total luminance level of the image with the duty cycle. Techniques for determining the duty cycle are disclosed.

特開平11−288246号公報Japanese Patent Laid-Open No. 11-288246 特表2007−528016号公報Special table 2007-528016

有機ELディスプレイにおいては、有機EL素子に流れる電流量に輝度が比例する。また、当該電流量によって有機EL素子の劣化が進行するため、上記輝度の調整機能は他の発光型の画像表示装置よりも要望が大きい。   In the organic EL display, the luminance is proportional to the amount of current flowing through the organic EL element. Further, since the deterioration of the organic EL element is advanced by the amount of current, the brightness adjustment function is more demanded than other light emitting image display devices.

しかしながら、上記特許文献1の技術では、各ラインの入力データの最大輝度と映像輝度の平均値の差異により各ライン輝度が異なるため、表示画面に輝度ムラが発生してしまうという問題がある。また、上記特許文献2の技術では、入力データ(フレーム)に対するLUTの与え方によっては、入力データの階調が明るくなるにつれて暗くなるような設定ができてしまう可能性があり、この場合、表示画面が不自然となる。また、入力データから全輝度レベルを求めるため、有機EL素子に流れる実際の電流量との間で誤差が発生し、想定した表示結果と異なる画面が表示される可能性がある。   However, the technique disclosed in Patent Document 1 has a problem in that luminance unevenness occurs on the display screen because the luminance of each line differs due to the difference between the maximum luminance of the input data of each line and the average value of the video luminance. In the technique of Patent Document 2, depending on how the LUT is given to input data (frame), there is a possibility that the setting becomes darker as the gradation of the input data becomes brighter. The screen is unnatural. Further, since the total luminance level is obtained from the input data, an error may occur between the actual amount of current flowing through the organic EL element, and a screen different from the assumed display result may be displayed.

本発明は、上記に鑑みてなされたものであって、表示対象となる画像に応じた輝度の制御を、フレーム毎に一括して行うことが可能な画像表示装置において、輝度補正が容易であるとともに視認性に優れた画像表示装置および画像表示装置の駆動方法を提供することを目的とする。   The present invention has been made in view of the above, and in an image display device capable of performing luminance control according to an image to be displayed in a batch for each frame, luminance correction is easy. An object of the present invention is to provide an image display device having excellent visibility and a driving method of the image display device.

上述した課題を解決し、目的を達成するために、請求項1にかかる発明は、発光素子を夫々有する複数の画素回路と、表示対象となるフレーム単位の画像に応じた電力を前記各画素回路に供給し、当該各画素回路の発光素子を一斉に発光させる電源部と、前記電源部からの供給電力に応じた電流値を検出する電流検出部と、前記電流検出部により検出された電流値に基づいて、前記画素回路への電力供給量が所定の値となるよう、前記電力の供給時間を計算発光期間として導出する発光期間導出部と、前記電源部を制御し、前記発光の開始からの発光継続期間が前記計算発光期間を経過したタイミングで、前記各画素回路の発光素子を一斉に消灯させるタイミング制御部と、を備えたことを特徴とする。   In order to solve the above-described problems and achieve the object, the invention according to claim 1 includes a plurality of pixel circuits each having a light emitting element, and power corresponding to an image in a frame unit to be displayed. A power supply unit that simultaneously emits light from the light emitting elements of the pixel circuits, a current detection unit that detects a current value according to power supplied from the power supply unit, and a current value detected by the current detection unit Based on the above, the light emission period deriving unit for deriving the power supply time as a calculated light emission period so that the amount of power supplied to the pixel circuit becomes a predetermined value, and the power supply unit are controlled. And a timing control unit that simultaneously turns off the light emitting elements of the pixel circuits at a timing when the light emission continuation period has passed the calculated light emission period.

また、請求項2にかかる発明は、請求項1にかかる発明において、前記発光期間導出部は、上限値となる所定の基準電力量を、前記電流検出部により検出された電流値と、前記電源部からの印加電圧との積から求まる電力で除算し、この結果を前記計算発光期間とすることを特徴とする。   The invention according to claim 2 is the invention according to claim 1, wherein the light emission period deriving unit determines a predetermined reference power amount that is an upper limit value as a current value detected by the current detection unit, and the power source. Dividing by the power obtained from the product of the applied voltage from the unit and the result is used as the calculated light emission period.

また、請求項3にかかる発明は、請求項1にかかる発明において、前記発光期間導出部は、前記電流検出部により検出された電流を時間積分し、この積分結果が上限値となる所定の基準電流量に達するまでの期間を、前記計算発光期間とすることを特徴とする。   According to a third aspect of the present invention, in the first aspect of the invention, the light emission period deriving unit time-integrates the current detected by the current detecting unit, and the integration result is an upper limit value. The period until the amount of current is reached is the calculated light emission period.

また、請求項4にかかる発明は、請求項1〜3の何れか一項にかかる発明において、前記発光期間導出部は、前記発光素子の発光開始直時に前記計算発光期間の導出を開始することを特徴とする。   The invention according to claim 4 is the invention according to any one of claims 1 to 3, wherein the light emission period deriving section starts deriving the calculated light emission period immediately after the light emission of the light emitting element. It is characterized by.

また、請求項5にかかる発明は、請求項1〜4の何れか一項にかかる発明において、前記タイミング制御部は、前記発光素子の発光開始から始まる所定の期間内において、前記発光素子の発光と消灯との割合を前記計算発光期間に基づいて制御することを特徴とする。   The invention according to claim 5 is the invention according to any one of claims 1 to 4, wherein the timing control unit emits light from the light emitting element within a predetermined period starting from light emission start of the light emitting element. The ratio between the light emission and the light extinction is controlled based on the calculated light emission period.

また、請求項6にかかる発明は、発光素子を夫々有する複数の画素回路と、表示対象となるフレーム単位の画像に応じた電力を前記各画素回路に供給し、当該各画素回路の発光素子を一斉に発光させる電源部と、前記電源部からの供給電力に応じた電流値を検出する電流検出部と、を備える画像表示装置の駆動方法であって、前記電流検出部により検出された電流値に基づいて、前記画素回路への電力供給量が所定の値となるよう、前記電力の供給時間を計算発光期間として導出する発光期間導出工程と、前記電源部を制御し、前記発光の開始からの発光継続期間が前記計算発光期間を経過したタイミングで、前記各画素回路の発光素子を一斉に消灯させるタイミング制御工程と、を含むことを特徴とする。   According to a sixth aspect of the present invention, a plurality of pixel circuits each having a light emitting element and power corresponding to an image of a frame unit to be displayed are supplied to each pixel circuit, and the light emitting element of each pixel circuit is provided. A method for driving an image display device, comprising: a power supply unit that emits light all at once; and a current detection unit that detects a current value according to power supplied from the power supply unit, wherein the current value detected by the current detection unit And a light emission period deriving step of deriving the power supply time as a calculated light emission period so that the power supply amount to the pixel circuit becomes a predetermined value, And a timing control step of simultaneously turning off the light emitting elements of the respective pixel circuits at the timing when the light emission continuation period has passed the calculated light emission period.

また、請求項7にかかる発明は、請求項6にかかる発明において、前記発光期間導出工程では、上限値となる所定の基準電力量を、前記電流検出部により検出された電流値と、前記電源部からの印加電圧との積から求まる電力で除算し、この結果を前記計算発光期間とすることを特徴とする。   The invention according to claim 7 is the invention according to claim 6, wherein, in the light emission period deriving step, a predetermined reference power amount that is an upper limit value is set to a current value detected by the current detection unit, and the power source. Dividing by the power obtained from the product of the applied voltage from the unit and the result is used as the calculated light emission period.

また、請求項8にかかる発明は、請求項6にかかる発明において、前記発光期間導出工程では、前記電流検出部により検出された電流を時間積分し、この積分結果が上限値となる所定の基準電流量に達するまでの期間を、前記計算発光期間とすることを特徴とする。   The invention according to claim 8 is the invention according to claim 6, wherein, in the light emission period deriving step, the current detected by the current detector is time-integrated, and the integration result is an upper limit value. The period until the amount of current is reached is the calculated light emission period.

また、請求項9にかかる発明は、請求項6〜8の何れか一項にかかる発明において、前記発光期間導出工程では、前記発光素子の発光開始直時に前記計算発光期間の導出を開始することを特徴とする。   The invention according to claim 9 is the invention according to any one of claims 6 to 8, wherein, in the light emission period derivation step, derivation of the calculated light emission period is started immediately after the light emission of the light emitting element. It is characterized by.

また、請求項10にかかる発明は、請求項6〜9の何れか一項にかかる発明において、前記タイミング制御工程では、前記発光素子の発光開始から始まる所定の期間内において、前記発光素子の発光と消灯との割合を前記計算発光期間に基づいて制御することを特徴とする。   The invention according to claim 10 is the invention according to any one of claims 6 to 9, wherein, in the timing control step, light emission of the light emitting element within a predetermined period starting from light emission start of the light emitting element. The ratio between the light emission and the light extinction is controlled based on the calculated light emission period.

本発明によれば、表示対象となるフレーム単位の画像に応じた供給電力の電流値に基づいて、各画素回路の発光素子への電力供給量が所定の値となる計算発光期間を導出し、発光の開始からの発光継続期間が前記計算発光期間を経過したタイミングで、各画素回路の発光素子を一斉に消灯させることで、発光継続期間中に供給される電力量を一定とする。これにより、表示対象となる画像に応じて各発光素子に流れる電流量を調整することが可能となるため、輝度補正が容易であるとともに視認性に優れた画像を表示することができる。   According to the present invention, a calculated light emission period in which the amount of power supplied to the light emitting elements of each pixel circuit is a predetermined value is derived based on the current value of the supplied power corresponding to the frame unit image to be displayed. By turning off the light emitting elements of the pixel circuits at the same time when the light emission continuation period from the start of light emission passes the calculated light emission period, the amount of power supplied during the light emission continuation period is made constant. Accordingly, it is possible to adjust the amount of current flowing through each light emitting element according to the image to be displayed, so that it is possible to display an image with easy brightness correction and excellent visibility.

以下、本発明の好適な実施の形態にかかる画像表示装置を図面に基づいて詳細に説明する。なお、以下の実施の形態によって本発明が限定されるものではない。   Hereinafter, an image display device according to a preferred embodiment of the present invention will be described in detail with reference to the drawings. Note that the present invention is not limited to the following embodiments.

[第1の実施形態]
<画像表示装置の概略構成>
図1は、以下の各実施形態の説明に好適な画像表示装置の概略構成を示す図である。図1において、画像表示装置の表示パネル10には、電源線、走査線等からなる制御線11および画像信号線12が配設されている。制御線11は、表示パネル10に設けられたラインドライバ13に接続されている。一方、画像信号線12は、制御線11と異なる方向に沿って配設されるとともに、表示パネル10に設けられたデータドライバ14に接続されている。なお、図1では、図示を省略しているが、表示パネル10は、有機EL素子を具備し、マトリクス状に配列された複数の画素回路を有しており、これらの画素回路には制御線11および画像信号線12が接続されている。
[First Embodiment]
<Schematic configuration of image display device>
FIG. 1 is a diagram showing a schematic configuration of an image display device suitable for explanation of each embodiment below. In FIG. 1, a display panel 10 of an image display device is provided with a control line 11 and an image signal line 12 including power lines, scanning lines, and the like. The control line 11 is connected to a line driver 13 provided on the display panel 10. On the other hand, the image signal line 12 is arranged along a direction different from the control line 11 and is connected to a data driver 14 provided on the display panel 10. Although not shown in FIG. 1, the display panel 10 includes a plurality of pixel circuits that include organic EL elements and are arranged in a matrix, and these pixel circuits include control lines. 11 and the image signal line 12 are connected.

ラインドライバ13は、例えばスイッチング素子等を内部に含む駆動用IC等を用いて構成することができ、制御線11への印加電圧の大きさや印加するタイミングを制御する。データドライバ14は、演算回路等を内部に含む駆動用IC等を用いて構成することができ、画像データや画像電位調整データに基づいて画像信号線12に供給するための画像信号電位を生成するとともに、生成した画像信号線電位を画像信号線12に供給するタイミングを制御する。   The line driver 13 can be configured using, for example, a driving IC or the like that includes a switching element or the like, and controls the magnitude of the voltage applied to the control line 11 and the timing of application. The data driver 14 can be configured using a driving IC or the like that includes an arithmetic circuit and the like, and generates an image signal potential to be supplied to the image signal line 12 based on image data and image potential adjustment data. At the same time, the timing for supplying the generated image signal line potential to the image signal line 12 is controlled.

また、画像表示装置は、画像データが入力される演算部20を備えている。演算部20は、入力された画像データに対して表示パネル10の表示形式に応じた所定の処理を施し、ラインドライバ13およびデータドライバ14に供給する。   The image display apparatus also includes a calculation unit 20 to which image data is input. The arithmetic unit 20 performs a predetermined process according to the display format of the display panel 10 on the input image data, and supplies the processed image data to the line driver 13 and the data driver 14.

なお、各制御線11、画像信号線12、ラインドライバ13およびデータドライバ14のレイアウトは、図1に示すレイアウトに限られるものではない。また、演算部20を表示パネル10の外部に配置する例を示しているが、表示パネル10内に配置することも可能である。   The layout of each control line 11, image signal line 12, line driver 13 and data driver 14 is not limited to the layout shown in FIG. Moreover, although the example which arrange | positions the calculating part 20 outside the display panel 10 is shown, it is also possible to arrange | position in the display panel 10. FIG.

<画素回路の構成>
図2は、例えば図1に示した表示パネル10に設けられる画素回路(1画素)の構成を示した図である。なお、図2において、第1電源線111、第2電源線112および走査線113は、制御線11に含まれる。
<Configuration of pixel circuit>
FIG. 2 is a diagram showing a configuration of a pixel circuit (one pixel) provided in the display panel 10 shown in FIG. 1, for example. In FIG. 2, the first power supply line 111, the second power supply line 112, and the scanning line 113 are included in the control line 11.

同図に示す画素回路は、表示パネル10上にマトリクス状に配列されており、各画素回路は、有機EL素子の一つである有機発光素子OLED、有機発光素子OLEDを駆動するためのドライバ素子である駆動トランジスタTd、閾値電圧の検出や画像信号電圧の印加を制御するスイッチングトランジスタTs、閾値電圧(Vth)や画像信号電位を保持する容量Csを備えている。なお、図2では、有機発光素子OLEDの容量をColedとして等価的に表している。   The pixel circuit shown in the figure is arranged in a matrix on the display panel 10, and each pixel circuit is an organic light emitting element OLED which is one of organic EL elements, and a driver element for driving the organic light emitting element OLED. A driving transistor Td, a switching transistor Ts for controlling detection of a threshold voltage and application of an image signal voltage, and a capacitor Cs for holding a threshold voltage (Vth) and an image signal potential. In FIG. 2, the capacity of the organic light emitting element OLED is equivalently expressed as Coled.

図2において、駆動トランジスタTdは、ゲート電極・ソース電極間に与えられる電位差に応じて有機発光素子OLEDに流れる電流量を制御するためのドライバ素子である。また、スイッチングトランジスタTsは、オン状態となったときに、駆動トランジスタTdのゲート電極とドレイン電極とを電気的に接続することにより、Coledに蓄積した電荷を駆動トランジスタTdのゲート電極からドレイン電極に向かって流し、駆動トランジスタTdのゲート電極・ソース電極間の電位差を駆動トランジスタTdの閾値電圧Vthに近づけるもしくは閾値電圧Vthとする機能(以下「Vth補償機能」という)を有している。   In FIG. 2, the drive transistor Td is a driver element for controlling the amount of current flowing through the organic light emitting element OLED according to the potential difference applied between the gate electrode and the source electrode. Further, when the switching transistor Ts is turned on, the gate electrode and the drain electrode of the driving transistor Td are electrically connected to each other so that the charge accumulated in the Coled is transferred from the gate electrode of the driving transistor Td to the drain electrode. And has a function of bringing the potential difference between the gate electrode and the source electrode of the drive transistor Td closer to the threshold voltage Vth of the drive transistor Td or setting the threshold voltage Vth (hereinafter referred to as “Vth compensation function”).

有機発光素子OLEDは、両端に閾値電圧以上の電位差(アノード−カソード間電圧)が生じることにより電流が流れ、発光する特性を有する素子である。具体的な構造や機能として、有機発光素子OLEDは、Al、Cu、ITO(Indium Tin Oxide)等によって形成されたアノード層およびカソード層と、アノード層とカソード層との間にフタルシアニン、トリスアルミニウム錯体、ベンゾキノリノラト、ベリリウム錯体等の有機系の材料によって形成された発光層とを少なくとも備えた構造を有し、発光層に注入された正孔と電子とが再結合することによって光を生じる機能を有する。   The organic light emitting element OLED is an element having a characteristic that current flows when a potential difference (anode-cathode voltage) equal to or higher than a threshold voltage is generated at both ends, and light is emitted. As a specific structure and function, the organic light emitting device OLED includes an anode layer and a cathode layer formed of Al, Cu, ITO (Indium Tin Oxide), and the like, and phthalocyanine and tris aluminum between the anode layer and the cathode layer. A light emitting layer formed of an organic material such as a complex, a benzoquinolinolato, a beryllium complex, and the like, and light is emitted by recombination of holes and electrons injected into the light emitting layer. Has the resulting function.

駆動トランジスタTdおよびスイッチングトランジスタTsは、例えば、薄膜トランジスタである。なお、以下に参照される各図面において、各薄膜トランジスタのチャネル(n型またはp型)については、n型、p型のいずれのタイプを用いてもよいが、本実施形態ではn型を用いるものとする。   The drive transistor Td and the switching transistor Ts are, for example, thin film transistors. In each drawing referred to below, the channel (n-type or p-type) of each thin film transistor may be either n-type or p-type. In this embodiment, n-type is used. And

第1電源線111および第2電源線112は、有機発光素子OLEDや駆動トランジスタTdに対して、これらの各動作期間に応ずる所定の電位(可変電位)を付与する。また、走査線113は、スイッチングトランジスタTsを制御するための信号を供給する。画像信号線12は、有機発光素子OLEDの発光輝度に対応する画像信号に比例した電荷を容量Csに供給する。   The first power supply line 111 and the second power supply line 112 apply a predetermined potential (variable potential) corresponding to each of these operation periods to the organic light emitting element OLED and the drive transistor Td. The scanning line 113 supplies a signal for controlling the switching transistor Ts. The image signal line 12 supplies a charge proportional to an image signal corresponding to the light emission luminance of the organic light emitting element OLED to the capacitor Cs.

<画素回路の動作>
つぎに、図2に示す画素回路の動作について、図2および図3を参照して説明する。ここで、図3は、図2に示す画素回路の動作を説明するためのシーケンス図である。図2に示す画素回路にあっては、図3に示すように、Csリセット期間、Vth検出準備期間、Vth検出期間、データ書込み期間、Coledリセット期間および発光期間という6つの期間を経て動作する。この制御シーケンスに示されるように、Csリセット、Vth検出準備、Vth検出、Coledリセットおよび発光は全画素一括であるが、データ書込みのみは走査線113ごとの順次走査である。
<Operation of pixel circuit>
Next, the operation of the pixel circuit shown in FIG. 2 will be described with reference to FIGS. Here, FIG. 3 is a sequence diagram for explaining the operation of the pixel circuit shown in FIG. In the pixel circuit shown in FIG. 2, as shown in FIG. 3, the pixel circuit operates through six periods: a Cs reset period, a Vth detection preparation period, a Vth detection period, a data writing period, a Coled reset period, and a light emission period. As shown in this control sequence, Cs reset, Vth detection preparation, Vth detection, Coled reset, and light emission are all pixels at once, but only data writing is sequential scanning for each scanning line 113.

(Csリセット期間)
Csリセット期間では、第1電源線111が高電位(VDD)、第2電源線112が高電位(VDD)、走査線113が高電位(VgH)、画像信号線12がゼロ電位(GND)とされる。この制御により、スイッチングトランジスタTsがオン、駆動トランジスタTdがオフとされ、第1電源線111→有機発光素子OLED→スイッチングトランジスタTs→容量Csという経路で電流が流れ、容量Csに所定の基準電位を印加することにより、容量Csの電位をリセットする。
(Cs reset period)
In the Cs reset period, the first power supply line 111 is at a high potential (VDD), the second power supply line 112 is at a high potential (VDD), the scanning line 113 is at a high potential (VgH), and the image signal line 12 is at a zero potential (GND). Is done. By this control, the switching transistor Ts is turned on and the driving transistor Td is turned off. A current flows through the path of the first power line 111 → the organic light emitting element OLED → the switching transistor Ts → the capacitor Cs, and a predetermined reference potential is applied to the capacitor Cs. By applying the voltage, the potential of the capacitor Cs is reset.

(Vth検出準備期間)
Vth検出準備期間では、第1電源線111がマイナス電位(−VE)、第2電源線112がゼロ電位(GND)、走査線113が低電位(VgL)、画像信号線12が高電位(VdH)とされる。この制御により、スイッチングトランジスタTsがオフ、駆動トランジスタTdがオンとされ、第2電源線112→駆動トランジスタTd→有機発光素子OLEDという経路で電流が流れ、有機発光素子OLEDが固有に有している素子容量(以下「素子容量Coled」と表記)に電荷が蓄積される。なお、このVth検出準備期間において、有機発光素子OLEDに電荷を蓄積する理由は、後述するVth検出期間に駆動トランジスタTdのゲート・ソース間電圧を閾値電圧に近づける際に、有機発光素子OLEDを駆動トランジスタTdのドレイン・ソース間に流す電流の供給源として作用させるためである。
(Vth detection preparation period)
In the Vth detection preparation period, the first power supply line 111 has a negative potential (−VE), the second power supply line 112 has a zero potential (GND), the scanning line 113 has a low potential (VgL), and the image signal line 12 has a high potential (VdH). ). By this control, the switching transistor Ts is turned off and the driving transistor Td is turned on, and a current flows through the path of the second power supply line 112 → the driving transistor Td → the organic light emitting element OLED, and the organic light emitting element OLED has inherently. Charge is accumulated in the element capacitance (hereinafter referred to as “element capacitance Coled”). The reason why charges are accumulated in the organic light emitting element OLED in this Vth detection preparation period is that the organic light emitting element OLED is driven when the gate-source voltage of the drive transistor Td is brought close to the threshold voltage in the Vth detection period described later. This is to act as a supply source of current flowing between the drain and source of the transistor Td.

(Vth検出期間)
Vth検出期間では、第1電源線111がゼロ電位(GND)、走査線113が高電位(VgH)とされる一方で、画像信号線12が高電位(VdH)に、第2電源線112がゼロ電位(GND)に維持される。この制御により、スイッチングトランジスタTsがオンとなり、駆動トランジスタTdのゲートとドレインとが接続される。
(Vth detection period)
In the Vth detection period, the first power supply line 111 is set to zero potential (GND) and the scanning line 113 is set to high potential (VgH), while the image signal line 12 is set to high potential (VdH) and the second power supply line 112 is set to It is maintained at zero potential (GND). By this control, the switching transistor Ts is turned on, and the gate and drain of the drive transistor Td are connected.

また、容量Csおよび有機発光素子OLEDに蓄積されていた電荷が放電され、容量Cs→スイッチングトランジスタTs→駆動トランジスタTd→第2電源線112および有機発光素子OLED→駆動トランジスタTd→第2電源線112という両経路での電流が流れる。そして、駆動トランジスタTdのゲート・ソース間電圧Vgsが閾値電圧Vthに達すると、駆動トランジスタTdがオフとなるため、結果的に、駆動トランジスタTdの閾値電圧Vthが検出される。   Further, the charges accumulated in the capacitor Cs and the organic light emitting element OLED are discharged, and the capacitor Cs → the switching transistor Ts → the driving transistor Td → the second power supply line 112 and the organic light emitting element OLED → the driving transistor Td → the second power supply line 112. Current flows through both paths. When the gate-source voltage Vgs of the drive transistor Td reaches the threshold voltage Vth, the drive transistor Td is turned off, and as a result, the threshold voltage Vth of the drive transistor Td is detected.

(データ書込み期間)
データ書込み期間では、画像信号電位(Vdata)を容量Csに反映させることにより、駆動トランジスタTdのゲート電位を所望電位に変化させることが行われる。より詳細には、第1電源線111がゼロ電位(GND)に、第2電源線112がゼロ電位(GND)にそれぞれ維持される。また、画像信号線12は、Vth検出期間時の印加電位(VdH)から画像信号電位(Vdata)を差し引いた分の電位(VdH−Vdata)とされ、走査線113は、データ書込み期間内の所定期間において、高電位(VgH)とされる。
(Data writing period)
In the data writing period, the gate potential of the driving transistor Td is changed to a desired potential by reflecting the image signal potential (Vdata) on the capacitor Cs. More specifically, the first power supply line 111 is maintained at zero potential (GND), and the second power supply line 112 is maintained at zero potential (GND). The image signal line 12 is set to a potential (VdH−Vdata) obtained by subtracting the image signal potential (Vdata) from the applied potential (VdH) during the Vth detection period, and the scanning line 113 is set to a predetermined value in the data writing period. In the period, a high potential (VgH) is set.

この制御により、スイッチングトランジスタTsがオンとなり、素子容量Coledに蓄積された電荷が放電され、有機発光素子OLED→スイッチングトランジスタTs→容量Csという経路で電流が流れる。すなわち、有機発光素子OLEDに蓄積されていた電荷が容量Csに移動する。この結果、容量Csには、画像信号電位(Vdata)に基づいて決定される所定の電荷が蓄積される。   By this control, the switching transistor Ts is turned on, the electric charge accumulated in the element capacitor Coled is discharged, and a current flows through the path of the organic light emitting element OLED → the switching transistor Ts → the capacitor Cs. That is, the charge accumulated in the organic light emitting element OLED moves to the capacitor Cs. As a result, a predetermined charge determined based on the image signal potential (Vdata) is accumulated in the capacitor Cs.

なお、データ書込み期間では、容量Csと有機発光素子OLEDとが直列に接続されるので、容量Csの一端(駆動トランジスタTdのゲートに接続される端)の電位の低下量は、画像信号線12の画像信号電位Vdataとはならず、容量Csと有機発光素子OLEDとの容量比の影響を受ける。   Note that, during the data write period, the capacitor Cs and the organic light emitting element OLED are connected in series, and therefore the amount of decrease in the potential of one end of the capacitor Cs (the end connected to the gate of the drive transistor Td) is the image signal line 12. The image signal potential Vdata is not affected by the capacitance ratio of the capacitor Cs and the organic light emitting element OLED.

(Coledリセット期間)
Coledリセット期間では、第1電源線111がマイナス電位(−VE)、第2電源線112もマイナス電位(−VE)とされる。一方、走査線113が低電位(VgL)に、画像信号線12が高電位(VdH)に維持される。このとき、スイッチングトランジスタTsがオフ、駆動トランジスタTdがオンとされ、有機発光素子OLED→駆動トランジスタTd→第2電源線112という経路で電流が流れ、有機発光素子OLEDに残存する電荷が放電される。なお、このColedリセット期間に素子容量Coledの電荷を放電する理由は、素子容量Coledの残存電荷による発光への影響を回避するためである。
(Coled reset period)
In the Coled reset period, the first power supply line 111 is set to a negative potential (−VE), and the second power supply line 112 is also set to a negative potential (−VE). On the other hand, the scanning line 113 is maintained at a low potential (VgL), and the image signal line 12 is maintained at a high potential (VdH). At this time, the switching transistor Ts is turned off, the driving transistor Td is turned on, a current flows through the path of the organic light emitting element OLED → the driving transistor Td → the second power supply line 112, and the charge remaining in the organic light emitting element OLED is discharged. . The reason for discharging the charge of the element capacitor Coled during this Coled reset period is to avoid the influence on the light emission by the remaining charge of the element capacitor Coled.

(発光期間)
発光期間では、第1電源線111が高電位(VDD)、第2電源線112がゼロ電位(GND)とされ、走査線113が低電位(VgL)に維持される。一方、画像信号線12は、画像データに応じた高電位(VdH)まで引き上げられ、そのレベルが維持される。すなわち、発光期間における発光開始時からの制御では、制御対象の画素回路における有機発光素子OLEDに流れる電流が所望の発光輝度を発光させるに必要な電流レベルとなるまで引き上げられる。
(Light emission period)
In the light emission period, the first power supply line 111 is set to a high potential (VDD), the second power supply line 112 is set to a zero potential (GND), and the scanning line 113 is maintained at a low potential (VgL). On the other hand, the image signal line 12 is pulled up to a high potential (VdH) corresponding to the image data, and the level is maintained. That is, in the control from the start of light emission in the light emission period, the current flowing through the organic light emitting element OLED in the pixel circuit to be controlled is increased until it reaches a current level necessary to emit a desired light emission luminance.

この制御により、駆動トランジスタTdのオン、スイッチングトランジスタTsのオフは継続される一方で、有機発光素子OLEDに順バイアスの電圧が印加されるので、有機発光素子OLED→駆動トランジスタTd→第2電源線112という経路で電流が流れ、有機発光素子OLEDが発光する。   By this control, the driving transistor Td is kept on and the switching transistor Ts is kept off, but a forward bias voltage is applied to the organic light emitting element OLED. Therefore, the organic light emitting element OLED → the driving transistor Td → the second power supply line. A current flows through a path 112, and the organic light emitting element OLED emits light.

<演算部の構成>
図4は、第1の実施形態にかかる演算部20の構成を示した図である。同図に示すように、演算部20は、電源IC21と、抵抗器22と、増幅器23と、A/D変換器24と、CPU25と、タイミングコントローラ26と、を備えている。
<Configuration of calculation unit>
FIG. 4 is a diagram illustrating a configuration of the calculation unit 20 according to the first embodiment. As shown in the figure, the arithmetic unit 20 includes a power supply IC 21, a resistor 22, an amplifier 23, an A / D converter 24, a CPU 25, and a timing controller 26.

電源IC21はレギュレータ等であって、タイミングコントローラ26から指示されるタイミングに従い、表示対象となる画像データに(フレーム)に応じた発光制御用の駆動電圧(VDD、VgH、VdH、Vdata、−VE、VgL等)を、抵抗器22を介して表示パネル10(ラインドライバ13およびデータドライバ14)に供給する。   The power supply IC 21 is a regulator or the like, and in accordance with the timing instructed from the timing controller 26, the light emission control drive voltages (VDD, VgH, VdH, Vdata, -VE, VgL or the like) is supplied to the display panel 10 (line driver 13 and data driver 14) via the resistor 22.

抵抗器22は、電流検出のためのセンス抵抗であって、増幅器23とともに電流検出部として機能する。増幅器23は、抵抗器22の両端に接続され、電源IC21からの印加電圧に伴い抵抗器22で検出された電流を電圧値に変換し、電流値としてA/D変換器24に出力する。また、A/D変換器24は、増幅器23からの出力、すなわち表示パネル10の各画素回路に流れる電流値をデジタル信号に変換し、CPU25に出力する。   The resistor 22 is a sense resistor for current detection, and functions as a current detection unit together with the amplifier 23. The amplifier 23 is connected to both ends of the resistor 22, converts the current detected by the resistor 22 according to the applied voltage from the power supply IC 21 into a voltage value, and outputs the voltage value to the A / D converter 24. The A / D converter 24 converts the output from the amplifier 23, that is, the current value flowing through each pixel circuit of the display panel 10 into a digital signal and outputs the digital signal to the CPU 25.

ここで、表示パネル10として7インチのパネルを用いた場合での、電流検出部の具体的な構成例について説明する。なお、電流検出部により検出されるピーク電流が500mA程度であるとし、後述する発光期間制御を開始する電流値を200mAとする。また、抵抗器22に生じる電位差の検出開始レベルを100mVとすると、抵抗器22として0.5Ωの抵抗を用いることになる。また、CPU25の電源は3.3Vであるとする。この条件の下、増幅器23を単電源のレールツレールオペアンプとすると、増幅器23への入力電圧はほぼ0Vとなるため、増幅器23の正電源はCPU25と同じ3.3Vを使用することができる。この場合、増幅器23が30倍に非反転増幅し、A/D変換器24に入力することで、CPU25では直に電圧値を得て、電流値を算出することができる。   Here, a specific configuration example of the current detection unit when a 7-inch panel is used as the display panel 10 will be described. It is assumed that the peak current detected by the current detector is about 500 mA, and the current value for starting the light emission period control described later is 200 mA. If the detection start level of the potential difference generated in the resistor 22 is 100 mV, a 0.5Ω resistor is used as the resistor 22. The power supply of the CPU 25 is assumed to be 3.3V. Under this condition, if the amplifier 23 is a rail-to-rail operational amplifier with a single power supply, the input voltage to the amplifier 23 is almost 0 V, so that the positive power supply of the amplifier 23 can use the same 3.3 V as the CPU 25. In this case, the amplifier 23 performs non-inverting amplification by 30 times and inputs it to the A / D converter 24, so that the CPU 25 can directly obtain the voltage value and calculate the current value.

CPU25は、マイクロプロセッサであって、A/D変換器24から入力される電流値と、予め定められた発光時の設定電力とに基づいて、表示パネル10の発光を継続する時間(以下、発光継続時間という)を算出し、タイミングコントローラ26に出力する。   The CPU 25 is a microprocessor, and is based on a current value input from the A / D converter 24 and a predetermined set power at the time of light emission (hereinafter referred to as light emission). Is calculated and output to the timing controller 26.

具体的に、CPU25は、表示パネル10の発光時における供給電力の積算量のWs(単位は電力×時間)が、A/D変換器24から入力される電流値Iと、電源IC21からの印加電圧Vと、電力供給時間Tmとの積に等しいことから、下記式(1)を用いてTmの値を算出し、これを計算発光期間Tmとしてタイミングコントローラ26に出力する。
Tm=Ws/(I・V) (1)
Specifically, the CPU 25 applies the current value I input from the A / D converter 24 and the application from the power supply IC 21 as Ws (unit: power × time) of the integrated power supply when the display panel 10 emits light. Since it is equal to the product of the voltage V and the power supply time Tm, the value of Tm is calculated using the following equation (1), and this is output to the timing controller 26 as the calculated light emission period Tm.
Tm = Ws / (I · V) (1)

ここで、電源IC21から供給された電力に対応する“I・V”、即ち、表示パネル10の消費電力は、表示対象となる画像データの特性に応じて変動する。具体的には、画像データを表示する際の輝度レベル、即ち画像データの明度特性に応じて消費電力の値は変動する。例えば、白の背景に黒のテキスト表示等の明度の高い画像データでは、黒の背景に白のテキスト表示等の明度の低い画像データと比べて表示する際の消費電力が大きくなる。そのため、上記式(1)により導出される計算発光期間Tmは、表示対象となる画像データの明度が高いほど小さな値となり、明度が低いほど大きな値となる。つまり、CPU25は、電流検出部により検出された電流値に基づいて、表示パネル10への電力供給量が所定の値Wsとなるよう、電力の供給時間を計算発光期間Tmとして導出する。   Here, “I · V” corresponding to the power supplied from the power supply IC 21, that is, the power consumption of the display panel 10 varies according to the characteristics of the image data to be displayed. Specifically, the value of power consumption varies depending on the luminance level when displaying image data, that is, the brightness characteristic of the image data. For example, image data with high brightness such as black text display on a white background consumes more power than image data with low brightness such as white text display on a black background. Therefore, the calculated light emission period Tm derived from the above equation (1) becomes smaller as the lightness of the image data to be displayed is higher, and becomes larger as the lightness is lower. That is, the CPU 25 derives the power supply time as the calculated light emission period Tm so that the power supply amount to the display panel 10 becomes the predetermined value Ws based on the current value detected by the current detection unit.

なお、Ws及びVの値は、発光開始以前の表示パネル10の設定時に定められているものとする。具体的には、CPU25の内蔵ROMや外部ROM等の記憶素子(何れも図示せず)に予め記憶された値、又は、外部からシリアルインタフェース等の通信手段(図示せず)を介して入力された値が、CPU25にセットされるものとする。   Note that the values of Ws and V are determined at the time of setting the display panel 10 before the start of light emission. Specifically, a value stored in advance in a storage element (not shown) such as a built-in ROM or an external ROM of the CPU 25 or input from the outside via a communication means (not shown) such as a serial interface. The value is set in the CPU 25.

タイミングコントローラ26は、例えばカウンタや演算回路等を内部に含む駆動用IC等を用いて構成することができ、経過時間を計時するタイマ部261による計時結果に基づいて上述した各期間の開始と終了とを制御し、フレームバッファ等の外部装置から入力されるフレーム単位の画像データを表示パネル10に表示させる駆動電圧の供給タイミングを電源IC21に指示する。   The timing controller 26 can be configured using, for example, a driving IC or the like that includes a counter, an arithmetic circuit, and the like. The timing controller 26 starts and ends the above-described periods based on the time measurement result by the timer unit 261 that measures the elapsed time. And the power supply IC 21 is instructed to supply the drive voltage at which the display panel 10 displays image data in units of frames input from an external device such as a frame buffer.

具体的に、タイミングコントローラ26は、上述したColedリセット期間の終了後、予め定められた初期値Tiを発光継続期間Tとして設定すると、電源IC21およびCPU25に発光期間の開始を指示するとともに、タイマ部261による発光期間の計時を開始することで当該発光期間を開始する。なお、初期値Tiは、駆動波形の発光期間で設定可能な最長のものと同一であるものとする。また、初期値Tiは、タイミングコントローラ26のレジスタに、ROM等の記憶素子(何れも図示せず)に予め記憶された値、又は、外部からシリアルインタフェース等の通信手段を介して入力された値がセットされるものとする。   Specifically, when the predetermined initial value Ti is set as the light emission duration T after the end of the Coled reset period described above, the timing controller 26 instructs the power supply IC 21 and the CPU 25 to start the light emission period, and The light emission period is started by starting the measurement of the light emission period by H.261. The initial value Ti is the same as the longest value that can be set in the light emission period of the drive waveform. The initial value Ti is a value stored in advance in a storage element (not shown) such as a ROM in the register of the timing controller 26, or a value input from the outside via a communication means such as a serial interface. Shall be set.

また、タイミングコントローラ26は、発光期間の開始後、CPU25から入力される計算発光期間Tmと、現在設定されている発光継続期間T(=Ti)とを比較し、Tmの値がTi未満の場合、このTmの値を発光継続期間Tとして設定し直す。さらに、タイミングコントローラ26は、タイマ部261による計時が発光継続期間Tに達すると、電源IC21に表示パネル10の消灯を指示することで、当該表示パネル10を消灯状態とする。なお、タイマ部261による計時時間が発光期間に達した場合には、タイミングコントローラ26は、電源IC21およびCPU25に発光期間の終了を指示するものとする。   Further, the timing controller 26 compares the calculated light emission period Tm input from the CPU 25 with the currently set light emission duration T (= Ti) after the start of the light emission period, and the value of Tm is less than Ti. The value of Tm is reset as the light emission duration T. Further, when the timing by the timer unit 261 reaches the light emission continuation period T, the timing controller 26 instructs the power supply IC 21 to turn off the display panel 10 to turn off the display panel 10. When the time measured by the timer unit 261 reaches the light emission period, the timing controller 26 instructs the power supply IC 21 and the CPU 25 to end the light emission period.

ここで、計算発光期間Tmが初期値Ti未満である場合に、当該Tmを発光継続期間に採用する理由は以下のとおりである。画像データを表示する場合での見え方の特性として、白の背景に黒のテキスト表示等の明度の高い画像データを表示する際には、輝度レベルを低下させた状態で表示しても視認性がさほど悪化しないことが分かっている。上述したように、画像データの明度が高いほどより多くの電力を消費することになるが、最大輝度まで引き上げなくとも、画像データの明度特性に応じた輝度レベルを設定することで、視認性を維持することが可能である。そのため、タイミングコントローラ26では、CPU25により画像データの明度に応じて導出された計算発光期間Tmが初期値Ti未満の場合には、このTmを発光継続期間とし、当該発光継続期間に達した場合に表示パネル10を消灯することで輝度を抑制する。この制御により、画像データの視認性を維持し、且つ、当該画像データの表示にかかる消費電力を抑えることが可能となる。   Here, when the calculated light emission period Tm is less than the initial value Ti, the reason for adopting the Tm as the light emission continuation period is as follows. When displaying image data with high brightness, such as black text display on a white background, the visibility of the image data is displayed even when the brightness level is reduced. Is known not to deteriorate so much. As described above, the higher the brightness of the image data, the more power is consumed, but the visibility can be improved by setting the brightness level according to the brightness characteristics of the image data without increasing the brightness to the maximum brightness. It is possible to maintain. Therefore, in the timing controller 26, when the calculated light emission period Tm derived by the CPU 25 according to the brightness of the image data is less than the initial value Ti, this Tm is set as the light emission continuation period, and the light emission continuation period is reached. The luminance is suppressed by turning off the display panel 10. With this control, it is possible to maintain the visibility of the image data and suppress the power consumption required for displaying the image data.

<演算部の動作>
次に、図5を参照して、表示パネル10の発光時における演算部20の動作について説明する。なお、図5は、演算部20により実行される発光期間の制御に係る処理(発光期間制御処理)の手順を示したフローチャートである。
<Operation of calculation unit>
Next, the operation of the calculation unit 20 when the display panel 10 emits light will be described with reference to FIG. FIG. 5 is a flowchart showing a procedure of a process related to the control of the light emission period (light emission period control process) executed by the calculation unit 20.

まず、タイミングコントローラ26は、Coledリセット期間の終了直後、発光継続期間Tとして予め定められた初期値Tiを設定する(ステップS11)。次いで、タイミングコントローラ26は、電源IC21およびCPU25に発光開始を指示するとともに、タイマ部261による計時を開始する(ステップS12)。これにより、電源IC21では、タイミングコントローラ26から指示されたタイミングに従い、表示対象の画像データに応じた駆動電圧の印加を開始することで、当該表示パネル10の各有機発光素子OLEDを一括点灯させる。   First, immediately after the end of the Coled reset period, the timing controller 26 sets a predetermined initial value Ti as the light emission continuation period T (step S11). Next, the timing controller 26 instructs the power supply IC 21 and the CPU 25 to start light emission and starts measuring time by the timer unit 261 (step S12). As a result, the power supply IC 21 starts application of the drive voltage according to the image data to be displayed according to the timing instructed from the timing controller 26, thereby turning on the organic light emitting elements OLED of the display panel 10 at once.

一方、当該一括点灯の直後、CPU25では、タイミングコントローラ26からの指示に応じ、電流検出部(抵抗器22、増幅器23)により検出された電流値IをA/D変換器24を介して読み込むと(ステップS13)、上記式(1)を用いて計算発光期間Tmを算出する(ステップS14)。なお、一括点灯直後は、負荷の容量成分へのラッシュ電流が発生するため、タイミングコントローラ26からの指示を受けてから所定時間(例えば、0.5ms)経過後に、電流値Iを読み込む態様としてもよい。   On the other hand, immediately after the collective lighting, the CPU 25 reads the current value I detected by the current detection unit (resistor 22, amplifier 23) via the A / D converter 24 in accordance with an instruction from the timing controller 26. (Step S13), the calculated light emission period Tm is calculated using the above equation (1) (Step S14). Since a rush current to the capacitive component of the load is generated immediately after the collective lighting, the current value I may be read after a predetermined time (for example, 0.5 ms) has elapsed after receiving an instruction from the timing controller 26. Good.

タイミングコントローラ26では、CPU25により算出された計算発光期間Tmを読み込むと、ステップS11で設定した発光継続期間T(=Ti)と比較し、Tmの値がTi未満か否かを判定する(ステップS15)。ここで、Tmの値がTi以上と判定した場合(ステップS15;No)には、ステップS17の処理に直ちに移行する。また、ステップS15において、Tmの値がTi未満と判定した場合(ステップS15;Yes)には、タイミングコントローラ26は、発光継続期間TにTmを設定し(ステップS16)、ステップS18の処理に移行する。   In the timing controller 26, when the calculated light emission period Tm calculated by the CPU 25 is read, it is compared with the light emission continuation period T (= Ti) set in step S11 to determine whether or not the value of Tm is less than Ti (step S15). ). Here, if it is determined that the value of Tm is equal to or greater than Ti (step S15; No), the process immediately proceeds to step S17. In Step S15, when it is determined that the value of Tm is less than Ti (Step S15; Yes), the timing controller 26 sets Tm to the light emission continuation period T (Step S16), and proceeds to the process of Step S18. To do.

続くステップS17において、タイミングコントローラ26は、ステップS12で開始したタイマ部261による計時時間が発光継続期間Tに達するまで待機する(ステップS17;No)。タイミングコントローラ26は、タイマ部261による計時時間が発光継続期間Tに達したと判定すると(ステップS17;Yes)、電源IC21に消灯を指示する(ステップS18)。これにより、電源IC21では、タイミングコントローラ26から指示されたタイミングに従い、表示パネル10への電力供給を制御することで、当該表示パネル10の各有機発光素子OLEDを消灯状態へと移行させる。なお、タイマ部261により計時結果が発光期間に達した場合には、電源IC21およびCPU25に発光期間の終了を指示することは上述したとおりである。   In subsequent step S17, the timing controller 26 waits until the time measured by the timer unit 261 started in step S12 reaches the light emission continuation period T (step S17; No). When the timing controller 26 determines that the time measured by the timer unit 261 has reached the light emission duration T (step S17; Yes), the timing controller 26 instructs the power supply IC 21 to turn off (step S18). As a result, the power supply IC 21 controls the power supply to the display panel 10 according to the timing instructed from the timing controller 26, thereby shifting each organic light emitting element OLED of the display panel 10 to the unlit state. As described above, when the timer unit 261 reaches the light emission period, the power supply IC 21 and the CPU 25 are instructed to end the light emission period.

続いて、タイミングコントローラ26は、上述したCsリセット期間、Vth検出準備期間、Vth検出期間、データ書込み期間、Coledリセット期間の各々に応じたタイミングで電源IC21を制御することで、次の発光期間の準備を行い(ステップS19)、ステップS11の処理に再び戻る。   Subsequently, the timing controller 26 controls the power supply IC 21 at a timing corresponding to each of the above-described Cs reset period, Vth detection preparation period, Vth detection period, data write period, and Coled reset period, so that the next light emission period. Preparation is made (step S19), and the process returns to step S11 again.

ここで、図3を参照して、上記発光期間制御処理の動作のタイミングについて説明する。Coledリセット期間の終了後、タイミングコントローラ26により発光継続期間T(=Ti)が設定され、電源IC21から発光期間に応じた電圧が表示パネル10に印加されることで発光期間が開始されると、この開始直後の“P1”のタイミングで、電流検出部は電流値Iを検出する。   Here, the operation timing of the light emission period control process will be described with reference to FIG. After the end of the Coled reset period, the light emission continuation period T (= Ti) is set by the timing controller 26, and when the light emission period is started by applying a voltage corresponding to the light emission period from the power supply IC 21 to the display panel 10, At the timing of “P1” immediately after the start, the current detection unit detects the current value I.

CPU25は、電流検出部が検出した電流値Iに基づいて、上記式(1)により計算発光期間Tmを算出する。ここで、計算発光期間Tmが図3に示した期間であったとすると、Tm<Tiであるため、タイミングコントローラ26は、発光継続期間TをTmに設定し、このTmに到達する“P2”のタイミングで表示パネル10の発光を停止し消灯状態とする。なお、図3では、発光停止方法として、第2電源線112を高電位(VDD)とすることで、有機発光素子OLEDに流れる電流を停止し消灯状態とする例を示しているが、有機発光素子OLEDに流れる電流を停止することが可能であれば、この例に限定されないものとする。例えば、図2の構成を用いた場合には、画像信号線12の電位を下げることで、OLEDに流れる電流を停止することができる。   The CPU 25 calculates the calculated light emission period Tm by the above equation (1) based on the current value I detected by the current detection unit. Here, if the calculated light emission period Tm is the period shown in FIG. 3, since Tm <Ti, the timing controller 26 sets the light emission continuation period T to Tm, and “P2” of reaching “Tm”. At the timing, the light emission of the display panel 10 is stopped and turned off. FIG. 3 shows an example of the light emission stopping method, in which the second power supply line 112 is set to a high potential (VDD) to stop the current flowing through the organic light emitting element OLED and turn it off. The present invention is not limited to this example as long as the current flowing through the element OLED can be stopped. For example, when the configuration of FIG. 2 is used, the current flowing through the OLED can be stopped by lowering the potential of the image signal line 12.

図6は、画像データの階調と、その表示にかかる消費電力との関係を示した図である。同図において、横軸は画像データの階調を表し、黒色に対応する階調0から右方向に行くほど白色に近付く、つまり、明度がより高くなることを意味している。また、縦軸は画像データの表示にかかる消費電力(電源IC21からの供給電力)を表しており、上方向に行くほどより大きな消費電力を要することを意味している。   FIG. 6 is a diagram showing the relationship between the gradation of the image data and the power consumption for the display. In the figure, the horizontal axis represents the gradation of the image data, which means that the color approaches white as it goes to the right from gradation 0 corresponding to black, that is, the brightness becomes higher. The vertical axis represents power consumption for displaying image data (power supplied from the power supply IC 21), which means that higher power consumption is required in the upward direction.

上述したように、表示パネル10の消費電力は、画像データの階調レベル(明度)に比例して上昇することになるが、上記発光期間制御処理を行うことで、或るレベル以上の階調を有した画像データの表示にかかる消費電力を一定の消費電力、即ち、Wsとすることができる。消費電力が一定となる階調の値は、上記式(1)のWsやVにより定まることになるが、図6の例ではそのレベルを階調g1としている。なお、発光期間制御処理を行わずに画像データを表示した場合には、図中破線で示したように階調レベルに応じて消費電力も上昇し続けることになるため、上記した視認性の観点からすると、不要な電力消費が行われていることがわかる。   As described above, the power consumption of the display panel 10 increases in proportion to the gradation level (brightness) of the image data. However, by performing the light emission period control process, the gradation more than a certain level is obtained. The power consumption required to display image data having a constant power consumption, that is, Ws can be set. The gradation value at which the power consumption is constant is determined by Ws and V in the above equation (1). In the example of FIG. 6, the level is gradation g1. Note that when image data is displayed without performing the light emission period control process, the power consumption will continue to increase in accordance with the gradation level as shown by the broken line in the figure. Therefore, it can be seen that unnecessary power consumption is being performed.

以上のように、第1の実施形態によれば、表示対象となるフレーム単位の画像に応じた供給電力の電流値に基づいて、各画素回路の発光素子への電力供給量が所定の値となる計算発光間を導出し、発光の開始からの発光継続期間が前記計算発光期間を経過したタイミングで、各画素回路の発光素子を一斉に消灯させることで、発光継続期間中に供給される電力量を一定とする。これにより、表示対象となる画像に応じて各発光素子に流れる電流量を調整することが可能となるため、輝度補正が容易であるとともに視認性に優れた画像を表示することができる。   As described above, according to the first embodiment, the power supply amount to the light emitting element of each pixel circuit is set to a predetermined value based on the current value of the supply power corresponding to the frame unit image to be displayed. The power supplied during the light emission continuation period is derived by simultaneously turning off the light emitting elements of the pixel circuits at the timing when the light emission continuation period from the start of light emission has passed the calculation light emission period. Keep the amount constant. Accordingly, it is possible to adjust the amount of current flowing through each light emitting element according to the image to be displayed, so that it is possible to display an image with easy brightness correction and excellent visibility.

なお、本実施形態では、上記式(1)を用いて計算発光期間Tmを算出したが、他の式を用いて算出することとしてもよい。例えば、上記式(1)に任意の係数やオフセット値を組み込むことで、使用環境に応じて計算発光期間Tmの値を調整する態様としてもよい。   In the present embodiment, the calculated light emission period Tm is calculated using the above formula (1), but may be calculated using another formula. For example, it is good also as an aspect which adjusts the value of the calculation light emission period Tm according to a use environment by incorporating arbitrary coefficients and offset values in the said Formula (1).

また、本実施形態では、電流検出部(抵抗器22、増幅器23)を電源IC21から表示パネル10への経路上に設けたが、電源IC21の印加電圧に応じた電流を検出できれば、これに限らないものとする。   In the present embodiment, the current detection unit (resistor 22, amplifier 23) is provided on the path from the power supply IC 21 to the display panel 10. However, the present invention is not limited to this as long as the current corresponding to the applied voltage of the power supply IC 21 can be detected. Make it not exist.

例えば、電源IC21から印加される駆動波形の電位が正極15V、負極0Vであるような場合、増幅器23の正電源が15V以上となり、高耐圧のA/D変換器が必要となる。この場合、通常のA/D変換器を使うためには、電源IC21からの印加電圧を分圧して増幅器23に入力することになるが、感度が低くなるという問題がある。また、その感度を補うためには抵抗器22の抵抗値を大きくする必要があるが、電流検出時における消費電力が増大することになる。このような場合、駆動波形の負極が0Vになるので、図7に示したように、負極側に抵抗器22を接続して電流を検出することで、抵抗器22の抵抗値を小さくすることができる。ここで、図7は、電流検出部(抵抗器22、増幅器23)が接続される位置の他の態様を示した図である。   For example, when the potential of the drive waveform applied from the power supply IC 21 is positive electrode 15V and negative electrode 0V, the positive power supply of the amplifier 23 is 15V or more, and a high withstand voltage A / D converter is required. In this case, in order to use a normal A / D converter, the applied voltage from the power supply IC 21 is divided and input to the amplifier 23, but there is a problem that sensitivity is lowered. Further, in order to compensate for the sensitivity, the resistance value of the resistor 22 needs to be increased, but power consumption at the time of current detection increases. In such a case, since the negative electrode of the drive waveform is 0 V, as shown in FIG. 7, the resistance value of the resistor 22 is reduced by detecting the current by connecting the resistor 22 to the negative electrode side. Can do. Here, FIG. 7 is a diagram showing another aspect of the position where the current detection unit (resistor 22, amplifier 23) is connected.

また、抵抗器22の抵抗値は表示パネル10のパネルサイズに依存するが、抵抗器22から増幅器23への入力は100mV程度となることが好ましく、例えば、中小型パネルを用いる場合、その値は0.5Ω程度となる。この場合、電流検出部の消費電力は大きくはないが、携帯機器等の機器では、さらなる省電力化が求められる。そのため、図8に示したように、抵抗器22と並列に当該抵抗器22よりも低抵抗なFET(電界効果トランジスタ)27を設け、タイミングコントローラ26による制御により、FET27の導通/非導通を制御する構成することで、電流検出部が消費する電力をより小さくすることができる。ここで、図8は、電流検出部(抵抗器22、増幅器23)が接続される位置の他の態様を示した図である。   Further, although the resistance value of the resistor 22 depends on the panel size of the display panel 10, the input from the resistor 22 to the amplifier 23 is preferably about 100 mV. It becomes about 0.5Ω. In this case, the power consumption of the current detection unit is not large, but further power saving is required for devices such as portable devices. Therefore, as shown in FIG. 8, an FET (field effect transistor) 27 having a resistance lower than that of the resistor 22 is provided in parallel with the resistor 22, and the conduction / non-conduction of the FET 27 is controlled by the timing controller 26. With this configuration, the power consumed by the current detection unit can be further reduced. Here, FIG. 8 is a diagram showing another aspect of the position where the current detection unit (resistor 22, amplifier 23) is connected.

具体的には、電流検出部による電流検出時にFET27を非導通とする制御信号がタイミングコントローラ26から出力される。このとき、電流は抵抗器22を通じて流れることになるので、増幅器23は、当該抵抗器22の両端電圧を検出することによって画素回路に流れる電流が検出される。なお、電流検出部による電流検出時以外の期間には、FET27を導通させる制御信号がタイミングコントローラ26から出力され、画素回路に流れる電流は抵抗器22を流れることなく、より低抵抗なFET27を流れることになる。このように、電流検出部にFET27を設け、電流検出時か否かに応じて、タイミングコントローラ26によりFET27の非導通/導通を制御することで、電流検出部が消費する電力をより小さくすることができる。   Specifically, the timing controller 26 outputs a control signal for turning off the FET 27 when the current detection unit detects a current. At this time, since the current flows through the resistor 22, the amplifier 23 detects the current flowing through the pixel circuit by detecting the voltage across the resistor 22. Note that, during a period other than when the current is detected by the current detection unit, a control signal for making the FET 27 conductive is output from the timing controller 26, and the current flowing through the pixel circuit flows through the lower resistance FET 27 without flowing through the resistor 22. It will be. In this way, the FET 27 is provided in the current detection unit, and the non-conduction / conduction of the FET 27 is controlled by the timing controller 26 according to whether or not the current is detected, thereby reducing the power consumed by the current detection unit. Can do.

[第2の実施形態]
次に、第2の実施形態として、図1に示した画像表示装置に設けられる演算部20の他の構成例について説明する。なお、第1の実施形態と同様の構成要素については、同一の符号を付与し説明を省略する。
[Second Embodiment]
Next, as the second embodiment, another configuration example of the calculation unit 20 provided in the image display apparatus illustrated in FIG. 1 will be described. In addition, about the component similar to 1st Embodiment, the same code | symbol is provided and description is abbreviate | omitted.

<演算部の構成>
図9は、第2の実施形態にかかる演算部30の構成の一例を示した図である。同図に示したように、演算部30は、電源IC21と、抵抗器22と、増幅器23と、積分器31と、比較器32と、タイミングコントローラ33と、を備えている。
<Configuration of calculation unit>
FIG. 9 is a diagram illustrating an example of the configuration of the calculation unit 30 according to the second embodiment. As shown in the figure, the arithmetic unit 30 includes a power supply IC 21, a resistor 22, an amplifier 23, an integrator 31, a comparator 32, and a timing controller 33.

積分器31は、増幅器23から出力される電流値を時間積分し、この積分結果となる電流量に応じた電圧を比較器32に出力する。また、積分器31は、タイミングコントローラ33から入力されるリセット信号に応じて、時間積分の開始と積分結果のリセットとを行う。   The integrator 31 integrates the current value output from the amplifier 23 with time, and outputs a voltage corresponding to the amount of current that is the integration result to the comparator 32. Further, the integrator 31 starts time integration and resets the integration result in response to a reset signal input from the timing controller 33.

比較器32は、積分器31から出力される電圧と、予め定められた基準電圧とを比較し、積分器31からの印加電圧が基準電圧以上の場合、タイミングコントローラ33への出力を高電位(High)とする。なお、積分器31からの印加電圧が基準電圧未満の場合、タイミングコントローラ33への出力は低電位(Low)であるものとする。   The comparator 32 compares the voltage output from the integrator 31 with a predetermined reference voltage. When the applied voltage from the integrator 31 is equal to or higher than the reference voltage, the output to the timing controller 33 is a high potential ( High). When the applied voltage from the integrator 31 is less than the reference voltage, the output to the timing controller 33 is assumed to be a low potential (Low).

タイミングコントローラ33は、タイミングコントローラ26と同様、カウンタや演算回路等を内部に含む駆動用IC等を用いて構成することができ、経過時間を計時するタイマ部261による計時結果に基づいて上述した各期間の開始と終了とを制御し、フレームバッファ等の外部装置から入力されるフレーム単位の画像データを表示パネル10に表示させるための駆動電圧の供給タイミングを電源IC21に指示する。   Similar to the timing controller 26, the timing controller 33 can be configured using a driving IC or the like that includes a counter, an arithmetic circuit, and the like, and each of the above-described timing controllers 33 based on the time measurement result by the timer unit 261 that measures the elapsed time. The start and end of the period are controlled, and the power supply IC 21 is instructed to supply driving voltage for displaying image data in units of frames input from an external device such as a frame buffer on the display panel 10.

具体的に、タイミングコントローラ33は、上述したColedリセット期間の終了後、予め定められた初期値Tiを発光継続期間Tとして設定すると、電源IC21に発光期間の開始を指示するとともに、積分器31に時間積分の開始を指示するリセット信号を出力し、タイマ部261による発光期間の計時を開始することで当該発光期間を開始する。なお、電源IC21に出力する発光期間の開始/終了を指示する制御信号を、時間積分の開始/積分結果のリセットを指示するリセット信号として積分器31に出力することとしてもよい。   Specifically, when the timing controller 33 sets a predetermined initial value Ti as the light emission duration T after the end of the above Coled reset period, the timing controller 33 instructs the power supply IC 21 to start the light emission period and also instructs the integrator 31. A reset signal instructing the start of time integration is output, and the light emission period is started by starting the time measurement of the light emission period by the timer unit 261. Note that a control signal instructing start / end of the light emission period to be output to the power supply IC 21 may be output to the integrator 31 as a reset signal instructing start of time integration / reset of integration results.

また、タイミングコントローラ33は、発光期間において、タイマ部261による計時時間が発光継続期間T(=Ti)に達するか、又は、比較器32から高電位(High)の信号が入力されると、電源IC21に表示パネル10の消灯を指示する。ここで、比較器32からの入力が高電位となった場合に表示パネル10の消灯を指示する理由は、第1の実施形態で説明した発光継続期間TにTmを採用する理由と同様である。なお、タイマ部261による計時時間が発光期間に達した場合には、電源IC21に発光期間の終了を指示するとともに、積分器31に積分結果のリセットを指示するリセット信号を出力するものとする。   In addition, the timing controller 33 is activated when the time measured by the timer unit 261 reaches the light emission continuation period T (= Ti) or a high potential (High) signal is input from the comparator 32 during the light emission period. The IC 21 is instructed to turn off the display panel 10. Here, the reason why the display panel 10 is instructed to be turned off when the input from the comparator 32 becomes a high potential is the same as the reason why Tm is used for the light emission duration T described in the first embodiment. . When the time measured by the timer unit 261 reaches the light emission period, the power supply IC 21 is instructed to end the light emission period, and the integrator 31 is configured to output a reset signal instructing the integrator 31 to reset the integration result.

<演算部の動作>
次に、図10を参照して、表示パネル10の発光時における演算部30の動作について説明する。
<Operation of calculation unit>
Next, with reference to FIG. 10, the operation of the calculation unit 30 when the display panel 10 emits light will be described.

図10は、演算部30により実行される発光期間の制御に係る処理(発光期間制御処理)の手順を示したフローチャートである。まず、タイミングコントローラ33は、Coledリセット期間の終了直後、発光継続期間Tとして予め定められた初期値Tiを設定する(ステップS21)。次いで、タイミングコントローラ33は、電源IC21に発光の開始を指示するとともに、積分器31に時間積分の開始を指示するリセット信号を出力し、タイマ部261による計時を開始する(ステップS22)。これにより、電源IC21では、タイミングコントローラ33から指示されたタイミングに従い、表示対象の画像データに応じた駆動電圧の印加を開始することで、当該表示パネル10の各有機発光素子OLEDを一括点灯させる。   FIG. 10 is a flowchart showing the procedure of the process related to the light emission period control (light emission period control process) executed by the calculation unit 30. First, immediately after the end of the Coled reset period, the timing controller 33 sets a predetermined initial value Ti as the light emission continuation period T (step S21). Next, the timing controller 33 instructs the power supply IC 21 to start light emission, and outputs a reset signal that instructs the integrator 31 to start time integration, and starts the time measurement by the timer unit 261 (step S22). As a result, the power supply IC 21 starts the application of the drive voltage according to the image data to be displayed according to the timing instructed by the timing controller 33, thereby turning on the organic light emitting elements OLED of the display panel 10 at once.

一方、積分器31では、タイミングコントローラ26から指示されたタイミングで、増幅器23から出力された電流値の時間積分を開始すると(ステップS23)、この積分結果に応じた電圧を比較器32に出力する(ステップS24)。次いで、比較器32は、積分器31からの電圧と、所定の基準電圧とを比較すると、この比較結果に応じたレベルの信号をタイミングコントローラ33に出力する(ステップS25)。   On the other hand, the integrator 31 starts time integration of the current value output from the amplifier 23 at the timing instructed by the timing controller 26 (step S23), and outputs a voltage corresponding to the integration result to the comparator 32. (Step S24). Next, the comparator 32 compares the voltage from the integrator 31 with a predetermined reference voltage, and outputs a signal having a level corresponding to the comparison result to the timing controller 33 (step S25).

タイミングコントローラ33では、ステップS22で開始したタイマ部261による計時時間が発光継続期間T(=Ti)に達するか、又は、比較器32から高電位(High)の信号が入力されるまで待機する(ステップS26;No)。ステップS26において、何れか一方の条件を満たしたと判定すると(ステップS26;Yes)、タイミングコントローラ33は、電源IC21に消灯を指示する(ステップS27)。これにより、電源IC21では、タイミングコントローラ26から指示されたタイミングで、表示パネル10への印加電圧を制御することで、当該表示パネル10の各有機発光素子OLEDを消灯状態へと移行させる。なお、タイマ部261により計時結果が発光期間に達した場合には、電源IC21に発光期間の終了を指示するとともに、積分器31に積分結果のリセットを指示するリセット信号を出力することは上述したとおりである。   The timing controller 33 waits until the time measured by the timer unit 261 started in step S22 reaches the light emission continuation period T (= Ti) or a high potential (High) signal is input from the comparator 32 ( Step S26; No). If it is determined in step S26 that any one of the conditions is satisfied (step S26; Yes), the timing controller 33 instructs the power supply IC 21 to turn off (step S27). As a result, the power supply IC 21 controls the voltage applied to the display panel 10 at the timing instructed by the timing controller 26 to shift each organic light emitting element OLED of the display panel 10 to the unlit state. As described above, when the timer unit 261 reaches the light emission period, the power supply IC 21 is instructed to end the light emission period and the integrator 31 is instructed to output a reset signal instructing the integration result to be reset. It is as follows.

続いて、タイミングコントローラ26は、上述したCsリセット期間、Vth検出準備期間、Vth検出期間、データ書込み期間、Coledリセット期間の各々に応じたタイミングで電源IC21を制御することで、次の発光期間の準備を行い(ステップS28)、ステップS21の処理に再び戻る。   Subsequently, the timing controller 26 controls the power supply IC 21 at a timing corresponding to each of the above-described Cs reset period, Vth detection preparation period, Vth detection period, data write period, and Coled reset period, so that the next light emission period. Preparation is performed (step S28), and the process returns to step S21 again.

以下、図11を参照し、上記発光期間制御処理時において、演算部30の各機能部から出力される信号レベルの状態について説明する。   Hereinafter, with reference to FIG. 11, the state of the signal level output from each functional unit of the calculation unit 30 during the light emission period control process will be described.

図11では、3つの画像データ(フレーム)を表示することを前提としており、図中A1〜A3の各期間が各フレームについての処理期間を表している。また、各処理期間で処理されるフレームは夫々異なる画像特性(明度特性)を有しており、A1〜A3の処理期間にかけて段階的に暗い画像から明るい画像となっている。なお、各処理期間のうち、“B”の期間は、上述したCsリセット期間、Vth検出準備期間、Vth検出期間、データ書込み期間及びColedリセット期間からなる準備期間を意味しており、“C”の期間は初期値Tiにより定まる発光継続期間(=発光期間)を意味している。また、各グラフの横軸は時間経過を表し、縦軸は信号の大きさを表している。   In FIG. 11, it is assumed that three image data (frames) are displayed, and each period A1 to A3 in the figure represents a processing period for each frame. The frames processed in each processing period have different image characteristics (brightness characteristics), and gradually change from a dark image to a bright image over the processing periods A1 to A3. Of the processing periods, the period “B” means a preparation period including the above-described Cs reset period, Vth detection preparation period, Vth detection period, data write period, and Coled reset period, and “C”. This period means the light emission continuation period (= light emission period) determined by the initial value Ti. Also, the horizontal axis of each graph represents the passage of time, and the vertical axis represents the magnitude of the signal.

準備期間Bの後、タイミングコントローラ33による制御に従い、電源IC21が発光期間に応じた電圧を表示パネル10に印加すると、増幅器23は、抵抗器22で検出された電流を電圧値に変換し、電流値として積分器31に出力する。このとき、上述したように、表示パネル10へ供給電力は画像データの明度特性に応じて変動する。そのため、A1〜A3の各処理期間において増幅器23から出力される電流値は、画像が明るいほど大きな値となっている。   After the preparation period B, when the power supply IC 21 applies a voltage corresponding to the light emission period to the display panel 10 according to the control by the timing controller 33, the amplifier 23 converts the current detected by the resistor 22 into a voltage value, The value is output to the integrator 31. At this time, as described above, the power supplied to the display panel 10 varies according to the brightness characteristic of the image data. Therefore, the current value output from the amplifier 23 in each processing period A1 to A3 is larger as the image is brighter.

また、積分器31では、増幅器23が出力する電流値を時間積分し、この積分結果に応じた電圧を比較器32に出力する。積分結果は入力された電流値の大きさに比例するため、処理対象となるフレームの画像が明るいほど単位時間あたりに出力される電圧値は大きくなる。   The integrator 31 integrates the current value output from the amplifier 23 with time, and outputs a voltage corresponding to the integration result to the comparator 32. Since the integration result is proportional to the magnitude of the input current value, the voltage value output per unit time increases as the image of the frame to be processed becomes brighter.

比較器32では、積分器31から出力された電圧と、所定の基準電圧とを比較し、この比較結果に応じて高電位(High)又は低電位(Low)の信号をタイミングコントローラ33に出力する。ここで、基準電圧が図中に示したThであるとすると、処理期間A2、A3で処理されるフレームについては、積分器31からの出力がThと一致したタイミングE1、E2の夫々で、タイミングコントローラ33への出力は高電位となる。なお、処理期間A1で処理されるフレームについては、積分器31からの出力がThに満たないため、比較器32からの出力は低電位のまま維持される。   The comparator 32 compares the voltage output from the integrator 31 with a predetermined reference voltage, and outputs a high potential (High) or low potential (Low) signal to the timing controller 33 according to the comparison result. . Here, assuming that the reference voltage is Th shown in the figure, for the frames processed in the processing periods A2 and A3, the timings E1 and E2 when the output from the integrator 31 coincides with Th, respectively. The output to the controller 33 becomes a high potential. For the frame processed in the processing period A1, since the output from the integrator 31 is less than Th, the output from the comparator 32 is maintained at a low potential.

タイミングコントローラ33は、タイマ部261による計時時間が発光継続期間T(=Ti)に達するか、又は、比較器32から高電位の信号が入力されるまで待機し、何れか一方の条件を満たすと、表示パネル10を消灯状態とする。そのため、A1の期間で処理されるフレームについては、発光継続期間Tに対応する期間D1に達したタイミングで増幅器23からの出力は低下する。   The timing controller 33 waits until the time measured by the timer unit 261 reaches the light emission continuation period T (= Ti) or a high-potential signal is input from the comparator 32, and when either condition is satisfied. The display panel 10 is turned off. Therefore, for the frame processed in the period A1, the output from the amplifier 23 decreases at the timing when the period D1 corresponding to the light emission continuation period T is reached.

一方、A2の期間で処理されるフレームについては、比較器32からの出力が高電位となったE1のタイミングで増幅器23からの出力は低下する。そのため、期間D2は当初の期間C(D1)よりも短いものとなっている。また同様に、A3の期間で処理されるフレームについては、比較器32からの出力が高電位となったE2のタイミングで増幅器23からの出力は低下する。そのため、期間D3は、当初の期間C(D1)や、処理期間A2での期間D2よりも短いものとなっている。   On the other hand, for the frame processed in the period A2, the output from the amplifier 23 decreases at the timing E1 when the output from the comparator 32 becomes a high potential. Therefore, the period D2 is shorter than the initial period C (D1). Similarly, for the frame processed in the period A3, the output from the amplifier 23 decreases at the timing E2 when the output from the comparator 32 becomes a high potential. Therefore, the period D3 is shorter than the initial period C (D1) and the period D2 in the processing period A2.

また、タイミングコントローラ33は、発光期間終了のタイミングで、積算結果のリセットを指示するリセット信号を積分器31に出力する。なお、図11では、リセット信号が低電位(Low)のとき積算結果のリセットを指示し、リセット信号が高電位(High)のとき時間積分の実行を指示するものとしている。   In addition, the timing controller 33 outputs a reset signal that instructs resetting of the integration result to the integrator 31 at the timing of the end of the light emission period. In FIG. 11, the reset of the integration result is instructed when the reset signal is at a low potential (Low), and the execution of time integration is instructed when the reset signal is at a high potential (High).

なお、上記発光期間制御処理の動作のタイミングは、第1の実施形態において図3を用いて説明したタイミングと同様となる。また、タイミングコントローラ33による発光停止方法は、第1の実施形態と同様、第2電源線112を高電位(VDD)とすることで、有機発光素子OLEDに流れる電流を停止し消灯状態としてもよいし、他の方法を用いてもよい。   Note that the timing of the light emission period control process is the same as that described with reference to FIG. 3 in the first embodiment. In addition, the light emission stopping method by the timing controller 33 may stop the current flowing through the organic light emitting element OLED and turn it off by setting the second power supply line 112 to a high potential (VDD) as in the first embodiment. However, other methods may be used.

以上のように、第2の実施形態によれば、表示対象となるフレーム単位の画像に応じた供給電力の電流値に基づいて、各画素回路の発光素子への電力供給量が所定の値となる計算発光期間を導出し、発光の開始からの発光継続期間が前記計算発光期間を経過したタイミングで、各画素回路の発光素子を一斉に消灯させることで、発光継続期間中に供給される電力量を一定とする。これにより、表示対象となる画像に応じて各発光素子に流れる電流量を調整することが可能となるため、輝度補正が容易であるとともに視認性に優れた画像を表示することができる。   As described above, according to the second embodiment, the power supply amount to the light emitting element of each pixel circuit is set to a predetermined value based on the current value of the supply power corresponding to the frame unit image to be displayed. The calculated light emission period is derived, and at the timing when the light emission continuation period from the start of light emission has passed the calculated light emission period, the light emitting elements of each pixel circuit are turned off all at once, thereby supplying power supplied during the light emission continuation period. Keep the amount constant. Accordingly, it is possible to adjust the amount of current flowing through each light emitting element according to the image to be displayed, so that it is possible to display an image with easy brightness correction and excellent visibility.

以上、発明の実施の形態について説明したが、本発明はこれに限定されるものではなく、本発明の主旨を逸脱しない範囲での種々の変更、置換、追加等が可能である。   The embodiment of the invention has been described above, but the present invention is not limited to this, and various modifications, substitutions, additions, and the like can be made without departing from the gist of the present invention.

例えば、上記実施形態では、表示パネル10の画素回路を図2に示した構成としたが、これに限らず、各画素回路に対する発光制御を全画素回路で一斉に行うことが可能な一括発光方式に対応した構成であれば、本願発明を適用することが可能である。以下、上記実施形態の変形例として、一括発光方式に対応する画素回路の他の構成について説明する。   For example, in the above-described embodiment, the pixel circuit of the display panel 10 is configured as shown in FIG. 2, but the present invention is not limited to this, and a collective light emission method capable of performing light emission control for each pixel circuit all at once. If it is the structure corresponding to, this invention can be applied. Hereinafter, as a modification of the above-described embodiment, another configuration of the pixel circuit corresponding to the collective light emission method will be described.

図12は、図1に示した表示パネル10に設けられる画素回路(1画素)の他の構成例を示した図である。図12に示す画素回路は、発光手段である有機発光素子OLED、有機発光素子OLEDを駆動するためのドライバ手段である駆動トランジスタTd、閾値電圧を検出する際に主として用いられる閾値電圧検出用トランジスタTth、第1の容量素子として閾値電圧を保持する第1の容量Cs1と、第2の容量素子として画像信号電圧を保持する第2の容量Cs2と、画像信号電圧の印加を制御するスイッチングトランジスタTsと、を備える。なお、図12には、有機発光素子OLEDの容量をColedとして等価的に表している。   FIG. 12 is a diagram showing another configuration example of the pixel circuit (one pixel) provided in the display panel 10 shown in FIG. The pixel circuit shown in FIG. 12 includes an organic light emitting element OLED that is a light emitting means, a drive transistor Td that is a driver means for driving the organic light emitting element OLED, and a threshold voltage detecting transistor Tth that is mainly used when detecting a threshold voltage. A first capacitor Cs1 that holds a threshold voltage as a first capacitor, a second capacitor Cs2 that holds an image signal voltage as a second capacitor, and a switching transistor Ts that controls application of the image signal voltage . In FIG. 12, the capacity of the organic light emitting element OLED is equivalently expressed as Coled.

図13は、図12に示した画素回路での発光制御の一例を示したシーケンス図である。同図に示したように、図12の画素回路は、閾値電圧検出期間、有機発光素子初期化期間、データ書込み期間および発光期間という4つの期間を経て動作する。この制御シーケンスに示されるように、閾値電圧検出、有機発光素子初期化および発光は全画素一括であるが、データ書込みのみは走査線113ごとの順次走査である。   FIG. 13 is a sequence diagram showing an example of light emission control in the pixel circuit shown in FIG. As shown in the figure, the pixel circuit of FIG. 12 operates through four periods, a threshold voltage detection period, an organic light emitting element initialization period, a data writing period, and a light emission period. As shown in this control sequence, threshold voltage detection, organic light emitting element initialization, and light emission are all pixels at once, but only data writing is sequential scanning for each scanning line 113.

(閾値電圧検出期間)
閾値電圧検出期間では、第1電源線111がゼロ電位(GND)とされ、第2電源線112が電源電位(VDD)とされ、Tth制御線114が高電位(VgH)とされ、走査線113が高電位(VgH)とされ、画像信号線12がゼロ電位(GND)とされる。この制御によって、スイッチングトランジスタTsがオン、閾値電圧検出用トランジスタTthがオン、駆動トランジスタTdがオンとされる。その結果、駆動トランジスタTdのソース電極に対するゲート電極の電位が閾値電圧Vthに達するまで素子容量Coled、第1の容量Cs1および第2の容量Cs2に蓄積された電荷が放電され、駆動トランジスタTd→第1電源線111という経路で電流が流れる。そして、駆動トランジスタTdのゲート電極−ソース電極間の電位差が閾値電圧Vthに達すると、駆動トランジスタTdがオフとなり、この時点で、第1と第2の容量Cs1,Cs2の両端には閾値電圧Vthの電圧が生じる。
(Threshold voltage detection period)
In the threshold voltage detection period, the first power supply line 111 is set to zero potential (GND), the second power supply line 112 is set to power supply potential (VDD), the Tth control line 114 is set to high potential (VgH), and the scanning line 113 is set. Is set to a high potential (VgH), and the image signal line 12 is set to a zero potential (GND). By this control, the switching transistor Ts is turned on, the threshold voltage detection transistor Tth is turned on, and the drive transistor Td is turned on. As a result, the charges accumulated in the element capacitor Coled, the first capacitor Cs1 and the second capacitor Cs2 are discharged until the potential of the gate electrode with respect to the source electrode of the drive transistor Td reaches the threshold voltage Vth, and the drive transistor Td → the second capacitor Cd2 A current flows through a path of one power line 111. When the potential difference between the gate electrode and the source electrode of the drive transistor Td reaches the threshold voltage Vth, the drive transistor Td is turned off. At this time, the threshold voltage Vth is applied to both ends of the first and second capacitors Cs1 and Cs2. Is generated.

(有機発光素子初期化期間)
有機発光素子初期化期間では、第1電源線111のゼロ電位(GND)と、走査線113の高電位(VgH)が維持される一方で、第2電源線112がゼロ電位(GND)とされ、Tth制御線114が低電位(VgL)とされる。また、画像信号線12には、たとえば画像信号電圧の最大電位(Vdh)が供給される。この制御によって、スイッチングトランジスタTsがオン、閾値電圧検出用トランジスタTthがオフ、駆動トランジスタTdがオンとされる。その結果、駆動トランジスタTd→素子容量Coled、および駆動トランジスタTd→第2の容量Cs2という経路で電流が流れ、素子容量Coledおよび第2の容量Cs2に残存していた電荷と、上記の経路で流れてきた電流による電荷とが中和される。この動作によって、素子容量Coled自身の残存電荷による発光への影響が回避される。また、第2の容量Cs2に溜まっていた電荷がなくなるので、第2の容量Cs2の両端にかかっていた閾値電圧Vthもゼロ電位(GND)となり、その結果、第1の容量Cs1にのみその両端に閾値電圧Vthがかかることになる。
(Organic light emitting device initialization period)
In the organic light emitting element initialization period, the zero potential (GND) of the first power supply line 111 and the high potential (VgH) of the scanning line 113 are maintained, while the second power supply line 112 is set to zero potential (GND). , The Tth control line 114 is set to a low potential (VgL). The image signal line 12 is supplied with, for example, the maximum potential (Vdh) of the image signal voltage. By this control, the switching transistor Ts is turned on, the threshold voltage detection transistor Tth is turned off, and the drive transistor Td is turned on. As a result, a current flows through the path of the driving transistor Td → the element capacitance Coled, and the driving transistor Td → the second capacity Cs2, and the charge remaining in the element capacitance Coled and the second capacity Cs2 flows along the above path. Neutralizes the charge generated by the current. By this operation, the influence on the light emission due to the residual charge of the element capacitor Coled itself is avoided. Further, since there is no charge accumulated in the second capacitor Cs2, the threshold voltage Vth applied to both ends of the second capacitor Cs2 becomes zero potential (GND), and as a result, only the first capacitor Cs1 has both ends thereof. Therefore, the threshold voltage Vth is applied.

(書込み期間)
書込み期間では、第1電源線111と第2電源線112のゼロ電位(GND)と、Tth制御線114の低電位(VgL)が維持される一方で、走査線113による走査信号と画像信号線12による画像信号に応じた所定のレベルの信号電位が供給される。本実施の形態にかかる書込み処理では、全画素一括ではなく、走査線113ごとの順次走査が行われる。この制御によって、画像信号線12からはその画素に応じた画像信号電位Vdata(≦VdH)が供給され、スイッチングトランジスタTs→第2の容量Cs2→駆動トランジスタTd→第1電源線111という経路で電流が流れ、第2の容量Cs2には画像信号電位Vdataに応じた電荷が保持されることになる。なお、図13中の画像信号線12における網掛け部は、画像信号に応じた最大VdHまでの所定の電圧が印加されることを示している。
(Writing period)
In the writing period, the zero potential (GND) of the first power supply line 111 and the second power supply line 112 and the low potential (VgL) of the Tth control line 114 are maintained, while the scanning signal and the image signal line by the scanning line 113 are maintained. A signal potential of a predetermined level corresponding to the image signal by 12 is supplied. In the writing process according to the present embodiment, sequential scanning is performed for each scanning line 113 instead of all pixels at once. By this control, an image signal potential Vdata (≦ VdH) corresponding to the pixel is supplied from the image signal line 12, and a current flows through a path of switching transistor Ts → second capacitor Cs 2 → drive transistor Td → first power supply line 111. Thus, the electric charge corresponding to the image signal potential Vdata is held in the second capacitor Cs2. The shaded portion in the image signal line 12 in FIG. 13 indicates that a predetermined voltage up to the maximum VdH corresponding to the image signal is applied.

(発光期間)
発光期間では、第1電源線111が電源電位(VDD)とされる一方で、第2電源線112がゼロ電位(GND)に維持され、Tth制御線114は低レベル(VgL)に維持される。また、走査線113は低レベル(VgL)とされ、画像信号線12はゼロ電位(GND)とされる。このとき、駆動トランジスタTdの閾値電圧を保持する第1の容量Cs1と画像信号に応じた画像信号電圧を保持する第2の容量Cs2とが直列に接続され、両者の電圧の和Vth+Vdataが駆動トランジスタTdのゲート電極とソース電極との間に印加される。その結果、駆動トランジスタTdがオンとなり、第1電源線111→駆動トランジスタTd→有機発光素子OLED→第2電源線112という経路で電流が流れ、有機発光素子OLEDが発光する。
(Light emission period)
In the light emission period, the first power supply line 111 is set to the power supply potential (VDD), while the second power supply line 112 is maintained at the zero potential (GND), and the Tth control line 114 is maintained at the low level (VgL). . Further, the scanning line 113 is set to a low level (VgL), and the image signal line 12 is set to a zero potential (GND). At this time, the first capacitor Cs1 that holds the threshold voltage of the drive transistor Td and the second capacitor Cs2 that holds the image signal voltage corresponding to the image signal are connected in series, and the sum Vth + Vdata of both voltages is the drive transistor. Applied between the gate electrode and the source electrode of Td. As a result, the drive transistor Td is turned on, a current flows through the path of the first power supply line 111 → the drive transistor Td → the organic light emitting element OLED → the second power supply line 112, and the organic light emitting element OLED emits light.

図12の回路においても、図2の画素回路と同様に、表示対象となる画像データ(フレーム)に応じて、表示パネル10の発光継続期間を制御することができる。具体的には、上述した第1、第2の実施形態と同様、発光期間の開始直後(例えば、図13中、“P3”のタイミング)において、電流検出部(抵抗器22、増幅器23)で検出した電流値に基づき、第1の実施形態又は第2の実施形態の発光期間制御処理を行うことで、画像データに応じた計算発光期間(発光継続期間)Tmが経過する“P4”のタイミングまで、表示パネル10を発光状態とすることができる。   Also in the circuit of FIG. 12, similarly to the pixel circuit of FIG. 2, the light emission continuation period of the display panel 10 can be controlled according to the image data (frame) to be displayed. Specifically, as in the first and second embodiments described above, immediately after the start of the light emission period (for example, the timing of “P3” in FIG. 13), the current detection unit (resistor 22, amplifier 23). The timing of “P4” at which the calculated light emission period (light emission duration) Tm corresponding to the image data elapses by performing the light emission period control processing of the first embodiment or the second embodiment based on the detected current value. Until this time, the display panel 10 can be in a light emitting state.

なお、図13では、発光停止方法として、第2電源線112を高電位(VDD)とすることで、有機発光素子OLEDに流れる電流を停止し、表示パネル10を消灯状態とする例を示しているが、有機発光素子OLEDに流れる電流を停止することが可能であれば、この例に限定されないものとする。   Note that FIG. 13 shows an example in which the second power supply line 112 is set to a high potential (VDD) to stop the current flowing through the organic light emitting element OLED and the display panel 10 is turned off as the light emission stopping method. However, the present invention is not limited to this example as long as the current flowing through the organic light emitting element OLED can be stopped.

以上のように、本発明にかかる画像表示装置およびその駆動方法は、画素回路における発光輝度の改善に大きく寄与することができる発明として有用である。   As described above, the image display device and the driving method thereof according to the present invention are useful as an invention that can greatly contribute to the improvement of the light emission luminance in the pixel circuit.

本発明の好適な実施の形態にかかる画像表示装置の構成を示した図である。It is the figure which showed the structure of the image display apparatus concerning suitable embodiment of this invention. 図1に示した表示パネルに設けられる画素回路(1画素)の構成を示した図である。FIG. 2 is a diagram illustrating a configuration of a pixel circuit (one pixel) provided in the display panel illustrated in FIG. 1. 図2に示した画素回路の動作を説明するためのシーケンス図である。FIG. 3 is a sequence diagram for explaining the operation of the pixel circuit shown in FIG. 2. 図1に示した演算部の構成を示したブロック図である。It is the block diagram which showed the structure of the calculating part shown in FIG. 図1に示した演算部のより実行される発光期間制御処理の手順を示したフローチャートである。It is the flowchart which showed the procedure of the light emission period control process performed by the calculating part shown in FIG. 画像データの階調と、その表示にかかる消費電力との関係を示した図である。It is the figure which showed the relationship between the gradation of image data, and the power consumption concerning the display. 電流検出部(抵抗器22、増幅器23)が接続される位置の他の態様を示した図である。It is the figure which showed the other aspect of the position where an electric current detection part (resistor 22, amplifier 23) is connected. 電流検出部(抵抗器22、増幅器23)が接続される位置の他の態様を示した図である。It is the figure which showed the other aspect of the position where an electric current detection part (resistor 22, amplifier 23) is connected. 図1に示した演算部の他の構成例を示したブロック図である。It is the block diagram which showed the other structural example of the calculating part shown in FIG. 図9に示した演算部のより実行される発光期間制御処理の手順を示したフローチャートである。10 is a flowchart showing a procedure of light emission period control processing executed by the calculation unit shown in FIG. 9. 図9に示した演算部の各機能部から出力される信号レベルの状態を示した図である。It is the figure which showed the state of the signal level output from each function part of the calculating part shown in FIG. 図1に示した表示パネルに設けられる画素回路(1画素)の他の構成例を示した図である。FIG. 6 is a diagram showing another configuration example of a pixel circuit (one pixel) provided in the display panel shown in FIG. 1. 図12に示した画素回路の動作を説明するためのシーケンス図である。FIG. 13 is a sequence diagram for explaining the operation of the pixel circuit shown in FIG. 12.

符号の説明Explanation of symbols

10 表示パネル
11 制御線
111 第1電源線
112 第2電源線
113 走査線
114 Tth制御線
12 画像信号線
13 ラインドライバ
14 データドライバ
20 演算部
21 電源IC
22 抵抗器
23 増幅器
24 A/D変換器
25 CPU
26 タイミングコントローラ
261 タイマ部
27 FET
30 演算部
31 積分器
32 比較器
33 タイミングコントローラ
DESCRIPTION OF SYMBOLS 10 Display panel 11 Control line 111 1st power supply line 112 2nd power supply line 113 Scan line 114 Tth control line 12 Image signal line 13 Line driver 14 Data driver 20 Operation part 21 Power supply IC
22 resistor 23 amplifier 24 A / D converter 25 CPU
26 Timing controller 261 Timer part 27 FET
30 Calculation Unit 31 Integrator 32 Comparator 33 Timing Controller

Claims (10)

発光素子を夫々有する複数の画素回路と、
表示対象となるフレーム単位の画像に応じた電力を前記各画素回路に供給し、当該各画素回路の発光素子を一斉に発光させる電源部と、
前記電源部からの供給電力に応じた電流値を検出する電流検出部と、
前記電流検出部により検出された電流値に基づいて、前記画素回路への電力供給量が所定の値となるよう、前記電力の供給時間を計算発光期間として導出する発光期間導出部と、
前記電源部を制御し、前記発光の開始からの発光継続期間が前記計算発光期間を経過したタイミングで、前記各画素回路の発光素子を一斉に消灯させるタイミング制御部と、
を備えたことを特徴とする画像表示装置。
A plurality of pixel circuits each having a light emitting element;
A power supply unit that supplies power corresponding to an image of a frame unit to be displayed to each of the pixel circuits, and that simultaneously emits light emitting elements of the pixel circuits;
A current detection unit that detects a current value according to power supplied from the power supply unit;
A light emission period deriving unit for deriving the power supply time as a calculated light emission period based on a current value detected by the current detection unit, so that a power supply amount to the pixel circuit becomes a predetermined value;
A timing control unit that controls the power supply unit and simultaneously turns off the light-emitting elements of the pixel circuits at a timing at which the light emission duration from the start of light emission has passed the calculated light emission period;
An image display device comprising:
前記発光期間導出部は、上限値となる所定の基準電力量を、前記電流検出部により検出された電流値と、前記電源部からの印加電圧との積から求まる電力で除算し、この結果を前記計算発光期間とすることを特徴とする請求項1に記載の画像表示装置。   The light emission period deriving unit divides the predetermined reference power amount that is the upper limit value by the power obtained from the product of the current value detected by the current detection unit and the applied voltage from the power supply unit, and the result. The image display apparatus according to claim 1, wherein the calculated light emission period is set. 前記発光期間導出部は、前記電流検出部により検出された電流を時間積分し、この積分結果が上限値となる所定の基準電流量に達するまでの期間を、前記計算発光期間とすることを特徴とする請求項1に記載の画像表示装置。   The light emission period deriving unit time-integrates the current detected by the current detection unit, and sets a period until the integration result reaches a predetermined reference current amount that becomes an upper limit value as the calculated light emission period. The image display device according to claim 1. 前記発光期間導出部は、前記発光素子の発光開始直時に前記計算発光期間の導出を開始することを特徴とする請求項1〜3の何れか一項に記載の画像表示装置。   The image display device according to claim 1, wherein the light emission period deriving unit starts deriving the calculated light emission period immediately after light emission of the light emitting element. 前記タイミング制御部は、前記発光素子の発光開始から始まる所定の期間内において、前記発光素子の発光と消灯との割合を前記計算発光期間に基づいて制御することを特徴とする請求項1〜4の何れか一項に記載の画像表示装置。   The timing controller controls a ratio of light emission and extinction of the light emitting element based on the calculated light emission period within a predetermined period starting from the start of light emission of the light emitting element. The image display device according to any one of the above. 発光素子を夫々有する複数の画素回路と、
表示対象となるフレーム単位の画像に応じた電力を前記各画素回路に供給し、当該各画素回路の発光素子を一斉に発光させる電源部と、
前記電源部からの供給電力に応じた電流値を検出する電流検出部と、
を備える画像表示装置の駆動方法であって、
前記電流検出部により検出された電流値に基づいて、前記画素回路への電力供給量が所定の値となるよう、前記電力の供給時間を計算発光期間として導出する発光期間導出工程と、
前記電源部を制御し、前記発光の開始からの発光継続期間が前記計算発光期間を経過したタイミングで、前記各画素回路の発光素子を一斉に消灯させるタイミング制御工程と、
を含むことを特徴とする画像表示装置の駆動方法。
A plurality of pixel circuits each having a light emitting element;
A power supply unit that supplies power corresponding to an image of a frame unit to be displayed to each of the pixel circuits, and that simultaneously emits light emitting elements of the pixel circuits;
A current detection unit that detects a current value according to power supplied from the power supply unit;
A method of driving an image display device comprising:
A light emission period deriving step of deriving the power supply time as a calculated light emission period based on a current value detected by the current detection unit, so that a power supply amount to the pixel circuit becomes a predetermined value;
A timing control step of controlling the power supply unit and simultaneously turning off the light emitting elements of the pixel circuits at a timing when the light emission duration from the start of light emission has passed the calculated light emission period;
A method for driving an image display device, comprising:
前記発光期間導出工程では、上限値となる所定の基準電力量を、前記電流検出部により検出された電流値と、前記電源部からの印加電圧との積から求まる電力で除算し、この結果を前記計算発光期間とすることを特徴とする請求項6に記載の画像表示装置の駆動方法。   In the light emission period deriving step, the predetermined reference power amount that is the upper limit value is divided by the power obtained from the product of the current value detected by the current detection unit and the applied voltage from the power supply unit, and the result is obtained. The method for driving an image display device according to claim 6, wherein the calculation light emission period is set. 前記発光期間導出工程では、前記電流検出部により検出された電流を時間積分し、この積分結果が上限値となる所定の基準電流量に達するまでの期間を、前記計算発光期間とすることを特徴とする請求項6に記載の画像表示装置の駆動方法。   In the light emission period deriving step, the current detected by the current detection unit is integrated over time, and a period until the integration result reaches a predetermined reference current amount that becomes an upper limit value is defined as the calculated light emission period. The method for driving an image display device according to claim 6. 前記発光期間導出工程では、前記発光素子の発光開始直時に前記計算発光期間の導出を開始することを特徴とする請求項6〜8の何れか一項に記載の画像表示装置の駆動方法。   The method for driving an image display device according to any one of claims 6 to 8, wherein in the light emission period deriving step, the calculation light emission period starts to be derived immediately after the light emission of the light emitting element. 前記タイミング制御工程では、前記発光素子の発光開始から始まる所定の期間内において、前記発光素子の発光と消灯との割合を前記計算発光期間に基づいて制御することを特徴とする請求項6〜9の何れか一項に記載の画像表示装置の駆動方法。   10. The timing control step, wherein a ratio between light emission and light extinction of the light emitting element is controlled based on the calculated light emission period within a predetermined period starting from the start of light emission of the light emitting element. The method for driving an image display device according to any one of the above.
JP2008195071A 2008-07-29 2008-07-29 Image display device and driving method of image display device Active JP5247283B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008195071A JP5247283B2 (en) 2008-07-29 2008-07-29 Image display device and driving method of image display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008195071A JP5247283B2 (en) 2008-07-29 2008-07-29 Image display device and driving method of image display device

Publications (2)

Publication Number Publication Date
JP2010032789A true JP2010032789A (en) 2010-02-12
JP5247283B2 JP5247283B2 (en) 2013-07-24

Family

ID=41737335

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008195071A Active JP5247283B2 (en) 2008-07-29 2008-07-29 Image display device and driving method of image display device

Country Status (1)

Country Link
JP (1) JP5247283B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016500993A (en) * 2012-11-06 2016-01-14 ニューポート・コーポレイションNewport Corporation Capacitive load presence and type detection system
WO2022126330A1 (en) * 2020-12-14 2022-06-23 京东方科技集团股份有限公司 Display module and control method therefor, and display device
WO2024159349A1 (en) * 2023-01-30 2024-08-08 京东方科技集团股份有限公司 Control system and control method therefor, and device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000100563A (en) * 1998-09-24 2000-04-07 Stanley Electric Co Ltd Device and method for driving organic el element
WO2004064030A1 (en) * 2003-01-08 2004-07-29 Toshiba Matsushita Display Technology Co., Ltd. Display device and control method thereof
JP2006113212A (en) * 2004-10-13 2006-04-27 Sony Corp Information processor and information processing method, recording medium and program
JP2008026761A (en) * 2006-07-25 2008-02-07 Sony Corp Power consumption controller and control method, image processor, self-luminous light emitting display device, electronic equipment, and computer program

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000100563A (en) * 1998-09-24 2000-04-07 Stanley Electric Co Ltd Device and method for driving organic el element
WO2004064030A1 (en) * 2003-01-08 2004-07-29 Toshiba Matsushita Display Technology Co., Ltd. Display device and control method thereof
JP2006113212A (en) * 2004-10-13 2006-04-27 Sony Corp Information processor and information processing method, recording medium and program
JP2008026761A (en) * 2006-07-25 2008-02-07 Sony Corp Power consumption controller and control method, image processor, self-luminous light emitting display device, electronic equipment, and computer program

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016500993A (en) * 2012-11-06 2016-01-14 ニューポート・コーポレイションNewport Corporation Capacitive load presence and type detection system
WO2022126330A1 (en) * 2020-12-14 2022-06-23 京东方科技集团股份有限公司 Display module and control method therefor, and display device
US12094404B2 (en) 2020-12-14 2024-09-17 Hefei Boe Joint Technology Co., Ltd. Display module and method for driving the same, and display apparatus
WO2024159349A1 (en) * 2023-01-30 2024-08-08 京东方科技集团股份有限公司 Control system and control method therefor, and device

Also Published As

Publication number Publication date
JP5247283B2 (en) 2013-07-24

Similar Documents

Publication Publication Date Title
KR101992904B1 (en) Organic light emitting diode display device and driving method the same
US10679030B2 (en) Optical fingerprint sensor illumination using a display
JP5342111B2 (en) Organic EL display device
JP4808913B2 (en) Display device
KR101894768B1 (en) An active matrix display and a driving method therof
JP4949292B2 (en) Organic light-emitting display device
US7773080B2 (en) Display device and the driving method which restricts electric power
RU2487423C2 (en) Display device and image signal processing method
EP3229225B1 (en) Current sensing type sensing unit and organic light-emitting display comprising the same
RU2470380C2 (en) Display device, image signal processing method and program
EP2881933A1 (en) Organic light emitting display device and method for driving the same
RU2469414C2 (en) Display device, image signal processing method and program
JP2009276744A (en) El display device
KR102595281B1 (en) Data Driver and Display Device using the same
JP2013513132A (en) Power saving system and method for AMOLED pixel driver
KR20150142830A (en) Organic light emitting display device and methods of setting initialization voltage of the same
KR20160007786A (en) Display device
JP5779656B2 (en) Image display device
KR20200010689A (en) Display apparatus
KR102182382B1 (en) Organic light emitting diode display and method of driving the same
JP5247283B2 (en) Image display device and driving method of image display device
US20100328366A1 (en) Display device and display method
JP2012058634A (en) Display device, method for driving the same and electronic equipment
JP2008180836A (en) Display device having partial display function
JP2005308775A (en) Display device and electric equipment with display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110722

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20111020

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120827

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130312

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130409

R150 Certificate of patent or registration of utility model

Ref document number: 5247283

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160419

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250