JP2010027691A - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP2010027691A JP2010027691A JP2008184091A JP2008184091A JP2010027691A JP 2010027691 A JP2010027691 A JP 2010027691A JP 2008184091 A JP2008184091 A JP 2008184091A JP 2008184091 A JP2008184091 A JP 2008184091A JP 2010027691 A JP2010027691 A JP 2010027691A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- drive signal
- signal transmission
- emitter
- emitter sense
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 58
- 230000008054 signal transmission Effects 0.000 claims abstract description 122
- 229910052751 metal Inorganic materials 0.000 claims abstract description 15
- 239000002184 metal Substances 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims description 45
- 239000012212 insulator Substances 0.000 claims description 14
- 230000000694 effects Effects 0.000 abstract description 11
- 230000005674 electromagnetic induction Effects 0.000 abstract description 8
- 230000010355 oscillation Effects 0.000 abstract description 4
- 230000005540 biological transmission Effects 0.000 abstract description 2
- ZMRUPTIKESYGQW-UHFFFAOYSA-N propranolol hydrochloride Chemical compound [H+].[Cl-].C1=CC=C2C(OCC(O)CNC(C)C)=CC=CC2=C1 ZMRUPTIKESYGQW-UHFFFAOYSA-N 0.000 abstract 1
- 239000004020 conductor Substances 0.000 description 34
- 229910052782 aluminium Inorganic materials 0.000 description 12
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 12
- 238000010586 diagram Methods 0.000 description 8
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 6
- 230000001052 transient effect Effects 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229920002379 silicone rubber Polymers 0.000 description 1
- 239000004945 silicone rubber Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
- H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
Abstract
Description
本発明は駆動信号伝送用配線とエミッタセンス配線を有するパワーデバイスを備える半導体装置に関する。 The present invention relates to a semiconductor device including a power device having a drive signal transmission line and an emitter sense line.
電力制御に用いられる半導体装置として半導体パワーモジュールがある。半導体パワーモジュールにはパワーデバイスが用いられる。パワーデバイスの一例として、絶縁ゲート型バイポーラトランジスタ(IGBT)が挙げられる。IGBTはゲート駆動信号によりオンオフの制御がなされるものであり、高電圧・大電流のスイッチングが可能である。IGBTを含む半導体パワーモジュールはモータ等を駆動するインバータなどに幅広く使用されている。 There is a semiconductor power module as a semiconductor device used for power control. A power device is used for the semiconductor power module. An example of a power device is an insulated gate bipolar transistor (IGBT). The IGBT is controlled to be turned on and off by a gate drive signal, and can switch high voltage and large current. Semiconductor power modules including IGBTs are widely used in inverters that drive motors and the like.
前述の通りパワーデバイスはゲート駆動信号によりオンオフの動作制御が成される。従って、正確な動作制御のためにはゲート駆動信号が所定の電圧値でパワーデバイスのゲートに印加されることが要求される。すなわち、パワーデバイスの正確で安定的な制御は、ゲート駆動信号が外的な要因によって影響を受けてしまっては成し得ないものである。そして、特許文献1−4には、ノイズなどの影響を受けずに所望のゲート駆動信号をパワーデバイスのゲートに印加することを目的とする技術が記載されている。 As described above, the power device is controlled to be turned on and off by the gate drive signal. Therefore, for accurate operation control, it is required that the gate drive signal be applied to the gate of the power device at a predetermined voltage value. That is, accurate and stable control of the power device cannot be achieved if the gate drive signal is affected by external factors. Patent Documents 1-4 describe a technique for applying a desired gate drive signal to the gate of a power device without being affected by noise or the like.
図16は本発明の課題を説明するための半導体装置の図である。以後図16を参照して半導体装置の構成を説明する。まず、半導体装置の筐体底部を構成するベース基板100には絶縁基板102、104、106、108、110、112が配置される。図から明らかなように絶縁基板102と110は同一形状であり、絶縁基板104と112も同一形状である。この半導体装置は前述した複数の絶縁基板上に素子が配置され、素子と半導体装置外部或いは素子同士を配線で接続することで動作するものである。
FIG. 16 is a diagram of a semiconductor device for explaining the problem of the present invention. Hereinafter, the configuration of the semiconductor device will be described with reference to FIG. First,
絶縁基板102の配線パターン114上にはIGBT116、118が配置される。さらに同絶縁基板102にはダイオード素子120、122が配置される。IGBT116、118およびダイオード素子120、122はそれぞれはんだで固定されている。以後、IGBTのゲート、エミッタ、コレクタの接続についてそれぞれ説明する。
IGBT118のゲート電極と配線パターン126とはアルミワイヤ124で接続されている。IGBT116のゲート電極も同様に配線パターン128と接続される。配線パターン126、128は共に絶縁基板104に配置されるものである。これら配線パターン126、128はそれぞれゲートバランス抵抗130、132を介して配線パターン134と接続される。さらに、配線パターン134はリード線136により絶縁基板112の配線パターン140と接続される。配線パターン140には外部端子との接続部であるゲート接続部142が配置されている。すなわち、ゲート駆動信号はゲート接続部142から配線パターン140、リード線136を経由し、ゲートバランス抵抗130、132、配線パターン128、126、アルミワイヤ124と伝送されIGBT116、118のゲートに入力される。
The gate electrode of the
一方IGBT116、118のエミッタはアルミワイヤ144を介してダイオード120、122にそれぞれ接続される。ダイオード120、122はアルミワイヤ146によりエミッタ配線パターン148へと接続される。エミッタ配線パターン148にはエミッタ接続部150が配置される。エミッタ接続部150はエミッタ主電極が接続されるべき部分である。さらに、エミッタ配線パターン148にはリード線152が接続される。リード線152は絶縁基板108に配置される配線パターン154とエミッタ配線パターン148とを接続する。配線パターン154にはエミッタセンス接続部156が設けられる。エミッタセンス接続部156はエミッタセンス端子が接続されるべき部分である。
On the other hand, the emitters of
最後にIGBT116、118のコレクタについてであるが、これは配線パターン114と接続される。配線パターン114には、コレクタ主電極が接続されるべきコレクタ接続部158が配置される。
Finally, regarding the collectors of the IGBTs 116 and 118, this is connected to the
なお、基板100には絶縁基板102と同等の絶縁基板110が配置される。絶縁基板110には絶縁基板102と同様にIGBT、ダイオードが配置される。絶縁基板102のIGBTのエミッタはエミッタ配線パターン148に接続され、コレクタは配線パターンを介してコレクタ接続部160と接続される点は絶縁基板102と同様である。そして、絶縁基板110に配置されるIGBTのゲート電極は絶縁基板112の配線パターンに繋がれ、ゲートバランス抵抗を介して配線パターン140へと接続される。図16の半導体装置の例では、絶縁基板102、110に搭載されたIGBTはゲート接続部142から伝送されるゲート駆動信号によりオンオフのスイッチングを行う。
Note that an
このような半導体装置では、大電流のオンオフ制御を行うため主電流の時間変化が大きい。この主電流の大きなdI/dtに起因する電磁界がゲート駆動信号の伝送経路に誘導起電力を生じ、IGBTなどパワーデバイスのゲートにそのまま上乗せされて印加される問題があった。その結果ゲートに対して所望の電圧を印加できない問題があった。 In such a semiconductor device, the time change of the main current is large because on / off control of a large current is performed. There is a problem that an electromagnetic field caused by dI / dt having a large main current generates an induced electromotive force in the transmission path of the gate drive signal, and is applied directly to the gate of a power device such as an IGBT. As a result, there is a problem that a desired voltage cannot be applied to the gate.
ここで特に複数のIGBTのゲートにゲート駆動信号を供給する場合には、外部端子の取出し位置や素子レイアウトの都合上、ゲート駆動信号を伝送すべき配線(以後駆動信号伝送用配線と称する)の配線経路長がIGBTによって異なることが一般である。このような配線経路長の比較的長いIGBTは電磁誘導の影響を受けやすいものである。図16の例においてもIGBT116、118のゲートにゲート駆動信号を伝送すべきリード線136は絶縁基板110に搭載されたIGBTの配線より配線経路長が長く、電磁誘導による影響を受けやすい。このように素子レイアウトの都合上止むを得ず一部の駆動信号伝送用配線を長くすると、その長い配線のみ誘導起電力の影響を受けやすく、結果として半導体装置内の複数のIGBTが均一な動作ができないという問題があった。
Here, particularly when supplying a gate drive signal to the gates of a plurality of IGBTs, a wiring for transmitting the gate drive signal (hereinafter referred to as a drive signal transmission wiring) is taken into account for convenience of the external terminal extraction position and element layout. In general, the wiring path length varies depending on the IGBT. Such a relatively long wiring path length IGBT is susceptible to the influence of electromagnetic induction. Also in the example of FIG. 16, the
また、このような問題は駆動信号伝送用配線が線状の場合に限られず例えば、図17で示されるように駆動信号伝送用配線として平板状の駆動信号伝送用配線200を用いる場合にも生じるものである。図17の例では、図16におけるリード線136が駆動信号伝送用配線200に置き換わり、図16におけるリード線152がエミッタセンス配線202に置き換えそれに伴う接続が異なることを除き図16の構成と同様である。図17において、前述の駆動信号伝送用配線200とエミッタセンス配線202はベース基板205上に形成された配線パターンに棒状中継導体203、204によって接続され、接続部206、207で外部端子と接続される。なお、図18は図17におけるA矢示図であり、図19は図17におけるB矢示図である。
Such a problem is not limited to the case where the drive signal transmission wiring is linear, but also occurs when, for example, a flat drive
また、上述のような半導体装置では、主電流、電圧、使用温度などの条件により、主電流ターンオフ時や短絡時にゲートに電気的発振が発生する場合(ゲート発振)があり問題であった。上述したこれらの問題は、IGBTを搭載する半導体装置に限らず、制御電極を有するパワーデバイスを搭載する半導体装置一般に起こり得る問題である。 Further, the semiconductor device as described above has a problem in that electrical oscillation may occur in the gate (gate oscillation) when the main current is turned off or short-circuited depending on conditions such as the main current, voltage, and operating temperature. These problems described above are not limited to semiconductor devices on which IGBTs are mounted, but are problems that can occur in general in semiconductor devices on which power devices having control electrodes are mounted.
本発明は、上述のような課題を解決するためになされたもので、電磁誘導の影響やゲート発振を抑制してパワーデバイスのゲートに所望の信号(ゲート駆動信号)を印加することができる半導体装置を提供することを目的とする。 The present invention has been made to solve the above-described problems, and is a semiconductor capable of applying a desired signal (gate drive signal) to the gate of a power device while suppressing the influence of electromagnetic induction and gate oscillation. An object is to provide an apparatus.
本願の発明にかかる半導体装置は、ベース基板上の絶縁基板に配置されるパワーデバイスと、外部からのゲート駆動信号が入力されるゲート駆動信号入力端子と、外部に接続されるエミッタセンス端子と、該パワーデバイスのゲートと該ゲート駆動信号入力端子とを接続する金属製の平板である駆動信号伝送用配線と、該パワーデバイスのエミッタと該エミッタセンス端子とを接続する金属製の平板であるエミッタセンス配線とを備える。
該駆動信号伝送用配線と該エミッタセンス配線は該ベース基板と平行に配置され、該駆動信号伝送用配線と該エミッタセンス配線は互いに接触せずに重なる重畳領域を有し、該重畳領域では該駆動信号伝送用配線を流れる電流と該エミッタセンス配線を流れる電流の向きは逆方向であることを特徴とする。
A semiconductor device according to the present invention includes a power device disposed on an insulating substrate on a base substrate, a gate drive signal input terminal to which an external gate drive signal is input, an emitter sense terminal connected to the outside, Drive signal transmission wiring that is a metal flat plate that connects the gate of the power device and the gate drive signal input terminal, and an emitter that is a metal flat plate that connects the emitter of the power device and the emitter sense terminal Sense wiring.
The drive signal transmission wiring and the emitter sense wiring are arranged in parallel with the base substrate, and the drive signal transmission wiring and the emitter sense wiring have an overlapping region that does not contact each other, and the overlapping region has the overlapping region. The direction of the current flowing through the drive signal transmission line and the direction of the current flowing through the emitter sense line are opposite to each other.
本願の発明にかかる半導体装置は、第1の絶縁基板上に配置された第1のパワーデバイスと、第2の絶縁基板上に配置された第2のパワーデバイスと、外部からのゲート駆動信号が入力されるゲート駆動信号入力端子と、外部に接続されるエミッタセンス端子と、
該第1のパワーデバイスのゲートと該ゲート駆動信号入力端子とを接続する金属製の第1の駆動信号伝送用配線と、該第2のパワーデバイスのゲートと該ゲート駆動信号入力端子とを接続する金属製の第2の駆動信号伝送用配線と、該第1のパワーデバイスのエミッタと該エミッタセンス端子とを接続する金属製の第1のエミッタセンス配線と、該第2のパワーデバイスのエミッタと該エミッタセンス端子とを接続する金属製の第2のエミッタセンス配線とを備える。
該第1の駆動信号伝送用配線と該第1のエミッタセンス配線は、互いに接触せず重なる第1の重畳領域を有し、該第2の駆動信号伝送用配線と該第2のエミッタセンス配線は、互いに接触せず重なる第2の重畳領域を有し、該第1の重畳領域では該第1の駆動信号伝送用配線を流れる電流と該第1のエミッタセンス配線を流れる電流の向きは逆方向であり、該第2の重畳領域では該第2の駆動信号伝送用配線を流れる電流と該第2のエミッタセンス配線を流れる電流の向きは逆方向であり、該第1の駆動信号伝送用配線の長さと該第2の駆動信号伝送用配線の長さは等しく、該第1のエミッタセンス配線の長さと該第2のエミッタセンス配線の長さは等しいことを特徴とする。
The semiconductor device according to the present invention includes a first power device disposed on a first insulating substrate, a second power device disposed on a second insulating substrate, and an external gate drive signal. An input gate drive signal input terminal, an emitter sense terminal connected to the outside,
A metal first drive signal transmission wiring for connecting the gate of the first power device and the gate drive signal input terminal, and a gate of the second power device and the gate drive signal input terminal are connected. A second drive signal transmission wiring made of metal, a first emitter sense wiring made of metal connecting the emitter of the first power device and the emitter sense terminal, and an emitter of the second power device And a second emitter sense wire made of metal for connecting the emitter sense terminal and the emitter sense terminal.
The first drive signal transmission line and the first emitter sense line have a first overlapping region that does not contact each other and overlap, and the second drive signal transmission line and the second emitter sense line Has a second overlapping region that does not contact each other and overlaps, and in the first overlapping region, the direction of the current flowing through the first drive signal transmission line and the direction of the current flowing through the first emitter sense line are reversed. And the direction of the current flowing through the second drive signal transmission line and the direction of the current flowing through the second emitter sense line in the second overlapping region is opposite, and the first drive signal transmission direction The length of the wiring is equal to the length of the second drive signal transmission wiring, and the length of the first emitter sense wiring is equal to the length of the second emitter sense wiring.
本発明により、半導体装置に搭載されたパワーデバイスのゲートに印加されるべきゲート駆動信号が電磁誘導に影響されることなく所望の制御を行うことができる。 According to the present invention, it is possible to perform desired control without the gate drive signal to be applied to the gate of the power device mounted on the semiconductor device being affected by electromagnetic induction.
実施の形態1
本実施形態は電磁誘導の影響を抑制して、所望のゲート駆動信号をパワーデバイスのゲートに印加できる半導体装置に関する。本実施形態の半導体装置の構成を図1、2、3に示す。図1は本実施形態の半導体装置の絶縁基板および搭載される素子について説明する図である。図2は図1の構成を備える半導体装置の配線の一部について説明する図である。図3は図2で説明する配線の断面構造について説明する図である。
Embodiment 1
The present embodiment relates to a semiconductor device capable of suppressing the influence of electromagnetic induction and applying a desired gate drive signal to the gate of a power device. The configuration of the semiconductor device of this embodiment is shown in FIGS. FIG. 1 is a diagram for explaining an insulating substrate and mounted elements of the semiconductor device of this embodiment. FIG. 2 is a diagram for explaining a part of wiring of a semiconductor device having the configuration of FIG. FIG. 3 is a view for explaining the cross-sectional structure of the wiring described in FIG.
図1を参照して本実施形態の半導体装置の絶縁基板の配置等について説明する。半導体装置の筐体底部を構成するベース基板10には絶縁基板11、12、13、14、15が配置される。絶縁基板11の配線パターン47にはIGBT16、17およびダイオード20、21がそれぞれはんだ付けされる。
The arrangement of the insulating substrate of the semiconductor device of this embodiment will be described with reference to FIG. Insulating
IGBT16、17のゲートはそれぞれ絶縁基板12に配置された配線パターン34とアルミワイヤで接続される。配線パターン34はそれぞれバランス抵抗26を経由して駆動信号伝送用配線パターン25と接続される。駆動信号伝送用配線パターン25には棒状中継導体42が設置されている。
The gates of the
IGBT16、17のエミッタはアルミワイヤ37を介してダイオード20、21のアノードにそれぞれ接続される。さらにダイオード20、21はアルミワイヤ38により絶縁基板13の配線パターン39と接続される。配線パターン39にはエミッタ接続部29が配置される。エミッタ接続部29とは、配線パターン39を外部と接続されるべきエミッタ主電極と接続を行う部分である。また、IGBT17のエミッタは、エミッタセンスを用意するために、アルミワイヤ36により棒状中継導体27が配置される配線パターン48に接続される。
The emitters of the
IGBT16、17のコレクタは絶縁基板11の配線パターン47と接続される。つまり、IGBT16、17の裏面に形成されたコレクタが配線パターン47と接続される。配線パターン47にはコレクタ接続部28が配置される。コレクタ接続部28とは、配線パターン47を外部と接続されるべきコレクタ主電極端子と接続を行う部分である。このように図1においては、IGBT16、17のゲートは棒状中継導体42と接続され、エミッタはエミッタ接続部29と棒状中継導体27とに接続され、コレクタはコレクタ接続部28と接続される。
The collectors of the
なお、絶縁基板14に形成されたIGBT18、19およびダイオード22、23については上述と同様の接続関係であるから詳述しないが、IGBT18、19およびダイオード22、23は配線パターン39を挟んでIGBT16、17、およびダイオード20、21と対照となるように配置されている。そしてIGBT18、19のゲートは棒状中継導体46と接続され、エミッタはダイオード22、23を介してエミッタ接続部29と接続され、コレクタはコレクタ接続部30と接続される。なお、IGBT19のエミッタはアルミワイヤにより棒状中継導体33が配置される配線パターン49にも接続されている。
The
次いで、図2を参照して本実施形態の半導体装置の配線について説明する。図2は図1の構成に加えて、駆動信号伝送用配線40とエミッタセンス配線41が表された平面図である。なお、図2では図の簡略化のためにアルミワイヤを省略している。駆動信号伝送用配線40、エミッタセンス配線41共に平板状の金属である。これらは、駆動信号伝送用配線40がエミッタセンス配線41に重畳するように配置されている。
Next, the wiring of the semiconductor device of this embodiment will be described with reference to FIG. FIG. 2 is a plan view showing a drive
駆動信号伝送用配線40は、前述した棒状中継導体42、棒状中継導体46と接続される。棒状中継導体42は、駆動信号伝送用配線パターン25と駆動信号伝送用配線40とを接続するように図2紙面垂直方向に伸びる。一方棒状中継導体46は駆動信号伝送用配線パターン31と駆動信号伝送用配線40とを接続するように図2紙面垂直方向に伸びる。駆動信号伝送用配線40にはさらに、外部からゲート駆動信号が入力されるゲート駆動信号入力端子45が配置される。
The drive
エミッタセンス配線41は、前述した棒状中継導体27、棒状中継導体33と接続される。棒状中継導体27は、配線パターン48とエミッタセンス配線41とを接続するように図2紙面垂直方向に伸びる。一方棒状中継導体33は配線パターン49とエミッタセンス配線41とを接続するように図2紙面垂直方向に伸びる。エミッタセンス配線41にはさらに、外部に接続されるエミッタセンス端子44が配置される。
The
次いで、図3を参照して駆動信号伝送用配線40とエミッタセンス配線41について説明する。図3は駆動信号伝送用配線40とエミッタセンス配線41の断面図である。図3に記載の通り、駆動信号伝送用配線40とエミッタセンス配線41との間には両者に接触して平板状の絶縁体50が配置される。絶縁体50は駆動信号伝送用配線40とエミッタセンス配線41とが重なって配置される領域全体に配置されるものである。本実施形態における絶縁体50はガラスエポキシであるが絶縁体である限り特に限定されない。また、本実施形態の絶縁体50の厚さは100μmであり絶縁体全体にわたって一定の厚さを保つものである。なお、説明の便宜上図2では絶縁体50の記載を省略している。
Next, the drive
本実施形態の構成では駆動信号伝送用配線40とエミッタセンス配線41とは電流の流れる方向が逆方向になる。すなわち駆動信号伝送用配線40においてゲート駆動信号入力端子45から棒状中継導体42、46へ向かう電流と、エミッタセンス配線41において棒状中継導体27、33からエミッタセンス端子44へ向かう電流とは互いに逆方向となるように接続、配線が構成されている。
In the configuration of the present embodiment, the drive
このような構成により、駆動信号伝送用配線40とエミッタセンス配線41とに過渡電流が流れる場合、駆動信号伝送用配線40周辺に発生する磁場とエミッタセンス配線41周辺に発生する磁場とは打ち消しあう。よってこれらの磁場から駆動信号伝送用配線40に生じる起電力を抑制できる。すなわち、駆動信号伝送用配線40のインダクタンスを低減できる。したがって、主電流dI/dtによる電磁誘導の影響を受けにくくなる。また、半導体装置内のゲート配線長が異なってもインダクタンスの差異が小さいため、従来と比較しより均一の動作が可能となり、本実施形態の構成によれば駆動信号伝送用配線40を伝送するゲート駆動信号は過渡電流の影響を受けづらく安定的なゲート制御が可能となる。
With such a configuration, when a transient current flows through the drive
上述した駆動信号伝送用配線40のインダクタンスを低減する効果は、駆動信号伝送用配線40とエミッタセンス配線41が重なる領域(重畳領域という)を設けることにより得られるものである。つまり、駆動信号伝送用配線40とエミッタセンス配線41が重畳領域を有し、当該重畳領域において駆動信号伝送用配線40とエミッタセンス配線41を流れる電流が逆方向である限りにおいて駆動信号伝送用配線40のインダクタンスを低減できる。さらに、本実施形態では、駆動信号伝送用配線40が全体に渡ってエミッタセンス配線41と重なる構成であるため、より高いインダクタンス低減効果を得られる。
The effect of reducing the inductance of the drive
さらに、本実施形態で駆動信号伝送用配線40とエミッタセンス配線41との間に配置される絶縁体50は駆動信号伝送用配線40とエミッタセンス配線41とが接触(ショート)することを防止するとともに両者の間隔を一定に保つ。駆動信号伝送用配線40とエミッタセンス配線41との間隔を一定に保つことにより過渡電流などの電気的振動を相殺する効果が場所によらず一定に保つことができる。
Furthermore, the
絶縁体50の厚さは駆動信号伝送用配線40とエミッタセンス配線41とのショート回避を保証できる限りにおいては「十分薄い」ほうがより駆動信号伝送用配線40のインダクタンス低減効果が高まる。ここで、「十分薄い」とは標準的には1〜1000μmであることが好ましいが、これに限定されず適宜定められる。
As long as the thickness of the
本実施形態は、重畳領域で駆動信号伝送用配線とエミッタセンス配線との電流の流れる向き、特に過渡電流の流れる方向が相互に逆向きであることによって駆動信号伝送用配線のインダクタンス低減効果を得るものである。したがってそれ以外の構成は本実施形態の必須構成要件ではなく様々な変形が可能である。例えば、パワーデバイスとしてIGBTを用いたがこれに限定される訳ではない。また駆動信号伝送用配線とエミッタセンス配線との間に配置される絶縁体は、両面に粘着性を有する絶縁テープあるいは粘着性接着性のあるシリコーンゴムのような樹脂であっても良い。 This embodiment obtains the inductance reduction effect of the drive signal transmission wiring by the direction in which the current flows between the drive signal transmission wiring and the emitter sense wiring in the overlapping region, in particular, the direction in which the transient current flows is opposite to each other. Is. Accordingly, other configurations are not essential components of the present embodiment, and various modifications are possible. For example, although IGBT was used as a power device, it is not necessarily limited to this. The insulator disposed between the drive signal transmission line and the emitter sense line may be an insulating tape having adhesiveness on both sides or a resin such as adhesive-adhesive silicone rubber.
実施の形態2
本実施形態は駆動信号伝送用配線とエミッタセンス配線とが同一プリント基板に形成される半導体装置に関する。本実施形態を説明する図は平面図4、5である。図4、5ともに図1〜3で説明した構成要素と同一の形状で現された部分については実施形態1と同様であるから説明を省略する。
Embodiment 2
The present embodiment relates to a semiconductor device in which a drive signal transmission wiring and an emitter sense wiring are formed on the same printed board. The drawings for explaining the present embodiment are plan views 4 and 5. 4 and 5 are the same as the components described in FIGS. 1 to 3 and are the same as those in the first embodiment, and thus the description thereof is omitted.
本実施形態ではIGBTが4枚の絶縁基板上にそれぞれ2個ずつ計8個搭載される。図4ではアルミワイヤの接続などを省略しているがこれは実施形態1と同様である。以後図5を参照して本実施形態の構成の特徴部分を説明する。 In the present embodiment, a total of eight IGBTs are mounted on each of four insulating substrates. In FIG. 4, the connection of the aluminum wire is omitted, but this is the same as in the first embodiment. Hereinafter, the characteristic part of the configuration of the present embodiment will be described with reference to FIG.
図5には、駆動信号伝送用配線とエミッタセンス配線とが形成されたプリント基板57が示されている。プリント基板57には駆動信号伝送用配線58が配置される。駆動信号伝送用配線58とはプリント基板57に駆動信号伝送用配線用に形成されたパターンのことをいう。駆動信号伝送用配線58は4本の棒状中継導体55と接続される。棒状中継導体55はゲートバランス抵抗を介してIGBTのゲートと接続されるものである。また、駆動信号伝送用配線58はその一部に、ゲート駆動信号の入力が行われるゲート駆動信号入力端子59を備える。
FIG. 5 shows a printed
プリント基板57には駆動信号伝送用配線に加えてエミッタセンス配線60が配置される。エミッタセンス配線60はプリント基板57の下すなわち駆動信号伝送用配線58より下層に図5破線で示す形状で形成される。これは、多層プリント基板であるプリント基板57の最上層以外のパターンは、平面図である図5では表せないが便宜的に示すものである。ここで、エミッタセンス配線60とはプリント基板57にエミッタセンス配線用に形成されたパターンのことをいう。エミッタセンス配線60は棒状端子56に接続されIGBTのエミッタと接続される。また、エミッタセンス配線60はその一部に、エミッタセンス端子61を備える。エミッタセンス端子61は外部に接続されるべき端子である。
On the printed
本実施形態によれば、実施形態1と同様に重畳領域において駆動信号伝送用配線とエミッタセンス配線とが電流の向きが逆になる構成を備えるため実施形態1で説明した効果が得られる。さらに、本実施形態のように搭載部品の比較的多い(ただし本実施形態の搭載部品数に限られない)半導体装置ではその製造工程において駆動信号伝送用配線とエミッタセンス配線を所望の位置に、相対位置精度よくしかも、両者の間隔を所定の値に保って配置することは困難である。しかしながら、本実施形態のように多層のプリント基板を用いることにより、半導体装置の製造工程において前述の位置調整を行う必要がなく半導体装置の製造容易化ができる。 According to the present embodiment, the effect described in the first embodiment can be obtained because the drive signal transmission wiring and the emitter sense wiring have a configuration in which the directions of currents are reversed in the overlapping region as in the first embodiment. Further, in a semiconductor device having a relatively large number of mounted components as in this embodiment (but not limited to the number of mounted components in this embodiment), the drive signal transmission wiring and the emitter sense wiring are placed in desired positions in the manufacturing process. It is difficult to arrange them with a high relative positional accuracy and with a predetermined distance between them. However, by using a multilayer printed board as in this embodiment, it is not necessary to perform the above-described position adjustment in the manufacturing process of the semiconductor device, and the manufacturing of the semiconductor device can be facilitated.
実施の形態3
本実施形態は駆動信号伝送用配線とエミッタセンス配線とが同一プリント基板に形成される半導体装置であって実施形態2と異なりエミッタセンス配線が2のパターンからなる半導体装置に関する。本実施形態を説明する図は平面図6、7、9、10、11と断面図8である。図6、7、9、10、11ともに図1〜3で説明した構成要素と同一の形状で現された部分については実施形態1と同様であるから説明を省略する。
Embodiment 3
The present embodiment relates to a semiconductor device in which a drive signal transmission wiring and an emitter sense wiring are formed on the same printed circuit board. Unlike the second embodiment, the present embodiment relates to a semiconductor device in which the emitter sense wiring has two patterns. The drawings for explaining this embodiment are
本実施形態ではIGBTが4枚の絶縁基板上にそれぞれ2個ずつ計8個搭載される。図6、7、9、10、11ではアルミワイヤの接続などを省略しているがこれは実施形態1と同様である。以後図6を参照して本実施形態の構成を説明する。IGBT67、68のゲートはゲートブリッジ抵抗66、69を介して、棒状中継導体70と接続される。他のIGBTについても同様に棒状中継導体と接続される。IGBT67、68のエミッタはそれぞれダイオード81、80を介してエミッタ配線領域77に接続される。エミッタ配線領域77には棒状中継導体71が配置される。
In the present embodiment, a total of eight IGBTs are mounted on each of four insulating substrates. 6, 7, 9, 10, and 11 omit connection of aluminum wires and the like, this is the same as in the first embodiment. Hereinafter, the configuration of the present embodiment will be described with reference to FIG. The gates of the
図7はプリント基板72の平面図である。プリント基板72はプリント基板72の断面図である図8に示されるように多層パターンからなる。すなわち、プリント基板72は、駆動信号伝送用配線75と第一のエミッタセンス配線74と第二のエミッタセンス配線73を備える。なお、駆動信号伝送用配線75と第一のエミッタセンス配線74と第二のエミッタセンス配線73とを形成する配線パターンは相互に接することのないように絶縁体で離隔されている。
FIG. 7 is a plan view of the printed
図9は駆動信号伝送用配線75を説明するための平面図である。駆動信号伝送用配線75には、IGBTのゲートと接続される棒状端子70が接続される。棒状端子70は4本存在し、それぞれ駆動信号伝送用配線75と接続されるものである。駆動信号伝送用配線75にはさらに、ゲート駆動信号の入力が行われるゲート駆動信号入力端子76が配置される。
FIG. 9 is a plan view for explaining the drive
図10は第一のエミッタセンス配線74を説明する平面図である。第一のエミッタセンス配線74には、後述の第二のエミッタセンス配線73と接続するスルーホール79が4箇所設けられている。さらに第一のエミッタセンス配線74にはさらに外部と接続されるエミッタセンス端子78が接続される。
FIG. 10 is a plan view for explaining the first
図11は第二のエミッタセンス配線73を説明する平面図である。第二のエミッタセンス配線73はスルーホール79と接続される。このスルーホール79は前述の通り第一のエミッタセンス配線にも接続されているため、第二のエミッタセンス配線73と第一のエミッタセンス配線74とはこのスルーホール79で接続されている。第二のエミッタセンス配線73はさらに棒状中継導体71と接続される。棒状中継導体71は前述の通り図6のエミッタ配線領域77と接続されているため、第二のエミッタセンス配線73は棒状中継導体71を介してエミッタ配線領域77と接続されている。
FIG. 11 is a plan view for explaining the second
本実施形態においては、絶縁体を介して隣接する駆動信号伝送用配線75と第一のエミッタセンス配線74とが実施形態1で説明した重畳領域を形成している。また、駆動信号伝送用配線75ではゲート駆動信号入力端子76から棒状中継導体70へ過渡電流が流れるのに対し、第一のエミッタセンス配線74ではスルーホール79からエミッタセンス端子78へ過渡電流が流れる。したがって駆動信号伝送用配線75と第一のエミッタセンス配線74との重畳領域では電流の向きが逆方向であるから駆動信号伝送用配線75のインダクタンスを低減できる。
In the present embodiment, the drive
上述したようにプリント基板を用いて、プリント基板72が備える駆動信号伝送用配線とエミッタセンス配線とを近接させることによるインダクタンス低減の手法は実施形態2と同様である。しかしながら本実施形態の意義は、エミッタセンスのための配線が理由で、重畳領域を形成し重畳領域における電流の向きを相互に逆方向にすることが困難な場合であっても本発明の効果を得ることができる点にある。
As described above, the method of reducing the inductance by using the printed circuit board and bringing the drive signal transmission wiring and the emitter sense wiring included in the printed
すなわち、図6におけるエミッタ配線領域77に設置された棒状中継導体71は第二のエミッタセンス配線73と接続されるが、このような第二のエミッタセンス配線73に直接にエミッタセンス端子を接続することも考えられる。ところが、第二のエミッタセンス配線73を用いると、第二のエミッタセンス配線73の如何なる位置にエミッタセンス端子を接続しようとも「駆動信号伝送用配線75全体において重畳領域を形成ししかも電流の方向を反対にする」ことはできない。そこで、本実施形態のように第一のエミッタセンス配線74を新規に設けることにより「駆動信号伝送用配線75全体において重畳領域を形成ししかも電流の方向を反対にする」ことができる第一のエミッタセンス配線をプリント基板に配置できる。
That is, the rod-shaped
本実施形態による駆動信号伝送用配線75のインダクタンスを低減する効果は実施形態1と同様である。なお、プリント基板72には温度センス回路パターンや電流センス回路のパターン、コレクタセンス回路のパターンなどが加わっても良いが、駆動信号伝送用配線75と第一のエミッタセンス配線74とはプリント基板中最近接することにより本発明の効果が高まる。
The effect of reducing the inductance of the drive
実施の形態4
本実施形態は駆動信号伝送用配線とエミッタセンス配線とが同一プリント基板に形成される半導体装置であって実施形態2、3と異なり各IGBTに伸びる配線長を統一できる半導体装置に関する。本実施形態を説明する図は平面図12、13、14、15である。図12、13、14、15ともに図1〜3で説明した構成要素と同一の形状で現された部分については実施形態1と同様であるから説明を省略する。
Embodiment 4
This embodiment relates to a semiconductor device in which a drive signal transmission wiring and an emitter sense wiring are formed on the same printed circuit board, and unlike the second and third embodiments, a semiconductor device capable of unifying the wiring length extending to each IGBT. The drawings for explaining this embodiment are
本実施形態ではIGBTが4枚の絶縁基板上にそれぞれ2個ずつ計8個搭載される。以後図12を参照して本実施形態の構成を説明する。IGBT86、87のゲートはゲートブリッジ抵抗88、89を介して、棒状中継導体90と接続される。他のIGBTについても同様に棒状中継導体90と接続される。IGBT87のエミッタはエミッタセンスのために棒状中継導体91と接続される。他のIGBTのエミッタも同様に近接する棒状中継導体91と接続される。
In the present embodiment, a total of eight IGBTs are mounted on each of four insulating substrates. Hereinafter, the configuration of the present embodiment will be described with reference to FIG. The gates of the
図13は本実施形態のプリント基板が備える駆動信号伝送用配線について説明する図である。図13に示されるように本実施形態のプリント基板はそのパターンの一つとして2の駆動信号伝送用配線92を備える。駆動信号伝送用配線92は棒状中継導体90によりIGBTのゲートと接続されている。駆動信号伝送用配線92はさらにスルーホール93を備える。スルーホール93については後述する。
FIG. 13 is a diagram for explaining the drive signal transmission wiring provided in the printed circuit board of the present embodiment. As shown in FIG. 13, the printed circuit board according to this embodiment includes two drive
図14は本実施形態のプリント基板が備えるエミッタセンス配線について説明する図である。本実施形態では2のエミッタセンス配線94を有しそれぞれ棒状中継導体91と接続される。さらにエミッタセンス配線94にはスルーホール95が接続される。スルーホール95については後述する。なお、同一のプリント基板において、上記駆動信号伝送用配線層とエミッタセンス配線層は、同一プリント基板中最も近接させることが望ましい。
FIG. 14 is a diagram illustrating the emitter sense wiring provided in the printed circuit board according to the present embodiment. In the present embodiment, there are two emitter sense wirings 94 and each is connected to a rod-shaped
図15は本実施形態のプリント基板が備える補助駆動信号伝送用配線と補助エミッタセンス配線について説明する図である。補助駆動信号伝送用配線96は前述した2の駆動信号伝送用配線92とスルーホール93により接続される。補助駆動信号伝送用配線96はさらに、外部からゲート駆動信号が入力されるゲート駆動信号入力端子99を備える。そして補助駆動信号伝送用配線96と同一平面上には補助エミッタセンス配線97が配置される。補助エミッタセンス配線97はエミッタセンス配線94とスルーホール95を介して接続される。補助エミッタセンス配線97はさらに外部と接続されるエミッタセンス端子98と接続される。
FIG. 15 is a diagram for explaining auxiliary drive signal transmission wiring and auxiliary emitter sense wiring included in the printed circuit board according to the present embodiment. The auxiliary driving
このような構成とすると、ゲート駆動信号入力端子99からスルーホール93を経由し、さらに、駆動信号伝送用配線92に接続された棒状中継導体90を経由してIGBTのゲートに至るまでの経路が、複数のIGBT間で等しくなる。すなわち、ゲート駆動信号入力端子99からIGBT86、87、8、9のゲートへの配線経路長は等しくすることができる。また、エミッタセンス端子98からIGBT86、87、8、9への配線経路長もそれぞれ等しい。他のIGBTについても同様である。
With such a configuration, there is a path from the gate drive
このように複数のIGBT間で配線経路長を一致させることにより、異なるIGBT間で配線抵抗やインダクタンスをほぼ統一できる。したがって、たとえば特定のIGBTに電流が集中することなどを回避でき、複数IGBT間で均一動作が可能となる。さらに、上述の通り複数IGBTが同時にばらつきなく動作できることに加えて、本実施形態は、駆動信号伝送用配線とエミッタセンス配線との重畳領域における電流の流れる方向が反対方向となる構成であるから実施形態1などと同様に駆動信号伝送用配線のインダクタンス低減も可能である。 In this way, by matching the wiring path length between the plurality of IGBTs, the wiring resistance and inductance can be substantially unified among the different IGBTs. Therefore, for example, current concentration on a specific IGBT can be avoided, and uniform operation can be performed among a plurality of IGBTs. Furthermore, in addition to the fact that a plurality of IGBTs can operate simultaneously without variation as described above, this embodiment is implemented because the direction in which the current flows in the overlapping region of the drive signal transmission wiring and the emitter sense wiring is opposite. Similar to the first embodiment, the inductance of the drive signal transmission wiring can be reduced.
ゆえに、本実施形態の構成によれば一致するタイミングで動作するべき複数のIGBTが同時にばらつきなく動作を行い、しかも、電磁誘導による誘導起電力の影響を受けづらい半導体装置を得ることができる。上記実施形態では補助駆動信号伝送用配線96と補助エミッタセンス配線97がプリント基板内の同一の層に設置されている例を説明したが、異なる層に設置しても同様の効果を得ることができる。
Therefore, according to the configuration of the present embodiment, it is possible to obtain a semiconductor device in which a plurality of IGBTs that should operate at the same timing operate simultaneously without variation and are not easily influenced by the induced electromotive force due to electromagnetic induction. In the above embodiment, the example in which the auxiliary drive
16 IGBT
40 駆動信号伝送用配線
41 エミッタセンス配線
44 エミッタセンス端子
45 ゲート駆動信号入力端子
16 IGBT
40 Drive
Claims (6)
外部からのゲート駆動信号が入力されるゲート駆動信号入力端子と、
外部に接続されるエミッタセンス端子と、
前記パワーデバイスのゲートと前記ゲート駆動信号入力端子とを接続する金属製の平板である駆動信号伝送用配線と、
前記パワーデバイスのエミッタと前記エミッタセンス端子とを接続する金属製の平板であるエミッタセンス配線とを備え、
前記駆動信号伝送用配線と前記エミッタセンス配線は前記ベース基板と平行に配置され、
前記駆動信号伝送用配線と前記エミッタセンス配線は互いに接触せずに重なる重畳領域を有し、
前記重畳領域では前記駆動信号伝送用配線を流れる電流と前記エミッタセンス配線を流れる電流の向きは逆方向であることを特徴とする半導体装置。 A power device disposed on an insulating substrate on the base substrate;
A gate drive signal input terminal to which an external gate drive signal is input;
An emitter sense terminal connected to the outside;
A drive signal transmission wiring that is a metal flat plate connecting the gate of the power device and the gate drive signal input terminal;
An emitter sense wiring that is a metal flat plate connecting the emitter of the power device and the emitter sense terminal;
The drive signal transmission wiring and the emitter sense wiring are arranged in parallel with the base substrate,
The drive signal transmission wiring and the emitter sense wiring have overlapping regions that do not contact each other,
The semiconductor device according to claim 1, wherein the direction of the current flowing through the drive signal transmission line and the direction of the current flowing through the emitter sense line is opposite in the overlap region.
第2の絶縁基板上に配置された第2のパワーデバイスと、
外部からのゲート駆動信号が入力されるゲート駆動信号入力端子と、
外部に接続されるエミッタセンス端子と、
前記第1のパワーデバイスのゲートと前記ゲート駆動信号入力端子とを接続する金属製の第1の駆動信号伝送用配線と、
前記第2のパワーデバイスのゲートと前記ゲート駆動信号入力端子とを接続する金属製の第2の駆動信号伝送用配線と、
前記第1のパワーデバイスのエミッタと前記エミッタセンス端子とを接続する金属製の第1のエミッタセンス配線と、
前記第2のパワーデバイスのエミッタと前記エミッタセンス端子とを接続する金属製の第2のエミッタセンス配線とを備え、
前記第1の駆動信号伝送用配線と前記第1のエミッタセンス配線は、互いに接触せず重なる第1の重畳領域を有し、
前記第2の駆動信号伝送用配線と前記第2のエミッタセンス配線は、互いに接触せず重なる第2の重畳領域を有し、
前記第1の重畳領域では前記第1の駆動信号伝送用配線を流れる電流と前記第1のエミッタセンス配線を流れる電流の向きは逆方向であり、
前記第2の重畳領域では前記第2の駆動信号伝送用配線を流れる電流と前記第2のエミッタセンス配線を流れる電流の向きは逆方向であり、
前記第1の駆動信号伝送用配線の長さと前記第2の駆動信号伝送用配線の長さは等しく、
前記第1のエミッタセンス配線の長さと前記第2のエミッタセンス配線の長さは等しいことを特徴とする半導体装置。 A first power device disposed on a first insulating substrate;
A second power device disposed on a second insulating substrate;
A gate drive signal input terminal to which an external gate drive signal is input;
An emitter sense terminal connected to the outside;
A first drive signal transmission wiring made of metal that connects the gate of the first power device and the gate drive signal input terminal;
A second drive signal transmission wiring made of metal that connects the gate of the second power device and the gate drive signal input terminal;
A metal first emitter sense wiring connecting the emitter of the first power device and the emitter sense terminal;
A metal second emitter sense wiring connecting the emitter of the second power device and the emitter sense terminal;
The first drive signal transmission wiring and the first emitter sense wiring have a first overlapping region that overlaps without contacting each other,
The second drive signal transmission wiring and the second emitter sense wiring have a second overlapping region that overlaps without contacting each other,
In the first overlapping region, the direction of the current flowing through the first drive signal transmission line and the direction of the current flowing through the first emitter sense line are opposite to each other.
In the second overlapping region, the direction of the current flowing through the second drive signal transmission line and the direction of the current flowing through the second emitter sense line are opposite to each other.
The length of the first drive signal transmission line is equal to the length of the second drive signal transmission line,
The semiconductor device according to claim 1, wherein a length of the first emitter sense wiring is equal to a length of the second emitter sense wiring.
前記駆動信号伝送用配線と前記エミッタセンス配線はそれぞれ前記絶縁体と接することを特徴とする請求項1に記載の半導体装置。 In the overlapping region, an insulator having a uniform thickness is disposed between the drive signal transmission wiring and the emitter sense wiring,
2. The semiconductor device according to claim 1, wherein each of the drive signal transmission wiring and the emitter sense wiring is in contact with the insulator.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008184091A JP5206188B2 (en) | 2008-07-15 | 2008-07-15 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008184091A JP5206188B2 (en) | 2008-07-15 | 2008-07-15 | Semiconductor device |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013030159A Division JP5494851B2 (en) | 2013-02-19 | 2013-02-19 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010027691A true JP2010027691A (en) | 2010-02-04 |
JP5206188B2 JP5206188B2 (en) | 2013-06-12 |
Family
ID=41733267
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008184091A Active JP5206188B2 (en) | 2008-07-15 | 2008-07-15 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5206188B2 (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020515034A (en) * | 2016-12-16 | 2020-05-21 | アーベーベー・シュバイツ・アーゲー | Power semiconductor module with low gate path inductance |
JP2022533606A (en) * | 2019-05-14 | 2022-07-25 | ヒタチ・エナジー・スウィツァーランド・アクチェンゲゼルシャフト | Power semiconductor module with low-inductance gate crossings |
DE112014006786B4 (en) | 2014-07-04 | 2023-08-03 | Mitsubishi Electric Corporation | power semiconductor device |
WO2023162722A1 (en) * | 2022-02-24 | 2023-08-31 | ローム株式会社 | Semiconductor device and semiconductor module |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10125856A (en) * | 1996-10-18 | 1998-05-15 | Hitachi Ltd | Power semiconductor device |
JP2001102520A (en) * | 1999-09-30 | 2001-04-13 | Toshiba Corp | Pressure-welding semiconductor device |
JP2001185679A (en) * | 1999-12-27 | 2001-07-06 | Mitsubishi Electric Corp | Semiconductor switching device |
JP2007306748A (en) * | 2006-05-15 | 2007-11-22 | Mitsubishi Electric Corp | Power semiconductor device |
-
2008
- 2008-07-15 JP JP2008184091A patent/JP5206188B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10125856A (en) * | 1996-10-18 | 1998-05-15 | Hitachi Ltd | Power semiconductor device |
JP2001102520A (en) * | 1999-09-30 | 2001-04-13 | Toshiba Corp | Pressure-welding semiconductor device |
JP2001185679A (en) * | 1999-12-27 | 2001-07-06 | Mitsubishi Electric Corp | Semiconductor switching device |
JP2007306748A (en) * | 2006-05-15 | 2007-11-22 | Mitsubishi Electric Corp | Power semiconductor device |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE112014006786B4 (en) | 2014-07-04 | 2023-08-03 | Mitsubishi Electric Corporation | power semiconductor device |
JP2020515034A (en) * | 2016-12-16 | 2020-05-21 | アーベーベー・シュバイツ・アーゲー | Power semiconductor module with low gate path inductance |
JP7153649B2 (en) | 2016-12-16 | 2022-10-14 | ヒタチ・エナジー・スウィツァーランド・アクチェンゲゼルシャフト | Power semiconductor modules with low gate path inductance |
JP2022533606A (en) * | 2019-05-14 | 2022-07-25 | ヒタチ・エナジー・スウィツァーランド・アクチェンゲゼルシャフト | Power semiconductor module with low-inductance gate crossings |
JP7233570B2 (en) | 2019-05-14 | 2023-03-06 | ヒタチ・エナジー・スウィツァーランド・アクチェンゲゼルシャフト | Power semiconductor module with low-inductance gate crossings |
US12068290B2 (en) | 2019-05-14 | 2024-08-20 | Hitachi Energy Ltd | Power semiconductor module with low inductance gate crossing |
WO2023162722A1 (en) * | 2022-02-24 | 2023-08-31 | ローム株式会社 | Semiconductor device and semiconductor module |
Also Published As
Publication number | Publication date |
---|---|
JP5206188B2 (en) | 2013-06-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9370113B2 (en) | Power semiconductor module with current sensor | |
JP6623283B2 (en) | Power semiconductor module | |
EP0780899B1 (en) | Semiconductor assembly | |
US20170345799A1 (en) | Power module | |
JP2013258321A (en) | Semiconductor device | |
JP2008091809A (en) | Semiconductor module | |
JP5378683B2 (en) | Circuit device and manufacturing method thereof | |
JP2017158407A (en) | Current controller for power conversion system | |
JP5206188B2 (en) | Semiconductor device | |
JP2014236562A (en) | Inverter device | |
JP6415467B2 (en) | Wiring board and semiconductor module | |
JP2009021345A (en) | Power semiconductor module | |
US8878305B2 (en) | Integrated power module for multi-device parallel operation | |
JP5494851B2 (en) | Semiconductor device | |
JP5138714B2 (en) | Power semiconductor device | |
KR20140101298A (en) | Circuit arrangement | |
JP2019145641A (en) | Semiconductor device | |
JP2014030321A (en) | Semiconductor device | |
US10079197B2 (en) | Encapsulated power semiconductor device having a metal moulded body as a first connecting conductor | |
JP2020013955A (en) | Semiconductor device and resistive element | |
JP6609860B2 (en) | Substrate, electric compressor, and air conditioner | |
NL2021292B1 (en) | Electronic module | |
US20210013183A1 (en) | Semiconductor module | |
US20230146272A1 (en) | Semiconductor apparatus | |
CN112750800B (en) | Semiconductor power module |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101125 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121023 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121225 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130122 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130204 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160301 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5206188 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |