Nothing Special   »   [go: up one dir, main page]

JP2010025822A - Physical quantity sensor and manufacturing method thereof - Google Patents

Physical quantity sensor and manufacturing method thereof Download PDF

Info

Publication number
JP2010025822A
JP2010025822A JP2008189025A JP2008189025A JP2010025822A JP 2010025822 A JP2010025822 A JP 2010025822A JP 2008189025 A JP2008189025 A JP 2008189025A JP 2008189025 A JP2008189025 A JP 2008189025A JP 2010025822 A JP2010025822 A JP 2010025822A
Authority
JP
Japan
Prior art keywords
interposer
substrate
physical quantity
electrode pad
silicon substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008189025A
Other languages
Japanese (ja)
Inventor
Katsuya Kikuiri
勝也 菊入
Kiyoshi Sato
清 佐藤
Masaru Sakurai
勝 桜井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP2008189025A priority Critical patent/JP2010025822A/en
Publication of JP2010025822A publication Critical patent/JP2010025822A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Measuring Fluid Pressure (AREA)
  • Pressure Sensors (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a physical quantity sensor and a manufacturing method thereof which particularly enable reduction of a stress caused by a thermal expansion difference from a circuit board and working on a silicon substrate and moreover enable simple and adequate confirmation of soldering of a pressure sensor on the circuit board, and also to provide an installation structure of the physical quantity sensor. <P>SOLUTION: The sensor has silicon substrates 2 and 3, a displacement part (diaphragm) 8 formed in the silicon substrates 2 and 3, a detecting element for detecting a displacement amount of the displacement part, an electrode pad 11 connected electrically to the detecting element and formed on the silicon substrates, and an interposer 15 joined to the electrode pad 11. The interposer 15 is constituted by having a support base 17, a continuity part 18 formed from a joining surface (first surface) with the electrode pad 11 to a second surface, and a solder fillet forming part 22 connected electrically to the second surface side of the continuity part 18 and so formed as to be exposed on the lateral side. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、特に、MEMS技術を用いて形成された物理量センサ及びその製造方法に関する。   The present invention particularly relates to a physical quantity sensor formed by using MEMS technology and a method for manufacturing the same.

MEMS(微小電気機械システム:Micro Electro Mechanical System)技術を用いて形成された圧力センサは、シリコン基板に形成されたダイアフラムと、ダイアフラムの変位量を検出するための検出素子等を有して構成される。   A pressure sensor formed using MEMS (Micro Electro Mechanical System) technology includes a diaphragm formed on a silicon substrate, a detection element for detecting a displacement amount of the diaphragm, and the like. The

検出素子に電気的に接続される電極パッドはシリコン基板表面(ダイアフラム形成面及びその逆面も含む)に形成されている。そして従来では、圧力センサが、回路基板上に直接、電極パッドの部分にて、半田付けにより実装されていた。   The electrode pad electrically connected to the detection element is formed on the surface of the silicon substrate (including the diaphragm forming surface and the opposite surface). Conventionally, the pressure sensor is mounted on the circuit board directly at the electrode pad portion by soldering.

このため、従来構造では、圧力センサを構成するシリコン基板と回路基板との熱膨張差に起因した応力が、ダイアフラム等を備える前記シリコン基板に直接作用することにより、圧力センサの検出精度が低下したり、ばらつきが生じる問題があった。
特開2004−177343号公報 特開2007−198820号公報
For this reason, in the conventional structure, the stress caused by the difference in thermal expansion between the silicon substrate constituting the pressure sensor and the circuit board directly acts on the silicon substrate provided with a diaphragm or the like, thereby reducing the detection accuracy of the pressure sensor. There was a problem that variation occurred.
JP 2004-177343 A JP 2007-198820 A

そこで本発明は上記従来の課題を解決するためのものであり、特に、シリコン基板に作用する回路基板との熱膨張差に起因した応力を低減できる物理量センサ及びその製造方法を提供することを目的としている。   Accordingly, the present invention is to solve the above-described conventional problems, and in particular, to provide a physical quantity sensor capable of reducing stress due to a difference in thermal expansion from a circuit board acting on a silicon substrate, and a method for manufacturing the same. It is said.

本発明における物理量センサは、
シリコン基板と、前記シリコン基板に形成され、物理量の変化に応じて変位する変位部と、前記変位部の変位量を検出するための検出素子と、前記検出素子に電気的に接続され、前記シリコン基板の一方の面に形成された電極パッドと、前記電極パッドに接合されたインターポーザと、を有し、
前記インターポーザは、ガラスで形成された支持基板と、前記電極パッドと電気的に接続され、前記電極パッドとの接合面である第1面から前記第1面との逆面である第2面にかけてシリコンで形成された導通部と、を有して構成されることを特徴とするものである。
The physical quantity sensor in the present invention is
A silicon substrate; a displacement portion formed on the silicon substrate and displaced in accordance with a change in physical quantity; a detection element for detecting a displacement amount of the displacement portion; and the silicon substrate electrically connected to the detection element, An electrode pad formed on one surface of the substrate, and an interposer bonded to the electrode pad,
The interposer is electrically connected to the support substrate made of glass and the electrode pad, and extends from the first surface that is a joint surface with the electrode pad to the second surface that is the opposite surface of the first surface. And a conductive portion formed of silicon.

あるいは本発明における物理量センサは、
シリコン基板と、前記シリコン基板に形成され、物理量の変化に応じて変位する変位部と、前記変位部の変位量を検出するための検出素子と、前記検出素子に電気的に接続され、前記シリコン基板の一方の面に形成された電極パッドと、前記電極パッドに接合されたインターポーザと、を有し、
前記インターポーザは、シリコンで形成された支持基板と、前記電極パッドと電気的に接続され、前記電極パッドとの接合面である第1面から前記第1面との逆面である第2面にかけてシリコンで形成された導通部と、前記支持基板と前記導通部との間に介在する絶縁層と、を有して構成されることを特徴とするものである。
Alternatively, the physical quantity sensor in the present invention is:
A silicon substrate; a displacement portion formed on the silicon substrate and displaced in accordance with a change in physical quantity; a detection element for detecting a displacement amount of the displacement portion; and the silicon substrate electrically connected to the detection element, An electrode pad formed on one surface of the substrate, and an interposer bonded to the electrode pad,
The interposer is electrically connected to a support substrate made of silicon and the electrode pad, and extends from a first surface, which is a joint surface with the electrode pad, to a second surface, which is the opposite surface of the first surface. It is characterized by having a conductive portion made of silicon and an insulating layer interposed between the support substrate and the conductive portion.

本発明の構成によれば、インターポーザを備え、しかも、インターポーザを構成する導通部をシリコンで形成し、支持基板をシリコンの熱膨張係数に近いガラス、あるいはシリコンで形成することで(導通部と支持基板を共にシリコンで形成した場合は導通部と支持基板間を絶縁層にて絶縁する)、物理量センサを回路基板上に実装したとき、シリコン基板に作用する回路基板との熱膨張差に起因した応力を効果的に、低減できる。   According to the configuration of the present invention, an interposer is provided, and the conductive portion constituting the interposer is formed of silicon, and the support substrate is formed of glass or silicon close to the thermal expansion coefficient of silicon (the conductive portion and the support). When both substrates are made of silicon, the conductive part and the support substrate are insulated by an insulating layer.) When the physical quantity sensor is mounted on the circuit board, it is caused by the difference in thermal expansion from the circuit board that acts on the silicon substrate. Stress can be effectively reduced.

本発明では、前記インターポーザの隅部に、前記第1面から前記第2面に至る前記導通部が形成されていることが好ましい。これにより、導通部の平面面積を大きく形成しやすく、導通部の電気抵抗値を効果的に小さく出来る。また、インターポーザを回路基板上に安定して実装しやすい。   In the present invention, it is preferable that the conducting portion extending from the first surface to the second surface is formed at a corner portion of the interposer. Thereby, it is easy to form a large planar area of the conduction part, and the electric resistance value of the conduction part can be effectively reduced. In addition, it is easy to mount the interposer stably on the circuit board.

また本発明では、前記電極パッドは、前記変位部と同じ形成面側に形成されていることが好ましい。これにより、変位部がインターポーザと対向した位置関係になり、変位部をインターポーザにより適切に保護できる。   Moreover, in this invention, it is preferable that the said electrode pad is formed in the same formation surface side as the said displacement part. Thereby, a displacement part becomes a positional relationship facing the interposer, and the displacement part can be appropriately protected by the interposer.

本発明では、前記変位部は圧力を受けて変位するダイアフラムであり、前記支持基板には前記ダイアフラムに通じる通気口が形成されていることが好ましい。   In the present invention, it is preferable that the displacement portion is a diaphragm that is displaced under pressure, and the support substrate is formed with a vent hole that communicates with the diaphragm.

前記通気口は、前記支持基板の厚さ方向に形成され、前記支持基板の前記第1面側には、前記通気口に連通し、前記通気口よりも平面面積が大きい凹部が形成されていることが好ましい。あるいは、前記支持基板の第1面には、側面にまで通じる凹形状の前記通気口が形成されている形態でもよい。   The vent is formed in the thickness direction of the support substrate, and the first surface side of the support substrate is formed with a recess that communicates with the vent and has a larger planar area than the vent. It is preferable. Alternatively, the first surface of the support substrate may be formed with the concave vent hole leading to the side surface.

また本発明では、前記変位部の形成領域を除く前記シリコン基板と前記支持基板との間の空間領域に、支持部が設けられていることが好ましい。   Moreover, in this invention, it is preferable that the support part is provided in the space area | region between the said silicon substrate and the said support substrate except the formation area of the said displacement part.

本発明における物理量センサの製造方法は、
シリコン基板と、前記シリコン基板に形成され、物理量の変化に応じて変位する変位部と、前記変位部の変位量を検出するための検出素子と、前記検出素子に電気的に接続され、前記シリコン基板の一方の面に形成された電極パッドと、前記電極パッドに接合されたインターポーザと、を有するものであり、
前記インターポーザを、
シリコン基板の上面にエッチングにより前記導通部を形成する工程、
前記導通部の周囲を、ガラス材によって埋め、前記シリコン基板と前記ガラス材から成るインターポーザ基板を形成する工程、
上下面の双方から前記導通部が露出するように、前記インターポーザ基板の上下面を削る工程、
前記インターポーザ基板を個々のインターポーザに分断する工程、を有して形成し、
続いて、前記インターポーザの一方の面に露出した前記導通部と前記電極パッド間を接合する工程、
を有することを特徴とするものである。
The manufacturing method of the physical quantity sensor in the present invention is:
A silicon substrate; a displacement portion formed on the silicon substrate and displaced in accordance with a change in physical quantity; a detection element for detecting a displacement amount of the displacement portion; and the silicon substrate electrically connected to the detection element, An electrode pad formed on one surface of the substrate, and an interposer bonded to the electrode pad,
The interposer,
Forming the conductive portion on the upper surface of the silicon substrate by etching;
Filling the periphery of the conductive portion with a glass material and forming an interposer substrate made of the silicon substrate and the glass material;
A step of cutting the upper and lower surfaces of the interposer substrate so that the conductive portion is exposed from both the upper and lower surfaces;
Dividing the interposer substrate into individual interposers,
Subsequently, the step of bonding between the conductive pad exposed on one surface of the interposer and the electrode pad,
It is characterized by having.

本発明の物理量センサの製造方法によれば、簡単且つ適切に、支持基板、及び、導通部を備えるインターポーザを形成できる。そして本発明では、物理量センサを回路基板上に実装したとき、シリコン基板に作用する回路基板との熱膨張差に起因した応力を低減できる物理量センサを簡単且つ適切に製造することが出来る。   According to the method of manufacturing a physical quantity sensor of the present invention, an interposer including a support substrate and a conduction part can be formed easily and appropriately. In the present invention, when the physical quantity sensor is mounted on the circuit board, a physical quantity sensor capable of reducing stress due to a difference in thermal expansion from the circuit board acting on the silicon substrate can be easily and appropriately manufactured.

本発明では、前記導通部の位置でダイシングの方向を直交させて、前記導通部を分断することが好ましい。これにより、導通部をインターポーザの隅部に形成できる。   In the present invention, it is preferable to divide the conductive portion by making the dicing direction orthogonal to each other at the position of the conductive portion. Thereby, a conduction | electrical_connection part can be formed in the corner part of an interposer.

本発明の構成によれば、インターポーザを備え、しかも、インターポーザを構成する導通部をシリコンで形成し、支持基板をシリコンの熱膨張係数に近いガラス、あるいはシリコンで形成することで(導通部と支持基板を共にシリコンで形成した場合は導通部と支持基板間を絶縁層にて絶縁する)、物理量センサを回路基板上に実装したとき、シリコン基板に作用する回路基板との熱膨張差に起因した応力を効果的に、低減できる。   According to the configuration of the present invention, an interposer is provided, and the conductive portion constituting the interposer is formed of silicon, and the support substrate is formed of glass or silicon close to the thermal expansion coefficient of silicon (the conductive portion and the support). When both substrates are made of silicon, the conductive part and the support substrate are insulated by an insulating layer.) When the physical quantity sensor is mounted on the circuit board, it is caused by the difference in thermal expansion from the circuit board that acts on the silicon substrate. Stress can be effectively reduced.

図1は、本実施形態における圧力センサ(物理量センサ)の斜視図、図2は、図1に示す圧力センサをA−A線に沿って高さ方向(厚さ方向)から切断した切断面を示す断面図、図3は、本実施形態の圧力センサと回路基板との実装構造を示す断面図、図4ないし図8は、図2とは異なる本実施形態の圧力センサの断面図、図9は、圧力センサのダイアフラム形成面の平面図、である。   FIG. 1 is a perspective view of a pressure sensor (physical quantity sensor) in the present embodiment, and FIG. 2 is a cut surface of the pressure sensor shown in FIG. 1 cut along a line AA from the height direction (thickness direction). FIG. 3 is a cross-sectional view showing a mounting structure of the pressure sensor and the circuit board according to this embodiment. FIGS. 4 to 8 are cross-sectional views of the pressure sensor according to this embodiment different from FIG. FIG. 3 is a plan view of a diaphragm forming surface of the pressure sensor.

図1,図2に示すピエゾ抵抗型圧力センサ1は、例えば、絶対圧検知用(すなわちキャビティ内が真空である)である。   The piezoresistive pressure sensor 1 shown in FIGS. 1 and 2 is, for example, for absolute pressure detection (that is, the inside of the cavity is vacuum).

図1,図2に示すピエゾ抵抗型圧力センサ1は、第1シリコン基板2と、第2シリコン基板3とを有して構成される。例えば第1シリコン基板2及び第2シリコン基板3の間には、酸化絶縁層(SiO2層)が介在し、3層のSOI基板を構成している。 The piezoresistive pressure sensor 1 shown in FIGS. 1 and 2 includes a first silicon substrate 2 and a second silicon substrate 3. For example, an oxide insulating layer (SiO 2 layer) is interposed between the first silicon substrate 2 and the second silicon substrate 3 to constitute a three-layer SOI substrate.

図2に示すように、第1シリコン基板2の上面には、キャビティ(凹部)7が形成される。図2及び図9に示すように、キャビティ7の上側に位置する第2シリコン基板3によりダイアフラム8が形成されている。図9に示すように、キャビティ7及びダイアフラム8は平面視にてピエゾ抵抗型圧力センサ1の略中央位置に形成され、キャビティ7及びダイアフラム8の平面視形状は略矩形状である。   As shown in FIG. 2, a cavity (concave portion) 7 is formed on the upper surface of the first silicon substrate 2. As shown in FIGS. 2 and 9, a diaphragm 8 is formed by the second silicon substrate 3 located above the cavity 7. As shown in FIG. 9, the cavity 7 and the diaphragm 8 are formed at a substantially central position of the piezoresistive pressure sensor 1 in a plan view, and the plan view shape of the cavity 7 and the diaphragm 8 is a substantially rectangular shape.

図9に示すように、ダイアフラム8の周囲は第2シリコン基板3に圧力が作用しても歪みが生じない固定領域9である。   As shown in FIG. 9, the periphery of the diaphragm 8 is a fixed region 9 in which no distortion occurs even when pressure is applied to the second silicon substrate 3.

ダイアフラム8の4辺の各縁部の略中央には、ピエゾ素子B〜Eが形成される。図9に示すように、第1ピエゾ素子Bと第2ピエゾ素子Cとが第1の出力パッド11を介して直列接続される。また、第3ピエゾ素子Dと第4ピエゾ素子Eとが第2の出力パッド12を介して直列接続される。   Piezo elements B to E are formed at substantially the center of each edge of the four sides of the diaphragm 8. As shown in FIG. 9, the first piezo element B and the second piezo element C are connected in series via the first output pad 11. Further, the third piezo element D and the fourth piezo element E are connected in series via the second output pad 12.

第1ピエゾ素子Bと第3ピエゾ素子Dは入力パッド13を介して、及び、第2ピエゾ素子Cと第4ピエゾ素子Eはグランドパッド14を介して、夫々接続される。各ピエゾ素子B〜Eに接続される配線層10は固定領域9上に延出形成され、各パッド11〜14は固定領域9の四隅近傍に設けられている。配線層10や各電極パッド11〜14はスパッタやメッキによりAuやAl等の良導体で形成される。   The first piezo element B and the third piezo element D are connected via the input pad 13, and the second piezo element C and the fourth piezo element E are connected via the ground pad 14, respectively. The wiring layer 10 connected to each of the piezo elements B to E extends on the fixed region 9, and the pads 11 to 14 are provided near the four corners of the fixed region 9. The wiring layer 10 and the electrode pads 11 to 14 are formed of a good conductor such as Au or Al by sputtering or plating.

ダイアフラム8が圧力を受けて歪んだときに、第2ピエゾ素子C及び前記第3ピエゾ素子Dの抵抗値の増減傾向と、第1ピエゾ素子B及び前記第4ピエゾ素子Eの抵抗値の増減傾向とが逆傾向となるように、各ピエゾ素子B〜Eが配置されている。図1では各ピエゾ素子B〜Eの平面視形状が略矩形状となっているが例えばミアンダ形状で形成することが可能である。   When the diaphragm 8 is distorted due to pressure, the resistance value of the second piezo element C and the third piezo element D increases and decreases, and the resistance value of the first piezo element B and the fourth piezo element E increases and decreases. Each of the piezo elements B to E is arranged so as to have a reverse tendency. In FIG. 1, each of the piezoelectric elements B to E in plan view has a substantially rectangular shape, but can be formed in a meander shape, for example.

各電極パッド11〜14は例えば図2に示すようなバンプ形状であるが、形状を限定するものではない。   Each of the electrode pads 11 to 14 has a bump shape as shown in FIG. 2, for example, but the shape is not limited.

図1,図2に示すように、第2シリコン基板3側に、インターポーザ15が設けられている。図1,図2に示すようにインターポーザ15の略中央部には、上面(第2面)から下面(第1面)に向けて貫通する通気口16が形成されている。この実施形態では、通気口16の平面形状は円形状であるが、形状を限定するものではない。   As shown in FIGS. 1 and 2, an interposer 15 is provided on the second silicon substrate 3 side. As shown in FIGS. 1 and 2, a vent hole 16 penetrating from the upper surface (second surface) toward the lower surface (first surface) is formed at a substantially central portion of the interposer 15. In this embodiment, the planar shape of the vent 16 is circular, but the shape is not limited.

インターポーザ15は、支持基板17と、支持基板17に支持された導通部18とを有して構成される。   The interposer 15 includes a support substrate 17 and a conductive portion 18 supported by the support substrate 17.

図1に示すように支持基板17は、所定の厚みがあり、平面が略矩形状の(直方体状の)基板の四隅を上面(第2面)17eから下面(第1面)17fに向けて凹形状に切り欠いた形状である。   As shown in FIG. 1, the support substrate 17 has a predetermined thickness and the four corners of the substantially rectangular (cuboid) plane are directed from the upper surface (second surface) 17e to the lower surface (first surface) 17f. It is a shape cut into a concave shape.

支持基板17に形成された凹部26内にそれぞれ、導通部18が設けられる。
よって、各導通部18は、支持基板17の上面17eから下面17fにかけて形成され、上面17e及び下面17fで露出している。またこの実施形態では、インターポーザ15の四隅に形成された各凹部26内に各導通部18が設けられるため、各導通部18の側面の一部も露出している。この実施形態では、各導通部18は直方体状であり、各導通部18の露出した側面は、支持基板17の側面17gと同一面で形成されている。
Conductive portions 18 are respectively provided in the recesses 26 formed in the support substrate 17.
Therefore, each conduction | electrical_connection part 18 is formed from the upper surface 17e of the support substrate 17 to the lower surface 17f, and is exposed in the upper surface 17e and the lower surface 17f. Moreover, in this embodiment, since each conduction | electrical_connection part 18 is provided in each recessed part 26 formed in the four corners of the interposer 15, a part of side surface of each conduction | electrical_connection part 18 is also exposed. In this embodiment, each conducting portion 18 has a rectangular parallelepiped shape, and the exposed side surface of each conducting portion 18 is formed in the same plane as the side surface 17 g of the support substrate 17.

ここで、導通部18の形成位置は、後述する変形例にも示すようにインターポーザ15の隅部に限定されない。例えば、支持基板17の側面17gの略中央位置に凹形状に切欠いて、その凹部内に導通部18が形成される形態でもよい。特に、インターポーザ15が円形等の多角形状でない場合、インターポーザ15の任意の側面位置に導通部18を設けるようにすることが好適である。ただしインターポーザ15が多角形状である場合、導通部18をインターポーザ15の隅部に形成することが好適である。   Here, the formation position of the conducting portion 18 is not limited to the corner portion of the interposer 15 as shown in a modified example described later. For example, a configuration in which a concave shape is cut out at a substantially central position of the side surface 17g of the support substrate 17 and the conductive portion 18 is formed in the concave portion may be employed. In particular, when the interposer 15 is not a polygonal shape such as a circle, it is preferable to provide the conducting portion 18 at an arbitrary side surface position of the interposer 15. However, when the interposer 15 has a polygonal shape, it is preferable to form the conducting portion 18 at the corner of the interposer 15.

図2に示すように、各導通部18の上面(第2面)には導通パッド27が形成されている。   As shown in FIG. 2, a conductive pad 27 is formed on the upper surface (second surface) of each conductive portion 18.

図2に示すように、インターポーザ15の各導通部18の下面(第1面)と、各電極パッド11〜14間が接合層28を介して接合されている。これにより導通部18と電極パッド11〜14とが電気的に接続される。   As shown in FIG. 2, the lower surface (first surface) of each conductive portion 18 of the interposer 15 and the electrode pads 11 to 14 are bonded via a bonding layer 28. Thereby, the conduction | electrical_connection part 18 and the electrode pads 11-14 are electrically connected.

本実施形態では、支持基板17はガラス(例えばパイレックス(登録商標))で形成される。また導通部18は、第1シリコン基板2や第2シリコン基板3と同じシリコンで形成される。また、接合層28は導電性材料であれば特に材質を限定しないが、電極パッド11〜14と接合層23とで共晶を作るなどして、接合強度を高めることが可能な材質を選択することが好適である。また導通パッド27は半田濡れ性に優れたNi、Cu等を有する材質で形成されることが好適である。   In the present embodiment, the support substrate 17 is formed of glass (for example, Pyrex (registered trademark)). The conducting portion 18 is formed of the same silicon as the first silicon substrate 2 and the second silicon substrate 3. In addition, the material of the bonding layer 28 is not particularly limited as long as it is a conductive material, but a material capable of increasing the bonding strength is selected by forming a eutectic with the electrode pads 11 to 14 and the bonding layer 23. Is preferred. The conductive pad 27 is preferably formed of a material having Ni, Cu or the like excellent in solder wettability.

図1,図2に示すように、各導通部18の上面(第2面)に形成された導通パッド27上には半田ボール20が設けられる。   As shown in FIGS. 1 and 2, a solder ball 20 is provided on a conductive pad 27 formed on the upper surface (second surface) of each conductive portion 18.

図1,図2に示す圧力センサ1を回路基板30上に実装した図が図3である。図3に示すように圧力センサ1を図1,図2の状態から反転させて、インターポーザ15を回路基板30上に対向させる。そして、インターポーザ15に形成された各導通パッド27と回路基板30の各半田ランド部31との間が半田21にて接合される。   FIG. 3 is a diagram in which the pressure sensor 1 shown in FIGS. 1 and 2 is mounted on a circuit board 30. As shown in FIG. 3, the pressure sensor 1 is reversed from the state shown in FIGS. 1 and 2, and the interposer 15 is opposed to the circuit board 30. The conductive pads 27 formed on the interposer 15 and the solder land portions 31 of the circuit board 30 are joined by the solder 21.

本実施形態における圧力センサ1は、第2シリコン基板3に形成された電極パッド11〜14に接合されるインターポーザ15を備えている。さらに本実施形態では、導通部18は、シリコンで形成され、支持基板17はガラスで形成される。ガラスの熱膨張係数はシリコンの熱膨張係数に近い。よって、本実施形態では、シリコン基板2,3と、インターポーザ15間の熱膨張係数の差は非常に小さい。したがって、図3に示すように圧力センサ1を回路基板30上に実装したときに本実施形態の構成によれば、熱膨張差に起因したシリコン基板2,3に作用する応力を効果的に、低減することが出来る。   The pressure sensor 1 in this embodiment includes an interposer 15 that is bonded to electrode pads 11 to 14 formed on the second silicon substrate 3. Furthermore, in this embodiment, the conduction | electrical_connection part 18 is formed with a silicon | silicone, and the support substrate 17 is formed with glass. The thermal expansion coefficient of glass is close to that of silicon. Therefore, in this embodiment, the difference in thermal expansion coefficient between the silicon substrates 2 and 3 and the interposer 15 is very small. Therefore, when the pressure sensor 1 is mounted on the circuit board 30 as shown in FIG. 3, according to the configuration of the present embodiment, the stress acting on the silicon substrates 2 and 3 due to the thermal expansion difference is effectively reduced. It can be reduced.

本実施形態では、各導通部18をインターポーザ15の四隅に形成している。導通部18をインターポーザ15の隅部に形成すれば、各導通部18をインターポーザ15の2つの側面に露出する位置まで最大限に大きく形成でき、また少なくとも隅部周辺をシリコン基板側の固定領域9との対向領域にできるため、導通部18の平面面積を大きく形成しやすい。したがって、導通部18の電気抵抗値を低減できる。また導通部18と半田ランド部31間を半田付けにて接合しやすく、圧力センサ1を回路基板30上に安定して実装することが出来る。   In the present embodiment, the conductive portions 18 are formed at the four corners of the interposer 15. If the conductive portions 18 are formed at the corners of the interposer 15, each conductive portion 18 can be formed as large as possible until it is exposed to the two side surfaces of the interposer 15, and at least the periphery of the corners is fixed region 9 on the silicon substrate side. Therefore, it is easy to form a large planar area of the conductive portion 18. Therefore, the electrical resistance value of the conduction part 18 can be reduced. Further, the conductive portion 18 and the solder land portion 31 can be easily joined by soldering, and the pressure sensor 1 can be stably mounted on the circuit board 30.

また図2,図9等に示すように、電極パッド11〜14は、変位部であるダイアフラム8と同じ形成面側に形成されている。これにより、図2等に示すように、インターポーザ15が、ダイアフラム8と対向した位置関係になる。したがって、ダイアフラム8をインターポーザ15により適切に保護することが出来る。   As shown in FIGS. 2 and 9, the electrode pads 11 to 14 are formed on the same formation surface side as the diaphragm 8 which is a displacement portion. Thereby, as shown in FIG. 2 etc., the interposer 15 becomes the positional relationship facing the diaphragm 8. Therefore, the diaphragm 8 can be appropriately protected by the interposer 15.

図4以降に本実施形態の変形例を示す。図4に示す形態では、導通部18及び、支持基板17が共にシリコンで形成され、導通部18と支持基板17の間が絶縁層33により絶縁されている。このように、導通部18及び支持基板17をシリコンで形成することで、シリコン基板に作用する回路基板との熱膨張差に起因した応力をより効果的に、低減できる。   The modification of this embodiment is shown after FIG. In the form shown in FIG. 4, both the conduction portion 18 and the support substrate 17 are formed of silicon, and the conduction portion 18 and the support substrate 17 are insulated from each other by the insulating layer 33. In this way, by forming the conductive portion 18 and the support substrate 17 from silicon, it is possible to more effectively reduce the stress caused by the difference in thermal expansion from the circuit substrate acting on the silicon substrate.

図5に示す形態では、シリコンで形成された導通部18が、インターポーザ15の四隅に形成されず、インターポーザ15(支持基板17)の内部位置に形成される。よって導通部18は、上面と下面だけが支持基板17から露出している。そして導通部18の上面(第2面)から支持基板17の上面にかけて導通パッド27が形成されている。   In the form shown in FIG. 5, the conductive portions 18 made of silicon are not formed at the four corners of the interposer 15 but are formed at the internal positions of the interposer 15 (support substrate 17). Therefore, only the upper and lower surfaces of the conductive portion 18 are exposed from the support substrate 17. A conductive pad 27 is formed from the upper surface (second surface) of the conductive portion 18 to the upper surface of the support substrate 17.

図6に示す形態では、インターポーザ15と第2シリコン基板3間を支持する支持部40が設けられる。図7以外の形態では、インターポーザ15と第2シリコン基板3間が電極パッド11〜14の部分のみで支持されていたが、図6のように、支持部40を設けることで、インターポーザ15と第2シリコン基板3間をより確実に支持できる。支持部40は、電極パッド11〜14と対向しない固定領域9(図9参照)との空間領域に形成される。支持部40はシリコンあるいはガラスで形成されることが好適である。例えば、支持部40は、電極パッド11〜14と同じ形成工程で形成し(係る場合、支持部40は電極パッドと同じ金属材料である)、インターポーザ15側には、接合層28と同じ形成工程で、支持部40と対向する位置に接合層を形成しておく。そして、支持部40と接合層間、及び電極パッド11〜14と接合層28間を接合する。   In the form shown in FIG. 6, a support portion 40 that supports between the interposer 15 and the second silicon substrate 3 is provided. In forms other than FIG. 7, the interposer 15 and the second silicon substrate 3 are supported only by the electrode pads 11 to 14, but by providing the support portion 40 as shown in FIG. The space between the two silicon substrates 3 can be supported more reliably. The support portion 40 is formed in a space region with the fixed region 9 (see FIG. 9) that does not face the electrode pads 11-14. The support portion 40 is preferably formed of silicon or glass. For example, the support part 40 is formed in the same formation process as the electrode pads 11 to 14 (in this case, the support part 40 is made of the same metal material as the electrode pad), and the interposer 15 side has the same formation process as the bonding layer 28. Thus, a bonding layer is formed at a position facing the support portion 40. Then, the support portion 40 and the bonding layer, and the electrode pads 11 to 14 and the bonding layer 28 are bonded.

図7に示す形態では、インターポーザ15の厚さ(高さ)方向に形成された通気口16の孔径が他の形態に比べて小さく形成されている。そして図7では、支持基板17の第2シリコン基板3と対向する面側に通気口16と連通した凹部41が形成されている。図7に示す形態では、通気口16の孔径が小さくされているので異物が通気口16を通って、ダイアフラム8とインターポーザ15間に溜まるのを抑制できる。またダイアフラム8に対する外的接触等を抑制できる。また仮に異物が通気口16を通ってダイアフラム8とインターポーザ15間に入り込んでも、径が大きい凹部41が設けられているので、検出感度の低下を抑制できる。   In the form shown in FIG. 7, the hole diameter of the vent hole 16 formed in the thickness (height) direction of the interposer 15 is formed smaller than in other forms. In FIG. 7, a concave portion 41 communicating with the vent hole 16 is formed on the side of the support substrate 17 facing the second silicon substrate 3. In the form shown in FIG. 7, since the hole diameter of the vent hole 16 is reduced, it is possible to prevent foreign matter from passing through the vent hole 16 and accumulating between the diaphragm 8 and the interposer 15. Further, external contact with the diaphragm 8 can be suppressed. Moreover, even if a foreign substance enters between the diaphragm 8 and the interposer 15 through the vent hole 16, since the concave portion 41 having a large diameter is provided, a decrease in detection sensitivity can be suppressed.

図8に示す形態では、インターポーザ15の第2シリコン基板3との対向面(第2面)に、側面にまで通じる凹形状の通気口42が形成されている。よって、インターポーザ15の厚さ(高さ)方向に通気口を設ける形態に比べて異物進入を抑制できる。通気口42は2以上の側面間を繋ぐように形成されていてもよいし、あるいは通気口42はインターポーザ15のシリコン基板との対向面(第2面)の途中位置で途切れるように形成されていてもよい。   In the form shown in FIG. 8, a concave vent 42 that extends to the side surface is formed on the surface (second surface) of the interposer 15 that faces the second silicon substrate 3. Therefore, it is possible to suppress the entry of foreign matter as compared with a mode in which vent holes are provided in the thickness (height) direction of the interposer 15. The vent hole 42 may be formed so as to connect two or more side surfaces, or the vent hole 42 is formed so as to be interrupted at a midpoint position on the surface (second surface) facing the silicon substrate of the interposer 15. May be.

図4ないし図8では、図1,図2に示すように導通パッド27上に半田ボール20が載置された形態であってもよい。   4 to 8, the solder balls 20 may be placed on the conductive pads 27 as shown in FIGS. 1 and 2.

次に、本実施形態の圧力センサ1のうち、特にインターポーザ15の製造方法について説明する。以下では、一つの基板から複数個のインターポーザを形成する製造方法を説明する。   Next, the manufacturing method of the interposer 15 among the pressure sensors 1 of the present embodiment will be described. Hereinafter, a manufacturing method for forming a plurality of interposers from one substrate will be described.

図10に示す工程では、シリコン基板50上にレジスト等のマスク層51を形成する。これらマスク層51は、シリコン基板50の導通部18となる位置に設けられる。そして、SiディープRIE等で、マスク層51に覆われていないシリコン基板50を所定深さまで削り込む(図10の点線に沿ってシリコン基板50が削られる)。これによりシリコン基板50には複数の突状部53が形成される。   In the step shown in FIG. 10, a mask layer 51 such as a resist is formed on the silicon substrate 50. These mask layers 51 are provided at positions where the conductive portions 18 of the silicon substrate 50 are to be formed. Then, the silicon substrate 50 not covered with the mask layer 51 is etched to a predetermined depth by Si deep RIE or the like (the silicon substrate 50 is scraped along the dotted line in FIG. 10). As a result, a plurality of protrusions 53 are formed on the silicon substrate 50.

図11に示す工程では、突状部53上のマスク層51を除去する。続いて、加熱して軟質状態のガラス材52を、突状部53と対向させ、ガラス材52をプレスして突状部53間をガラス材52により埋める(図12参照)。なお軟質状態はゴム状態であっても、液体状態であってもどちらでもよい。液体状態では、ガラス材52を突状部53間に流し込んで、突状部53間をガラス材52により埋めることが出来る。以下、突状部53を「導通部」、ガラス材52を「支持基板」と称する。   In the step shown in FIG. 11, the mask layer 51 on the protrusion 53 is removed. Subsequently, the glass material 52 in a soft state by heating is opposed to the projecting portions 53, and the glass material 52 is pressed to fill the space between the projecting portions 53 with the glass material 52 (see FIG. 12). The soft state may be a rubber state or a liquid state. In the liquid state, the glass material 52 can be poured between the projecting portions 53, and the space between the projecting portions 53 can be filled with the glass material 52. Hereinafter, the protruding portion 53 is referred to as a “conduction portion”, and the glass material 52 is referred to as a “support substrate”.

続いて図12に示す工程では、導通部53間を連設しているシリコン基板50の部分と、導通部53上に位置する支持基板52をラッピングして除去する(図13に示す点線部分までラッピングする)。これにより、シリコンで形成された導通部53の上面(第2面)と下面(第1面)とが露出し、且つ導通部53の周囲に支持基板52が形成されたインターポーザ基板54が完成する。   Subsequently, in the step shown in FIG. 12, the portion of the silicon substrate 50 that is connected between the conductive portions 53 and the support substrate 52 located on the conductive portion 53 are removed by wrapping (up to the dotted line portion shown in FIG. 13). Wrapping). Thereby, the upper surface (second surface) and the lower surface (first surface) of the conductive portion 53 formed of silicon are exposed, and the interposer substrate 54 in which the support substrate 52 is formed around the conductive portion 53 is completed. .

続いて図13に示す工程では、導通部53の上面に導通パッド57を形成する。また導通部53の下面(第1面)側に接合層58を形成する。さらに支持基板52に通気口59を形成する。   Subsequently, in a step shown in FIG. 13, a conductive pad 57 is formed on the upper surface of the conductive portion 53. Further, the bonding layer 58 is formed on the lower surface (first surface) side of the conduction portion 53. Further, vent holes 59 are formed in the support substrate 52.

続いて図14に示すように、インターポーザ基板54に形成された接合層58と、シリコン基板60の表面に形成された電極パッド11〜14とを対向させて、インターポーザ基板54とシリコン基板60間を接合する。なおこの時点で既にシリコン基板60にはダイアフラム8、キャビティ7及び図9に示す配線層10等が形成されている。   Subsequently, as shown in FIG. 14, the bonding layer 58 formed on the interposer substrate 54 and the electrode pads 11 to 14 formed on the surface of the silicon substrate 60 are opposed to each other, so that the interposer substrate 54 and the silicon substrate 60 are separated from each other. Join. At this point, the silicon substrate 60 has already been formed with the diaphragm 8, the cavity 7, the wiring layer 10 shown in FIG.

図14に示す点線は、インターポーザ基板54及びシリコン基板60に対するダイシングの位置を示している。図14に示すように、導通部53の上面(第2面)に形成された導通パッド57の略中央位置でダイシング方向を直交させて、導通部53を分断する。これにより、図1に示す圧力センサを複数個、同じ基板から得ることが出来る。   Dotted lines shown in FIG. 14 indicate dicing positions with respect to the interposer substrate 54 and the silicon substrate 60. As shown in FIG. 14, the conductive portion 53 is divided by making the dicing direction orthogonal to each other at a substantially central position of the conductive pad 57 formed on the upper surface (second surface) of the conductive portion 53. Thereby, a plurality of pressure sensors shown in FIG. 1 can be obtained from the same substrate.

図14に示すように、導通部53を直交に分断することで、各インターポーザの隅部に導通部を形成できる。ただし、これは好ましい一例であって、導通部の形成位置に応じてダイシングの位置を変更することが可能である。   As shown in FIG. 14, the conduction portions 53 can be formed at the corners of each interposer by dividing the conduction portions 53 at right angles. However, this is a preferable example, and the dicing position can be changed according to the formation position of the conductive portion.

また支持基板と導通部より構成されるインターポーザ基板の製造方法は上記以外であってもよい。例えば支持基板に貫通する複数の孔を予め形成し、この孔内に導通部を形成する。ただし、ガラスから形成される支持基板と、シリコンから形成される導通部のインターポーザ基板は上記した製造方法で形成することが好適である。   Moreover, the manufacturing method of the interposer board comprised from a support substrate and a conduction | electrical_connection part may be other than the above. For example, a plurality of holes penetrating the support substrate are formed in advance, and a conduction portion is formed in the holes. However, it is preferable that the supporting substrate formed of glass and the interposer substrate of the conductive portion formed of silicon are formed by the above-described manufacturing method.

本実施形態では、圧力センサを用いて説明したが、圧力センサに限定されるものではない。本実施形態は、加速度センサや角速度センサ等の「物理量センサ」に適用できる。   Although this embodiment has been described using a pressure sensor, it is not limited to a pressure sensor. This embodiment can be applied to a “physical quantity sensor” such as an acceleration sensor or an angular velocity sensor.

本実施形態における圧力センサ(物理量センサ)の斜視図、The perspective view of the pressure sensor (physical quantity sensor) in this embodiment, 図1に示す圧力センサをA−A線に沿って高さ方向(厚さ方向)から切断した切断面を示す断面図、Sectional drawing which shows the cut surface which cut | disconnected the pressure sensor shown in FIG. 1 from the height direction (thickness direction) along the AA line, 本実施形態の圧力センサと回路基板との実装構造を示す断面図、Sectional drawing which shows the mounting structure of the pressure sensor and circuit board of this embodiment, 図2とは異なる本実施形態の圧力センサの断面図、Sectional drawing of the pressure sensor of this embodiment different from FIG. 図2とは異なる本実施形態の圧力センサの断面図、Sectional drawing of the pressure sensor of this embodiment different from FIG. 図2とは異なる本実施形態の圧力センサの断面図、Sectional drawing of the pressure sensor of this embodiment different from FIG. 図2とは異なる本実施形態の圧力センサの断面図、Sectional drawing of the pressure sensor of this embodiment different from FIG. 図2とは異なる本実施形態の圧力センサの断面図、Sectional drawing of the pressure sensor of this embodiment different from FIG. 圧力センサのダイアフラム形成面の平面図、Plan view of the diaphragm forming surface of the pressure sensor, 本実施形態のインターポーザの製造方法を示す一工程図(断面図)、1 process drawing (sectional drawing) which shows the manufacturing method of the interposer of this embodiment, 図10の次に行われる一工程図(断面図)、One process diagram (cross-sectional view) performed after FIG. 図11の次に行われる一工程図(断面図)、One process diagram (cross-sectional view) performed after FIG. 図12の次に行われる一工程図(断面図)、One process diagram (cross-sectional view) performed after FIG. インターポーザ基板とシリコン基板を貼り合わせた状態の斜視図、A perspective view of a state in which an interposer substrate and a silicon substrate are bonded together,

符号の説明Explanation of symbols

1 ピエゾ抵抗型圧力センサ
2 第1シリコン基板
3 第2シリコン基板
7 キャビティ
8 ダイアフラム
11〜14 電極パッド
15 インターポーザ
16、42、59 通気口
17 支持基板
18 導通部
20 半田ボール
21 半田
27、57 導通パッド
30 回路基板
31 半田ランド部
40 支持部
50 シリコン基板
51、55 マスク層
52 ガラス材(支持基板)
53 突状部(導通部)
54 インターポーザ基板
B〜E ピエゾ素子
DESCRIPTION OF SYMBOLS 1 Piezoresistive type pressure sensor 2 1st silicon substrate 3 2nd silicon substrate 7 Cavity 8 Diaphragm 11-14 Electrode pad 15 Interposer 16, 42, 59 Vent 17 Support substrate 18 Conductive part 20 Solder ball 21 Solder 27, 57 Conductive pad 30 Circuit board 31 Solder land part 40 Support part 50 Silicon substrate 51, 55 Mask layer 52 Glass material (support board)
53 Projection (conduction part)
54 Interposer substrates B to E Piezo elements

Claims (10)

シリコン基板と、前記シリコン基板に形成され、物理量の変化に応じて変位する変位部と、前記変位部の変位量を検出するための検出素子と、前記検出素子に電気的に接続され、前記シリコン基板の一方の面に形成された電極パッドと、前記電極パッドに接合されたインターポーザと、を有し、
前記インターポーザは、ガラスで形成された支持基板と、前記電極パッドと電気的に接続され、前記電極パッドとの接合面である第1面から前記第1面との逆面である第2面にかけてシリコンで形成された導通部と、を有して構成されることを特徴とする物理量センサ。
A silicon substrate; a displacement portion formed on the silicon substrate and displaced in accordance with a change in physical quantity; a detection element for detecting a displacement amount of the displacement portion; and the silicon substrate electrically connected to the detection element, An electrode pad formed on one surface of the substrate, and an interposer bonded to the electrode pad,
The interposer is connected to a support substrate made of glass and a second surface which is electrically connected to the electrode pad and which is a bonding surface of the electrode pad to a second surface which is opposite to the first surface. A physical quantity sensor comprising: a conductive portion formed of silicon.
シリコン基板と、前記シリコン基板に形成され、物理量の変化に応じて変位する変位部と、前記変位部の変位量を検出するための検出素子と、前記検出素子に電気的に接続され、前記シリコン基板の一方の面に形成された電極パッドと、前記電極パッドに接合されたインターポーザと、を有し、
前記インターポーザは、シリコンで形成された支持基板と、前記電極パッドと電気的に接続され、前記電極パッドとの接合面である第1面から前記第1面との逆面である第2面にかけてシリコンで形成された導通部と、前記支持基板と前記導通部との間に介在する絶縁層と、を有して構成されることを特徴とする物理量センサ。
A silicon substrate; a displacement portion formed on the silicon substrate and displaced in accordance with a change in physical quantity; a detection element for detecting a displacement amount of the displacement portion; and the silicon substrate electrically connected to the detection element, An electrode pad formed on one surface of the substrate, and an interposer bonded to the electrode pad,
The interposer is electrically connected to a support substrate made of silicon and the electrode pad, and extends from a first surface, which is a joint surface with the electrode pad, to a second surface, which is the opposite surface of the first surface. A physical quantity sensor comprising: a conductive portion formed of silicon; and an insulating layer interposed between the support substrate and the conductive portion.
前記インターポーザの隅部に、前記第1面から前記第2面に至る前記導通部が形成されている請求項1又は2に記載の物理量センサ。   3. The physical quantity sensor according to claim 1, wherein the conduction portion extending from the first surface to the second surface is formed at a corner portion of the interposer. 前記電極パッドは、前記変位部と同じ形成面側に形成されている請求項1ないし3のいずれかに記載の物理量センサ。   The physical quantity sensor according to claim 1, wherein the electrode pad is formed on the same formation surface side as the displacement portion. 前記変位部は圧力を受けて変位するダイアフラムであり、前記支持基板には前記ダイアフラムに通じる通気口が形成されている請求項4記載の物理量センサ。   The physical quantity sensor according to claim 4, wherein the displacement portion is a diaphragm that is displaced under pressure, and the support substrate is formed with a vent hole that communicates with the diaphragm. 前記通気口は、前記支持基板の厚さ方向に形成され、前記支持基板の前記第1面側には、前記通気口に連通し、前記通気口よりも平面面積が大きい凹部が形成されている請求項5記載の物理量センサ。   The vent is formed in the thickness direction of the support substrate, and the first surface side of the support substrate is formed with a recess that communicates with the vent and has a larger planar area than the vent. The physical quantity sensor according to claim 5. 前記支持基板の第1面には、側面にまで通じる凹形状の前記通気口が形成されている請求項5記載の物理量センサ。   The physical quantity sensor according to claim 5, wherein the first surface of the support substrate is formed with the concave vent hole extending to the side surface. 前記変位部の形成領域を除く前記シリコン基板と前記支持基板との間の空間領域に、支持部が設けられている請求項1ないし7のいずれかに記載の物理量センサ。   The physical quantity sensor according to claim 1, wherein a support portion is provided in a space region between the silicon substrate and the support substrate excluding a region where the displacement portion is formed. シリコン基板と、前記シリコン基板に形成され、物理量の変化に応じて変位する変位部と、前記変位部の変位量を検出するための検出素子と、前記検出素子に電気的に接続され、前記シリコン基板の一方の面に形成された電極パッドと、前記電極パッドに接合されたインターポーザと、を有するものであり、
前記インターポーザを、
シリコン基板の上面にエッチングにより前記導通部を形成する工程、
前記導通部の周囲を、ガラス材によって埋め、前記シリコン基板と前記ガラス材から成るインターポーザ基板を形成する工程、
上下面の双方から前記導通部が露出するように、前記インターポーザ基板の上下面を削る工程、
前記インターポーザ基板を個々のインターポーザに分断する工程、を有して形成し、
続いて、前記インターポーザの一方の面に露出した前記導通部と前記電極パッド間を接合する工程、
を有することを特徴とする物理量センサの製造方法。
A silicon substrate; a displacement portion formed on the silicon substrate and displaced in accordance with a change in physical quantity; a detection element for detecting a displacement amount of the displacement portion; and the silicon substrate electrically connected to the detection element, An electrode pad formed on one surface of the substrate, and an interposer bonded to the electrode pad,
The interposer,
Forming the conductive portion on the upper surface of the silicon substrate by etching;
Filling the periphery of the conductive portion with a glass material to form an interposer substrate made of the silicon substrate and the glass material;
A step of cutting the upper and lower surfaces of the interposer substrate so that the conductive portion is exposed from both the upper and lower surfaces;
Dividing the interposer substrate into individual interposers,
Subsequently, the step of bonding between the conductive pad exposed on one surface of the interposer and the electrode pad,
A method of manufacturing a physical quantity sensor, comprising:
前記導通部の位置でダイシングの方向を直交させて、前記導通部を分断する請求項9に記載の物理量センサの製造方法。   The manufacturing method of the physical quantity sensor according to claim 9, wherein the dicing direction is orthogonalized at the position of the conductive portion to divide the conductive portion.
JP2008189025A 2008-07-22 2008-07-22 Physical quantity sensor and manufacturing method thereof Pending JP2010025822A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008189025A JP2010025822A (en) 2008-07-22 2008-07-22 Physical quantity sensor and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008189025A JP2010025822A (en) 2008-07-22 2008-07-22 Physical quantity sensor and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JP2010025822A true JP2010025822A (en) 2010-02-04

Family

ID=41731788

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008189025A Pending JP2010025822A (en) 2008-07-22 2008-07-22 Physical quantity sensor and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2010025822A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010129609A (en) * 2008-11-25 2010-06-10 Panasonic Electric Works Co Ltd Interposer
CN104867892A (en) * 2014-02-20 2015-08-26 阿尔特拉公司 Silicon-glass hybrid interposer circuitry
US11502061B2 (en) 2019-04-15 2022-11-15 Samsung Electronics Co., Ltd. Semiconductor package

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04118979A (en) * 1990-09-10 1992-04-20 Sankyo Seiki Mfg Co Ltd Magnetic sensor and manufacture thereof
JP2002026184A (en) * 2000-07-12 2002-01-25 Rohm Co Ltd Semiconductor device and its manufacturing method
JP2004177343A (en) * 2002-11-28 2004-06-24 Fujikura Ltd Pressure sensor
JP2005091166A (en) * 2003-09-17 2005-04-07 Matsushita Electric Works Ltd Semiconductor pressure sensor
JP2007139571A (en) * 2005-11-18 2007-06-07 Alps Electric Co Ltd Capacitive pressure sensor
JP2007180201A (en) * 2005-12-27 2007-07-12 Yamaha Corp Semiconductor device
JP2008002994A (en) * 2006-06-23 2008-01-10 Denso Corp Semiconductor pressure sensor and its manufacturing method

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04118979A (en) * 1990-09-10 1992-04-20 Sankyo Seiki Mfg Co Ltd Magnetic sensor and manufacture thereof
JP2002026184A (en) * 2000-07-12 2002-01-25 Rohm Co Ltd Semiconductor device and its manufacturing method
JP2004177343A (en) * 2002-11-28 2004-06-24 Fujikura Ltd Pressure sensor
JP2005091166A (en) * 2003-09-17 2005-04-07 Matsushita Electric Works Ltd Semiconductor pressure sensor
JP2007139571A (en) * 2005-11-18 2007-06-07 Alps Electric Co Ltd Capacitive pressure sensor
JP2007180201A (en) * 2005-12-27 2007-07-12 Yamaha Corp Semiconductor device
JP2008002994A (en) * 2006-06-23 2008-01-10 Denso Corp Semiconductor pressure sensor and its manufacturing method

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010129609A (en) * 2008-11-25 2010-06-10 Panasonic Electric Works Co Ltd Interposer
CN104867892A (en) * 2014-02-20 2015-08-26 阿尔特拉公司 Silicon-glass hybrid interposer circuitry
US11502061B2 (en) 2019-04-15 2022-11-15 Samsung Electronics Co., Ltd. Semiconductor package
US11837581B2 (en) 2019-04-15 2023-12-05 Samsung Electronics Co., Ltd. Semiconductor package

Similar Documents

Publication Publication Date Title
JP4613852B2 (en) Electronic devices
JP4967537B2 (en) Sensor unit and manufacturing method thereof
JP2011114054A (en) Sensor unit, and method of manufacturing the same
JP2017036966A (en) Semiconductor device
JP4613958B2 (en) Electronic component manufacturing method and electronic component
JP5366463B2 (en) PHYSICAL QUANTITY SENSOR, MANUFACTURING METHOD THEREOF, AND PHYSICAL QUANTITY SENSOR MOUNTING STRUCTURE
JP2010223640A (en) Semiconductor device and manufacturing method therefor
JP2010025822A (en) Physical quantity sensor and manufacturing method thereof
JP4925275B2 (en) Semiconductor device
JP4925272B2 (en) Semiconductor device
JP5994825B2 (en) Through electrode substrate, manufacturing method thereof, and semiconductor device using the through electrode substrate
JP2004361394A (en) Capacitive dynamical amount sensor
JP2007043017A (en) Semiconductor sensor equipment
JP2008241482A (en) Sensor device
JP2010060464A (en) Physical quantity sensor
JP5163363B2 (en) Semiconductor sensor device
JP5163362B2 (en) Semiconductor sensor device
JP5167848B2 (en) Support substrate and method of manufacturing capacitive mechanical quantity detection sensor using the same
JP6669553B2 (en) Electronic components
KR101306158B1 (en) Tri-axis Geo-magnetic Sensor Device Package and the Method for Fabricating the Same
JP6991300B2 (en) Electronic components
JP2008051686A (en) Sensor unit and manufacturing method therefor
US20170284881A1 (en) Electronic part
JP5804762B2 (en) Piezoelectric device
JP5672690B2 (en) Sensor unit and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101119

A977 Report on retrieval

Effective date: 20120608

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120619

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120808

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130212