JP2010021327A - Method for manufacturing wiring board - Google Patents
Method for manufacturing wiring board Download PDFInfo
- Publication number
- JP2010021327A JP2010021327A JP2008179969A JP2008179969A JP2010021327A JP 2010021327 A JP2010021327 A JP 2010021327A JP 2008179969 A JP2008179969 A JP 2008179969A JP 2008179969 A JP2008179969 A JP 2008179969A JP 2010021327 A JP2010021327 A JP 2010021327A
- Authority
- JP
- Japan
- Prior art keywords
- plating
- metal
- hole
- electrolytic
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
Description
本発明は配線基板の製造方法に関し、より詳細には、基板を貫通するスルーホール内に電解金属めっきによってめっき金属をボイドなく充填することが可能な配線基板の製造方法に関する。 The present invention relates to a method of manufacturing a wiring board, and more particularly to a method of manufacturing a wiring board that can fill a through hole penetrating the board with a plated metal by electrolytic metal plating without voids.
基板にヴィアを形成すべく、基板を貫通するスルーホール内に電解金属めっきによってめっき金属を充填する充填方法については、例えば下記特許文献1に図9に示すスルーホールの充填方法が提案されている。
図9に示すスルーホールの充填方法では、先ず、図9(a)に示すように、絶縁材料である樹脂から成る樹脂基板100にドリルによって円筒状のスルーホール102を形成した後、図9(b)に示すように、スルーホール102の内壁面を含む樹脂基板100の表面に無電解めっきによって金属薄膜104を形成する。
更に、スルーホール102を含む金属薄膜104を覆うように塗布しためっきレジスト106にパターニングを施し、スルーホール102及び配線パターンを形成する部分の金属薄膜104を露出する(図9(b))。
As a filling method for filling a plated metal with electrolytic metal plating in a through hole penetrating the substrate in order to form a via in the substrate, for example, the following patent document 1 proposes a through hole filling method shown in FIG. .
In the through hole filling method shown in FIG. 9, first, as shown in FIG. 9 (a), a cylindrical through hole 102 is formed on a resin substrate 100 made of a resin as an insulating material by a drill, and then, as shown in FIG. As shown in b), a metal thin film 104 is formed on the surface of the resin substrate 100 including the inner wall surface of the through hole 102 by electroless plating.
Further, the plating resist 106 applied so as to cover the metal thin film 104 including the through hole 102 is patterned to expose the portion of the metal thin film 104 where the through hole 102 and the wiring pattern are to be formed (FIG. 9B).
次いで、金属薄膜104を給電層とする電解金属めっきを施し、スルーホール102の内壁面及び金属薄膜104の露出面上にめっき金属層108を形成する。この電解金属めっきでは、攪拌を施しつつ樹脂基板100に電解金属めっきを施したとき、スルーホール102内のストレート状の内壁面に対する金属析出速度が、樹脂基板100の基板面の金属析出速度よりも速い電解めっき液を用いる。かかる電解めっき液に樹脂基板100を浸漬して、電解めっき液に攪拌を施しつつ樹脂基板100に電解金属めっきを施すと、図9(c)に示すように、スルーホール102の開口部近傍の金属層よりも厚い金属層110をスルーホール102の中途部近傍に形成することができ、スルーホール102内の中途部近傍に最狭部102aが形成される。 Next, electrolytic metal plating using the metal thin film 104 as a power feeding layer is performed, and a plated metal layer 108 is formed on the inner wall surface of the through hole 102 and the exposed surface of the metal thin film 104. In this electrolytic metal plating, when electrolytic metal plating is performed on the resin substrate 100 while stirring, the metal deposition rate on the straight inner wall surface in the through hole 102 is higher than the metal deposition rate on the substrate surface of the resin substrate 100. Use fast electrolytic plating solution. When the resin substrate 100 is immersed in the electrolytic plating solution, and the electrolytic metal plating is applied to the resin substrate 100 while stirring the electrolytic plating solution, as shown in FIG. 9C, the vicinity of the opening of the through hole 102 is obtained. A metal layer 110 thicker than the metal layer can be formed in the middle of the through hole 102, and the narrowest portion 102 a is formed in the vicinity of the middle of the through hole 102.
更に、開口部近傍の金属層108よりも厚い金属層110を中途部近傍に形成したスルーホール102を含む樹脂基板100に対し、電解金属めっきを継続する。これによって、スルーホール102の中途部近傍に形成した厚い金属層110に電流が集中し、中途部近傍の金属層110が更に厚くなる。そして遂には最狭部102aを閉塞して、樹脂基板100の両面の各々に開口する凹部112,112を形成する(図9(d))。
引き続いて電解めっきを継続することにより、樹脂基板100に形成された凹部112,112の各々に金属を充填し、ボイド等の欠陥のない充填層114を形成することができる。
By continuing electrolytic plating subsequently, it is possible to fill the recesses 112 and 112 formed in the resin substrate 100 with metal and form a filling layer 114 free from defects such as voids.
特許文献1に提案された電解金属めっきを用いたスルーホールの充填方法によれば、スルーホール内にボイドを形成することなくめっき金属によって充填することができる。
ところで、特許文献1のスルーホールの充填方法では、スルーホール内のストレート状の内壁面に対する金属析出速度が、樹脂基板の基板面の金属析出速度よりも速い電解めっき液を用いることを要する。
しかし、かかる電解めっき液は、その経時変化が大きいため、使用する電解めっき液が所定の性能を有することの厳格な管理が要請される。
そこで、本発明者は、管理に多大の注意を払う電解めっき液を用いた電解金属めっきによってスルーホール内をめっき金属で充填する従来のスルーホールの充填方法の課題を解消し、厳格な管理を要しない電解めっき液を用いても電解金属めっきによってスルーホール内をめっき金属で容易に充填できる配線基板の製造方法を提供することを目的とする。
According to the through hole filling method using electrolytic metal plating proposed in Patent Document 1, it is possible to fill with metal plating without forming voids in the through holes.
By the way, in the filling method of the through hole of patent document 1, it is required to use the electrolytic plating solution whose metal deposition rate with respect to the straight inner wall surface in a through hole is faster than the metal deposition rate of the substrate surface of a resin substrate.
However, since the electrolytic plating solution has a large change with time, strict management is required that the electrolytic plating solution to be used has a predetermined performance.
Therefore, the present inventor has solved the problem of the conventional through hole filling method in which the inside of the through hole is filled with the plating metal by electrolytic metal plating using an electrolytic plating solution that pays great attention to management, and performs strict management. It is an object of the present invention to provide a method of manufacturing a wiring board that can easily fill a through hole with a plated metal by electrolytic metal plating even when an unnecessary electrolytic plating solution is used.
本発明者は、前記課題を解決すべく検討した結果、基板を貫通するスルーホールを電解金属めっきによってめっき金属を充填する際に、スルーホールの開口部の一方が開口されている基板面の一面側に電解金属めっきを施して、スルーホールの一方側にめっき金属を充填した後、そのスルーホールの開口部の他方が開口する基板面の他面側に電解金属めっきを施して、スルーホールの他方側に残存する空間部にめっき金属を充填する際に、ポストめっきとなるようにめっきシード層を予め除去することにより、スルーホール内にボイドを形成することなくめっき金属を充填できることを見出し、本発明に到達した。
すなわち、本発明は、絶縁材料により形成された基板の一面側と他面側に開口部を有するスルーホールの内壁面を含む基板表面の全面に第1金属薄膜を形成し、前記基板の一面側を第1絶縁膜で被覆し、前記基板の他面側に前記第1金属薄膜を給電層とする第1電解金属めっきを施すことで、前記スルーホールの他面側開口部をめっき金属で閉塞し、前記第1絶縁膜を除去して前記スルーホールの一面側開口部を開口させ、前記基板の他面側に形成された前記第1めっき金属層の表面を第2絶縁膜により被覆した後、少なくとも前記スルーホールの内壁面に露出した前記第1金属薄膜を除去した後に前記スルーホール内に残留する空間部を、前記第1めっき金属層を給電層とする第2電解金属めっきにより充填することにより、前記基板の一面側と他面側とを電気的に導通させる貫通電極を形成することを特徴とする配線基板の製造方法である。
As a result of studying to solve the above-mentioned problems, the present inventor, when filling the plated hole with electrolytic metal plating in the through hole penetrating the substrate, one surface of the substrate surface in which one of the openings of the through hole is opened Apply electrolytic metal plating to one side of the through hole, fill the plated metal with one side of the through hole, and then apply electrolytic metal plating to the other side of the substrate surface where the other opening of the through hole opens. When filling the space remaining on the other side with the plating metal, the plating seed layer is removed in advance so as to be post-plated, and it is found that the plating metal can be filled without forming a void in the through hole, The present invention has been reached.
That is, according to the present invention, a first metal thin film is formed on the entire surface of a substrate including an inner wall surface of a through hole having openings on one side and the other side of the substrate formed of an insulating material. Is coated with a first insulating film, and the other surface side opening of the through hole is closed with a plating metal by applying first electrolytic metal plating using the first metal thin film as a power feeding layer on the other surface side of the substrate. And removing the first insulating film to open the opening on the one surface side of the through hole, and covering the surface of the first plated metal layer formed on the other surface side of the substrate with the second insulating film. The space remaining in the through-hole after removing the first metal thin film exposed at least on the inner wall surface of the through-hole is filled with the second electrolytic metal plating using the first plating metal layer as a power feeding layer. One of the substrates A method of manufacturing a wiring board and forming a through electrode for electrically connecting the side and the other surface side.
また、前記第1金属薄膜を給電層とする第1電解金属めっきを施すに先立って、前記基板の他面側に形成すべき配線パターンと同一の開口パターンを有するめっきレジストを形成する工程をさらに有していることを特徴とする。これにより、第1電解金属めっきにより配線パターンを詳細なパターンに容易に形成することができる。 In addition, a step of forming a plating resist having an opening pattern identical to a wiring pattern to be formed on the other surface side of the substrate prior to performing the first electrolytic metal plating using the first metal thin film as a power feeding layer. It is characterized by having. Thereby, a wiring pattern can be easily formed in a detailed pattern by 1st electrolytic metal plating.
また、前記スルーホールの一面側開口部端面位置まで第2めっき金属層を形成した後に、前記基板の一面側に第2金属薄膜を形成する工程と、前記第2金属薄膜を給電層とする第3電解金属めっきを施し、前記第2金属薄膜に第3めっき金属層を積層する工程をさらに有していることを特徴とする。これにより、基板の両側面に配線パターンとなる金属層を形成することが可能になる。 And forming a second metal thin film on the one surface side of the substrate after forming the second plated metal layer to the position of the end surface of the through hole on the one surface side; The method further includes the step of performing three electrolytic metal plating and laminating a third plating metal layer on the second metal thin film. This makes it possible to form a metal layer that will be a wiring pattern on both sides of the substrate.
また、前記第2金属薄膜を給電層とする第3電解金属めっきを施すに先立って、前記第2金属薄膜上に、当該第2金属薄膜上に形成すべき配線パターンと同一の開口パターンを有するめっきレジストを形成する工程をさらに有していることを特徴とする。これにより、基板の両面に詳細な配線パターンを容易に形成することができる。 Prior to performing third electrolytic metal plating using the second metal thin film as a power feeding layer, the second metal thin film has the same opening pattern as a wiring pattern to be formed on the second metal thin film. The method further includes a step of forming a plating resist. Thereby, a detailed wiring pattern can be easily formed on both surfaces of the substrate.
また、前記第1めっき金属層および前記第3めっき金属層のうちの少なくとも一方を所要のパターンにエッチングすることにより、配線パターンを形成する工程をさらに有していることを特徴とする。これによっても容易に基板に配線パターンを形成することができる。 The method further includes a step of forming a wiring pattern by etching at least one of the first plating metal layer and the third plating metal layer into a required pattern. This also makes it possible to easily form a wiring pattern on the substrate.
また、前記第2電解金属めっきでは、第1電解金属めっきに比較してめっき金属の析出速度を遅くすること、或いは少なくとも前記第2電解金属めっきにおいては、ヴィアフィル用電解めっき液を用いることによって、スルーホール内にボイドを形成することなく確実にめっき金属を充填することができる。 Further, in the second electrolytic metal plating, the deposition rate of the plating metal is made slower than in the first electrolytic metal plating, or at least in the second electrolytic metal plating, by using an electroplating solution for via fill. The plated metal can be reliably filled without forming a void in the through hole.
一般に、電解金属めっきを基板のスルーホールに施すと、スルーホールの開口縁及びその近傍の角張った箇所に電流が集中し、開口縁及びその近傍にめっき金属が析出し易い。このため、めっき金属層はスルーホールの開口縁及びその近傍から成長を開始し、遂にはスルーホール内にボイドが残留している状態でスルーホールの両開口部を閉塞する傾向にある。この点、本発明に係るスルーホールの充填方法および配線基板の製造方法においては、電解金属めっきによって基板に形成したスルーホールをめっき金属で充填する際に、スルーホールの一方の開口部側を第1電解金属めっきのめっき金属で充填しつつ、スルーホールの開口部一方を閉塞した後、このスルーホールの他方の開口部側にあらわれる第1電解金属めっきの給電層部分を除去することにより、第1電解金属めっきのみを給電層として第2電解金属めっきをスルーホールに充填することにより、スルーホールの開口部の他方を閉塞する。
このように、本発明では、基板に形成したスルーホールを、凹部状として第1電解金属めっきによってめっき金属を充填した後、この第1電解金属めっきの給電層を除去してから第1電解金属めっきの充填側と反対側の端面から第2電解金属めっきをすることにより、第2電解金属めっきを第1電解金属めっきに対してポストめっきにすることができる。これにより、スルーホール内にボイドを残留させることなくめっき金属を確実に充填することができ、スルーホール内における電気的接続の信頼性を向上させることができる。
また、本発明に係るスルーホールの充填方法では、スルーホールの開口部近傍のめっき金属層よりも厚いめっき金属層をスルーホールの中途部近傍に形成することを要しないので、汎用されているヴィアフィル用電解めっき液を用いることができ、電解めっき液の厳格な管理を不要にできる。
In general, when electrolytic metal plating is applied to a through hole of a substrate, current concentrates on the opening edge of the through hole and the angular portion in the vicinity thereof, and the plating metal tends to be deposited on the opening edge and the vicinity thereof. For this reason, the plated metal layer starts to grow from the opening edge of the through hole and the vicinity thereof, and finally tends to block both openings of the through hole with the void remaining in the through hole. In this regard, in the method for filling a through hole and the method for manufacturing a wiring board according to the present invention, when filling the through hole formed in the substrate by electrolytic metal plating with the plated metal, The first electrolytic metal plating power supply layer portion that appears on the other opening side of the through hole is removed after the opening portion of the through hole is closed while filling with the plating metal of the first electrolytic metal plating. By filling the through hole with the second electrolytic metal plating using only one electrolytic metal plating as a power feeding layer, the other opening of the through hole is closed.
As described above, in the present invention, the through hole formed in the substrate is formed into a concave shape and filled with the plating metal by the first electrolytic metal plating, and then the power supply layer of the first electrolytic metal plating is removed and then the first electrolytic metal is removed. By performing the second electrolytic metal plating from the end surface opposite to the plating filling side, the second electrolytic metal plating can be post-plated with respect to the first electrolytic metal plating. As a result, the plated metal can be reliably filled without leaving voids in the through holes, and the reliability of electrical connection in the through holes can be improved.
Further, in the through hole filling method according to the present invention, it is not necessary to form a plating metal layer thicker than the plating metal layer near the opening of the through hole near the middle of the through hole. An electrolytic plating solution for filling can be used, and strict management of the electrolytic plating solution can be eliminated.
(第1実施形態)
本発明に係るスルーホールの充填方法を適用した配線基板の製造方法の実施形態の一例を図1〜図4において各工程における断面図を参照しながら説明する。
まず、図1(a)に示すように、基板10にドリルやレーザ光線の照射等によってスルーホール12を形成する。基板10は、エポキシ樹脂やセラミック等の絶縁材料によって形成されている。
次に図1(b)に示すように、スルーホール12が形成された基板10に対し、スルーホール12の内壁面を含む基板10の全面に第1金属薄膜14を成膜する。この第1金属薄膜14は、無電解めっきによって形成することができ、第1金属薄膜14の膜厚さは1μm程度である。このような第1金属薄膜14としては、無電解銅めっきによって形成される銅薄膜が好ましい。
更に、図1(c)に示すように、基板10の一面側を第1絶縁膜16によって被覆し、スルーホール12の開口部の一方を閉塞する。この第1絶縁膜16によって、スルーホール12を凹部状にすることができる。かかる第1絶縁膜16としては、ドライフィルムレジストを好適に用いることができる。
(First embodiment)
One example of an embodiment of a manufacturing method of a wiring board to which a through hole filling method according to the present invention is applied will be described with reference to cross-sectional views in each step in FIGS.
First, as shown in FIG. 1A, a through hole 12 is formed in a substrate 10 by drilling, laser beam irradiation, or the like. The substrate 10 is formed of an insulating material such as epoxy resin or ceramic.
Next, as shown in FIG. 1B, a first metal thin film 14 is formed on the entire surface of the substrate 10 including the inner wall surface of the through hole 12 on the substrate 10 on which the through hole 12 is formed. The first metal thin film 14 can be formed by electroless plating, and the thickness of the first metal thin film 14 is about 1 μm. The first metal thin film 14 is preferably a copper thin film formed by electroless copper plating.
Further, as shown in FIG. 1C, one surface side of the substrate 10 is covered with the first insulating film 16, and one of the openings of the through hole 12 is closed. Through the first insulating film 16, the through hole 12 can be formed into a concave shape. As the first insulating film 16, a dry film resist can be suitably used.
一面側が第1絶縁膜16によって覆われた図1(c)に示した状態の基板10を、攪拌付のめっき槽に貯留した電解めっき液に浸漬させて、金属薄膜14を給電層とする第1電解金属めっきを施す。基板10に形成されたスルーホール12の一方の開口部が開口する基板10の一方面(図1(c)における下面)には第1絶縁膜16により閉塞されているので、第1電解金属めっきは基板10の他面(図1(c)における上面)側に析出する。
かかる第1電解金属めっきでは、電解めっき液として、ヴィアフィル用の電解めっき液を用いることが好ましい。特に、第1電解金属めっきとして、電解銅めっきを採用し、ヴィアフィル用の電解銅めっき液として、例えば特開2006−57177号公報に提案されている、硫酸銅、硫酸、塩化物イオンを基本組成とし、界面活性剤としての高分子化合物、ブライトナーとしての硫黄化合物及びレベラーとしての含窒素化合物が配合されている電解銅めっき液を好適に用いることができる。この電解銅めっき液では、攪拌することによるレベラー効果によって、凹部状のヴィアホール内にめっき金属を平滑に埋め込むことができる。
The substrate 10 in the state shown in FIG. 1C whose one side is covered with the first insulating film 16 is immersed in an electrolytic plating solution stored in a plating tank with stirring, and the metal thin film 14 is used as a power feeding layer. 1 Apply electrolytic metal plating. Since one surface (the lower surface in FIG. 1 (c)) of one of the through holes 12 formed in the substrate 10 is closed by the first insulating film 16, the first electrolytic metal plating is performed. Is deposited on the other side of the substrate 10 (upper surface in FIG. 1C).
In the first electrolytic metal plating, it is preferable to use an electrolytic plating solution for via fill as the electrolytic plating solution. In particular, electrolytic copper plating is employed as the first electrolytic metal plating, and copper sulfate, sulfuric acid, and chloride ions, which are proposed in, for example, JP-A-2006-57177, are basically used as electrolytic copper plating solutions for via fill. An electrolytic copper plating solution having a composition and a polymer compound as a surfactant, a sulfur compound as a brightener, and a nitrogen-containing compound as a leveler can be suitably used. In this electrolytic copper plating solution, the plating metal can be smoothly embedded in the recessed via hole by the leveler effect by stirring.
図1(d)に示すように、基板10の他面側には第1電解金属めっきによって第1めっき金属層18が形成される。この第1めっき金属層18は、スルーホール12の他方の開口部近傍の内壁面にも形成されるが、開口部周縁から開口部中心に向かって突出部18aが突出する。これはスルーホール12の他方の開口部周縁を形成する角部に電流が集中し易いからである。この突出部18aは、第1電解金属めっきの経時に従って成長するので、いずれは図2(a)に示すように、スルーホール12の他方の開口部が第1めっき金属層18により閉塞されることになる。他方の開口部が閉塞されたスルーホール12の一方の開口部側には、空間部12aが形成されている。この空間部12aは、スルーホール12の他方の開口部が閉塞されているため、電解めっき液の入れ替わりも接触もないので、第1電解金属めっきを更に継続しても充填されることはない。 As shown in FIG.1 (d), the 1st metal plating layer 18 is formed in the other surface side of the board | substrate 10 by 1st electrolytic metal plating. The first plated metal layer 18 is also formed on the inner wall surface in the vicinity of the other opening of the through hole 12, but the protruding portion 18a protrudes from the periphery of the opening toward the center of the opening. This is because the current tends to concentrate on the corner portion forming the periphery of the other opening of the through hole 12. Since this protrusion 18a grows with the passage of time of the first electrolytic metal plating, the other opening of the through hole 12 is blocked by the first plating metal layer 18 as shown in FIG. become. A space 12a is formed on one opening side of the through hole 12 with the other opening closed. Since the other opening of the through-hole 12 is closed, the space 12a is not filled with the first electrolytic metal plating because the electrolytic plating solution is not replaced or contacted.
スルーホール12の他方の開口部が開口する基板表面に第1めっき金属層18をほぼ平坦面となるように析出させた後、図2(b)に示すように、第1絶縁膜16を剥離して、スルーホール12の開口部の一方を開口する。スルーホール12の一方の開口部近傍は、他方の開口部が第1めっき金属層18によって閉塞されていて、凹部状に形成されている。
第1絶縁膜16を剥離した基板10には、図2(c)に示すように、基板10の他面側に形成した第1めっき金属層18の表面を、第2絶縁膜20によって被覆する。この第2絶縁膜20としては、ドライフィルムレジストを好適に用いることができる。
次いで、図3(a)に示すように、スルーホール12の一方の開口側の空間部12aにあらわれている(露出している)第1めっき金属層18の給電層とした第1金属薄膜14をフラッシュエッチングすることにより除去する。
After the first plated metal layer 18 is deposited on the surface of the substrate where the other opening of the through hole 12 opens, the first insulating film 16 is peeled off as shown in FIG. 2B. Then, one of the openings of the through hole 12 is opened. In the vicinity of one opening of the through hole 12, the other opening is closed by the first plated metal layer 18 and is formed in a concave shape.
The substrate 10 from which the first insulating film 16 has been peeled is covered with the second insulating film 20 on the surface of the first plated metal layer 18 formed on the other surface side of the substrate 10 as shown in FIG. . As the second insulating film 20, a dry film resist can be suitably used.
Next, as shown in FIG. 3A, the first metal thin film 14 serving as a power feeding layer of the first plated metal layer 18 appearing (exposed) in the space 12 a on one opening side of the through hole 12. Is removed by flash etching.
このような第1金属薄膜14のフラッシュエッチングを行うことにより、スルーホール12の一方の開口側からスルーホール12内に電解めっきをする際に、スルーホール12の一方の開口端縁部への電流の集中を回避することができる。これにより、スルーホール12の一方の開口側の空間部12a内の奥側から徐々にめっき金属を充填させた状態で閉塞することができる。すなわち、空間部12a内にボイドが形成されることがなくめっき金属が充填されるから、スルーホール12内における電気的接続の信頼性の向上が期待できる。 By performing the flash etching of the first metal thin film 14 as described above, when electrolytic plating is performed from one opening side of the through hole 12 into the through hole 12, the current flowing to one opening edge of the through hole 12 Concentration can be avoided. Thereby, it can block | close in the state which was gradually filled with the plating metal from the back | inner side in the space part 12a of the one opening side of the through hole 12. FIG. That is, since voids are not formed in the space 12a and the plated metal is filled, an improvement in the reliability of electrical connection in the through hole 12 can be expected.
図3(a)に示す基板10を、めっき槽に貯留した電解めっき液に浸漬して第1めっき金属層18を給電層とする第2電解金属めっきを施す。かかる第2電解金属めっきは、図3(b)に示すように第1めっき金属層18に対するポストめっきとなり、スルーホール12内をボイドなく充填することができる。第2電解金属めっきにおける電解めっき液としては、汎用されているヴィアフィル用の電解銅めっき液を用いることが好ましい。ヴィアフィル用の電解銅めっき液としては、第1電解金属めっきにおいて用いたヴィアフィル用の電解銅めっきと同様の構成のものを用いることができる。 The substrate 10 shown in FIG. 3A is immersed in an electrolytic plating solution stored in a plating tank, and second electrolytic metal plating is performed using the first plated metal layer 18 as a power feeding layer. Such second electrolytic metal plating is post plating on the first plating metal layer 18 as shown in FIG. 3B, and the inside of the through hole 12 can be filled without voids. As the electrolytic plating solution in the second electrolytic metal plating, it is preferable to use a widely used electrolytic copper plating solution for via fill. As the electrolytic copper plating solution for via fill, one having the same configuration as the electrolytic copper plating for via fill used in the first electrolytic metal plating can be used.
また、第2電解金属めっきでは、第1電解金属めっきに比較してめっき金属の析出速度が遅くなる電解金属めっき条件を採用することが好ましい。このような電解金属めっき条件を適用することでスルーホール12の一方の開口部側に形成された空間部12a内にボイドを形成することなくめっき金属を確実に充填できるからである。かかるめっき金属の析出速度の析出速度の調整は、電流密度等を調整することによって行うことができる。
第2電解金属めっきを施した基板10では、図3(b)に示すように、基板10の一面側に第2めっき金属層22を形成し、図3(a)に示す空間部12aが充填され、スルーホール12を第1めっき金属層18と第2めっき金属層22とによって密に充填することができ、基板10の一面側と他面側を電気的に接続するための貫通電極を形成することができる。第2電解金属めっきは、第2めっき金属層22の析出高さ位置がスルーホール12の一方側の開口面と面一の高さ位置となるまで継続する。
In the second electrolytic metal plating, it is preferable to employ electrolytic metal plating conditions in which the deposition rate of the plated metal is slower than that of the first electrolytic metal plating. This is because by applying such electrolytic metal plating conditions, it is possible to reliably fill the plated metal without forming voids in the space 12a formed on the one opening side of the through hole 12. The adjustment of the deposition rate of the plating metal can be performed by adjusting the current density and the like.
In the substrate 10 subjected to the second electrolytic metal plating, as shown in FIG. 3 (b), the second plating metal layer 22 is formed on one surface side of the substrate 10, and the space portion 12a shown in FIG. 3 (a) is filled. The through hole 12 can be densely filled with the first plating metal layer 18 and the second plating metal layer 22, and a through electrode for electrically connecting the one surface side and the other surface side of the substrate 10 is formed. can do. The second electrolytic metal plating is continued until the deposition height position of the second plating metal layer 22 is flush with the opening surface on one side of the through hole 12.
次に、図3(c)に示すように、第2めっき金属層22の表面および基板10の一方側の面(図3に示す基板10の下側面)に第2の金属薄膜24を積層する。この第2金属薄膜24は、無電解めっきやスパッタリング等によって形成することができ、その厚さは1μm程度である。このような第2金属薄膜24としては、無電解銅めっきによって形成される銅薄膜が好ましい。一方側の面に第2金属薄膜24が形成され、他方側の面に第2絶縁膜20が形成された基板10を攪拌付のめっき槽に貯留した電解めっき液に浸漬して第2金属薄膜24を給電層とする第3電解金属めっきを施す。本実施形態においては、第3電解金属めっきとして電解銅めっきを行った。第3電解金属めっきにより図4(a)に示すように第2金属薄膜24の上に第3めっき金属層26が形成される。そして、第2絶縁膜20を除去すれば、図4(b)に示すような配線基板30を得ることができる。
この後は必要に応じて配線基板30の一方側の面および他方側の面を被覆している第1めっき金属層18および第3めっき金属層26をサブトラクティブ法等の公知の方法によりエッチングすることで基板10の上下面のそれぞれにめっき金属層により形成された配線パターンを形成することができる。
Next, as shown in FIG. 3C, the second metal thin film 24 is laminated on the surface of the second plated metal layer 22 and one surface of the substrate 10 (the lower surface of the substrate 10 shown in FIG. 3). . The second metal thin film 24 can be formed by electroless plating, sputtering, or the like, and has a thickness of about 1 μm. Such a second metal thin film 24 is preferably a copper thin film formed by electroless copper plating. A substrate 10 having a second metal thin film 24 formed on one surface and a second insulating film 20 formed on the other surface is immersed in an electrolytic plating solution stored in a plating tank with stirring, and the second metal thin film is immersed therein. Third electrolytic metal plating is performed using 24 as a power feeding layer. In the present embodiment, electrolytic copper plating was performed as the third electrolytic metal plating. As shown in FIG. 4A, a third plated metal layer 26 is formed on the second metal thin film 24 by the third electrolytic metal plating. And if the 2nd insulating film 20 is removed, the wiring board 30 as shown in FIG.4 (b) can be obtained.
Thereafter, if necessary, the first plating metal layer 18 and the third plating metal layer 26 covering the one surface and the other surface of the wiring board 30 are etched by a known method such as a subtractive method. Thus, a wiring pattern formed of a plated metal layer can be formed on each of the upper and lower surfaces of the substrate 10.
ところで、第2電解金属めっきによってスルーホール12内をめっき金属により充填する際には、めっき金属の析出量のばらつきにより、ポストめっき部の先端面(図4に示す基板10の下側端面)の高さが均一にならず、図4(c)に示すようにスルーホール12の一部に凹部22aが生じることがある。
第2金属薄膜24である無電解銅めっきは、被着対象面の表面形状に倣って付着するので、このような凹状部位においては、第2金属薄膜24にも凹部24aが形成されることがある。このような場合、第3電解金属めっき液にヴィアフィルめっき液を用いれば第2金属薄膜24の凹部24a部分に優先して第3めっき金属層26が析出し、図4(c)に示すように平坦面に形成された第3めっき金属層26に仕上ることができるため好都合である。
By the way, when the inside of the through hole 12 is filled with the plating metal by the second electrolytic metal plating, due to the variation in the amount of deposition of the plating metal, the front end surface of the post plating portion (the lower end surface of the substrate 10 shown in FIG. 4). The height is not uniform, and a recess 22a may be formed in a part of the through hole 12 as shown in FIG.
Since the electroless copper plating that is the second metal thin film 24 adheres following the surface shape of the surface to be deposited, the concave portion 24a may also be formed in the second metal thin film 24 in such a concave portion. is there. In such a case, if a via fill plating solution is used as the third electrolytic metal plating solution, the third plating metal layer 26 is deposited in preference to the recess 24a portion of the second metal thin film 24, as shown in FIG. It is convenient because the third plated metal layer 26 formed on the flat surface can be finished.
(第2実施形態)
第1実施形態においては、スルーホール12が形成された基板10のスルーホール12の開口部が開口するそれぞれの面に電解金属めっきにより第1めっき金属層18および第3めっき金属層26を形成し、それぞれのめっき金属層をサブトラクティブ法により配線パターンに形成する形態について説明したが、本実施形態においては、第1めっき金属層18および第3めっき金属層26のそれぞれをセミアディティブ法により形成する実施形態について説明する。
本実施形態にかかる配線基板の製造工程においては、第1実施形態で説明した図1(a)〜(c)までの工程は共通工程であるため、第1実施形態の説明において用いた符号を付与することで詳細な説明は省略する。
(Second Embodiment)
In the first embodiment, the first plated metal layer 18 and the third plated metal layer 26 are formed by electrolytic metal plating on each surface where the opening of the through hole 12 of the substrate 10 in which the through hole 12 is formed opens. In the present embodiment, the respective plated metal layers are formed in the wiring pattern by the subtractive method. However, in the present embodiment, each of the first plated metal layer 18 and the third plated metal layer 26 is formed by the semi-additive method. Embodiments will be described.
In the manufacturing process of the wiring board according to the present embodiment, since the steps from FIGS. 1A to 1C described in the first embodiment are common steps, the reference numerals used in the description of the first embodiment are used. The detailed description is omitted by giving.
図5〜図8は、図1(c)以降の各工程における状態を示す断面図である。
図5(a)に示すように、スルーホール12の他方の開口部側が開口する基板の面(図5に示す基板10の上側面)に第1電解金属めっきを施すに先立って、第1電解金属めっきを析出させる第1金属薄膜14の表面に、図5(a)に示す基板10の上面側に形成すべき配線パターンの配線となる部位に開口部を有する第1めっきレジスト40を形成する。第1めっきレジスト40には、感光性樹脂フィルムを用い、配線パターンに沿って露光および現像することにより形成することができる。
所要の開口パターンに第1めっきレジスト40を形成した後、攪拌付のめっき槽に貯留した電解めっき液に浸漬させて、金属薄膜14を給電層とする第1電解金属めっきを施す。かかる第1電解金属めっきでは、電解めっき液として、ヴィアフィル用の電解めっき液を用いることが好ましいのは、第1実施形態と同様である。
5-8 is sectional drawing which shows the state in each process after FIG.1 (c).
As shown in FIG. 5A, prior to the first electrolytic metal plating on the surface of the substrate (the upper surface of the substrate 10 shown in FIG. 5) where the other opening side of the through hole 12 opens, the first electrolysis is performed. On the surface of the first metal thin film 14 on which the metal plating is to be deposited, a first plating resist 40 having an opening at a portion to be a wiring of a wiring pattern to be formed on the upper surface side of the substrate 10 shown in FIG. . The first plating resist 40 can be formed by using a photosensitive resin film and exposing and developing along the wiring pattern.
After the first plating resist 40 is formed in a required opening pattern, it is immersed in an electrolytic plating solution stored in a plating tank with stirring, and first electrolytic metal plating using the metal thin film 14 as a power feeding layer is performed. In the first electrolytic metal plating, it is preferable to use an electrolytic plating solution for via fill as the electrolytic plating solution, as in the first embodiment.
第1電解金属めっきを施すことにより、図5(b)に示すように基板10の他面側に形成した第1めっきレジスト40の開口部分に第1めっき金属層18が析出する。この第1めっき金属層18は、スルーホール12の他方の開口部近傍の内壁面にも形成されるが、第1めっきレジスト40の開口部内周縁からスルーホール12の開口部中心に向かって突出部18aが突出する。これはスルーホール12の他方の開口部周縁を形成する角部に電流が集中し易いからである。この突出部18aは、第1電解金属めっきの経時に従って成長するので、いずれは図5(c)に示すように、スルーホール12の他方の開口部が第1めっき金属層18により閉塞されることになる。他方の開口部が閉塞されたスルーホール12の一方の開口部側には、空間部12aが形成されている。この空間部12aは、スルーホール12の他方の開口部が閉塞されているため、電解めっき液の入れ替わりも接触もないので、第1電解金属めっきを更に継続しても充填されることはない。 By performing the first electrolytic metal plating, the first plating metal layer 18 is deposited in the opening portion of the first plating resist 40 formed on the other surface side of the substrate 10 as shown in FIG. The first plated metal layer 18 is also formed on the inner wall surface in the vicinity of the other opening of the through hole 12, but protrudes from the inner periphery of the opening of the first plating resist 40 toward the center of the opening of the through hole 12. 18a protrudes. This is because the current tends to concentrate on the corner portion forming the periphery of the other opening of the through hole 12. Since this protrusion 18a grows with the lapse of time of the first electrolytic metal plating, the other opening of the through hole 12 is blocked by the first plating metal layer 18 as shown in FIG. 5C. become. A space 12a is formed on one opening side of the through hole 12 with the other opening closed. Since the other opening of the through-hole 12 is closed, the space 12a is not filled with the first electrolytic metal plating because the electrolytic plating solution is not replaced or contacted.
スルーホール12の他方の開口部が開口する基板表面に第1めっき金属層18をほぼ平坦面となるように析出させ。この後、第1絶縁膜16を除去してスルーホール12の開口部の一方を開口させると共に、第1絶縁膜16を除去した面と反対側の面(第1めっき金属層18の表面)の全面を第2絶縁膜20により被覆する。第2絶縁膜20としてはドライフィルムレジストが好適に用いられる。図6(a)には、第1絶縁膜16を除去し、第2絶縁膜20を形成した状態を示す。図6(a)からも明らかなとおり、スルーホール12の一方の開口部近傍は他方の開口部が第1めっき金属層18によって閉塞され、凹部状に形成されている。
次いで、図6(b)に示すように、スルーホール12の一方の開口側の空間部12aにあらわれている(露出している)第1めっき金属層18の給電層とした第1金属薄膜14をフラッシュエッチングすることにより除去する。
A first plated metal layer 18 is deposited on the surface of the substrate where the other opening of the through hole 12 is open so as to be a substantially flat surface. Thereafter, the first insulating film 16 is removed to open one of the openings of the through hole 12, and the surface opposite to the surface from which the first insulating film 16 is removed (the surface of the first plated metal layer 18). The entire surface is covered with the second insulating film 20. A dry film resist is preferably used as the second insulating film 20. FIG. 6A shows a state where the first insulating film 16 is removed and the second insulating film 20 is formed. As is clear from FIG. 6A, in the vicinity of one opening of the through hole 12, the other opening is closed by the first plating metal layer 18 and formed in a concave shape.
Next, as shown in FIG. 6B, the first metal thin film 14 serving as the power feeding layer of the first plated metal layer 18 that appears (exposed) in the space 12 a on the one opening side of the through hole 12. Is removed by flash etching.
図6(b)に示す基板10を、めっき槽に貯留した電解めっき液に浸漬して第1めっき金属層18を給電層とする第2電解金属めっきを施す。かかる第2電解金属めっきは、図6(c)に示すように第1めっき金属層18に対するポストめっきとなり、スルーホール12内をボイドなく充填することができる。第2電解金属めっきにおける電解めっき液としては、汎用されているヴィアフィル用の電解銅めっき液を用いることが好ましい。ヴィアフィル用の電解銅めっき液としては、第1電解金属めっきにおいて用いたヴィアフィル用の電解銅めっきと同様の構成のものが好適に用いられる。 The substrate 10 shown in FIG. 6B is immersed in an electrolytic plating solution stored in a plating tank, and second electrolytic metal plating is performed using the first plated metal layer 18 as a power feeding layer. The second electrolytic metal plating is post plating on the first plating metal layer 18 as shown in FIG. 6C, and the inside of the through hole 12 can be filled without voids. As the electrolytic plating solution in the second electrolytic metal plating, it is preferable to use a widely used electrolytic copper plating solution for via fill. As the electrolytic copper plating solution for via fill, one having the same configuration as the electrolytic copper plating for via fill used in the first electrolytic metal plating is suitably used.
また、第2電解金属めっきでは、第1電解金属めっきに比較してめっき金属の析出速度が遅くなる電解金属めっき条件を採用することが好ましいのは、第1実施形態と同様である。このような電解金属めっき条件を適用することでスルーホール12の一方の開口部側に形成された空間部12a内にボイドを形成することなくめっき金属を確実に充填できるからである。かかるめっき金属の析出速度の析出速度の調整は、電流密度等を調整することによって行うことができる。
第2電解金属めっきを施した基板10では、図6(c)に示すように、基板10の一面側に第2めっき金属層22を形成し、図6(b)に示す空間部12aが充填される。スルーホール12は、第1めっき金属層18と第2めっき金属層22とによって密に充填され、基板10の板厚方向における電気的接続を可能にする貫通電極が形成される。第2電解金属めっきは、第2めっき金属層22の析出高さ位置がスルーホール12の一方側の開口面と面一の高さ位置となるまで継続する。
In addition, in the second electrolytic metal plating, it is preferable to adopt the electrolytic metal plating conditions in which the deposition rate of the plated metal is slower than in the first electrolytic metal plating, as in the first embodiment. This is because by applying such electrolytic metal plating conditions, it is possible to reliably fill the plated metal without forming voids in the space 12a formed on the one opening side of the through hole 12. The adjustment of the deposition rate of the plating metal can be performed by adjusting the current density and the like.
In the substrate 10 subjected to the second electrolytic metal plating, as shown in FIG. 6C, the second plating metal layer 22 is formed on one surface side of the substrate 10, and the space portion 12a shown in FIG. 6B is filled. Is done. The through hole 12 is densely filled with the first plated metal layer 18 and the second plated metal layer 22, and a through electrode that enables electrical connection in the plate thickness direction of the substrate 10 is formed. The second electrolytic metal plating is continued until the deposition height position of the second plating metal layer 22 is flush with the opening surface on one side of the through hole 12.
次に、図7(a)に示すように、第2めっき金属層22の表面および基板10の一方側の面(図7に示す基板10の下側面)に第2の金属薄膜24を積層する。この第2金属薄膜24は、無電解めっきやスパッタリング等によって形成することができ、その厚さは1μm程度である。このような第2金属薄膜24としては、無電解銅めっきによって形成される銅薄膜が好ましい。
続いて図7(b)に示すように、第2金属薄膜24の表面に、第2金属薄膜24が形成されている基板表面に形成すべき配線パターンに従った開口部を有する第2めっきレジスト42を形成する。第2めっきレジスト42は第1めっきレジスト40と同様にして形成することができる。
Next, as shown in FIG. 7A, the second metal thin film 24 is laminated on the surface of the second plated metal layer 22 and one surface of the substrate 10 (the lower surface of the substrate 10 shown in FIG. 7). . The second metal thin film 24 can be formed by electroless plating, sputtering, or the like, and has a thickness of about 1 μm. Such a second metal thin film 24 is preferably a copper thin film formed by electroless copper plating.
Subsequently, as shown in FIG. 7B, a second plating resist having openings on the surface of the second metal thin film 24 according to the wiring pattern to be formed on the substrate surface on which the second metal thin film 24 is formed. 42 is formed. The second plating resist 42 can be formed in the same manner as the first plating resist 40.
このように、一方側の面に第2金属薄膜24および第2めっきレジスト42が形成され、他方側の面に第2絶縁膜20により被覆された基板10を攪拌付のめっき槽に貯留した電解めっき液に浸漬して第2金属薄膜24を給電層とする第3電解金属めっきを施す。本実施形態においては、第3電解金属めっきとして電解銅めっきを行った。第3電解金属めっきにより図7(c)に示すように、第2めっきレジスト42の開口部位から露出している第2金属薄膜24に第3めっき金属層26が析出する。
この後、第2絶縁膜20および第1めっきレジスト40と、第2めっきレジスト42を除去することにより露出した第1金属薄膜14と第2金属薄膜24を、図8(a)に示すようにエッチングにより除去する。これにより、図8(b)に示すような基板10の上面および下面においてそれぞれ独立した配線パターンが形成された配線基板50を得ることができる。
In this way, the second metal thin film 24 and the second plating resist 42 are formed on one surface, and the substrate 10 covered with the second insulating film 20 on the other surface is stored in a plating tank with stirring. A third electrolytic metal plating is performed using the second metal thin film 24 as a power feeding layer by dipping in a plating solution. In the present embodiment, electrolytic copper plating was performed as the third electrolytic metal plating. As shown in FIG. 7C, the third plated metal layer 26 is deposited on the second metal thin film 24 exposed from the opening portion of the second plating resist 42 by the third electrolytic metal plating.
Thereafter, the first metal thin film 14 and the second metal thin film 24 exposed by removing the second insulating film 20, the first plating resist 40, and the second plating resist 42 are formed as shown in FIG. Remove by etching. Thereby, it is possible to obtain a wiring substrate 50 in which independent wiring patterns are formed on the upper surface and the lower surface of the substrate 10 as shown in FIG.
本実施形態においては、スルーホール12の両側開口部が開口するそれぞれの面(図中に示す基板10の上面および下面)にセミアディティブ法により配線パターンを形成した配線基板50の製造方法について説明しているが、基板10の上面または下面のうちのいずれか一方側面に形成する配線パターンのみをセミアディティブ法により形成し、他方側の面に形成する配線パターンをサブトラクティブ法により形成する形態を採用することももちろん可能である。
また、第1のめっきレジストの除去タイミングは、第1めっき金属層18を形成してから第2絶縁膜20を積層するまでの間におこなうことも可能である。第2絶縁膜20を積層する前に第1めっきレジスト40を除去した後は、第1金属薄膜14と第1めっき金属層18との間に隙間が形成されないように第2絶縁膜20を積層するように十分注意が必要である。
In the present embodiment, a method for manufacturing a wiring board 50 in which a wiring pattern is formed by a semi-additive method on each surface (upper surface and lower surface of the substrate 10 shown in the figure) where both side openings of the through hole 12 are opened will be described. However, only the wiring pattern formed on one of the upper and lower surfaces of the substrate 10 is formed by the semi-additive method, and the wiring pattern formed on the other surface is formed by the subtractive method. Of course it is also possible to do.
Further, the removal timing of the first plating resist can be performed between the formation of the first plating metal layer 18 and the stacking of the second insulating film 20. After removing the first plating resist 40 before laminating the second insulating film 20, the second insulating film 20 is laminated so that no gap is formed between the first metal thin film 14 and the first plating metal layer 18. Careful attention is required.
以上に、本願発明について実施形態に基づいて詳細に説明をしてきたが、本願発明は以上に示した実施形態に限定されるものではない。具体的な説明は省略しているが、上記の説明内容を適宜組み合わせた実施形態であっても本願発明の技術的範囲に属することはもちろんである。 Although the present invention has been described in detail above based on the embodiments, the present invention is not limited to the above-described embodiments. Although a specific description is omitted, it is a matter of course that even an embodiment in which the above description is appropriately combined belongs to the technical scope of the present invention.
10 基板
12 スルーホール
12a 空間部
14 金属薄膜
16 第1絶縁膜
18 第1めっき金属層
18a 突出部
20 第2絶縁膜
22 第2めっき金属層
22a,24a 凹部
24 第2金属薄膜
26 第3めっき金属層
30 配線基板
40 第1めっきレジスト
42 第2めっきレジスト
50 配線基板
DESCRIPTION OF SYMBOLS 10 Board | substrate 12 Through-hole 12a Space part 14 Metal thin film 16 1st insulating film 18 1st plating metal layer 18a Protrusion part 20 2nd insulating film 22 2nd plating metal layer 22a, 24a Recessed part 24 2nd metal thin film 26 3rd plating metal Layer 30 Wiring board 40 First plating resist 42 Second plating resist 50 Wiring board
Claims (7)
少なくとも前記スルーホールの内壁面に露出した前記第1金属薄膜を除去した後に前記スルーホール内に残留する空間部を、前記第1めっき金属層を給電層とする第2電解金属めっきにより充填することにより、前記基板の一面側と他面側とを電気的に導通させる貫通電極を形成することを特徴とする配線基板の製造方法。 A first metal thin film is formed on the entire surface of the substrate including an inner wall surface of a through hole having an opening on one side and the other side of the substrate formed of an insulating material, and the one side of the substrate is formed with a first insulating film. Covering and applying a first electrolytic metal plating using the first metal thin film as a power feeding layer on the other surface side of the substrate, the opening on the other surface side of the through hole is closed with a plating metal, and the first insulation After removing the film, opening one side opening of the through hole, and covering the surface of the first plated metal layer formed on the other side of the substrate with a second insulating film,
At least a space remaining in the through hole after removing the first metal thin film exposed on the inner wall surface of the through hole is filled with a second electrolytic metal plating using the first plating metal layer as a power feeding layer. A method of manufacturing a wiring board, comprising: forming a through electrode that electrically connects one surface side and the other surface side of the substrate.
前記基板の一面側に第2金属薄膜を形成する工程と、
前記第2金属薄膜を給電層とする第3電解金属めっきを施し、前記第2金属薄膜に第3めっき金属層を積層する工程をさらに有していることを特徴とする請求項1または2に記載の配線基板の製造方法。 After forming the second plating metal layer up to the end face position of the one side opening of the through hole,
Forming a second metal thin film on one side of the substrate;
3. The method according to claim 1, further comprising a step of performing third electrolytic metal plating using the second metal thin film as a power feeding layer, and laminating a third plating metal layer on the second metal thin film. The manufacturing method of the wiring board as described.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008179969A JP5142862B2 (en) | 2008-07-10 | 2008-07-10 | Wiring board manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008179969A JP5142862B2 (en) | 2008-07-10 | 2008-07-10 | Wiring board manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010021327A true JP2010021327A (en) | 2010-01-28 |
JP5142862B2 JP5142862B2 (en) | 2013-02-13 |
Family
ID=41705941
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008179969A Expired - Fee Related JP5142862B2 (en) | 2008-07-10 | 2008-07-10 | Wiring board manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5142862B2 (en) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010103406A (en) * | 2008-10-27 | 2010-05-06 | Dainippon Printing Co Ltd | Method of manufacturing through electrode substrate |
JP5558614B1 (en) * | 2013-08-26 | 2014-07-23 | 清川メッキ工業株式会社 | Wiring substrate manufacturing method |
WO2015146476A1 (en) * | 2014-03-27 | 2015-10-01 | ソニー株式会社 | Mounting board, method for producing same, and method for mounting component |
JP2016063077A (en) * | 2014-09-18 | 2016-04-25 | 大日本印刷株式会社 | Conductive material through hole substrate and method of manufacturing the same |
WO2016194241A1 (en) * | 2015-05-31 | 2016-12-08 | 清川メッキ工業株式会社 | Method for manufacturing wiring board |
US9756736B2 (en) | 2015-05-31 | 2017-09-05 | Kiyokawa Plating Industry Co., Ltd | Process for producing a wiring board |
JPWO2022024907A1 (en) * | 2020-07-29 | 2022-02-03 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005019577A (en) * | 2003-06-25 | 2005-01-20 | Hitachi Cable Ltd | Method for manufacturing tape carrier for semiconductor device |
JP2005310934A (en) * | 2004-04-20 | 2005-11-04 | Dainippon Printing Co Ltd | Multilayer wiring board and its manufacturing method |
JP2006111896A (en) * | 2004-10-12 | 2006-04-27 | Matsushita Electric Works Ltd | Method for burying plating into through hole and plating device |
JP2006140216A (en) * | 2004-11-10 | 2006-06-01 | Sharp Corp | Double-sided circuit board and its manufacturing method |
JP2006228947A (en) * | 2005-02-17 | 2006-08-31 | Sharp Corp | Semiconductor device and method of manufacturing same |
-
2008
- 2008-07-10 JP JP2008179969A patent/JP5142862B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005019577A (en) * | 2003-06-25 | 2005-01-20 | Hitachi Cable Ltd | Method for manufacturing tape carrier for semiconductor device |
JP2005310934A (en) * | 2004-04-20 | 2005-11-04 | Dainippon Printing Co Ltd | Multilayer wiring board and its manufacturing method |
JP2006111896A (en) * | 2004-10-12 | 2006-04-27 | Matsushita Electric Works Ltd | Method for burying plating into through hole and plating device |
JP2006140216A (en) * | 2004-11-10 | 2006-06-01 | Sharp Corp | Double-sided circuit board and its manufacturing method |
JP2006228947A (en) * | 2005-02-17 | 2006-08-31 | Sharp Corp | Semiconductor device and method of manufacturing same |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010103406A (en) * | 2008-10-27 | 2010-05-06 | Dainippon Printing Co Ltd | Method of manufacturing through electrode substrate |
JP5558614B1 (en) * | 2013-08-26 | 2014-07-23 | 清川メッキ工業株式会社 | Wiring substrate manufacturing method |
WO2015146476A1 (en) * | 2014-03-27 | 2015-10-01 | ソニー株式会社 | Mounting board, method for producing same, and method for mounting component |
CN106105405A (en) * | 2014-03-27 | 2016-11-09 | 索尼公司 | The method of installing plate, its manufacture method and installation elements |
US9814139B2 (en) | 2014-03-27 | 2017-11-07 | Sony Semiconductor Solutions Corporation | Mounting substrate, manufacturing method for the same, and component mounting method |
JP2016063077A (en) * | 2014-09-18 | 2016-04-25 | 大日本印刷株式会社 | Conductive material through hole substrate and method of manufacturing the same |
WO2016194241A1 (en) * | 2015-05-31 | 2016-12-08 | 清川メッキ工業株式会社 | Method for manufacturing wiring board |
US9756736B2 (en) | 2015-05-31 | 2017-09-05 | Kiyokawa Plating Industry Co., Ltd | Process for producing a wiring board |
JPWO2016194241A1 (en) * | 2015-05-31 | 2017-12-28 | 清川メッキ工業株式会社 | Wiring substrate manufacturing method |
JPWO2022024907A1 (en) * | 2020-07-29 | 2022-02-03 |
Also Published As
Publication number | Publication date |
---|---|
JP5142862B2 (en) | 2013-02-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5142862B2 (en) | Wiring board manufacturing method | |
JP4248353B2 (en) | Through-hole filling method | |
KR100386146B1 (en) | Electrolytic coating method for circuited board and electrolytic coating apparatus for the same | |
TW200939927A (en) | Wiring substrate and its manufacturing process | |
JP2007227929A (en) | Printed circuit board having inner via hole and manufacturing method thereof | |
KR100751984B1 (en) | Process for producing electronic component and electronic component | |
JP4956231B2 (en) | Through-hole filling method | |
CN109219259B (en) | Flexible circuit board and manufacturing method thereof | |
JP2003347700A (en) | Wiring board | |
US8074352B2 (en) | Method of manufacturing printed circuit board | |
TW202114501A (en) | Method of preparing a high density interconnect printed circuit board including microvias filled with copper | |
JP4457843B2 (en) | Circuit board manufacturing method | |
JP6622835B2 (en) | Wiring substrate manufacturing method | |
JP4925881B2 (en) | Through-hole filling method | |
TWM522540U (en) | Circuit board structure | |
JP2015173160A (en) | via filling plating method | |
KR100843367B1 (en) | Printed circuit board and process for manufacturing the same | |
JP2003338684A (en) | Method of manufacturing printed wiring board | |
JP3346343B2 (en) | Method for manufacturing multilayer wiring board | |
JP2006339483A (en) | Wiring board and manufacturing method thereof | |
JP2000188471A (en) | Printed wiring board and its manufacture | |
CN115802645A (en) | Method for filling and leveling electroplated copper through hole for electronic circuit packaging | |
JP2002171066A (en) | Manufacturing method for multi-layered wiring board | |
JP2013077808A (en) | Method for manufacturing substrate and method for manufacturing wiring board | |
JP2006108554A (en) | Manufacturing method of printed circuit board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110404 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120809 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120814 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121012 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121113 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121120 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151130 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5142862 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |