JP2010098454A

JP2010098454A - 機械電気変換素子

Info

Publication number: JP2010098454A
Application number: JP2008266531A
Authority: JP
Inventors: Takahiro Ezaki; 隆博江崎; Kenroku Cho; 建六張; Yasuhiro Soeda; 康宏添田; Yoshitaka Zaitsu; 義貴財津
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2008-10-15
Filing date: 2008-10-15
Publication date: 2010-04-30

Abstract

【課題】機械電気変換素子のメンブレンの信頼性を向上させると共に寄生容量を低減する。
【解決手段】本発明の機械電気変換素子は、第１の電極と第２の電極とを複数有し、前記第１の電極と前記第２の電極とは支持部によって形成された空隙を挟んで対向している。前記第１の電極同士は配線により電気的に接続されており、前記支持部の、前記配線と前記第２の電極との間に存在する領域の少なくとも一部に空洞が形成されている。
【選択図】図１

Description

本発明は機械電気変換素子に関する。

機械電気変換素子の一形態に、容量性マイクロマシン加工超音波トランスデューサー（ＣａｐａｃｉｔｉｖｅＭｉｃｒｏｍａｃｈｉｎｅｄＵｌｔｒａｓｏｎｉｃＴｒａｎｓｄｕｃｅｒ：ＣＭＵＴ）がある。ＣＭＵＴとは一般に、下部電極を有する基板と、この基板上に形成された支持部によって支えられたメンブレン（振動膜ともいう）と、上部電極とで構成される。また、下部電極と上部電極とは空隙であるキャビティを挟んで対向している。ＣＭＵＴは、下部電極と上部電極の間に印加する電圧によってメンブレンを振動させ超音波を発生させる。また、受け取った超音波によってメンブレンを振動させ、その容量変化により超音波を検出する。

非特許文献１には、キャビティが全て連通したＣＭＵＴについて開示されている。このＣＭＵＴについて図８を用いて説明する。ＣＭＵＴ１１０５は上部電極１１００、メンブレン１１０１、支持部である円柱１１０２、下部電極１１０３、基板１１０４で構成されている。上部電極１１００はメンブレン１１０１上の全面に成膜されており、メンブレン１１０３を支持部である円柱１１０２で支えている。
ＳｅｎｓｏｒｓＡｎｄＡｃｔｕａｔｏｒｓＡ１２１（２００５）３８２−３８７

ＣＭＵＴは上部電極と下部電極間の容量変化によって超音波を送受信する。そのため、ＣＭＵＴの寄生容量は低いほうが望ましい。非特許文献のＣＭＵＴ１１０５は上部電極と下部電極との間に生じる寄生容量が、円柱１１０２の領域に限られるため、寄生容量を低減することができる。

しかしながら上記ＣＭＵＴ１１０５は、メンブレンを点で支持しているため、メンブレンの剥離や破損の可能性がある。

本発明は、上記課題に鑑み、メンブレン支持の信頼性を向上させると共に、寄生容量を低減させることが可能となる機械電気変換素子を提供することを目的とするものである。

上記課題を解決するため、本発明の機械電気変換素子は、上部電極と下部電極とを複数有し、前記上部電極と前記下部電極とは支持部によって形成された空隙を挟んで対向している機械電気変換素子であって、前記上部電極同士は配線により電気的に接続されており、前記支持部の、前記配線と前記下部電極との間に存在する領域の少なくとも一部に空洞が形成されていることを特徴とする。

本発明によれば、配線の下に存在する支持部に空洞が形成されているため、メンブレンと支持部との接触面積が増え、メンブレン支持の信頼性を向上させ、かつ配線と下部電極間に生じる寄生容量を低減することができる。

以下、本発明を詳細に説明する。

まず、本発明の実施形態を説明するにあたり、従来のＣＭＵＴにおいて配線と下部電極間で生じる寄生容量について説明する。

図４は、従来のＣＭＵＴを説明するための図である。図４（ａ）は、ＣＭＵＴの上面図である。図４（ｂ）は１つのエレメントを説明する図である。ＣＭＵＴ１００はエレメント１０１を複数有し、エレメントは複数のセル１０２で構成されている。図４（ｃ）はセルの上面図、図４（ｄ）はセルの断面図である。

図４を用いてＣＭＵＴの構成を説明する。セル１０２は、基板１０８と、基板１０８上に設けられた第２の電極としての下部電極１０７と、キャビティ１０５を挟んで設けられたメンブレン１０４と、メンブレン１０４上に設けられた第１の電極としての上部電極１０３とを有している。また、上部電極同士は配線１０９により電気的に接続されている。

複数の上部電極を接続する配線と下部電極で生じる寄生容量について詳細に説明する。図５（ａ）のうちハッチングで示した領域２０１は、支持部１０６上に配線が存在する領域である。領域２０１は、配線１０９と下部電極１０７の間で静電容量（以下、Ｃｐ１と呼ぶ。）が生じる。Ｃｐ１は以下のように表される。
Ｃｐ１＝ε_０ε_１Ａ／ｄ
ε_０は真空の誘電率である。ε_１は支持部１０６とメンブレン１０４で決る誘電率である。Ａは領域２０１（図５（ａ）でハッチングして示した箇所）の面積であり、配線１０９の幅Ｗ_１とハッチングの幅Ｗ_２の積である。図５（ｂ）に電極間距離ｄを示す。Ｃｐ１は１つのセルで４ヶ所、エレメント内では数百〜数千にも及ぶため、ＣＭＵＴ全体の寄生容量を増加させる原因となる。また、上部電極及び配線をパターニングせず、メンブレン全面に上部電極としてＡｌ等を成膜した場合は、支持部の全領域に寄生容量が発生する。

（第１の実施形態）
次に本発明の第１の実施形態について説明する。図１は機械電気変換素子であるＣＭＵＴの第１の実施形態を説明する模式図である。図１（ａ）はＣＭＵＴの上面図、図１（ｂ）はＤ−Ｄ’断面図を示す。図１は説明のため４個のキャビティ（空隙）を示しているが、キャビティの数は複数あっても良い。

本発明の第１の実施形態のＣＭＵＴは、基板４０６と、キャビティ４０４と、基板との間にキャビティ４０４を挟んで設けられたメンブレン４０７と、メンブレン４０７上に設けられた上部電極４０１とを有する。支持部４０８はキャビティを区分しており、複数の上部電極同士（第１の電極同士）は配線４０２により電気的に接続されている。基板４０６は下部電極を兼ねており、基板と上部電極がキャビティを挟んで対向している。本発明において、第１の電極とは上部電極に相当し、第２の電極とは下部電極に相当する。また、支持部とは、下部電極もしくは基板上に設けられ、メンブレンを支持する絶縁体を示す。この支持部により、下部電極と上部電極との間にキャビティが形成される。また、本発明はメンブレンの全面に上部電極が形成されるのではなく、パターニングにより上部電極及び配線が形成されているため、上部電極及び配線以外には下部電極との間に静電容量が生じない。

本発明の特徴としては、下部電極と配線の間の支持部の少なくとも一部に空洞を有する点である。つまり、本実施形態においては、配線４０２が存在する支持部４０８の領域の少なくとも一部に空洞４０５を設けている。支持部４０８の誘電率に比べ空洞の誘電率は小さいため、配線４０２と下部電極との間の静電容量が小さくなる。これにより寄生容量が小さくなる。

本発明の第１の実施形態は、キャビティと配線が設けられた領域以外は支持部によってメンブレンを支持しており、キャビティ部はメンブレン４０７が支持部４０２に四辺支持されているため、メンブレン剥離の可能性を低減させることができる。また、キャビティの周囲は支持部によって囲まれ、セル同士のキャビティが分離されている（空隙同士が連通していない）ため、仮に１つのセルのメンブレンが破れて大気と連通しても周りのセルのキャビティが大気と連通することがない。

（第２の実施形態）
次に図２を用いて第２の実施形態について説明する。

図２（ａ）はＣＭＵＴの上面図、図２（ｂ）はＥ−Ｅ’断面図を示す。図２は説明のため４個のキャビティを示しているが、キャビティの数は複数あっても良い。

本発明の第２の実施形態のＣＭＵＴは、基板５０６と、キャビティ５０４と、基板との間にキャビティ５０４を挟んで設けられたメンブレン５０７と、メンブレン５０７上に設けられた上部電極５０１とを有する。支持部５０８はキャビティを区分しており、配線５０２により複数の上部電極が電気的に接続されている。支持部５０８のうち上部に配線５０２が存在する領域の少なくとも一部に空洞５０５を設けている。基板５０６は下部電極を兼ねている。

図２は配線５０２が存在する支持部５０８の領域に空洞５０５が１個形成したものを示しているが、数は限定されない。

本発明の第２の実施形態は、第１の実施形態同様に寄生容量を低減しつつ、キャビティ部はメンブレン５０７が支持部５０２に四辺支持されているため、メンブレン剥離を低減させることができる。また、キャビティの周囲は支持部によって囲まれ、セル同士のキャビティが分離されているため、仮に１つのセルのメンブレンが破れて大気と連通しても周りのセルのキャビティが大気と連通することがない。

また、本実施形態では、配線と下部電極との間に存在する支持部のうち、キャビティの周囲の領域以外は全て空洞となっているため、第１の実施形態よりも寄生容量が低減される。支持部が囲むキャビティの周囲の領域としては、配線と平行な方向においてキャビティから、１．５μｍ以上２μｍ以下の範囲の領域であると好ましい。この範囲の領域の支持部を残すことにより、メンブレン剥離の低減効果と寄生容量の低減効果の両方の効果を発揮しやすい。

（第３の実施形態）
次に図３を用いて本発明の第３の実施形態について説明する。図３（ａ）はＣＭＵＴの上面図、図３（ｂ）はＥ−Ｅ’断面図を示す。図３は説明のため４個のキャビティを示しているが、キャビティの数は複数あっても良い。

本発明の第３の実施形態は、支持部６０９のうち、配線６０２と下部電極との間の領域は全て空洞６０５となっている。支持部６０９が配線６０２と下部電極との間に存在しないので、寄生容量を低減することができる。

また、本実施形態では、キャビティ部のメンブレン６０７が前記空洞６０５以外は支持部６０２に支持されているため、メンブレン剥離を低減させることができる。

次に、本発明が適用できるＣＭＵＴのエレメントについて詳細に説明する。

本発明の支持部は絶縁材料であり剛性があることが好ましい。ヤング率は５ＧＰａ以上、比誘電率は３．８〜１０が好ましい。具体的には、半導体プロセスで作製可能なシリコン窒化膜やシリコン酸化膜が好ましい。

空洞の上面形状としては、円、楕円、四角形などの多角形であっても良い。また、配線が存在する支持部の領域に形成する空洞の数は限定されない。

また、支持部に設けられた空洞は、基板もしくは下部電極まで到達（支持部を貫通）しても良い。

空洞は真空が好ましい。例えば空気の比誘電率は１．０００５９であり、気体が封入されているよりも静電容量を小さくできるからである。

上部電極及び配線としては、Ａｌ、Ｃｒ、Ｔｉ、Ａｕ、Ｐｔ、Ｃｕ、Ａｇなどの金属のうち少なくとも１種を選んで用いることができる。また、上部電極はメンブレンの上部、裏面、内部のうち少なくとも一ヶ所に設ける。

配線の幅は、寄生容量の低減の観点から狭いほうが好ましいが、断線の確率を低下するためには１．０μｍ以上であることが好ましい。

下部電極としては、微細加工が容易なシリコン等の半導体基板により形成されていることが好ましい。また、下部電極の抵抗率は０．０２Ω・ｃｍ未満とすることが好ましい。下部電極の配線抵抗は小さい方が信号の損失を小さくできるからである。

（作製方法）
次に本発明を適用できるＣＭＵＴの作製方法について説明する。なお、以下に示す形状、材質、作製プロセスは一例であり、本発明の要件を満たす範囲内であれば、設計事項として任意に変更することができる。本発明を適用できるＣＭＵＴの作製方法としてはバルクマイクロマシニングを利用する方法とサーフェスマイクロマシニングを利用する方法とがある。

まず、第２の実施形態を用いて、バルクマシニングを利用する作製方法を説明する。図６は作製工程を説明する模式図であり、説明のため２つのキャビティの断面図を示しているが、他のキャビティも同様に作製される。

まず始めにＳｉ基板を用意する。Ｓｉ基板は後に下部電極となるため抵抗率の低いものが好ましい。次に、パイロジェニック酸化によりＳｉ基板８０１に酸化膜８０２を形成する。次にフォトリソグラフィーによりキャビティパターンと空洞のパターンを形成する（図６（ａ））。さらに、ＣＦ_４ガス等を用いたドライエッチングにより酸化膜をエッチングし、キャビティパターン８０３と空洞パターン８０４とを形成する。最後にエッチングマスクに用いたフォトレジストを除去する（図６（ｂ））。次に、ＳｉｌｉｃｏｎＯｎＩｎｓｕｌａｔｏｒ（ＳＯＩ）基板８０５をボンディングする。ボンディングは真空チャンバー内で行う。キャビティに気体が封入されるとメンブレンの振動を妨げるため、キャビティ内は真空にする（図６（ｃ））。さらに、ＳＯＩ基板の支持層８０６と埋め込み酸化膜層８０７をエッチング除去する。最後にＡｌ等を蒸着し、上部電極をフォトリソグラフィーおよび、ウエットエッチングによりパターンを形成する（図６（ｄ））。

以上の作製方法により、空洞８０４は真空で封止される。

次に、第３の実施形態を用いて、サーフィスマイクロマシニングを利用する作製方法を説明する。図７は作製工程を説明する模式図であり、説明のため２つのキャビティの断面図を示しているが、他のキャビティも同様に作製される。

まず始めにＳｉ基板を用意する。次に、Ｐｌａｚｍａ−ｅｎｈａｎｃｅｄＣｈｅｍｉｃａｌ−ｖａｐｏｒＤｅｐｏｓｉｔｉｏｎ（ＰＥＣＶＤ）によりＳｉ基板８０１にシリコン窒化膜９０１を形成する。次にクロム等を蒸着により成膜し、フォトリソグラフィーとウエットエッチングにより下部電極９０６を形成する。次に、ＰＥＣＶＤによりシリコン窒化膜を形成する。後の犠牲層をエッチングする際に、下部電極９０６をエッチング液から保護するために形成する。（図７（ａ））。次に、犠牲層を形成する。まず、ＰＥＣＶＤによりアモルファスシリコンを成膜する。フォトリソグラフィーおよびドライエッチングによりキャビティとなる犠牲層のパターン１００５を形成する（図７（ｂ））。次に、メンブレン及び上部電極を形成する。ＰＥＣＶＤによりシリコン窒化膜９０７を成膜する。次にアルミニウム等を成膜し、フォトリソグラフィーとウエットエッチングにより上部電極９０１のパターニングをする。さらにＰＥＣＶＤによりシリコン窒化膜１００１を成膜する。後の犠牲層エッチングの際に上部電極がエッチングされるのを防ぐためである（図７（ｃ））。次に、シリコン窒化膜１００１、９０７をフォトリソグラフィーとドライエッチングによりエッチングホール（図示しない）を形成する。犠牲層にエッチング液を入れるための導入口である。次に、基板をＴｅｔｒａｍｅｔｈｙｌＡｍｍｏｎｉｕｍＨｙｄｒｏｘｉｄｅ（ＴＭＡＨ）に浸漬する。これによりＴＭＡＨが犠牲層であるアモルファスシリコン１０００をエッチングする。これによりキャビティ９０４が形成される。最後に、ＰＥＣＶＤを用いてシリコン窒化膜を成膜する。真空雰囲気下で成膜を行うことにより、キャビティ９０４を真空封止することができる。（図７（ｄ））。

以上の作製方法により、空洞９０５は真空で封止される。

第１の実施形態のＣＭＵＴを説明する模式図である。第２の実施形態のＣＭＵＴを説明する模式図である。第３の実施形態のＣＭＵＴを説明する模式図である。従来のＣＭＵＴを説明する模式図である。従来のＣＭＵＴを説明する模式図である。本発明を適用できるＣＭＵＴの作製工程を説明する模式図である。本発明を適用できるＣＭＵＴの作製工程を説明する模式図である。従来のＣＭＵＴを説明する図である。

符号の説明

１００ＣＭＵＴ
１０１エレメント
１０２セル
１０３、４０１、５０１、６０１上部電極
１０４、４０７、５０７、６０７メンブレン
１０５、４０４、５０４、６０４キャビティ
１０６、４０８、５０８、６０９支持部
１０７、６０６下部電極
１０８、４０６、５０６、６０８基板
１０９、４０２、５０２、６０２配線
４０５、５０５、６０５空洞

Claims

第１の電極と第２の電極とを複数有し、前記第１の電極と前記第２の電極とは支持部によって形成された空隙を挟んで対向している機械電気変換素子であって、
前記第１の電極同士は配線により電気的に接続されており、
前記支持部の、前記配線と前記第２の電極との間に存在する領域の少なくとも一部に空洞が形成されていることを特徴とする機械電気変換素子。
前記空隙は前記支持部によって周囲を囲まれ、前記空隙同士は連通していないことを特徴とする請求項１に記載の機械電気変換素子。
前記支持部のうち、前記配線と前記第２の電極との間に存在する領域は全て空洞となっていることを特徴とする請求項１に記載の機械電気変換素子。
前記空洞は前記支持部を貫通していることを特徴とする請求項１及至３のいずれかに記載の機械電気変換素子。
前記空洞の内部は真空であることを特徴とする請求項１乃至４のいずれかに記載の機械電気変換素子。