JP2010079302A - 液晶表示装置のアレイ基板の製造方法 - Google Patents
液晶表示装置のアレイ基板の製造方法 Download PDFInfo
- Publication number
- JP2010079302A JP2010079302A JP2009221180A JP2009221180A JP2010079302A JP 2010079302 A JP2010079302 A JP 2010079302A JP 2009221180 A JP2009221180 A JP 2009221180A JP 2009221180 A JP2009221180 A JP 2009221180A JP 2010079302 A JP2010079302 A JP 2010079302A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- region
- photoresist pattern
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 103
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 43
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 33
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 93
- 238000000034 method Methods 0.000 claims abstract description 88
- 239000002184 metal Substances 0.000 claims abstract description 75
- 229910052751 metal Inorganic materials 0.000 claims abstract description 75
- 238000001039 wet etching Methods 0.000 claims abstract description 35
- 238000004380 ashing Methods 0.000 claims abstract description 29
- 238000005530 etching Methods 0.000 claims abstract description 29
- 238000001312 dry etching Methods 0.000 claims abstract description 13
- 238000000206 photolithography Methods 0.000 claims description 29
- 238000002161 passivation Methods 0.000 claims description 20
- 239000004065 semiconductor Substances 0.000 claims description 15
- 238000000151 deposition Methods 0.000 claims description 12
- GNFTZDOKVXKIBK-UHFFFAOYSA-N 3-(2-methoxyethoxy)benzohydrazide Chemical compound COCCOC1=CC=CC(C(=O)NN)=C1 GNFTZDOKVXKIBK-UHFFFAOYSA-N 0.000 claims description 9
- FGUUSXIOTUKUDN-IBGZPJMESA-N C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 Chemical compound C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 FGUUSXIOTUKUDN-IBGZPJMESA-N 0.000 claims description 6
- YTAHJIFKAKIKAV-XNMGPUDCSA-N [(1R)-3-morpholin-4-yl-1-phenylpropyl] N-[(3S)-2-oxo-5-phenyl-1,3-dihydro-1,4-benzodiazepin-3-yl]carbamate Chemical compound O=C1[C@H](N=C(C2=C(N1)C=CC=C2)C1=CC=CC=C1)NC(O[C@H](CCN1CCOCC1)C1=CC=CC=C1)=O YTAHJIFKAKIKAV-XNMGPUDCSA-N 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 208
- 230000009977 dual effect Effects 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 229910052715 tantalum Inorganic materials 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 230000000717 retained effect Effects 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 239000002131 composite material Substances 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Mathematical Physics (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【解決手段】液晶表示装置のアレイ基板の製造方法において、ソースドレイン金属層の上部に、スリートーンマスクによりフォトレジストパターン層を形成する工程と、フォトレジストパターン層が露出されたソースドレイン金属層及び第1の透明導電層に対してウェットエッチングを行う工程と、フォトレジストパターン層に対して第1回目のアッシングプロセスを行い、露出されたソースドレイン金属層、第1の透明導電層及び活性層パターンに対してドライエッチングを行う工程と、フォトレジストパターン層に対して第2回目のアッシングプロセスを行い、露出されたソースドレイン金属層に対してウェットエッチングを行う工程と、残されたフォトレジストパターン層を除去する工程と、を含む。
【選択図】図3
Description
(工程a)ゲートライン、ゲート絶縁層及び活性層パターンが順次形成されている基板を提供する工程と、
(工程b)前記基板に、第1の透明導電層及びソースドレイン金属層を順次堆積する工程と、
(工程c)前記ソースドレイン金属層の上部に、スリートーンマスク(three tone mask)によりフォトレジストパターン層を形成する工程と、
(工程d)前記フォトレジストパターン層が露出されたソースドレイン金属層及び第1の透明導電層に対してウェットエッチングを行う工程と、
(工程e)前記フォトレジストパターン層に対して第1回目のアッシングプロセスを行い、露出されたソースドレイン金属層、第1の透明導電層及び活性層パターンに対してドライエッチングを行う工程と、
(工程f)前記フォトレジストパターン層に対して第2回目のアッシングプロセスを行い、露出されたソースドレイン金属層に対してウェットエッチングを行う工程と、
(工程g)残されたフォトレジストパターン層を除去する工程と、
を含むことを特徴とする、液晶表示装置のアレイ基板の製造方法を提供する。
(工程aa)TFTの領域の上に第1の金属層、第1の絶縁層、半導体層及びドープ半導体層を有する基板を提供し、且つ、該基板が前記第1の絶縁層に覆われ、前記基板は画素領域、TFT領域及び非表示領域を含め、該TFT領域はソース電極領域、ドレイン電極領域及びTFTチャンネル領域を含める工程と、
(工程bb)工程aaが完了した基板に、第1の透明導電層及び第2の金属層を順次堆積する工程と、
(工程cc)前記第2の金属層にフォトレジストパターン層を形成し、且つ、前記TFTチャンネル領域のフォトレジストパターン層は第1の厚さを有し、前記画素領域のフォトレジストパターン層は第2の厚さを有し、前記ソース電極領域及びドレイン電極領域のフォトレジストパターン層は第3の厚さを有し、前記フォトレジストパターン層の第1の厚さは第2の厚さより薄く、第2の厚さは第3の厚さより薄くなる工程と、
(工程dd)前記非表示領域の第2の金属層及び第1の透明導電層に対してエッチングを行う工程と、
(工程ee)前記フォトレジストパターン層に対して第1回目のアッシングプロセスを行い、前記TFTチャンネル領域の第2の金属層を露出させる工程と、
(工程ff)TFTチャンネル領域の第2の金属層、透明導電層及びドープ半導体層に対してエッチングを行う工程と、
(工程gg)前記フォトレジストパターン層に対して第2回目のアッシングプロセスを行い、前記画素領域の第2の金属層を露出させる工程と、
(工程hh)前記画素領域の第2の金属層に対してエッチングを行う工程と、
(工程ii)残されたフォトレジストパターン層を除去する工程と、
をさらに含むことを特徴とする、液晶表示装置のアレイ基板の製造方法を提供する。
(工程a)ゲートライン及びゲートラインと一体なゲート電極、ゲート絶縁層及び活性層パターンが順次形成されている基板を提供する工程と、
(工程b)前記基板に、第1の透明導電層及びソースドレイン金属層を順次堆積する工程と、
(工程c)前記ソースドレイン金属層の上部に、スリートーンマスクによりフォトレジストパターン層を形成する工程と、
(工程d)前記フォトレジストパターン層が露出されたソースドレイン金属層及び第1の透明導電層に対してウェットエッチングを行う工程と、
(工程e)前記フォトレジストパターン層に対して第1回目のアッシングプロセスを行い、第1回目のアッシングプロセスにより露出されたソースドレイン金属層、第1の透明導電層及び活性層パターンに対してドライエッチングを行って、TFTチャンネル及びソース電極を形成する工程と、
(工程f)前記フォトレジストパターン層に対して第2回目のアッシングプロセスを行い、露出されたソースドレイン金属層に対してウェットエッチングを行って、画素電極及びドレイン電極を形成する工程と、
(工程g)残されたフォトレジストパターン層を除去する工程と、
を含む。
(工程j)工程gが完了した基板に、絶縁層を堆積し、フォトリソグラフィープロセスによりパッシベーション層パターンを形成し、フォトレジストを除去しなくて、前記フォトレジスト及び前記パッシベーション層パターン上に第2の透明導電層を堆積し、パッシベーション層パターンの上部に共通電極が形成されるように、剥離プロセスにより前記フォトレジスト上の第2の透明導電層を除去する。
11 ゲートライン
111 ゲート電極
12 ゲート絶縁層
13 活性層パターン
14 第1の透明導電層
141 画素電極
15 ソースドレイン金属層
151 ソース電極
152 ドレイン電極
16 データライン
131 TFTチャンネル
100 フォトレジストパターン層
101 画素領域
102 TFT領域
103 ゲートライン領域
104 データライン領域
1021 TFTチャンネル領域
1022 ソース電極領域
1023 ドレイン電極領域
Claims (10)
- (工程a)ゲートライン、ゲート絶縁層及び活性層パターンが順次形成されている基板を提供する工程と、
(工程b)前記基板に、第1の透明導電層及びソースドレイン金属層を順次堆積する工程と、
(工程c)前記ソースドレイン金属層の上部に、スリートーンマスクによりフォトレジストパターン層を形成する工程と、
(工程d)前記フォトレジストパターン層が露出されたソースドレイン金属層及び第1の透明導電層に対してウェットエッチングを行う工程と、
(工程e)前記フォトレジストパターン層に対して第1回目のアッシングプロセスを行い、露出されたソースドレイン金属層、第1の透明導電層及び活性層パターンに対してドライエッチングを行う工程と、
(工程f)前記フォトレジストパターン層に対して第2回目のアッシングプロセスを行い、露出されたソースドレイン金属層に対してウェットエッチングを行う工程と、
(工程g)残されたフォトレジストパターン層を除去する工程と、
を含むことを特徴とする、液晶表示装置のアレイ基板の製造方法。 - 前記スリートーンマスクにより形成されたフォトレジストパターン層が、前記工程eにおいて第1回目のアッシングプロセスを経過して露出された領域の厚さは、前記工程fにおいて第2回目のアッシングプロセスを経過して露出された領域の厚さより薄く、且つ、前記工程fにおいて第2回目のアッシングプロセスを経過して露出された領域の厚さは、前記工程gにおいて残された領域の厚さより薄いことを特徴とする、請求項1に記載の液晶表示装置のアレイ基板の製造方法。
- (工程h)工程gが完了した基板に絶縁層を堆積し、フォトリソグラフィープロセスによりパッシベーション層パターン及びビアホールを形成する工程をさらに含むことを特徴とする、請求項2に記載の液晶表示装置のアレイ基板の製造方法。
- (工程i)工程hが完了した基板に第2の透明導電層を堆積し、フォトリソグラフィープロセスにより共通電極を形成する工程をさらに含むことを特徴とする、請求項3に記載の液晶表示装置のアレイ基板の製造方法。
- (工程j)工程gが完了した基板に絶縁層を堆積し、フォトレジストを利用したフォトリソグラフィープロセスによりパッシベーション層パターン及びビアホールを形成し、該フォトレジストを除去せずに、前記フォトレジスト及び前記パッシベーション層パターン上に第2の透明導電層を堆積し、パッシベーション層パターンの上部に共通電極が形成されるように、剥離プロセスにより前記フォトレジスト上の第2の透明導電層を除去する工程をさらに含むことを特徴とする、請求項2に記載の液晶表示装置のアレイ基板の製造方法。
- (工程aa)TFTの領域の上に第1の金属層、第1の絶縁層、半導体層及びドープ半導体層を有する基板を提供し、且つ、該基板が前記第1の絶縁層に覆われ、前記基板は画素領域、TFT領域及び非表示領域を含み、該TFT領域はソース電極領域、ドレイン電極領域及びTFTチャンネル領域を含む工程と、
(工程bb)工程aaが完了した基板に、第1の透明導電層及び第2の金属層を順次堆積する工程と、
(工程cc)前記第2の金属層にフォトレジストパターン層を形成し、且つ、前記TFTチャンネル領域のフォトレジストパターン層は第1の厚さを有し、前記画素領域のフォトレジストパターン層は第2の厚さを有し、前記ソース電極領域及びドレイン電極領域のフォトレジストパターン層は第3の厚さを有し、前記フォトレジストパターン層の第1の厚さは第2の厚さより薄く、第2の厚さは第3の厚さより薄くなる工程と、
(工程dd)前記非表示領域の第2の金属層及び第1の透明導電層に対してエッチングを行う工程と、
(工程ee)前記フォトレジストパターン層に対して第1回目のアッシングプロセスを行い、前記TFTチャンネル領域の第2の金属層を露出させる工程と、
(工程ff)TFTチャンネル領域の第2の金属層、透明導電層及びドープ半導体層に対してエッチングを行う工程と、
(工程gg)前記フォトレジストパターン層に対して第2回目のアッシングプロセスを行い、前記画素領域の第2の金属層を露出させる工程と、
(工程hh)前記画素領域の第2の金属層に対してエッチングを行う工程と、
(工程ii)残されたフォトレジストパターン層を除去する工程と、
を含むことを特徴とする、液晶表示装置のアレイ基板の製造方法。 - 前記工程ddにおいてウェットエッチングによりエッチングを行い、前記工程ffにおいてドライエッチングによりエッチングを行い、前記工程hhにおいてウェットエッチングによりエッチングを行うことを特徴とする、請求項6に記載の液晶表示装置のアレイ基板の製造方法。
- (工程jj)工程iiが完了した基板に第2の絶縁層を堆積し、フォトリソグラフィープロセスによりパッシベーション層パターン及びビアホールを形成する工程をさらに含むことを特徴とする、請求項7に記載の液晶表示装置のアレイ基板の製造方法。
- (工程kk)工程jjが完了した基板に第2の透明導電層を堆積し、フォトリソグラフィープロセスにより共通電極を形成する工程をさらに含むことを特徴とする、請求項8に記載の液晶表示装置のアレイ基板の製造方法。
- (工程ll)工程iiが完了した基板に第2の絶縁層を堆積し、フォトレジストを利用したフォトリソグラフィープロセスによりパッシベーション層パターン及びビアホールを形成し、該フォトレジストを除去せずに、前記フォトレジスト及び前記パッシベーション層パターン上に第2の透明導電層を堆積し、パッシベーション層パターンの上部に共通電極が形成されるように、剥離プロセスにより前記フォトレジスト上の第2の透明導電層を除去する工程をさらに含むことを特徴とする、請求項7に記載の液晶表示装置のアレイ基板の製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008102227921A CN101685229B (zh) | 2008-09-25 | 2008-09-25 | 液晶显示器阵列基板的制造方法 |
CN200810222792.1 | 2008-09-25 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010079302A true JP2010079302A (ja) | 2010-04-08 |
JP5593047B2 JP5593047B2 (ja) | 2014-09-17 |
Family
ID=42038078
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009221180A Active JP5593047B2 (ja) | 2008-09-25 | 2009-09-25 | 液晶表示装置のアレイ基板の製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8017465B2 (ja) |
JP (1) | JP5593047B2 (ja) |
KR (1) | KR101089259B1 (ja) |
CN (1) | CN101685229B (ja) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102237397B (zh) * | 2010-04-22 | 2013-04-17 | 北京京东方光电科技有限公司 | 电极结构及制备方法、阵列基板及制备方法 |
CN102148259B (zh) * | 2010-10-12 | 2014-04-16 | 京东方科技集团股份有限公司 | 薄膜晶体管、阵列基板及其制造方法和液晶显示器 |
CN102456620B (zh) * | 2010-10-22 | 2015-04-15 | 北京京东方光电科技有限公司 | 阵列基板及其制造方法 |
CN102456619B (zh) * | 2010-10-22 | 2014-01-15 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法和液晶显示器 |
CN102637648B (zh) * | 2011-07-15 | 2014-03-05 | 京东方科技集团股份有限公司 | 薄膜晶体管液晶显示器、阵列基板及其制造方法 |
CN102769040B (zh) | 2012-07-25 | 2015-03-04 | 京东方科技集团股份有限公司 | 薄膜晶体管、阵列基板及其制作方法、显示装置 |
CN102799038B (zh) * | 2012-07-25 | 2015-04-01 | 北京京东方光电科技有限公司 | 一种阵列基板、显示装置及阵列基板的制造方法 |
CN102881598B (zh) | 2012-09-17 | 2015-08-12 | 京东方科技集团股份有限公司 | 薄膜晶体管的制造方法、阵列基板的制造方法及显示装置 |
CN103943636A (zh) * | 2014-04-04 | 2014-07-23 | 深圳莱宝高科技股份有限公司 | 一种薄膜晶体管阵列基板及其制作方法 |
KR20160024081A (ko) | 2014-08-22 | 2016-03-04 | 삼성디스플레이 주식회사 | 금속 패턴의 형성 방법 및 표시 기판의 제조 방법 |
CN104617112B (zh) * | 2015-02-09 | 2017-10-17 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
CN104637806A (zh) * | 2015-03-02 | 2015-05-20 | 京东方科技集团股份有限公司 | 一种刻蚀方法 |
KR102232755B1 (ko) * | 2015-04-07 | 2021-03-26 | 삼성전자주식회사 | 2차원 물질을 이용한 전자소자 및 그 제조 방법 |
CN105097551A (zh) | 2015-08-13 | 2015-11-25 | 京东方科技集团股份有限公司 | 一种薄膜晶体管的制作方法和阵列基板的制作方法 |
CN113219749B (zh) * | 2016-02-17 | 2023-01-10 | 群创光电股份有限公司 | 主动元件阵列基板以及显示面板 |
CN106783737B (zh) * | 2017-04-07 | 2020-02-21 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示面板、显示装置 |
CN108701695A (zh) * | 2017-05-17 | 2018-10-23 | 深圳市柔宇科技有限公司 | 阵列基板及其制造方法 |
CN108417583B (zh) * | 2018-03-09 | 2021-10-29 | 惠科股份有限公司 | 一种阵列基板的制造方法和阵列基板 |
CN108470718A (zh) * | 2018-03-23 | 2018-08-31 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示面板、显示装置 |
CN113241323B (zh) * | 2021-03-09 | 2024-05-03 | 滁州惠科光电科技有限公司 | 一种阵列基板的制造方法和显示面板 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002341367A (ja) * | 2001-05-18 | 2002-11-27 | Nec Corp | 液晶表示装置及びその製造方法 |
JP2004177946A (ja) * | 2002-11-15 | 2004-06-24 | Nec Kagoshima Ltd | 液晶表示装置の製造方法 |
JP2006189769A (ja) * | 2004-12-31 | 2006-07-20 | Lg Phillips Lcd Co Ltd | 液晶表示装置およびその製造方法 |
JP2006189775A (ja) * | 2004-12-31 | 2006-07-20 | Lg Phillips Lcd Co Ltd | 液晶表示装置及びその製造方法 |
JP2007189120A (ja) * | 2006-01-16 | 2007-07-26 | Idemitsu Kosan Co Ltd | Tft基板及びその製造方法 |
JP2007294970A (ja) * | 2006-04-21 | 2007-11-08 | Beijing Boe Optoelectronics Technology Co Ltd | Tft−lcdアレー基板及びその製造方法 |
JP2007329298A (ja) * | 2006-06-08 | 2007-12-20 | Mitsubishi Electric Corp | Tftアレイ基板、その製造方法、及び表示装置 |
JP2008175930A (ja) * | 2007-01-17 | 2008-07-31 | Hitachi Displays Ltd | 表示装置および表示装置の製造方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100333273B1 (ko) * | 1999-08-02 | 2002-04-24 | 구본준, 론 위라하디락사 | 박막트랜지스터형 액정표시장치의 어레이기판과 그 제조방법 |
KR100476366B1 (ko) * | 2002-04-17 | 2005-03-16 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
KR100499371B1 (ko) * | 2002-04-17 | 2005-07-04 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
KR100971955B1 (ko) * | 2002-11-11 | 2010-07-23 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이기판 제조방법 |
KR100619624B1 (ko) | 2003-10-11 | 2006-09-08 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
US7172913B2 (en) * | 2004-03-19 | 2007-02-06 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and manufacturing method thereof |
CN100462825C (zh) * | 2005-12-23 | 2009-02-18 | 北京京东方光电科技有限公司 | 一种薄膜晶体管液晶显示器的阵列基板结构及其制造方法 |
KR20070075808A (ko) * | 2006-01-16 | 2007-07-24 | 삼성전자주식회사 | 표시 기판의 제조 방법 및 이를 이용하여 제조한 표시 기판 |
CN100442132C (zh) | 2006-11-17 | 2008-12-10 | 北京京东方光电科技有限公司 | 一种tft lcd阵列基板结构及其制造方法 |
CN100461433C (zh) | 2007-01-04 | 2009-02-11 | 北京京东方光电科技有限公司 | 一种tft阵列结构及其制造方法 |
-
2008
- 2008-09-25 CN CN2008102227921A patent/CN101685229B/zh not_active Expired - Fee Related
-
2009
- 2009-09-24 US US12/565,953 patent/US8017465B2/en not_active Expired - Fee Related
- 2009-09-25 KR KR1020090091041A patent/KR101089259B1/ko active IP Right Grant
- 2009-09-25 JP JP2009221180A patent/JP5593047B2/ja active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002341367A (ja) * | 2001-05-18 | 2002-11-27 | Nec Corp | 液晶表示装置及びその製造方法 |
JP2004177946A (ja) * | 2002-11-15 | 2004-06-24 | Nec Kagoshima Ltd | 液晶表示装置の製造方法 |
JP2006189769A (ja) * | 2004-12-31 | 2006-07-20 | Lg Phillips Lcd Co Ltd | 液晶表示装置およびその製造方法 |
JP2006189775A (ja) * | 2004-12-31 | 2006-07-20 | Lg Phillips Lcd Co Ltd | 液晶表示装置及びその製造方法 |
JP2007189120A (ja) * | 2006-01-16 | 2007-07-26 | Idemitsu Kosan Co Ltd | Tft基板及びその製造方法 |
JP2007294970A (ja) * | 2006-04-21 | 2007-11-08 | Beijing Boe Optoelectronics Technology Co Ltd | Tft−lcdアレー基板及びその製造方法 |
JP2007329298A (ja) * | 2006-06-08 | 2007-12-20 | Mitsubishi Electric Corp | Tftアレイ基板、その製造方法、及び表示装置 |
JP2008175930A (ja) * | 2007-01-17 | 2008-07-31 | Hitachi Displays Ltd | 表示装置および表示装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
KR20100035131A (ko) | 2010-04-02 |
JP5593047B2 (ja) | 2014-09-17 |
KR101089259B1 (ko) | 2011-12-02 |
US8017465B2 (en) | 2011-09-13 |
CN101685229B (zh) | 2012-02-29 |
CN101685229A (zh) | 2010-03-31 |
US20100075450A1 (en) | 2010-03-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5593047B2 (ja) | 液晶表示装置のアレイ基板の製造方法 | |
US8236628B2 (en) | Array substrate and manufacturing method | |
JP4823989B2 (ja) | Tft―lcdアレイ基板及びその製造方法 | |
JP5588740B2 (ja) | Tft−lcdアレイ基板およびその製造方法 | |
JP5804538B2 (ja) | フォトレジストの縁部のバリの形成方法とアレイ基板の製造方法 | |
WO2014124568A1 (zh) | 薄膜晶体管、阵列基板及其制作方法及显示装置 | |
KR20070122158A (ko) | Tft lcd 어레이 기판 및 그 제조 방법 | |
JP2008010810A (ja) | フラットパネルディスプレイに使用される薄膜トランジスタの製造方法 | |
KR20090044119A (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
JP5741992B2 (ja) | Tft−lcdアレイ基板及びその製造方法 | |
KR101357042B1 (ko) | 액정표시장치의 제조방법 | |
WO2015096312A1 (zh) | 阵列基板及其制作方法和显示装置 | |
WO2015055030A1 (zh) | 阵列基板及其制作方法、显示装置 | |
US8178374B2 (en) | Thin film patterning method and method for manufacturing a liquid crystal display device | |
WO2013181915A1 (zh) | Tft阵列基板及其制造方法和显示装置 | |
JP2008166671A (ja) | 薄膜トランジスターの製造方法 | |
WO2018006446A1 (zh) | 薄膜晶体管阵列基板及其制造方法 | |
US7125756B2 (en) | Method for fabricating liquid crystal display device | |
TW201322340A (zh) | 畫素結構及其製作方法 | |
CN106449519B (zh) | 一种薄膜晶体管及制作方法、显示装置 | |
JP2005215434A (ja) | 表示装置用基板の製造方法及びそれを用いた表示装置の製造方法 | |
KR101813719B1 (ko) | 박막트랜지스터 어레이 기판의 제조 방법 | |
JP2007059926A (ja) | パターン形成方法及び薄膜トランジスタの製造方法 | |
KR20070045751A (ko) | 포토 마스크 | |
JP2008066723A5 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120904 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131002 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131015 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140115 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140707 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140804 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5593047 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |