JP2010060804A - 表示装置、画素のレイアウト方法および電子機器 - Google Patents

Abstract

【課題】複数の分割画素のうちの１つが欠陥化した場合であっても、当該分割画素に関連する発光領域が非発光状態にあることを目立たないようにする。
【解決手段】１つの画素の発光領域を有機ＥＬ素子２１−１と、並列接続された有機ＥＬ素子２１−２，２１−３とによって３分割した分割画素において、並列接続された有機ＥＬ素子２１−２，２１−３の各発光領域２２１−１，２２１−３を、同一画素の他の有機ＥＬ素子２１−１の発光領域２２１−２によって平面視で空間的に分離するレイアウト構造とする。
【選択図】図１１

Description

本発明は、表示装置、画素のレイアウト方法および電子機器に関し、特に電気光学素子を含む画素が行列状（マトリクス状）に２次元配置された平面型（フラットパネル型）の表示装置、当該画素のレイアウト方法および当該表示装置を有する電子機器に関する。

近年、画像表示を行う表示装置の分野では、発光素子を含む画素（画素回路）が行列状に配置されてなる平面型の表示装置が急速に普及している。平面型の表示装置としては、画素の発光素子として、デバイスに流れる電流値に応じて発光輝度が変化するいわゆる電流駆動型の電気光学素子、例えば有機薄膜に電界をかけると発光する現象を利用した有機ＥＬ(Electro Luminescence)素子を用いた有機ＥＬ表示装置が開発され、商品化が進められている。

有機ＥＬ表示装置は次のような特長を持っている。すなわち、有機ＥＬ素子は、１０Ｖ以下の印加電圧で駆動できるために低消費電力である。有機ＥＬ素子は、自発光素子であるために、画素ごとに液晶にて光源（バックライト）からの光強度を制御することによって画像を表示する液晶表示装置に比べて、画像の視認性が高く、しかもバックライト等の照明部材を必要としないために軽量化および薄型化が容易である。さらに、有機ＥＬ素子の応答速度が数μｓｅｃ程度と非常に高速であるために動画表示時の残像が発生しない。

有機ＥＬ表示装置では、平面型表示装置の一つである液晶表示装置と同様に、その駆動方式として単純（パッシブ）マトリクス方式とアクティブマトリクス方式とを採ることができる。ただし、単純マトリクス方式の表示装置は、構造が簡単であるものの、電気光学素子の発光期間が走査線（即ち、画素数）の増加によって減少するために、大型でかつ高精細な表示装置の実現が難しいなどの問題がある。

そのため、近年、電気光学素子に流れる電流を、当該電気光学素子と同じ画素内に設けた能動素子、例えば絶縁ゲート型電界効果トランジスタ（一般には、ＴＦＴ(Thin Film Transistor;薄膜トランジスタ)）によって制御するアクティブマトリクス方式の表示装置の開発が盛んに行われている。アクティブマトリクス方式の表示装置は、電気光学素子が１フレームの期間に亘って発光を持続するために、大型でかつ高精細な表示装置の実現が容易である。

ところで、有機ＥＬ素子は、アノード電極とカソード電極との間に、発光層を含む有機膜を挟持した構造となっている。このような構造の有機ＥＬ素子を画素の発光素子として用いた有機ＥＬ装置において、当該有機ＥＬ素子を形成する工程で異物が混入すると、画素の輝度欠陥が発生する。

具体的には、図２２に示す画素回路において、製造工程で混入する異物が原因となって有機ＥＬ素子２１のアノード電極-カソード電極の電極間ショートが引き起こされる場合がある。この有機ＥＬ素子２１の電極間ショートにより、有機ＥＬ素子２１が発光しなくなるいわゆる滅点と呼称される輝度欠陥が発生する。

また、有機ＥＬ素子２１を駆動する駆動トランジスタ２２、映像信号を書き込む書込みトランジスタ２３および映像信号を蓄積する蓄積容量２４等の画素構成素子を基板上に形成する基板工程においても、異物の混入によって輝度欠陥が発生する場合がある。具体的には、駆動トランジスタ２２のドレイン電極−ソース電極の電極間が異物によってショートすると、電源Ｖｃｃから有機ＥＬ素子２１に直接電流が流れてしまうために、有機ＥＬ素子２１が光りっぱなしになるいわゆる輝点と呼称される輝度欠陥が発生する。

書込みトランジスタ２３のドレイン電極−ソース電極の電極間が異物によってショートすると、駆動トランジスタ２３が完全に非導通状態とならないために、有機ＥＬ素子２１に電流が流れてしまう。この場合は、完全な黒階調が表現できないいわゆる半滅点と呼称される輝度欠陥が発生する。さらに、蓄積容量２４を形成する２つの電極間が異物によってショートすると、有機ＥＬ素子２１に電流が流れなくなるために、滅点となる輝度欠陥が発生する。このような製造工程での異物混入に起因する輝度欠陥については、表示装置の高精細化に伴う画素の微細化が進むにつれてその発生が顕著になる。

この異物混入に起因する輝度欠陥に対する対策として、従来、１つの副画素内に有機ＥＬ素子を含む画素構成素子を複数組設ける技術が提案されている（例えば、特許文献１参照）。

この提案技術によれば、いずれかの組の画素構成素子がショート等で欠陥化しても、他の組の画素構成素子が正常に動作することで、副画素の滅点化または半滅点化を防ぐことができる。または、副画素を完全な滅点（輝度が０）にするのではなく、輝度の低下で抑えることができる。また、書込みトランジスタ２３の電極間ショートに起因する輝度欠陥の場合は、レーザリペアなどのリペア技術を用いて駆動トランジスタを切り離すことで、副画素の輝点化を防ぐことができる。これにより、有機ＥＬ表示装置の高歩留化を図ることができる。

特開２００６−１３３５４２号公報

ところで、１つの副画素内に複数の有機ＥＬ素子が設けられているということは、１つの副画素の発光領域が複数の有機ＥＬ素子によって複数の発光領域に分割されていることと等価である。ここで、１つの副画素において、複数の有機ＥＬ素子によって分割された個々の発光領域部分を分割画素と定義するものとする。これにより、１つの副画素が例えば３個の有機ＥＬ素子を有し、当該３個の有機ＥＬ素子によって発光領域が３分割されている場合には、１つの副画素が３つの分割画素から構成されているということになる。

このように、複数の分割画素からなる副画素において、いずれかの組の有機ＥＬ素子または画素構成素子がショート等で欠陥化した場合に、先述したように、副画素が滅点化または半滅点化するのを防止できるものの、副画素の発光領域が空間的に狭まる。具体的には、複数の分割画素のうち、特に外側の１つの分割画素が欠陥化することによって副画素の発光領域の一部が欠けることになるために当該発光領域が空間的に狭まる。すると、欠陥化した分割画素に関連する発光領域が非発光状態にあることが目立ってしまう。

そこで、本発明は、複数の分割画素のうちの１つが欠陥化した場合であっても、当該分割画素に関連する発光領域が非発光状態にあることを目立たないようにした表示装置、画素のレイアウト方法および当該表示装置を有する電子機器を提供することを目的とする。

上記目的を達成するために、本発明は、
複数の電気光学素子と、前記複数の電気光学素子を独立に駆動する複数の駆動トランジスタとを有し、前記複数の駆動トランジスタの少なくとも１つには少なくとも２つの電気光学素子が並列接続され、前記複数の電気光学素子によって発光領域が３つ以上の発光領域に分割された画素が行列状に配置された表示装置において、
並列接続された前記少なくとも２つの電気光学素子の各発光領域を、同一画素の他の電気光学素子の発光領域によって平面視で空間的に分離する構成を採っている。

ここで、白黒表示対応の表示装置の場合には、複数の電気光学素子を有する画素は、白黒画像を形成する単位となる１つの画素に相当する。カラー表示対応の表示装置の場合には、複数の電気光学素子を有する画素は、カラー画像を形成する単位となる１つの画素を構成する複数の副画素の各々に相当する。

上記構成の表示装置において、並列接続の電気光学素子の各発光領域を、他の電気光学素子の発光領域によって平面視で空間的に分離するということは、当該他の電気光学素子の発光領域が並列接続の電気光学素子の各発光領域の間に位置することを意味する。このレイアウト構造において、他の電気光学素子が欠陥化してその発光領域が非発光状態となって欠けたとしても、その欠けた部分を両側の発光領域の各発光輝度が補う。これにより、マクロに見た場合画素の発光領域のほぼ全体が発光しているように見えるために、複数の分割画素のうちの１つが欠陥化した場合であっても、当該分割画素に関連する発光領域が非発光状態にあることが目立たなくなる。

本発明によれば、複数の分割画素のうちの１つが欠陥化した場合であっても、当該分割画素に関連する発光領域が非発光状態（消灯状態）にあることを目立たないようにすることができるために、分割画素の欠陥化に起因する画質の低下を抑えることができる。

以下、本発明の実施の形態について図面を参照して詳細に説明する。

［システム構成］
図１は、本発明が適用されるアクティブマトリクス型表示装置の構成の概略を示すシステム構成図である。ここでは、一例として、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機ＥＬ素子を画素（画素回路）の発光素子として用いたアクティブマトリクス型有機ＥＬ表示装置の場合を例に挙げて説明するものとする。

図１に示すように、本適用例に係る有機ＥＬ表示装置１０は、発光素子を含む複数の画素２０と、当該画素２０が行列状に２次元配置された画素アレイ部３０と、当該画素アレイ部３０の周辺に配置された駆動部とを有する構成となっている。駆動部は、画素アレイ部３０の各画素２０を駆動する。この駆動部として、例えば、書込み走査回路４０、電源供給走査回路５０および信号出力回路６０が設けられている。

ここで、有機ＥＬ表示装置１０が白黒表示対応の場合は、白黒画像を形成する単位となる１つの画素が画素２０に相当する。一方、有機ＥＬ表示装置１０がカラー表示対応の場合は、カラー画像を形成する単位となる１つの画素は複数の副画素（サブピクセル）から構成され、この副画素が画素２０に相当する。より具体的には、カラー表示用の表示装置では、１つの画素は、赤色光（Ｒ）を発光する副画素、緑色光（Ｇ）を発光する副画素、青色光（Ｂ）を発光する副画素の３つの副画素から構成される。

ただし、１つの画素としては、ＲＧＢの３原色の副画素の組み合わせに限られるものではなく、３原色の副画素にさらに１色あるいは複数色の副画素を加えて１つの画素を構成することも可能である。より具体的には、例えば、輝度向上のために白色光（Ｗ）や黄色光（Ｙｅ）を発光する副画素を加えて１つの画素を構成したり、色再現範囲を拡大するために補色光を発光する少なくとも１つの副画素を加えて１つの画素を構成したりすることも可能である。ここで、画素（副画素）は、１つの表示データ（Ｒデータ／Ｇデータ／Ｂデータ）を表示する表示単位である。

画素アレイ部３０には、ｍ行ｎ列の画素２０の配列に対して、行方向（画素行の画素の配列方向）に沿って走査線３１−１〜３１−ｍと電源供給線３２−１〜３２−ｍとが画素行ごとに配線されている。さらに、列方向（画素列の画素の配列方向）に沿って信号線３３−１〜３３−ｎが画素列ごとに配線されている。

走査線３１−１〜３１−ｍは、書込み走査回路４０の対応する行の出力端にそれぞれ接続されている。電源供給線３２−１〜３２−ｍは、電源供給走査回路５０の対応する行の出力端にそれぞれ接続されている。信号線３３−１〜３３−ｎは、信号出力回路６０の対応する列の出力端にそれぞれ接続されている。

画素アレイ部３０は、通常、ガラス基板などの透明絶縁基板上に形成されている。これにより、有機ＥＬ表示装置１０は、平面型（フラット型）のパネル構造となっている。画素アレイ部３０の各画素２０の駆動回路は、アモルファスシリコンＴＦＴまたは低温ポリシリコンＴＦＴを用いて形成することができる。低温ポリシリコンＴＦＴを用いる場合には、書込み走査回路４０、電源供給走査回路５０および信号出力回路６０についても、画素アレイ部３０を形成する表示パネル（基板）７０上に実装することができる。

書込み走査回路４０は、クロックパルスｃｋに同期してスタートパルスｓｐを順にシフト（転送）するシフトレジスタ等によって構成されている。この書込み走査回路４０は、画素アレイ部３０の各画素２０への映像信号の書込みに際して、走査線３１−１〜３１−ｍに順次書込み走査信号ＷＳ（ＷＳ１〜ＷＳｍ）を供給することによって画素アレイ部３０の各画素２０を行単位で順番に走査（線順次走査）する。

電源供給走査回路５０は、クロックパルスｃｋに同期してスタートパルスｓｐを順にシフトするシフトレジスタ等によって構成されている。この電源供給走査回路５０は、書込み走査回路４０による線順次走査に同期して、第１電源電位Ｖｃｃｐと当該第１電源電位Ｖｃｃｐよりも低い第２電源電位Ｖｉｎｉで切り替わる電源電位ＤＳ（ＤＳ１〜ＤＳｍ）を電源供給線３２−１〜３２−ｍに供給する。この電源電位ＤＳのＶｃｃｐ／Ｖｉｎｉの切替えにより、画素２０の発光／非発光の制御が行なわれる。

信号出力回路６０は、信号供給源（図示せず）から供給される輝度情報に応じた映像信号の信号電圧（以下、単に「信号電圧」と記述する場合もある）Ｖｓｉｇと基準電位Ｖｏｆｓのいずれか一方を適宜選択して出力する。信号出力回路６０から出力される信号電圧Ｖｓｉｇ／基準電位Ｖｏｆｓは、信号線３３−１〜３３−ｎを介して画素アレイ部３０の各画素２０に対して行単位で書き込まれる。すなわち、信号出力回路６０は、信号電圧Ｖｓｉｇを行（ライン）単位で書き込む線順次書き込みの駆動形態を採っている。

（画素回路）
図２は、画素（画素回路）２０の具体的な回路構成を示す回路図である。

図２に示すように、画素２０は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機ＥＬ素子２１と、当該有機ＥＬ素子２１を駆動する駆動回路とによって構成されている。有機ＥＬ素子２１は、全ての画素２０に対して共通に配線（いわゆる、ベタ配線）された共通電源供給線３４にカソード電極が接続されている。

有機ＥＬ素子２１を駆動する駆動回路は、駆動トランジスタ２２、書込みトランジスタ２３、保持容量２４および補助容量２５を有する構成となっている。ここでは、駆動トランジスタ２２および書込みトランジスタ２３としてＮチャネル型のＴＦＴを用いている。ただし、駆動トランジスタ２２および書込みトランジスタ２３の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。

なお、駆動トランジスタ２２および書込みトランジスタ２３としてＮチャネル型のＴＦＴを用いると、アモルファスシリコン（ａ−Ｓｉ）プロセスを用いることができる。ａ−Ｓｉプロセスを用いることで、ＴＦＴを作成する基板の低コスト化、ひいては本有機ＥＬ表示装置１０の低コスト化を図ることが可能になる。また、駆動トランジスタ２２および書込みトランジスタ２３を同じ導電型の組み合わせにすると、両トランジスタ２２，２３を同じプロセスで作成することができるため低コスト化に寄与できる。

駆動トランジスタ２２は、一方の電極（ソース／ドレイン電極）が有機ＥＬ素子２１のアノード電極に接続され、他方の電極（ドレイン／ソース電極）が電源供給線３２（３２−１〜３２−ｍ）に接続されている。

書込みトランジスタ２３は、一方の電極（ソース／ドレイン電極）が信号線３３（３３−１〜３３−ｎ）に接続され、他方の電極（ドレイン／ソース電極）が駆動トランジスタ２２のゲート電極に接続されている。また、書込みトランジスタ２３のゲート電極は、走査線３１（３１−１〜３１−ｍ）に接続されている。

駆動トランジスタ２２および書込みトランジスタ２３において、一方の電極とは、ソース／ドレイン領域に電気的に接続された金属配線を言い、他方の電極とは、ドレイン／ソース領域に電気的に接続された金属配線を言う。また、一方の電極と他方の電極との電位関係によって一方の電極がソース電極ともなればドレイン電極ともなり、他方の電極がドレイン電極ともなればソース電極ともなる。

保持容量２４は、一方の電極が駆動トランジスタ２２のゲート電極に接続され、他方の電極が駆動トランジスタ２２の他方の電極および有機ＥＬ素子２１のアノード電極に接続されている。

補助容量２５は、一方の電極が有機ＥＬ素子２１のアノード電極に、他方の電極が共通電源供給線３４にそれぞれ接続されている。この補助容量２５は、有機ＥＬ素子２１の容量不足分を補い、保持容量２４に対する映像信号の書込みゲインを高めるために、必要に応じて設けられるものである。すなわち、補助容量２５は必須の構成要素ではなく、有機ＥＬ素子２１の等価容量が十分に大きい場合は省略可能である。

ここでは、補助容量２５の他方の電極を共通電源供給線３４に接続するとしたが、他方の電極の接続先としては、共通電源供給線３４に限られるものではなく、固定電位のノードであればよい。補助容量２５の他方の電極を固定電位に接続することで、有機ＥＬ素子２１の容量不足分を補い、保持容量２４に対する映像信号の書込みゲインを高めるという所期の目的を達成することができる。

上記構成の画素２０において、書込みトランジスタ２３は、書込み走査回路４０から走査線３１を通してゲート電極に印加されるＨｉｇｈアクティブの書込み走査信号ＷＳに応答して導通状態となる。これにより、書込みトランジスタ２３は、信号線３３を通して信号出力回路６０から供給される輝度情報に応じた映像信号の信号電圧Ｖｓｉｇまたは基準電位Ｖｏｆｓをサンプリングして画素２０内に書き込む。この書き込まれた信号電圧Ｖｓｉｇまたは基準電位Ｖｏｆｓは、駆動トランジスタ２２のゲート電極に印加されるとともに保持容量２４に保持される。

駆動トランジスタ２２は、電源供給線３２（３２−１〜３２−ｍ）の電位ＤＳが第１電源電位Ｖｃｃｐにあるときには、一方の電極がドレイン電極、他方の電極がソース電極となって飽和領域で動作する。これにより、駆動トランジスタ２２は、電源供給線３２から電流の供給を受けて有機ＥＬ素子２１を電流駆動にて発光駆動する。より具体的には、駆動トランジスタ２２は、飽和領域で動作することにより、保持容量２４に保持された信号電圧Ｖｓｉｇの電圧値に応じた電流値の駆動電流を有機ＥＬ素子２１に供給し、当該有機ＥＬ素子２１を電流駆動することによって発光させる。

駆動トランジスタ２２はさらに、電源電位ＤＳが第１電源電位Ｖｃｃｐから第２電源電位Ｖｉｎｉに切り替わったときには、一方の電極がソース電極、他方の電極がドレイン電極となってスイッチングトランジスタとして動作する。これにより、駆動トランジスタ２２は、有機ＥＬ素子２１への駆動電流の供給を停止し、有機ＥＬ素子２１を非発光状態にする。すなわち、駆動トランジスタ２２は、有機ＥＬ素子２１の発光／非発光を制御するトランジスタとしての機能をも併せ持っている。

この駆動トランジスタ２２のスイッチング動作により、有機ＥＬ素子２１が非発光状態となる期間（非発光期間）を設け、有機ＥＬ素子２１の発光期間と非発光期間の割合（デューティ）を制御する。このデューティ制御により、１フレーム期間に亘って画素が発光することに伴う残像ボケを低減できるために、特に動画の画品位をより優れたものとすることができる。

ここで、信号出力回路６０から信号線３３を通して選択的に供給される基準電位Ｖｏｆｓは、輝度情報に応じた映像信号の信号電圧Ｖｓｉｇの基準となる電位（例えば、映像信号の黒レベルに相当する電位）である。

電源供給走査回路５０から電源供給線３２を通して選択的に供給される第１，第２電源電位Ｖｃｃｐ，Ｖｉｎｉのうち、第１電源電位Ｖｃｃｐは有機ＥＬ素子２１を発光駆動する駆動電流を駆動トランジスタ２２に供給するための電源電位である。また、第２電源電位Ｖｉｎｉは、有機ＥＬ素子２１に対して逆バイアスを掛けるための電源電位である。この第２電源電位Ｖｉｎｉは、基準電位Ｖｏｆｓよりも低い電位、例えば、駆動トランジスタ２２の閾値電圧をＶｔｈとするときＶｏｆｓ−Ｖｔｈよりも低い電位、好ましくはＶｏｆｓ−Ｖｔｈよりも十分に低い電位に設定される。

（有機ＥＬ表示装置の回路動作）
次に、上記構成の画素２０が行列状に２次元配置されてなる有機ＥＬ表示装置１０の回路動作について、図３のタイミング波形図を基に図４および図５の動作説明図を用いて説明する。なお、図４および図５の動作説明図では、図面の簡略化のために、書込みトランジスタ２３をスイッチのシンボルで図示している。

図３のタイミング波形図には、走査線３１（３１−１〜３１−ｍ）の電位（書込み走査信号）ＷＳの変化、電源供給線３２（３２−１〜３２−ｍ）の電位（電源電位）ＤＳの変化、駆動トランジスタ２２のゲート電位Ｖｇおよびソース電位Ｖｓの変化を示している。また、ゲート電位Ｖｇの波形を一点鎖線で示し、ソース電位Ｖｓの波形を点線で示すことで、両者を識別できるようにしている。

＜前フレームの発光期間＞
図３のタイミング波形図において、時刻ｔ１以前は、前のフレーム（フィールド）における有機ＥＬ素子２１の発光期間となる。この前フレームの発光期間では、電源供給線３２の電位ＤＳが第１電源電位（以下、「高電位」と記述する）Ｖｃｃｐにあり、また、書込みトランジスタ２３が非導通状態にある。

このとき、駆動トランジスタ２２は飽和領域で動作するように設定されている。これにより、図４（Ａ）に示すように、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓに応じた駆動電流（ドレイン−ソース間電流）Ｉｄｓが、電源供給線３２から駆動トランジスタ２２を通して有機ＥＬ素子２１に供給される。よって、有機ＥＬ素子２１が駆動電流Ｉｄｓの電流値に応じた輝度で発光する。

＜閾値補正準備期間＞
時刻ｔ１になると、線順次走査の新しいフレーム（現フレーム）に入る。そして、図４（Ｂ）に示すように、電源供給線３２の電位ＤＳが高電位Ｖｃｃｐから、信号線３３の基準電位Ｖｏｆｓに対してＶｏｆｓ−Ｖｔｈよりも十分に低い第２電源電位（以下、「低電位」と記述する）Ｖｉｎｉに切り替わる。

ここで、有機ＥＬ素子２１の閾値電圧をＶｔｈｅｌ、共通電源供給線３４の電位（カソード電位）をＶｃａｔｈとする。このとき、低電位ＶｉｎｉをＶｉｎｉ＜Ｖｔｈｅｌ＋Ｖｃａｔｈとすると、駆動トランジスタ２２のソース電位Ｖｓが低電位Ｖｉｎｉにほぼ等しくなるために、有機ＥＬ素子２１は逆バイアス状態となって消光する。

次に、時刻ｔ２で走査線３１の電位ＷＳが低電位側から高電位側に遷移することで、図４（Ｃ）に示すように、書込みトランジスタ２３が導通状態となる。このとき、信号出力回路６０から信号線３３に対して基準電位Ｖｏｆｓが供給されているために、駆動トランジスタ２２のゲート電位Ｖｇが基準電位Ｖｏｆｓになる。また、駆動トランジスタ２２のソース電位Ｖｓは、基準電位Ｖｏｆｓよりも十分に低い電位Ｖｉｎｉにある。

このとき、駆動トランジスタ２２のゲート−ソース間電圧ＶｇｓはＶｏｆｓ−Ｖｉｎｉとなる。ここで、Ｖｏｆｓ−Ｖｉｎｉが駆動トランジスタ２２の閾値電圧Ｖｔｈよりも大きくないと、後述する閾値補正処理を行うことができないために、Ｖｏｆｓ−Ｖｉｎｉ＞Ｖｔｈなる電位関係に設定する必要がある。

このように、駆動トランジスタ２２のゲート電位Ｖｇを基準電位Ｖｏｆｓに、ソース電位Ｖｓを低電位Ｖｉｎｉにそれぞれ固定して（確定させて）初期化する処理が、後述する閾値補正処理を行う前の準備（閾値補正準備）の処理である。したがって、基準電位Ｖｏｆｓおよび低電位Ｖｉｎｉが、駆動トランジスタ２２のゲート電位Ｖｇおよびソース電位Ｖｓの各初期化電位となる。

＜閾値補正期間＞
次に、時刻ｔ３で、図４（Ｄ）に示すように、電源供給線３２の電位ＤＳが低電位Ｖｉｎｉから高電位Ｖｃｃｐに切り替わると、駆動トランジスタ２２のゲート電位Ｖｇが保たれた状態で閾値補正処理が開始される。すなわち、ゲート電位Ｖｇから駆動トランジスタ２２の閾値電圧Ｖｔｈを減じた電位に向けて駆動トランジスタ２２のソース電位Ｖｓが上昇を開始する。

ここでは、便宜上、駆動トランジスタ２２のゲート電極の初期化電位Ｖｏｆｓを基準として、当該初期化電位Ｖｏｆｓから駆動トランジスタ２２の閾値電圧Ｖｔｈを減じた電位に向けてソース電位Ｖｓを変化させる処理を閾値補正処理と呼んでいる。この閾値補正処理が進むと、やがて、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓが駆動トランジスタ２２の閾値電圧Ｖｔｈに収束する。この閾値電圧Ｖｔｈに相当する電圧は保持容量２４に保持される。

なお、閾値補正処理を行う期間（閾値補正期間）において、電流が専ら保持容量２４側に流れ、有機ＥＬ素子２１側には流れないようにするために、有機ＥＬ素子２１がカットオフ状態となるように共通電源供給線３４の電位Ｖｃａｔｈを設定しておくこととする。

次に、時刻ｔ４で走査線３１の電位ＷＳが低電位側に遷移することで、図５（Ａ）に示すように、書込みトランジスタ２３が非導通状態となる。このとき、駆動トランジスタ２２のゲート電極が信号線３３から電気的に切り離されることによってフローティング状態になる。しかし、ゲート−ソース間電圧Ｖｇｓが駆動トランジスタ２２の閾値電圧Ｖｔｈに等しいために、当該駆動トランジスタ２２はカットオフ状態にある。したがって、駆動トランジスタ２２にドレイン−ソース間電流Ｉｄｓは流れない。

＜信号書込み＆移動度補正期間＞
次に、時刻ｔ５で、図５（Ｂ）に示すように、信号線３３の電位が基準電位Ｖｏｆｓから映像信号の信号電圧Ｖｓｉｇに切り替わる。続いて、時刻ｔ６で、走査線３１の電位ＷＳが高電位側に遷移することで、図５（Ｃ）に示すように、書込みトランジスタ２３が導通状態になって映像信号の信号電圧Ｖｓｉｇをサンプリングして画素２０内に書き込む。

この書込みトランジスタ２３による信号電圧Ｖｓｉｇの書き込みにより、駆動トランジスタ２２のゲート電位Ｖｇが信号電圧Ｖｓｉｇとなる。そして、映像信号の信号電圧Ｖｓｉｇによる駆動トランジスタ２２の駆動の際に、当該駆動トランジスタ２２の閾値電圧Ｖｔｈが保持容量２４に保持された閾値電圧Ｖｔｈに相当する電圧と相殺される。この閾値キャンセルの原理の詳細については後述する。

このとき、有機ＥＬ素子２１はカットオフ状態（ハイインピーダンス状態）にある。したがって、映像信号の信号電圧Ｖｓｉｇに応じて電源供給線３２から駆動トランジスタ２２に流れる電流（ドレイン−ソース間電流Ｉｄｓ）は補助容量２５に流れ込む。よって、補助容量２５の充電が開始される。

この補助容量２５の充電により、駆動トランジスタ２２のソース電位Ｖｓが時間の経過と共に上昇していく。このとき既に、駆動トランジスタ２２の閾値電圧Ｖｔｈの画素ごとのばらつきがキャンセルされており、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓは当該駆動トランジスタ２２の移動度μに依存したものとなる。

ここで、映像信号の信号電圧Ｖｓｉｇに対する保持容量２４の保持電圧Ｖｇｓの比率、即ち書込みゲインが１（理想値）であると仮定する。すると、駆動トランジスタ２２のソース電位ＶｓがＶｏｆｓ−Ｖｔｈ＋ΔＶの電位まで上昇することで、駆動トランジスタ２２のゲート‐ソース間電圧ＶｇｓはＶｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶとなる。

すなわち、駆動トランジスタ２２のソース電位Ｖｓの上昇分ΔＶは、保持容量２４に保持された電圧（Ｖｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ）から差し引かれるように、換言すれば、保持容量２４の充電電荷を放電するように作用し、負帰還がかけられたことになる。したがって、ソース電位Ｖｓの上昇分ΔＶは負帰還の帰還量となる。

このように、駆動トランジスタ２２に流れるドレイン−ソース間電流Ｉｄｓに応じた帰還量ΔＶでゲート‐ソース間電圧Ｖｇｓに負帰還をかけることで、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓの移動度μに対する依存性を打ち消すことができる。この打ち消す処理が、駆動トランジスタ２２の移動度μの画素ごとのばらつきを補正する移動度補正処理である。

より具体的には、駆動トランジスタ２２のゲート電極に書き込まれる映像信号の信号振幅Ｖｉｎ（＝Ｖｓｉｇ−Ｖｏｆｓ）が高いほどドレイン−ソース間電流Ｉｄｓが大きくなるために、負帰還の帰還量ΔＶの絶対値も大きくなる。したがって、発光輝度レベルに応じた移動度補正処理が行われる。

また、映像信号の信号振幅Ｖｉｎを一定とした場合、駆動トランジスタ２２の移動度μが大きいほど負帰還の帰還量ΔＶの絶対値も大きくなるために、画素ごとの移動度μのばらつきを取り除くことができる。したがって、負帰還の帰還量ΔＶは移動度補正の補正量とも言える。移動度補正の原理の詳細については後述する。

＜発光期間＞
次に、時刻ｔ７で走査線３１の電位ＷＳが低電位側に遷移することで、図５（Ｄ）に示すように、書込みトランジスタ２３が非導通状態となる。これにより、駆動トランジスタ２２のゲート電極は、信号線３３から電気的に切り離されるためにフローティング状態になる。

ここで、駆動トランジスタ２２のゲート電極がフローティング状態にあるときは、駆動トランジスタ２２のゲート−ソース間に保持容量２４が接続されていることにより、駆動トランジスタ２２のソース電位Ｖｓの変動に連動してゲート電位Ｖｇも変動する。このように、駆動トランジスタ２２のゲート電位Ｖｇがソース電位Ｖｓの変動に連動して変動する動作が、保持容量２４によるブートストラップ動作である。

駆動トランジスタ２２のゲート電極がフローティング状態になり、それと同時に、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓが有機ＥＬ素子２１に流れ始めることにより、当該電流Ｉｄｓに応じて有機ＥＬ素子２１のアノード電位が上昇する。

そして、有機ＥＬ素子２１のアノード電位がＶｔｈｅｌ＋Ｖｃａｔｈを越えると、有機ＥＬ素子２１に駆動電流が流れ始めるため有機ＥＬ素子２１が発光を開始する。また、有機ＥＬ素子２１のアノード電位の上昇は、即ち駆動トランジスタ２２のソース電位Ｖｓの上昇に他ならない。駆動トランジスタ２２のソース電位Ｖｓが上昇すると、保持容量２４のブートストラップ動作により、駆動トランジスタ２２のゲート電位Ｖｇも連動して上昇する。

このとき、ブートストラップゲインが１（理想値）であると仮定した場合、ゲート電位Ｖｇの上昇量はソース電位Ｖｓの上昇量に等しくなる。故に、発光期間中駆動トランジスタ２２のゲート‐ソース間電圧ＶｇｓはＶｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶで一定に保持される。そして、時刻ｔ８で信号線３３の電位が映像信号の信号電圧Ｖｓｉｇから基準電位Ｖｏｆｓに切り替わる。

以上説明した一連の回路動作において、閾値補正準備、閾値補正、信号電圧Ｖｓｉｇの書込み（信号書込み）および移動度補正の各処理動作は、１水平走査期間（１Ｈ）において実行される。また、信号書込みおよび移動度補正の各処理動作は、時刻ｔ６−ｔ７の期間において並行して実行される。

（閾値キャンセルの原理）
ここで、駆動トランジスタ２２の閾値キャンセル（即ち、閾値補正）の原理について説明する。駆動トランジスタ２２は、飽和領域で動作するように設計されているために定電流源として動作する。これにより、有機ＥＬ素子２１には駆動トランジスタ２２から、次式（１）で与えられる一定のドレイン−ソース間電流（駆動電流）Ｉｄｓが供給される。
Ｉｄｓ＝（１／２）・μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｇｓ−Ｖｔｈ）² ……（１）
ここで、Ｗは駆動トランジスタ２２のチャネル幅、Ｌはチャネル長、Ｃｏｘは単位面積当たりのゲート容量である。

図６に、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓ対ゲート−ソース間電圧Ｖｇｓの特性を示す。

この特性図に示すように、駆動トランジスタ２２の閾値電圧Ｖｔｈの画素ごとのばらつきに対するキャンセル処理を行わないと、閾値電圧ＶｔｈがＶｔｈ１のとき、ゲート−ソース間電圧Ｖｇｓに対応するドレイン−ソース間電流ＩｄｓがＩｄｓ１になる。

これに対して、閾値電圧ＶｔｈがＶｔｈ２（Ｖｔｈ２＞Ｖｔｈ１）のとき、同じゲート−ソース間電圧Ｖｇｓに対応するドレイン−ソース間電流ＩｄｓがＩｄｓ２（Ｉｄｓ２＜Ｉｄｓ）になる。すなわち、駆動トランジスタ２２の閾値電圧Ｖｔｈが変動すると、ゲート−ソース間電圧Ｖｇｓが一定であってもドレイン−ソース間電流Ｉｄｓが変動する。

一方、上記構成の画素（画素回路）２０では、先述したように、発光時の駆動トランジスタ２２のゲート−ソース間電圧ＶｇｓはＶｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶである。したがって、これを式（１）に代入すると、ドレイン−ソース間電流Ｉｄｓは、次式（２）で表される。
Ｉｄｓ＝（１／２）・μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｓｉｇ−Ｖｏｆｓ−ΔＶ）²
……（２）

すなわち、駆動トランジスタ２２の閾値電圧Ｖｔｈの項がキャンセルされており、駆動トランジスタ２２から有機ＥＬ素子２１に供給されるドレイン−ソース間電流Ｉｄｓは、駆動トランジスタ２２の閾値電圧Ｖｔｈに依存しない。その結果、駆動トランジスタ２２の製造プロセスのばらつきや経時変化により、駆動トランジスタ２２の閾値電圧Ｖｔｈが画素ごとに変動したとしても、ドレイン−ソース間電流Ｉｄｓが変動しないために、有機ＥＬ素子２１の発光輝度を一定に保つことができる。

（移動度補正の原理）
次に、駆動トランジスタ２２の移動度補正の原理について説明する。図７に、駆動トランジスタ２２の移動度μが相対的に大きい画素Ａと、駆動トランジスタ２２の移動度μが相対的に小さい画素Ｂとを比較した状態で特性カーブを示す。駆動トランジスタ２２をポリシリコン薄膜トランジスタなどで構成した場合、画素Ａや画素Ｂのように、画素間で移動度μがばらつくことは避けられない。

画素Ａと画素Ｂで移動度μにばらつきがある状態で、駆動トランジスタ２２のゲート電極に例えば両画素Ａ，Ｂに同レベルの信号振幅Ｖｉｎ（＝Ｖｓｉｇ−Ｖｏｆｓ）を書き込んだ場合を考える。この場合、何ら移動度μの補正を行わないと、移動度μの大きい画素Ａに流れるドレイン−ソース間電流Ｉｄｓ１′と移動度μの小さい画素Ｂに流れるドレイン−ソース間電流Ｉｄｓ２′との間には大きな差が生じてしまう。このように、移動度μの画素ごとのばらつきに起因してドレイン−ソース間電流Ｉｄｓに画素間で大きな差が生じると、画面のユニフォーミティが損なわれる。

ここで、先述した式（１）のトランジスタ特性式から明らかなように、移動度μが大きいとドレイン−ソース間電流Ｉｄｓが大きくなる。したがって、負帰還における帰還量ΔＶは移動度μが大きくなるほど大きくなる。図７に示すように、移動度μの大きな画素Ａの帰還量ΔＶ１は、移動度の小さな画素Ｂの帰還量ΔＶ２に比べて大きい。

そこで、移動度補正処理によって駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓに応じた帰還量ΔＶでゲート−ソース間電圧Ｖｇｓに負帰還をかけることにより、移動度μが大きいほど負帰還が大きくかかることになる。その結果、移動度μの画素ごとのばらつきを抑制することができる。

具体的には、移動度μの大きな画素Ａで帰還量ΔＶ１の補正をかけると、ドレイン−ソース間電流ＩｄｓはＩｄｓ１′からＩｄｓ１まで大きく下降する。一方、移動度μの小さな画素Ｂの帰還量ΔＶ２は小さいために、ドレイン−ソース間電流ＩｄｓはＩｄｓ２′からＩｄｓ２までの下降となり、それ程大きく下降しない。結果的に、画素Ａのドレイン−ソース間電流Ｉｄｓ１と画素Ｂのドレイン−ソース間電流Ｉｄｓ２とはほぼ等しくなるために、移動度μの画素ごとのばらつきが補正される。

以上をまとめると、移動度μの異なる画素Ａと画素Ｂがあった場合、移動度μの大きい画素Ａの帰還量ΔＶ１は移動度μの小さい画素Ｂの帰還量ΔＶ２に比べて大きくなる。つまり、移動度μが大きい画素ほど帰還量ΔＶが大きく、ドレイン−ソース間電流Ｉｄｓの減少量が大きくなる。

したがって、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓに応じた帰還量ΔＶで、ゲート−ソース間電圧Ｖｇｓに負帰還をかけることで、移動度μの異なる画素のドレイン−ソース間電流Ｉｄｓの電流値が均一化される。その結果、移動度μの画素ごとのばらつきを補正することができる。すなわち、駆動トランジスタ２２に流れる電流（ドレイン−ソース間電流Ｉｄｓ）に応じた帰還量ΔＶで、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓに負帰還をかける処理が移動度補正処理となる。

ここで、図２に示した画素（画素回路）２０において、閾値補正、移動度補正の有無による映像信号の信号電圧Ｖｓｉｇと駆動トランジスタ２２のドレイン・ソース間電流Ｉｄｓとの関係について図８を用いて説明する。

図８において、（Ａ）は閾値補正および移動度補正を共に行わない場合、（Ｂ）は移動度補正を行わず、閾値補正のみを行った場合、（Ｃ）は閾値補正および移動度補正を共に行った場合をそれぞれ示している。図８（Ａ）に示すように、閾値補正および移動度補正を共に行わない場合には、閾値電圧Ｖｔｈおよび移動度μの画素Ａ，Ｂごとのばらつきに起因してドレイン−ソース間電流Ｉｄｓに画素Ａ，Ｂ間で大きな差が生じることになる。

これに対し、閾値補正のみを行った場合は、図８（Ｂ）に示すように、ドレイン−ソース間電流Ｉｄｓのばらつきをある程度低減できるものの、移動度μの画素Ａ，Ｂごとのばらつきに起因する画素Ａ，Ｂ間でのドレイン−ソース間電流Ｉｄｓの差は残る。そして、閾値補正および移動度補正を共に行うことで、図８（Ｃ）に示すように、閾値電圧Ｖｔｈおよび移動度μの画素Ａ，Ｂごとのばらつきに起因する画素Ａ，Ｂ間でのドレイン−ソース間電流Ｉｄｓの差をほぼ無くすことができる。したがって、どの階調においても有機ＥＬ素子２１の輝度ばらつきは発生せず、良好な画質の表示画像を得ることができる。

また、図２に示した画素２０は、閾値補正および移動度補正の各補正機能に加えて、先述した保持容量２４によるブートストラップ動作の機能を備えていることで、次のような作用効果を得ることができる。

すなわち、有機ＥＬ素子２１のＩ−Ｖ特性の経時変化に伴って駆動トランジスタ２２のソース電位Ｖｓが変化したとしても、保持容量２４によるブートストラップ動作により、駆動トランジスタ２２のゲート−ソース間電位Ｖｇｓを一定に維持することができる。したがって、有機ＥＬ素子２１に流れる電流は変化せず一定となる。その結果、有機ＥＬ素子２１の発光輝度も一定に保たれるために、有機ＥＬ素子２１のＩ−Ｖ特性が経時変化したとしても、それに伴う輝度劣化のない画像表示を実現できる。

（画素分割）
以上説明した、本発明の前提となる有機ＥＬ表示装置１０において、前にも述べたように、有機ＥＬ素子２１を形成する工程や、駆動トランジスタ２２、書込みトランジスタ２３、蓄積容量２４を形成する基板工程で異物が混入すると、種々の輝度欠陥が発生する。輝度欠陥としては、有機ＥＬ素子２１の電極間ショートや蓄積容量２４の電極間ショートによる滅点、駆動トランジスタ２２の電極間ショートによる輝点、書込みトランジスタ２３の電極間ショートによる半滅点などが挙げられる（図２２参照）。

これら画素単位の輝度欠陥（いわゆる点欠陥）が発生し、その欠陥数が所定数よりも多いと、所望の画品位の表示画像を得ることができないため、欠陥数が所定数よりも多い表示パネル７０については廃棄せざるを得ない。その結果、表示パネル７０、ひいては有機ＥＬ表示装置１０の歩留まりが低下する。

そのため、一般的に、１つの画素（副画素）内に有機ＥＬ素子を含む画素構成素子を複数組設け、１つの画素の発光領域を複数の有機ＥＬ素子によって複数の発光領域に分割することで、個々の発光領域部分を分割画素とする画素分割の技術が用いられている。この画素分割の技術を用いることで、または、レーザリペアなどのリペア技術を適用することで、滅点、半滅点、輝点などの輝度欠陥の発生を防ぐことができるために、当該輝度欠陥に起因する表示パネル７０の歩留まりの低下を抑えることができる。

［本実施形態の特徴部分］
以下に、画素分割の回路列および発光領域のレイアウト構造についての本実施形態の具体的な実施例について説明する。

（実施例１）
図９は、実施例１に係る画素回路の回路構成を示す回路図である。実施例１に係る画素回路では、１つの画素２０内に有機ＥＬ素子２１を３個設け、１つの画素の発光領域を３個の有機ＥＬ素子２１−１，２１−２，２１−３によって３分割する構成を採っている。

駆動回路側については、３個の有機ＥＬ素子２１−１，２１−２，２１−３に対して書込みトランジスタ２３が１個共通に設けられ、駆動トランジスタ２２および保持容量２４については２個ずつ設けられている。

具体的には、駆動トランジスタ２２−１のソース電極には有機ＥＬ素子２１−１が接続され、駆動トランジスタ２２−２のソース電極には有機ＥＬ素子２１−２，２１−３が並列に接続されている。すなわち、駆動トランジスタ２２−１が有機ＥＬ素子２１−１の駆動を担い、駆動トランジスタ２２−２が有機ＥＬ素子２１−２，２１−３の駆動を担う。

上述したように、実施例１に係る画素回路は、３個の有機ＥＬ素子２１−１，２１−２，２１−３を２つの駆動回路（２２−１，２３，２４−１／２２−２，２３，２４−２）で駆動する回路構成となっている。すなわち、複数の有機ＥＬ素子２１−１，２１−２，２１−３をそれよりも少ない数の駆動回路で駆動する構成を採っている。これにより、画素分割を採用する際に、駆動回路側の回路規模の縮小化を図ることができる。

この実施例１に係る画素回路において、書込みトランジスタ２３によって書き込まれた信号電圧Ｖｓｉｇが保持容量２４−１，２４−２に蓄積される。そして、信号電圧Ｖｓｉｇに応じて有機ＥＬ素子２１−１，２１−２，２１−３の全体に流れる電流値をＩとすると、有機ＥＬ素子２１−１にはＩ／２の電流値の電流が流れ、有機ＥＬ素子２１−２，２１−３個々にはＩ／４の電流値の電流が流れる。その結果、有機ＥＬ素子２１−１，２１−２，２１−３トータルで電流値Ｉに応じた発光輝度が得られる。

ここで、３個の有機ＥＬ素子２１−１，２１−２，２１−３のうち、有機ＥＬ素子２１−１が異物による電極間ショート等で欠陥化した場合には、当該欠陥化した有機ＥＬ素子２１−１を駆動トランジスタ２１−１から切り離す。また、有機ＥＬ素子２１−２，２１−３の一方が異物による電極間ショート等で欠陥化した場合には、アノード電極が共通であるとすると、他方もショート状態になることから、両方を駆動トランジスタ２１−２から切り離す。

このリペア技術の適用により、正常な有機ＥＬ素子２１−２，２１−３／２１−１については発光状態を維持できるため、画素２０が完全に滅点になるのを防ぐことができる。また、３個の有機ＥＬ素子２１−１，２１−２，２１−３のいずれかが電極間オープン等で欠陥化した場合も、画素２０が完全に滅点になるのを防ぐことができる。

駆動トランジスタ２２−１，２２−２のいずれか一方が異物によるソース・ドレイン電極間ショート等で欠陥化した場合には、当該欠陥化した駆動トランジスタ２３−１／２３−２のソース配線またはドレイン配線を切断するか、もしくは、有機ＥＬ素子２１−１／２１−２を切り離す。このリペア技術の適用により、他方の駆動トランジスタ２２−１／２２−２では有機ＥＬ素子２１−１／２１−２，２１−３を正常に発光駆動できるために、画素２０が輝点になるのを防ぐことができる。

保持容量２４−１，２４−２のいずれか一方が異物による電極間ショート等で欠陥化した場合には、当該欠陥化した保持容量２４−１／２４−２の一方の電極と書込みトランジスタ２３との間の配線を切断する。これにより、並列接続される２つの保持容量２４−１，２４−２の正常部の電圧を維持することができる。また、必要に応じて、欠陥化した容量側の駆動トランジスタ２２または有機ＥＬ素子２１をオープン化する。このリペア技術の適用により、正常な保持容量２４−１／２４−２に保持された信号電圧に応じて有機ＥＬ素子２１−１／２１−２，２１−３を発光駆動できるために、画素２０が完全に滅点になるのを防ぐことができる。

この実施例１に係る画素回路によれば、いずれの画素構成素子に異物に起因する欠陥が発生した場合でも、欠陥化した素子を分離できるため、画素２０が完全に輝度欠陥になるのを防ぐことができる。ただし、書込みトランジスタ２３の電極間ショート等による欠陥化に対しては画素分割による作用効果を得ることができない。その反面、３個の有機ＥＬ素子２１−１，２１−２，２１−３に対して書込みトランジスタ２３が１個で済むため、駆動回路の回路規模のより縮小化を図ることができる利点がある。

続いて、３個の有機ＥＬ素子２１−１，２１−２，２１−３によって３分割された分割領域のレイアウト構造について説明する。

画素２０の形状が例えば縦長の場合において、１つの画素２０の発光領域を縦に３分割する際は、一般的には、３分割された発光領域が均等な形状にてレイアウトされる。このレイアウト構造を参考例として図１０に示す。図１０には、隣り合うＲ，Ｇ，Ｂの３画素２０Ｒ，２０Ｇ，２０Ｂを示している。

ここでは、Ｂの画素２０Ｂの場合を例に挙げて説明するが、Ｒ，Ｇの画素２０Ｒ，２０ＧについてもＢの画素２０Ｂの場合と同じである。３分割された３つの発光領域２１１−１，２１１−２，２１１−３は、各々の幅Ｗ０および長さＬ０が同じサイズに設定されている。また、発光領域２１１−１，２１１−２，２１１−３の相互間のスリット２１２−１，２１２−２の幅ｄも同じサイズに設定されている。

このように、３つの発光領域２１１−１，２１１−２，２１１−３が均等な形状で形成され（面積が同じ）、かつ等ピッチでレイアウトされている１つの画素２０Ｂにおいて、外側の１つの分割画素が欠陥化すると、画素２０Ｂの発光領域が空間的に狭まる。

具体的には、３つの分割画素のうち、特に外側の１つの分割画素が欠陥化すると、外側の発光領域２１１−１／２１１−３が非発光状態となり、画素全体の発光領域が欠けるために当該発光領域が空間的に狭まる。すると、１つの分割画素が非発光状態にあることが目立ってしまう。

図１１は、実施例１に係る画素回路のレイアウト構造を示す平面図である。図１１には、隣り合うＲ，Ｇ，Ｂの３画素２０Ｒ，２０Ｇ，２０Ｂを示している。ここでは、Ｂの画素２０Ｂの場合を例に挙げて説明するが、Ｒ，Ｇの画素２０Ｒ，２０ＧについてもＢの画素２０Ｂの場合と同様のことが言える。

縦長の画素２０の発光領域は、３個の有機ＥＬ素子２１−１，２１−２，２１−３によって３つの発光領域２２１−１，２２１−２，２２１−３に縦に（１次元で）３分割されている。この３つの発光領域２２１−１，２２１−２，２２１−３のうち、画素２０Ｂの重心に近い発光領域２２１−２、即ち真ん中の発光領域２２１−２は、駆動トランジスタ２２−１によって駆動される有機ＥＬ素子２１−１の発光領域となっている。

一方、画素２０Ｂの重心から遠い発光領域２２１−１，２２１−３、即ち外側（両側）の発光領域２２１−１，２２１−３は、駆動トランジスタ２２−２によって駆動される有機ＥＬ素子２１−２，２１−３の各発光領域となっている。

図１１において、発光領域２２１−２側のノードａが図９のノードａ、即ち有機ＥＬ素子２１−１のアノード電極に対応している。発光領域２２１−１，２２１−３側のノードｂ，ｃが図９のノードｂ，ｃ、即ち有機ＥＬ素子２１−２，２１−３の各アノード電極に対応している。

すなわち、実施例１に係る画素回路のレイアウト構造では、並列接続された有機ＥＬ素子２１−２，２１−３の各発光領域２２１−１，２２１−３が、同一画素の他の有機ＥＬ素子２１−１の発光領域２２１−２によって平面視で空間的に分離された構成となっている。

また、３分割された３つの発光領域２２１−１，２２１−２，２２１−３のうち、画素２０Ｂの重心に近い発光領域２２１−２の面積Ｓ２が、当該重心から遠い発光領域２２１−１，２２１−３の面積Ｓ１よりも大きく設定されている。

具体的には、画素２０Ｂの重心から遠い外側の２の発光領域２２１−１，２２１−３の各長さＬ１は、参考例の場合の発光領域２１１−１，２１１−２，２１１−３の長さＬ０よりも短く設定されている（Ｌ１＜Ｌ０）。また、画素２０Ｂの重心に近い真ん中の発光領域２２１−２の長さＬ２は、参考例の場合の発光領域２１１−１，２１１−２，２１１−３の長さＬ０よりも長く設定されている（Ｌ２＞Ｌ０）。

なお、本例の場合には、３つの発光領域２２１−１，２２１−２，２２１−３の各幅Ｗ０については、参考例の場合の発光領域２１１−１，２１１−２，２１１−３の幅Ｗ０と同じに設定されている。また、発光領域２２１−１，２２１−２，２２１−３の相互間のスリット２２２−１，２２２−２の幅ｄについても、参考例の場合のスリット２１２−１，２１２−２の幅ｄと同じに設定されている。

上述した縦３分割のレイアウト構造の１つの画素２０Ｂにおいて、図９の有機ＥＬ素子２１−２／２１−３、駆動トランジスタ２２−２または保持容量２４−２の画素構成素子が異物による電極間ショート等で欠陥化した場合について考える。この欠陥化に対してリペア技術を適用した場合、外側の２つの発光領域２２１−１，２２１−３が消灯する。

ここで、画素２０Ｂの重心に近い発光領域２２１−２の面積Ｓ２が当該重心から遠い発光領域２２１−１，２２１−３の面積Ｓ１よりも大きいということは、換言すれば、外側の発光面積Ｓ１が真ん中の発光面積Ｓ２よりも小さいということである。これにより、外側の発光領域２２１−１，２２１−３が消灯することによって欠ける発光領域の面積は、３つの発光領域２２１−１，２２１−２，２２１−３の面積が等しい場合に比べて小さくて済む。

しかも、真ん中の発光領域２２１−２の面積Ｓ２が、その両側の発光領域２２１−１，２２１−３の面積Ｓ１よりも大きい。したがって、画素構成素子の欠陥化によって発光領域が空間的に狭まったとしても、面積Ｓ２の発光領域２２１−２の発光によって画素２０Ｂの発光領域を大きく見せることができるために、外側の発光領域２２１−１，２２１−３が消灯していることが目立なくなる。

特に、並列接続された有機ＥＬ素子２１−２，２１−３またはそれに関連する画素構成素子が欠陥化したときに、外側の２つの発光領域２２１−１，２２１−３が消灯することで、その消灯によって発光領域が欠けたことを目立たなくすることができる。これは、外側の２つの発光領域２２１−１，２２１−３が消灯することで、非発光状態にある領域が分散するためである。

因みに、消灯する２つの発光領域２２１−１，２２１−３が隣接していた場合には、１つの画素２０Ｂの発光領域が半分程度欠けることになるために、２つの発光領域２２１−１，２２１−３の消灯によって発光領域が欠けたことが目だってしまう。

一方、図９の有機ＥＬ素子２１−１、駆動トランジスタ２２−１または保持容量２４−１の画素構成素子が異物による電極間ショート等で欠陥化した場合には、真ん中の発光領域２２１−２が消灯する。

このように、画素２０Ｂの発光領域の重心部分が非発光状態となって欠けたとしても、その欠けた部分を両側の発光領域２２１−１，２２１−３の各発光輝度が補う。これにより、画素２０Ｂの発光領域の重心部分が非発光状態にあっても、マクロに見た場合画素２０Ｂの発光領域のほぼ全体が発光しているように見えるために、真ん中の発光領域２２１−２が消灯していることが目立なくなる。

また、実施例１では、一般的な縦長形状の画素において、当該画素の長手方向（発光領域の長手方向）に対して直交する方向に複数の発光領域２２１−１，２２１−２，２２１−３間を分離する分割ライン（スリット２２２−１，２２２−２）が形成されている。すなわち、分割ラインの長さが１つの画素の発光領域内で最短となっている。一般的に言って、複数の発光領域間の間隔ｄが一定であれば、複数の発光領域間の分割ラインの距離を最短にすることによって１画素内での発光領域の面積を最大化できる。

ここに、「分割ラインの距離を最短にする」ということは、例えば、画素列の画素の配列方向（列方向／縦方向）に縦長の画素において、分割ラインを画素行の画素の配列方向（行方向／横方向）に形成するということである。行方向／横方向は、画素の長手方向、即ち画素内の複数の発光領域の配列方向に直交する方向でもある。

（実施例２）
図１２は、実施例２に係る画素回路の回路構成を示す回路図である。実施例２に係る画素回路では、１つの画素２０内に有機ＥＬ素子２１を４個設け、１つの画素の発光領域を４個の有機ＥＬ素子２１−１，２１−２，２１−３，２１−４によって４分割する構成を採っている。

駆動回路側については、４個の有機ＥＬ素子２１−１，２１−２，２１−３，２１−４に対して書込みトランジスタ２３が１個共通に設けられ、駆動トランジスタ２２および保持容量２４については２個ずつ設けられている。

具体的には、駆動トランジスタ２２−１のソース電極には有機ＥＬ素子２１−１，２１−２が並列に接続され、駆動トランジスタ２２−２のソース電極には有機ＥＬ素子２１−３，２１−４が並列に接続されている。すなわち、駆動トランジスタ２２−１が有機ＥＬ素子２１−１，２１−２の駆動を担い、駆動トランジスタ２２−２が有機ＥＬ素子２１−３，２１−４の駆動を担う。

上述したように、実施例２に係る画素回路は、４個の有機ＥＬ素子２１−１，２１−２，２１−３，２１−４を２つの駆動回路（２２−１，２３，２４−１／２２−２，２３，２４−２）で駆動する回路構成となっている。すなわち、４個の有機ＥＬ素子２１−１，２１−２，２１−３，２１−４をそれよりも少ない数（本例では、半分）の駆動回路で駆動する構成を採っている。これにより、画素分割を採用する際に、駆動回路側の回路規模の縮小化を図ることができる。

この実施例２に係る画素回路において、書込みトランジスタ２３によって書き込まれた信号電圧Ｖｓｉｇが保持容量２４−１，２４−２に蓄積される。そして、信号電圧Ｖｓｉｇに応じて有機ＥＬ素子２１−１，２１−２，２１−３，２１−４の全体に流れる電流値をＩとすると、有機ＥＬ素子２１−１，２１−２個々にはＩ／４の電流値の電流が流れ、有機ＥＬ素子２１−３，２１−４個々にはＩ／４の電流値の電流が流れる。その結果、有機ＥＬ素子２１−１，２１−２，２１−３，２１−４トータルで電流値Ｉに応じた発光輝度が得られる。

ここで、有機ＥＬ素子２１−１，２１−２の一方が異物による電極間ショート等で欠陥化した場合には、アノード電極が共通であるとすると、他方もショート状態になることから、両方を駆動トランジスタ２１−１から切り離す。また、有機ＥＬ素子２１−３，２１−４の一方が異物による電極間ショート等で欠陥化した場合には、アノード電極が共通であるとすると、他方もショート状態になることから、両方を駆動トランジスタ２１−２から切り離す。このリペア技術の適用により、正常な組の有機ＥＬ素子２１−１，２１−２／２１−３，２１−４については発光状態を維持できるために、画素２０が完全に滅点になるのを防ぐことができる。

駆動トランジスタ２２−１，２２−２のいずれか一方が異物による電極間ショート等で欠陥化した場合には、当該欠陥化した駆動トランジスタ２３−１／２３−２のゲート配線を切断する。このリペア技術の適用により、他方の駆動トランジスタ２２−１／２２−２では有機ＥＬ素子２１−１，２１−２／２１−３，２１−４を正常に発光駆動できるために、画素２０が輝点になるのを防ぐことができる。

保持容量２４−１，２４−２のいずれか一方が異物による電極間ショート等で欠陥化した場合は、当該欠陥化した保持容量２４−１／２４−２の一方の電極と書込みトランジスタ２３との間の配線を切断する。このリペア技術の適用により、正常な保持容量２４−１／２４−２に保持された信号電圧に応じて有機ＥＬ素子２１−１，２１−２／２１−３，２１−４を発光駆動できるために、画素２０が完全に滅点になるのを防ぐことができる。

この実施例２に係る画素回路によれば、いずれの画素構成素子に異物に起因する欠陥が発生した場合でも、欠陥化した素子を分離できるため、画素２０が完全に輝度欠陥になるのを防ぐことができる。ただし、書込みトランジスタ２３の電極間ショート等による欠陥化に対しては画素分割による作用効果を得ることができない。その反面、４個の有機ＥＬ素子２１−１，２１−２，２１−３，２１−４に対して書込みトランジスタ２３が１個で済むため、駆動回路の回路規模のより縮小化を図ることができる利点がある。

図１３は、実施例２に係る画素回路のレイアウト構造を示す平面図である。図１３には、隣り合うＲ，Ｇ，Ｂの３画素２０Ｒ，２０Ｇ，２０Ｂを示している。ここでは、Ｂの画素２０Ｂの場合を例に挙げて説明するが、Ｒ，Ｇの画素２０Ｒ，２０ＧについてもＢの画素２０Ｂの場合と同様のことが言える。

縦長の画素２０Ｂの発光領域は、４個の有機ＥＬ素子２１−１，２１−２，２１−３，２１−４によって４つの発光領域２３１−１，２３１−２，２３１−３，２３１−４に縦に（１次元で）４分割されている。これら４つの発光領域２３１−１，２３１−２，２３１−３，２３１−４は、例えば同じ面積で形成され、等ピッチで配置されている。

４つの発光領域２３１−１，２３１−２，２３１−３，２３１−４のうち、上から１番目、３番目の発光領域２３１−１，２３１−３は、駆動トランジスタ２２−１によって駆動される有機ＥＬ素子２１−１，２１−２の各発光領域となっている。また、上から２番目、４番目の発光領域２３１−２，２３１−４は、駆動トランジスタ２２−２によって駆動される有機ＥＬ素子２１−３，２１−４の各発光領域となっている。

図１３において、発光領域２３１−１，２３１−３側のノードａ，ｂが図１２のノードａ，ｂ、即ち有機ＥＬ素子２１−１，２１−２の各アノード電極に対応している。また、発光領域２３１−２，２３１−４側のノードｃ，ｄが図１２のノードｃ，ｄ、即ち有機ＥＬ素子２１−３，２１−４の各アノード電極に対応している。

すなわち、実施例２に係る画素回路のレイアウト構造では、並列接続された有機ＥＬ素子２１−１，２１−２の各発光領域２３１−１，２３１−３が、同一画素の他の有機ＥＬ素子２１−３の発光領域２３１−２によって平面視で空間的に分離されている。また、並列接続された有機ＥＬ素子２１−３，２１−４の各発光領域２３１−２，２３１−４が、同一画素の他の有機ＥＬ素子２１−２の発光領域２３１−３によって平面視で空間的に分離されている。

上述した縦４分割のレイアウト構造の１つの画素２０Ｂにおいて、図１２の有機ＥＬ素子２１−１／２１−２、駆動トランジスタ２２−１または保持容量２４−１の画素構成素子が異物による電極間ショート等で欠陥化した場合について考える。この欠陥化に対してリペア技術を適用した場合、４つの発光領域２３１−１，２３１−２，２３１−３，２３１−４のうち、上から１番目、３番目の発光領域２３１−１，２３１−３が消灯する。

このように、画素２０Ｂの発光領域内において、上から３番目の発光領域２３１−３の部分が消灯して欠けたとしても、その欠けた部分を両側の発光領域２２１−２，２２１−４の各発光輝度が補う。これにより、画素２０Ｂの発光領域の半分程度が非発光状態にあっても、マクロに見た場合画素２０Ｂの発光領域のほぼ全体が発光しているように見えるために、特に上から３番目の発光領域２３１−３が消灯していることが目立なくなる。

図１２の有機ＥＬ素子２１−３／２１−４、駆動トランジスタ２２−２または保持容量２４−２の画素構成素子が欠陥化した場合にも同様のことが言える。この場合、４つの発光領域２３１−１，２３１−２，２３１−３，２３１−４のうち、上から２番目、４番目の発光領域２３１−２，２３１−４が消灯する。

このように、画素２０Ｂの発光領域内において、上から２番目の発光領域２３１−２の部分が消灯して欠けたとしても、その欠けた部分を両側の発光領域２２１−１，２２１−３の各発光輝度が補う。これにより、画素２０Ｂの発光領域の半分程度が非発光状態にあっても、マクロに見た場合画素２０Ｂの発光領域のほぼ全体が発光しているように見えるために、特に上から２番目の発光領域２３１−２が消灯していることが目立なくなる。

（実施例３）
図１４は、実施例３に係る画素回路の回路構成を示す回路図である。実施例３に係る画素回路では、１つの画素２０内に有機ＥＬ素子２１を６個設け、１つの画素の発光領域を６個の有機ＥＬ素子２１−１，２１−２，２１−３，２１−４，２１−５，２１−６によって６分割する構成を採っている。

駆動回路側については、６個の有機ＥＬ素子２１−１，２１−２，２１−３，２１−４，２１−５，２１−６に対して書込みトランジスタ２３が１個共通に設けられ、駆動トランジスタ２２および保持容量２４については２個ずつ設けられている。

具体的には、駆動トランジスタ２２−１のソース電極には有機ＥＬ素子２１−１，２１−２，２１−３が並列に接続され、駆動トランジスタ２２−２のソース電極には有機ＥＬ素子２１−４，２１−５，２１−６が並列に接続されている。すなわち、駆動トランジスタ２２−１が有機ＥＬ素子２１−１，２１−２，２１−３の駆動を担い、駆動トランジスタ２２−２が有機ＥＬ素子２１−４，２１−５，２１−６の駆動を担う。

上述したように、実施例３に係る画素回路は、６個の有機ＥＬ素子２１−１，２１−２，２１−３，２１−４，２１−５，２１−６を２つの駆動回路（２２−１，２３，２４−１／２２−２，２３，２４−２）で駆動する回路構成となっている。すなわち、６個の有機ＥＬ素子２１−１，２１−２，２１−３，２１−４，２１−５，２１−６をそれよりも少ない数（本例では、１／３）の駆動回路で駆動する構成を採っている。これにより、画素分割を採用する際に、駆動回路側の回路規模の縮小化を図ることができる。

この実施例３に係る画素回路において、書込みトランジスタ２３によって書き込まれた信号電圧Ｖｓｉｇが保持容量２４−１，２４−２に蓄積される。そして、信号電圧Ｖｓｉｇに応じて有機ＥＬ素子２１−１〜２１−６の全体に流れる電流値をＩとすると、有機ＥＬ素子２１−１，２１−２，２１−３個々にはＩ／６の電流値の電流が流れ、有機ＥＬ素子２１−４，２１−５，２１−６個々にはＩ／６の電流値の電流が流れる。その結果、有機ＥＬ素子２１−１〜２１−６トータルで電流値Ｉに応じた発光輝度が得られる。

ここで、有機ＥＬ素子２１−１，２１−２，２１−３のいずれか１つが異物による電極間ショート等で欠陥化した場合には、アノード電極が共通であるとすると、他もショート状態になることから、何れも駆動トランジスタ２１−１から切り離す。また、有機ＥＬ素子２１−４，２１−５，２１−６のいずれか１つが異物による電極間ショート等で欠陥化した場合には、アノード電極が共通であるとすると、他もショート状態になることから、何れも駆動トランジスタ２１−２から切り離す。このリペア技術の適用により、正常な組の有機ＥＬ素子２１−１，２１−２，２１−３／２１−４，２１−５，２１−６については発光状態を維持できるために、画素２０が完全に滅点になるのを防ぐことができる。

駆動トランジスタ２２−１，２２−２のいずれか一方が異物による電極間ショート等で欠陥化した場合には、当該欠陥化した駆動トランジスタ２３−１／２３−２のゲート配線を切断する。このリペア技術の適用により、他方の駆動トランジスタ２２−１／２２−２では有機ＥＬ素子２１−１，２１−２／２１−３，２１−４を正常に発光駆動できるために、画素２０が輝点になるのを防ぐことができる。

保持容量２４−１，２４−２のいずれか一方が異物による電極間ショート等で欠陥化した場合は、当該欠陥化した保持容量２４−１／２４−２の一方の電極と書込みトランジスタ２３との間の配線を切断する。このリペア技術の適用により、正常な保持容量２４−１／２４−２に保持された信号電圧に応じて有機ＥＬ素子２１−１，２１−２／２１−３，２１−４を発光駆動できるために、画素２０が完全に滅点になるのを防ぐことができる。

この実施例３に係る画素回路によれば、いずれの画素構成素子に異物に起因する欠陥が発生した場合でも、欠陥化した素子を分離できるため、画素２０が完全に輝度欠陥になるのを防ぐことができる。ただし、書込みトランジスタ２３の電極間ショート等による欠陥化に対しては画素分割による作用効果を得ることができない。その反面、６個の有機ＥＬ素子２１−１，２１−２，２１−３，２１−４，２１−５，２１−６に対して書込みトランジスタ２３が１個で済むため、駆動回路の回路規模のより縮小化を図ることができる利点がある。

図１５は、実施例３に係る画素回路のレイアウト構造を示す平面図である。図１５には、隣り合うＲ，Ｇ，Ｂの３画素２０Ｒ，２０Ｇ，２０Ｂを示している。ここでは、Ｂの画素２０Ｂの場合を例に挙げて説明するが、Ｒ，Ｇの画素２０Ｒ，２０ＧについてもＢの画素２０Ｂの場合と同様のことが言える。

縦長の画素２０Ｂの発光領域は、６個の有機ＥＬ素子２１−１，２１−２，２１−３，２１−４，２１−５，２１−６によって６つの発光領域２４１−１，２４１−２，２４１−３，２４１−４，２４１−５，２４１−６に２次元で分割されている。具体的には、縦３分割、横２分割の計６つの発光領域２４１−１，２４１−２，２４１−３，２４１−４，２４１−５，２４１−６に分割されている。これら６つの発光領域２４１−１〜２４１−６は、同じ形状にて例えば同じ面積で形成されている。

６つの発光領域２４１−１〜２４１−６のうち、上段左、中段右、下段左の発光領域２４１−１，２４１−４，２４１−５は、駆動トランジスタ２２−１によって駆動される有機ＥＬ素子２１−１，２１−２，２１−３の各発光領域となっている。また、上段右、中段左、下段右の発光領域２４１−２，２４１−３，２４１−６は、駆動トランジスタ２２−２によって駆動される有機ＥＬ素子２１−４，２１−５，２１−６の各発光領域となっている。

図１５において、発光領域２４１−１，２４１−４，２４１−５側のノードａ，ｂ，ｃが図１４のノードａ，ｂ，ｃ、即ち有機ＥＬ素子２１−１，２１−２，２１−３の各アノード電極に対応している。また、発光領域２４１−２，２４１−３，２４１−６側のノードｄ，ｅ，ｆが図１４のノードｄ，ｅ，ｆ、即ち有機ＥＬ素子２１−４，２１−５，２１−６の各アノード電極に対応している。

すなわち、実施例３に係る画素回路のレイアウト構造では、並列接続された有機ＥＬ素子２１−１，２１−３の各発光領域２４１−１，２４１−５が、同一画素の他の有機ＥＬ素子２１−５の発光領域２４１−３によって平面視で空間的に分離されている。また、並列接続された有機ＥＬ素子２１−４，２１−６の各発光領域２４１−２，２４１−６が、同一画素の他の有機ＥＬ素子２１−２の発光領域２３１−４によって平面視で空間的に分離されている。

上述した２次元分割のレイアウト構造の１つの画素２０Ｂにおいて、図１４の有機ＥＬ素子２１−１／２１−２／２１−３、駆動トランジスタ２２−１または保持容量２４−１の画素構成素子が異物による電極間ショート等で欠陥化した場合について考える。この欠陥化に対してリペア技術を適用した場合、６つの発光領域２４１−１〜２４１−６のうち、上段左、中段右、下段左の発光領域２４１−１，２４１−４，２４１−５が消灯する。

このように、画素２０Ｂの発光領域内において、中段右の発光領域２４１−４の部分が消灯して欠けたとしても、その欠けた部分をその上下の発光領域２４１−２，２４１−６の各発光輝度が補う。上段左の欠けた部分についてはその右および下の発光領域２４１−２，２４１−３の各発光輝度が補い、下段左の欠けた部分についてはその右および上の発光領域２４１−６，２４１−３の各発光輝度が補う。これにより、画素２０Ｂの発光領域の半分程度が非発光状態にあっても、マクロに見た場合画素２０Ｂの発光領域のほぼ全体が発光しているように見えるために、非発光状態にある発光領域、特に中段右の発光領域２４１−４が消灯していることが目立なくなる。

図１４の有機ＥＬ素子２１−４／２１−５／２１−６、駆動トランジスタ２２−２または保持容量２４−２の画素構成素子が欠陥化した場合にも同様のことが言える。この場合は、６つの発光領域２４１−１〜２４１−６のうち、上段右、中段左、下段右の発光領域２４１−２，２４１−３，２４１−６が消灯する。

このように、画素２０Ｂの発光領域内において、中段左の発光領域２４１−３の部分が消灯して欠けたとしても、その欠けた部分をその上下の発光領域２４１−１，２４１−５の各発光輝度が補う。上段右の欠けた部分についてはその左および下の発光領域２４１−１，２４１−４の各発光輝度が、下段右の欠けた部分についてはその左および上の発光領域２４１−５，２４１−４の各発光輝度がそれぞれ補う。これにより、画素２０Ｂの発光領域の半分程度が非発光状態にあっても、マクロに見た場合画素２０Ｂの発光領域のほぼ全体が発光しているように見えるために、非発光状態にある発光領域、特に中段左の発光領域２４１−３が消灯していることが目立なくなる。

なお、本実施例３では、縦長の画素２０Ｂの発光領域を２次元で６分割するとしたが、１次元で６分割する構成を採ることも可能である。また、画素分割の分割数は６分割に限られるものではなく、５分割または７分割以上とすることも可能である。

また、図１６に示すように、縦長の画素２０Ｂの発光領域を４個の有機ＥＬ素子２１−１，２１−２，２１−３，２１−４によって４つの発光領域２５１−１，２５１−２，２５１−３，２５１−４に２次元分割する構成を採ることも可能である。この場合の画素構成は、図１２に示す実施例２に係る画素構成となる。

４つの発光領域２５１−１，２５１−２，２５１−３，２５１−４のうち、上段左側と下段右側の発光領域２５１−１，２５１−４は、駆動トランジスタ２２−１によって駆動される有機ＥＬ素子２１−１，２１−２の各発光領域となっている。また、上段右側と下段左側の発光領域２３１−２，２３１−３は、駆動トランジスタ２２−２によって駆動される有機ＥＬ素子２１−３，２１−４の各発光領域となっている。

図１６において、発光領域２５１−１，２５１−４側のノードａ，ｂが図１２のノードａ，ｂ、即ち有機ＥＬ素子２１−１，２１−２の各アノード電極に対応している。また、発光領域２５１−２，２５１−３側のノードｃ，ｄが図１２のノードｃ，ｄ、即ち有機ＥＬ素子２１−３，２１−４の各アノード電極に対応している。

図１６から明らかなように、４つの発光領域２５１−１，２５１−２，２５１−３，２５１−４の対の関係は、画素２０Ｂの発光領域の重心に関して点対称の関係、即ち対角線上に位置する２つの発光領域が対となるレイアウト構造となっている。この２次元４分割の場合は、並列接続された有機ＥＬ素子の各発光領域を、同一画素の他の有機ＥＬ素子の発光領域によって平面視で空間的に分離するというレイアウト構造とはなっていない。しかし、このレイアウト構造の場合にも、画素構成素子の欠陥化によって発光領域が空間的に狭まったとしても、画素２０Ｂの発光領域を大きく見せることができる。

ここで、２次元４分割された４つの発光領域２５１−１，２５１−２，２５１−３，２５１−４を、左右または上下で隣接する２つの発光領域を対とした場合を考える。先ず、左右で隣接する発光領域２５１−１，２５１−２を対とし、発光領域２５１−３，２５１−４を対とした場合において、欠陥化によって一方の対が消灯したときは、画素２０Ｂの発光領域の上半分または下半分が完全に非発光状態になる。

また、上下で隣接する発光領域２５１−１，２５１−３を対とし、発光領域２５１−２，２５１−４を対とした場合において、欠陥化によって一方の対が消灯したときは、画素２０Ｂの発光領域の右半分または左半分が完全に非発光状態になる。いずれの場合にも、たとえ、一方側の消灯状態を他方側の発光輝度が補ったとしても、発光領域を大きく見せるのに限界がある。

これに対して、図１６に示すように、画素２０Ｂの発光領域の重心に関して点対称の関係にある発光領域２５１−１，２５１−４を対とし、発光領域２５１−２，２５１−３を対とした場合を考える。欠陥化によって発光領域２５１−１，２５１−４が消灯した場合には、左上の欠けた部分についてはその右および下の発光領域２５１−２，２５１−３が補い、右下の欠けた部分についてはその左および上の発光領域２５１−３，２５１−２が補う。

また、欠陥化によって発光領域２５１−２，２５１−３が消灯した場合には、右上の欠けた部分についてはその左および下の発光領域２５１−１，２５１−４が補い、左下の欠けた部分についてはその右および上の発光領域２５１−４，２５１−１が補う。これにより、画素構成素子の欠陥化によって発光領域が空間的に狭まったとしても、画素２０Ｂの発光領域を大きく見せることができる。

以上説明したように、実施例１，２，３に係る画素回路のレイアウト構造によれば、複数の分割画素のうちの１つが欠陥化した場合であっても、当該分割画素に関連する発光領域が消灯状態にあることを目立たないようにすることができる。これにより、画素分割の技術によって表示パネル７０の高歩留化を図った上で、複数の分割画素のうちの１つの欠陥化に起因する画質の低下を抑えることができる。

また、実施例１，２，３を比較したとき、実施例３＞実施例２＞実施例１の順で、１つの分割画素が欠陥化した場合に該当する発光領域が非発光状態になったことが視認されにくくなる。ただし、非発光部分の視認性は有機ＥＬ素子の開口率の減少（有機ＥＬ素子の劣化）とトレードオフの関係にあるため、両者の関係からレイアウト構造を適切に選択するようにすればよい。

なお、実施例１，２，３では、駆動トランジスタ２２および保持容量２４を２つずつ有する画素回路の場合を例に挙げて説明したが、これら画素構成素子の数は２つに限られるものではなく、３つ以上であっても良いことは勿論である。

［変形例］
上記実施形態では、有機ＥＬ素子２１の駆動回路が、基本的に、駆動トランジスタ２２および書込みトランジスタ２３の２つのトランジスタからなる画素構成の場合を例に挙げて説明したが、本発明はこの画素構成への適用に限られるものではない。例えば、駆動トランジスタ２２のゲート電極に基準電位Ｖｏｆｓを選択的に書き込むスイッチングトランジスタを有する画素構成など、種々の画素構成のものが考えられる。

また、上記実施形態においては、有機ＥＬ素子２１の駆動回路が、閾値補正機能や移動度補正機能を持つとしたが、閾値補正機能や移動度補正機能を持たない画素回路に対しても同様に適用可能である。また、画素回路について、画素内の複数の駆動トランジスタで、ゲートノードや、保持容量、書込みトランジスタを共用するとしたが、これらが独立に存在してもよい。

さらに、上記実施形態では、画素の電気光学素子として、有機ＥＬ素子を用いた有機ＥＬ表示装置に適用した場合を例に挙げて説明したが、本発明はこの適用例に限られるものではない。具体的には、本発明は、無機ＥＬ素子、ＬＥＤ素子、半導体レーザ素子等、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子（発光素子）を用いた表示装置全般に対して適用可能である。

［適用例］
以上説明した本発明による表示装置は、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。一例として、図１７〜図２１に示す様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなどの表示装置に適用することが可能である。

本発明による表示装置は、封止された構成のモジュール形状のものをも含む。例えば、画素アレイ部３０に透明なガラス等の対向部が貼り付けられて形成された表示モジュールが該当する。この透明な対向部には、カラーフィルタ、保護膜等、更には、上記した遮光膜が設けられてもよい。なお、表示モジュールには、外部から画素アレイ部への信号等を入出力するための回路部やＦＰＣ（フレキシブルプリントサーキット）等が設けられていてもよい。

以下に、本発明が適用される電子機器の具体例について説明する。

図１７は、本発明が適用されるテレビジョンセットの外観を示す斜視図である。本適用例に係るテレビジョンセットは、フロントパネル１０２やフィルターガラス１０３等から構成される映像表示画面部１０１を含み、その映像表示画面部１０１として本発明による表示装置を用いることにより作製される。

図１８は、本発明が適用されるデジタルカメラの外観を示す斜視図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。本適用例に係るデジタルカメラは、フラッシュ用の発光部１１１、表示部１１２、メニュースイッチ１１３、シャッターボタン１１４等を含み、その表示部１１２として本発明による表示装置を用いることにより作製される。

図１９は、本発明が適用されるノート型パーソナルコンピュータの外観を示す斜視図である。本適用例に係るノート型パーソナルコンピュータは、本体１２１に、文字等を入力するとき操作されるキーボード１２２、画像を表示する表示部１２３等を含み、その表示部１２３として本発明による表示装置を用いることにより作製される。

図２０は、本発明が適用されるビデオカメラの外観を示す斜視図である。本適用例に係るビデオカメラは、本体部１３１、前方を向いた側面に被写体撮影用のレンズ１３２、撮影時のスタート／ストップスイッチ１３３、表示部１３４等を含み、その表示部１３４として本発明による表示装置を用いることにより作製される。

図２１は、本発明が適用される携帯端末装置、例えば携帯電話機を示す外観図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。本適用例に係る携帯電話機は、上側筐体１４１、下側筐体１４２、連結部（ここではヒンジ部）１４３、ディスプレイ１４４、サブディスプレイ１４５、ピクチャーライト１４６、カメラ１４７等を含んでいる。そして、ディスプレイ１４４やサブディスプレイ１４５として本発明による表示装置を用いることにより本適用例に係る携帯電話機が作製される。

本発明が適用される有機ＥＬ表示装置の構成の概略を示すシステム構成図である。 画素の回路構成を示す回路図である。 本適用例に係る有機ＥＬ表示装置の回路動作の説明に供するタイミング波形図である。 本適用例に係る有機ＥＬ表示装置の回路動作の説明図（その１）である。 本適用例に係る有機ＥＬ表示装置の回路動作の説明図（その２）である。 駆動トランジスタの閾値電圧Ｖｔｈのばらつきに起因する課題の説明に供する特性図である。 駆動トランジスタの移動度μのばらつきに起因する課題の説明に供する特性図である。 閾値補正、移動度補正の有無による映像信号の信号電圧Ｖｓｉｇと駆動トランジスタのドレイン・ソース間電流Ｉｄｓとの関係の説明に供する特性図である。 実施例１に係る画素回路の回路構成を示す回路図である。 参考例に係る画素回路のレイアウト構造を示す平面図である。 実施例１に係る画素回路のレイアウト構造を示す平面図である。 実施例２に係る画素回路の回路構成を示す回路図である。 実施例２に係る画素回路のレイアウト構造を示す平面図である。 実施例３に係る画素回路の回路構成を示す回路図である。 実施例３に係る画素回路のレイアウト構造を示す平面図である。 実施例３の変形例に係る画素回路のレイアウト構造を示す平面図である。 本発明が適用されるテレビジョンセットの外観を示す斜視図である。 本発明が適用されるデジタルカメラの外観を示す斜視図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。 本発明が適用されるノート型パーソナルコンピュータの外観を示す斜視図である。 本発明が適用されるビデオカメラの外観を示す斜視図である。 本発明が適用される携帯電話機を示す外観図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。 輝度欠陥についての説明図である。

符号の説明

１０…有機ＥＬ表示装置、２０…画素、２０Ｒ，２０Ｇ，２０Ｂ…副画素、２１，２１−１〜２１−６…有機ＥＬ素子、２２，２２−１，２２−２…駆動トランジスタ、２３…書込みトランジスタ、２４，２４−１，２４−２…保持容量、３０…画素アレイ部、３１（３１−１〜３１−ｍ）…走査線、３２（３２−１〜３２−ｍ）…電源供給線、３３（３３−１〜３３−ｎ）…信号線、３４…共通電源供給線、４０…書込み走査回路、５０…電源供給走査回路、６０…信号出力回路、７０…表示パネル

Claims (5)

1. 複数の電気光学素子と、前記複数の電気光学素子を独立に駆動する複数の駆動トランジスタとを有し、前記複数の駆動トランジスタの少なくとも１つには少なくとも２つの電気光学素子が並列接続され、前記複数の電気光学素子によって発光領域が３つ以上の発光領域に分割された画素が行列状に配置され、
   並列接続された前記少なくとも２つの電気光学素子の各発光領域は、同一画素の他の電気光学素子の発光領域によって平面視で空間的に分離されている
   表示装置。
2. 前記３つ以上の発光領域を分割する分割ラインは、前記画素の長手方向に対して直交する方向に形成されている
   請求項１記載の表示装置。
3. 前記３つ以上の発光領域のうち、真ん中の発光領域の面積が外側の発光領域の面積よりも大きい
   請求項１記載の表示装置。
4. 複数の電気光学素子と、前記複数の電気光学素子を独立に駆動する複数の駆動トランジスタとを有し、前記複数の駆動トランジスタの少なくとも１つには少なくとも２つの電気光学素子が並列接続され、前記複数の電気光学素子によって発光領域が３つ以上の発光領域に分割された画素を行列状に配置する一方、
   並列接続された前記少なくとも２つの電気光学素子の各発光領域を、同一画素の他の電気光学素子の発光領域によって平面視で空間的に分離する
   画素のレイアウト方法。
5. 複数の電気光学素子と、前記複数の電気光学素子を独立に駆動する複数の駆動トランジスタとを有し、前記複数の駆動トランジスタの少なくとも１つには少なくとも２つの電気光学素子が並列接続され、前記複数の電気光学素子によって発光領域が３つ以上の発光領域に分割された画素が行列状に配置され、
   並列接続された前記少なくとも２つの電気光学素子の各発光領域は、同一画素の他の電気光学素子の発光領域によって平面視で空間的に分離されている
   表示装置を有する電子機器。

Images