Nothing Special   »   [go: up one dir, main page]

JP2010050288A - 樹脂封止型半導体装置およびその製造方法 - Google Patents

樹脂封止型半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2010050288A
JP2010050288A JP2008213409A JP2008213409A JP2010050288A JP 2010050288 A JP2010050288 A JP 2010050288A JP 2008213409 A JP2008213409 A JP 2008213409A JP 2008213409 A JP2008213409 A JP 2008213409A JP 2010050288 A JP2010050288 A JP 2010050288A
Authority
JP
Japan
Prior art keywords
resin
heat sink
semiconductor device
gnd
relay electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008213409A
Other languages
English (en)
Other versions
JP2010050288A5 (ja
Inventor
Shigeki Sakaguchi
茂樹 坂口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2008213409A priority Critical patent/JP2010050288A/ja
Publication of JP2010050288A publication Critical patent/JP2010050288A/ja
Publication of JP2010050288A5 publication Critical patent/JP2010050288A5/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】放熱板上に複数の半導体素子を搭載してもワイヤ配線の自由度が高く、製作も容易な樹脂封止型半導体装置を提供する。
【解決手段】複数の半導体素子11を搭載する放熱板1に予め、ワイヤ8のためのＧＮＤ部5および中継電極部6が一体にパターニングされた配線板を絶縁材料3と導電材料4とを用いて貼り合わせ、この配線板をパンチングして個々のＧＮＤ部5および中継電極部6を分離形成する。
【選択図】図１

Description

本発明は、樹脂封止型半導体装置およびその製造方法に関し、特に半導体素子を放熱板上に搭載しリードに接続した樹脂封止型半導体装置およびその製造方法に関する。
従来の樹脂封止型半導体装置の断面を図７に示す。半導体素子１１を搭載するアイランド部２１の周辺端部に、リード１６のインナーリード部分と相対位する中継電極部６を個々に絶縁して形成することで、半導体素子１１が小さくてリード１６との間隔が大きくても、内部結線するワイヤ２３を短くし、安定したワイヤループが形成できるようにしている。３は絶縁材料、２２は封止樹脂である（特許文献１）。複数の半導体素子のＧＮＤを共有化させ、外部端子数の削減を図るためのバーリードを形成したものもある（特許文献２）。
特開昭６１−２３７４５９公報 特開２００７−１８００７７公報
電子機器の小型化、高速化が進むに伴い、半導体装置の小型化、実装面積の縮小化、および高放熱特性を備えることが要求されている。近年では、マイコン素子とメモリ素子の双方を１つの半導体装置に収納するＳｉＰ構造の開発が盛んに行われており、放熱板上に多チップを搭載することが検討、実用化されている。
ここで、放熱板上に特許文献１，２に記載された中継電極部やＧＮＤを配置することが考えられる。しかし、特許文献１に記載された中継電極部を設けるためには一般に、絶縁材料上にマスクパターンを形成し、更に絶縁材料上に導電膜を物理的に蒸着する必要があり、製作工程数が増加し、コストが上昇する。また中継電極部をインナーリードと相対位させるので、複数の半導体素子を搭載する場合、互いの半導体素子寄りのパッド部についてはワイヤ配線が制限され、ロングワイヤが必要となる。またこの場合、ＧＮＤ端子の共通化はできない。
一方、特許文献２に記載された半導体装置の構造では、中継できる配線層がないためロングワイヤが必要となる。また意図したことではあるが、共通のリードバーを設けるので、外部出力の端子数が制限される。さらに、予めＧＮＤとなる外部出力端子を想定した設計が必要であり、品種毎に専用のリードフレームの製作が必要となる。
本発明は、上記問題に鑑み、放熱板上に複数の半導体素子を搭載してもワイヤ配線の自由度が高く、製作も容易な樹脂封止型半導体装置を提供することを目的とする。
上記課題を解決するために本発明は、複数の半導体素子と、前記半導体素子を搭載した放熱板と、前記放熱板とは別体に形成され前記半導体素子とワイヤを介して接続されたリードと、前記半導体素子を封止した樹脂封止体とを有した樹脂封止型半導体装置を製造する際に、前記放熱板に予め、前記ワイヤのための中継電極部およびＧＮＤ部が一体にパターニングされた配線板を絶縁材料と導電材料とを用いて貼り合わせ、この配線板をパンチングして個々の中継電極部およびＧＮＤ部に分離することを特徴とする。
予めパターニングされた配線板を導電材料および絶縁材料を用いて放熱板に貼り合わせてから分割するというもので、一度の貼り合わせで、絶縁された中継部（中継電極部）と放熱板に導通した中継部（ＧＮＤ部）とを形成することができる。これにより、工程数の削減、低価格化が可能となる。中継部の位置を適切にすれば、複数の半導体素子を搭載する場合もワイヤ配線の自由度が高く、また外部出力端子数を削減できる。
配線板と同時に放熱板をパンチングして前記放熱板に開口部を形成することが好ましい。配線板は放熱板よりも板厚が薄いことが好ましい。
上記のように製造される本発明の樹脂封止型半導体装置は、複数の半導体素子と、前記半導体素子を搭載した放熱板と、前記放熱板とは別体に形成され前記半導体素子とワイヤを介して接続されたリードと、前記半導体素子を封止した樹脂封止体とを有した樹脂封止型半導体装置において、前記放熱板に、同一の板材からなる前記ワイヤのための中継電極部およびＧＮＤ部が各々、絶縁材料または導電材料を用いて設けられていることを特徴とする。
導電材料および絶縁材料は２６０℃以上の融点を有するることが好ましい。中継部の表面にＡｕまたはＡｇまたはＰｄによるめっき処理が施されていることが好ましい。
放熱板上での中継電極部およびＧＮＤ部の上面の高さが同一であることが好ましい。放熱板上での中継電極部およびＧＮＤ部の上面がリードのワイヤ接続面よりも低位にあることが好ましい。放熱板の中央部に半導体素子が搭載され、前記放熱板の周縁部にＧＮＤ部が配置されることが都合よい。
本発明によれば、パターニングされた配線板を放熱板上に導電材料と絶縁材料とを用いて接続することにより、放熱板上に複数の配線を製造する工程を不要として、中継電極部や共通のＧＮＤ部となる中継部（配線層）を容易に安価に形成することができ、外部出力端子の数を少なくできるとともに、中継部によってワイヤの配線自由度も向上できる。また放熱板上で半導体素子を中継電極部やＧＮＤ部で囲んだ形とすれば、放熱板を内蔵した樹脂封止型半導体装置の課題であるパッケージの反りを低減できる。
本発明の実施の形態について図面を参照して説明する。
図１(ａ)は本発明の一実施形態の樹脂封止型半導体装置の平面図、図１(ｂ)は同樹脂封止型半導体装置の図１(ａ)におけるＡ−Ａ’断面図である。ここでは理解を容易にするために封止樹脂を除いて図示している。
複数（ここでは２個）の半導体素子１１が放熱板１上に搭載されており、各半導体素子１１はワイヤ８（８ａ〜８ｄ）を介して複数のリード１６（インナーリード部分のみ示す）に電気的に接続されている。
放熱板１は一般に銅または銅合金から製作され、ＧＮＤ部５や中継電極部６といった配線層が片面に形成されている。放熱板１の周縁部分であって前記配線層の外周部分にはスリット部７が形成されている。
ＧＮＤ部５および中継電極部６は、銅または銅合金、鉄または鉄合金からなる同一の板材で形成されていて、ＧＮＤ部５は導電材料４を用いて、中継電極部６は絶縁材料３を用いて放熱板１に貼り付けられている。
複数のリード１６は、放熱板１とは別体をなすもので、放熱板１の端辺に沿う方向に適当間隔をあけて配列されていて、各々、放熱板１の端部に絶縁材料３により接合されている。
各半導体素子１１は複数の電極部を有しており、放熱板１の中央部に接着剤１０により固着されていて、ワイヤ８（８ａ〜８ｄ）によって、中継電極部６あるいはＧＮＤ部５を介してあるいは直接にリード１６に接続されている。
上記の樹脂封止型半導体装置の製造方法を図２を参照して説明する。
図２（ａ）（ｂ）に示すように、放熱板１の所定の接合箇所に印刷またはポッティングにより導電材料４および絶縁材料３を塗布し、その上に配線板２を位置合わせして搭載し、加熱および加圧して貼り付ける。放熱板１ではなく配線板２に導電材料４および絶縁材料３を塗布しても構わない。
配線板２は、上述のＧＮＤ部５および中継電極部６を接続部１２、支持リード１３により一体化して、エッチング、パンチング加工等によってパターニングしたもので、放熱板１よりも面積が小さく、表面にはワイヤボンド接合のために必要な導電膜（図示せず）が皮膜処理によって形成されている。
導電材料４および絶縁材料３は、完成品を実装基板に実装する時の温度（２６０℃）よりも高い融点の材料が用いられる。導電材料４は例えばＢｉ-Ｃｕ系はんだ、絶縁材料３は例えばポリイミド樹脂である。各々の塗布量は、望ましくは、配線板２の貼り付け後に中継電極部６およびＧＮＤ部５への投影面積が同等またはそれ以下となる量とする。ショートやブリッジを防止するためである。
塗布終了後に、望ましくは、中継電極部６やＧＮＤ部５の上面が放熱板１に対して並行となるように、つまり導電材料４および絶縁材料３の厚みが均一になるように加熱および加圧する。ワイヤ接続時の接合信頼性を向上するためである。
次に、図２（ｃ）（ｄ）に示すように、配線板２の支持リード１３を治具１８でパンチングカットして、中継電極部６およびＧＮＤ部５をそれぞれ独立させる。同時に放熱板１の支持リード１３相応部分も打ち抜いてスリット部７を形成する。
この後に、望ましくは、図２（ｅ）に示すように、スリット部７を起点として放熱板１の一部をアップセットするか、あるいは、図２（ｆ）に示すように、スリット部７を起点として放熱板１の一部をダウンセットする。
再び図１（ａ）（ｂ）を参照する。以上のようにして作成した配線板２と放熱板１との接合体を、リードフレームのリード１６に絶縁材料３を用いて接合する。そしてこの接合体の放熱板１上に半導体素子１１，１１を接着剤１０を用いて固着する。
次に、各半導体素子１１からリード１６へワイヤ配線を行う。この時の配線の自由度を向上させるために、中継電極部６およびＧＮＤ部５が形成されている。たとえば、半導体素子１１からのワイヤ８ａを中継電極部６に接合し、中継電極部６からのワイヤ８ｂをリード１６へ接続する。このようにすることにより、半導体素子１１から離れたリード１６へ直接にワイヤ接続する場合に比べて、ワイヤ８ａ，８ｂのワイヤ長を短くすることができる。ワイヤコストも低減できる。
また半導体素子１１から必要な本数のワイヤ８ｃを共通のＧＮＤ部５に接続し、ＧＮＤ部５からのワイヤ８ｄをリード１６へ接続する。このようにＧＮＤ部５を共通化すること、また図示したように半導体素子１１を囲む形状としておくことで、ワイヤ接続可能なリード１６の選択範囲が増加し、ワイヤ本数を削減できる。
ワイヤ接続の終了後に、半導体素子１１、中継電極部６，ＧＮＤ部５などの配線層、放熱板１、ワイヤ８（８ａ，８ｂ，８ｃ，８ｄ）、リード１６の一端部を樹脂モールドする。この際に、金属ワイヤ８のワイヤ長を短くしていることにより、モールド金型への樹脂注入時のワイヤ流れ等を抑えることができ、短絡を防止することが可能となる。また放熱板１にスリット部７を設けてあることにより、封止樹脂の流動特性が向上しボイドや未充填などが防止されると共に、封止樹脂がスリット部７に入り込んで放熱板１との密着性が向上する。
図３は以上のようにして作製した樹脂封止型半導体装置１４を実装基板１５に実装した状態で示している。半導体素子１１の周りをＧＮＤ部５および中継電極部６が取り囲んだ形、見かけ上は半導体素子１１が放熱板１側に入り込んだ形となっている。このため放熱板１上に蒸着等で配線層やＧＮＤ層を形成する従来方式と比べて、放熱板１の剛性強度が増大し、放熱板１を内蔵した樹脂封止型半導体装置の課題であったパッケージ反りを低減することができる。
また絶縁材料３および導電材料４に融点２６０℃以上の材料を用いているため、実装基板１５にリフローやフロー工法で実装する時に一般的に用いるはんだ材料１７（融点２２０℃程度のＳｎ−Ａｇ−Ｃｕ系の鉛フリーはんだ材料）を溶融させる際に、絶縁材料３や導電材料４が溶融することはなく、かかる溶融に伴う体積膨張によって中継電極部６とＧＮＤ部５とが接触したり、パッケージクラックが発生するといった不具合は発生しない。
また、図示したようにスリット部７を起点として放熱板１の端部をアップセット（あるいはダウンセット）することで、封止樹脂２２中での放熱板１の位置を自由に変更することができ、半導体素子１１と放熱板１との上下両側の樹脂厚を均等にすることができる。ダウンセットの場合は、半導体素子１１上に別の半導体素子を積層しても、最上層の半導体素子上の樹脂厚と放熱板１の下の樹脂厚とを同等にすることが可能となる。このことにより、ワイヤ８の露出を防ぎ、封止樹脂２２による応力を低減してパッケージの反りを抑制し、クラック等の信頼性を向上できるとともに、はんだ耐熱性などの信頼性を向上させることができる。
中継電極部６およびＧＮＤ部５の上面を半導体素子１１の最上面よりも低くすることにより、中継電極部６およびＧＮＤ部５の平坦性、つまり放熱板１に対する中継電極部６およびＧＮＤ部５の平行度が向上することになり、このことによってもワイヤ配線時の接合信頼性が向上する。
中継電極部６およびＧＮＤ部５の上面をリード１６のワイヤ接続面よりも下位に存在させることにより、半導体素子１１からリード１６にワイヤ配線する際にワイヤがＧＮＤ部５に接触するのを防止できる。
図４は、パンチングカットを実施する前の放熱板１と配線板２との接合体の平面図である。放熱板１の中央部に２個の半導体素子１１の搭載領域が間隔をあけて設定されている。配線板２には、２個の半導体素子１１の搭載領域の間に配置された中継電極部６と、各半導体素子１１の搭載領域の三方を囲むように中継電極部６の両側にそれぞれコの字形に配置されたＧＮＤ部５と、ＧＮＤ部５の外側に放熱板１の端辺に沿う方向に配置された支持リード１３と、中継電極部６およびＧＮＤ部５を支持リード１３に接続した複数の接続部１２とが一体にパターニングされている。
支持リード１３は、中継電極部６およびＧＮＤ部５を形成する上で表面処理や取り扱い強度を向上させるために設けられるもので、これら中継電極部６およびＧＮＤ部５が放熱板１上に接合された後には不要である。この支持リード１３を上述のようにパンチングカットすることで、中継電極部６とＧＮＤ部５とが個々に分離される。この際に放熱板１も同時に打ち抜かれて、仮想線で示したように支持リード１３より一回り大きいスリット部７が形成される。支持リード１３と中継電極部６およびＧＮＤ部５とを接続した接続部１２の接続幅Ｗ１は、配線板２の厚みより薄くしておくことが好ましく、それによりパンチングカット時の応力を低減できる。放熱板１も同時に打ち抜くのは、カット部分が放熱板１に接触しないようにするためでもある。
図５に、放熱板１上に導電材料４および絶縁材料３を介して加熱および加圧により接続させた中継電極部６およびＧＮＤ部５の拡大断面図を示す。
パターニング後の中継電極部６およびＧＮＤ部５の最表面に表面層２０をＡｕ（好ましくは、２０〜７０オングストローム）またはＡｇ（２ミクロン以上）またはＰｄ（０．０２ミクロン以上）をめっき処理により形成している。このような表面層２０を有することで、ワイヤ配線を容易化できると共に、ワイヤ配線後の接続信頼性を向上させることができる。
ただし、中継電極部６と絶縁材料３との接合強度、および、ＧＮＤ部５と導電材料４との接合強度を増加させるために、中継電極部６と絶縁材料３との界面、および、ＧＮＤ部５と導電材料４との界面にめっき処理を施こさないこともできる。
図６に、放熱板１上に導電材料４および絶縁材料３を介して加熱および加圧により接続させた中継電極部６およびＧＮＤ部５の他の拡大断面図を示す。
放熱板１の厚みＢ（例えば、０．２ｍｍ）に対して、配線板２（中継電極部６およびＧＮＤ部５）の厚みＢ´を薄くしている（約８０ミクロン〜１５０ミクロン）。このことにより、パンチングカットに要する力を少なくし、配線板２の位置精度を確保すると共に、パターニング時に配線板２の線幅Ｗ２を細くすることで配線密度をあげ、中継電極部６やＧＮＤ部５の数を増やすことが可能となる。
また放熱板１上での配線板２の中継電極部６の高さＣとＧＮＤ部５の高さＣ´とを同一にしている。このことにより、ワイヤ配線時の接続信頼性が向上する。樹脂封止型半導体装置１４の熱時の反りも低減できる。
本発明の樹脂封止型半導体装置の構造および製造方法は、放熱性が要求される装置に特に好適に適用できる。
本発明の一実施形態の樹脂封止型半導体装置の(ａ)平面図および(ｂ)断面図 図１の樹脂封止型半導体装置を製造する際の放熱板と配線板との接続プロセスを説明する工程図 図１の樹脂封止型半導体装置を実装状態で示した断面図 図２の接続プロセスで得られる放熱板と配線板との接合体の平面図 図４で示される接合体の断面模式図 図４で示される他の接合体の断面模式図 従来の樹脂封止型半導体装置の断面図
符号の説明
１ 放熱板
２ 配線板
３ 絶縁材料
４ 導電材料
５ ＧＮＤ部
６ 中継電極部
７ スリット部
８ ワイヤ
１１ 半導体素子
１３ 支持リード
１４ 樹脂封止型半導体装置
１５ 実装基板
１６ リード
１７ はんだ材料
１８ 治具
２０ 表面層
２２ 封止樹脂

Claims (9)

  1. 複数の半導体素子と、前記半導体素子を搭載した放熱板と、前記放熱板とは別体に形成され前記半導体素子とワイヤを介して接続されたリードと、前記半導体素子を封止した樹脂封止体とを有した樹脂封止型半導体装置を製造する際に、前記放熱板に予め、前記ワイヤのための中継電極部およびＧＮＤ部が一体にパターニングされた配線板を絶縁材料と導電材料とを用いて貼り合わせ、この配線板をパンチングして個々の中継電極部およびＧＮＤ部に分離することを特徴とする樹脂封止型半導体装置の製造方法。
  2. 配線板と同時に放熱板をパンチングして前記放熱板に開口部を形成することを特徴とする請求項１記載の樹脂封止型半導体装置の製造方法。
  3. 配線板は放熱板よりも板厚が薄いことを特徴とする請求項１記載の樹脂封止型半導体装置の製造方法。
  4. 複数の半導体素子と、前記半導体素子を搭載した放熱板と、前記放熱板とは別体に形成され前記半導体素子とワイヤを介して接続されたリードと、前記半導体素子を封止した樹脂封止体とを有した樹脂封止型半導体装置において、前記放熱板に、同一の板材からなる前記ワイヤのための中継電極部およびＧＮＤ部が各々、絶縁材料または導電材料を用いて設けられていることを特徴とする樹脂封止型半導体装置。
  5. 導電材料および絶縁材料は２６０℃以上の融点を有することを特徴とする請求項４記載の樹脂封止型半導体装置。
  6. 中継電極部およびＧＮＤ部の表面にＡｕまたはＡｇまたはＰｄによるめっき処理が施されていることを特徴とする請求項４記載の樹脂封止型半導体装置。
  7. 放熱板上での中継電極部およびＧＮＤ部の上面の高さが同一であることを特徴とする請求項４記載の樹脂封止型半導体装置。
  8. 放熱板上での中継電極部およびＧＮＤ部の上面がリードのワイヤ接続面よりも低位にあることを特徴とする請求項４記載の樹脂封止型半導体装置。
  9. 放熱板の中央部に半導体素子が搭載され、前記放熱板の周縁部にＧＮＤ部が配置されていることを特徴とする請求項４記載の樹脂封止型半導体装置。
JP2008213409A 2008-08-22 2008-08-22 樹脂封止型半導体装置およびその製造方法 Withdrawn JP2010050288A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008213409A JP2010050288A (ja) 2008-08-22 2008-08-22 樹脂封止型半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008213409A JP2010050288A (ja) 2008-08-22 2008-08-22 樹脂封止型半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2010050288A true JP2010050288A (ja) 2010-03-04
JP2010050288A5 JP2010050288A5 (ja) 2011-08-04

Family

ID=42067137

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008213409A Withdrawn JP2010050288A (ja) 2008-08-22 2008-08-22 樹脂封止型半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2010050288A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106298723A (zh) * 2015-05-13 2017-01-04 无锡华润安盛科技有限公司 一种双岛引线框框架
CN109564918A (zh) * 2016-08-10 2019-04-02 三菱电机株式会社 半导体装置
CN113972142A (zh) * 2020-07-22 2022-01-25 三菱电机株式会社 半导体装置的制造方法
CN115346948A (zh) * 2022-10-14 2022-11-15 吉光半导体(绍兴)有限公司 一种半桥模块

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106298723A (zh) * 2015-05-13 2017-01-04 无锡华润安盛科技有限公司 一种双岛引线框框架
CN109564918A (zh) * 2016-08-10 2019-04-02 三菱电机株式会社 半导体装置
CN109564918B (zh) * 2016-08-10 2023-09-29 三菱电机株式会社 半导体装置
CN113972142A (zh) * 2020-07-22 2022-01-25 三菱电机株式会社 半导体装置的制造方法
CN115346948A (zh) * 2022-10-14 2022-11-15 吉光半导体(绍兴)有限公司 一种半桥模块

Similar Documents

Publication Publication Date Title
US5874784A (en) Semiconductor device having external connection terminals provided on an interconnection plate and fabrication process therefor
KR970010678B1 (ko) 리드 프레임 및 이를 이용한 반도체 패키지
US6621152B2 (en) Thin, small-sized power semiconductor package
US9385072B2 (en) Method of manufacturing semiconductor device and semiconductor device
US20040080025A1 (en) Lead frame, method of manufacturing the same, and semiconductor device manufactured with the same
US8133759B2 (en) Leadframe
JP2005191240A (ja) 半導体装置及びその製造方法
KR20060121823A (ko) 가역 리드리스 패키지, 및 이를 제조 및 사용하기 위한방법
US10943857B2 (en) Substrate with multi-layer resin structure and semiconductor device including the substrate
JPH04280462A (ja) リードフレームおよびこのリードフレームを使用した半導体装置
US20070130759A1 (en) Semiconductor device package leadframe formed from multiple metal layers
JP2003017524A (ja) 樹脂封止型半導体装置の製造方法
JP2005244035A (ja) 半導体装置の実装方法、並びに半導体装置
JP5100967B2 (ja) リードフレーム、これを利用した半導体チップパッケージ及びその製造方法
JP2010050288A (ja) 樹脂封止型半導体装置およびその製造方法
US20040262752A1 (en) Semiconductor device
JP5621712B2 (ja) 半導体チップ
KR101753416B1 (ko) Ｉｃ 패키지용 리드프레임 및 제조방법
JP2006279088A (ja) 半導体装置の製造方法
JP2015153987A (ja) モールドパッケージ
JP2009224529A (ja) 半導体装置およびその製造方法
JP4732138B2 (ja) 半導体装置及びその製造方法
JP2005311099A (ja) 半導体装置及びその製造方法
WO2015129185A1 (ja) 樹脂封止型半導体装置、およびその製造方法、ならびにその実装体
WO2021020456A1 (ja) 半導体パッケージおよび半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110615

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110615

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20110916