Nothing Special   »   [go: up one dir, main page]

JP2009238879A - 光半導体素子の製造方法 - Google Patents

光半導体素子の製造方法 Download PDF

Info

Publication number
JP2009238879A
JP2009238879A JP2008080660A JP2008080660A JP2009238879A JP 2009238879 A JP2009238879 A JP 2009238879A JP 2008080660 A JP2008080660 A JP 2008080660A JP 2008080660 A JP2008080660 A JP 2008080660A JP 2009238879 A JP2009238879 A JP 2009238879A
Authority
JP
Japan
Prior art keywords
optical semiconductor
manufacturing
substrate
light emitting
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008080660A
Other languages
English (en)
Other versions
JP5234454B2 (ja
Inventor
Satoshi Tanaka
聡 田中
Kichiko Yana
吉鎬 梁
Yusuke Yokobayashi
裕介 横林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Priority to JP2008080660A priority Critical patent/JP5234454B2/ja
Publication of JP2009238879A publication Critical patent/JP2009238879A/ja
Application granted granted Critical
Publication of JP5234454B2 publication Critical patent/JP5234454B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Led Devices (AREA)

Abstract

【課題】光の取り出し効率の向上に寄与する突起を、光放出面に一様に形成することのできる光半導体素子の製造方法を提供する
【解決手段】光放出面に複数の突起401を形成する前処理工程と、光放出面を異方性エッチング404する加工工程とを有する製造方法である。前処理工程により突起401を形成しておくことにより、加工工程ではこの突起を異方性エッチング404により加工することができるため、光の取り出し効率の向上に寄与し得る形状の突起403を、光放出面に一様に形成することが可能になる。
【選択図】図4

Description

本発明は、光半導体素子の製造方法に関し、特に、光取り出し効率を向上させるために光放出面に凹凸加工を施した光半導体素子の製造方法に関する。
一般に光半導体素子は、これを封止する樹脂または空気よりも屈折率が高いため、光半導体素子の内部(活性層)で発生した光を外部に放出する光放出面には全反射となる臨界角が存在する。臨界角以上で光放出面に達した光は、光放出面で全反射され、半導体層内で内部反射を繰り返し、金属電極や活性層で吸収される。そこで、光放出面の光取り出し効率を向上させるために、光放出面に凹凸加工を施すことが知られている。光放出面に凹凸加工を施すことにより、光放出面に臨界角より小さい角度で進入する光が増加し、これらの光を外部に放出させることができる。これにより、半導体層内部で吸収される光が減少するため、光取り出し効率が向上する。
凹凸加工を施す方法として、例えばRIE(反応性イオンエッチング)等のドライエッチング、アルカリ性溶液を用いたウエットエッチングなどがよく知られている。特に、窒化物半導体では、Cマイナス面をKOH溶液により異方性エッチングする方法が知られており、比較的容易に六角錐状の突起を形成することができる。具体的には、光半導体素子をKOH溶液に浸す方法が非特許文献1および2に記載されている。また、KOHに浸した上で光を照射する光強化化学エッチング(PEC)が特許文献1に記載されている。
特表2007−521641号公報 Fujii et al, Appl. Phys.Lett., Vol. 84, No. 6, (2004), pp.855-857 Hock M. Ng et al, J. Appl. Phys., Vol. 94, No. 1, (2003), pp.650-653
光放出面の光取り出し効率を向上させるためには、突起をできるだけ密に形成し、平坦な部分を減らすことが望ましい。しかしながら、上述の従来の光半導体素子をKOH溶液に浸す方法では、六角錐状突起が形成されない平坦な領域が生じてしまい、密な凹凸形状を得ることが困難であった。
また、光放出面の六角錐状突起は、サイズが発光波長よりも大きくなければ光の取り出し効率の向上に寄与することができない。しかしながら、従来のKOH溶液に浸す方法で形成される六角錐状突起は大きさにばらつきがあり、発光波長よりも大きい突起は、形成される六角錐状突起のごく一部にしか過ぎなかった。また、形成される突起の形状にもばらつきがあり、例えば、頂点がつぶれている突起や、底面と側面のなす角が効率的に光を取り出すことが出来る52〜64°から外れたものが多かった。このため、光の取り出し効率の向上に寄与し得る突起が少なく、従来の突起形成方法で光の取り出し効率を大幅に向上させることは困難であった。
成長基板の裏面を光放出面として利用する構造の光半導体素子の場合、成長基板による光吸収を最小限に抑えるために、通常、研削・研磨を用いて該成長基板を所定の厚さ(5〜200μm程度)まで薄片化する。しかしながら、研削・研磨により基板の表面に傷が形成されるため、研磨傷およびその周辺ではその他の領域とは異なる結晶面が表出する。異なる結晶面ではKOH等のアルカリ性溶液に対するエッチングレートが周囲とは異なる。その結果、傷周辺とそれ以外の領域では形成される六角錐状突起の密度、大きさ、形状等が異なり、基板面内で均一に凹凸加工を施すことが困難であった。このため、ウエットエッチングにより光の取り出し効率を大幅に向上させることは困難であった。また、六角錐状突起の密度、大きさ、形状等が傷によって影響を受けることは、歩留まりの低下へとつながり、さらにはコスト上昇の原因となるという問題もある。
また、成長基板の薄片化を行わずにそのままアルカリ性溶液によるウエットエッチングを行う場合も、通常の成長基板は出荷前に研削・研磨等の表面処理が行われているため、成長基板表面には傷が残っており、同様の不具合が起こる。
さらに、上述の成長基板の研削・研磨時の条件の違い、成長基板の入手先の違い等により、同種の成長基板でも個々に成長基板に残っている傷の数や分布が異なるため、ウエットエッチング後の状態も成長基板個々に異なり、再現性が良くないという問題もある。
また、光放出面が窒化物半導体である場合、化学的安定性に優れているため、KOH溶液などの比較的強いアルカリ性溶液に浸してもなかなかウエットエッチングが進行しないという問題があった。例えば、研削研磨後のGaN基板の裏面(Cマイナス面)を50℃、5mol/LのKOH溶液で120minウエットエッチングした場合でも、光取り出しに有効な大きさではない微小な六角錐状突起が多く存在し、またエッチングされずに残る平坦面も多い。底面と側面のなす角が効率的に光を取り出すことが出来る52〜64°から外れたものも多く形成される。
本発明の目的は、光の取り出し効率の向上に寄与する突起を、光放出面に一様に形成することのできる光半導体素子の製造方法を提供することにある。
上記目的を達成するために、本発明によれば以下のような光半導体素子の製造方法が提供される。すなわち、光放出面に凹凸加工を有する光半導体素子の製造方法であって、光放出面に複数の突起を形成する前処理工程と、光放出面を異方性エッチングする加工工程とを有する製造方法である。前処理工程により突起を形成しておくことにより、加工工程ではこの突起を異方性エッチングにより加工することができるため、光の取り出し効率の向上に寄与し得る形状の突起を、光放出面に一様に形成することが可能になる。
前処理工程で形成する突起は、径が光半導体素子の発光波長よりも大きいことが好ましい。これにより、異方性エッチングにより加工される突起の径を発光波長以上にすることができるため、光の取り出し効率の向上に寄与し得る大きさの突起を形成することができる。
前処理工程では、ドーム形状の突起を形成することができる。ドーム形状の突起はドライエッチングにより形成することができる。ドライエッチングは、光放出面に傷等が存在していてもその影響を受けにくいため、一様に突起を形成することができる。ドライエッチングとしては、光放出面をSiを含むプラズマに曝す方法を用いることができる。Siが付着した位置でエッチングレートが変化するため、Siが光放出面に一様に分散して付着することにより、突起を一様に形成することができる。例えば、Siを含むプラズマを用いた反応性イオンエッチングによりドーム形状の突起を形成することができる。
前処理工程により、例えば、10個/cm以上10個/cm以下の密度で突起を形成することが望ましい。
加工工程は、例えば、アルカリ溶液を用いたウエットエッチングにより、前処理工程で形成した突起を六角錐形状に加工する工程とすることができる。加工工程で形成される突起は、底面と側面とのなす角が52°以上64°以下である場合、光の取り出し効率に寄与し得るため望ましい。
光放出面は、AlInGa1−x−yN(0≦x≦1、0≦y≦1、0≦x+y≦1)で表される窒化物系半導体で形成されているものを用いることができる。
本発明の光半導体素子の製造方法によれば、光放出面の異方性エッチングによる加工の前に、光放出面の状態に影響を受けにくい方法であらかじめ突起を形成しておくことにより、異方性エッチング工程では、この突起を所定形状に加工することができる。よって、光放出面の傷等が存在しても、一様に所定形状の突起を形成することができ、光の取り出し効率を向上させることができる。
本発明の一実施の形態の光半導体素子を図面を用いて説明する。
本発明では、アルカリ性溶液による光放出面のウエットエッチング処理の前に、予め前処理工程を導入したことにより従来の問題点を解決し、光の取り出し効率の向上に寄与する突起を一様に形成する。前処理工程により、光放出面に、ドライエッチング等、光放出面の傷等の影響を受けにくい所定の方法により、突起をほぼ一様に形成しておくものである。この突起は、後のウエットエッチング工程で所定形状に加工されるため、どのような形状であってもよく、例えばドーム形状に形成することができる。ウエットエッチング工程では、前処理工程で形成した突起を異方性エッチングにより光の取り出し効率に寄与しうる所定形状の突起に加工すればよい。これにより、光の取り出し効率の向上に寄与し得る形状の突起を、光放出面に一様に形成することができる。
また、ウエットエッチング処理にかかる時間を短縮することにより、全工程に要する時間短縮を実現する。
まず、本発明の実施形態の製造方法で製造される光半導体素子の構造について図1を用いて説明する。この光半導体素子は、導電性の基板10と、基板10の一方の面に搭載された半導体積層膜20と、基板10の他方の面11に搭載されたn型電極71と、半導体積層膜20に搭載されたp型電極72とを備えて構成される。半導体積層膜20は、基板10側から順に積層されたn型半導体層21、活性層22、p型半導体層23を含んでいる。
基板10の面11は、光放出面であり、微小な突起が一様に形成されている。一様に形成された微小な突起は、六角錐状突起であり、光放出面の光取り出し効率を向上させている。六角錐状突起の大きさは、光取り出し効率を向上させるために光の波長以上であることが好ましく、より好ましくは1μm以上である。しかし、大きすぎるとn型電極71の密着力低下の原因となり得るため、この観点では六角錐状突起の大きさは3μm以下の範囲であることが好ましい。ただし、n型電極71の密着性向上を下地層を配置する等の他の手段によって解決することも可能である。その場合には、六角錐状突起の大きさを3μm以下に限定する必要はない。
六角錐状突起は、底面に対する側面の角度が効率よく光を取り出すことができる52°以上64°以下の範囲であることが望ましい。
基板10は、例えばn型GaN基板を用いることができ、この場合半導体積層膜20が搭載されている面がCプラス面(Ga面)、裏面側の光放出面11をCマイナス面とする。n型半導体層21、活性層22およびp型半導体層23の各層は、AlInGa1−x−yN(0≦x≦1、0≦y≦1、0≦x+y≦1)で表される窒化物系半導体からなり、n型ドーパントとしてSi、p型ドーパントとしてMg等が添加されている。n型電極71およびp型電極72は、単層又は多層の金属層により構成する。なお、半導体積層膜20の構成は、上記構成に限られるものではなく、発光効率を向上させるために電流拡散層、クラッド層、コンタクト層などを任意に挿入することも可能である。活性層22を多層膜(多重量子井戸構造)で構成することも可能である。
基板10としては、n型GaN基板に限定されるものではなく、成長基板の光吸収による光半導体素子の出力低減を阻止する目的で、低濃度ドープ(n型)GaN基板やノンドープGaN基板を用いることも可能である。
つぎに、本実施形態の光半導体素子の製造方法について図2(a)、図3−1(a)〜(c)、図3−2(d)〜(f)および図4を用いて説明する。
(1)半導体層の成長工程201(図2)
まず、図2の半導体成長工程201として、図3−1(a)のように基板10の上に半導体積層膜20を形成する。例えば、基板10として、n型GaN単結晶基板を用い、そのCプラス面に、MOCVD法等の公知の成長方法により、n型半導体層21、活性層22およびp型半導体層23の各層を順次エピタキシャル成長させる。このとき、基板10は、次工程で薄片化するので、厚い基板を用いることができる。
成長方法および成長基板の種類は、半導体積層膜20をエピタキシャル成長できるものであればよく、公知の技術および材料を用いることができる。例えば成長方法としては、MOCVDの他、MBE、HVPE等を用いることができる。
(2)薄片化工程(研削・研磨)202
次に、研削や研磨により、基板10を所定の厚みまで薄片化する。例えば、図3−1(b)のように半導体積層膜の上面側をサンプルホルダー30にワックス40等の固定手段により固定し、基板10の裏面(Cマイナス面)を研削・研磨する。例えば100μmまで研削により薄片化した後、研磨により鏡面とする。
基板10を薄片化する方法としては、研削・研磨等による機械加工の他にドライエッチングやウエットエッチングによる手法を用いることができる。ドライエッチングやウエットエッチングは、薄片化する材料の化学的な性質により設定すべき条件がそれぞれ異なる。
なお、薄片化後の基板10の厚みは、目的に応じて任意でよく、必要のない場合は薄片化工程202を省略することも可能である。成長基板10の光吸収および機械的強度を考慮した場合、半導体積層膜20と基板10の合計厚みが50〜200μmであることが望ましい。さらには、1cm−1以下の吸光係数を有する低濃度ドープ(ノンドープ)GaN成長基板を用い、成長基板の厚みを100um以下まで薄片化すると、凹凸加工して得られる光半導体素子の発光出力および発光効率の向上の面で最も好ましい。
(3)前処理工程203
薄片化工程202が終了した基板10の裏面(研削・研磨をおこなった面)は、本実施形態の光半導体素子の光放出面11となる。前処理工程203では、図3−1(c)のように、光放出面11に対してドライエッチング、例えば、反応性イオンエッチング(RIE)を行う。このとき、RIEのプラズマ雰囲気60にSiを添加することにより、図4(a)のように光放出面11にドーム状突起401を一様に形成することができる。その理由は、Si原子が分散して光放出面11に付着し、Si原子は、付着した部分の基板10と反応ガスとの反応を妨げ、エッチングレートを低下させるためである。これにより、Si原子の付着部分が周囲よりも残存し、ドーム状突起401となる。ガス中のSi原子の濃度等のドライエッチング条件を調節することにより、光放出面11に一様にドーム状突起401を形成することができる。
雰囲気中にSiを添加する方法としては、反応ガス中にSiを含むガスを添加する方法のみならず、RIEの処理対象である基板10の周辺にSiを含む材料を配置する方法も有効である。例えば、図3−1(c)のように半導体積層膜20付き基板10を固定する保持基板50として、Si基板やSiC基板を用いることによりプラズマ処理中の雰囲気にSiを添加することが可能である。なお、前処理工程203において基板10を固定する保持基板50は、薄片化工程202で基板10を固定したサンプルホルダー30をそのまま用いることが可能である。この場合、サンプルホルダー30としてSi基板やSiC基板を用いることにより、Siをプラズマ処理雰囲気に添加できる。
この前処理工程203のドライエッチングは、物理的エッチングを含んでいるため、薄片化工程202の研削・研磨によって光放出面11に生じた傷の影響を受けにくい。このため、ドーム状突起401は、基板10の面内で、ほぼ均一な大きさ、形状、密度のドーム状突起で形成される。
プラズマ処理(RIE)の条件は、形成されるドーム状突起401の基部(主平面内)の径Rが、光半導体素子の発光波長λ以上、好ましくは発光波長の2倍以上となるように設定することが望ましい。
このように設定する理由は以下の通りである。ドーム状突起401は、図4(a)〜(c)に示したように、この後のウエットエッチング工程204により六角錐状突起に加工されるため、ドーム状突起401と六角錐状突起とはほぼ一対一で対応することが発明者らの研究により明らかになっている。このため、ドーム状突起401の径Rは、この後のウエットエッチング工程204で形成される六角錐状突起403の基部の径にほぼ対応する。基板10がGaN単結晶である場合、六角錐状突起403の側面の稜と底面のなす角はGaN単結晶の結晶異方性により58.4°と定まる。実際には、結晶異方性以外の影響も受けるため58.4°を中心とした分布を持った角度となる。したがって、ドーム状突起401の径Rが、光半導体素子の発光波長以上、好ましくは1μm以上であり、高さHが発光波長λ以上であって、好ましくはH≧(λ/2)・tanα(ただし52°≦α≦64°)、さらに好ましくは、H≧(R/2)・tanα(ただし52°≦α≦64°)となるように形成することにより、光の取り出し効率に寄与しうる光の波長以上の径を有し、かつ、側面の角度が効率よく光を取り出すことができる52〜64°の範囲の六角錐状突起を高い確率で形成することが可能になる。
具体的にはドーム状突起401は、光半導体素子の発光波長が450nmである場合、基部の径が0.45μm以上であり、好ましくは1μm以上である。
また、ドーム状突起401の密度は、10個/cm以上10個/cm以下であることが好ましく、より好ましくは2×10個/cm程度である。
前処理工程203で形成されたドーム状突起401の径Rおよび密度は、例えば、走査型電子顕微鏡(SEM)や原子間力顕微鏡(AFM)による観察により確認することができる。
プラズマ処理(RIE)条件としては、例えば、反応ガスとして、Cl、BCl、CF、CClのいずれか、またはこれらの混合ガスを用い、プロセス圧力0.1Pa以上3Pa以下(好ましくは0.5Pa以上1Pa以下)、アンテナ出力100W、バイアス出力50W、C1ガス流量20sccm、処理時間240secに設定する。この条件により、基部の主平面方向の径Rが1μm前後のドーム状突起401を10〜10個/cm程度の密度で光放出面11に形成することが可能である。
(4)ウエットエッチングによる凹凸加工工程204
前処理によりドーム状突起401が形成された基板10をウエットエッチングし、光放出面11に六角錐状突起を均一かつ密に形成する。例えば、ウエットエッチング溶液3としてアルカリ性溶液を用い、図3−2(d)のように半導体積層膜20付き基板10を浸すことにより本工程204を行う。
本工程204では、前記工程203で形成したドーム状突起401(図4(a))を起点にアルカリ性溶液による異方性エッチングが行われる。異方性エッチングは図4(b)のようにエッチャント(アルカリ性溶液)に対して安定な面404(AlInGaNでは{10−1−1}面)が順々に表出することで進行し、隣のドーム状突起401の安定な面404とぶつかるとエッチングの進行が極度に遅くなる。これにより、図4(c)および図5(a)、(b)のように、ドーム状突起401ごとに六角錐状突起403が形成され、面404が六角錐状突起の側面となる。このとき、ドーム状突起401は光放出面上に均一かつ10〜10個/cmと密に分布しているため、ドーム状突起401の基部の径Rと六角錐状突起403の基部の径R’はほぼ対応する。また、六角錐状突起403の高さH’は、六角錐状突起403ごとに多少のばらつきはあるが、結晶構造に依存して決定する高さ(R’/2)tan58.4°を中心に分布する。
アルカリ性溶液としては、例えばKOH溶液を用いるが、これに限らずNaOH溶液等を用いることも可能である。
ウエットエッチング条件は、光の取り出し効率に寄与しうる大きさの六角錐状突起401が形成される条件に設定する。KOH溶液を用いる場合、エッチングレートは、KOH溶液の濃度、温度に依存する。濃度が高いほどエッチングレートも早いが、濃度を所定の値以上にしてもある程度以上エッチングレートは大きくならない傾向がある。例えば、50℃の場合、約5mol/Lでエッチングレートは最高となる。最終的に形成される六角錐状突起403の大きさや形状は、エッチング時の温度や時間によっても異なる。
具体的には、例えばウエットエッチング条件を50℃、5mol/LのKOH溶液中に120min、半導体積層膜20付き基板10を浸すという条件に設定することができる。これにより、同程度の大きさ、形状を有する六角錐状突起403を光放出面11内で均一かつ密に形成することができる。また、この条件でエッチングした場合、光取り出し効率を向上させ得る、光の波長以上であって、1μm以上の六角錐状突起403であって、n型電極71の密着性を低下させにくい3μm以下の六角錐状突起403を形成することができる。
KOH溶液によるウエットエッチングは、GaN結晶のCマイナス面にのみ作用するため、最表面がCプラス面を有する半導体積層膜20の表面には影響を与えない。しかし、半導体層の結晶性が悪く一部Cマイナス面が表出していたり、本工程よりも前にアルカリ性溶液に侵食されやすい電極を半導体積層膜20上に形成する場合は、基板10の裏面(光放出面11)を除いて耐アルカリ性保護膜で被覆することができる。
(5)素子化工程205
つぎに、半導体積層膜20付き基板10をアルカリ性溶液から取り出し、素子化を行う。具体的には、図3−2(e)のように、半導体積層膜20の表面にp型電極72を形成し、基板10の光放出面11にn型電極71を形成する。その後、図3−2(f)のように半導体積層膜20付き基板10を細分化し、個々の光半導体素子を完成させる。
電極71、72の構成および成膜、ならびに、細分化手法は、公知の技術を適用できる。例えば、各電極材料は各種金属や導電性透明酸化物膜(透明電極)等を使用してもよい。透明電極を用いる場合は、その上にワイヤボンド用のボンディングパットを形成するのが好ましい。また、光を効率的に反射する材料を電極材料に用い、反射電極としてもよい。電極形成は、蒸着やスパッタ等の成膜方法を用いることができる。細分化手法としては、ダイシングやスクライブ/ブレイク等各種、公知の技術を適用できる。
上述してきたように、本実施の形態によれば、ウエットエッチング工程204の前処理工程203を導入することにより、あらかじめドーム状突起401を一様かつ密に形成することができる。これにより、ウエットエッチング工程では、ドーム状突起401を六角錐状突起403に加工することにより、光の取り出し効率に寄与しうる大きさの六角錐状突起403を密度高く形成することができる。よって、光の取り出し効率の高め、発光出力の大きい光半導体素子を提供することができる。
また、六角錐状突起403の分布を光放出面11の面内で、再現性よく、均一に形成できるため、製造歩留まりを向上させることができる。
さらに、予めドーム状突起401を形成しておくため、ウエットエッチングにかかる時間を短縮することができ、結果として、全体の製造時間を短縮でき、製造効率を向上させることができる。
なお、本実施の形態では、基板10として、GaN基板を用い、薄片化した基板10のCマイナス面を光放出面11として、六角錐状突起403を形成したが、基板10としては、サファイア、SiC等のように半導体積層膜20をエピタキシャル成長させることができる他の基板を用いることも可能である。サファイアやSiC等の基板10として用いた場合、前処理工程203によってドーム状突起401を形成することができないため、薄片化工程202に代えて、基板10を剥離または除去する工程を行う。例えば、レーザーリフトオフ、研削、ウエットエッチング、ドライエッチング等の手法を用いて基板10を剥離または除去する。これにより、半導体積層膜20のn型半導体層21のCマイナス面が表出するので、この面に対して前処理工程203を行ってドーム状突起401を形成する。なお、基板10を剥離または除去する場合は、剥離・除去後の半導体積層膜20の機械的強度を保つために、半導体積層膜20を金属等の接着層を介してSi基板等の支持基板に接着するメタルボンディング技術を適用することができる。
基板10として、低濃度ドープGaN基板等の絶縁性基板を用いることも可能である。この場合は、基板10にn型電極71を搭載することができないので、ドライエッチング等の手法を用い半導体積層膜20の表面に、n型半導体層21まで達する凹部を設ける。該凹部から露出するn型半導体層21上にn型電極71およびnパット等を形成する。これにより、半導体積層膜20にn型電極71およびp型電極72を備えた横型もしくはフリップチップ型の光半導体素子の構成とすることができる。
本実施の形態の製造方法は、光半導体素子全般、特に窒化物系光半導体素子に適用することができる。
以下、本発明の実施例について説明する。
本実施例で製造した光半導体素子の構成および製造方法は、上述した本実施の形態の図1の光半導体素子構成および図2(a)の各製造工程と同様である。
まず、基板10として、n型GaN単結晶基板を用い、そのCプラス面に、MOCVD法等の公知の成長方法により、AlInGa1−x−yN(0≦x≦1、0≦y≦1、0≦x+y≦1)で表される窒化物半導体からなり、n型ドーパントとしてSi等が添加されているn型半導体層21、活性層22およびp型ドーパントとしてMg等が添加されているp型半導体層23を順次エピタキシャル成長させた(図2の工程201)。図3−1(a)のように層21、層22、層23の3層からなる半導体積層膜20が搭載された基板10を光半導体エピウエハと呼ぶ。
光半導体エピウエハの半導体積層膜20の上面を図3−1(b)のようにサンプルホルダー30にワックス40等により固定し、成長基板10の裏面(Cマイナス面)を研削して100μmまで薄片化し、研磨により鏡面とした(薄片化工程202)。
次に、サンプルホルダー30を外し、Si基板を保持基板50として固定した。成長基板10の裏面(Cマイナス面)をRIEでプラズマ処理した(前処理工程203)。保持基板50としてSi基板を用いているため、RIE中に保持基板50からSi原子が雰囲気中に放出され、Siを含む雰囲気中でRIEを行うことができた。RIEの条件は、反応ガス種Cl、C1ガス流量20sccm、プロセス圧力0.1〜3Pa(好ましくは0.5〜1Pa)、アンテナ出力100W、バイアス出力50W、処理時間240secとした。
これにより、基板10の裏面にはドーム状突起が形成された。得られた試料のSEM写真を図6(a−1)に示す。図6(a−1)の試料は、上記RIE条件によりプラズマ処理したものである。
また、保持基板50にAl基板を用い、雰囲気中にSiを添加せずに前処理工程203を行った試料の写真を図6(b−1)に示す。
本実施例の図6(a−1)に示した試料は、成長基板10の裏面(Cマイナス面)にドーム状突起401が形成されていた。その大きさ、形状、密度は、主平面内でほぼ均一であり、研削・研磨による傷の影響はみられなかった。具体的には、径が1μm前後のドーム状突起401が、10〜10個/cm程度の密度で形成されており、後の凹凸加工204により、光の放出効率の向上に寄与しうる六角錐状突起に加工するに適した形状となっていた。
発明者らの実験によれば、ドーム状突起401の大きさが幅0.5〜1.5μm、高さ0.3〜0.6μm、密度が2×10個/cm程度で形成された状態が後の凹凸加工工程204を行うのに好ましい。
一方、Siを添加することなく前処理工程203を行った図6(b−1)の試料は、突起は形成されたものの、形成された突起の基部の径が小さく、図6(a−1)の試料と比較して針状に近い形状であった。
次に、図6(a−1)、(b−1)の光半導体エピウエハをアルカリ性溶液に浸し、ウエットエッチングすることにより、成長基板10の裏面(Cマイナス面)に凹凸加工工程204を行った。具体的には50℃、5mol/LのKOH溶液中に120min、光半導体エピウエハを浸した。得られた試料のSEM写真を図6(a−2)、(b−2)にそれぞれ示す。
前処理工程203でSiを添加した図6(a−1)の試料は、図6(a−2)からわかるように、成長基板10の裏面(Cマイナス面)にほぼ同じ大きさ、形状を有する六角錐状突起が、面内で均一かつ密に形成されていた。その大きさは、基部の径が0.5〜1.5μmであり、発光波長(450nm)よりも大きかった。また、形成された六角錐状構造物の形状については、側面と底面の成す角45〜65°の範囲で分布し、約58°を有するものが最も多かった。このため、六角錐状突起のほとんどは、側面と底面のなす角が光の取り出し効率に寄与しうる52〜64°の範囲に収まっていた。よって、六角錐状突起のほとんどが、光の取り出し効率を向上させ得る形状であった。
一方、Siを添加せずに前処理工程203を行った図6(b−2)の試料は、前処理工程203で形成された突起の径が小さかったために、形成された六角錐状突起も小さいものが多かった。また、図6(a−2)の試料と比較して、発光波長よりも十分に大きな六角錐状突起は少なかった。
これらのことから、凹凸加工工程204でウエットエッチングにより発光波長よりも十分に大きい六角錐状突起を均一に分布させるには、前処理工程203のプラズマ処理時にSiを含む雰囲気中で行うことが好適であることが明らかになった。
この後、半導体エピウエハをアルカリ性溶液から取り出し、素子化を行った(工程205)。具体的には、半導体積層膜20表面および凹凸加工された成長基板10の裏面にそれぞれp型電極72、n型電極71を形成後、スクライブ/ブレイク等の既存の手法を用いて個々の光半導体素子に細分化した。
(比較例)
比較例として、図2(b)に示したように前処理工程203を行わず、他の工程201、202、204、205は、実施例と同様にして比較例の試料を作製した。凹凸加工工程204終了後の成長基板10の裏面のSEM写真を図7に示す。六角錐状突起が形成されていない平坦な領域が存在し、一様に六角錐状突起を形成することができなかった。また、六角錐状突起の大きさにばらつきがあり、頂点がつぶれているなど形状にもばらつきがあった。さらに、六角錐状突起の底面と側面のなす角が30°から40°であるものがほとんどであり、光の取り出し効率向上に寄与することができないものが多かった。
本実施の形態の製造方法で製造する光半導体素子の断面図。 (a)本実施の形態の製造方法の工程を示す説明図。(b)比較例の製造方法の工程を示す説明図。 (a)〜(c)本実施の形態の半導体成長工程、薄片化工程および前処理工程をそれぞれ説明する説明図。 (d)〜(f)本実施の形態の凹凸加工工程、素子化工程(電極形成工程およびチップ細分化工程をそれぞれ説明する説明図。 (a)本実施の形態の製造方法において、前処理工程で形成されるドーム状突起401を示す説明図、(b)および(c)凹凸加工工程でドーム状突起401がウエットエッチングにより六角錐状突起403に加工される状態を示す説明図。 本実施の形態の凹凸加工工程で形成される六角錐状突起403の(a)上面図、(b)断面図。 (a−1)本実施例でSiを添加した雰囲気でRIE(前処理)工程を行った試料のSEM写真、(b−1)本実施例でSiを添加しない雰囲気でRIE(前処理)工程を行った試料のSEM写真、(a−2)および(b−2)上記(a−1)および(b−1)の試料をウエットエッチング(凹凸加工工程)した試料のSEM写真。 比較例の凹凸加工工程後の試料のSEM写真。
符号の説明
10…基板、11…光放出面、20…半導体積層膜、21…n型半導体層、22…活性層、23…p型半導体層、71…n型電極、72…p型電極、30…サンプルホルダー、40…ワックス、60…プラズマ雰囲気、401…ドーム状突起、403…六角錐状突起、404…エッチング面。

Claims (10)

  1. 光放出面に凹凸を有する光半導体素子の製造方法であって、
    前記光放出面に複数の突起を形成する前処理工程と、
    前記光放出面を異方性エッチングする加工工程とを有することを光半導体素子の製造方法。
  2. 請求項1に記載の光半導体素子の製造方法において、前記前処理工程で形成する突起は、径が該光半導体素子の発光波長よりも大きいことを特徴とする光半導体素子の製造方法。
  3. 請求項1または2に記載の光半導体素子の製造方法において、前記前処理工程は、前記突起としてドーム形状の突起を形成することを特徴とする光半導体素子の製造方法。
  4. 請求項1ないし3のいずれか1項に記載の光半導体素子の製造方法において、前記前処理工程は、前記光放出面をドライエッチングする工程であることを特徴とする光半導体素子の製造方法。
  5. 請求項4に記載の光半導体素子の製造方法において、前記前処理工程は、前記光放出面をSiを含むプラズマに曝すことにより前記突起を形成する工程であることを特徴とする光半導体素子の製造方法。
  6. 請求項5に記載の光半導体素子の製造方法において、前記前処理工程は、Siを含むプラズマを用いた反応性イオンエッチングであることを特徴とする光半導体素子の製造方法。
  7. 請求項1ないし6のいずれか1項に記載の光半導体素子の製造方法において、前記前処理工程は、10個/cm以上10個/cm以下の密度で前記突起を形成することを特徴とする光半導体素子の製造方法。
  8. 請求項1ないし7のいずれか1項に記載の光半導体素子の製造方法において、前記加工工程は、アルカリ溶液を用いたウエットエッチングにより、前記前処理工程で形成した突起を六角錐形状に加工する工程であることを特徴とする光半導体素子の製造方法。
  9. 請求項1ないし8のいずれか1項に記載の光半導体素子の製造方法において、前記加工工程で形成される突起は、底面と側面とのなす角が52°以上64°以下であることを特徴とする光半導体素子の製造方法。
  10. 請求項1ないし9のいずれか1項に記載の光半導体素子の製造方法において、前記光放出面は、AlInGa1−x−yN(0≦x≦1、0≦y≦1、0≦x+y≦1)で表される窒化物系半導体で形成されていることを特徴とする光半導体素子の製造方法。
JP2008080660A 2008-03-26 2008-03-26 光半導体素子の製造方法 Active JP5234454B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008080660A JP5234454B2 (ja) 2008-03-26 2008-03-26 光半導体素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008080660A JP5234454B2 (ja) 2008-03-26 2008-03-26 光半導体素子の製造方法

Publications (2)

Publication Number Publication Date
JP2009238879A true JP2009238879A (ja) 2009-10-15
JP5234454B2 JP5234454B2 (ja) 2013-07-10

Family

ID=41252508

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008080660A Active JP5234454B2 (ja) 2008-03-26 2008-03-26 光半導体素子の製造方法

Country Status (1)

Country Link
JP (1) JP5234454B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010118431A (ja) * 2008-11-12 2010-05-27 Stanley Electric Co Ltd 光半導体装置及びその製造方法
JP2011181834A (ja) * 2010-03-03 2011-09-15 Toshiba Corp 半導体発光素子およびその製造方法
EP2525420A3 (en) * 2011-05-16 2013-09-04 Kabushiki Kaisha Toshiba Semiconductor light emitting device
US8822247B2 (en) 2011-03-07 2014-09-02 Stanley Electric Co., Ltd. Optical semiconductor element and manufacturing method of the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003015143A1 (fr) * 2001-08-01 2003-02-20 Nagoya Industrial Science Research Institute Film semi-conducteur en nitrure du groupe iii et son procede de production
JP2007165409A (ja) * 2005-12-09 2007-06-28 Rohm Co Ltd 半導体発光素子及び半導体発光素子の製造方法
WO2008020819A1 (en) * 2006-08-16 2008-02-21 Tinggi Technologies Private Limited Improvements in external light efficiency of light emitting diodes

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003015143A1 (fr) * 2001-08-01 2003-02-20 Nagoya Industrial Science Research Institute Film semi-conducteur en nitrure du groupe iii et son procede de production
JP2007165409A (ja) * 2005-12-09 2007-06-28 Rohm Co Ltd 半導体発光素子及び半導体発光素子の製造方法
WO2008020819A1 (en) * 2006-08-16 2008-02-21 Tinggi Technologies Private Limited Improvements in external light efficiency of light emitting diodes

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010118431A (ja) * 2008-11-12 2010-05-27 Stanley Electric Co Ltd 光半導体装置及びその製造方法
JP2011181834A (ja) * 2010-03-03 2011-09-15 Toshiba Corp 半導体発光素子およびその製造方法
US8314437B2 (en) 2010-03-03 2012-11-20 Kabushiki Kaisha Toshiba Semiconductor light emitting device and method for manufacturing the same
US8809833B2 (en) 2010-03-03 2014-08-19 Kabushiki Kaisha Toshiba Semiconductor light emitting device and method for manufacturing the same
US8822250B2 (en) 2010-03-03 2014-09-02 Kabushiki Kaisha Toshiba Semiconductor light emitting device and method for manufacturing the same
US9018665B2 (en) 2010-03-03 2015-04-28 Kabushiki Kaisha Toshiba Semiconductor light emitting device and method for manufacturing the same
US8822247B2 (en) 2011-03-07 2014-09-02 Stanley Electric Co., Ltd. Optical semiconductor element and manufacturing method of the same
EP2525420A3 (en) * 2011-05-16 2013-09-04 Kabushiki Kaisha Toshiba Semiconductor light emitting device
EP2879193A1 (en) * 2011-05-16 2015-06-03 Kabushiki Kaisha Toshiba Semiconductor light emitting device
US9082931B2 (en) 2011-05-16 2015-07-14 Kabushiki Kaisha Toshiba Semiconductor light emitting device
US9299889B2 (en) 2011-05-16 2016-03-29 Kabushiki Kaisha Toshiba Semiconductor light emitting device
US9368682B2 (en) 2011-05-16 2016-06-14 Kabushiki Kaisha Toshiba Semiconductor light emitting device

Also Published As

Publication number Publication date
JP5234454B2 (ja) 2013-07-10

Similar Documents

Publication Publication Date Title
TWI362761B (ja)
KR100905977B1 (ko) 광전자 적용 기판 제조방법
JP5719493B2 (ja) 表面粗化による高効率の(B,Al,Ga,In)Nベースの発光ダイオード
US9660142B2 (en) Light emitting diode with nanostructured layer and methods of making and using
JP5117596B2 (ja) 半導体発光素子、ウェーハ、および窒化物半導体結晶層の製造方法
TWI407491B (zh) 分離半導體及其基板之方法
TW201103164A (en) Semiconductor optoelectronic structure of increased light extraction efficiency and fabricated thereof
JP5234454B2 (ja) 光半導体素子の製造方法
JPWO2014057591A1 (ja) 半導体発光素子及びその製造方法
JP2018536618A (ja) 結晶基板上で半極性窒化層を得る方法
US9269855B2 (en) Method for manufacturing high efficiency light-emitting diodes
JP2006066442A (ja) 半導体素子用単結晶サファイア基板とその製造方法及び半導体発光素子
US20130015480A1 (en) Semiconductor light emmiting device
JP6498319B2 (ja) 窒素化合物半導体デバイスの製造方法
CN112993116A (zh) 发光器件制作方法、发光器件以及显示器件
US7446346B2 (en) Semiconductor substrate for optoelectronic components and method for fabricating it
JP2010263043A (ja) Iii族窒化物半導体層貼り合わせ基板およびその製造方法、ならびにiii族窒化物半導体デバイス
JP5702165B2 (ja) 表面粗化による高効率窒化ガリウムベースの発光ダイオード
US10937927B2 (en) Group III nitride light-emitting element and method for producing the light-emitting element
CN101604721A (zh) 经表面粗化的高效(B,Al,Ga,In)N基发光二极管
US8658446B2 (en) Method for fabricating semiconductor substrate for optoelectronic components
US8043878B2 (en) Method for manufacturing high efficiency light-emitting diodes
Shen et al. Enhancement in external quantum efficiency of 365 nm vertical-type ultraviolet light-emitting diodes with embedded oxide structure
TW201517303A (zh) 垂直導通式發光二極體之製造方法
KR20140133662A (ko) 투명 전극을 포함하는 발광 소자 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110316

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120815

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120821

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121018

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130226

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130315

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5234454

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160405

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250