Nothing Special   »   [go: up one dir, main page]

JP2009231597A - 電子装置 - Google Patents

電子装置 Download PDF

Info

Publication number
JP2009231597A
JP2009231597A JP2008076179A JP2008076179A JP2009231597A JP 2009231597 A JP2009231597 A JP 2009231597A JP 2008076179 A JP2008076179 A JP 2008076179A JP 2008076179 A JP2008076179 A JP 2008076179A JP 2009231597 A JP2009231597 A JP 2009231597A
Authority
JP
Japan
Prior art keywords
connection end
electronic device
substrate
connection
circuit component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008076179A
Other languages
English (en)
Inventor
Kenji Koyae
健二 小八重
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2008076179A priority Critical patent/JP2009231597A/ja
Priority to US12/408,749 priority patent/US20090236127A1/en
Publication of JP2009231597A publication Critical patent/JP2009231597A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/0775—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
    • H01L2224/81903—Pressing the bump connector against the bonding areas by means of another connector by means of a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】導電性部材による複数の接続箇所の相互間でのショートを確実に回避する。
【解決手段】回路を内蔵しバンプ１１１を有する回路部品１１０と、バンプ１１１と電気的に接続される接続端１２２ａを有するアンテナパターン１２２がベース１２１の表面に設けられた配線基板１２０と、回路部品１１０を配線基板１２０の表面に固定するとともに、各バンプ１１１と各接続端１２２ａとを電気的に接続した導電性接着剤１３０と、各接続端１２２ａからはみ出た導電性接着剤１３０を、各々自己の方へと誘導する貫通孔部分１２３および窪み部分１２４とを備えた。
【選択図】 図１

Description

本件は、回路を内蔵した回路部品が配線基板に実装されてなる電子装置に関する。
従来、リーダライタに代表される外部機器と、電波によって非接触で情報のやり取りを行なう種々のＲＦＩＤ（Ｒａｄｉｏ＿Ｆｒｅｑｕｅｎｃｙ＿ＩＤｅｎｔｉｆｉｃａｔｉｏｎ）タグが広く用いられている。このようなＲＦＩＤタグの多くは、プラスチック等からなるベース上に電波通信用のアンテナパターンが設けられた配線基板に、このアンテナパターンを介して上記のような外部機器と通信を行う回路を内蔵した回路部品が実装された構造を有している。また、アンテナパターンと、回路部品に内蔵された回路との接続は、回路部品に設けられ、内蔵された回路に電気的に繋がれた微小端子であるバンプと、アンテナパターン側の接続端との電気的な接続によって行われる。
従来、バンプと接続端との電気的な接続は、バンプが接続端に接触するように回路部品を配線基板上に配置してから、この回路部品を配線基板に所定の圧力で押し付けるいわゆる圧接工法によって行われている（例えば、特許文献１参照）。ここで、近年、上記のような回路部品の小型化が急速に進み、小型の回路部品に設けられるバンプが非常に微細なものとなってきている。その結果、上記の圧接工法においては、微細なバンプを接続端に、非常に低荷重で圧接することが求められるようになっている。しかし、これまでの圧接工法では、この低荷重を安定させるのが難しく、この困難さに起因した接触不良等の問題が起きるようになってきている。
特に、上記のＲＦＩＤタグでは、アンテナパターンが、アルミニウムのパターンで形成されることがあるが、アルミニウムのパターンは表面酸化により電気的な接続性が低下しやすく、上記のような問題が生じやすい。このため、ＲＦＩＤタグでは、上記の圧接工法において、接続端に良好に接続するための低荷重に対するマージンが狭く、良好な接続を実現するための特別な設備が必要となる等といったコストアップ要因が生じている。
ところで、２つの導体どうしを電気的に良好に接続させる技術の一例として、導体間に挟まれた時にその挟んだ導体どうしを結ぶ挟み方向にのみ導電する異方性導電樹脂で２つの導体どうしを接着するという技術が知られている。このような異方性導電樹脂を用いた技術によれば、表面酸化等に起因して電気的な接続性の低下が生じていたとしても、その低下を異方性導電樹脂によって補うことができる。また、回路部品の多くは複数のバンプを有しており、回路部品の配線基板への搭載によって複数のバンプと複数の接続端との一対一の電気的な接続による複数の接続箇所が形成される。このとき、これら複数の接続箇所の間では、ショートが回避されている必要がある。ここで、異方性導電樹脂では上記の挟み方向にのみ導電性が存在するので、例えば、異方性導電樹脂が接続箇所を包含するような大まかな接着を行ったとしても、接続箇所の相互間での絶縁性を保持したままで、各接続箇所の接続を実現することができる。このように、異方性導電樹脂による接着には、接続箇所の間でのショートを回避した接続を簡単に行えるという利点もある。
ここで、異方性導電樹脂では、上記の挟み方向での導電性が、樹脂中に分散された導電粒子によって実現されている。その結果、このような技術による導体間の接続では、この導電粒子を介した点接続が支配的となる。このため、上記のような微細なバンプと接続端との接続等のようにもともと接触面積が小さい接続に異方性導電樹脂を用いた接着を適用すると、その小さな接触面積において十分な数の点接続を得られなくなる可能性があり、このような接触面積が小さい接続に異方性導電樹脂を用いた接着を適用することには無理がある。
また、２つの導体間における電気的な接続性を向上させる技術として、例えばハンダペーストや銀ペースト等の導電性接着剤に代表される導電性部材で導体間を接着するという技術も知られている（例えば、特許文献２参照）。この導電性部材でも、接着樹脂に分散された導電粒子によって導電性が実現されているが、この導電粒子が、上記の異方性導電樹脂における導電粒子等に比べて非常に小さな粒子であることから、上記のような接触面積が小さい接続についても良好な接続性を得ることができる。ただし、異方性導電樹脂のように導電性についての異方性は持っていないので、上記のように複数のバンプを導体パターンに接続する場合には、複数の接続箇所の相互間でのショートを回避するために、接着を各接続箇所に限定して行う必要がある。しかしながら、上記のような回路部品の小型化においては、個々のバンプが微細化されているだけでなくバンプ間の間隔も狭くなっており、接続箇所の間でのショートを回避した接着が難しくなっている。
そこで、例えば、配線基板において、各々がバンプと接続される各接続端の間に溝や貫通孔を設け、これらの溝や貫通孔に導電性部材が進入し難いとの考えに基づいて、各接続箇所における導電性部材どうしを分離するという技術が提案されている（例えば、特許文献３参照）。
また、例えば、回路部品が配線基板に搭載されたときの回路部品と配線基板との間隔が広くなるように、回路部品に設けられるバンプの、この回路部品からの突出量を多くして、各接続箇所における導電性部材が、回路部品に押されて周辺に広がる量を抑えることで、そのような導電性部材どうしの接触を回避するという技術が提案されている（例えば、特許文献４参照）。
特開平６−２３２２０４号公報 特開平１０−４１２２号公報 特開２００５−１５０６５２号公報 特開２００１−１０２７１５号公報
しかしながら、各接続端の間に溝や貫通孔を設ける技術や、回路部品に設けられるバンプの突出量を多くするという上記の技術では、導電性部材が多い場合等に、接続箇所の間でのショートを回避するために、各接続箇所における導電性部材どうしの接触を確実に回避することが難しいという問題がある。
本件開示の電子装置は、上記事情に鑑み、導電性部材による複数の接続箇所の相互間でのショートを確実に回避することを目的とする。
上記目的を達成する電子装置の基本形態は、
基板と、
上記基板の表面に設けられた、複数の接続端を有する配線パターンと、
回路を内蔵し、この回路との電気的接続に用いられるバンプが表面の所定面に突出した、その所定面を上記基板の上記表面に向けて設置される回路部品と、
上記回路部品のバンプと上記配線パターンの接続端とを電気的に接続すると共にその回路部品を上記基板に固定する導電性部材と、
上記基板上に設けられた、上記接続端からはみ出た導電性部材を自己の方へと誘導することで、その接続端とは別の接続端へのその導電性部材の到達を防ぐ誘導部とを備えたことを特徴とする。
この電子装置の基本形態によれば、上記接続端からはみ出た導電性部材が、上記誘導体の方に誘導されることで、その接続端とは別の接続端へのその導電性部材の到達が防がれる。これにより、導電性部材による複数の接続箇所の相互間でのショートを確実に回避することができる。
以上、説明したように、上記の電子装置の基本形態によれば、各バンプと各接続端との導電性部材による電気的な接続箇所の間でのショートが確実に回避された状態で、回路部品を配線基板に搭載することができる。
ここで、上述した電子装置の基本形態に対し、
「上記誘導体の少なくとも１つが、上記導電性部材が流れ込む窪みが上記基板に開けられてなる基板部分である」という応用形態や、
「上記誘導体の少なくとも１つが、上記導電性部材が流れ込む貫通孔が上記基板に開けられてなる基板部分である」という応用形態は好適である。
これらの好適な応用形態によれば、上記導電性部材を、毛細管現象によって上記窪みや上記貫通孔に引き込むことができるので効果的に誘導することができる。
また、上述した電子装置の基本形態に対し、
「上記誘導体の少なくとも１つが、上記接続端の周囲のうち、別の接続端とは離れる側に設けられたものである」という応用形態も好適である。
この好適な応用形態によれば、複数の接続端それぞれに対応する導電性部材を、互いに離れる方向に誘導できるので、上記回路部品の一層安全性の高い実装が可能となる。
まず、基本形態およびこれらの応用形態に係る電子装置に対する具体的な実施形態である第１実施形態について説明する。
図１は、電子装置に対する具体的な第１実施形態であるＲＦＩＤタグを示す模式図である。
この図１のパート（ａ）には、ＲＦＩＤタグ１００における、回路部品１１０の周辺部分の上面図が示されており、パート（ｂ）には、このＲＦＩＤタグ１００における、パート（ａ）中の切断線Ａ−Ａに沿う断面図が示されている。
この図１に示すＲＦＩＤタグ１００は、リーダライタに代表される外部機器と、電波によって非接触で情報のやり取りを行なうものであり、ＰＥＴフィルムからなるベース１２１上に電波通信用のアンテナパターン１２２が設けられた配線基板１２０に、このアンテナパターン１２２を介して上記のような外部機器と通信を行う回路を内蔵した回路部品１１０が搭載された構造を有している。上記のベース１２１、アンテナパターン１２２、および回路部品１１０は、それぞれ上述の電子装置の基本形態における基板、配線パターン、および回路部品の各一例に相当する。
ここで、回路部品１１０は、各々が上記の回路に電気的に繋がれた４つのバンプ１１１を有しており、また、配線基板１２０上のアンテナパターン１２２は、上記のバンプ１１１の１つと電気的に接続される接続端１２２ａを２つ有している。そして、回路部品１１０に内蔵された回路と、配線基板１２０上のアンテナパターン１２２との電気的な接続は、図１のパート（ａ）に示すように４つのバンプ１１１のうち、対角に位置する２つのバンプ１１１と、各バンプ１１１に対応する位置の接続端１２２ａとの間の電気的な接続によって行われる。上記のバンプ１１１および接続端１２２ａは、それぞれ上述の電子装置の基本形態におけるバンプおよび接続端の各一例に相当する。
さらに、このＲＦＩＤタグ１００では、各バンプ１１１と各接続端１２２ａとの接続が、回路部品１１０を配線基板１２０の表面に固定するとともに、２つのバンプ１１１それぞれと２つの接続端１２２ａそれぞれとを、互いに一対一に電気的に接続した導電性接着剤１３０によって行われている。この導電性接着剤１３０は、上述の電子装置の基本形態における導電性部材の一例に相当する。
ここで、本実施形態では、上記のベース１２１において、図中右側の接続端１２２ａの右側に並んで、この接続端１２２ａから離れた位置に貫通孔が開けられてなる貫通孔部分１２３が設けられ、さらに、図中左側の接続端１２２ａの左側に並んで、この接続端１２２ａから離れた位置に窪みが開けられてなる窪み部分１２４が設けられている。ここで、これらの貫通孔部分１２３および窪み部分１２４のそれぞれが、上述の電子装置の基本形態における誘導体の一例に相当する。また、これらの貫通孔部分１２３および窪み部分１２４は、それぞれ上述の電子装置の応用形態における「貫通孔が上記基板に開けられてなる基板部分」および「窪みが上記基板に開けられてなる基板部分」の各一例に相当する。
回路部品１１０の配線基板１２０への搭載は、配線基板１２０の各接続端１２２ａ上、あるいは回路部品１１０の各バンプ１１１上に導電性接着剤１３０を塗布し、各バンプ１１１と各接続端１２２ａとが一対一に対向するように回路部品１１０を配線基板１２０上に置いて、所定の低荷重で回路部品１１０を配線基板１２０に押し付けることで行われる。このとき、バンプ１１１と接続端１２２ａとの間の導電性接着剤１３０が、回路部品１１０が配線基板１２０に押し付けられることで、接続端１２２ａからはみ出して周辺部分に広がる。ここで、本実施形態では、上記の貫通孔部分１２３や窪み部分１２４が、接続端１２２ａからはみ出した導電性接着剤１３０を毛細管現象によって引き寄せる。その結果、図中右側の接続端１２２ａからはみ出した導電性接着剤１３０の大半は、貫通孔部分１２３によって、その接続端１２２ａの右側に導かれ、図中左側の接続端１２２ａからはみ出した導電性接着剤１３０の大半は、窪み部分１２４によって、その接続端１２２ａの左側に導かれることとなる。これにより、図中右側の接続端１２２ａからはみ出した導電性接着剤１３０と図中左側の接続端１２２ａからはみ出した導電性接着剤１３０とが互いに離されて両者の接触が回避されるので、バンプ１１１と右側の接続端１２２ａとの接続箇所と、バンプ１１１と左側の接続端１２２ａとの接続箇所とのショートを確実に回避することができる。
ここで、上述した電子装置の基本形態に対し、
「上記誘導体の少なくとも１つが、上記基板上に上記接続端とは離れてその接続端に並んで設けられたダミーパターンである」という応用形態は好適である。
この好適な応用形態によれば、パターンを有する基板上の流動体はそのパターンに沿って流れ易いという一般的な性質を利用して、上記導電性部材を効果的に誘導することができる。
以下、基本形態およびこの応用形態に係る電子装置に対する具体的な実施形態である第２実施形態について説明する。
この第２実施形態は、上記の接続端からはみ出した、上記導電性部材の一例である導電性接着剤の導き方が、上述の第１実施形態とは異なる。以下、この第１実施形態との相違点に注目して、第２実施形態を説明する。
図２は、電子装置に対する具体的な第２実施形態であるＲＦＩＤタグを示す模式図である。尚、この図２では、上記の図１に示す構成要素と同等な構成要素が、図１と同じ符号が付されて示されており、以下では、これら同等な構成要素についての重複説明を省略する。
この図２のパート（ａ）には、ＲＦＩＤタグ２００における、回路部品１１０の周辺部分の上面図が示されており、パート（ｂ）には、このＲＦＩＤタグ２００における、パート（ａ）中の切断線Ｂ−Ｂに沿う断面図が示されている。
この図２に示すＲＦＩＤタグ２００では、配線基板２１０のベース２１１においてにおいて、図中右側の接続端１２２ａの右側に並んで、この接続端１２２ａから離れた位置に第１独立ダミーパターン２１２が設けられ、さらに、図中左側の接続端１２２ａの左側に並んで、この接続端１２２ａから離れた位置に第２独立ダミーパターン２１３が設けられている。ここで、これらの第１独立ダミーパターン２１２および第２独立ダミーパターン２１３のそれぞれが、上述の電子装置の基本形態における誘導体の一例に相当する。また、これらの第１独立ダミーパターン２１２と第２独立ダミーパターン２１３とのそれぞれは、上述の電子装置の応用形態におけるダミーパターンの一例に相当する。
第１独立ダミーパターン２１２は、図中右側の接続端１２２ａの右側に配置された孤立パターンであり、パターンが右方向に伸びて下方に折れ曲がり、しばらく下方向に進んだ後に左方向に折れ曲がるというパターン形状を有している。また、第２独立ダミーパターン２１３は、図中左側の接続端１２２ａの右側に配置された孤立パターンであり、十字型のパターン形状を有している。
本実施形態では、パターンを有する基板上の流動体はそのパターンに沿って流れ易いという一般的な性質を利用して、上記の第１独立ダミーパターン２１２や第２独立ダミーパターン２１３が、接続端１２２ａからはみ出した導電性接着剤１３０を引き寄せる。その結果、図中右側の接続端１２２ａからはみ出した導電性接着剤１３０の大半は、第１独立ダミーパターン２１２によって、その接続端１２２ａの右側に導かれ、図中左側の接続端１２２ａからはみ出した導電性接着剤１３０の大半は、第２独立ダミーパターン２１３によって、その接続端１２２ａの左側に導かれることとなる。これにより、図中右側の接続端１２２ａからはみ出した導電性接着剤１３０と図中左側の接続端１２２ａからはみ出した導電性接着剤１３０とが互いに離されて両者の接触が回避されるので、バンプ１１１と右側の接続端１２２ａとの接続箇所と、バンプ１１１と左側の接続端１２２ａとの接続箇所とのショートを確実に回避することができる。
ここで、上述した電子装置の基本形態に対し、
「上記誘導体の少なくとも１つが、上記基板上に上記接続端に続けて設けられたダミー配線である」という応用形態は好適である。
この好適な応用形態によれば、パターンを有する基板上の流動体はそのパターンに沿って流れ易いという一般的な性質を利用するとともに、そのような性質を利用して上記導電性部材を誘導するダミー配線を上記接続端に続けることで、上記導電性部材を一層効果的に誘導することができる。
以下、基本形態およびこの応用形態に係る電子装置に対する具体的な実施形態である第３実施形態について説明する。
この第３実施形態は、上記の接続端からはみ出した、上記導電性部材の一例である導電性接着剤の導き方が、上述の第１実施形態や第２実施形態とは異なる。以下、これら第１実施形態や第２実施形態との相違点に注目して、第３実施形態を説明する。
図３は、電子装置に対する具体的な第３実施形態であるＲＦＩＤタグを示す模式図である。尚、この図３では、上記の図１に示す構成要素と同等な構成要素が、図１と同じ符号が付されて示されており、以下では、これら同等な構成要素についての重複説明を省略する。
この図３のパート（ａ）には、ＲＦＩＤタグ３００における、回路部品１１０の周辺部分の上面図が示されており、パート（ｂ）には、このＲＦＩＤタグ３００における、パート（ａ）中の切断線Ｃ−Ｃに沿う断面図が示されている。
この図３に示すＲＦＩＤタグ３００では、配線基板３１０のベース３１１においてにおいて、図中右側の接続端１２２ａに続けて右方向に延びる第１延長ダミーパターン３１２が設けられ、さらに、図中左側の接続端１２２ａに続けて左方向に延びる第２延長ダミーパターン３１３が設けられている。本実施形態では、第１延長ダミーパターン３１２は、図中右側の接続端１２２ａの右側でパターンが渦巻状に延びたパターン形状を有しており、第２延長ダミーパターン３１３は、図中左側の接続端１２２ａから左側に延びる２本の直線パターンで形成されている。これらの第１延長ダミーパターン３１２および第２延長ダミーパターン３１３のそれぞれが、上述の電子装置の基本形態における誘導体の一例に相当する。また、これらの第１延長ダミーパターン３１２および第２延長ダミーパターン３１３のそれぞれが、上述の電子装置の応用形態におけるダミー配線の一例に相当する。
本実施形態では、パターンを有する基板上の流動体はそのパターンに沿って流れ易いという一般的な性質を利用するとともに、そのような性質を利用して導電性接着剤１３０を誘導する上記の第１延長ダミーパターン３１２や第２延長ダミーパターン３１３を接続端１２２ａに続けることで、それらの第１延長ダミーパターン３１２や第２延長ダミーパターン３１３が、接続端１２２ａからはみ出した導電性接着剤１３０を強力に引き寄せる。その結果、図中右側の接続端１２２ａからはみ出した導電性接着剤１３０の大半は、第１延長ダミーパターン３１２によって、その接続端１２２ａの右側に導かれ、図中左側の接続端１２２ａからはみ出した導電性接着剤１３０の大半は、第２延長ダミーパターン３１３によって、その接続端１２２ａの左側に導かれることとなる。これにより、図中右側の接続端１２２ａからはみ出した導電性接着剤１３０と図中左側の接続端１２２ａからはみ出した導電性接着剤１３０とが互いに離されて両者の接触が回避されるので、バンプ１１１と右側の接続端１２２ａとの接続箇所と、バンプ１１１と左側の接続端１２２ａとの接続箇所とのショートを確実に回避することができる。
ここで、上述した電子装置の基本形態に対し、
「上記誘導体の少なくとも１つが、上記接続端の周囲のうち、別の接続端に向かう側に設けられたものである」という応用形態は好適である。
この好適な応用形態によれば、複数の接続端それぞれに対応する導電性部材どうしの接触を回避しつつも、これらの導電性部材を互いに近付く方向に誘導することで、上記基板上で導電性部材に覆われる部分の面積を抑えることができるので、上記回路部品の効率的な実装が可能となる。
以下、基本形態およびこの応用形態に係る電子装置に対する具体的な実施形態である第４実施形態について説明する。
この第４実施形態は、上記の接続端からはみ出した、上記導電性部材の一例である導電性接着剤の導き方が、上述の第１から第３の各実施形態とは異なる。以下、これらの実施形態との相違点に注目して、第４実施形態を説明する。
図４は、電子装置に対する具体的な第４実施形態であるＲＦＩＤタグを示す模式図である。尚、この図４では、上記の図１に示す構成要素と同等な構成要素が、図１と同じ符号が付されて示されており、以下では、これら同等な構成要素についての重複説明を省略する。
この図４のパート（ａ）には、ＲＦＩＤタグ３００における、回路部品１１０の周辺部分の上面図が示されており、パート（ｂ）には、このＲＦＩＤタグ３００における、パート（ａ）中の切断線Ｄ−Ｄに沿う断面図が示されている。
この図４に示すＲＦＩＤタグ３００では、配線基板４１０のベース４１１においてにおいて、図中右側の接続端１２２ａの左側に並んで、回路部品１１０の下になる位置に円弧状の貫通孔が開けられてなる円弧状貫通孔部分４１２が設けられ、さらに、図中左側の接続端１２２ａの右側に並んで、この接続端１２２ａから離れた位置に円弧状の窪みが開けられてなる円弧状窪み部分４１３が設けられている。本実施形態では、これらの円弧状貫通孔部分４１２および円弧状窪み部分４１３のそれぞれが、上述の電子装置の基本形態における誘導体の一例に相当する。
本実施形態では、上記の円弧状貫通孔部分４１２や円弧状窪み部分４１３が、接続端１２２ａからはみ出した導電性接着剤１３０を引き寄せる。その結果、図中右側の接続端１２２ａからはみ出した導電性接着剤１３０の大半は、円弧状貫通孔部分４１２によって、その接続端１２２ａの右側に導かれ、図中左側の接続端１２２ａからはみ出した導電性接着剤１３０の大半は、円弧状窪み部分４１３によって、その接続端１２２ａの左側に導かれることとなる。これにより、図中右側の接続端１２２ａからはみ出した導電性接着剤１３０と図中左側の接続端１２２ａからはみ出した導電性接着剤１３０とは、互いに近付きながらも互いの接触が回避されるので、バンプ１１１と右側の接続端１２２ａとの接続箇所と、バンプ１１１と左側の接続端１２２ａとの接続箇所とのショートを確実に回避することができる。また、本実施形態では、接続端１２２ａからはみ出した導電性接着剤１３０が、互いに近付く方向に導かれていることから、配線基板４１０上で導電性接着剤１３０に覆われる部分の面積が抑えられることとなり、回路部品１１０が配線基板４１０に効率的に搭載された構造となっている。
尚、上記では、電子装置の一実施形態としてＲＦＩＤタグを例示したが、電子装置はこれに限るものではなく、例えば、携帯電話機やコンピュータ、あるいは一般的な家電製品に搭載される回路基板等のように、回路を内蔵した回路部品が配線基板に実装されてなる一般的な電子装置であっても良い。
また、上記では、電子装置の一実施形態として、回路部品が配線基板に実装されたままむき出しとなっているＲＦＩＤタグを例示したが、電子装置はこれに限るものではなく、例えば、回路部品が配線基板に実装されたものを所定の樹脂材料で被覆したもの等であっても良い。
また、上記では、電子装置の一実施形態として、回路部品と配線基板との間に隙間があるＲＦＩＤタグを例示したが、電子装置はこれに限るものではなく、例えば、回路部品と配線基板との間に所定のアンダーフィル樹脂が充填されたもの等であっても良い。
また、上記では、上述の電子装置の基本形態における誘導体の一例として、配線基板のベースに設けられた窪みを例示したが、この基本形態における誘導体はこれに限るものではなく、誘導体は、例えば、ベース上に、厚めに形成された配線パターンにおける、バンプとの接続端から離れた箇所あるいは接続端に続く箇所に、エッチング等により窪みが設けられた配線パターン上の窪み部分等であっても良い。
上記では、上述の電子装置の基本形態における誘導体の一例として、配線基板のベースに設けられた窪み部分と貫通孔部分との組合せや、接続端の近傍に形成された各種独立ダミーパターンの組合せや、接続端に続いた各種延長ダミーパターンの組合せ等を例示したが、この基本形態における誘導体はこれに限るものではなく、誘導体は、例えば、窪み部分や貫通孔部分と上記の独立ダミーパターンとの組合せや、窪み部分や貫通孔部分と上記の延長ダミーパターンとの組合せや、上記の独立ダミーパターンと上記の延長ダミーパターンとの組合せ等であっても良い。
電子装置に対する具体的な第１実施形態であるＲＦＩＤタグを示す模式図である。 電子装置に対する具体的な第２実施形態であるＲＦＩＤタグを示す模式図である。 電子装置に対する具体的な第３実施形態であるＲＦＩＤタグを示す模式図である。 電子装置に対する具体的な第４実施形態であるＲＦＩＤタグを示す模式図である。
符号の説明
１００，２００，３００，４００ ＲＦＩＤタグ
１１０ 回路部品
１１１ バンプ
１２０，２１０，３１０，４１０ 配線基板
１２１，２１１，３１１，４１１ ベース
１２２ アンテナパターン
１２２ａ 接続端
１２３ 貫通孔部分
１２４ 窪み部分
１３０ 導電性接着剤
２１２ 第１独立ダミーパターン
２１３ 第２独立ダミーパターン
３１２ 第１延長ダミーパターン
３１３ 第２延長ダミーパターン
４１２ 円弧状貫通孔部分
４１３ 円弧状窪み部分

Claims (7)

  1. 基板と、
    前記基板の表面に設けられた、複数の接続端を有する配線パターンと、
    回路を内蔵し、当該回路との電気的接続に用いられるバンプが表面の所定面に突出した、該所定面を前記基板の前記表面に向けて設置される回路部品と、
    前記回路部品のバンプと前記配線パターンの接続端とを電気的に接続すると共に該回路部品を前記基板に固定する導電性部材と、
    前記基板上に設けられた、前記接続端からはみ出た導電性部材を自己の方へと誘導することで、該接続端とは別の接続端への該導電性部材の到達を防ぐ誘導部とを備えたことを特徴とする電子装置。
  2. 前記誘導体の少なくとも１つが、前記導電性部材が流れ込む窪みが前記基板に開けられてなる基板部分であることを特徴とする請求項１記載の電子装置。
  3. 前記誘導体の少なくとも１つが、前記導電性部材が流れ込む貫通孔が前記基板に開けられてなる基板部分であることを特徴とする請求項１または２記載の電子装置。
  4. 前記誘導体の少なくとも１つが、前記基板上に前記接続端とは離れて該接続端に並んで設けられたダミーパターンであることを特徴とする請求項１から３のうちいずれか１項記載の電子装置。
  5. 前記誘導体の少なくとも１つが、前記基板上に前記接続端に続けて設けられたダミー配線であることを特徴とする請求項１から４のうちいずれか１項記載の電子装置。
  6. 前記誘導体の少なくとも１つが、前記接続端の周囲のうち、別の接続端とは離れる側に設けられたものであることを特徴とする請求項１から５のうちいずれか１項記載の電子装置。
  7. 前記誘導体の少なくとも１つが、前記接続端の周囲のうち、別の接続端に向かう側に設けられたものであることを特徴とする請求項１から５のうちいずれか１項記載の電子装置。
JP2008076179A 2008-03-24 2008-03-24 電子装置 Pending JP2009231597A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008076179A JP2009231597A (ja) 2008-03-24 2008-03-24 電子装置
US12/408,749 US20090236127A1 (en) 2008-03-24 2009-03-23 Electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008076179A JP2009231597A (ja) 2008-03-24 2008-03-24 電子装置

Publications (1)

Publication Number Publication Date
JP2009231597A true JP2009231597A (ja) 2009-10-08

Family

ID=41087761

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008076179A Pending JP2009231597A (ja) 2008-03-24 2008-03-24 電子装置

Country Status (2)

Country Link
US (1) US20090236127A1 (ja)
JP (1) JP2009231597A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101513642B1 (ko) * 2013-08-21 2015-04-20 엘지전자 주식회사 반도체 디바이스
JP6679244B2 (ja) * 2015-08-27 2020-04-15 富士通株式会社 Ｒｆｉｄタグ
US10586716B2 (en) 2017-06-09 2020-03-10 Advanced Semiconductor Engineering, Inc. Semiconductor device package

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01259592A (ja) * 1988-04-08 1989-10-17 Fujitsu Ltd 印刷配線板
JPH0258368U (ja) * 1988-10-19 1990-04-26
JPH06104547A (ja) * 1992-09-21 1994-04-15 Canon Inc フレキシブル基板
JPH0670277U (ja) * 1993-03-09 1994-09-30 沖電気工業株式会社 プリント配線板の半田ブリッジ防止構造
JPH08288637A (ja) * 1995-04-13 1996-11-01 Matsushita Electric Ind Co Ltd 電子部品および電子部品の半田付け方法
JP2002237673A (ja) * 2001-02-08 2002-08-23 Murata Mfg Co Ltd 回路基板装置
JP2004146476A (ja) * 2002-10-23 2004-05-20 Toyo Commun Equip Co Ltd 印刷配線基板の構造及びその基板を用いた圧電発振器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3506233B2 (ja) * 2000-06-28 2004-03-15 シャープ株式会社 半導体装置及びその製造方法
JP2002124748A (ja) * 2000-10-12 2002-04-26 Ngk Insulators Ltd 回路素子実装基板及び回路素子実装方法
JP4211986B2 (ja) * 2004-12-02 2009-01-21 パナソニック株式会社 プリント基板およびプリント基板の設計方法、ｉｃパッケージの接続端子設計方法、ｉｃパッケージの接続方法
US7456493B2 (en) * 2005-04-15 2008-11-25 Alps Electric Co., Ltd. Structure for mounting semiconductor part in which bump and land portion are hardly detached from each other and method of manufacturing mounting substrate used therein

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01259592A (ja) * 1988-04-08 1989-10-17 Fujitsu Ltd 印刷配線板
JPH0258368U (ja) * 1988-10-19 1990-04-26
JPH06104547A (ja) * 1992-09-21 1994-04-15 Canon Inc フレキシブル基板
JPH0670277U (ja) * 1993-03-09 1994-09-30 沖電気工業株式会社 プリント配線板の半田ブリッジ防止構造
JPH08288637A (ja) * 1995-04-13 1996-11-01 Matsushita Electric Ind Co Ltd 電子部品および電子部品の半田付け方法
JP2002237673A (ja) * 2001-02-08 2002-08-23 Murata Mfg Co Ltd 回路基板装置
JP2004146476A (ja) * 2002-10-23 2004-05-20 Toyo Commun Equip Co Ltd 印刷配線基板の構造及びその基板を用いた圧電発振器

Also Published As

Publication number Publication date
US20090236127A1 (en) 2009-09-24

Similar Documents

Publication Publication Date Title
US20100187686A1 (en) Semiconductor package comprising alignment memers
JP2005217022A (ja) フレキシブル基板とその接続方法とその接続構造
US20110103034A1 (en) Electronic chip and substrate providing insulation protection between conducting nodes
JP2009231597A (ja) 電子装置
JP5083300B2 (ja) 半導体装置用配線基板及びそれを用いた半導体装置
JP4318585B2 (ja) 配線回路基板
KR101565690B1 (ko) 회로기판, 회로기판 제조방법, 전자부품 패키지 및 전자부품 패키지 제조방법
US10256174B2 (en) Film type semiconductor package
KR102190390B1 (ko) 반도체 패키지 및 이의 제조 방법
CN102244043B (zh) 接垫结构、线路载板及集成电路芯片
US20230327309A1 (en) Transmission line and electronic device
KR20130101192A (ko) 다수의 단차가 있는 인쇄회로 기판 (ｐｃｂ)을 갖는 반도체 패키지 및 반도체 패키지 제조 방법
JP2009295857A (ja) Ｉｃチップと外部配線との接続構造およびｉｃチップ
CN116095952A (zh) 可挠性线路板、薄膜覆晶封装结构及显示装置
JP6454656B2 (ja) Ｕｓｂ装置及びその製造方法
KR20060039613A (ko) 플립 칩 조립 구조를 가지는 칩-온-보드 패키지 및 그제조 방법
US20230105252A1 (en) Interposer and substrate module
JP2007184415A (ja) 半導体素子実装用基板および高周波半導体装置ならびにこれを用いた電子機器
JP2016126590A (ja) Ｒｆｉｄ媒体およびその製造方法
JP2003243821A (ja) 配線基板の接続方法及び配線基板
JP2021089580A (ja) Ｉｃタグ
CN104752401A (zh) 柔性微电子组件和方法
CN221264064U (zh) 可挠性线路板、薄膜覆晶封装结构
JP5002633B2 (ja) 半導体モジュールおよび携帯機器
JP2009267060A (ja) 接続構造

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120228

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120501

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120724

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121120