JP2009225570A - Power conversion device - Google Patents
Power conversion device Download PDFInfo
- Publication number
- JP2009225570A JP2009225570A JP2008067745A JP2008067745A JP2009225570A JP 2009225570 A JP2009225570 A JP 2009225570A JP 2008067745 A JP2008067745 A JP 2008067745A JP 2008067745 A JP2008067745 A JP 2008067745A JP 2009225570 A JP2009225570 A JP 2009225570A
- Authority
- JP
- Japan
- Prior art keywords
- igbt
- noise
- adding means
- freewheeling diode
- turn
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 title claims description 14
- 239000004065 semiconductor Substances 0.000 claims description 27
- 230000005855 radiation Effects 0.000 claims description 9
- 230000009467 reduction Effects 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000011162 core material Substances 0.000 description 17
- 238000000034 method Methods 0.000 description 14
- 238000010586 diagram Methods 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 5
- 230000035699 permeability Effects 0.000 description 4
- 238000011084 recovery Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 230000033228 biological regulation Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 235000012431 wafers Nutrition 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000037361 pathway Effects 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
- Electronic Switches (AREA)
Abstract
Description
本発明は、絶縁ゲート型半導体素子と、前記絶縁ゲート型半導体素子と逆並列に接続されたフリーホイーリングダイオードとからなるスイッチング手段から主回路が形成される電力変換装置に関する。 The present invention relates to a power conversion device in which a main circuit is formed from switching means including an insulated gate semiconductor element and a freewheeling diode connected in antiparallel with the insulated gate semiconductor element.
近年、EMC(電磁的適合性または電磁両立性)規制が厳しくなる中、様々な電気電子機器において放射ノイズの低減が技術課題となっている。特に、これら機器における主部品である半導体素子がON/OFFすることによって発生するノイズの低減について、対策が必要とされている。この半導体素子におけるノイズは、スイッチングのタイミングに応じて発生している。そのため、半導体素子のターンオン及びターンオフのそれぞれのタイミングにおける様々な対策が講じられている。 In recent years, while EMC (electromagnetic compatibility or electromagnetic compatibility) regulations have become stricter, reduction of radiation noise has become a technical issue in various electric and electronic devices. In particular, a countermeasure is required for reducing noise generated by turning on and off the semiconductor element which is a main component in these devices. Noise in the semiconductor element is generated according to the switching timing. Therefore, various countermeasures are taken at each timing of turn-on and turn-off of the semiconductor element.
例えば、一般的な方法として、半導体素子のゲートとこの半導体素子のゲート駆動回路との間に抵抗(以後、ゲート抵抗ともいう。)を挿入する対策が行われている。これは、ゲート電流を供給する経路に抵抗を挿入することによって、ゲートへの電荷の充電スピードをコントロールし、その結果、スイッチングスピードをコントロールするものである。
一般に、半導体素子のターンオンとターンオフとは、電荷の注入と引き抜きとによって施されるため、それぞれの動作モードにおける経路を分離しておけば、ターンオン時とターンオフ時とでゲート抵抗を別々に設定することができる。そのため、ゲート抵抗を挿入することによって、例えば、ターンオン時はゲート電流を緩やかに変化させ、ターンオフ時はゲート電流を速やかに変化させる等といった、個別対策を容易に行うことができる。
For example, as a general method, a measure is taken to insert a resistor (hereinafter also referred to as a gate resistor) between the gate of the semiconductor element and the gate drive circuit of the semiconductor element. This is to control the charging speed of the charge to the gate by inserting a resistor in the path for supplying the gate current, and as a result, to control the switching speed.
In general, turn-on and turn-off of a semiconductor element are performed by charge injection and extraction. Therefore, if the paths in each operation mode are separated, gate resistances are set separately at turn-on and turn-off. be able to. For this reason, by inserting a gate resistor, for example, individual measures such as changing the gate current gently at turn-on and changing the gate current quickly at turn-off can be easily taken.
また、ゲート駆動回路での対策方法として、この他に、例えば、スイッチング損失とスイッチングノイズとのトレードオフ改善の一環として、ゲート抵抗に並列に容量Cを挿入する方法なども提案されている(例えば、特許文献1及び特許文献2参照)。
一方、半導体素子のターンオン及びターンオフ時のノイズ低減対策として、モジュール内、特に半導体素子に対しての対策も講じられている。例えば、半導体素子としてのIGBT(絶縁ゲート型バイポーラ・トランジスタ)に、逆並列に接続されるフリーホイーリングダイオードにおいて、Middle Broad Buffer層を設けることによって、ターンオン時におけるソフトリカバリ特性と逆回復損失低減とを両立する方法が提案されている(例えば、非特許文献1参照)。
In addition to this, as a countermeasure method in the gate drive circuit, for example, a method of inserting a capacitor C in parallel with the gate resistance as part of improving the trade-off between switching loss and switching noise has been proposed (for example,
On the other hand, as a noise reduction measure at the time of turning on and turning off the semiconductor element, a measure is taken in the module, particularly the semiconductor element. For example, by providing a Middle Broad Buffer layer in a freewheeling diode connected in antiparallel to an IGBT (insulated gate bipolar transistor) as a semiconductor element, soft recovery characteristics and reverse recovery loss reduction at turn-on can be achieved. Have been proposed (for example, see Non-Patent Document 1).
さらに、ノイズ抑制のための、半導体素子自体の特性向上以外にも、その周辺や搭載回路への対策も行われている。例えば、TO−3P型のダイオードの脚にスパークキラーの商品名((株)東芝製)で市販されているアモルファスコアを挿入することによって、インダクタンスを追加することでノイズを低減する方法も提案されている(例えば、特許文献3参照)。
また、フリーホイーリングダイオードが逆並列に接続された半導体素子を直列に接続してなる電力変換装置において、半導体素子とスナバ回路との間等に、インダクタンスを追加することでノイズを低減する方法も提案されている(例えば、特許文献4参照)。
Further, in addition to improving the characteristics of the semiconductor element itself for noise suppression, measures have been taken for its periphery and mounted circuits. For example, a method of reducing noise by adding an inductance by inserting an amorphous core marketed under the trade name of Spark Killer (manufactured by Toshiba Corporation) into the leg of a TO-3P type diode has also been proposed. (For example, refer to Patent Document 3).
There is also a method for reducing noise by adding inductance between a semiconductor element and a snubber circuit in a power conversion device in which semiconductor elements having freewheeling diodes connected in antiparallel are connected in series. It has been proposed (see, for example, Patent Document 4).
上述の、ゲート抵抗による対策は広く用いられている方法である。また、特許文献1及び特許文献2に記載されているように、ゲート駆動回路において対策を施すようにした方法は、例えば、IPM(Intelligent Power Module)等のように、駆動回路が搭載された一体型モジュールでは有効な手段の一つと考えることができる。しかしながら、これらの対策はいずれも外付けの駆動回路に頼るものであり、モジュールとしての特性改善が必要である。そのため、非特許文献1に記載されているように、チップにまつわる特性向上が図られている。
The above-described countermeasure using gate resistance is a widely used method. Further, as described in
この非特許文献1に示すようなチップへの対策は、根本的な対策として有用な手段ではあるが、半導体メーカ毎にチップの特徴は異なるため、これを用途に合わせて最適なドライブ条件で使いこなすためには、アプリケーション技術やパッケージとしての技術が重要となってくる。
これに対し、ダイオードの脚にアモルファスコアを挿入する方法(特許文献3)や、インダクタンスをパワーモジュールの主回路各部に挿入する方法(特許文献4)は、半導体素子周辺に外部インピーダンスを追加することによって、スイッチング時に発生するノイズを抑制するものであり、簡便で有用な手段である。
The countermeasure against the chip as shown in Non-Patent
On the other hand, the method of inserting an amorphous core into the legs of the diode (Patent Document 3) and the method of inserting inductance into each part of the main circuit of the power module (Patent Document 4) add an external impedance around the semiconductor element. This is a simple and useful means for suppressing noise generated during switching.
しかしながら、アモルファスコアを挿入する方法にあっては、周波数によってはノイズを抑制することができない可能性がある。またアモルファスコアを挿入する方法、また、インダクタンスを挿入する方法の何れの場合も、インダクタンスを積極的に活用したものである。
ここで、例えばIGBT等のように、大電流でスイッチングする素子においては、サージ電圧Vsは、次式(1)に示すように、電流とインダクタンスとで決まる。
Vs=L・dI/dt ……(1)
However, in the method of inserting an amorphous core, there is a possibility that noise cannot be suppressed depending on the frequency. In addition, the inductance is positively utilized in both the method of inserting the amorphous core and the method of inserting the inductance.
Here, in an element that switches with a large current, such as an IGBT, for example, the surge voltage Vs is determined by the current and the inductance as shown in the following equation (1).
Vs = L · dI / dt (1)
なお、(1)式において、Vsはサージ電圧〔V〕、Lはスイッチング電流が流れる主回路のインダクタンス〔H〕、dI/dtは電流変化率〔A/s〕である。
このため、インダクタンス成分の追加は、サージ耐量を確保するという点では不都合である。すなわち、安定したスイッチング動作を確保するためにサージを抑制する上では、遮断電流が大きければ大きいほどインダクタンスを少なくした方が良い場合が多い。
In equation (1), Vs is the surge voltage [V], L is the inductance [H] of the main circuit through which the switching current flows, and dI / dt is the current change rate [A / s].
For this reason, the addition of an inductance component is inconvenient in terms of ensuring surge resistance. That is, in order to suppress a surge in order to ensure a stable switching operation, it is often better to reduce the inductance as the breaking current is larger.
その上、IGBTは薄ウェハ化が進むことによって、ターンオフ耐量とのトレードオフが要求されている。このため、ターンオフのスイッチング時においてインダクタンスが追加されることは回避することが好ましい。
そこで、この発明は、上記従来の未解決の問題点に着目してなされたものであり、ターンオフ耐量を確保しつつ且つノイズ抑制を図ることの可能な電力変換装置を提供することを目的としている。
In addition, IGBTs are required to have a trade-off with turn-off resistance as the wafers become thinner. For this reason, it is preferable to avoid the addition of inductance during turn-off switching.
Accordingly, the present invention has been made paying attention to the above-mentioned conventional unsolved problems, and an object thereof is to provide a power conversion device capable of suppressing noise while ensuring turn-off resistance. .
上記目的を達成するために、本発明の請求項1に係る発明は、絶縁ゲート型半導体素子と、前記絶縁ゲート型半導体素子と逆並列に接続されたフリーホイーリングダイオードとからなるスイッチング手段により主回路が形成される電力変換装置において、前記絶縁ゲート型半導体素子の両端間に前記フリーホイーリングダイオードと直列にインピーダンス付加手段を接続し、且つ前記インピーダンス付加手段は、放射ノイズ低減対象周波数領域の下限値近傍周波数以上の周波数領域における抵抗値が、前記下限値近傍周波数よりも低い周波数領域における抵抗値よりも大きいことを特徴としている。
In order to achieve the above object, the invention according to
また、請求項2に係る発明は、前記放射ノイズ低減対象周波数領域の下限値は、30MHz程度であることを特徴としている。
また、請求項3に係る発明は、前記インピーダンス付加手段として、前記フリーホイーリングダイオードと直列にMn−Zn系のコアを接続することを特徴としている。
また、請求項4に係る発明は、前記インピーダンス付加手段として、前記フリーホイーリングダイオードと直列に抵抗素子を接続することを特徴としている。
また、請求項5に係る発明は、前記抵抗素子は、シャント抵抗又はメタルクラッド抵抗であることを特徴としている。
The invention according to claim 2 is characterized in that a lower limit value of the radiation noise reduction target frequency region is about 30 MHz.
The invention according to claim 3 is characterized in that an Mn—Zn core is connected in series with the freewheeling diode as the impedance adding means.
The invention according to claim 4 is characterized in that a resistor element is connected in series with the freewheeling diode as the impedance adding means.
The invention according to claim 5 is characterized in that the resistance element is a shunt resistor or a metal clad resistor.
本発明の電力変換装置によれば、絶縁ゲート型半導体素子のターンオフ時にはインピーダンス付加手段は存在せず、ターンオン時にのみインピーダンス付加手段が存在することと同等の状態となるため、ターンオフ時のインダクタンスの増加を回避しつつ、ノイズ低減を図ることができる。 According to the power conversion device of the present invention, there is no impedance adding means when the insulated gate semiconductor element is turned off, and the state is equivalent to the presence of the impedance adding means only when the insulated gate semiconductor element is turned on. The noise can be reduced while avoiding the above.
以下、本発明の実施の形態を説明する。
図1は、本発明を適用したIGBTモジュールの概念図であって、6in1モジュールの構成を示したものである。すなわち、2つのスイッチング手段SWが直列に接続された相アームが、3つ並列に接続されて構成されている。
スイッチング手段SWは、絶縁ゲート型半導体素子としてのIGBT11と、このIGBT11と逆並列に接続されるフリーホイーリングダイオード12と、フリーホイーリングダイオード12のカソード側とIGBT11のコレクタ側との接続点と、フリーホイーリングダイオード12との間に、フリーホイーリングダイオード12と直列に介挿されるインピーダンス付加手段13とで構成される。このインピーダンス付加手段13は、30MHz以上の周波数領域で抵抗成分を持ち、30MHzよりも低い周波数領域における抵抗値は、30MHz以上の周波数領域における抵抗値よりも低く、抵抗成分として作用しない程度の抵抗値を持つ。
Embodiments of the present invention will be described below.
FIG. 1 is a conceptual diagram of an IGBT module to which the present invention is applied, and shows the configuration of a 6 in 1 module. That is, three phase arms in which two switching means SW are connected in series are connected in parallel.
The switching means SW includes an
なお、図1では、本発明を6in1モジュールに適用した場合について説明したが、図2に示すように、2つのスイッチング手段SWを直列に接続した2in1モジュールに適用することも可能であり、また、図3に示すように、1つのスイッチング手段SWからなる1in1モジュールに適用することも可能である。何れの場合も、各スイッチング手段SWは、図2及び図3に示すように、図1のスイッチング手段SWと同様に、フリーホイーリングダイオード12と直列にインピーダンス付加手段13が介挿される。
次に、本発明を適用したモジュールを用いた電力変換装置において、各スイッチングモードでの、電流が流れる経路を説明する。各スイッチング手段SWでの動作は同一であるので、ここでは、1つの2in1モジュールを用いて一般的なチョッパ回路を構成した場合について説明する。
In addition, although FIG. 1 demonstrated the case where this invention was applied to 6 in 1 module, as shown in FIG. 2, it is also possible to apply to 2 in 1 module which connected two switching means SW in series, As shown in FIG. 3, it is also possible to apply to a 1 in 1 module comprising one switching means SW. In any case, as shown in FIGS. 2 and 3, each switching means SW has an
Next, in the power conversion device using the module to which the present invention is applied, a path through which a current flows in each switching mode will be described. Since the operation of each switching means SW is the same, here, a case where a general chopper circuit is configured using one 2-in-1 module will be described.
図4は、チョッパ回路を備えた電力変換装置の一例を示す回路図である。
この電力変換装置は、交流電源21に、3相の整流ダイオードモジュール22が接続されている。そして、この整流ダイオードモジュール22の直流出力端間に、電界コンデンサ23と、スパイク電圧防止用のスナバコンデンサ24と、図2に示すIGBTの2in1モジュール25とが並列に接続される。さらに、2in1モジュール25を構成する、直列に接続されたスイッチング手段SWa及びSWbのうちのスイッチング手段SWaの両端にチョッパ用インダクタンス負荷26が並列に接続されている。
FIG. 4 is a circuit diagram illustrating an example of a power conversion device including a chopper circuit.
In this power converter, a three-phase
図5から図8は、図4に示す電力変換装置において、スイッチング手段SWbをオンオフさせてチョッパ動作をさせた場合の各スイッチングモードにおける電流の流れを模式的に示した回路図である。図5はスイッチング手段SWbがオン状態のとき、図6はスイッチング手段SWbがオフ状態に移行するターンオフ時、図7はスイッチング手段SWbがオフ状態のとき、図8はスイッチング手段SWbがオン状態に移行するターンオン時の電流の流れを表したものである。 5 to 8 are circuit diagrams schematically showing the flow of current in each switching mode when the chopper operation is performed by turning on and off the switching means SWb in the power conversion device shown in FIG. FIG. 5 shows when the switching means SWb is turned on, FIG. 6 shows when the switching means SWb is turned off, FIG. 7 shows when the switching means SWb is turned off, and FIG. 8 shows that the switching means SWb is turned on. It represents the current flow at turn-on.
スイッチング手段SWbのIGBT11bがオン状態であるとき、電力変換装置において電流は、図5に示すように、整流ダイオードモジュール22、チョッパ用インダクタンス負荷26、IGBT11b、整流ダイオードモジュール22の経路で流れる。
この状態から、IGBT11bをオフ状態に制御すると、図6に示すように、整流ダイオードモジュール22、チョッパ用インダクタンス負荷26、IGBT11b、整流ダイオードモジュール22の経路で流れる電流の一部が、スイッチング手段SWaのフリーホイーリングダイオード12aに流れ始め、IGBT11bがオフ状態となると、図7に示すように、フリーホイーリングダイオード12a、チョッパ用インダクタンス負荷26の経路で還流する。
When the
When the
この状態から、IGBT11bをオン状態に制御すると、図8に示すように、整流ダイオードモジュール22、チョッパ用インダクタンス負荷26、IGBT11b、整流ダイオードモジュール22の経路で流れ始める。これに伴い、フリーホイーリングダイオード12aに流れる電流が減少し、フリーホイーリングダイオード12aは逆回復に入った後、遮断状態となり、図5のオン状態となる。
このように、フリーホイーリングダイオード12aによる逆回復は、図8に示したターンオン時にしか発生しない。このため、スイッチングのタイミングとしては、ターンオンのときの電流経路にしかインピーダンスが存在しないことになる。
When the
Thus, the reverse recovery by the freewheeling
つまり、フリーホイーリングダイオード12aにのみインピーダンス付加手段13aを直列に接続しているので、図6に示すように、ターンオフ時の電流経路にはインピーダンスは存在しないことと同等となる。したがって、薄ウェハ化に伴って耐量が厳しくなっているターンオフ時にはインダクタンスの追加がなく、インピーダンス付加手段13が挿入されない従来の回路定数のまま何ら変わりなくスイッチングすることができる。
That is, since the impedance adding means 13a is connected in series only to the
インピーダンス付加手段13としては、EMC規制における法的規制値である、ノイズを抑制したい対象周波数である30MHz以上の周波数領域において抵抗成分を持ち、30MHzよりも低い周波数領域における抵抗値が、30MHz以上の周波数領域における抵抗値よりも小さいもの、すなわちターンオフ時にインダクタンスの追加による影響を与えない程度のものであれば適用することができる。例えば、磁性体であれば、Mn−Zn系のコア、それ以外ならば抵抗素子が好ましい。 The impedance adding means 13 has a resistance component in a frequency region of 30 MHz or higher, which is a target frequency to suppress noise, which is a legally regulated value in EMC regulations, and a resistance value in a frequency region lower than 30 MHz is 30 MHz or higher. It can be applied if it is smaller than the resistance value in the frequency domain, that is, it does not affect the addition of inductance at turn-off. For example, if it is a magnetic body, a Mn-Zn core is preferable, and if not, a resistance element is preferable.
図9は、Mn−Zn系のコア材の一例の透磁率特性を示したものであって、μ′は複素比透磁率の実数部、μ″は複素比透磁率の虚数部である。
図9に示すように、本コア材は、約10MHz付近以上の周波数領域では抵抗として作用し、10MHzより低い周波数領域では、インダクタンスとして作用する。このため、このMn−Zn系コア材を、インピーダンス付加手段13として適用する場合には、低周波数領域でのサージ耐量に対する配慮が必要となるが、コアサイズを最適化し、10nH程度に抑制した上で適用すればよい。
FIG. 9 shows the magnetic permeability characteristics of an example of the Mn—Zn-based core material, where μ ′ is the real part of the complex relative permeability and μ ″ is the imaginary part of the complex relative permeability.
As shown in FIG. 9, the core material acts as a resistance in a frequency region around about 10 MHz and acts as an inductance in a frequency region lower than 10 MHz. For this reason, when this Mn—Zn-based core material is applied as the impedance adding means 13, it is necessary to consider the surge resistance in the low frequency region, but the core size is optimized and suppressed to about 10 nH. You can apply in.
また、ターンオンノイズは、主に低電流領域で多く発生するノイズであるため、Mn−Zn系コア材を用いることで、低電流時のスイッチング時に発生するノイズを除去し、電流が大きい場合には飽和させて用いればよい。
インピーダンス付加手段13としてコア材を用いた場合の、配置の一例を図10に示す。
In addition, turn-on noise is mainly generated in a low current region. Therefore, by using a Mn-Zn core material, noise generated during switching at low current is removed, and when the current is large. What is necessary is just to use it saturated.
An example of arrangement when a core material is used as the impedance adding means 13 is shown in FIG.
一方、インピーダンス付加手段13として抵抗素子を用いる場合には、適用可能なワット数にもよるが、低い電流定格用途のものについてはチップ抵抗、電流定格が大きいものについてはシャント抵抗やメタルクラッド抵抗等が適している。何れの場合も図11に示すように、冷却体に直接接続している銅ベース基板や絶縁セラミック基板など、熱伝導のよい基板に直接つけて用いることが望ましい。 On the other hand, when a resistance element is used as the impedance adding means 13, depending on the applicable wattage, a chip resistance is used for a low current rating application, a shunt resistance, a metal cladding resistance, etc. for a high current rating. Is suitable. In any case, as shown in FIG. 11, it is desirable to directly attach to a substrate with good thermal conductivity such as a copper base substrate or an insulating ceramic substrate directly connected to the cooling body.
なお、図10及び図11において、31はフリーホイーリングダイオードチップ、32はIGBTチップ、33はMn−Zn系コア、34はメタルクラッド抵抗、35はフリーホイーリングダイオード31へのボンディングワイヤ、36はIGBTのゲート用のボンディングワイヤ、37はフリーホイーリングダイオードチップ31とIGBTチップ32との間のボンディングワイヤ、38は銅ベース基板である。
10 and 11, 31 is a free wheeling diode chip, 32 is an IGBT chip, 33 is a Mn-Zn core, 34 is a metal clad resistor, 35 is a bonding wire to the
次に、上述のようにインピーダンス付加手段13としてコア材や抵抗素子を適用した場合の、挿入すべき抵抗値の算出方法を説明する。
図12は、図4のチョッパ回路において、スナバとモジュールとの間のノイズの経路の概念図を示したものである。
チップ間のワイヤボンディング及び主回路配線によって配線インダクタンスが決まり、IGBT11のコレクタ−エミッタ間の浮遊容量によってキャパシタンスが決まる。
そして配線インダクタンス及びキャパシタンスが決まると、ある周波数でのインピーダンスは次式(2)で与えられる。
Z=(R2+(ωL−1/(ωC))2)1/2 …(2)
なお、(2)式において、Lは主回路配線の総インダクタンス〔H〕、CはIGBTのコレクタ−エミッタ間の浮遊容量〔F〕、Rは主回路配線の挿入抵抗〔Ω〕、である。
Next, a method for calculating a resistance value to be inserted when a core material or a resistance element is applied as the impedance adding means 13 as described above will be described.
FIG. 12 is a conceptual diagram of a noise path between the snubber and the module in the chopper circuit of FIG.
Wiring inductance is determined by wire bonding between chips and main circuit wiring, and capacitance is determined by stray capacitance between the collector and emitter of the
When the wiring inductance and capacitance are determined, the impedance at a certain frequency is given by the following equation (2).
Z = (R 2 + (ωL−1 / (ωC)) 2 ) 1/2 (2)
In equation (2), L is the total inductance [H] of the main circuit wiring, C is the stray capacitance [F] between the collector and emitter of the IGBT, and R is the insertion resistance [Ω] of the main circuit wiring.
さらに、この経路において、ノイズを抑制するために追加すべきインピーダンスZaddは、次式(3)で表され、追加対策する抵抗値として必要な抵抗値Radd〔Ω〕は(4)式から導出することができる。
Zadd=Z(10dB/20)−Z …(3)
Radd=(Zadd2−(ωL−1/(ωC))2)1/2 …(4)
なお、(3)及び(4)式において、Zaddは追加すべきインピーダンス〔Ω〕、dBは下げたいノイズ低減量〔dB〕である。
Further, in this path, the impedance Zadd to be added to suppress noise is expressed by the following equation (3), and the resistance value Radd [Ω] necessary as a resistance value to be added is derived from the equation (4). be able to.
Zadd = Z (10 dB / 20 ) −Z (3)
Radd = (Zadd 2 − (ωL−1 / (ωC)) 2 ) 1/2 (4)
In equations (3) and (4), Zadd is an impedance [Ω] to be added, and dB is a noise reduction amount [dB] to be reduced.
次に、本発明の効果を説明する。
図13は、IGBT11においてターンオン時のスイッチングノイズとターンオフ時のスイッチングノイズとを分離してノイズを測定した例を示したものであって、横軸はIGBT遮断電流(定格電流比)、縦軸は電界強度である。ターンオン時及びターンオフ時のスイッチングノイズは、一般的なチョッパ回路を用い、スイッチングのタイミングを時間的に分離して各ノイズスペクトルを測定した。放射ノイズは、3m法にて電波暗室を用いて測定したものである。なお、チョッパ回路として、具体的には、図4に示す一般的なチョッパ回路において、インピーダンス付加手段13が挿入されていない回路を用いた。
Next, the effect of the present invention will be described.
FIG. 13 shows an example of measuring noise by separating switching noise at turn-on and switching noise at turn-off in the
図13において、トータルノイズは、ターンオフ、ターンオンのタイミングで発生するノイズによって構成され、その絶対値が大きい部分でトータルのノイズの絶対値を決定する。特に電流が小さい領域ではターンオン時のノイズが支配的であり、このターンオン時のノイズが全ての電流領域において最大となる傾向を示す。そのため、このターンオン時の対策が重要となる。この特性(電流依存性)は、モジュールの種類等の条件によって若干傾向は異なるが、低電流においてターンオン時のノイズが支配的である点は概ね同傾向である。 In FIG. 13, the total noise is constituted by noise generated at turn-off and turn-on timings, and the absolute value of the total noise is determined in a portion where the absolute value is large. In particular, in the region where the current is small, the noise at the turn-on is dominant, and the noise at the turn-on tends to become the maximum in all the current regions. Therefore, this turn-on measure is important. This characteristic (current dependency) has a slightly different tendency depending on conditions such as the type of module, but the characteristic is that the noise at turn-on is dominant at a low current.
ここで、上述のように、フリーホイーリングダイオード12と直列にインピーダンス付加手段13を挿入することによって、ターンオン時にのみインピーダンスが挿入された状態となるが、ターンオフ時にはインダクタンスが追加されていない場合と同等の状態のままである。したがって、トータルノイズを支配するターンオンノイズを確実に抑制することができると共に、ターンオフ時には、インピーダンス付加手段13が追加されてはいるものの、これまでの回路特性と何ら変わることなく動作することができる。
Here, as described above, by inserting the impedance adding means 13 in series with the freewheeling
したがって、電力変換装置が発生するターンオンノイズのみを抑制することができ、薄ウェハ化によって、サージ耐量が懸念されるターンオフスイッチング時のインダクタンスの増加を抑制することができる。前述のように、ターンオンノイズは、トータルノイズを支配しており、とくに低電流領域では絶対値も大きい。このため、トータルノイズのうちターンオンノイズを抑制することができれば、トータルノイズの絶対値を大きく抑制することができる。 Therefore, it is possible to suppress only the turn-on noise generated by the power conversion device, and it is possible to suppress an increase in inductance at the time of turn-off switching where there is a concern about surge tolerance due to the thinning of the wafer. As described above, the turn-on noise dominates the total noise and has a large absolute value particularly in a low current region. For this reason, if the turn-on noise of the total noise can be suppressed, the absolute value of the total noise can be greatly suppressed.
特に、インピーダンス付加手段13を、EMC規制の法的規制値である30MHz以上の周波数領域で抵抗成分として作用させ、30MHzより低い周波数領域では抵抗成分として作用させないようにしているから、30MHz以上の周波数の放射ノイズを低減することができ好適である。
その上、インピーダンス付加手段13をフリーホイーリングダイオード12の直列に挿入しており、電力変換装置に対して外付けの対策を行ってはいるが、モジュール内での対策が可能であるため、ドライブ回路等といった外部回路の対策は不要であって、チップ単体の特性に加えて、パッケージ側からノイズ対策を行うことができる。
In particular, the impedance adding means 13 is made to act as a resistance component in a frequency region of 30 MHz or higher, which is a legally regulated value of EMC regulations, and not to act as a resistance component in a frequency region lower than 30 MHz. This is preferable because it can reduce radiation noise.
In addition, although the impedance adding means 13 is inserted in series with the freewheeling
なお、上記実施の形態においては、インピーダンス付加手段13を、フリーホイーリングダイオード12のカソード側に直列に接続した場合について説明したが、フリーホイーリングダイオード12のアノード側に直列に接続してもよいことはいうまでもない。
また、上記実施の形態においては、電力変換装置としてチョッパ回路を形成した場合について説明したが、これに限るものではなく、例えば1相或いは他相のインバータ回路等、IGBT11とこれと逆並列に接続されるフリーホイーリングダイオード12とから主回路が形成される電力変換装置であれば適用することができる。
In the above embodiment, the case where the impedance adding means 13 is connected in series to the cathode side of the freewheeling
In the above embodiment, the case where a chopper circuit is formed as a power conversion device has been described. However, the present invention is not limited to this. For example, a single-phase or other-phase inverter circuit or the like is connected in reverse parallel to the
また、30MHz以上の周波数領域の放射ノイズを低減する場合について説明したが、これに限らず、任意の周波数領域の放射ノイズを低減することができ、この場合には、低減したい周波数領域で抵抗値を有し、この周波数領域よりも低い周波数領域ではより低い抵抗値を持つインピーダンス付加手段13を用いればよい。
また、絶縁ゲート型半導体素子として、IGBTを適用した場合について説明したが、これに限るものではなくパワーMOSFET等であってに適用することができる。
Moreover, although the case where radiation noise in a frequency region of 30 MHz or higher is reduced has been described, the present invention is not limited to this, and radiation noise in an arbitrary frequency region can be reduced. In this case, the resistance value is reduced in the frequency region to be reduced. The impedance adding means 13 having a lower resistance value may be used in a frequency region lower than this frequency region.
Moreover, although the case where IGBT was applied as an insulated gate semiconductor element was demonstrated, it is not restricted to this, It can apply, even if it is power MOSFET etc.
11 IGBT
12 フリーホイーリングダイオード
13 インピーダンス付加手段
21 交流電源
22 整流ダイオードモジュール
23 電界コンデンサ
24 スナバコンデンサ
25 IGBT2in1モジュール
26 チョッパ用インダクタンス負荷
31 フリーホイーリングダイオードチップ
32 IGBTチップ
33 Mn−Zn系コア
34 メタルクラッド抵抗
11 IGBT
DESCRIPTION OF
Claims (5)
前記絶縁ゲート型半導体素子の両端間に前記フリーホイーリングダイオードと直列にインピーダンス付加手段を接続し、且つ前記インピーダンス付加手段は、放射ノイズ低減対象周波数領域の下限値近傍周波数以上の周波数領域における抵抗値が、前記下限値近傍周波数よりも低い周波数領域における抵抗値よりも大きいことを特徴とする電力変換装置。 In a power conversion device in which a main circuit is formed by switching means including an insulated gate semiconductor element and a freewheeling diode connected in antiparallel with the insulated gate semiconductor element,
Impedance adding means is connected in series with the freewheeling diode between both ends of the insulated gate semiconductor element, and the impedance adding means has a resistance value in a frequency region that is equal to or higher than a frequency near a lower limit value of a frequency region targeted for radiation noise reduction. Is larger than a resistance value in a frequency region lower than the lower limit value vicinity frequency.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008067745A JP5365035B2 (en) | 2008-03-17 | 2008-03-17 | Power converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008067745A JP5365035B2 (en) | 2008-03-17 | 2008-03-17 | Power converter |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009225570A true JP2009225570A (en) | 2009-10-01 |
JP5365035B2 JP5365035B2 (en) | 2013-12-11 |
Family
ID=41241762
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008067745A Active JP5365035B2 (en) | 2008-03-17 | 2008-03-17 | Power converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5365035B2 (en) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012019568A (en) * | 2010-07-06 | 2012-01-26 | Hitachi Ltd | Power converter and motor drive device using the same |
JP2012050176A (en) * | 2010-08-24 | 2012-03-08 | Fuji Electric Co Ltd | Power module for power conversion device |
JP2013172620A (en) * | 2012-02-22 | 2013-09-02 | Mitsubishi Electric Corp | Power module |
CN103604999A (en) * | 2013-11-21 | 2014-02-26 | 西安永电电气有限责任公司 | Method for measuring IGBT module structural impedance |
WO2014049807A1 (en) * | 2012-09-28 | 2014-04-03 | 株式会社日立製作所 | Semiconductor device and power conversion apparatus using same |
JP2017041989A (en) * | 2015-08-20 | 2017-02-23 | 富士電機株式会社 | Power conversion device |
JP2017059667A (en) * | 2015-09-16 | 2017-03-23 | 富士電機株式会社 | Semiconductor device |
CN112688675A (en) * | 2019-10-17 | 2021-04-20 | 通用汽车环球科技运作有限责任公司 | Intelligent high-voltage relay |
Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5727052A (en) * | 1980-07-25 | 1982-02-13 | Nec Corp | Semiconductor device |
JPS5839060A (en) * | 1981-09-02 | 1983-03-07 | Toshiba Corp | Semiconductor device |
JPS63202263A (en) * | 1987-02-14 | 1988-08-22 | Matsushita Electric Works Ltd | Power source converter |
JPH0722886A (en) * | 1993-06-30 | 1995-01-24 | Yoshihide Kanehara | Noise filter |
JPH0983326A (en) * | 1995-09-20 | 1997-03-28 | Hitachi Ltd | Semiconductor circuit and its drive method and semiconductor device |
JP2851268B2 (en) * | 1987-06-10 | 1999-01-27 | 株式会社東芝 | Noise reduction method |
JP2001024491A (en) * | 1999-07-07 | 2001-01-26 | Hitachi Ltd | Capacitive load driving circuit and display device having the circuit |
JP2002345071A (en) * | 2001-05-11 | 2002-11-29 | Sony Corp | Audio signal reproducing device |
JP2003109832A (en) * | 2001-09-28 | 2003-04-11 | Nec Tokin Corp | Magnetic core and inductance part using the same |
JP3577893B2 (en) * | 1997-06-17 | 2004-10-20 | 富士電機デバイステクノロジー株式会社 | Power conversion circuit |
JP3666843B2 (en) * | 1999-02-26 | 2005-06-29 | 株式会社東芝 | Gate circuit of insulated gate semiconductor device |
JP2005216876A (en) * | 2004-01-27 | 2005-08-11 | Fuji Electric Device Technology Co Ltd | Power semiconductor module |
JP3767450B2 (en) * | 2001-10-11 | 2006-04-19 | 富士電機デバイステクノロジー株式会社 | Insulated gate transistor drive circuit, power conversion device, and power semiconductor module |
-
2008
- 2008-03-17 JP JP2008067745A patent/JP5365035B2/en active Active
Patent Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5727052A (en) * | 1980-07-25 | 1982-02-13 | Nec Corp | Semiconductor device |
JPS5839060A (en) * | 1981-09-02 | 1983-03-07 | Toshiba Corp | Semiconductor device |
JPS63202263A (en) * | 1987-02-14 | 1988-08-22 | Matsushita Electric Works Ltd | Power source converter |
JP2851268B2 (en) * | 1987-06-10 | 1999-01-27 | 株式会社東芝 | Noise reduction method |
JPH0722886A (en) * | 1993-06-30 | 1995-01-24 | Yoshihide Kanehara | Noise filter |
JPH0983326A (en) * | 1995-09-20 | 1997-03-28 | Hitachi Ltd | Semiconductor circuit and its drive method and semiconductor device |
JP3577893B2 (en) * | 1997-06-17 | 2004-10-20 | 富士電機デバイステクノロジー株式会社 | Power conversion circuit |
JP3666843B2 (en) * | 1999-02-26 | 2005-06-29 | 株式会社東芝 | Gate circuit of insulated gate semiconductor device |
JP2001024491A (en) * | 1999-07-07 | 2001-01-26 | Hitachi Ltd | Capacitive load driving circuit and display device having the circuit |
JP2002345071A (en) * | 2001-05-11 | 2002-11-29 | Sony Corp | Audio signal reproducing device |
JP2003109832A (en) * | 2001-09-28 | 2003-04-11 | Nec Tokin Corp | Magnetic core and inductance part using the same |
JP3767450B2 (en) * | 2001-10-11 | 2006-04-19 | 富士電機デバイステクノロジー株式会社 | Insulated gate transistor drive circuit, power conversion device, and power semiconductor module |
JP2005216876A (en) * | 2004-01-27 | 2005-08-11 | Fuji Electric Device Technology Co Ltd | Power semiconductor module |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012019568A (en) * | 2010-07-06 | 2012-01-26 | Hitachi Ltd | Power converter and motor drive device using the same |
US8619448B2 (en) | 2010-07-06 | 2013-12-31 | Hitachi, Ltd. | Power converter and motor driving device using the same |
JP2012050176A (en) * | 2010-08-24 | 2012-03-08 | Fuji Electric Co Ltd | Power module for power conversion device |
JP2013172620A (en) * | 2012-02-22 | 2013-09-02 | Mitsubishi Electric Corp | Power module |
WO2014049807A1 (en) * | 2012-09-28 | 2014-04-03 | 株式会社日立製作所 | Semiconductor device and power conversion apparatus using same |
JP5948426B2 (en) * | 2012-09-28 | 2016-07-06 | 株式会社日立製作所 | Semiconductor device and power conversion device using the same |
CN103604999A (en) * | 2013-11-21 | 2014-02-26 | 西安永电电气有限责任公司 | Method for measuring IGBT module structural impedance |
JP2017041989A (en) * | 2015-08-20 | 2017-02-23 | 富士電機株式会社 | Power conversion device |
JP2017059667A (en) * | 2015-09-16 | 2017-03-23 | 富士電機株式会社 | Semiconductor device |
CN112688675A (en) * | 2019-10-17 | 2021-04-20 | 通用汽车环球科技运作有限责任公司 | Intelligent high-voltage relay |
Also Published As
Publication number | Publication date |
---|---|
JP5365035B2 (en) | 2013-12-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5365035B2 (en) | Power converter | |
Yang et al. | Electrical performance advancement in SiC power module package design with kelvin drain connection and low parasitic inductance | |
JP6425380B2 (en) | Power circuit and power module | |
Li et al. | Design consideration of high power GaN inverter | |
US11355477B2 (en) | Power semiconductor module and power conversion device | |
JP2020074562A (en) | Switching circuit with ferrite beads | |
Scott et al. | Merits of gallium nitride based power conversion | |
JP5798412B2 (en) | Semiconductor module | |
US9479157B2 (en) | Electric device including a switch circuit, a current limit circuit and a clamp swith, for driving a power switch | |
EP2549650A1 (en) | Method for driving IGBT | |
US9231466B2 (en) | Electronic circuit | |
Marcinkowski | Dual-sided cooling of power semiconductor modules | |
WO2013115000A1 (en) | Drive circuit for semiconductor switching element and power conversion circuit using same | |
Raheja et al. | Applications and characterization of four quadrant GaN switch | |
JP7209447B2 (en) | Systems and methods for high speed current sensing and transistor timing control | |
Ueno et al. | Study on characteristics of hybrid switch using Si IGBT and SiC MOSFET depending on external parameters | |
US11011971B2 (en) | Rectifying circuit and power supply device | |
JP2015033222A (en) | Drive unit of semiconductor device and power conversion device using the same | |
JP2009240027A (en) | Semiconductor-switching device and usage thereof | |
Lee et al. | Short-circuit Protection for SiC MOSFET Based on PCB-Type Rogowski Current Sensor: Design Guidelines, Practical Solutions, and Performance Validation | |
US9397207B2 (en) | Gated thyristor power device | |
JP2013045882A (en) | Semiconductor device | |
JP6024177B2 (en) | Power semiconductor module | |
Sato et al. | Development of high power density three-phase inverter | |
Prasobhu et al. | Transient-Immune GaN Gate Driver and Power Layout |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20110117 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121225 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130222 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130813 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130826 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5365035 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |