JP2009265410A - アクティブマトリクス型表示装置 - Google Patents
アクティブマトリクス型表示装置 Download PDFInfo
- Publication number
- JP2009265410A JP2009265410A JP2008115801A JP2008115801A JP2009265410A JP 2009265410 A JP2009265410 A JP 2009265410A JP 2008115801 A JP2008115801 A JP 2008115801A JP 2008115801 A JP2008115801 A JP 2008115801A JP 2009265410 A JP2009265410 A JP 2009265410A
- Authority
- JP
- Japan
- Prior art keywords
- line
- organic
- thin film
- pixel
- pixels
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/04—Maintaining the quality of display appearance
- G09G2320/043—Preventing or counteracting the effects of ageing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Control Of El Displays (AREA)
Abstract
【課題】従来の構成において発生していた電力ロスを低減し、低電力なアクティブマトリクス型表示装置を提供する。
【解決手段】基板上2にマトリクス状に配置された複数の画素部PXと、列毎に設けられ各列のそれぞれの画素部と接続して当該画素部に映像信号に対応する信号を供給する信号線Xと、行毎に設けられ各行のそれぞれの画素部と接続して当該画素部に前記映像信号に対応した行単位の画素部を選択して前記映像信号に対応する信号を当該画素部に書込み、保持させると共に当該画素部の表示素子の発光期間を制御する制御信号を供給する複数の制御信号線Gとを有し、前記表示素子を駆動する高電位側の電源が発光色毎に任意に分離されているアクティブマトリクス型表示装置である。
【選択図】 図1
【解決手段】基板上2にマトリクス状に配置された複数の画素部PXと、列毎に設けられ各列のそれぞれの画素部と接続して当該画素部に映像信号に対応する信号を供給する信号線Xと、行毎に設けられ各行のそれぞれの画素部と接続して当該画素部に前記映像信号に対応した行単位の画素部を選択して前記映像信号に対応する信号を当該画素部に書込み、保持させると共に当該画素部の表示素子の発光期間を制御する制御信号を供給する複数の制御信号線Gとを有し、前記表示素子を駆動する高電位側の電源が発光色毎に任意に分離されているアクティブマトリクス型表示装置である。
【選択図】 図1
Description
本発明は、アクティブマトリクス型表示装置に係り、特には、低電力なアクティブマトリクス型表示装置に関する。
有機EL素子を用いたアクティブマトリクス型表示装置が開発されている。
特許文献1には、カレントコピー型の回路を画素回路に採用したアクティブマトリクス型有機EL表示装置が記載されている。この表示装置では、各画素に映像信号として電流信号を供給し、この電流信号に対応した大きさの駆動電流を有機EL素子に流して有機EL素子を発光させる。この技術によると、駆動トランジスタの特性のバラツキが駆動電流の大きさに与える影響を低減することができる。
米国特許第6373454号明細書
特許文献1には、カレントコピー型の回路を画素回路に採用したアクティブマトリクス型有機EL表示装置が記載されている。この表示装置では、各画素に映像信号として電流信号を供給し、この電流信号に対応した大きさの駆動電流を有機EL素子に流して有機EL素子を発光させる。この技術によると、駆動トランジスタの特性のバラツキが駆動電流の大きさに与える影響を低減することができる。
ところで、特許文献1に記載のアクティブマトリクス型表示装置では、有機EL素子を駆動する高電位側の電源はRGB共通で構成されている。そして、最大輝度発光時のRGBそれぞれの有機EL素子での電圧降下が異なる場合に対応するため、最大電圧降下となる色の有機EL素子での電圧降下量に基づいて高電位側の電源電位を定めている。
そして、他の色の有機EL素子については、その差分の電圧を駆動薄膜トランジスタを飽和領域で動作させることで吸収している。しかしながら、この構成では差分の電圧に対応する電力がロスすることとなる。
そして、他の色の有機EL素子については、その差分の電圧を駆動薄膜トランジスタを飽和領域で動作させることで吸収している。しかしながら、この構成では差分の電圧に対応する電力がロスすることとなる。
本発明はこのような事情に鑑みてなされたものであり、従来の構成において発生していた電力ロスを低減し、低電力なアクティブマトリクス型表示装置を提供することを目的とする。
上記課題を解決するための本発明に係るアクティブマトリクス型表示装置は、基板上にマトリクス状に配置された複数の画素部と、列毎に設けられ各列のそれぞれの画素部と接続して当該画素部に映像信号に対応する信号を供給する信号線と、行毎に設けられ各行のそれぞれの画素部と接続して当該画素部に前記映像信号に対応した行単位の画素部を選択して前記映像信号に対応する信号を当該画素部に書込み、保持させると共に当該画素部の表示素子の発光期間を制御する制御信号を供給する複数の制御信号線とを有し、前記表示素子を駆動する高電位側の電源が発光色毎に任意に分離されている。
本発明によれば、電力ロスを低減した低電力なアクティブマトリクス型表示装置を提供することができる。
以下、本発明の態様について、図面を参照しながら詳細に説明する。なお、各図において、同様又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。
なお以下の実施の形態では、アクティブマトリクス型表示装置の内、有機EL表示装置について説明するが、本発明は有機ELに限定されない。
なお以下の実施の形態では、アクティブマトリクス型表示装置の内、有機EL表示装置について説明するが、本発明は有機ELに限定されない。
図1に示すように、有機EL表示装置は、有機ELパネル1および有機ELパネル1を制御するコントローラ3を備えている。
有機ELパネル1は、ガラス板等の光透過性絶縁基板2上にマトリクス状に配列され表示領域7を構成したm×n個の表示画素PX、表示画素の行毎に接続されているとともにそれぞれ独立してm本ずつ設けられた第1制御信号線G1(1〜m)、第2制御信号線G2(1〜m)、第3制御信号線G3(1〜m)、第4制御信号線G4(1〜m)、及び第5制御信号線G5(1〜m)を備えている。
更に有機ELパネル1は、表示画素の列毎にそれぞれ接続されたn本の信号線X1〜Xn、表示画素の列毎にそれぞれ接続されたn本のリセット線R、制御信号線G1〜G5の駆動を制御する制御信号出力回路5、複数の信号線X1〜Xnとリセット線Rを駆動する信号線駆動回路6、および表示画素PXに高電位PVDD、PVDD_RGを供給する電源線を備えている。
なお、高電位PVDDは青色の表示画素PXに供給され、高電位PVDD_RGは赤及び緑色の表示画素PXに供給される。また、リセット線Rに供給されるリセット電圧Vrefは、共通の電圧源(不図示)から供給される。
信号線駆動回路6には、画素の列毎に設けられた信号線X1,X2,X3,…が接続されている。信号線X1、X2、・・・は、図1に示すように、各々が表示画素PXの列方向(Y方向)に伸びている。これら信号線X1、X2、・・・は、信号線駆動回路6と各列の表示画素PXとに接続されている。
また、制御信号出力回路5には、画素の行毎に設けられた制御信号線G1〜G5が接続されている。制御信号線G1〜G5は、図1に示すように、各々が表示画素PXの行方向(X方向)に伸びている。これら制御信号線G1〜G5は、制御信号出力回路5と各行の表示画素PXとに接続されている。
制御信号出力回路5と信号線駆動回路6とは、コントローラ3からのタイミングパルスにより駆動される。コントローラ3には、不図示の入力端子を介して、映像信号に同期したタイミング信号及びクロック信号が供給される。従って、コントローラ3は、制御信号出力回路5と信号線駆動回路6とに対して、映像信号に同期した各種のタイミングパルスを与えることができる。
各表示画素PXには、電源を供給するための電源ラインが接続されている。そして、図示していないが、制御信号出力回路5、信号線駆動回路6、及びコントローラ3にも、電源を供給するための電源ラインが導かれている。
なお、制御信号出力回路5、信号線駆動回路6、及びコントローラ3は、基板2上に形成されても良く、基板2の外に外部ICとして設けられても良い。
なお、制御信号出力回路5、信号線駆動回路6、及びコントローラ3は、基板2上に形成されても良く、基板2の外に外部ICとして設けられても良い。
次に、有機EL表示装置の概略の動作について説明する。
なお、第1〜第5制御信号線は、説明の都合上、制御信号線Gと略記する。第1〜第5制御信号線の詳細の動作については後述する。
なお、第1〜第5制御信号線は、説明の都合上、制御信号線Gと略記する。第1〜第5制御信号線の詳細の動作については後述する。
制御信号出力回路5は、映像信号を記憶させるために、行方向(X方向)に配列した複数の表示画素PXを選択する。制御信号出力回路5が、制御信号線G(1),G(2)、・・・、G(m)のいずれかを選択してアクティブ状態にすると、アクティブ状態となった制御信号線Gに接続する複数の表示画素PXが映像信号を記憶可能な状態となる。
信号線駆動回路6は、不図示の入力端子を介して映像信号を取り込む。取込んだ映像信号は、行方向(X方向)の各表示画素PXの映像信号に変換され、対応する信号線X1、X2、・・・に出力される。アクティブ状態となっている表示画素PXが、対応する信号線X1、X2、・・・を介して映像信号を取込み記憶する。
n番目のラインに必要な映像信号が、対応する信号線X1、X2、・・・を介してn番目のラインの各表示画素PXに供給されると、次のn+1番目のラインに必要な映像信号が、対応する信号線X1、X2、・・・を介してn+1番目のラインの各表示画素PXに供給される。制御信号線G(1),G(2)、・・・、G(m)の選択は、制御信号出力回路5により行われる。
n番目のラインに必要な映像信号が、対応する信号線X1、X2、・・・を介してn番目のラインの各表示画素PXに供給されると、次のn+1番目のラインに必要な映像信号が、対応する信号線X1、X2、・・・を介してn+1番目のラインの各表示画素PXに供給される。制御信号線G(1),G(2)、・・・、G(m)の選択は、制御信号出力回路5により行われる。
更に、制御信号出力回路5は、制御信号線Gをアクティブ状態にして、各表示画素PXに記憶された映像信号に対応した発光電流を有機EL素子に供給する動作を制御する。
図2は、表示画素PXの概略の回路を示す図である。図2には、それぞれ赤色、緑色、青色に対応する表示画素PX(1,1)、表示画素PX(1,2)、表示画素PX(1,3)が所定の順序で配置して記載されている。本画素回路は電圧信号からなる映像信号に応じて有機EL素子OLEDの発光を制御する電圧信号方式の画素回路である。
以下では、信号線X1に接続されている表示画素PX(1,1)を代表して説明する。
以下では、信号線X1に接続されている表示画素PX(1,1)を代表して説明する。
本画素回路は、有機EL素子OLED、駆動薄膜トランジスタDTr、コンデンサリセット用スイッチSW1、駆動薄膜トランジスタDTrゲートリセット用スイッチSW2、画素選択用スイッチSW3、補正用スイッチSW4、出力スイッチSW5、キャパシタCs、及びキャパシタCkを備えている。駆動薄膜トランジスタDTr、コンデンサリセット用スイッチSW1、駆動薄膜トランジスタDTrゲートリセット用スイッチSW2、画素選択用スイッチSW3、補正用スイッチSW4、出力スイッチSW5は、同一導電型、例えばPチャネル型の薄膜トランジスタにより構成されている。
有機EL素子OLEDは、対向した一対の電極間に光活性層を備えた表示素子である。この有機EL素子OLEDのカソードは低電位PVSSをもつ低電位電源線(PVSS)に接続され、アノードはこの素子を駆動するための回路を介して高電位PVDDをもつ高電位電源線(PVDD)に接続されている。
なお以下では、電源線を区別するため電源線の後に電位を括弧内に付して記載する。
なお以下では、電源線を区別するため電源線の後に電位を括弧内に付して記載する。
駆動薄膜トランジスタDTr、出力スイッチSW5、および有機EL素子OLEDは、高電位電源線PVDDと低電位電源線PVSSとの間で直列に接続されている。駆動薄膜トランジスタDTrのソースは高電位電源線PVDDに接続されている。出力スイッチSW5は、ソースが駆動薄膜トランジスタDTrのドレインに、ドレインが有機EL素子OLEDの陽極にそれぞれ接続され、更に、ゲートが信号制御線G5に接続されている。
駆動薄膜トランジスタDTrは、映像信号に応じた信号電流を有機EL素子OLEDに出力する。出力スイッチSW5は、信号制御線G5からの制御信号によりオン(導通状態)、オフ(非導通状態)制御され、駆動薄膜トランジスタDTrと有機EL素子OLEDとの接続、非接続を制御する。
キャパシタCsは、駆動薄膜トランジスタDTrのソース、ゲート間に接続され、映像信号により決定される駆動薄膜トランジスタDTrのゲート制御電位を保持する。保持容量Csは互いに平行に対向した一対の平板状の電極を有し、ここでは、駆動薄膜トランジスタDTrのゲート電極膜と、ポリシリコン層とにより平行平板容量として形成されている。
画素選択用スイッチSW3は、対応する信号線X1と駆動薄膜トランジスタDTrのゲートとの間にキャパシタCkを介して接続され、そのゲートは信号制御線G3に接続されている。画素選択用スイッチSW3は、信号制御線G3から供給される制御信号に応答してオン(導通状態)、オフ(非導通状態)制御され、対応信号線X1から映像信号を取り込む。即ち、キャパシタCkは、映像信号を駆動薄膜トランジスタDTrのゲートに交流結合する。
補正用スイッチSW4は、駆動薄膜トランジスタDTrのドレイン、ゲート間に接続され、そのゲートが信号制御線G4に接続されている。補正用スイッチSW4は、信号制御線G4からの制御信号に応じてオン(導通状態)、オフ(非導通状態)制御され、駆動薄膜トランジスタDTrのゲート、ドレイン間の接続、非接続を制御する。
コンデンサリセット用スイッチSW1は、リセット線RとキャパシタCkの一端との間に接続され、そのゲートが信号制御線G1に接続されている。コンデンサリセット用スイッチSW1は、信号制御線G1からの制御信号に応じてオン(導通状態)、オフ(非導通状態)制御され、リセット線RとキャパシタCkの一端との間の接続、非接続を制御する。
駆動薄膜トランジスタDTrゲートリセット用スイッチSW2は、リセット線RとキャパシタCkの他の一端との間に接続され、そのゲートが信号制御線G2に接続されている。駆動薄膜トランジスタDTrゲートリセット用スイッチSW2は、信号制御線G2からの制御信号に応じてオン(導通状態)、オフ(非導通状態)制御され、リセット線RとキャパシタCkの他の一端との間の接続、非接続を制御する。
本実施形態において、画素回路を構成する薄膜トランジスタは全て同一工程、同一層構造で形成され、半導体層にポリシリコンを用いたトップゲート構造の薄膜トランジスタである。全て同一の導電型の薄膜トランジスタで構成することにより、製造工数の増大を抑制することができる。
図3は、本アクティブマトリクス型表示装置の一連の動作における各スイッチの状態を示すタイムチャートである。図2及び図3を参照しつつ、画素回路の動作について説明する。
図3に示すように、本アクティブマトリクス型表示装置の動作は、「リセット期間」、「オフセットキャンセル期間」、「映像書込み期間」、「発光期間」の4つの期間に大きく分類される。
図3に示すように、本アクティブマトリクス型表示装置の動作は、「リセット期間」、「オフセットキャンセル期間」、「映像書込み期間」、「発光期間」の4つの期間に大きく分類される。
「リセット期間」においては、コンデンサリセット用スイッチSW1と駆動薄膜トランジスタDTrゲートリセット用スイッチSW2とが共にオンとなる。これによってキャパシタCkの両端にリセット線Rからの電位Vrefが付加されてキャパシタCkがリセットされる。
このとき駆動薄膜トランジスタDTrゲートリセット用スイッチSW2がオンとなることによって、駆動薄膜トランジスタDTrのゲート電位、およびキャパシタCsについてもリセットが行われることになる。
このとき駆動薄膜トランジスタDTrゲートリセット用スイッチSW2がオンとなることによって、駆動薄膜トランジスタDTrのゲート電位、およびキャパシタCsについてもリセットが行われることになる。
「オフセットキャンセル期間」においては、駆動薄膜トランジスタDTrゲートリセット用スイッチSW2がオフされると共に、補正用スイッチSW4がオンとなる。補正用スイッチSW4がオンとなることによって、駆動薄膜トランジスタDTrはゲートとドレインが接続されたダイオード接続となる。
この結果、電源ラインPVDDから駆動薄膜トランジスタDTrのソース、ドレイン、ゲートのパスに従って電流が流れ、駆動薄膜トランジスタDTrの閾値電圧Vthに対応した電圧がキャパシタCs、Ckに保持される。
なお、ここで電流を流すために、リセット電圧Vrefは電源ラインPVDDから駆動薄膜トランジスタDTrの閾値電圧Vthを引いた電圧よりも低い電圧としている。
なお、ここで電流を流すために、リセット電圧Vrefは電源ラインPVDDから駆動薄膜トランジスタDTrの閾値電圧Vthを引いた電圧よりも低い電圧としている。
「映像書込み期間」においては、コンデンサリセット用スイッチSW1と補正用スイッチSW4が共にオフとなり、画素選択用スイッチSW3がオンとなる。そうすると、信号線X1を介して映像信号電圧VsigRがキャパシタCkの一端に印加される。この結果、映像信号電圧VsigRとキャパシタCkに保持されていたリセット電圧との差電圧のキャパシタCkとCsの比に応じた電圧だけ駆動薄膜トランジスタDTrのゲート電位が変化する。従って、駆動薄膜トランジスタDTrのゲート電位は、オフセットキャンセル期間において保持されていた電位に映像信号電圧VsigRに対応する電位が加わった値に保持される。
このように、オフセットキャンセルを行った後、映像書き込みを行うことによって、駆動薄膜トランジスタDTrの閾値バラツキによるオフセットをキャンセルすることができる。
このように、オフセットキャンセルを行った後、映像書き込みを行うことによって、駆動薄膜トランジスタDTrの閾値バラツキによるオフセットをキャンセルすることができる。
「発光期間」においては、画素選択用スイッチSW3をオフし、出力スイッチSW5をオンする。そうすると、駆動薄膜トランジスタDTrのゲートソース間電圧に対応した発光電流が有機EL素子OLEDに流れ、有機EL素子OLEDは、発光電流に対応した輝度で発光する。
図4は、駆動薄膜トランジスタDTrおよび有機EL素子OLEDの構造を示す断面図である。
駆動薄膜トランジスタDTrを構成したPチャネル型の薄膜トランジスタは、絶縁基板2上に形成されたポリシリコンからなる半導体層50を備え、この半導体層はソース領域50a、ドレイン領域50b、およびソース、ドレイン領域間に位置したチャネル領域50cを有している。半導体層50に重ねてゲート絶縁膜52が形成され、このゲート絶縁膜上にゲート電極Gが設けられチャネル領域50cと対向している。ゲート電極Gに重ねて層間絶縁膜54が形成され、この層間絶縁膜上にソース電極(ソース)Sおよびドレイン電極(ドレイン)Dが設けられている。
ソース電極Sおよびドレイン電極Dは、それぞれ層間絶縁膜54およびゲート絶縁膜52に貫通形成されたコンタクトを介して半導体層50のソース領域50aおよびドレイン領域50bにそれぞれ接続されている。
ソース電極Sおよびドレイン電極Dは、それぞれ層間絶縁膜54およびゲート絶縁膜52に貫通形成されたコンタクトを介して半導体層50のソース領域50aおよびドレイン領域50bにそれぞれ接続されている。
層間絶縁膜54上には映像信号配線Xを含む複数の配線が設けられている。また、層間絶縁膜54上にはソース電極S、ドレイン電極D、配線を覆って保護膜56が形成されている。保護膜56上には、親水膜58、隔壁膜60が順に積層されている。
有機EL素子OLEDは、ルミネセンス性有機化合物を含む有機発光層64を陽極62および陰極66間に挟持した構造を有している。陽極62は、ITO(インジウム・ティン・オキサイド)等の透明電極材料から形成され、保護膜56上に設けられている。親水膜58および隔壁膜60の内、陽極62と対応した部分はエッチングにより除去されている。そして、陽極62上に陽極バッファ層63および有機発光層64が形成され、更に、有機発光層64および隔壁膜60に重ねてバリウム・アルミ合金から成る陰極66が積層されている。
このような構造の有機EL素子OLEDでは、陽極62から注入されたホールと、陰極66から注入された電子とが有機発光層64の内部で再結合したときに、有機発光層を構成する有機分子を励起して励起子を発生させる。この励起子が放射失活する過程で発光し、この光が有機発光層64から透明な陽極62および絶縁基板2を介して外部へ放出される。
図2に示す画素回路では、有機EL素子OLEDの陽極62をPチャネル型の駆動薄膜トランジスタDTrを介して高電位電源線(PVDD)に接続し、陰極66を低電位電源線(PVSS)に接続する場合について説明したが、陰極66を駆動薄膜トランジスタDTrのドレインを介して高電位電源線(PVDD)に接続し、陽極62を低電位電源線(PVSS)に接続してもよい。いずれの場合も光出射面側を透明導電材料で形成する必要があり、例えば陰極66を光出射面側に配置する場合には、アルカリ土類金属、希土類金属を光透過性を有する程度に薄く形成することで達成できる。
図5は、RGBそれぞれの有機EL素子での電圧降下量が異なる場合を説明する概念図である。
図5には、RGBそれぞれの有機EL素子の構成が示されている。上述のように、有機EL素子OLEDは、陽極62を構成するITO、有機発光層64、半透明の陰極66、及び反射層を備えている。そして有機発光層64には、電子輸送層(ETL)、RGB各色の発光層(EML)、及び正孔輸送層(HTL)が設けられている。
図5には、RGBそれぞれの有機EL素子の構成が示されている。上述のように、有機EL素子OLEDは、陽極62を構成するITO、有機発光層64、半透明の陰極66、及び反射層を備えている。そして有機発光層64には、電子輸送層(ETL)、RGB各色の発光層(EML)、及び正孔輸送層(HTL)が設けられている。
図5の縦方向には赤(R)、緑(G)、B(青)に必要な発光輝度を生じさせるために、それぞれの有機EL素子OLEDの両端に印加される電圧を表している。赤(R)及び緑(G)の有機EL素子OLEDに印加される電圧VEL_R,VEL_Gに比べて、青(B)の有機EL素子OLEDに印加される電圧VEL_Bが大きいことがわかる。この電圧差がΔVELである。
図5にも示されているように、電圧差ΔVELには発光層(EML)の材料特性が大きく影響している。従って、本来はRGBそれぞれの有機EL素子について上述の電圧が異なるが、本実施の形態では青(B)の有機EL素子OLEDに印加される電圧VEL_Bだけが他の色の有機EL素子OLEDに印加される電圧と異なっている場合について説明する。
図6は、RGBそれぞれの画素回路に共通に高電位電源線(PVDD)を接続したときの発光特性を示す概念図である。図7は、RGBそれぞれの画素回路に共通に高電位電源線(PVDD)を接続する従来の画素回路の構成を示す図である。
図6の縦軸は発光電流を示し横軸は電圧を表している。そして横軸には、低電位PVSSと高電位PVDDとが示されている。また横軸に記載された電位から、駆動薄膜トランジスタDTr及び有機EL素子OLEDに電圧がどのように配分されているかを把握することができる。なお、ここでは配線抵抗については考慮していない。
曲線70、71はそれぞれ赤(R)、緑(G)の有機EL素子の電流/電圧(I/V)カーブを示し、曲線72は青(B)の有機EL素子の電流/電圧(I/V)カーブを示している。上述のように、赤(R)、緑(G)の有機EL素子については同じ特性のカーブであるに対して、青(B)の有機EL素子についてのカーブは、図中の右の方向にシフトしている。ここで曲線70、71、72の横軸は、有機EL素子OLEDのアノード側の電圧を表している。
曲線70、71はそれぞれ赤(R)、緑(G)の有機EL素子の電流/電圧(I/V)カーブを示し、曲線72は青(B)の有機EL素子の電流/電圧(I/V)カーブを示している。上述のように、赤(R)、緑(G)の有機EL素子については同じ特性のカーブであるに対して、青(B)の有機EL素子についてのカーブは、図中の右の方向にシフトしている。ここで曲線70、71、72の横軸は、有機EL素子OLEDのアノード側の電圧を表している。
曲線73は、駆動薄膜トランジスタDTrの電流/電圧(I/V)カーブを示している。本画素回路では駆動薄膜トランジスタDTrの飽和領域を利用しているため、曲線70、71、72と曲線73とは飽和領域で交わっている。そして、この曲線70、71、72と曲線73との交点が有機EL素子OLEDに流れる発光電流とその時の電圧を表している。
なお、この曲線73の飽和領域は、駆動薄膜トランジスタDTrのゲート電圧が変化することによって上下にシフトする。具体的には、本駆動薄膜トランジスタDTrはPチャネルのトランジスタであるため、ゲート電圧が大きくなるに従って、飽和領域は下方向にシフトする。
ところで、図6では青(B)用駆動薄膜トランジスタDTrのソースドレイン間電圧Vds_DTr_Bに比較して、赤(R)、緑(G)用駆動薄膜トランジスタDTrのソースドレイン間電圧Vds_DTr_R、Vds_DTr_Gが大きくなっている。これは上述のように電圧差ΔVELが存在していることが原因であるが、このことから電圧差ΔVELに対応した電力のロスが存在していると解釈することができる。
発明者はこの図6に潜む電力ロスを発見すると共に、その解決策について検討を重ねて本願発明に想到したのである。その基本的な技術思想は、高電圧電源線(PVDD)の電圧をそれぞれの色の有機EL素子毎に任意に設定することにある。
図8は、図2に示す本実施の形態の画素回路における有機EL素子の発光特性を示す概念図である。
青の画素回路には高電位電源線(PVDD)が接続されているのに対して、赤及び緑の画素回路にはΔVELだけ電位が低い高電位電源線(PVDD_RG)が接続されている。そして、図8の曲線74は、高電位電源線(PVDD_RG)と接続する駆動薄膜トランジスタDTrの電流/電圧(I/V)カーブを示している。この曲線74は、電位PVDDよりもΔVELだけ低い電位PVSS_RGが上限値となっているが、曲線73と同様に飽和領域で曲線70,71,72と交わっている。なお、この図8についての説明は図6と同様であるため省略する。
青の画素回路には高電位電源線(PVDD)が接続されているのに対して、赤及び緑の画素回路にはΔVELだけ電位が低い高電位電源線(PVDD_RG)が接続されている。そして、図8の曲線74は、高電位電源線(PVDD_RG)と接続する駆動薄膜トランジスタDTrの電流/電圧(I/V)カーブを示している。この曲線74は、電位PVDDよりもΔVELだけ低い電位PVSS_RGが上限値となっているが、曲線73と同様に飽和領域で曲線70,71,72と交わっている。なお、この図8についての説明は図6と同様であるため省略する。
ここで、図6及び図8において使用される電力を求める。
図6において使用される電力W1は、赤(R)、緑(G)、青(B)の各色の有機EL素子OLEDに流れる発光電流をそれぞれI_R、I_G、I_Bとすると、式(1)で表される。
W1=(PVDD−PVSS)×(I_R+I_G+I_B) ・・・式(1)
図8において使用される電力W2は式(2)で表される。
W2=(PVDD−PVSS)×(I_B)
+(PVDD_RG−PVSS)×(I_R+I_G) ・・・式(2)
ここで、PVDD−PVDD_RG=ΔVELの関係を用いると、低減できる電力ΔWは式(3)で表される。
ΔW=W1−W2=ΔVEL×(I_R+I_G) ・・・式(3)
以上説明したように、本実施の形態の画素回路によれば従来潜在していた電力ロスを低減することができるが、本願発明はこの実施の形態に限定されるものではない。図9に示すように高電圧電源線の電位をそれぞれの色の有機EL素子毎に電位PVDD_R、PVDD_G、PVDD_Bに設定しても良い。
図6において使用される電力W1は、赤(R)、緑(G)、青(B)の各色の有機EL素子OLEDに流れる発光電流をそれぞれI_R、I_G、I_Bとすると、式(1)で表される。
W1=(PVDD−PVSS)×(I_R+I_G+I_B) ・・・式(1)
図8において使用される電力W2は式(2)で表される。
W2=(PVDD−PVSS)×(I_B)
+(PVDD_RG−PVSS)×(I_R+I_G) ・・・式(2)
ここで、PVDD−PVDD_RG=ΔVELの関係を用いると、低減できる電力ΔWは式(3)で表される。
ΔW=W1−W2=ΔVEL×(I_R+I_G) ・・・式(3)
以上説明したように、本実施の形態の画素回路によれば従来潜在していた電力ロスを低減することができるが、本願発明はこの実施の形態に限定されるものではない。図9に示すように高電圧電源線の電位をそれぞれの色の有機EL素子毎に電位PVDD_R、PVDD_G、PVDD_Bに設定しても良い。
さらに、有機EL素子OLEDの特性によってはRGBのいずれか1色の画素回路についての高電圧電源線の電位と他の色の高電圧電源線の電位とを異なるように構成しても良い。
前述した実施形態では、画素回路を構成する薄膜トランジスタを全て同一の導電型、ここではPチャネル型で構成する場合について説明したが、これに限定されず、全てをNチャネル型の薄膜トランジスタで構成することも可能である。また、画素回路を異なる導電型の薄膜トランジスタを混在して形成することも可能である。
更に、薄膜トランジスタの半導体層は、ポリシリコンに限らず、アモルファスシリコンで構成することも可能である。表示画素を構成する自己発光素子は、有機EL素子に限定されず自己発光可能な様々な発光素子を適用可能である。
さらに本実施の形態では電圧信号を映像信号として構成したが、この形態に限定されず電流信号を映像信号としても良い。
なお、この発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。
PX…表示画素、G1〜G5…制御信号線、X1〜Xn…信号線、R…リセット線、G1〜G5…制御信号線、PVDD…高電位電源線、PVSS…低電位電源線、OLED…有機EL素子、Cs…キャパシタ、Ck…キャパシタ、ΔVEL…電圧差、DTr…駆動薄膜トランジスタ、SW1…コンデンサリセット用スイッチ、SW2…ゲートリセット用スイッチ、SW3…画素選択用スイッチ、SW4…補正用スイッチ、SW5…出力スイッチ、1…有機ELパネル、2…基板、3…コントローラ、5…制御信号出力回路、6…信号線駆動回路、7…表示領域。
Claims (4)
- 基板上にマトリクス状に配置された複数の画素部と、
列毎に設けられ、各列のそれぞれの画素部と接続して当該画素部に映像信号に対応する信号を供給する信号線と、
行毎に設けられ、各行のそれぞれの画素部と接続して当該画素部に前記映像信号に対応した行単位の画素部を選択して前記映像信号に対応する信号を当該画素部に書込み、保持させると共に当該画素部の表示素子の発光期間を制御する制御信号を供給する複数の制御信号線とを有し、
前記表示素子を駆動する高電位側の電源が発光色毎に任意に分離されていることを特徴とするアクティブマトリクス型表示装置。 - 前記高電位側の電源が1つの発光色と他の発光色とに分離されていることを特徴とする請求項1に記載のアクティブマトリクス型表示装置。
- 前記高電位側の電源がそれぞれの発光色毎に分離されていることを特徴とする請求項1に記載のアクティブマトリクス型表示装置。
- 分離された前記高電位側の電源の電位がそれぞれ異なることを特徴とする請求項1乃至3の内いずれか1項に記載のアクティブマトリクス型表示装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008115801A JP2009265410A (ja) | 2008-04-25 | 2008-04-25 | アクティブマトリクス型表示装置 |
US12/427,282 US20090267874A1 (en) | 2008-04-25 | 2009-04-21 | Active matrix type display apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008115801A JP2009265410A (ja) | 2008-04-25 | 2008-04-25 | アクティブマトリクス型表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009265410A true JP2009265410A (ja) | 2009-11-12 |
Family
ID=41214507
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008115801A Withdrawn JP2009265410A (ja) | 2008-04-25 | 2008-04-25 | アクティブマトリクス型表示装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20090267874A1 (ja) |
JP (1) | JP2009265410A (ja) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB9812742D0 (en) * | 1998-06-12 | 1998-08-12 | Philips Electronics Nv | Active matrix electroluminescent display devices |
JP3832415B2 (ja) * | 2002-10-11 | 2006-10-11 | ソニー株式会社 | アクティブマトリクス型表示装置 |
JP2005326830A (ja) * | 2004-04-13 | 2005-11-24 | Sanyo Electric Co Ltd | 表示装置 |
JP2005331900A (ja) * | 2004-06-30 | 2005-12-02 | Eastman Kodak Co | 表示装置 |
JP5261900B2 (ja) * | 2006-08-23 | 2013-08-14 | ソニー株式会社 | 画素回路 |
-
2008
- 2008-04-25 JP JP2008115801A patent/JP2009265410A/ja not_active Withdrawn
-
2009
- 2009-04-21 US US12/427,282 patent/US20090267874A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20090267874A1 (en) | 2009-10-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4031788B2 (ja) | 発光表示装置及び発光表示パネル | |
JP4909041B2 (ja) | 電界発光表示装置とその駆動方法 | |
US8063852B2 (en) | Light emitting display and light emitting display panel | |
WO2016179983A1 (zh) | 全彩有机发光二极管像素的驱动电路及其驱动方法 | |
JP2007316511A (ja) | アクティブマトリクス型表示装置 | |
JP2005258407A (ja) | 発光表示装置および発光表示装置の表示パネル,発光表示装置の駆動方法 | |
JP2009116115A (ja) | アクティブマトリクス型表示装置およびその駆動方法 | |
US11563067B2 (en) | Display device with improved aperture ratio and transmissivity | |
JP2017194640A (ja) | 表示装置及び表示方法 | |
JP6116186B2 (ja) | 表示装置 | |
JP5548503B2 (ja) | アクティブマトリクス型表示装置 | |
JP4776328B2 (ja) | 発光表示パネル,発光表示装置および発光表示装置の駆動方法 | |
JP2010091682A (ja) | アクティブマトリクス型有機el表示装置及びアクティブマトリクス型有機el表示装置の駆動方法 | |
JP2007316513A (ja) | アクティブマトリクス型表示装置 | |
JP2009265410A (ja) | アクティブマトリクス型表示装置 | |
JP5594977B2 (ja) | 画像表示装置 | |
JP2010091608A (ja) | アクティブマトリクス型表示装置及びアクティブマトリクス型表示装置の駆動方法 | |
KR101365761B1 (ko) | 전계발광표시장치 | |
JP2007140276A (ja) | アクティブマトリクス型表示装置 | |
KR20160080489A (ko) | 유기발광표시장치의 화소 및 이의 동작방법 | |
KR100645704B1 (ko) | 발광표시장치 및 그의 제조방법 | |
JP6082563B2 (ja) | 表示装置 | |
US20080211392A1 (en) | Method of manufacturing organic el element | |
JP5041772B2 (ja) | 表示装置 | |
KR100590064B1 (ko) | 발광표시 장치 및 그 구동 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20110705 |