JP2009246147A - Method of manufacturing chip resistor - Google Patents
Method of manufacturing chip resistor Download PDFInfo
- Publication number
- JP2009246147A JP2009246147A JP2008091112A JP2008091112A JP2009246147A JP 2009246147 A JP2009246147 A JP 2009246147A JP 2008091112 A JP2008091112 A JP 2008091112A JP 2008091112 A JP2008091112 A JP 2008091112A JP 2009246147 A JP2009246147 A JP 2009246147A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- surface electrode
- printing
- pair
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Non-Adjustable Resistors (AREA)
Abstract
Description
本発明は各種電子機器に使用されるチップ抵抗器の製造方法に関するもので、特に低い抵抗値でTCR特性が良好な微小サイズのチップ抵抗器の製造方法に関するものである。 The present invention relates to a method of manufacturing a chip resistor used in various electronic devices, and particularly to a method of manufacturing a micro-sized chip resistor having a low resistance value and good TCR characteristics.
近年電子機器の小形化高性能化に伴い、低い抵抗値でTCR特性が良好な微小サイズのチップ抵抗器の需要が高まっている。 In recent years, with the miniaturization and high performance of electronic devices, there is an increasing demand for small-sized chip resistors having low resistance values and good TCR characteristics.
従来のこの種のチップ抵抗器は、図10に示すように絶縁基板1の上面に形成された抵抗体2と、この抵抗体2と一部が重なるように前記絶縁基板1の上面の両端部に形成された一対の上面電極3と、前記抵抗体2のすべてと前記一対の上面電極3の一部を覆う保護層4と、前記絶縁基板1の両端面に形成され、かつ前記一対の上面電極3と電気的に接続される一対の端面電極5と、この一対の端面電極5を覆うめっき層6とによって構成された。
As shown in FIG. 10, a conventional chip resistor of this type includes a
なお、この出願の発明に関する先行技術文献情報としては、例えば、特許文献1〜4が知られている。
特許文献1に開示されている従来のチップ抵抗器は、低抵抗で、かつ低TCR特性を実現するために、銅ニッケル合金ペーストをスクリーン印刷して乾燥させることにより抵抗体2を形成し、その後、銅ペーストまたは銀ペーストをスクリーン印刷して乾燥させることにより上面電極3を形成し、そして前記抵抗体2と上面電極3を同時焼成することにより製造していた。
In order to realize a low resistance and low TCR characteristic, the conventional chip resistor disclosed in Patent Document 1 forms a
しかしながら、上記特許文献1に開示された技術では、抵抗体2と上面電極3を同時焼成する場合、銅ニッケル合金からなる抵抗体2の酸化を抑制するために中性雰囲気、もしくは還元雰囲気中で焼成する必要があり、その結果、窒素焼成炉のような高価な設備が必要となるものであった。
However, in the technique disclosed in Patent Document 1, when the
また、特許文献2には、酸化ルテニウムを主成分とする抵抗ペーストで抵抗体2を構成するとともに、銀または銀パラジウム合金を主成分とする導体ペーストで上面電極3を構成し、そして前記抵抗体2と上面電極3を空気中で同時焼成することにより、窒素焼成炉のような高価な設備を用いることなく、安価な製造コストで製造できるようにした技術が開示されている。
In
しかしながら、上記特許文献2に開示されている酸化ルテニウムを主成分とする抵抗ペーストは、銅ニッケル合金を主成分とする抵抗ペーストに比べて抵抗値が高いため、特に100mΩ以下の低い抵抗値を1回の印刷で得ることは困難なものであった。
However, the resistance paste mainly composed of ruthenium oxide disclosed in
そこで、特許文献3に記載されているチップ抵抗器のように、抵抗体2と上面電極3をそれぞれ2層以上積み重ねて印刷することにより、抵抗体2および上面電極3の厚みを厚くして抵抗値を低くすることが考えられるが、この場合、チップ抵抗器のサイズが微小になると、下記のような問題が生じていた。
Then, like the chip resistor described in
すなわち、抵抗体2を2層以上重ねて印刷し、かつ乾燥させた後に上面電極3をスクリーン印刷で形成する場合、抵抗体2を焼成する前の乾燥状態ではその厚みが大きいため、上面電極3の印刷に用いるマスクを抵抗体2の上に当接させた場合、絶縁基板1とマスクの間に抵抗体2の厚み分の隙間が生じ、そして、この隙間のために上面電極3をスクリーン印刷で形成する場合に、ペーストが図11に示すように滲んで隣接する素子とショートするという可能性があり、これが製造歩留りの悪化の要因となっていた。この滲みを抑制するために、上面電極3の幅を抵抗体2よりも狭くする技術が特許文献4に記載されているが、チップ抵抗器においては、サイズが微小になった場合、特に0603サイズ以下になった場合には、上面電極3の幅を狭くするにも限界があり、例え、上面電極3の幅を抵抗体2と比べて多少狭くしたとしても上面電極3の印刷位置がずれた場合には、その滲みを完全に抑えることは困難なものであった。
That is, when the
本発明は上記従来の課題を解決するもので、低い抵抗値でTCR特性が良好な微小サイズのチップ抵抗器の製造方法を提供することを目的とするものである。 SUMMARY OF THE INVENTION The present invention solves the above-described conventional problems, and an object of the present invention is to provide a method for manufacturing a micro-sized chip resistor having a low resistance value and good TCR characteristics.
上記目的を達成するために、本発明は以下の構成を有するものである。 In order to achieve the above object, the present invention has the following configuration.
本発明の請求項1に記載の発明は、絶縁基板の上面の両端部に一対の第1上面電極を印刷して焼成する工程と、この一対の第1上面電極を橋絡するように第1の抵抗体を印刷する工程と、この第1の抵抗体および前記一対の第1上面電極と電気的に接続されるように一対の第2上面電極を印刷する工程と、前記第1の抵抗体の一部を覆う第2の抵抗体を印刷する工程とを備えるとともに、前記第2の抵抗体の長さは前記第1の抵抗体の長さより短く形成し、かつ前記第2上面電極は前記第2の抵抗体に重ならないように形成したもので、この製造方法によれば、第2の抵抗体の長さを第1の抵抗体の長さより短く形成するとともに、第2上面電極を前記第2の抵抗体に重ならないように形成しているため、第2上面電極は第1の抵抗体と第1上面電極のみを跨ぐように形成されることになり、これにより、第2上面電極の印刷に用いるマスクと第1上面電極との間に生じる隙間は、第1の抵抗体の厚みに相当する部分の隙間のみであって、第1抵抗体と第2の抵抗体が同一形状である場合に生じるような急激な段差は生じずになだらかな段差となるため、第2上面電極をスクリーン印刷で形成する場合、ペーストが滲んで隣接する素子とショートするという可能性は少なく、製造歩留りの向上が図れるという作用効果を有するものである。 According to a first aspect of the present invention, a first step is carried out by bridging the pair of first upper surface electrodes and printing the pair of first upper surface electrodes on both ends of the upper surface of the insulating substrate. Printing the resistor, a step of printing a pair of second upper surface electrodes so as to be electrically connected to the first resistor and the pair of first upper surface electrodes, and the first resistor And printing a second resistor covering a part of the first resistor, the second resistor is formed to have a length shorter than that of the first resistor, and the second upper surface electrode is formed of the second resistor. According to this manufacturing method, the length of the second resistor is formed shorter than the length of the first resistor, and the second upper surface electrode is formed on the second resistor. Since the second upper surface electrode is formed so as not to overlap the second resistor, the first upper surface electrode and the first resistor are The gap formed between the mask used for printing the second upper surface electrode and the first upper surface electrode is a portion corresponding to the thickness of the first resistor. The second upper surface electrode is formed by screen printing because there is only a gap between the first resistor and the second resistor. In this case, there is little possibility that the paste will spread and short-circuit with the adjacent element, and the manufacturing yield can be improved.
本発明の請求項2に記載の発明は、絶縁基板の上面の両端部に一対の第1上面電極を印刷して焼成する工程と、この一対の第1上面電極を橋絡するように第1の抵抗体を印刷する工程と、この第1の抵抗体の一部を覆う第2の抵抗体を印刷する工程と、この第2の抵抗体を印刷した後、前記一対の第1上面電極、前記第1の抵抗体、第2の抵抗体と電気的に接続されるように一対の第2上面電極を印刷する工程とを備えるとともに、前記第2の抵抗体の長さは前記第1の抵抗体の長さより短く形成し、かつ前記第2の抵抗体は端部が前記第1上面電極と前記第1の抵抗体との重なり部分まで位置するように形成し、さらに前記第2上面電極は前記第2の抵抗体に重なるように形成したもので、この製造方法によれば、第2の抵抗体の長さを第1の抵抗体の長さより短く形成しているため、第2上面電極を第1の抵抗体、第2の抵抗体および第1上面電極に跨るようにスクリーン印刷で形成する場合、第2上面電極の印刷に用いるマスクと第1上面電極との間に生じる隙間は、第1の抵抗体の厚みに相当する部分の隙間のみであり、また第2上面電極の印刷に用いるマスクと第1の抵抗体との間に生じる隙間は、第2の抵抗体の厚みに相当する部分の隙間のみであって、第1の抵抗体と第2の抵抗体が同一形状である場合に生じるような急激な段差は生じずになだらかな段差となるため、第2上面電極をスクリーン印刷で形成する場合、ペーストが滲んで隣接する素子とショートするという可能性は少なく、製造歩留りの向上が図れるものである。また、前記第2の抵抗体は端部が前記第1上面電極と前記第1の抵抗体との重なり部分まで位置するように形成しているため、第2の抵抗体の長さを第1の抵抗体の長さより短くする条件において第2の抵抗体の長さをできるだけ長く確保することができ、そして抵抗体における厚みが厚い部分の割合が多くなることによって低い抵抗値が得られるという作用効果を有するものである。 According to a second aspect of the present invention, there is provided a step of printing and baking a pair of first upper surface electrodes on both end portions of the upper surface of the insulating substrate, and a first bridge so as to bridge the pair of first upper surface electrodes. A step of printing the resistor, a step of printing a second resistor covering a part of the first resistor, and after printing the second resistor, the pair of first upper surface electrodes, And a step of printing a pair of second upper surface electrodes so as to be electrically connected to the first resistor and the second resistor, and the length of the second resistor is the first resistor The second resistor is formed to be shorter than the length of the resistor, and the second resistor is formed so that an end thereof is located up to an overlapping portion between the first upper surface electrode and the first resistor, and further, the second upper surface electrode Is formed so as to overlap the second resistor. According to this manufacturing method, the length of the second resistor is set to the first resistor. When the second upper surface electrode is formed by screen printing so as to straddle the first resistor, the second resistor, and the first upper surface electrode, the length of the second upper surface electrode is reduced. The gap formed between the mask used for printing and the first upper surface electrode is only the gap corresponding to the thickness of the first resistor, and the mask used for printing the second upper surface electrode and the first resistor. The gap formed between the first resistor and the second resistor is only the gap corresponding to the thickness of the second resistor, and a steep step that occurs when the first resistor and the second resistor have the same shape. Therefore, when the second upper surface electrode is formed by screen printing, there is little possibility that the paste will spread and short-circuit with an adjacent element, and the manufacturing yield can be improved. In addition, since the second resistor is formed so that the end thereof is located up to the overlapping portion of the first upper surface electrode and the first resistor, the length of the second resistor is set to the first length. The length of the second resistor can be ensured as long as possible under the condition that it is shorter than the length of the resistor, and a low resistance value can be obtained by increasing the proportion of the thick portion of the resistor. It has an effect.
本発明の請求項3に記載の発明は、特に、第1の抵抗体の一端部と第2の抵抗体の一端部に共通に接する平面と絶縁基板の上面とのなす角度および第1の抵抗体の他端部と第2の抵抗体の他端部に共通に接する平面と絶縁基板の上面とのなす角度が、共に15度以下(0を含まない)となるように構成したもので、この製造方法によれば、第1の抵抗体の一端部と第2の抵抗体の一端部に共通に接する平面と絶縁基板の上面とのなす角度および第1の抵抗体の他端部と第2の抵抗体の他端部に共通に接する平面と絶縁基板の上面とのなす角度を、共に15度以下としているため、第1の抵抗体の一端部と第2の抵抗体の一端部に共通に接する平面と絶縁基板の上面とのなす角度が大きい場合および/または第1の抵抗体の他端部と第2の抵抗体の他端部に共通に接する平面と絶縁基板の上面とのなす角度が大きい場合に生じるような、第1上面電極と第2の抵抗体との間の急激な段差は生じずになだらかな段差となるものであり、これにより、第2の抵抗体を印刷した後、前記第1の抵抗体、第2の抵抗体、前記一対の第1上面電極と電気的に接続されるように一対の第2上面電極をスクリーン印刷で形成する場合、ペーストが滲んで隣接する素子とショートするという可能性は少なく、製造歩留りの向上が図れるという作用効果を有するものである。
According to the third aspect of the present invention, in particular, the angle formed by the plane formed in common with the one end of the first resistor and the one end of the second resistor and the upper surface of the insulating substrate and the first resistance The angle formed by the plane in common with the other end of the body and the other end of the second resistor and the upper surface of the insulating substrate is 15 degrees or less (not including 0). According to this manufacturing method, the angle formed by the flat surface in common with the one end of the first resistor and the one end of the second resistor and the upper surface of the insulating substrate, and the other end of the first resistor and the first resistor Since the angle between the plane in common contact with the other end of the
本発明の請求項4に記載の発明は、特に、第2上面電極を銀パラジウム合金ペーストを印刷することによって形成し、かつ第1の抵抗体と第2の抵抗体を第2上面電極よりもパラジウム含有比率の高い銀パラジウム合金ペーストを印刷することによって形成し、さらに前記第1の抵抗体、第2の抵抗体および第2上面電極を同時に焼成するようにしたもので、この製造方法によれば、第1の抵抗体と第2の抵抗体を第2上面電極よりもパラジウム含有比率の高い銀パラジウム合金ペーストを印刷することによって形成しているものであり、そして、このパラジウム含有比率の高い銀パラジウム合金ペーストはTCRが低く安定な性質を有しているため、この抵抗ペーストを用いて第1の抵抗体と第2の抵抗体を形成することによりTCRが低いチップ抵抗器を得ることができ、さらに、第1の抵抗体、第2の抵抗体および第2上面電極を同時に焼成するようにしているため、第1の抵抗体および第2の抵抗体が熱処理されるのは同時焼成時の1回のみとなり、これにより、第1上面電極や第2上面電極から銀成分が第1の抵抗体および第2の抵抗体に拡散して銀とパラジウムの組成がずれることによるTCRの悪化も抑えられることになるため、TCRがより低い安定したチップ抵抗器が得られるという作用効果を有するものである。 According to a fourth aspect of the present invention, in particular, the second upper surface electrode is formed by printing a silver palladium alloy paste, and the first resistor and the second resistor are formed more than the second upper surface electrode. This is formed by printing a silver-palladium alloy paste having a high palladium content, and further firing the first resistor, the second resistor, and the second upper surface electrode at the same time. For example, the first resistor and the second resistor are formed by printing a silver-palladium alloy paste having a palladium content ratio higher than that of the second upper surface electrode, and the palladium content ratio is high. Since the silver-palladium alloy paste has a low TCR and a stable property, the first resistor and the second resistor are formed by using this resistor paste, thereby reducing the TCR. A chip resistor can be obtained, and furthermore, since the first resistor, the second resistor, and the second upper surface electrode are fired simultaneously, the first resistor and the second resistor are heat-treated. This is performed only once at the time of simultaneous firing, whereby the silver component diffuses from the first upper surface electrode and the second upper surface electrode to the first resistor and the second resistor, so that the composition of silver and palladium is increased. Since the deterioration of the TCR due to the shift is also suppressed, it has an operational effect that a stable chip resistor having a lower TCR can be obtained.
本発明の請求項5に記載の発明は、特に、第2の抵抗体の幅を第1の抵抗体の幅より狭くしたもので、この製造方法によれば、第2の抵抗体の幅を第1の抵抗体の幅より狭くしているため、第2の抵抗体をスクリーン印刷する際にマスクの位置がチップ抵抗器の幅方向に多少ずれた場合でも抵抗値に与える影響は少なくなり、これにより、抵抗値精度の高いチップ抵抗器が得られるという作用効果を有するものである。 According to the fifth aspect of the present invention, the width of the second resistor is made narrower than that of the first resistor. According to this manufacturing method, the width of the second resistor is reduced. Since the width of the first resistor is smaller than the width of the first resistor, even when the mask position is slightly shifted in the width direction of the chip resistor when the second resistor is screen-printed, the influence on the resistance value is reduced. As a result, a chip resistor having a high resistance value accuracy can be obtained.
以上のように本発明のチップ抵抗器の製造方法は、第2の抵抗体の長さを第1の抵抗体の長さより短く形成しているため、第2上面電極をスクリーン印刷で形成する場合におけるペーストの滲みを抑制することができ、また、第1の抵抗体と第2の抵抗体を第2上面電極よりもパラジウム含有比率の高い銀パラジウム合金ペーストを印刷することによって形成するとともに、前記第1の抵抗体、第2の抵抗体および第2上面電極を同時に焼成するようにしているため、低い抵抗値でTCR特性が良好な微小サイズのチップ抵抗器を得ることができるという優れた効果を奏するものである。 As described above, in the method of manufacturing a chip resistor according to the present invention, since the length of the second resistor is formed shorter than the length of the first resistor, the second upper surface electrode is formed by screen printing. And the first resistor and the second resistor are formed by printing a silver-palladium alloy paste having a palladium content ratio higher than that of the second upper surface electrode. Since the first resistor, the second resistor, and the second upper surface electrode are fired at the same time, an excellent effect that a small-sized chip resistor with a low resistance value and good TCR characteristics can be obtained. It plays.
(実施の形態1)
以下、実施の形態1を用いて、本発明の特に請求項1,4,5におけるチップ抵抗器の製造方法について、図面を参照しながら説明する。
(Embodiment 1)
Hereinafter, the manufacturing method of the chip resistor according to the first, fourth, and fifth aspects of the present invention will be described with reference to the drawings using the first embodiment.
図1は本発明の実施の形態1におけるチップ抵抗器の断面図を示したもので、11は絶縁基板、12は接続電極、13は第1上面電極、14は第1の抵抗体、15は第2上面電極、16は第2の抵抗体、17はプリコートガラス、18は保護膜、19は導体樹脂上面電極、20は端面電極、21は銅めっき層、22はニッケルめっき層、23は錫めっき層である。 FIG. 1 is a cross-sectional view of the chip resistor according to the first embodiment of the present invention. 11 is an insulating substrate, 12 is a connection electrode, 13 is a first upper surface electrode, 14 is a first resistor, and 15 is Second upper surface electrode, 16 is a second resistor, 17 is a pre-coated glass, 18 is a protective film, 19 is a conductor resin upper surface electrode, 20 is an end surface electrode, 21 is a copper plating layer, 22 is a nickel plating layer, and 23 is tin. It is a plating layer.
図2(a)〜(d)、図3(a)〜(d)および図4(a)〜(d)は本発明の実施の形態1におけるチップ抵抗器の製造方法を示す製造工程図であり、以下、この製造工程図を用いて製造方法について説明する。なお、図2〜図4における(a)(c)は個片状の基板の断面図を示し、また、図2〜図4における(b)(d)は個片状の基板の上面図を示しているものであり、以下の製造方法の説明では、この個片状の基板を用いて説明するが、実際の製造工程では、この個片状の基板が縦横に多数個連なったシート状の絶縁基板を用いて製造するものであり、後述する端面電極の形成前に短冊状または個片状に分割しているものである。 2 (a) to (d), FIGS. 3 (a) to (d) and FIGS. 4 (a) to (d) are manufacturing process diagrams showing a manufacturing method of the chip resistor in the first embodiment of the present invention. Yes, the manufacturing method will be described below with reference to the manufacturing process diagram. 2A to 4C are cross-sectional views of the piece-like substrate, and FIGS. 2B to 4D are top views of the piece-like substrate. In the following description of the manufacturing method, the description will be made using this piece-like substrate. However, in the actual manufacturing process, a sheet-like substrate in which a large number of pieces of this piece-like substrate are connected vertically and horizontally. It is manufactured using an insulating substrate, and is divided into strips or individual pieces before the formation of an end face electrode described later.
まず、図2(a)(b)に示すように、純度約96%のアルミナからなる絶縁基板11の上面の両端部に、金を主成分とする金属有機物ペーストをスクリーン印刷して焼成することにより接続電極12を形成し、その後、接続電極12の一部に重なるように、パラジウム含有率が1%以下の銀パラジウム合金からなる厚膜導電性ペーストをスクリーン印刷して焼成することにより第1上面電極13を形成する。なお、接続電極12は絶縁基板11の短辺に対応する1次分割ラインを跨ぐように形成するが,絶縁基板11の長辺に対応する2次分割ラインは跨がないように形成するものである。また、第1上面電極13は、その幅が接続電極12の幅よりも狭くなるように形成しているものである。
First, as shown in FIGS. 2 (a) and 2 (b), metal organic paste containing gold as a main component is screen-printed and fired on both ends of the upper surface of an insulating
次に、図2(c)(d)に示すように、一対の第1上面電極13を橋絡するようにパラジウム含有比率が45〜50%の銀パラジウム合金からなる抵抗ペーストをスクリーン印刷して乾燥させることにより第1の抵抗体14を形成する。この第1の抵抗体14は、その幅が第1上面電極13の幅よりも狭くなるように形成しているものである。
Next, as shown in FIGS. 2C and 2D, a resistance paste made of a silver-palladium alloy having a palladium content ratio of 45 to 50% is screen-printed so as to bridge the pair of first
次に、図3(a)(b)に示すように、前記第1の抵抗体14および前記一対の第1上面電極13と電気的に接続されるように、パラジウム含有比率が5〜15%の銀パラジウム合金からなる厚膜導電性ペーストをスクリーン印刷して乾燥させることにより第2上面電極15を形成し、さらに、第1の抵抗体14の一部を覆うように第1の抵抗体14と同一の抵抗ペーストを用いて第2の抵抗体16をスクリーン印刷する。この場合、第2の抵抗体16の長さは第1の抵抗体14の長さより短く形成し、かつ前記第2上面電極15は前記第2の抵抗体16に重ならないように形成するものである。また、第1の抵抗体14と第2の抵抗体16は、第2上面電極15よりもパラジウム含有比率の高い銀パラジウム合金からなる抵抗ペーストをスクリーン印刷することによって形成し、そして、第1の抵抗体14、第2の抵抗体16および第2上面電極15を、ピーク温度850〜900℃のプロファイルで同時に焼成するようにしているものである。そしてまた、前記第2の抵抗体16は、その幅が第1の抵抗体14の幅より狭くなるように形成し、かつその端部が第1上面電極13と第1の抵抗体14との重なり部分まで位置するように形成しているものである。なお、前記第2上面電極15は第1上面電極13と同じ幅で形成しているが、この第2上面電極15をその幅が第1上面電極13の幅よりも狭くなるように形成して、第2上面電極15をスクリーン印刷で形成する際におけるペーストの滲みを抑制するようにしてもよいものである。
Next, as shown in FIGS. 3A and 3B, the palladium content ratio is 5 to 15% so as to be electrically connected to the
次に、図3(c)(d)に示すように、第2の抵抗体16の全体を覆うようにプリコートガラス17を形成した後、抵抗値を所望の値に調整するために必要に応じて第1の抵抗体14、第2の抵抗体16およびプリコートガラス17にトリミング溝(図示せず)を形成し、その後、第1の抵抗体14、第2の抵抗体16およびプリコートガラス17を覆うようにエポキシ樹脂、フェノール樹脂等からなる保護膜18を形成する。
Next, as shown in FIGS. 3C and 3D, after the
次に、図4(a)(b)に示すように、絶縁基板11の両端部に接続電極12と重なるように樹脂銀からなる導体樹脂上面電極19をピーク温度200℃のプロファイルで硬化させることにより形成する。なお、この導体樹脂上面電極19は前記保護膜18より先に形成してもよいものである。また、この導体樹脂上面電極19は、2次分割ラインを跨ぐように連続の棒状に形成しているが、抵抗値を低く安定化させるために、導体樹脂上面電極19を2次分割ラインを跨ぐような独立パターンで形成して、後述する銅めっき層が接続電極12と直接接するようにしてもよいものである。
Next, as shown in FIGS. 4A and 4B, the conductor resin
このように保護膜18および導体樹脂上面電極19を形成した後に、シート状の絶縁基板を短冊状に分割することにより、絶縁基板11、接続電極12および導体樹脂上面電極19の端部はそれぞれ同一平面上に位置するようになり、この状態で絶縁基板11の裏面からマスクスパッタ工法を用いて、接続電極12および導体樹脂上面電極19と電気的に接続される端面電極20を形成する。この端面電極20は、クロムからなる第1の層と銅ニッケル合金からなる第2の層で構成されるもので、クロムからなる第1の層は絶縁基板11との密着性を良好にするために形成され、また銅ニッケル合金からなる第2の層は後述する銅めっき層との密着性を良好にして抵抗値を下げる目的で形成されるものである。
After forming the
最後に、図4(c)(d)に示すように、バレルめっき法を用いて端面電極20、導体樹脂上面電極19および第2上面電極15の表面に3層構造のめっき層を銅めっき層21、ニッケルめっき層22、錫めっき層23の順序で形成することにより、本発明の実施の形態1におけるチップ抵抗器が得られるものである。
Finally, as shown in FIGS. 4C and 4D, a plating layer having a three-layer structure is formed on the surfaces of the
上記製造方法により製造された本発明の実施の形態1におけるチップ抵抗器においては、第2の抵抗体16の長さを第1の抵抗体14の長さより短く形成するとともに、第2上面電極15を第2の抵抗体16に重ならないように形成しているため、第2上面電極15は第1の抵抗体14と第1上面電極13のみを跨ぐように形成されることになり、これにより、第2上面電極15のスクリーン印刷に用いるマスクと第1上面電極13との間に生じる隙間は、第1の抵抗体14の厚みに相当する部分の隙間のみであって、第1の抵抗体14と第2の抵抗体16が同一形状である場合に生じるような急激な段差は生じずになだらかな段差となるため、第2上面電極15をスクリーン印刷で形成する場合、ペーストが滲んで隣接する素子とショートするという可能性は少なく、製造歩留りの向上が図れるという効果が得られるものである。
In the chip resistor according to the first embodiment of the present invention manufactured by the above manufacturing method, the length of the
また、上記本発明の実施の形態1においては、第1の抵抗体14と第2の抵抗体16を第2上面電極15よりもパラジウム含有比率の高い銀パラジウム合金からなる抵抗ペーストをスクリーン印刷することによって形成しているもので、このパラジウム含有比率の高い銀パラジウム合金ペーストはTCRが低く安定な性質を有しているため、このペーストを用いて第1の抵抗体14と第2の抵抗体16を形成することによりTCRが低いチップ抵抗器を得ることができ、さらに、第1の抵抗体14、第2の抵抗体16および第2上面電極15を同時に焼成するようにしているため、第1の抵抗体14および第2の抵抗体16が熱処理されるのは同時焼成時の1回のみとなり、これにより、第1上面電極13や第2上面電極15から銀成分が第1の抵抗体14および第2の抵抗体16に拡散して銀とパラジウムの組成がずれることによるTCRの悪化も抑えられることになるため、TCRがより低い安定したチップ抵抗器を得ることができるという効果が得られるものである。
In the first embodiment of the present invention, the
そしてまた、上記本発明の実施の形態1においては、第2の抵抗体16の幅を第1の抵抗体14の幅より狭くしているため、第2の抵抗体16をスクリーン印刷する際にマスクの位置がチップ抵抗器の幅方向に多少ずれた場合でも抵抗値に与える影響は少なくなり、これにより、抵抗値精度の高いチップ抵抗器を得ることができるという効果が得られるものである。
In the first embodiment of the present invention, since the width of the
(実施の形態2)
以下、実施の形態2を用いて、本発明の特に請求項2〜5におけるチップ抵抗器の製造方法について、図面を参照しながら説明する。
(Embodiment 2)
Hereinafter, the manufacturing method of the chip resistor according to the second to fifth aspects of the present invention will be described with reference to the drawings by using the second embodiment.
図5は本発明の実施の形態2におけるチップ抵抗器の断面図を示したもので、31は絶縁基板、32は接続電極、33は第1上面電極、34は第1の抵抗体、35は第2の抵抗体、36は第1の抵抗体34の一端部と第2の抵抗体35の一端部に共通に接する平面、37は第1の抵抗体34の他端部と第2の抵抗体35の他端部に共通に接する平面、38は第2上面電極、39はプリコートガラス、40は保護膜、41は導体樹脂上面電極、42は端面電極、43は銅めっき層、44はニッケルめっき層、45は錫めっき層である。
FIG. 5 shows a cross-sectional view of the chip resistor according to the second embodiment of the present invention, in which 31 is an insulating substrate, 32 is a connection electrode, 33 is a first upper surface electrode, 34 is a first resistor, and 35 is The
図6(a)〜(d)、図7(a)〜(d)、図8(a)〜(d)および図9(a)(b)は本発明の実施の形態2におけるチップ抵抗器の製造方法を示す製造工程図であり、以下、この製造工程図を用いて製造方法について説明する。なお、図6〜図8における(a)(c)および図9(a)は個片状の基板の断面図を示し、また、図6〜図8における(b)(d)および図9(b)は個片状の基板の上面図を示しているものであり、以下の製造方法の説明では、この個片状の基板を用いて説明するが、実際の製造工程では、この個片状の基板が縦横に多数個連なったシート状の絶縁基板を用いて製造するものであり、後述する端面電極の形成前に短冊状または個片状に分割しているものである。 6 (a) to 6 (d), FIGS. 7 (a) to (d), FIGS. 8 (a) to (d) and FIGS. 9 (a) and 9 (b) are chip resistors according to the second embodiment of the present invention. The manufacturing method will be described below with reference to the manufacturing process diagram. 6A to 8C are cross-sectional views of the individual substrate, and FIGS. 6B to 8D are the cross-sectional views of FIGS. b) shows a top view of the individual substrate, and in the following description of the manufacturing method, this individual substrate will be used for explanation, but in the actual manufacturing process, this individual substrate is used. The substrate is manufactured using a sheet-like insulating substrate in which a large number of substrates are connected vertically and horizontally, and is divided into strips or individual pieces before the formation of the end face electrodes described later.
まず、図6(a)(b)に示すように、純度約96%のアルミナからなる絶縁基板31の上面の両端部に、金を主成分とする金属有機物ペーストをスクリーン印刷して焼成することにより接続電極32を形成し、その後、接続電極32の一部に重なるように、パラジウム含有比率が1%以下の銀パラジウム合金からなる厚膜導電性ペーストをスクリーン印刷して焼成することにより第1上面電極33を形成する。なお、接続電極32は絶縁基板31の短辺に対応する1次分割ラインを跨ぐように形成するが、絶縁基板31の長辺に対応する2次分割ラインは跨がないように形成するものである。また、第1上面電極33は、その幅が接続電極32の幅よりも狭くなるように形成しているものである。
First, as shown in FIGS. 6A and 6B, a metal organic paste mainly composed of gold is screen-printed and fired on both ends of the upper surface of an insulating
次に、図6(c)(d)に示すように、一対の第1上面電極33を橋絡するようにパラジウム含有比率が45〜50%の銀パラジウム合金からなる抵抗ペーストをスクリーン印刷して乾燥させることにより第1の抵抗体34を形成する。この第1の抵抗体34は、その幅が第1上面電極33の幅よりも狭くなるように形成しているものである。
Next, as shown in FIGS. 6C and 6D, a resistance paste made of a silver palladium alloy having a palladium content ratio of 45 to 50% is screen-printed so as to bridge the pair of first
次に、図7(a)(b)に示すように、前記第1の抵抗体34の一部を覆うように第1の抵抗体34と同一の抵抗ペーストをスクリーン印刷して乾燥させることにより第2の抵抗体35を形成する。ここで第2の抵抗体35の長さは第1の抵抗体34の長さより短く形成し、かつ第2の抵抗体35は、その端部が前記第1上面電極33と前記第1の抵抗体34との重なり部分まで位置するように形成するものである。さらに第2の抵抗体35は、その幅が第1の抵抗体34の幅より狭くなるように形成しているものである。さらにまた、第2の抵抗体35を形成する位置および厚みを制御することによって、第1の抵抗体34の一端部と第2の抵抗体35の一端部に共通に接する平面36と絶縁基板31とのなす角度と、第1の抵抗体34の他端部と第2の抵抗体35の他端部に共通に接する平面37と絶縁基板31とのなす角度を、共に15度以下(0を含まない)としているものである。
Next, as shown in FIGS. 7A and 7B, the same resistance paste as that of the
次に、図7(c)(d)に示すように、前記第1上面電極33、第1の抵抗体34、第2の抵抗体35と電気的に接続されるように、かつ第2の抵抗体35に重なるように、パラジウム含有比率が5〜15%の銀パラジウム合金からなる厚膜導電性ペーストをスクリーン印刷することにより第2上面電極38を形成する。ここで、この第2上面電極38は、第1の抵抗体34および第2の抵抗体35よりもパラジウム含有比率の低い銀パラジウム合金ペーストをスクリーン印刷することによって形成し、さらに第1の抵抗体34、第2の抵抗体35および第2上面電極38を、ピーク温度850〜900℃のプロファイルで同時に焼成するものである。なお、前記第2上面電極38は第1上面電極33と同じ幅で形成しているが、この第2上面電極38をその幅が第1上面電極33の幅よりも狭くなるように形成して、第2上面電極38をスクリーン印刷で形成する際におけるペーストの滲みを抑制するようにしてもよいものである。
Next, as shown in FIGS. 7C and 7D, the second
次に、図8(a)(b)に示すように、第2の抵抗体35を覆うようにプリコートガラス39を形成した後、抵抗値を所望の値に調整するために必要に応じて第1の抵抗体34、第2の抵抗体35およびプリコートガラス39にトリミング溝(図示せず)を形成し、その後、第1の抵抗体34、第2の抵抗体35およびプリコートガラス39を覆うようにエポキシ樹脂、フェノール樹脂等からなる保護膜40を形成する。
Next, as shown in FIGS. 8A and 8B, after the
次に、図8(c)(d)に示すように、絶縁基板31の両端部に接続電極32と重なるように樹脂銀からなる導体樹脂上面電極41をピーク温度200℃のプロファイルで硬化させることにより形成する。なお、この導体樹脂上面電極41は前記保護膜40より先に形成してもよいものである。また、この導体樹脂上面電極41は、2次分割ラインを跨ぐように連続の棒状に形成しているが、抵抗値を低く安定化させるために、導体樹脂上面電極41を2次分割ラインを跨ぐような独立パターンで形成して、後述する銅めっき層が接続電極32と直接接するようにしてもよいものである。
Next, as shown in FIGS. 8C and 8D, the conductor resin
このように保護膜40および導体樹脂上面電極41を形成した後に、シート状の絶縁基板を短冊状に分割することにより、絶縁基板31、接続電極32および導体樹脂上面電極41の端部はそれぞれ同一平面上に位置するようになり、この状態で絶縁基板31の裏面からマスクスパッタ工法を用いて、接続電極32および導体樹脂上面電極41と電気的に接続される端面電極42を形成する。この端面電極42は、クロムからなる第1の層と銅ニッケル合金からなる第2の層で構成されるもので、クロムからなる第1の層は絶縁基板31との密着性を良好にするために形成され、また銅ニッケル合金からなる第2の層は後述する銅めっき層との密着性を良好にして抵抗値を下げる目的で形成されるものである。
After forming the
最後に、図9(a)(b)に示すように、バレルめっき法を用いて端面電極42、導体樹脂上面電極41および第2上面電極38の表面に3層構造のめっき層を銅めっき層43、ニッケルめっき層44、錫めっき層45の順序で形成することにより、本発明の実施の形態2におけるチップ抵抗器が得られるものである。
Finally, as shown in FIGS. 9A and 9B, a plating layer having a three-layer structure is formed on the surfaces of the
上記製造方法により製造された本発明の実施の形態2におけるチップ抵抗器においては、第2の抵抗体35の長さを第1の抵抗体34の長さより短く形成しているため、第2上面電極38を第1の抵抗体34、第2の抵抗体35および第1上面電極33に跨るようにスクリーン印刷して形成する場合、第2上面電極38のスクリーン印刷に用いるマスクと第1上面電極33との間に生じる隙間は、第1の抵抗体34の厚みに相当する部分の隙間のみであり、また第2上面電極38のスクリーン印刷に用いるマスクと第1の抵抗体34との間に生じる隙間は、第2の抵抗体35の厚みに相当する部分の隙間であって、第1の抵抗体34と第2の抵抗体35が同一形状である場合に生じるような急激な段差は生じずになだらかな段差となるため、第2上面電極38をスクリーン印刷で形成する場合、ペーストが滲んで隣接する素子とショートするという可能性は少なく、製造歩留りの向上が図れるものである。
In the chip resistor according to the second embodiment of the present invention manufactured by the above manufacturing method, the length of the
また、上記本発明の実施の形態2においては、第2の抵抗体35をその端部が第1上面電極33と第1の抵抗体34との重なり部分まで位置するように形成しているため、第2の抵抗体35の長さを第1の抵抗体34の長さより短くする条件において第2の抵抗体35の長さをできるだけ長く確保することができ、そして抵抗体における厚みが厚い部分の割合が多くなることによって低い抵抗値が得られるものである。
In the second embodiment of the present invention, the
そしてまた、上記本発明の実施の形態2においては、第1の抵抗体34の一端部と第2の抵抗体35の一端部に共通に接する平面36と絶縁基板31の上面とのなす角度および第1の抵抗体34の他端部と第2の抵抗体35の他端部に共通に接する平面37と絶縁基板31の上面とのなす角度が、共に15度以下(0を含まない)となるように構成しているため、第1の抵抗体34の一端部と第2の抵抗体35の一端部に共通に接する平面36と絶縁基板31の上面とのなす角度が15度より大きい場合および/または第1の抵抗体34の他端部と第2の抵抗体35の他端部に共通に接する平面37と絶縁基板31の上面とのなす角度が15度より大きい場合に生じるような、第1上面電極33と第2の抵抗体35との間の急激な段差は生じずになだらかな段差となるものであり、これにより、第2の抵抗体35を印刷した後、前記第1の抵抗体34、第2の抵抗体35、一対の第1上面電極33と電気的に接続されるように一対の第2上面電極38をスクリーン印刷で形成する場合、ペーストが滲んで隣接する素子とショートするという可能性は少なく、製造歩留りの向上が図れるものである。
In the second embodiment of the present invention, the angle formed by the
さらに、上記本発明の実施の形態2においては、第1の抵抗体34と第2の抵抗体35を第2上面電極38よりもパラジウム含有比率の高い銀パラジウム合金からなる抵抗ペーストをスクリーン印刷することによって形成しているもので、このパラジウム含有比率の高い銀パラジウム合金からなる抵抗ペーストはTCRが低く安定な性質を有しているため、この抵抗ペーストを用いて第1の抵抗体34と第2の抵抗体35を形成することによりTCRが低いチップ抵抗器を得ることができ、そしてまた、第1の抵抗体34、第2の抵抗体35および第2上面電極38は同時に焼成するようにしているため、第1の抵抗体34および第2の抵抗体35が熱処理されるのは同時焼成時の1回のみとなり、これにより、第1上面電極33や第2上面電極38から銀成分が第1の抵抗体34および第2の抵抗体35に拡散して銀とパラジウムの組成がずれることによるTCRの悪化も抑えられることになるため、TCRがより低い安定したチップ抵抗器が得られるものである。
Further, in the second embodiment of the present invention, the
また、上記本発明の実施の形態2においては、第2の抵抗体35の幅を第1の抵抗体34の幅より狭くしているため、第2の抵抗体35をスクリーン印刷する際にマスクの位置がチップ抵抗器の幅方向に多少ずれた場合でも抵抗値に与える影響は少なくなり、これにより、抵抗値精度の高いチップ抵抗器が得られるものである。
In the second embodiment of the present invention, since the width of the
本発明に係るチップ抵抗器の製造方法は、第2上面電極をスクリーン印刷で形成する場合におけるペーストの滲みを抑制することができるという効果を有するものであり、特に低い抵抗値でTCR特性が良好な微小サイズのチップ抵抗器に適用することにより有用となるものである。 The chip resistor manufacturing method according to the present invention has an effect that it is possible to suppress the bleeding of the paste when the second upper surface electrode is formed by screen printing, and the TCR characteristic is particularly good at a low resistance value. It becomes useful when applied to a chip resistor of a very small size.
11 絶縁基板
13 第1上面電極
14 第1の抵抗体
15 第2上面電極
16 第2の抵抗体
31 絶縁基板
33 第1上面電極
34 第1の抵抗体
35 第2の抵抗体
36 第1の抵抗体の一端部と第2の抵抗体の一端部に共通に接する平面
37 第1の抵抗体の他端部と第2の抵抗体の他端部に共通に接する平面
38 第2上面電極
DESCRIPTION OF
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008091112A JP2009246147A (en) | 2008-03-31 | 2008-03-31 | Method of manufacturing chip resistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008091112A JP2009246147A (en) | 2008-03-31 | 2008-03-31 | Method of manufacturing chip resistor |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009246147A true JP2009246147A (en) | 2009-10-22 |
Family
ID=41307713
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008091112A Pending JP2009246147A (en) | 2008-03-31 | 2008-03-31 | Method of manufacturing chip resistor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009246147A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015087670A1 (en) * | 2013-12-11 | 2015-06-18 | コーア株式会社 | Resistance element and manufacturing method therefor |
CN108962516A (en) * | 2018-08-10 | 2018-12-07 | 广东风华高新科技股份有限公司 | A kind of chip resistor and its manufacturing method |
CN109416964A (en) * | 2016-09-27 | 2019-03-01 | 松下知识产权经营株式会社 | Chip resister |
-
2008
- 2008-03-31 JP JP2008091112A patent/JP2009246147A/en active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015087670A1 (en) * | 2013-12-11 | 2015-06-18 | コーア株式会社 | Resistance element and manufacturing method therefor |
CN109416964A (en) * | 2016-09-27 | 2019-03-01 | 松下知识产权经营株式会社 | Chip resister |
CN109416964B (en) * | 2016-09-27 | 2021-04-23 | 松下知识产权经营株式会社 | Chip resistor |
CN108962516A (en) * | 2018-08-10 | 2018-12-07 | 广东风华高新科技股份有限公司 | A kind of chip resistor and its manufacturing method |
CN108962516B (en) * | 2018-08-10 | 2024-04-30 | 广东风华高新科技股份有限公司 | Chip resistor and manufacturing method thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7782173B2 (en) | Chip resistor | |
WO1999001876A1 (en) | Resistor and method of producing the same | |
WO2016158240A1 (en) | Chip resistor | |
JP2009246147A (en) | Method of manufacturing chip resistor | |
JPWO2006011425A1 (en) | Chip resistor and manufacturing method thereof | |
WO2017033793A1 (en) | Chip resistor and method for manufacturing chip resistor | |
CN107533890A (en) | Chip resister and its manufacture method | |
JP2003068502A (en) | Chip resistor | |
JP5261947B2 (en) | Low resistance chip resistor and manufacturing method thereof | |
JP5879498B2 (en) | Chip resistor and manufacturing method thereof | |
JP2007188971A (en) | Jumper chip component | |
KR102021667B1 (en) | Method of fabricating highly conductive low-ohmic chip resistor having electrodes of base metal or base-metal alloy | |
JP2006245218A (en) | Chip resistor and its production process | |
WO2020170750A1 (en) | Resistor | |
JP4729398B2 (en) | Chip resistor | |
JP2009088368A (en) | Method of manufacturing low-resistance chip resistor | |
JP2839262B2 (en) | Chip resistor and manufacturing method thereof | |
JP2007048784A (en) | Chip resistor and its manufacturing method | |
JP2013175523A (en) | Chip resistor and manufacturing method of the same | |
JP2008244211A (en) | Manufacturing method for thin-film chip resistor | |
JP6695415B2 (en) | Chip resistor | |
JP2007220858A (en) | Resistor and its manufacturing method | |
JP2007027501A (en) | Chip resistor | |
JP2005191402A (en) | Chip resistor, chip component, and manufacturing method thereof | |
JP2007095926A (en) | Chip resistor |