JP2009111302A - 半導体装置およびその製造方法 - Google Patents

Abstract

【課題】 表示性能の優れたディスプレイパネルを安価に得るため、直接成長多結晶シリコン膜をチャネル層に用いたボトムゲート構造TFTを実現するために、ゲート絶縁膜中の固定電荷を低減し、かつ直接成長法による半導体多結晶膜の成膜温度を低温化する。
【解決手段】 シリコン酸窒化膜をゲート絶縁膜に用いることにより、膜全体の固定電荷密度を低減させるとともに半導体膜成膜時の原料原子の吸着をうながす。さらに、半導体膜成膜初期にゲルマニウムを含むガスを混合して表面吸着を促し成膜を促進する。これらにより半導体多結晶膜の成膜温度を下げる。
【選択図】 図３

Description

本発明は有機EL（OLED）パネル、液晶パネルなどのフラットパネルディスプレイパネルに用いられる薄膜トランジスタ（TFT）に関するものである。

OLEDディスプレイは高コントラスト、高応答速度などの優れた特長を持つディスプレイであり、中小型パネルを中心に実用化が始まりつつある。その画素に必要なTFTとして、多結晶Si膜の形成温度が最高では650℃程度となるレーザーアニール法による低温ポリSi膜を用いたトップゲート型TFTが多く使用されている。しかし低温ポリSi TFTは、レーザー結晶化工程の基板サイズが限られており（現在G４サイズ、７３ｃｍ×９２ｃｍまで）、大型OLEDパネル用途に適さない。将来、処理可能な基板サイズが大きくなったとしても、大型液晶パネルに用いられているボトムゲート型アモルファスSi TFTに比較して、製造コストが高いという問題点がある。製造コストが高い理由は、低温ポリSi TFTは、多結晶Si膜成膜工程がアモルファスSi膜の堆積、脱水素アニール、レーザーアニールの３工程からなるためであり、さらにトップゲート構造ではイオン注入工程、コンタクト加工工程などの工程が増加するためである。

アモルファスSiは電気ストレス耐性が低く、使用時の電気ストレスによるしきい値がシフトするため、オン電流の変動に鈍感な液晶用途では問題ないが、オン電流の変動に敏感なOLEDパネル用途に適さない。そこで半導体層としてレーザーアニール法ではなく膜を直接堆積させる直接成長法による多結晶Si膜を形成し、かつ、トップゲート構造より工程数の少ないボトムゲート型構造でTFTを製造できれば、TFTの電気ストレス耐性と、大型基板での高効率な製造が両立出来る。

また、液晶ディスプレイ用途においては、アモルファスSi膜に比較して多結晶Si膜を使うとTFTのオン電流が向上するため、高精細化と画像表示リフレッシュレートの高速化が望める。そのため、直接成長多結晶Si TFTでは工程数を増加させずに画像表示性能を向上させることができる。

液晶用のボトムゲート型アモルファスSi TFTでは、ゲート絶縁膜として窒化シリコン膜が主に用いられてきた。窒化シリコン膜は、しきい値の経時変動の原因となるアルカリイオンに対してバリア性能があり、ガラス基板からのアルカリイオンの拡散防止効果があるためである。また窒化シリコン膜は、正の固定電荷を持ちやすく、正の固定電荷はしきい値をマイナス方向にシフトさせる。一方アモルファスSi膜は、負に帯電した欠陥準位を多く含み、この負電荷はしきい値をプラス方向にシフトさせる。このため両者を組み合わせて使うことにより正負の電荷が見かけ上相殺し、絶対値の低いしきい値を得ることが出来ている。

チャネル層に多結晶Si膜を用いると、チャネル層中の欠陥準位が少なくなるため、オン電流や電気ストレス耐性が向上する反面、上述した電荷のバランスが崩れ、しきい値がマイナス方向に大きな値となってしまう。そのため、チャネル層に多結晶Si膜を用いる場合、ゲート絶縁膜中の固定電荷を軽減する必要がある。例えば、窒化膜厚３００ｎｍ（ゲート絶縁膜容量１７ｎＦ／ｃｍ^２相当）で、しきい値の絶対値を３Ｖ以内に抑えたい場合、電荷密度を３×１０^１１ｃｍ^−２以下に抑える必要がある。

またボトムゲート構造では多結晶Si膜の形成温度は低いことが望ましい。ガラス基板の変形防止に加え、既に形成されているゲート電極のヒロックなど変質防止のためである。ゲート電極は500〜600℃のピーク温度で変質するため、多結晶Si膜の形成温度は例えば450℃以下が望ましい。

さらにゲート絶縁膜中の正の固定電荷を低減するには、窒化シリコン膜よりも酸化シリコン膜を用いた方が良い。レーザーアニール法による多結晶シリコンを用いたボトムゲート型TFTでは、窒化膜の上に酸化膜を積層したゲート絶縁膜を用いた例がある（特許文献１）。
[特許文献１] 特開平１１−１７１９１号公報
しかし、酸化シリコン膜上での成膜は窒化シリコン膜上よりも高温が必要で、所望の低温で多結晶Ｓｉ膜を得ることができない。この理由は次のように解釈できる。シリコンと酸素の共有結合では、電気陰性度の高い酸素原子に結合軌道の電子が惹きつけられている。このようなSi-O結合で覆われた酸化シリコン膜の表面に堆積材料のシリコン原子が到達しても、酸素原子による電子の束縛が強いため、シリコン原子の吸着や結合の組み換えが起こらず、膜の堆積が始まらないためである。

よって、ゲート絶縁膜に酸化シリコン膜を用いたいが、直接成長法による多結晶Ｓｉ膜の成膜可能温度が高くなり不都合が生じる。

これらを鑑みると、更に酸素と窒素を混合したゲート絶縁膜を用いることが考えられる。しかしながら、当ゲート絶縁膜であっても絶縁膜上面の窒素濃度を濃くしすぎると正の固定電荷が増加してしまい好ましくない。

本発明は、表示性能に優れたディスプレイパネルを安価に得るため、直接成長法による半導体多結晶膜をチャネル層に用いたボトムゲート構造TFTを実現することを課題とする。

上記課題達成のため、本発明は、第一に、ゲート絶縁膜としてSi、O、Nを含むシリコン酸窒化膜を用い、表面のＳｉ−Ｎ結合により半導体膜の成膜時の原料原子の吸着を促して半導体膜の成膜温度の低温化を図っている（450℃以下）。この際、表面の窒素濃度を制限することで膜の正の固定電荷を抑制している。さらに、半導体膜の成膜を左右するのは表面のみであるからゲート絶縁膜中、下方での窒素濃度を高くし、アルカリイオンの拡散を抑制している。

図１を用いて本発明に関わる好適な窒素濃度を述べる。半導体多結晶膜の粒径は10〜50 nmの微小粒径が望ましい。ＯＬＥＤパネルの画像表示において、ＴＦＴ特性のばらつきに起因する画像のザラツキを抑制するためである。横軸は結晶成長の起点となる粒の中心間の距離であり、ほぼ粒径に等しい。(1)の白三角で示す線は成長起点間距離と成長起点表面密度の関係を示す。表面吸着サイトであるSi-N結合には半導体原料分子が吸着脱離を繰り返しており、すべての吸着サイトが成長起点とはならない。(2)の黒三角で示す線は、(1)の成長起点表面密度を得るために必要な窒素表面密度である。ここで吸着サイトである窒素表面密度と成長起点表面密度の比は10²である。(3)の黒丸で示す線は(2)の表面密度から得た窒素体積密度である。図より、好ましい窒素濃度は１×10¹⁸ cm^-3から2×10²⁰ cm^-3である。ゲート絶縁膜の表面少なくとも5nm以上の領域においてこの濃度範囲であることが好ましい。

半導体膜の成膜を左右するのは表面のみであるから、ゲート絶縁膜中、上記の制限はゲート絶縁膜表面に関するものである。そこでゲート絶縁膜の下方では窒素濃度を高くすれば、アルカリイオンの拡散を抑制することができる。

温度４００℃となるＴＦＴ製造工程中の、ガラス基板からのアルカリイオンの拡散を抑制するためには、ゲート絶縁膜の底面から少なくとも２０ｎｍ以上の領域において、窒素濃度が２×１０^２１ｃｍ^−３以上であることが好ましい。

図２に再度概念を示す。ゲート絶縁膜表面での好ましい窒素濃度の下限C1は１×10¹⁸ cm^-3であり上限Ｃ２は2×10²⁰ cm^-3である。ゲート絶縁膜下面での好ましい窒素濃度の下限Ｃ３は２×１０^２１ｃｍ^−３である。これらの好ましい窒素濃度を、酸素に対する窒素の濃度比で記述すると、上面で３×１０^−５以上０．００６以下、下面で０．２以上である。

また、本発明では第二に、半導体膜の成膜時の少なくとも初期の段階で原料ガスにGeを含むガスを添加すること、及び表面のごく一部の酸素原子を取り去り半導体原料ガスの吸着サイト増加を促すことによって半導体膜の成膜温度の低温化を図っている。

半導体膜の原料ガスとして代表的なモノシラン（SiH₄）と、Geを含むガスの一例であるゲルマン（GeH₄）の分解に必要な活性化エネルギーを下表に示す。この表から、SiH₄に比べてGeH₄の方が活性化エネルギーは低いことが分かる。よって、GeH₄を半導体膜の原料ガスに添加すれば成膜の促進が可能である。

また、真空中で基板温度を４００℃に保った、基板表面がＳｉＯ_ｘ膜（ｘ＝1〜2）で覆われた試料に、0.01から１Torr程度のGeH₄ガスを導入すると次の吸熱反応が起こり、酸素成分が表面より脱離する。
GeH₄ ＋ SiO₂（表面） → H₂O↑ ＋ Si₂GeH₂ (表面) (1.2eV吸熱)（１）
半導体成膜の少なくとも初期にGeH₄ガスを混合導入すると、（１）の反応によりゲート絶縁膜表面における成長起点ができる。従って、この反応を利用すれば、ゲート絶縁膜中で内部の窒素濃度を増加させることなく、効率よく成長起点を形成することができ、より低温で半導体膜を成膜することができる。
よって、ゲート絶縁膜上における成長起点の形成を促進するため、半導体膜中ではゲート絶縁膜側の少なくとも5nm以上の領域において１０atom％以上とすることが望ましい。

本発明によれば、ゲート絶縁膜中の固定電荷を増加させることなく低い温度で半導体膜が成膜できるため、大型基板上に半導体多結晶膜をチャネル層に用いたボトムゲート構造TFTを高効率に実現することができ、従って表示性能の優れたディスプレイパネルを安価に得ることができる。

以下、本発明の一実施例を、図３を用いて説明する。まず、絶縁基板１上にゲート電極配線２としてＡｌＮｄ膜をスパッタリング法により２５０ｎｍ成膜し、ホトリソグラフィーを用いて加工した。この上に、ゲート絶縁膜３として酸窒化シリコン膜を並行平板型プラズマＣＶＤ法により、ＲＦ周波数１３．５６ＭＨｚ、ＲＦパワー５００Ｗ、成膜温度３５０℃、圧力１．０Ｔｏｒｒにて成膜した。まず２５秒間、ＳｉＨ_４／ＮＨ_３／Ｎ_２Ｏ／Ｎ_２＝１００/１５００/１０００/６０００ ｓｃｃｍにて成膜し、引き続き７０秒間ＳｉＨ_４／ＮＨ_３／Ｎ_２Ｏ／Ｎ_２＝１００/１００/７０００/１４００ ｓｃｃｍにて成膜し、２４０ｎｍのゲート絶縁膜を得た。図４にゲート絶縁膜のＳＩＭＳ分析結果を示す。縦軸はＳＩＭＳカウントである。図には横軸０から１００ｎｍにおいて有効な窒素濃度を縦軸の隣に示した。カウント数を各元素の濃度に換算するには母体効果（イオン化確率が組成に依存すること）などを考慮する必要があるために、この軸は横軸０から１００ｎｍにおいてのみ有効となっている。ゲート絶縁膜上面の窒素濃度は４×１０^１９ｃｍ^−３である。下面での濃度は６×１０^２１ｃｍ^−３であった。

その上に、熱ＣＶＤを用いて成膜温度４５０℃、圧力０．０８Ｔｏｒｒ、ＳｉＨ_４＝５ｓｃｃｍ、にて６０分間成膜を行い、多結晶Ｓｉ膜からなる１０ｎｍの半導体膜４ａを得た。さらに、引き続いて、熱ＣＶＤを用いて成膜温度４５０℃、圧力１０Ｔｏｒｒ、ＳｉＨ_４／Ｈｅ＝１０／５００ｓｃｃｍ、にて６０分間成膜を行い、多結晶Ｓｉ膜からなる１９０ｎｍの半導体膜４ｂを得た。

尚、本実施例では、半導体膜４ｂの形成では熱ＣＶＤを用いたが、成膜方法はこれに限らず、膜形成のスループットを向上するため、例えば、原料ガスとしてSiH₄を供給するプラズマＣＶＤ法を用いても構わない。

ついでコンタクト層５としてｎ^＋Ｓｉ膜をプラズマＣＶＤ法で成膜した。この後、ホトリソグラフィーを用いてｎ^＋Ｓｉ膜/多結晶膜を島状に加工した。この上にＡｌＮｄ膜をスパッタリング法で成膜し、ホトリソグラフィーを用いてソース電極配線６、ドレイン電極配線７に加工した。さらにこの上に保護性絶縁膜８として窒化シリコン膜をプラズマＣＶＤ法で成膜し、加えて有機塗布膜にて保護性絶縁膜９を形成し、ホトリソグラフィーを用いてコンタクトホール１０を形成した。ついで、画素電極１１としてＩＴＯ膜をスパッタリング法で成膜し、ホトリソグラフィーを用いて加工した。得られたＴＦＴのしきい値の絶対値は、２．６Ｖであった。

以上の方法により、ゲート絶縁膜中の固定電荷を増加させることなく、４５０℃以下の低温で直接成長法により、多結晶半導体膜をチャネル層に持つボトムゲート型ＴＦＴを高効率に製造することができた。

本発明の第２の実施例を、図５を用いて説明する。本実施例は、半導体多結晶膜として多結晶SiGe膜を用いている点で第１の実施例と異なる。絶縁基板１上のゲート電極配線２、およびゲート絶縁膜３は第１の実施例と同様の条件を用いて形成した。次いで、ゲート絶縁膜３上に熱ＣＶＤを用いて成膜温度４４０℃、圧力０．４Ｔｏｒｒ、ＳｉＨ_４／ＧｅＨ_４／Ｈｅ＝１２０／６０／５０ｓｃｃｍ、にて１５分間成膜を行い、多結晶ＳｉＧｅ膜からなる２００ｎｍの半導体膜３０を得た。ＲＢＳ（ラザフォード後方散乱）法による分析結果において、半導体層下面でのＧｅ濃度は約２０atom％であった。尚、TFTの半導体膜３０として多結晶SiGe膜を用いたが、膜の種類はこれに限らず、例えば、多結晶SiGe膜を10ｎｍ形成し、さらにこの上にプラズマCVD法を用いて多結晶Si膜を190ｎｍ堆積させてもよい。

この後、実施例１と同様にして、コンタクト層５、ソース電極配線６、ドレイン電極配線７、保護性絶縁膜８および９、コンタクトホール１０、及び画素電極１１を形成した。

本実施例では、半導体多結晶膜の形成時にＧｅＨ_４を添加していることから、実施例1に比べて成膜時間が短縮され、さらに成膜温度の低下を図ることができた。

以下、本発明の一実施例を、図６を用いて説明する。実施例２と同様な方法で作成したＴＦＴの上に、有機ＥＬの電荷輸送層１２、発光層１３、電荷輸送層１４を蒸着法により形成し、さらに上部電極１５として透明導電膜を蒸着及びスパッタリングで形成し、封止層１６として窒化シリコン膜を触媒ＣＶＤにて形成し、ＯＬＥＤパネルを作製した。作製したＯＬＥＤパネルは、高コントラスト、高応答速度で、ＴＦＴの安定性が良好なため長寿命の特性を示した。

尚、本実施例ではTFTとして実施例２のものを用いたが、実施例１のものでも適用可能である。これは、次の実施例４においても同様である。

以下、本発明の一実施例を、図７を用いて説明する。実施例１と同様な方法で、絶縁基板１上にゲート電極配線２、ゲート絶縁膜３、多結晶SiGe膜３０、コンタクト層５、ソース電極配線６、ドレイン電極配線７、保護性絶縁膜８，９、を形成した。ついで、画素電極１７としてITO膜をスパッタリング法で成膜し、ホトリソグラフィーを用いて加工した。

この上に、配向膜１８を形成し、スペーサ１９を介して対向基板２０を張り合わせ、液晶２９を封入し、液晶パネルを作製した。対向基板２０にはカラーフィルタ２３、透明電極２４、配向膜２５、などが具備されている。作製した液晶パネルは、高速に書き換え可能で高精細な画像を示した。

本発明の好適な窒素濃度を示した図。 本発明の好適な窒素濃度を酸素に対する窒素の濃度比で示した図。 本発明の薄膜トランジスタの第１の実施形態を示す断面模式図。 本発明の実施例中ゲート絶縁膜に用いた酸窒化膜のＳＩＭＳ分析結果。 本発明の薄膜トランジスタの第２の実施形態を示す断面模式図。 本発明を用いたＯＬＥＤ表示装置の断面模式図。 本発明を用いた液晶表示装置の断面模式図。

符号の説明

１…絶縁基板、２…ゲート電極配線、３…ゲート絶縁膜、４a…多結晶Si膜、４ｂ…多結晶Si膜、５…コンタクト層、６…ソース電極配線、７…ドレイン電極配線、８…保護性絶縁膜、９…保護性絶縁膜、１０…コンタクトホール、１１…画素電極、１２…電荷輸送層、１３…発光層、１４…電荷輸送層、１５…上部電極、１６…封止層、１７…画素電極、１８…配向膜、１９…スペーサ、２０…対向基板、２３…カラーフィルタ、２４…透明電極、２５…配向膜、２９…液晶、３０…多結晶SiGe膜。

Claims (9)

1. 絶縁基板上に、ゲート電極膜、ゲート絶縁膜、半導体膜、ソース電極膜、ドレイン電極膜を具備するボトムゲート型薄膜トランジスタにおいて、
   前記ゲート絶縁膜はＳｉ、Ｏ、Ｎを含有する膜からなり、該ゲート絶縁膜中のＮ濃度が前記ゲート電極膜側に比較して前記半導体膜側で低く、
   該半導体膜はＳｉを含有する多結晶膜からなることを特徴とする半導体装置。
2. 請求項１において、
   前記ゲート絶縁膜中のN濃度は前記半導体膜側の少なくとも５ｎｍ以上の領域で、１×１０^１８ｃｍ^−３以上、２×１０^２０ｃｍ^−３以下であることを特徴とする半導体装置。
3. 請求項２において、
   前記ゲート絶縁膜中のN濃度は前記ゲート電極膜側の少なくとも２０ｎｍ以上の領域で２×１０^２１ｃｍ^−３以上であることを特徴とした半導体装置。
4. 絶縁基板上にゲート電極膜を形成する工程と、ゲート絶縁膜を形成する工程と、半導体膜を形成する工程と、ソース電極膜を形成する工程と、ドレイン電極膜を形成する工程を具備するボトムゲート型薄膜トランジスタの製造方法において、前記ゲート絶縁膜の形成工程では、Ｓｉ、Ｏ、Ｎを含有し、Ｎ濃度が前記ゲート電極膜側に比較して前記半導体膜側で低い膜を形成し、前記半導体膜の形成工程ではＳｉを含有する多結晶膜を形成することを特徴とする半導体装置の製造方法。
5. 絶縁基板上に、ゲート電極膜、ゲート絶縁膜、半導体膜、ソース電極膜、ドレイン電極膜を具備するボトムゲート型薄膜トランジスタにおいて、
   前記ゲート絶縁膜はＳｉ、Ｏ、Ｎを含有する膜からなり、該ゲート絶縁膜中のＮ濃度が前記ゲート電極膜側に比較して前記半導体膜側で低く、
   該半導体膜はＳｉに加えてＧｅを含有する多結晶膜からなることを特徴とする半導体装置。
6. 請求項５において、
   前記ゲート絶縁膜中のN濃度は前記半導体膜側の少なくとも５ｎｍ以上の領域で、１×１０^１８ｃｍ^−３以上、２×１０^２０ｃｍ^−３以下であることを特徴とする半導体装置。
7. 請求項６において、
   前記ＳｉとＧｅを含む多結晶膜からなる半導体膜中のＧｅ濃度は、前記ゲート絶縁膜側の少なくとも５ｎｍ以上の領域で１０atom％以上であることを特徴とする半導体装置。
8. 請求項６において、
   前記ゲート絶縁膜中のN濃度は前記ゲート電極膜側の少なくとも２０ｎｍ以上の領域で２×１０^２１ｃｍ^−３以上であることを特徴とした半導体装置。
9. 絶縁基板上にゲート電極膜を形成する工程と、ゲート絶縁膜を形成する工程と、半導体膜を形成する工程と、ソース電極膜を形成する工程と、ドレイン電極膜を形成する工程を具備するボトムゲート型薄膜トランジスタの製造方法において、前記ゲート絶縁膜の形成工程では、Ｓｉ、Ｏ、Ｎを含有し、Ｎ濃度が前記ゲート電極膜側に比較して前記半導体膜側で低い膜を形成し、前記半導体膜の形成工程ではＳｉとＧｅを含有する多結晶膜を形成することを特徴とする半導体装置の製造方法。

Images