JP2009195602A - 電子通信システム及び内視鏡システム - Google Patents

Abstract

【課題】外部装置から電子装置にデータを高速にかつ安定してシリアル伝送する。
【解決手段】制御データＣＴＬＤを送信する送信側の外部制御装置（外部装置）９１は、基準クロック信号ＢＬＣＫを発生する基準クロック発生回路７２と、制御データＣＴＬＤを発生するＣＰＵ７０と、基準クロック信号に制御データＣＴＬＤを重畳させたものを外部クロック信号ＥＣＬＫとして、信号線９２を介して電子装置９０にシリアル伝送させる信号重畳回路７４とを備える。受信側の電子装置９０は、外部制御装置９１からシリアル伝送される外部クロック信号ＢＬＣＫの周波数と同期した内部クロック信号ＩＣＬＫを生成するＰＬＬ回路７８と、内部クロック信号ＩＣＬＫに基づき、外部クロック信号ＥＣＬＫに重畳された制御データＣＴＬＤを抽出する制御データ抽出回路９３とを備える。
【選択図】図９

Description

本発明は、撮像装置等の電子装置と外部装置とが信号線を介して電気的に接続された電子通信システム及び内視鏡システムに関するものである。

ＣＣＤ（Charge Coupled Device）型やＣＭＯＳ（Complementary Metal Oxide Semiconductor）型の固体撮像素子の小型化が進められており、医療分野における内視鏡システムに適用されている。内視鏡システムは、被検体内に挿入され、固体撮像素子により被検体内を撮像する撮像装置を備えた内視鏡と、撮像装置の動作を制御するとともに、撮像装置から送られてきた画像をモニタに表示させる外部装置（プロセッサ装置）とが信号線を介して相互に接続されてなる一種の電子通信システムである。

ＣＭＯＳ型固体撮像素子は、ＣＣＤ型固体撮像素子とは異なり、固体撮像素子の駆動や信号処理を行う周辺回路とともに、半導体により形成された一体の撮像装置として１チップ化（ＳｏＣ（System On a Chip）化）が可能であるため、撮像動作により得た撮像信号を１チップ化された撮像装置内で処理することができ、外部装置に接続されるモニタに適合したフォーマットの映像信号として出力することができる。

ＣＭＯＳ型固体撮像素子を備えた撮像装置において実行される撮像信号の処理としては、ホワイトバランス調整、ゲイン補正、ガンマ補正、映像信号へのフォーマット変換等がある。これらの処理内容は、外部装置に接続されるモニタの種類や、撮像装置の使用環境（例えば、照明光の明るさや波長）等によって異なるため、ＣＭＯＳ型固体撮像素子を撮像装置内に備えた内視鏡システムでは、撮像装置における処理の実行のために、撮像装置に対して、処理内容に対応した制御データを外部装置から伝送する必要がある（例えば、特許文献１，２参照）。

特許文献１，２に記載の内視鏡システムでは、信号線の本数を削減するために、１本の信号線を用いて外部装置から撮像装置へ制御データを伝送（シリアル伝送）させており、撮像装置内では、伝送された制御データをビット単位で時系列的に検出するために、クロック発生器により発生した内部クロック信号に基づいて、制御データの検出が行われている。
特開２００２−１８５８５３号公報 特開２００２−１８５８７３号公報

特許文献１，２に記載の内視鏡システムのように、受信側の電子装置（撮像装置）内で発生した内部クロック信号を用いて、外部から伝送される制御データを検出する電子通信システムでは、制御データの伝送周波数が低い場合には特に問題はないが、制御データの伝送周波数が高い場合（例えば、１ＧＨｚを超える場合）には、制御データの伝送周波数と内部クロック信号の周波数との間にずれが生じ、制御データの誤検出が生じることが問題となる。

かかる問題を解決するために、送信側の外部装置と受信側の電子装置との間に、制御データ伝送用の信号線（データ線）に加えてクロック信号伝送用の信号線（クロック線）を配し、送信側から制御データとともにそれに同期したクロック信号を伝送し、受信側では伝送されたクロック信号を用いて制御データの検出を行う高速シリアル伝送技術を用いることが考えられる。

しかしながら、この高速シリアル伝送技術を用いたとしても、内視鏡システムのように送受信間に距離があり、長い信号線を有する電子通信システムでは、各信号線に付随する寄生容量や配線抵抗の差により、データ線とクロック線との間でタイミングスキュー（データ信号とクロック信号との位相差）が生じて制御データの伝送が不安定化し、その結果、受信側では、制御データの誤検出が生じるといった問題がある。

本発明は、上記課題を鑑みてなされたものであり、外部装置から電子装置に制御データ等のデータを高速にかつ安定してシリアル伝送することができる電子通信システム及び内視鏡システムを提供することを目的とする。

上記目的を達成するために、本発明の電子システムは、電子装置と外部装置とが信号線を介して接続された電子通信システムにおいて、前記外部装置は、基準クロック信号を発生する基準クロック発生回路と、データを発生するデータ発生回路と、前記基準クロック信号に前記データを重畳させたものを外部クロック信号として、前記信号線を介して前記電子装置にシリアル伝送させる信号重畳回路とを備え、前記電子装置は、前記外部装置からシリアル伝送される前記外部クロック信号の周波数と同期した内部クロック信号を生成する内部クロック生成回路と、前記内部クロック信号に基づき、前記外部クロック信号に重畳された前記データを抽出するデータ抽出回路とを備えたことを特徴とする。

なお、前記外部装置は、前記データのビット数を増やし、同じデータが所定ビット以上連続しないように前記データをエンコードするエンコーダを備えることが好ましい。

また、前記信号重畳回路は、前記データ発生回路からデータが発生されない場合には、前記基準クロック信号をそのまま外部クロック信号として前記電子装置にシリアル伝送させることが好ましい。

また、前記データは、前記電子装置を制御するための制御データであることが好ましい。

また、本発明の内視鏡システムは、固体撮像素子を有する撮像装置を内蔵した内視鏡と、前記固体撮像素子を制御するプロセッサ装置とが信号線を介して接続され、前記撮像装置は、前記プロセッサ装置から前記信号線を介して伝送されたデータに基づいて前記固体撮像素子の撮像動作及び前記固体撮像素子から出力された撮像信号の信号処理を行う内視鏡システムにおいて、前記プロセッサ装置は、基準クロック信号を発生する基準クロック発生回路と、前記データを発生するデータ発生回路と、前記基準クロック信号に前記データを重畳させたものを外部クロック信号として、前記信号線を介して前記撮像装置にシリアル伝送させる信号重畳回路とを備え、前記撮像装置は、前記プロセッサ装置からシリアル伝送される前記外部クロック信号の周波数と同期した内部クロック信号を生成する内部クロック生成回路と、前記内部クロック信号に基づき、前記外部クロック信号に重畳された前記データを抽出するデータ抽出回路とを備えたことを特徴とする。

なお、前記固体撮像素子は、ＣＭＯＳ型の固体撮像素子であることが好ましい。

本発明の電子通信システムによれば、外部装置は、内部で発生した基準クロック信号にデータを重畳させたものを外部クロック信号として、信号線を介して電子装置にシリアル伝送させるので、伝送されるクロック信号とデータとの間にタイミングスキューが生じるといった問題は生じず、データの伝送の高速化及び安定化を図ることができる。また、１本の信号線を用いてクロック信号とデータとを伝送することができるため、電子装置と外部装置との間を接続する信号線の本数を削減することができる。

また、本発明の内視鏡システムでは、１本の信号線を用いてクロック信号とデータとをシリアル伝送することができることから、信号線が挿通されるケーブルを細線化し、電子内視鏡を細径化するすることができる。これにより、電子内視鏡が挿入される患者の負担が軽減される。

図１において、内視鏡システム２は、電子内視鏡１０、プロセッサ装置１１、光源装置１２などから構成されている。電子内視鏡１０は、体腔内に挿入される可撓性の挿入部１４と、挿入部１４の基端部分に連設された操作部１５と、プロセッサ装置１１及び光源装置１２に接続されるユニバーサルコード１６とを備えている。

挿入部１４の先端には、体腔内撮影用の撮像チップ（撮像装置）４２（図３参照）や照明部などが内蔵された先端部１７が連設されている。先端部１７の後方には、複数の湾曲駒を連結した湾曲部１８が設けられている。湾曲部１８は、操作部１５に設けられたアングルノブ１９が操作されて、挿入部１４内に挿設されたワイヤが押し引きされることにより、上下左右方向に湾曲動作する。これにより、先端部１７が体腔内の所望の方向に向けられる。

ユニバーサルコード１６の基端は、コネクタ２０に連結されている。コネクタ２０は、複合タイプのものであり、コネクタ２０にはプロセッサ装置１１が接続される他、光源装置１２が接続される。

プロセッサ装置１１は、ユニバーサルコード１６内に挿通されたケーブル５０（図３参照）を介して電子内視鏡１０に給電を行い、撮像チップ４２の駆動を制御するとともに、撮像チップ４２からケーブル５０を介して伝送された映像信号を受信し、受信した映像信号を、プロセッサ装置１１にケーブル接続されたモニタ２１に内視鏡画像として表示させる。また、プロセッサ装置１１は、コネクタ２０を介して光源装置１２と電気的に接続され、内視鏡システム２の動作を統括的に制御する。

図２において、先端部１７の前面１７ａには、観察窓３０、照明窓３１、鉗子出口３２、及び送気・送水用ノズル３３が設けられている。観察窓３０は、先端部１７の片側中央に配置されている。照明窓３１は、観察窓３０に関して対称な位置に２個配され、体腔内の被観察部位に光源装置１２からの照明光を照射する。鉗子出口３２は、挿入部１４内に配設された鉗子チャンネル５１（図３参照）に接続され、操作部１５に設けられた鉗子口２２（図１参照）に連通している。鉗子口２２には、注射針や高周波メスなどが先端に配された各種処置具が挿通され、各種処置具の先端が鉗子出口３２から露呈される。送気・送水用ノズル３３は、操作部１５に設けられた送気・送水ボタン２３（図１参照）の操作に応じて、光源装置１２に内蔵された送気・送水装置から供給される洗浄水や空気を、観察窓３０や体腔内に向けて噴射する。

図３において、観察窓３０の奥には、体腔内の被観察部位の像光を取り込むための対物光学系４０を保持する鏡筒４１が配設されている。鏡筒４１は、挿入部１４の中心軸に対物光学系４０の光軸が平行となるように取り付けられている。鏡筒４１の後端には、対物光学系４０を経由した被観察部位の像光を、略直角に曲げて撮像チップ４２に向けて導光するプリズム４３が接続されている。

撮像チップ４２は、ＣＭＯＳ型の固体撮像素子４４と、固体撮像素子４４の駆動及び信号処理を行う周辺回路４５とが一体形成（ＳｏＣ化）されたモノリシック半導体（いわゆるＣＭＯＳセンサチップ）であり、支持基板４６上に実装されている。固体撮像素子４４の撮像面４４ａは、プリズム４３の出射面と対向するように配置されている。撮像面４４ａ上には、矩形枠状のスペーサ４７を介して矩形板状のカバーガラス４８が取り付けられている。撮像チップ４２、スペーサ４７、及びカバーガラス４８は、接着剤を介して組み付けられている。これにより、塵埃などの侵入から撮像面４４ａが保護されている。

挿入部１４の後端に向けて延設された支持基板４６の後端部には、複数の入出力端子４６ａが支持基板４６の幅方向に並べて設けられている。入出力端子４６ａには、ユニバーサルコード１６を介してプロセッサ装置１１との各種信号の遣り取りを媒介するための信号線４９（図５の信号線４９ａ〜４９ｅ）が接合されており、入出力端子４６ａは、支持基板４６に形成された配線やボンディングパッド等（図示せず）を介して撮像チップ４２内の周辺回路４５と電気的に接続されている。信号線４９は、可撓性の管状のケーブル５０内にまとめて挿通されている。ケーブル５０は、挿入部１４、操作部１５、及びユニバーサルコード１６の各内部を挿通し、コネクタ２０に接続されている。

また、図示は省略したが、照明窓３１の奥には、照明部が設けられている。照明部には、光源装置１２からの照明光を導くライトガイドの出射端が配されている。ライトガイドは、ケーブル５０と同様に、挿入部１４、操作部１５、及びユニバーサルコード１６の各内部を挿通し、コネクタ２０に入射端が接続されている。

図４において、固体撮像素子４４は、単位画素６０がマトリクス状に配置された画素部６１と、画素部６１からの出力信号（画素データ）の処理（ノイズ抑制処理）を行なう相関二重サンプリング（ＣＤＳ）回路６２と、画素部６１の垂直方向の走査を制御するとともに画素部６１のリセット動作を制御する垂直走査回路６３と、水平方向の走査を制御する水平走査回路６４と、画素データの出力を行う出力回路６５と、各回路６２〜６４に制御信号を与え、垂直・水平走査及びサンプリングのためのタイミング等を制御する制御回路６６とから構成されている。

単位画素６０は、１個のフォトダイオードＤ１、リセット用トランジスタＭ１、ドライブ用（増幅用）トランジスタＭ２、及び画素選択用トランジスタＭ３とからなる。各単位画素６０は、垂直走査線（行選択線）Ｌ１及び水平走査線（列信号線）Ｌ２に接続されており、垂直走査回路６３と水平走査回路６４によって順次に走査される。

制御回路６６は、画素部６１の行及び列を走査するために垂直走査回路６３及び水平走査回路６４に入力する制御信号、フォトダイオードＤ１に蓄積された信号電荷をリセットするために垂直走査回路６３に入力する制御信号、及び画素部６１とＣＤＳ回路６２との接続を制御するためにＣＤＳ回路６２に入力する制御信号をそれぞれ生成する。

ＣＤＳ回路６２は、列信号線Ｌ２ごとに区分して設けられており、垂直走査回路６３によって選択された行選択線Ｌ１に接続された各単位画素６０の画素データを、水平走査回路６４が出力する水平走査信号に従って順次に出力する。水平走査回路６４は、ＣＤＳ回路６２と、出力回路６５に接続された出力バスラインＬ３との間に設けられた列選択用トランジスタＭ４のオン／オフを水平走査信号により制御する。出力回路６５は、ＣＤＳ回路６２から出力バスラインＬ３に順次に転送される画素データを増幅して出力する。以下では、出力回路６５から出力される一連の画素データをまとめて撮像信号と称する。

なお、図示は省略するが、固体撮像素子４４は、複数の色セグメントからなるカラーフィルタ（例えば、ベイヤー配列の原色カラーフィルタ）を備えた単板カラー撮像方式の固体撮像素子である。

図５において、プロセッサ装置１１は、ＣＰＵ（データ発生回路）７０、電源回路７１、基準クロック発生回路７２、８Ｂ１０Ｂエンコーダ７３、信号重畳回路７４、ＰＬＬ（Phase-Locked Loop）回路７５、シリアル／パラレル（Ｓ／Ｐ）変換器７６、及び表示ドライバ７７によって構成されている。

ＣＰＵ７０は、プロセッサ装置１１内の各部を制御するとともに、撮像チップ４２の動作を制御するために、例えば８ビットのパラレル信号からなる制御データＣＴＬＤを出力し、８Ｂ１０Ｂエンコーダ７３を介して信号重畳回路７４に入力する。

電源回路７１は、電源電圧ＶＤＤ及び接地電圧ＶＳＳを生成し、生成した電源電圧ＶＤＤ及び接地電圧ＶＳＳを、プロセッサ装置１１内の各部に供給するとともに、信号線４９ａ，４９ｂを介して撮像チップ４２内の各部に供給する。基準クロック発生回路７２は、周波数が安定した基準クロック信号ＢＣＬＫを発生し、発生した基準クロック信号ＢＣＬＫを信号重畳回路７４に入力する。

８Ｂ１０Ｂエンコーダ７３は、ＣＰＵ７０から入力された８ビットの制御データＣＴＬＤに対し、冗長な２ビットのデータを付加して１０ビットの制御データＣＴＬＤ’に変換する８Ｂ１０Ｂ方式のエンコーダであり、８ビットから１０ビットへの変換は、規格で定められた変換表を用いて行う。この変換は、信号線４９ｃを介して行うシリアル伝送の際に同じ信号レベル（“０”または“１”）が所定期間以上連続しないようにするためのものであり、例えば、元の８ビットの制御データＣＴＬＤが“００００１１１１”のときには、“０１０１１１０１００”の１０ビットの制御データＣＴＬＤ’に変換を行う。

信号重畳回路７４は、基準クロック発生回路７２から入力された基準クロック信号ＢＣＬＫに、８Ｂ１０Ｂエンコーダ７３から入力された制御データＣＴＬＤ’を重畳することにより外部クロック信号ＥＣＬＫを生成し、生成した外部クロック信号ＥＣＬＫを、信号線４９ｃを介して撮像チップ４２へシリアル伝送させる。

具体的には、信号重畳回路７４は、図６に示すように、基準クロック信号ＢＣＬＫの立ち上がりエッジを検出し、制御データＣＴＬＤ’が“１”に対応する１周期（立ち上がりエッジから次の立ち上がりエッジまでの期間）をＬｏｗレベルに固定するように変換を行うことにより、制御データＣＴＬＤ’が重畳された外部クロック信号ＥＣＬＫを生成する。同図では、８Ｂ１０Ｂエンコーダ７３により変換された制御データＣＴＬＤ’が“１００１１０００１０”の場合を示している。この制御データＣＴＬＤ’は、負論理で表現したものであり、“１”はＬｏｗレベルに対応し、“０”はＨｉｇｈレベルに対応する。

なお、ＣＰＵ７０は、撮像チップ４２が撮像動作を開始した後など、撮像チップ４２の制御を行う必要がない場合には、制御データＣＴＬＤを“００００００００”（負論理の場合）とゼロ固定にする。８Ｂ１０Ｂエンコーダ７３は、制御データＣＴＬＤがゼロ固定の場合には、出力する制御データＣＴＬＤ’を“００００００００００”とゼロ固定にする。この場合には、信号重畳回路７４では、上記の信号重畳処理が実質的に作動せず、基準クロック発生回路７２から入力された基準クロック信号ＢＣＬＫがそのまま外部クロック信号ＥＣＬＫとして撮像チップ４２に伝送される。また、この場合には、信号重畳回路７４からの信号出力を停止し、撮像チップ４２へ何も送信しないようにしても良い。

ＰＬＬ回路７５は、位相比較器、ループフィルタ、電圧制御発信器、及び分周器を備える位相同期回路であり、撮像チップ４２から信号線４９ｄを介して伝送されるシリアル伝送用クロック信号ＴＣＬＫを受信し、このシリアル伝送用クロック信号ＴＣＬＫの周波数を所定倍（例えば１／１０倍）に逓倍して、撮像チップ４２内の内部クロック信号ＩＣＬＫと同一の周波数を有するクロック信号ＳＣＬＫを生成する。このクロック信号ＳＣＬＫは、Ｓ／Ｐ変換器７６及び表示ドライバ７７に供給される。

Ｓ／Ｐ変換器７６は、撮像チップ４２から信号線４９ｅを介してシリアル伝送される映像信号ＶＯＳを受信し、ＰＬＬ回路７５が生成したクロック信号ＳＣＬＫに応じて、受信した映像信号ＶＯＳをパラレル信号に変換して表示ドライバ７７に順次に入力する。表示ドライバ７７は、クロック信号ＳＣＬＫに基づき、映像信号ＶＯＳを画像としてモニタ２１に表示させる。

撮像チップ４２内の周辺回路４５は、ＰＬＬ回路７８、Ｄ型フリップフロップ７９、制御データ検出回路８０、Ｓ／Ｐ変換器８１、８Ｂ１０Ｂデコーダ８２、制御データ保持回路８３、アナログ／デジタル（Ａ／Ｄ）変換器８４、デジタル信号処理回路（ＤＳＰ）８５、ＰＬＬ回路８６、及びパラレル／シリアル（Ｐ／Ｓ）変換器８７によって構成されている。なお、本実施形態では、Ｄ型フリップフロップ７９、制御データ検出回路８０、Ｓ／Ｐ変換器８１、及び８Ｂ１０Ｂデコーダ８２が特許請求の範囲に記載の制御データ抽出回路に含まれる。

ＰＬＬ回路７８は、前述のＰＬＬ回路７５と同様な構成であり、信号重畳回路７４から信号線４９ｃを介して入力される外部クロック信号ＥＣＬＫの位相を検出して、この外部クロック信号ＥＣＬＫの周波数を所定倍（例えば２倍）に逓倍した内部クロック信号ＩＣＬＫを生成する。この内部クロック信号ＩＣＬＫは、周辺回路４５内の各部、及び固体撮像素子４４の制御回路６６（図４参照）に供給される。

Ｄ型フリップフロップ７９は、データ入力端子Ｄに外部クロック信号ＥＣＬＫが入力され、クロック入力端子に内部クロック信号ＩＣＬＫが入力される。Ｄ型フリップフロップ７９は、図７に示すように、データ入力端子Ｄに入力された外部クロック信号ＥＣＬＫを、内部クロック信号ＩＣＬＫの立ち上がりエッジでサンプリングして保持することで、内部クロック信号ＩＣＬＫに位相同期したリタイミングデータとして外部クロック信号ＥＣＬＫ’を再生する。このリタイミングされた外部クロック信号ＥＣＬＫ’は、データ出力端子Ｑから出力され、制御データ検出回路８０に入力される。なお、ＰＬＬ回路７８とＤ型フリップフロップ７９とは、いわゆるクロックデータリカバリ（Clock & Data Recovery：ＣＤＲ）回路を構成している。

制御データ検出回路８０は、Ｄ型フリップフロップ７９から入力される外部クロック信号ＥＣＬＫ’の遷移（立ち上がりエッジ、立ち下がりエッジ、または両エッジ）を、内部クロック信号ＩＣＬＫに基づいて監視し、外部クロック信号ＥＣＬＫ’が周期的であるか否かを判定することで、外部クロック信号ＥＣＬＫ’に重畳された前述の制御データＣＴＬＤ’を検出し、制御データＣＴＬＤ’が含まれる期間のみをＳ／Ｐ変換器８１に入力する。具体的には、制御データ検出回路８０は、図６に示す外部クロック信号ＥＣＬＫのような非周期的な波形を検出した場合に、この波形部分をＳ／Ｐ変換器８１に入力する。一方、制御データ検出回路８０は、図６に示す基準クロック信号ＢＣＬＫのような周期的な波形を検出した場合には、この波形部分はＳ／Ｐ変換器８１に入力せずに破棄する。

Ｓ／Ｐ変換器８１は、内部クロック信号ＩＣＬＫに基づいて、制御データ検出回路８０から部分的に入力される外部クロック信号ＥＣＬＫ’をパラレル信号に変換する。これにより、プロセッサ装置１１内で８Ｂ１０Ｂエンコーダ７３により生成された１０ビットの制御データＣＴＬＤ’が復元される。復元された制御データＣＴＬＤ’は、８Ｂ１０Ｂデコーダ８２に入力される。

８Ｂ１０Ｂデコーダ８２は、８Ｂ１０Ｂ方式の規格で定められた変換表を用い、前述の８Ｂ１０Ｂエンコーダ７３とは逆の変換を行い、入力された制御データＣＴＬＤ’を１０ビットから元の８ビットに復元する。８Ｂ１０Ｂデコーダ８２により復元された８ビットの制御データＣＴＬＤは、制御データ保持回路８３に入力される。

制御データ保持回路８３は、データを一時的に保持するレジスタ回路からなり、入力された制御データＣＴＬＤを保持するとともに、制御データＣＴＬＤを、その種類に応じて固体撮像素子４４内の制御回路６６とＤＳＰ８５とにそれぞれ入力する。固体撮像素子４４の制御回路６６に入力される制御データＣＴＬＤの種類としては、画素の走査方式（全画素走査／インターレース走査）、走査する画素領域（走査開始・終了する単位画素６０の位置）、シャッタ速度（露光時間）などの駆動条件が挙げられる。また、ＤＳＰ８５に入力される制御データＣＴＬＤの種類としては、ホワイトバランス補正、ゲイン補正、色補間、輪郭強調補正、ガンマ補正、映像信号へのフォーマット変換等の実行のオン／オフや、ホワイトバランス補正やゲイン補正の補正係数、映像信号への変換フォーマット等の信号処理条件が挙げられる。固体撮像素子４４内の制御回路６６は、制御データ保持回路８３から入力された制御データＣＴＬＤ及び内部クロック信号ＩＣＬＫに基づいて、撮像動作を実行する。

Ａ／Ｄ変換器８４は、固体撮像素子４４から出力される撮像信号について、アナログ信号である各画素データを量子化して、例えば、８ビット（２５６階調）のデジタル信号に変換し、デジタル化された撮像信号をＤＳＰ８５に入力する。ＤＳＰ８５は、ホワイトバランス補正、ゲイン補正、色補間、輪郭強調補正、ガンマ補正、映像信号へのフォーマット変換等の処理機能を備え、制御データ保持回路８３から供給された制御データＣＴＬＤにより指定される処理を、指定された設定条件に基づいて実行し、映像信号ＶＯＳを出力する。

ＰＬＬ回路８６は、前述のＰＬＬ回路７５と同様な構成であり、内部クロック信号ＩＣＬＫの周波数を所定倍（例えば１０倍）に逓倍したシリアル伝送用クロック信号ＴＣＬＫを生成し、生成したシリアル伝送用クロック信号ＴＣＬＫを、Ｐ／Ｓ変換器８７に供給するとともに、信号線４９ｄを介してプロセッサ装置１１内のＰＬＬ回路７５へ伝送させる。

Ｐ／Ｓ変換器８７は、ＰＬＬ回路８６が生成したシリアル伝送用クロック信号ＴＣＬＫに応じて、ＤＳＰ８５から入力される映像信号ＶＯＳをシリアル信号に変換し、信号線４９ｅを介してプロセッサ装置１１内のＳ／Ｐ変換器７６へ伝送させる。

上記のように構成された内視鏡システム２で体腔内を観察する際には、電子内視鏡１０、プロセッサ装置１１、光源装置１２、及びモニタ２１の電源をオンにして、電子内視鏡１０の挿入部１４を体腔内に挿入し、光源装置１２からの照明光で体腔内を照明しながら、挿入部１４の先端部１７に内蔵される撮像チップ４２により撮像される体腔内の画像をモニタ２１に表示して観察する。

プロセッサ装置１１内のＣＰＵ７０は、撮像チップ４２の駆動に際して、制御データＣＴＬＤを発生する。制御データＣＴＬＤは、モニタ２１の種類や光源装置１２の種類（照明光の明るさや波長）に応じて決定されたものであり、固体撮像素子４４の駆動条件（画素の走査方式、画素の走査領域、シャッタ速度等）や、ＤＳＰ８５による撮像信号の信号処理条件（各種処理のオン／オフ、ホワイトバランス補正やゲイン補正の補正係数、映像信号への変換フォーマット等）の制御を行うためのものである。

ＣＰＵ７０から出力された制御データＣＴＬＤは、８Ｂ１０Ｂエンコーダ７３を介して１０ビットのパラレル信号に変換され、制御データＣＴＬＤ’として信号重畳回路７４に入力される。信号重畳回路７４には、基準クロック発生回路７２から基準クロック信号ＢＣＬＫが入力されており、制御データＣＴＬＤ’が入力されると、この制御データＣＴＬＤ’を基準クロック信号ＢＣＬＫに重畳させることにより外部クロック信号ＥＣＬＫを生成し、信号線４９ｃを介して撮像チップ４２に伝送させる。信号重畳回路７４は、制御データＣＴＬＤ’が入力されない場合（つまり、制御データＣＴＬＤ’がゼロ固定の場合）には、入力された基準クロック信号ＢＣＬＫをそのまま外部クロック信号ＥＣＬＫとして、信号線４９ｃを介して撮像チップ４２に伝送させる。

撮像チップ４２は、シリアル伝送された外部クロック信号ＥＣＬＫを、周辺回路４５内のＰＬＬ回路７８及びＤ型フリップフロップ７９で受け、ＰＬＬ回路７８により内部クロック信号ＩＣＬＫを生成するとともに、Ｄ型フリップフロップ７９により、内部クロック信号ＩＣＬＫに位相同期した外部クロック信号ＥＣＬＫ’を生成する。この外部クロック信号ＥＣＬＫ’は、制御データ検出回路８０により、外部クロック信号ＥＣＬＫ’に重畳された制御データＣＴＬＤ’を含む期間が検出され、その期間（波形部分）のみが抽出される。

制御データ検出回路８０により抽出された外部クロック信号ＥＣＬＫ’の部分波形は、Ｓ／Ｐ変換器８１及び８Ｂ１０Ｂデコーダ８２を介して、元の８ビットの制御データＣＴＬＤに復元される。復元された制御データＣＴＬＤは、制御データ保持回路８３により保持され、その種類に応じて、固体撮像素子４４内の制御回路６６かＤＳＰ８５に入力される。この制御データＣＴＬＤに基づいて固体撮像素子４４により撮像動作が行われ、Ａ／Ｄ変換器８４によりＡ／Ｄ変換が行われ、ＤＳＰ８５により信号処理が行われた結果、映像信号ＶＯＳが生成される。

ＤＳＰ８５により生成された映像信号ＶＯＳは、Ｐ／Ｓ変換器８７によりシリアル信号に変換され、ＰＬＬ回路８６によって生成されたシリアル伝送用クロック信号ＴＣＬＫに同期して、プロセッサ装置１１にシリアル伝送される。プロセッサ装置１１に伝送された映像信号ＶＯＳは、Ｓ／Ｐ変換器７６によってパラレル信号に変換され、表示ドライバ７７を介してモニタ２１に画像表示される。

以上説明したように、内視鏡システム２では、基準クロック信号ＢＣＬＫに制御データＣＴＬＤ’を重畳させることにより、１本の信号線４９ｃを介して伝送を行っているので、伝送されるデータ信号とクロック信号との間にタイミングスキューが生じるといった問題は生じず、伝送の高速化及び安定化が図られる。

また、内視鏡システム２では、上記のように１本の信号線４９ｃを介して基準クロック信号ＢＣＬＫ及び制御データＣＴＬＤ’を伝送することができるため、ケーブル５０を細線化して、電子内視鏡１０の細径化を図ることができる。これにより、電子内視鏡１０が挿入される患者の負担が軽減される。

また、内視鏡システム２では、８Ｂ１０Ｂエンコーダ７３により、制御データＣＴＬＤを、同じデータが所定期間以上連続しないように制御データＣＴＬＤ’に変換してから基準クロック信号ＢＣＬＫに重畳してシリアル伝送を行っているため、受信側の撮像チップ４２内のＰＬＬ回路７８では、信号の遷移情報（立ち上がりエッジ）を高頻度に検出することができ、基準クロック信号ＢＣＬＫの周波数に同期した内部クロック信号ＩＣＬＫを常に正確に生成することができる。

なお、上記実施形態では、ＣＰＵ７０は、撮像チップ４２の制御を行わない場合に、８Ｂ１０Ｂエンコーダ７３を介して、信号重畳回路７４にゼロ固定の制御データＣＴＬＤ’を入力することによって、信号重畳回路７４の重畳処理を実質的に停止させているが、ＣＰＵ７０が信号重畳回路７４を直接制御することにより重畳処理を停止させても良い。

また、上記実施形態では、信号重畳回路７４は、制御データＣＴＬＤ’を基準クロック信号ＢＣＬＫに重畳させることにより外部クロック信号ＥＣＬＫを生成しているが、さらに、制御データＣＴＬＤ’にチェックサム（check sum）を付加してから重畳を行うことも好ましい。チェックサムとは、制御データＣＴＬＤ’を所定ビット数ごとに分割し、それぞれのブロック内のデータを数値とみなして合計を取った値である。受信側の撮像チップ４２内に、外部クロック信号ＥＣＬＫから復元した制御データＣＴＬＤ’から同様にチェックサムを計算し、送信側から送られてきたチェックサムと一致するか否かを検査する検査回路を設けることにより、通信経路上で生じたデータの誤りを検出することができる。

また、上記実施形態では、制御データＣＴＬＤ’を負論理で表現しているため、信号重畳回路７４は、図６に示すように、基準クロック信号ＢＣＬＫの立ち上がりエッジを検出し、制御データＣＴＬＤ’が“１”に対応する１周期をＬｏｗレベルに固定するように外部クロック信号ＥＣＬＫへの変換を行っているが、制御データＣＴＬＤ’を正論理で表現する場合には、上記とは逆に、制御データＣＴＬＤ’が“０”に対応する一周期の期間をＬｏｗレベルに固定することが好ましい。また、信号重畳回路７４は、基準クロック信号ＢＣＬＫの立ち下がりエッジを検出するものであっても良く、さらに、制御データＣＴＬＤ’が“１”または“０”に対応する１周期（立ち下がりエッジから次の立ち下がりエッジまでの期間）をＨｉｇｈレベルに固定するものであっても良い。

また、上記実施形態では、信号重畳回路７４は、基準クロック信号ＢＣＬＫの１周期に対して、制御データＣＴＬＤ’の１ビットを割り当てて変換を行っているが、基準クロック信号ＢＣＬＫの立ち上がり及び立ち下がりの両エッジを検出することにより、図８に示すように、基準クロック信号ＢＣＬＫの半周期に対して、制御データＣＴＬＤ’の１ビットを割り当てて変換を行っても良い。これにより、いわゆるダブルデータレートの転送が可能となり、データ転送速度が２倍に向上する。

また、上記実施形態では、プロセッサ装置１１から撮像チップ４２に入力された制御データＣＴＬＤを固体撮像素子４４内の制御回路６６及びＤＳＰ８５に設定しているが、この制御データＣＴＬＤを、映像信号ＶＯＳとともに信号線４９ｅを介してプロセッサ装置１１に入力するように構成しても良い。この場合、制御データＣＴＬＤを、映像信号ＶＯＳのブランキング期間（水平ブランキング期間または垂直ブランキング期間）に重畳させて伝送することが好ましい。これにより、プロセッサ装置１１では、撮像チップ４２に制御データＣＴＬＤが正しく入力されたか否かを確認することができる。

また、上記実施形態では、電子通信システムとして内視鏡システムを例示して説明したが、本発明はこれに限定されず、超音波振動子を用いて撮像を行う超音波内視鏡システム、撮像機能を備える鏡筒が本体に着脱可能なデジタルカメラ、カメラとパソコンとからなるＷｅｂカメラシステム等の撮像システムの他、撮像機能を備えない電子通信システムにも適用可能である。

すなわち、本発明は、図９に示すように、電子装置９０とこれを制御する外部制御装置９１とが信号線９２を介して接続された電子通信システムに適用可能である。外部制御装置９１は、制御データＣＴＬＤを発生するＣＰＵ（データ発生回路）７０と、基準クロック信号ＢＣＬＫを発生する基準クロック発生回路７２と、基準クロック信号ＢＣＬＫに制御データＣＴＬＤを重畳して外部クロック信号ＥＣＬＫを生成し、生成した外部クロック信号ＥＣＬＫを、信号線９２を介してシリアル伝送させる信号重畳回路７４とを備えるものであれば良い。電子装置９０は、信号線９２を介して入力される外部クロック信号ＥＣＬＫの周波数に同期した内部クロック信号ＩＣＬＫを生成するＰＬＬ回路（内部クロック生成回路）７８と、生成された内部クロック信号ＩＣＬＫに基づき、外部クロック信号ＥＣＬＫに重畳された制御データＣＴＬＤを抽出する制御データ抽出回路９３とを備えるものであれば良い。制御データ抽出回路９３は、前述したＤ型フリップフロップ７９と制御データ検出回路８０とによって構成可能であるが、この構成は適宜変更して良い。

また、上記実施形態では、制御データを送信する場合について例示しているが、本発明はこれに限定されず、制御データ以外のデータ（動作状況を示すステータスデータ等）を送信する場合においても適用可能である。

内視鏡システムの概略構成を示す図である。 電子内視鏡の先端部の前面を示す図である。 電子内視鏡の先端部の構成を示す拡大部分断面図である。 固体撮像素子の構成を示す回路図である。 撮像チップ及びプロセッサ装置の構成を示すブロック図である。 信号重畳回路の動作を説明するタイミングチャートである。 Ｄ型フリップフロップの動作を説明するタイミングチャートである。 信号重畳回路の動作の別の例を説明するタイミングチャートである。 本発明を適用した電子通信システムを示すブロック図である。

符号の説明

２ 内視鏡システム
１０ 電子内視鏡
１１ プロセッサ装置
４２ 撮像チップ（撮像装置）
４４ 固体撮像素子
４９ 信号線
４９ａ〜４９ｅ 信号線
７０ ＣＰＵ（データ発生回路）
７２ 基準クロック発生回路
７３ ８Ｂ１０Ｂエンコーダ
７４ 信号重畳回路
７８ ＰＬＬ回路（内部クロック生成回路）
７９ Ｄ型フリップフロップ
８０ 制御データ検出回路
８１ シリアル／パラレル変換器
８２ ８Ｂ１０Ｂデコーダ
８３ 制御データ保持回路
８５ デジタル信号処理回路
９０ 電子装置
９１ 外部制御装置（外部装置）
９２ 信号線
９３ 制御データ抽出回路（データ抽出回路）

Claims (6)

1. 電子装置と外部装置とが信号線を介して接続された電子通信システムにおいて、
   前記外部装置は、基準クロック信号を発生する基準クロック発生回路と、データを発生するデータ発生回路と、前記基準クロック信号に前記データを重畳させたものを外部クロック信号として、前記信号線を介して前記電子装置にシリアル伝送させる信号重畳回路とを備え、
   前記電子装置は、前記外部装置からシリアル伝送される前記外部クロック信号の周波数と同期した内部クロック信号を生成する内部クロック生成回路と、前記内部クロック信号に基づき、前記外部クロック信号に重畳された前記データを抽出するデータ抽出回路とを備えたことを特徴とする電子通信システム。
2. 前記外部装置は、前記データのビット数を増やし、同じデータが所定ビット以上連続しないように前記データをエンコードするエンコーダを備えることを特徴とする請求項１に記載の電子通信システム。
3. 前記信号重畳回路は、前記データ発生回路からデータが発生されない場合には、前記基準クロック信号をそのまま外部クロック信号として前記電子装置にシリアル伝送させることを特徴とする請求項１または２に記載の電子通信システム。
4. 前記データは、前記電子装置を制御するための制御データであることを特徴とする請求項１から３いずれか１項に記載の電子通信システム。
5. 固体撮像素子を有する撮像装置を内蔵した内視鏡と、前記固体撮像素子を制御するプロセッサ装置とが信号線を介して接続され、前記撮像装置は、前記プロセッサ装置から前記信号線を介して伝送されたデータに基づいて前記固体撮像素子の撮像動作及び前記固体撮像素子から出力された撮像信号の信号処理を行う内視鏡システムにおいて、
   前記プロセッサ装置は、基準クロック信号を発生する基準クロック発生回路と、前記データを発生するデータ発生回路と、前記基準クロック信号に前記データを重畳させたものを外部クロック信号として、前記信号線を介して前記撮像装置にシリアル伝送させる信号重畳回路とを備え、
   前記撮像装置は、前記プロセッサ装置からシリアル伝送される前記外部クロック信号の周波数と同期した内部クロック信号を生成する内部クロック生成回路と、前記内部クロック信号に基づき、前記外部クロック信号に重畳された前記データを抽出するデータ抽出回路とを備えたことを特徴とする内視鏡システム。
6. 前記固体撮像素子は、ＣＭＯＳ型の固体撮像素子であることを特徴とする請求項４に記載の内視鏡システム。

Images