JP2009140993A - プリント基板 - Google Patents

Abstract

【課題】所望の特性インピーダンスに対し低めの値になる場合の、特性インピーダンスを考慮したパターン設計法を適用したプリント基板を提供する。
【解決手段】トレースと絶縁部材が交互に積層され、前記トレースの表面に電子部品のリードを接続するプリント基板において、前記電子部品が接続されるトレースを第１層のトレース、このトレースの下方に前記絶縁部材を介して形成されるトレースを第２層のトレースとしたときに、前記第１層のトレースと前記電子部品の接続に際しインピーダンスの調整を行う場合は、前記電子部品のリードが接続された部分の第２層のトレースの一部を除去した。
【選択図】図１

Description

本発明はＩＣやコネクタなどの部品同士を接続して実装するトレースが形成されたプリント基板に関し、部品同士の接続時に生じるインピーダンスのコントロールを行ったプリント基板に関する。

コンピュータにおける高速伝送化及び多極化の要求に従い、伝送線のインピーダンスを整合し、信号の反射やクロストークを減少させる要求が増加している。コンピュータのプリント基板においては、信号線を幾つかの平面上に配置し、グランド（及び電源ライン）を他の平面上に配置した多層化が進んでおり、信号線とグランドとがマイクロストリップライン構造又はストリップライン構造を構成するようになっている。

図３（ａ〜ｃ）は積層されたマイクロストリップライン構造のプリント基板（ＰＷＢ・・・Ｐｒｉｎｔｅｄ Ｗｉｒｉｎｇ Ｂｏａｒｄ）を示すもので、図３（ａ）は斜視図、図３（ｂ）は図３（ａ）のＸ−Ｘ断面図、図３（ｃ）は第１層の絶縁部材の上に形成されたＩＣリードが接続される半田付け用パッドの形状を示す平面図である。

これらの図において、１はＩＣパッケージ、２はＩＣリード、３はプリント基板に形成された第１層の絶縁部材、４はプリント基板に形成された第１層のトレース（配線）、５はプリント基板に形成された第２層のトレース（グランド）、６はプリント基板に形成された第２層の絶縁部材である。

上述において、マイクロストリップラインを構成するプＩＣパッケージ１とトレース（プリント配線）間で所望の特性インピーダンス（例えば５０Ω）を得る場合、絶縁部材３の誘電率と厚みおよびパッドの４ａの幅Ａにより調整している。
なお、このようなプリント基板の先行技術としては例えば下記の特許文献が知られている。

特表２００６−５１０２０２号公報 特許 第３６７５４８９号公報 特開２００３−１６３３０８号公報

ところで、図３に示すようなプリント基板においては、所望の特性インピーダンスを得るために設定したプリント基板の第１層のトレース（配線）幅をＢとしたとき、ＩＣのリード２を接続するパッド４の幅Ａは第１層のトレース幅Ｂよりも幅広くなることがある。

その場合、プリント基板の第２層のトレース（グランド）に対する対向面積が広がるため、パッドの幅Ａは第１層のトレース（配線）幅Ｂに比べインピーダンスが低くなり設定した特性インピーダンス５０Ωより低くなるという課題があった。

本発明は上述の課題を解決するためになされたもので、ＩＣ用のパッドなど、部品を実装することに起因して、所望の特性インピーダンスに対し低めの値になる場合の、特性インピーダンスを考慮したパターン設計法を適用したプリント基板を提供することを目的としている。

このような課題を達成するための本発明のプリント基板の構成は、請求項１においては、
トレースと絶縁部材が交互に積層され、前記トレースの表面に電子部品のリードを接続するプリント基板において、前記電子部品が接続されるトレースを第１層のトレース
、このトレースの下方に前記絶縁部材を介して形成されるトレースを第２層のトレースとしたときに、前記第１層のトレースと前記電子部品の接続に際しインピーダンスの調整を行う場合は、前記電子部品のリードが接続された部分の第２層のトレースの一部を除去したことを特徴とする。

請求項２においては、請求項１に記載のプリント基板において、
前記電子部品はＩＣであって、マイクロストリップライン構造のＰＷＢに用いることを特徴とする。

請求項３においては、請求項１に記載のプリント基板において、
前記電子部品はポゴピンであることを特徴とする。

請求項４においては、
請求項１乃至３に記載のプリント基板において、
前記インピーダンスの調整は部品を実装する際に生ずるインピーダンスの低下対策であることを特徴とする。

本発明によれば以下のような効果がある。
請求項１によれば、電子部品が接続されるトレースを第１層のトレース、このトレースの下方に絶縁部材を介して形成されるトレースを第２層のトレースとしたときに、第１層のトレースと電子部品の接続に際しインピーダンスの調整を行う場合は、電子部品のリードが接続された部分の第２層のトレースの一部を除去したので、接続部分のインピーダンスを増加させることができる。そして除去する面積を調整することにより正確なインピーダンス整合を図ることができる

請求項２，４によれば、電子部品はＩＣであって、マイクロストリップライン構造のＰＷＢに用いるので効果的なインピーダンス整合を行うことができる。

請求項３，４によれば、電子部品をポゴピンとしたので、リード（プローブ）の接触に際し効果的なインピーダンス整合を行うことができる。

以下本発明を、図面を用いて詳細に説明する。図１（ａ〜ｃ）は本発明の実施形態の一例を示す構成図で、図（ａ）は断面図、図（ｂ）はＩＣリードを接続する前の平面図、図（ｃ）は第１層のトレース４および第１絶縁部材３を透過してみた状態で第２絶縁部材が見えている状態を示す平面図である。

図１において、図３と同一要素には同一符号を付している。ここでは、図示しない基板上に第２層の絶縁部材６、第２のトレース層（グランド）５、第１層の絶縁部材３、第１のトレース層（配線）４が順次積層され、第１のトレース層（配線）４上にＩＣリード２が半田付けにより接続される。Ａはパッド幅、Ｂは配線幅である。

７は本発明が適用される除去部で、配線４とＩＣリード２が接続された直下の第２トレース層（グランド）５の一部を取り除いて形成されている。８は第２層トレースへ第１層トレースを透視したときの形状を示す図である。
なお、この除去部の場所と面積は予め実験やシミュレーションを繰り返して最適な場所と面積を決定しておくものとする。

図２（ａ〜ｇ）は他の実施例を示すもので、この例においては半導体試験装置に使用されるポゴピンの接触に適用した状態を示している。
図２において、図２（ａ）はポゴピン２１とプリント基板（図示せず）上に形成されたトレース（パッド２４ａ）が接触する前の状態を示す斜視図、図２（ｂ）は本発明を適用する前のプリント基板の従来例を示す断面図、図２（ｃ，ｄ）は図２の平面図、図２（ｅ）は本発明を適用したプリント基板の断面図、図２（ｆ，ｇ）は図２（ｅ）の平面図である。

これらの図において、２１はポゴピン本体、２２はポゴピンのリード（プローブ）部、２３はプリント基板の第１層絶縁部材、２４はプリント基板の第１層トレース、２５はプリント基板の第２層トレース、２６はプリント基板の第２層絶縁部材、２７は除去部、Ａはパッド幅、Ｂはインピーダンスコントロール時のトレース幅である。

このような半導体試験装置のパッド幅Ａはボゴピンのリード（プローブ）部２２との位置ずれを吸収するためトレース幅Ｂよりも少し幅広に作製されている。そのため、ポゴピンとの接触時にインピーダンスが低下する。

従って前述の場合と同様インピーダンスを増加させる必要がある。そしてこの場合も、ポゴピンのリード（プローブ）部２２が接触する部分の第２層のトレース２５の一部を除去してインピーダンスの調整を行うことができる。

図２（ｅ）において、２７はトレースを除去した部分、図２（ｆ）はプリント基板に第１層のトレース（配線）を施した状態、図２（ｇ）は第２層の絶縁部材２６上に形成された第２層のトレース（グランド）の一部を除去した状態を示している。

なお、以上の説明は、本発明の説明および例示を目的として特定の好適な実施例を示したに過ぎない。
従って本発明は、上記実施例に限定されることなく、その本質から逸脱しない範囲で更に多くの変更、変形を含むものである。

本発明の実施形態の一例を示すプリント基板の断面図及び平面図である。 他の実施例を示すプリント基板の断面図及び平面図である。 従来のプリント基板の斜視図、断面図及び平面図である。

符号の説明

１ ＩＣパッケージ
２ ＩＣリード
３，２３ プリント基板の第１層絶縁部材
４，２４ プリント基板の第１層トレース（配線）
４ａ，２４ａ パッド
５，２５ プリント基板の第２層トレース（グランド）
６，２６ プリント基板の第２層絶縁部材
７，２７ 除去部
２１ ポゴピン
２２ ポゴピンリード（プローブ）部

Claims (4)

1. トレースと絶縁部材が交互に積層され、前記トレースの表面に電子部品のリードを接続または接触させるプリント基板において、
   前記電子部品が接続されるトレースを第１層のトレース、このトレースの下方に前記絶縁部材を介して形成されるトレースを第２層のトレースとしたときに、前記第１層のトレースと前記電子部品の接続に際しインピーダンスの調整を行う場合は、前記電子部品のリードが接続された部分の第２層のトレースの一部を除去したことを特徴とするプリント基板。
2. 前記電子部品はＩＣであって、マイクロストリップライン構造のＰＷＢに用いることを特徴とする請求項１に記載のプリント基板。
3. 前記電子部品はポゴピンであることを特徴とする請求項１に記載のプリント基板。
4. 前記インピーダンスの調整は部品を実装する際に生ずるインピーダンスの低下対策であることを特徴とする請求項１乃至３のいずれかに記載のプリント基板。