JP2009033430A - Digital amplifier - Google Patents
Digital amplifier Download PDFInfo
- Publication number
- JP2009033430A JP2009033430A JP2007194712A JP2007194712A JP2009033430A JP 2009033430 A JP2009033430 A JP 2009033430A JP 2007194712 A JP2007194712 A JP 2007194712A JP 2007194712 A JP2007194712 A JP 2007194712A JP 2009033430 A JP2009033430 A JP 2009033430A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- reference signal
- digital amplifier
- cycle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
Description
本発明は、パルス幅変調方式のディジタルアンプのノイズ低減技術に関する。 The present invention relates to a noise reduction technique for a pulse width modulation type digital amplifier.
従来、ディジタルアンプでは、電源がＯＮされた時の作動開始時に、ポップアップノイズと呼ばれる雑音が発生していた。このポップアップノイズを低減する方法として、ＰＷＭ回路をＢＴＬ（Bridged Trans Less接続の略)方式のディジタルアンプとする方法があった。この方法では、電源ＯＮの後に回路のバイアス電流が安定するまで、駆動回路の作動をミュート状態にすることにより、駆動回路の両出力端子の出力信号を霊から開始させることができるので、ポップアップノイズの発生を抑えることができるようになっている（例えば、特許文献１参照）。
ところが、ディジタルアンプをＢＬＴ方式とすることにより、回路規模が大幅に増大するという問題があった。例えば、より簡単な回路構成であるＳＥＰＰ（Single End Push Pull接続の略)方式に比べ、１チャンネル当たり倍の部品点数が必要であった。 However, there is a problem that the circuit scale is greatly increased by adopting the BLT system as the digital amplifier. For example, compared to the SEPP (short for Single End Push Pull connection) method, which is a simpler circuit configuration, the number of parts is required twice per channel.
本発明は、こうした問題に鑑みなされたもので、ポップアップノイズを低減した回路規模が小さいディジタルアンプを提供することを目的とする。 The present invention has been made in view of these problems, and an object thereof is to provide a digital amplifier having a small circuit scale in which pop-up noise is reduced.
かかる問題を解決するためになされた請求項１に記載のディジタルアンプ（１：この欄においては、発明に対する理解を容易にするため、必要に応じて「発明を実施するための最良の形態」欄において用いた符号を付すが、この符号によって請求の範囲を限定することを意味するものではない。）は、ＰＷＭ変換手段（１０）、出力手段（２０）及び変調制御手段（３０）を備えている。
The digital amplifier according to
ＰＷＭ変調制御手段（１０）は、入力信号と基準信号とを比較することによってパルス幅変調を行うものであり、出力手段（２０）は、ＰＷＭ変換手段（１０）の出力信号を増幅して出力するものである。 The PWM modulation control means (10) performs pulse width modulation by comparing the input signal and the reference signal, and the output means (20) amplifies and outputs the output signal of the PWM conversion means (10). To do.
また、変調制御手段（３０）は、ＰＷＭ変換手段（１０）の変換作動の開始前に、基準信号の周期を通常作動時の周期よりも短く設定し、ＰＷＭ変換手段（１０）の変換作動の開始後に基準信号の周期を所定の値まで延ばすものである。 Further, the modulation control means (30) sets the cycle of the reference signal to be shorter than the cycle at the time of normal operation before the start of the conversion operation of the PWM conversion means (10), and the conversion operation of the PWM conversion means (10). The period of the reference signal is extended to a predetermined value after the start.
ここで、「出力作動の開始」とは、ディジタルアンプ（１）の電源ＯＮの後、実際にＰＷＭ変換手段（１０）が出力信号を出力するための作動の開始を意味しており、例えば、スイッチング作動の開始などをいう。 Here, “start of output operation” means the start of operation for the PWM conversion means (10) to actually output an output signal after the digital amplifier (1) is turned on. The start of switching operation.
また、「通常作動時」とは、電源ＯＮから十分時間が経過し、ディジタルアンプ（１）が安定して作動する状態のことをいう。
このようなディジタルアンプ（１）によれば、ＰＷＭ変換手段（１０）の変換作動の開始前にパルス幅変調の基準信号の周波数が通常作動時の周期より短く設定され、ＰＷＭ変換手段（１０）の変換作動の開始後に基準信号の周期が所定の値まで延ばされる。
Further, “during normal operation” refers to a state in which a sufficient time has elapsed since the power was turned on and the digital amplifier (1) operates stably.
According to such a digital amplifier (1), the frequency of the pulse width modulation reference signal is set to be shorter than the period during normal operation before the start of the conversion operation of the PWM conversion means (10), and the PWM conversion means (10). After the start of the conversion operation, the cycle of the reference signal is extended to a predetermined value.
パルス幅変調において、例えば、一定振幅のパルス信号のような基準信号の周期が短い場合には、ＰＷＭ変換手段（１０）において変調された信号のパルス幅は小さくなる。したがって、出力作動の開始時にディジタルアンプ（１）の出力は徐々に大きくなり、出力が急激に大きくなる、いわゆるポップアップノイズが発生することがなくなる。 In the pulse width modulation, for example, when the period of a reference signal such as a pulse signal having a constant amplitude is short, the pulse width of the signal modulated by the PWM conversion means (10) becomes small. Therefore, the output of the digital amplifier (1) gradually increases at the start of the output operation, and so-called pop-up noise, in which the output increases rapidly, does not occur.
さらに、基準信号の周期が所定の値まで延ばされるまでは、基準信号の周期を通常作動時の周期よりも短くなっている。基準信号の周期が短ければ、ディジタルアンプ（１）の入力信号のサンプリング周期が短くなるのと同じであるから、パルス幅変調の出力の周期も短くなるので、急激な出力変化がなくなる。 Furthermore, until the cycle of the reference signal is extended to a predetermined value, the cycle of the reference signal is shorter than the cycle during normal operation. If the period of the reference signal is short, the sampling period of the input signal of the digital amplifier (1) is the same as that of the digital amplifier (1). Therefore, the output period of the pulse width modulation is also shortened, so that there is no sudden output change.
また、請求項１に記載のディジタルアンプ（１）では、回路構成をＢＴＬ方式とする必要がないので、回路規模を小さくすることができる。
さらに、単に基準信号の周期を所定の値まで延ばすだけでなく、請求項２に記載のように、基準信号の周期を所定の値まで延ばした後、さらに、基準信号の周期を所定の割合で通常作動周期まで延ばすようにすると、通常作動時まで、出力信号がスムーズに増加するので、通常作動時までポップアップノイズが発生することがなくなる。
Further, in the digital amplifier (1) according to the first aspect, since the circuit configuration does not need to be the BTL system, the circuit scale can be reduced.
Furthermore, not only simply extending the period of the reference signal to a predetermined value, but also extending the period of the reference signal to a predetermined value as described in claim 2, and further increasing the period of the reference signal by a predetermined ratio. If it is extended to the normal operation cycle, the output signal increases smoothly until the normal operation, so that pop-up noise does not occur until the normal operation.
ところで、基準信号の周期を変化させるには、例えば、予め定められた割合で変化させてもよいが、請求項２に記載のように、変調制御手段（３０）は、基準信号の周期を変化させるための指令信号を入力する指令信号入力手段（３２）を備え、指令信号入力手段（３２）で入力された指令信号に基づいて基準信号の周期を変化させるようにしてもよい。 By the way, in order to change the period of the reference signal, for example, it may be changed at a predetermined rate. However, as described in claim 2, the modulation control means (30) changes the period of the reference signal. There may be provided command signal input means (32) for inputting a command signal for causing the reference signal to change the period of the reference signal based on the command signal input by the command signal input means (32).
このようにすると、外部からの指令信号の入力に基づいて基準信号の周期を変化させることができるので、指令信号発生回路をディジタルアンプ（１）に内蔵する必要がない。したがって、ディジタルアンプ（１）を小型化することができる。 In this way, since the cycle of the reference signal can be changed based on the input of the command signal from the outside, it is not necessary to incorporate the command signal generation circuit in the digital amplifier (1). Therefore, the digital amplifier (1) can be reduced in size.
また、指令信号がアナログ指令信号である場合、請求項３に記載のように、変調制御手段（３０）は、指令信号入力手段（３２）で入力されたアナログ指令信号の大きさによって、基準信号の周期を変化させるようにすると構成が簡単なディジタルアンプ（１）とすることができる。 Further, when the command signal is an analog command signal, the modulation control means (30) is configured such that the reference signal depends on the magnitude of the analog command signal input by the command signal input means (32). By changing the period of, the digital amplifier (1) having a simple configuration can be obtained.
ところで、パルス変調を行う場合、温度などの周囲環境の変化によりＰＷＭ変調手段（１０）や出力手段（２０）を構成する部品の特性が変化した場合、ディジタルアンプ（１）の出力が安定しなくなることが考えられる。 By the way, when performing pulse modulation, if the characteristics of the parts constituting the PWM modulation means (10) and the output means (20) change due to changes in the surrounding environment such as temperature, the output of the digital amplifier (1) becomes unstable. It is possible.
そこで、請求項４に記載のように、出力手段（２０）の出力信号の電圧を検出する出力電圧検出手段（４０）を備え、変調制御手段（３０）は、基準信号の周期を所定の値まで延ばす代わりに、出力電圧検出手段（４０）で検出した出力電圧の絶対値とアナログ指令信号の電圧の絶対値の差が予め定めた値となったときに、基準信号の極性を反転させることにより生成したパルス信号を基準信号として出力するようにするとよい。 Therefore, as described in claim 4, the output voltage detection means (40) for detecting the voltage of the output signal of the output means (20) is provided, and the modulation control means (30) sets the cycle of the reference signal to a predetermined value. Invert the polarity of the reference signal when the difference between the absolute value of the output voltage detected by the output voltage detection means (40) and the absolute value of the voltage of the analog command signal becomes a predetermined value. It is preferable to output the pulse signal generated by the above as a reference signal.
このようにすると、入力電圧と出力信号の電圧とによって基準信号であるパルス信号の周期が決定されるので、ＰＷＭ変調手段（１０）や出力手段（２０）を構成する部品の特性が温度などの周囲環境により変化しても、安定した出力が得られることになる。 In this case, since the cycle of the pulse signal which is the reference signal is determined by the input voltage and the voltage of the output signal, the characteristics of the parts constituting the PWM modulation means (10) and the output means (20) are such as temperature. A stable output can be obtained even if it changes depending on the surrounding environment.
以下、本発明が適用された実施形態について図面を用いて説明する。なお、本発明の実施の形態は、下記の実施形態に何ら限定されることはなく、本発明の技術的範囲に属する限り種々の形態を採りうる。
［第１実施形態］
図１は、ディジタルアンプ１の概略の構成を示すブロック図である。ディジタルアンプ１は、図１に示すように、ＰＷＭ変換部１０、出力部２０、変調制御部３０、ＰＷＭ出力電圧モニタライン４０、電源電圧モニタライン５０及びスピーカ８０を備えている。
Embodiments to which the present invention is applied will be described below with reference to the drawings. The embodiment of the present invention is not limited to the following embodiment, and can take various forms as long as they belong to the technical scope of the present invention.
[First Embodiment]
FIG. 1 is a block diagram showing a schematic configuration of the
ＰＷＭ変換部１０は、入力した音声信号と基準信号とを比較することによってパルス幅変調し、入力信号の強度に応じてパルス幅の異なるパルス信号を出力する。
ＰＷＭ変換部１０は、図示しないコンパレータを備え、音声入力信号と変調制御部３０から入力される基準信号とを比較し、両者の差が閾値電圧を超えていればマイナス振幅、両者の差が閾値電圧以下であればプラス振幅のパルス信号を発生させる。
The
The
出力部２０は、ＰＷＭ変換部１０の出力信号を増幅して出力するものであり、ＦＥＴドライバ６０、バッファ６２、２つのＦＥＴ７０ａ，７０ｂ、コイル７２及びコンデンサ７４を備えている。
The
ＦＥＴドライバ６０は、２つのＦＥＴ７０ａ，７０ｂを作動させるための回路であり、ＦＥＴ７０ａ，７０ｂの各ゲートが接続されている。ＰＷＭ変換部１０から出力された信号（パルス信号）は、２分割され、一方はＦＥＴドライバ６０に直接入力され、他方はバッファ６２で反転されてＦＥＴドライバ６０に入力される。
The FET
このようにしてＦＥＴドライバ６０に入力された２つの信号は、ＦＥＴドライバ６０において図示しないフォトカブラに入力され、入力側と絶縁された出力側に出力される。そして、出力信号は、２つのＦＥＴ７０ａ，７０ｂのゲートに入力される。
The two signals input to the
ＦＥＴ７０ａ，７０ｂは、プッシュプル型の増幅部を構成する。ＦＥＴ７０ａ，７０ｂは同じ特性を有するＮＭＯＳ型ＦＥＴであり、ＦＥＴ７０ａのドレインはプラス電源に接続され、ゲートはＦＥＴドライバ６０に接続され、ソースはＦＥＴ７０ｂのドレインに接続されている。また、ＦＥＴ７０ｂのドレインはＦＥＴ７０ａのソースに接続され、ゲートはＦＥＴドライバ６０に接続され、ソースはマイナス電源に接続されている。
The FETs 70a and 70b constitute a push-pull type amplification unit. The FETs 70a and 70b are NMOS FETs having the same characteristics. The drain of the FET 70a is connected to a positive power source, the gate is connected to the
ＦＥＴ７０ａ，７０ｂのゲートにはＦＥＴドライバ６０の２つの出力信号が入力される。この入力信号は、同じ波形で互いに極性が逆であるため、プッシュプル増幅器を形成するＦＥＴ７０ａ，７０ｂに入力されると入力信号の差分が増幅されて出力される。この出力が図１中のｃ点に示す信号であり、その波形は図２の「ｃ点電圧波形」に示されるものである。
Two output signals of the
そして、スピーカ８０に対する出力（図１中のｄ点）は、プッシュプル増幅部の出力（図２の「ｃ点電圧波形」）がコイル７２及びコンデンサ７４でフィルタリングされ、図２中の「ｄ点電圧波形」で示される波形となる。
The output from the speaker 80 (point d in FIG. 1) is filtered by the
変調制御部３０は、ＰＷＭ変換部１０の変換作動の開始前に、基準信号の周期を通常作動時の周期よりも短く設定し、ＰＷＭ変換部１０の変換作動の開始後に基準信号の周期を所定の値まで延ばすものである。
The
変調制御部３０は、図示しないＣＰＵ、ＲＯＭ、ＲＡＭ、Ｉ／Ｏ、基準信号の周期を変化させるための指令信号を入力する指令信号入力部３２を備えている。
指令信号入力部３２は、外部からのアナログ指令信号の指令信号を入力し、ディジタル信号に変換する。
The
The command
ここで、「出力作動の開始」とは、ディジタルアンプ１の電源ＯＮの後、実際にＰＷＭ変換部１０が出力信号を出力するための作動の開始を意味しており、例えば、スイッチング作動の開始などをいう。
Here, “start of the output operation” means the start of the operation for the
また、「通常作動時」とは、電源ＯＮから十分時間が経過し、ディジタルアンプ１が安定して作動する状態のことをいう。
変調制御部３０では、以下（ア）〜（エ）に示す処理が行われる。
Further, “during normal operation” refers to a state in which a sufficient time has elapsed since the power was turned on and the
In the
（ア）指令信号入力部３２からアナログ指令信号を取得する。
（イ）ＰＷＭ出力電圧モニタライン４０から出力電圧を取得する。
（ウ）ＰＷＭ出力電圧モニタライン４０から取得した出力電圧の絶対値とアナログ指令信号の電圧の絶対値の差が予め定めた値となったときに、基準信号の極性を反転させることにより生成したパルス信号を基準信号として出力する。
(A) An analog command signal is acquired from the command
(A) An output voltage is acquired from the PWM output
(C) Generated by reversing the polarity of the reference signal when the difference between the absolute value of the output voltage acquired from the PWM output
（エ）アナログ指令信号が最大となった後、基準信号の周期を所定の割合で通常作動時の周期まで変化させる。
ＰＷＭ出力電圧モニタライン４０は、入力信号をパルス幅変調した後の出力信号の電圧を検出するものであり、電源電圧モニタライン５０は、ディジタルアンプ１の電源電圧を検出するものである。また、スピーカ８０は、出力部２０からの出力電圧を音に変換して出力するものである。
(D) After the analog command signal becomes maximum, the cycle of the reference signal is changed at a predetermined rate to the cycle during normal operation.
The PWM output
（変調制御処理の説明）
次に、変調制御部３０で実行される変調制御処理について図３に基づき説明する。図３は、変調制御処理の処理の流れを示すフローチャートである。
(Explanation of modulation control processing)
Next, a modulation control process executed by the
変調制御処理は、変調制御部３０のＲＯＭに格納され、ＣＰＵで実行される処理であり、ディジタルアンプ１の電源ＯＮの後、Ｓ１００において、ＦＥＴドライバ６０の作動を開始させ、続くＳ１０５において、出力部２０の出力電圧が取得される。
The modulation control process is a process stored in the ROM of the
続くＳ１１０では、Ｓ１０５において取得された出力部２０の出力電圧が電源電圧Ｖｃｃ以下であるか否かが判定される。そして、出力部２０の出力電圧がＶｃｃ以下の場合（Ｓ１１０：Ｙｅｓ）、処理がＳ１１５へ移行され、出力部２０の出力電圧がＶｃｃよりも高い場合（Ｓ１１０：Ｎｏ）、処理がＳ１３０へ移行される。
In subsequent S110, it is determined whether or not the output voltage of the
Ｓ１１５では、指令信号入力部３２からアナログ指令信号の値が取得され、続くＳ１２０では、Ｓ１０５において取得された出力部２０の出力電圧の絶対値とＳ１１５において取得されたアナログ指令信号の値の絶対値との差（以下、差分電圧とも呼ぶ。）が予め定めた値以下であるか否かが判定される。
In S115, the value of the analog command signal is acquired from the command
そして、差分電圧が予め定めた値よりも大きい場合（Ｓ１２０：Ｎｏ）、処理がＳ１１５へ移行され、Ｓ１１５及びＳ１２０の処理が繰り返され、差分電圧が予め定めた値以下の場合（Ｓ１２０：Ｙｅｓ）、処理がＳ１２５へ移行される。 If the differential voltage is greater than a predetermined value (S120: No), the process proceeds to S115, the processes of S115 and S120 are repeated, and the differential voltage is equal to or smaller than the predetermined value (S120: Yes). The process proceeds to S125.
そして、続くＳ１２５では、変調制御部３０の出力電圧の極性が反転される。なお、変調制御部３０の出力電圧の絶対値は一定である。したがって、アナログ指令信号の値が一定の割合で上昇すれば、変調制御部３０の出力電圧は、周期が一定の割合で長くなるパルス信号となる（図２中のアナログ指令信号制御で示される範囲の信号波形参照）。
In subsequent S125, the polarity of the output voltage of the
そして、Ｓ１１０において、出力部２０の出力電圧がＶｃｃより大きいと判定されＳ１３０へ処理が移行された場合には、Ｓ１３０において、指令信号入力部３２からアナログ指令信号の値が取得される。
If it is determined in S110 that the output voltage of the
続くＳ１３５では、Ｓ１３０において入力されたアナログ指令信号の値が最大値であるか否かが判定される。そして、アナログ指令信号の値が最大値である場合（Ｓ１３５：Ｙｅｓ）、処理がＳ１６０へ移行され、アナログ指令信号の値が最大値でない場合（Ｓ１３５：Ｎｏ）、処理がＳ１４０へ移行される。 In subsequent S135, it is determined whether or not the value of the analog command signal input in S130 is the maximum value. If the value of the analog command signal is the maximum value (S135: Yes), the process proceeds to S160. If the value of the analog command signal is not the maximum value (S135: No), the process proceeds to S140.
なお、アナログ指令信号の最大値は予め図示しないＲＯＭやＲＡＭに記憶されている。
Ｓ１４０では、Ｓアナログ指令信号の値から基準信号の周期が決定され、続くＳ１４５において、変調制御部３０の出力（つまり、基準信号）の周期が取得される。
The maximum value of the analog command signal is stored in advance in a ROM or RAM (not shown).
In S140, the period of the reference signal is determined from the value of the S analog command signal, and in the subsequent S145, the period of the output of the modulation control unit 30 (that is, the reference signal) is acquired.
そして、続くＳ１５０では、Ｓ１４５において取得された基準信号の周期がＳ１４０において決定された基準信号の周期より小さいか否かが判定される。そして、Ｓ１４５において取得された基準信号の周期がＳ１４０において決定された基準信号の周期以上の場合（Ｓ１５０：Ｎｏ）、処理がＳ１３０へ移行され、処理が繰り返される。 In subsequent S150, it is determined whether or not the period of the reference signal acquired in S145 is smaller than the period of the reference signal determined in S140. If the period of the reference signal acquired in S145 is equal to or greater than the period of the reference signal determined in S140 (S150: No), the process proceeds to S130 and the process is repeated.
逆に、Ｓ１４５において取得された基準信号の周期がＳ１４０において決定された基準信号の周期よりも小さい場合（Ｓ１５０：Ｙｅｓ）、処理がＳ１５５へ移行され、基準信号の周期が増加された後、処理がＳ１４５へ移行され、処理が繰り返される。 On the other hand, when the period of the reference signal acquired in S145 is smaller than the period of the reference signal determined in S140 (S150: Yes), the process proceeds to S155 and the process is performed after the period of the reference signal is increased. Is transferred to S145, and the process is repeated.
以上のように、Ｓ１３０〜Ｓ１５０において得られる波形が図２中の時間制御で示される範囲の信号波形となる。
また、Ｓ１３５において、アナログ指令信号が最大値であると判定され、処理がＳ１６０へ移行された場合には、Ｓ１６０において、通常作動、つまり、電源ＯＮから十分時間が経過し、ディジタルアンプ１が安定して作動する状態の周期で基準信号が出力された（図２中の通常作動で示される範囲の信号波形参照）後、処理が終了される。
As described above, the waveforms obtained in S130 to S150 are signal waveforms in the range indicated by the time control in FIG.
In S135, when it is determined that the analog command signal is the maximum value and the process proceeds to S160, in S160, a sufficient time has elapsed since the normal operation, that is, power ON, and the
（ディジタルアンプ１の作動）
以上のようなディジタルアンプ１の作動について図１及び図２に基づいて説明する。図２は、ディジタルアンプ１の各構成部分の出力電圧の波形を示す図である。なお、説明を簡単にするため、以下では、音声入力は振幅及び周波数が一定の周期性を有する信号とする。
(Operation of digital amplifier 1)
The operation of the
ディジタルアンプ１の電源がＯＮされた状態では図２に示すように、ＦＥＴドライバ６０は、図２中のＦＥＴドライバ制御に示すようにＯＦＦとなり、変調制御部３０からは、図２中の「ｂ点電圧波形」に示すように、通常作動時より短い一定周期のパルス信号（方形波）が出力される。
In the state where the power supply of the
この状態で、ＦＥＴドライバ６０がＯＮと同時に（図２中ＦＥＴドライバ制御参照）、図２中の「ａ点電圧波形」に示すように、アナログ指令信号の値は一定の割合で上昇していく。
In this state, as soon as the
アナログ指令信号の値が上昇すれば、前述のように変調制御部３０から出力される基準信号の周期は徐々に長くなる。そして、基準信号の周期が長くなれば、音声入力が一定の振幅及び周波数を有する信号であるので、ＰＷＭ変換部１０の出力信号である方形波の周期は長くなる。
If the value of the analog command signal increases, the period of the reference signal output from the
すると、２つのＦＥＴ７０ａ，７０ｂで構成されるプッシュプル増幅部の出力（図１中のｃ点）の波高値及び周期は、図２中の「ｃ点電圧波形」で示されるように、±Ｖｃｃまで徐々に大きくなる。
Then, the peak value and cycle of the output (point c in FIG. 1) of the push-pull amplification unit composed of the two
そして、スピーカ８０に対する出力（図１中のｄ点）は、プッシュプル増幅部の出力がコイル７２及びコンデンサ７４でフィルタリングされ、図２中の「ｄ点電圧波形」で示される波形となる。
Then, the output to the speaker 80 (point d in FIG. 1) is a waveform indicated by “voltage waveform at point d” in FIG. 2 by filtering the output of the push-pull amplifier by the
以上に説明した各点の波形が図２中のアナログ指令信号制御で示される範囲の信号波形である
そして、プッシュプル増幅部の出力電圧が電源電圧値（±Ｖｃｃ）まで上昇したら、基準信号の周期はさらに長くなり（図２中の時間制御で示される範囲の信号波形参照）、十分な時間が経過した場合、基準信号は通常作動時の周期まで長くなる（図２中の通常作動で示される範囲の信号波形参照）。
The waveform at each point described above is a signal waveform in the range indicated by the analog command signal control in FIG. 2. And when the output voltage of the push-pull amplifier rises to the power supply voltage value (± Vcc), the reference signal The cycle becomes even longer (refer to the signal waveform in the range shown by the time control in FIG. 2), and when sufficient time has passed, the reference signal becomes longer to the cycle during normal operation (shown by normal operation in FIG. 2). Signal waveform range).
（ディジタルアンプ１の特徴）
以上に説明したディジタルアンプ１では、パルス幅変調の基準信号の周期が通常作動時の周期より短く設定された後、アナログ指令信号の値がＶｃｃとなるまで基準信号の周期を所定の割合で延ばされるので、パルス幅変調において、アナログ指令信号の値が低い場合には変調された信号のパルス幅は小さくなる。したがって、出力作動の開始時にディジタルアンプ１の出力は徐々に大きくなり、出力が急激に大きくなる、いわゆるポップアップノイズが発生することがなくなる。
(Features of digital amplifier 1)
In the
さらに、アナログ指令信号の値がＶｃｃに上昇するまでは、基準信号の周期を通常作動時の周期よりも短くしている。基準信号の周期が短ければ、ディジタルアンプ１の入力信号のサンプリング周期が短くなるのと同じであるから、パルス幅変調の出力の周期も短くなるので、急激な出力変化がなくなる。したがって、ディジタルアンプ１の作動を開始させたときに発生するポップアップノイズを発生させることがなくなる。
Furthermore, until the value of the analog command signal rises to Vcc, the cycle of the reference signal is made shorter than the cycle during normal operation. If the period of the reference signal is short, it is the same as the sampling period of the input signal of the
また、ＰＷＭ出力電圧モニタライン４０で検出した出力部２０の出力電圧がＶｃｃとなるまで出力部２０の出力信号の絶対値とアナログ指令信号の絶対値の差に基づいて基準信号の周期を延ばしている。
Further, the period of the reference signal is extended based on the difference between the absolute value of the output signal of the
したがって、変調制御部３０から出力部２０までの部品、例えば、２つのＦＥＴ７０ａ，７０ｂの特性が温度などの周囲環境により変化しても、安定した出力が得られることになる。
Therefore, a stable output can be obtained even if the characteristics of the components from the
また、ディジタルアンプ１は、回路構成が簡単なＳＥＰＰ方式とすることができるので、回路規模を小さくすることができる。
［その他の実施形態］
以上、本発明の実施形態について説明したが、本発明は、本実施形態に限定されるものではなく、種々の態様を採ることができる。
Further, since the
[Other Embodiments]
As mentioned above, although embodiment of this invention was described, this invention is not limited to this embodiment, A various aspect can be taken.
（１）上記実施形態では、指令信号入力部３２においてアナログ指令信号を入力し、その値に基づいて基準信号の周期を変化させたが、アナログ指令信号の代わりに指令信号入力部３２においてディジタル指令信号を入力するようにしてもよい。
(1) In the above embodiment, an analog command signal is input at the command
（２）また、外部からの指令信号を入力する代わりに、予め定められたパターンで変化する指令信号を変調制御部３０内部で発生させるようにしてもよい。
（３）また、ＰＷＭ出力電圧モニタライン４０で取得したＰＷＭ変調の出力電圧がＶｃｃとなるまで、基準信号の周期を所定の割合で延ばしたが、基準信号の周期を単に所定の割合で延ばしてもよい。
(2) Instead of inputting a command signal from the outside, a command signal that changes in a predetermined pattern may be generated inside the
(3) Although the period of the reference signal is extended at a predetermined rate until the PWM modulation output voltage acquired from the PWM output
つまり、ＰＷＭ出力電圧モニタライン４０でパルス幅変調の出力電圧を検出せず、パルス幅変調の出力信号の幅とは関係なく、基準信号の周期を所定の幅まで所定の割合で延ばすのである。
That is, the PWM output
このようにすることで、ポップアップノイズを消去する際の安定性は多少劣化するものの、ＰＷＭ出力電圧モニタライン４０を設ける必要がないのでディジタルアンプ１をより小型化することができる。
By doing so, although the stability when the pop-up noise is eliminated is somewhat deteriorated, it is not necessary to provide the PWM output
（４）上記実施形態では、変調制御部３０の出力として方形波を出力したが、出力として三角波など振幅が周期的に変化する信号を出力しても上記実施形態と同じ効果を有するディジタルアンプ１とすることができる。
(4) In the above-described embodiment, a square wave is output as the output of the
（５）上記実施形態では、変調制御部３０を図示しないＣＰＵ、ＲＯＭ、ＲＡＭ及びＩ／Ｏで構成したが、それぞれを独立した回路、例えば、ＤＳＰなどで構成してもよい。
(5) In the above embodiment, the
１…ディジタルアンプ、１０…ＰＷＭ変換部、２０…出力部、３０…変調制御部、３２…指令信号入力部、４０…ＰＷＭ出力電圧モニタライン、５０…電源電圧モニタライン、６０…ＦＥＴドライバ、６２…バッファ、７２…コイル、７４…コンデンサ、８０…スピーカ。
DESCRIPTION OF
Claims (5)
前記入力信号と基準信号とを比較することによってパルス幅変調を行うＰＷＭ変換手段と、
前記ＰＷＭ変換手段の出力信号を増幅して出力する出力手段と、
前記ＰＷＭ変換手段の変換作動の開始前に、前記基準信号の周期を通常作動時の周期よりも短く設定し、前記ＰＷＭ変換手段の変換作動の開始後に前記基準信号の周期を所定の値まで延ばす変調制御手段と、
を備えたことを特徴とするディジタルアンプ。 In a digital amplifier that outputs a pulse width modulated input signal,
PWM conversion means for performing pulse width modulation by comparing the input signal and a reference signal;
Output means for amplifying and outputting the output signal of the PWM conversion means;
Before the start of the conversion operation of the PWM conversion means, the cycle of the reference signal is set shorter than the cycle during normal operation, and after the start of the conversion operation of the PWM conversion means, the cycle of the reference signal is extended to a predetermined value. Modulation control means;
A digital amplifier comprising:
前記変調制御手段は、
前記基準信号の周期を所定の値まで延ばした後、さらに、前記基準信号の周期を所定の割合で通常作動周期まで延ばすことを特徴とするディジタルアンプ The digital amplifier according to claim 1,
The modulation control means includes
After extending the cycle of the reference signal to a predetermined value, the digital amplifier further extends the cycle of the reference signal to a normal operation cycle at a predetermined rate
前記変調制御手段は、
前記基準信号の周期を変化させるための指令信号を入力する指令信号入力手段を備え、前記指令信号入力手段で入力された指令信号に基づいて前記基準信号の周期を変化させることを特徴とするディジタルアンプ。 The digital amplifier according to claim 1 or 2,
The modulation control means includes
A digital signal signal input means for inputting a command signal for changing the cycle of the reference signal, wherein the cycle of the reference signal is changed based on the command signal input by the command signal input means. Amplifier.
前記指令信号は、アナログ指令信号であり、
前記変調制御手段は、
前記指令信号入力手段で入力されたアナログ指令信号の大きさによって、前記基準信号の周期を変化させることを特徴とするディジタルアンプ。 The digital amplifier according to claim 3, wherein
The command signal is an analog command signal,
The modulation control means includes
A digital amplifier characterized in that the period of the reference signal is changed according to the magnitude of an analog command signal input by the command signal input means.
前記出力手段の出力信号の電圧を検出する出力電圧検出手段を備え、
前記変調制御手段は、
前記基準信号の周期を所定の値まで延ばす代わりに、前記出力電圧検出手段で検出した出力電圧の絶対値と前記アナログ指令信号の電圧の絶対値の差が予め定めた値となったときに、前記基準信号の極性を反転させることにより生成したパルス信号を前記基準信号として出力することを特徴とするディジタルアンプ。 The digital amplifier according to claim 4, wherein
Output voltage detection means for detecting the voltage of the output signal of the output means,
The modulation control means includes
Instead of extending the period of the reference signal to a predetermined value, when the difference between the absolute value of the output voltage detected by the output voltage detection means and the absolute value of the voltage of the analog command signal becomes a predetermined value, A digital amplifier that outputs a pulse signal generated by inverting the polarity of the reference signal as the reference signal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007194712A JP2009033430A (en) | 2007-07-26 | 2007-07-26 | Digital amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007194712A JP2009033430A (en) | 2007-07-26 | 2007-07-26 | Digital amplifier |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2009033430A true JP2009033430A (en) | 2009-02-12 |
Family
ID=40403443
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007194712A Pending JP2009033430A (en) | 2007-07-26 | 2007-07-26 | Digital amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2009033430A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7940141B2 (en) | 2008-10-28 | 2011-05-10 | Asahi Kasei Microdevices Corporation | PWM signal generation circuit, class-D amplifier and method for driving the same |
| WO2011111298A1 (en) * | 2010-03-11 | 2011-09-15 | パナソニック株式会社 | Digital amplifier |
-
2007
- 2007-07-26 JP JP2007194712A patent/JP2009033430A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7940141B2 (en) | 2008-10-28 | 2011-05-10 | Asahi Kasei Microdevices Corporation | PWM signal generation circuit, class-D amplifier and method for driving the same |
| WO2011111298A1 (en) * | 2010-03-11 | 2011-09-15 | パナソニック株式会社 | Digital amplifier |
| US8975956B2 (en) | 2010-03-11 | 2015-03-10 | Panasonic Corporation | Digital amplifier |
| US9083283B2 (en) | 2010-03-11 | 2015-07-14 | Panasonic Corporation | Digital amplifier |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7714646B2 (en) | Audio power amplifier and a pre-amplifier thereof | |
| US7425864B2 (en) | Recovery from clipping events in a class D amplifier | |
| JP2007049690A (en) | Class-d amplifier | |
| WO2010067823A1 (en) | Class-d electrical amplifier | |
| JP4765316B2 (en) | Power amplifier device | |
| US20040222845A1 (en) | Class-D power amplifier capable of eliminating excessive response phenomenon when returning to a steady state from an abnormal state and an amplification method thereof | |
| US9866187B2 (en) | High efficiency class D amplifier with reduced generation of EMI | |
| JP5095312B2 (en) | Class D amplifier circuit | |
| JP2010087811A (en) | Sound output apparatus | |
| JP2009033430A (en) | Digital amplifier | |
| JP5445517B2 (en) | Power control circuit | |
| US7492218B2 (en) | Digital amplifier apparatus and method of resetting a digital amplifier apparatus | |
| US10367458B2 (en) | Signal amplifier | |
| EP3910791B1 (en) | Class-d amplifier with high dynamic range | |
| JP2002230905A (en) | Device and method for reproducing voice | |
| JP2006340152A (en) | Digital amplification method and digital amplification circuit | |
| JP2012049893A (en) | Audio reproduction circuit | |
| KR100770744B1 (en) | Method of preventing pop-up noise and digital amplifier including pop-up noise prevention circuit | |
| TWI487271B (en) | Amplifier,audio system and the metohd for amplifying input signal | |
| JP2007209038A (en) | Power amplifier circuit | |
| KR100770747B1 (en) | Digital amplifier and method of reproducing sound | |
| JP5266830B2 (en) | Self-excited class D amplifier | |
| JP4461631B2 (en) | Switching amplifier device | |
| JP5022840B2 (en) | Amplifying device and acoustic apparatus using the same | |
| JP2009089289A (en) | Class-d amplifier |