Nothing Special   »   [go: up one dir, main page]

JP2009087970A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2009087970A
JP2009087970A JP2007251655A JP2007251655A JP2009087970A JP 2009087970 A JP2009087970 A JP 2009087970A JP 2007251655 A JP2007251655 A JP 2007251655A JP 2007251655 A JP2007251655 A JP 2007251655A JP 2009087970 A JP2009087970 A JP 2009087970A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
substrate
semiconductor
notch
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007251655A
Other languages
English (en)
Other versions
JP4468427B2 (ja
Inventor
Masahiro Sekiguchi
正博 関口
Eiji Takano
英治 高野
Tatsuhiko Shirakawa
達彦 白河
Kenichiro Hagiwara
健一郎 萩原
Masayuki Doi
雅之 土肥
Susumu Harada
享 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007251655A priority Critical patent/JP4468427B2/ja
Priority to US12/236,567 priority patent/US7993974B2/en
Publication of JP2009087970A publication Critical patent/JP2009087970A/ja
Application granted granted Critical
Publication of JP4468427B2 publication Critical patent/JP4468427B2/ja
Priority to US13/164,099 priority patent/US8338918B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05671—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

【課題】支持基板を貼り合せた半導体基板の位置検出を容易化することによって、半導体装置の製造効率の向上や製造コストの低減等を図る。
【解決手段】第１の切り欠き部７を有する半導体基板１と第２の切り欠き部８を有する支持基板とを、第１の切り欠き部７と第２の切り欠き部８とが重なるように貼り合せる。支持基板２が貼り合わされた半導体基板１の支持基板２と対向する面１ａとは反対側の面１ｂを加工し、半導体基板１の厚さを所定の厚さまで薄厚化する。さらに、必要に応じて半導体基板１の加工面１ｂに対して成膜工程を実施する。
【選択図】図７

Description

本発明は半導体装置の製造方法に関する。
半導体集積回路技術を用いたＣＣＤやＣＭＯＳイメージセンサ等の半導体装置は、デジタルカメラやカメラ機能付き携帯電話に広く利用されている。このような半導体装置においては搭載部品の小型・軽量に対応するために、センサチップ（半導体素子）をＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）化することが提案されている。ＦＢＡＲ（Ｆｉｌｍ Ｂｕｌｋ Ａｃｏｕｓｔｉｃ Ｒｅｓｏｎａｔｏｒ）やＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ）等においても、センサチップ（半導体素子）をＣＳＰ化することが提案されている。
センサチップ等の半導体素子をＣＳＰ化するにあたって、半導体素子（半導体基板）には表裏両面間を繋ぐ貫通孔が設けられ、この貫通孔内に形成された導体層（貫通配線層）によって、半導体基板の表面に設けられた集積回路と裏面に設けられた外部接続端子とを電気的に接続している。さらに、半導体基板の表面に設けられたセンサ部の埃やゴミからの保護、またセンサ部に対する外界の影響の排除等のために、センサ部を含む領域を覆う保護部材が配置される（特許文献１，２参照）。保護部材はセンサ部が形成された半導体基板上に所定の間隙を設けて平行に配置される。
センサ部が受光部である場合には、保護部材としてガラス基板等の光透過性保護部材が用いられる。また、受光部以外のセンサ部を適用する場合においても、半導体基板の位置検出等の観点から、保護部材にはガラス基板等の光透過性部材が用いられている。ガラス基板等の光透過性保護部材は、半導体基板を機械的に補強する支持基板の役割も果たす。そこで、ウェハ状の半導体基板にガラス基板を支持基板として貼り合せた状態で、半導体基板の薄厚化工程を実施している（特許文献２参照）。
半導体基板に貫通配線層を形成する場合には、支持基板に貼り合わされた半導体基板に貫通孔を形成し、貫通孔の内壁面や半導体基板の裏面を絶縁膜で覆った後、貫通孔の内部から半導体基板の裏面に亘って導体層（貫通配線層）を形成する。これら一連の工程はウェハ状の半導体基板に対して実施される。従って、ウェハ工程が終了した後、半導体基板をガラス基板と共に切断してセンサチップ（半導体装置）を個片化する。また、ガラス基板を支持基板のみとして使用した場合には、ガラス基板を半導体基板から剥離した後、半導体基板を切断して半導体チップを個片化する。
ところで、半導体ウェハの位置検出に関しては、切り欠き部（ノッチ等）を形成した半導体ウェハの外周に光を照射し、切り欠き部を透過した光を検知することによって、半導体ウェハの位置情報を検出することが行われている。支持基板にガラス基板等の光透過性部材を適用した場合、半導体基板を支持基板に貼り合せた状態であっても、当初はノッチ等の切り欠き部を利用した半導体ウェハの位置検出を適用することができる。
しかしながら、支持基板は半導体基板を覆うように貼り付けられるため、半導体基板への絶縁膜の形成工程や導体層の形成工程等の成膜工程を実施すると、切り欠き部の下側に存在する支持基板にも膜が被着してしまう。この支持基板に被着した膜が光の透過を遮ることになるため、従来の光による切り欠き部の検出、ひいては半導体基板の位置検出を実施することができないという問題が生じる。カメラ等の光学系による画像処理を適用して半導体基板の周縁部や切り欠き部を検出することも行われているが、画像処理システムは高価であり、装置コストや半導体装置の製造コストの増大が避けられない。
特開平１０−２８１８０７号公報 国際公開第２００５／０２２６３１号パンフレット
本発明の目的は、支持基板を貼り合せた半導体基板の位置検出を容易化することによって、製造工程の効率化や製造コストの低減等を実現した半導体装置の製造方法を提供することにある。
本発明の態様に係る半導体装置の製造方法は、第１の切り欠き部を有する半導体基板と第２の切り欠き部を有する支持基板とを、前記第１の切り欠き部と前記第２の切り欠き部とが重なるように貼り合せる工程と、前記支持基板が貼り合わされた前記半導体基板の前記支持基板と対向する面とは反対側の面を加工し、前記半導体基板の厚さを減少させる工程とを具備することを特徴としている。
本発明の態様に係る半導体装置の製造方法では、半導体基板に設けられた第１の切り欠き部と支持基板に設けられた第２の切り欠き部と重ね合せているため、半導体基板に支持基板を貼り合せた状態で半導体基板の位置検出を容易に実施することができる。従って、半導体装置の製造効率の向上や製造コストの低減等を実現することが可能になる。
以下、本発明を実施するための形態について、図面を参照して説明する。図１ないし図６は本発明の第１の実施形態による半導体装置の製造工程を示している。ここではフォトダイオード等の受光素子を有する受光部（例えばＣＣＤ型撮像素子やＣＭＯＳ型撮像素子等）を備える半導体装置の製造工程について説明する。まず、図１に示すように、半導体基板１と支持基板２を用意する。半導体基板１は半導体ウェハとして供給される。支持基板２も同様なウェハ形状の基板として供給される。
半導体基板１にはシリコン（Ｓｉ）基板等が用いられる。半導体基板１の第１の主面１ａには受光部３を有する能動素子領域が設けられている。受光部３はフォトダイオード等の受光素子を有しており、第１の主面１ａに照射される光や電子等のエネルギー線を受光してフォトダイオード等に収集するものである。さらに、半導体基板１の第１の主面１ａには、能動素子領域内の受光部３やそれ以外の素子、配線等と電気的に接続された第１の配線層４が設けられている。受光部３や第１の配線層４は半導体基板（半導体ウェハ）１の各装置形成領域に形成されている。これら装置形成領域はＣＣＤイメージセンサやＣＭＯＳイメージセンサ等のイメージセンサを構成するものである。
支持基板２にはガラス基板等の光透過性部材が適用される。この実施形態における支持基板２は、半導体基板１の第１の主面１ａに設けられた受光部３の光透過性保護部材としても用いられるものであり、例えばホウ珪酸ガラス、石英ガラス、ソーダ石灰ガラス等からなるガラス基板が使用される。このような支持基板（光透過性保護部材）２として、半導体基板（半導体ウェハ）１とほぼ同サイズ、もしくは若干大きいサイズのガラス基板等を用意し、これを半導体基板１の受光部３等を有する第１の主面１ａ上に配置する。
そして、半導体基板１の第１の主面１ａの受光部３を除く外周領域に設けられた接着剤層５を用いて、図２に示すように半導体基板１と支持基板２とを貼り合せる。接着剤層５には感光性や非感光性のエポキシ樹脂、ポリイミド樹脂、アクリル樹脂、シリコーン樹脂等からなる接着剤が用いられる。接着剤層５は真空中でのラミネートやロールコート等を適用して形成される。半導体基板１と支持基板２とは接着剤層５を介して熱プレス（真空熱プレス等）して貼り合せる。半導体基板１と支持基板２との間には接着剤層５の形成位置や厚さに基づいて間隙（キャビティ）６が形成される。キャビティ６を形成する場合、接着剤層５とは別にダムを形成し、その上に接着剤層５を形成してもよい。
半導体基板（半導体ウェハ）１とウェハ状ガラス基板等の支持基板２とを貼り合せるにあたって、これらには図７および図８に示すように、予め位置決め用の切り欠き部７、８が設けられている。すなわち、半導体基板（半導体ウェハ）１の外周部には第１の切り欠き部７が設けられており、またウェハ状の支持基板２の外周部には第２の切り欠き部８が設けられている。第１の切り欠き部７は位置決め用のノッチであり、微小な楔状の切り欠き形状を有している。第２の切り欠き部８は図８に示すように、第１の切り欠き部７より大きい切り欠き形状を有している。そして、これら第１の切り欠き部７と第２の切り欠き部８とが重なるように、半導体基板１と支持基板２とを貼り合せる。
第２の切り欠き部８は第１の切り欠き部７より大きい切り欠き形状を有しているため、第１の切り欠き部７と第２の切り欠き部８とを重ね合せた際に、第２の切り欠き部８は第１の切り欠き部７の外側に位置することになる。従って、半導体基板１の外周部に設けられた第１の切り欠き部７は支持基板２に遮られることなく、その形状を直接切り欠き形状として機能させることができる。言い換えると、半導体基板１と支持基板２とを貼り合せた状態において、半導体基板１の切り欠き部７を直接光により検知することが可能となる。これによって、半導体基板１の位置検出精度を高めることができるだけでなく、成膜工程後においても半導体基板１の位置検出を実施することが可能となる。
第２の切り欠き部８の大きさは第１の切り欠き部７と同サイズであってもよい。ただし、この場合には第１の切り欠き部７と第２の切り欠き部８とを重ね合せた際に、半導体基板１と支持基板２との貼り合せ精度によっては第１の切り欠き部７の一部が支持基板２で遮られるおそれがある。このため、第２の切り欠き部８は第１の切り欠き部７より大きい切り欠き形状を有することが好ましい。貼り合せ精度にもよるが、第２の切り欠き部８は第１の切り欠き部７より０．３ｍｍ以上後退するような形状を有することが好ましい。このような第１および第２の切り欠き部７によれば、支持基板２に光を透過しない部材を適用した場合にも半導体基板１の位置検出を行うことができる。
次に、第１の切り欠き部７と第２の切り欠き部８とを重ね合せて支持基板２を貼り合せた半導体基板１に対して、図３に示すように薄厚化工程を実施する。すなわち、半導体基板１の支持基板２と対向する第１の主面１ａとは反対側の第２の主面１ｂを、機械研削、化学機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）、ウェットエッチング、ドライエッチング等により加工し、半導体基板１の厚さを所定の厚さまで減少させて薄厚化する。半導体基板１の最終的な厚さは適用する装置に応じて適宜に設定されるものであるが、例えば５０〜１５０μｍ程度の厚さとする。
次いで、図４に示すように、半導体基板１の第２の主面１ｂ側から第１の主面１ａに向けて貫通孔９を形成し、貫通孔９内に第１の配線層４を露出させる。貫通孔９は半導体基板１の第２の主面１ｂ側に配置された所定パターンのマスク（図示せず）を用いて、半導体基板１をプラズマエッチング法等でエッチングすることにより形成される。貫通孔９はレーザエッチング法で形成してもよい。この場合にはマスクは不要である。
続いて、図５に示すように、貫通孔９内から半導体基板１の第２の主面１ｂに亘って第２の配線層１０を形成する。第２の配線層１０は貫通配線層を構成するものである。ここでは図示を省略したが、貫通孔９内や第２の主面１ｂには予め絶縁膜（図示せず）が形成されている。貫通孔９内の絶縁膜に開口を形成し、第１の配線層４と第２の配線層１０とを接続する。第２の配線層（貫通配線層）１０には、高抵抗金属材料（Ｔｉ、ＴｉＮ、ＴｉＷ、Ｎｉ、Ｃｒ、ＴａＮ、ＣｏＷＰ等）や低抵抗金属材料（Ａｌ、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ−Ｃｕ、Ｃｕ、Ａｕ、Ａｇ、半田材等）が用いられる。これらは単層構造または複数の材料層を積層した多層構造で配線層を構成する。
第２の配線層１０は所定パターンのマスク（図示せず）を用いて、スパッタ法、ＣＶＤ法、蒸着法、めっき法、印刷法等により導電膜を被着させることにより形成する。あるいは、貫通孔９内を充填しつつ、半導体基板１の第２の主面１ｂ全面に導電膜を形成する。この導電膜を所定パターンのマスクを用いてエッチングすることによって、第２の配線層１０を形成する。半導体基板１と第２の配線層１０との間に配置される絶縁膜も同様にして形成される。なお、本発明における成膜工程は絶縁膜および導電膜から選ばれる少なくとも１種を半導体基板１の第２の主面１ｂに形成する工程を含むものである。
このような成膜工程時、もしくは成膜工程後においても、半導体基板１の外周部に設けられた第１の切り欠き部７は支持基板２に被着した膜で遮られることがないため、その位置を直接光により検出することができる。第１の切り欠き部７を用いた半導体基板１の位置検出は、例えば以下のようにして行われる。まず、半導体基板１の外周部に光源から光を照射し、第１の切り欠き部７を通過した光を受光センサにより検出する。この結果に基づいて半導体基板１の位置検出を行った後、半導体基板１上の位置決めマークにより位置合わせを行う。このような半導体基板１の位置検出において、半導体基板１の外周部に設けられた第１の切り欠き部７は成膜後においても有効に利用することができる。
この後、図６に示すように、半導体基板１の第２の主面１ｂを覆うように保護層１１を設け、さらに保護層１１に端子形成用の開口を形成した後、この開口に第２の配線層１０と接続する外部接続端子１２を形成する。保護層１１はポリイミド樹脂やエポキシ樹脂、あるいはソルダーレジスト材等で形成され、外部接続端子１２は例えば半田材で形成される。保護層１１に対する開口の形成工程や外部接続端子１２の形成工程は、第１の切り欠き部７を用いた半導体基板１の位置検出結果に基づいて実施される。これら一連の工程（ウェハ工程）が終了した後に、半導体基板１を支持基板２と共にブレードで切断することによって、個片化された半導体装置１３が作製される。
第１の実施形態による半導体装置１３の製造工程においては、半導体基板１に支持基板２を貼り合せた状態においても、半導体基板１の切り欠き部７の位置を直接光により検出することができるため、半導体基板１の位置検出精度を高めることが可能となる。さらに、半導体基板１の切り欠き部７の位置は成膜後においても検出可能であるため、成膜工程やエッチング工程等を含む一連のウェハ工程を効率よく実施することができる。従って、半導体装置１３の製造効率の向上や製造コストの低減等を図ることが可能となる。
図９および図１０は第１の実施形態による半導体装置の製造工程の変形例を示している。これらの図に示すように、半導体基板（半導体ウェハ）１の外周部には第１の切り欠き部１４が設けられており、またウェハ状の支持基板２の外周部には第２の切り欠き部１５が設けられている。第２の切り欠き部１５は第１の切り欠き部１４より小さい切り欠き形状を有している。そして、これら第１の切り欠き部１４と第２の切り欠き部１５とが重なるように、半導体基板１と支持基板２とを貼り合せる。
この例では第２の切り欠き部１５が第１の切り欠き部１４より小さいため、第１の切り欠き部１４と第２の切り欠き部１５とを重ね合せた際に、第２の切り欠き部１５は第１の切り欠き部１４の内側に位置することになる。このような切り欠き部１４、１５の重ね合せ形状であっても、例えばピンによる機械的な位置検出を適用することで、切り欠き部１４、１５の位置（実体的には第２の切り欠き部１５の位置）を検出することができる。この切り欠き部１４、１５の位置は、前述した例と同様に成膜後においても検出することができる。従って、半導体基板１の位置検出を効率的に実施することが可能となる。
なお、上述した実施形態では能動素子領域に受光部３を設けた半導体基板１と支持基板（光透過性保護部材）２とを貼り合せる場合について説明したが、半導体基板１はこれに限られるものではない。例えば、半導体基板の第１の主面に圧電体膜で構成したＦＢＡＲフィルタ、ＭＥＭＳ等を形成する場合にも、その上方を間隙（キャビティ）を介して保護部材で覆う必要がある。このような素子部を有する半導体基板と支持基板（保護部材）との貼り合せに対しても、上述した実施形態の製造工程は有効である。この場合も半導体基板を支持基板（保護部材）と共に切断して個片化することによって、ＦＢＡＲフィルタやＭＥＭＳ等として用いられる半導体装置が作製される。
次に、本発明の第２の実施形態による半導体装置について、図１１ないし図１４を参照して説明する。まず、図１１に示すように、半導体基板２１と支持基板２２とを用意する。半導体基板２１は半導体ウェハとして供給される。支持基板２２も同様なウェハ形状の基板として供給される。半導体基板２１にはシリコン（Ｓｉ）基板等が用いられる。半導体基板２１の第１の主面２１ａには、トランジスタ、抵抗、コンデンサ、配線、電極等を含む素子部２３を有する能動素子領域が設けられている。半導体回路を含む素子部２３は目的とする半導体装置に応じて適宜に選択される。
支持基板２２はガラス基板等の光透過性部材で構成してもよいし、また光を実質的に透過しない部材（半導体基板等）で構成してもよい。第２の実施形態においては、支持基板２２にホウ珪酸ガラス、石英ガラス、ソーダ石灰ガラス等からなるガラス基板を適用している。このような支持基板２２として、半導体基板（半導体ウェハ）２１とほぼ同サイズ、もしくは若干大きいサイズのガラス基板を用意し、これを半導体基板２１の素子部２３を有する第１の主面２１ａ上に配置する。
そして、半導体基板２１の第１の主面２１ａ上に設けられた接着剤層２４を用いて、図１２に示すように半導体基板２１と支持基板２２とを貼り合せる。接着剤層２４には感光性や非感光性のエポキシ樹脂、ポリイミド樹脂、アクリル樹脂、シリコーン樹脂等からなる接着剤が用いられる。この実施形態では半導体基板２１の加工後に支持基板２２を剥離するため、接着剤層２４には光の照射等で剥離するものを適用することが好ましい。この点からも、支持基板２２はガラス基板等の光透過性部材で構成することが好ましい。
半導体基板（半導体ウェハ）２１とウェハ状ガラス基板等の支持基板２２とを貼り合せるにあたっては、図７および図８に示した切り欠き部７、８、もしくは図９および図１０に示した切り欠き部１３、１４を、半導体基板２１と支持基板２２に適用する。各切り欠き部の具体的な形状や機能等は、前述した第１の実施形態と同様である。そして、第１の切り欠き部（７，１３）と第２の切り欠き部（８，１４）とが重なるように、半導体基板２１と支持基板２２とを貼り合せる。
次に、支持基板２２を貼り合せた半導体基板２１に対して、図１３に示すように薄厚化工程を実施する。すなわち、半導体基板２１の支持基板２２と対向する第１の主面２１ａとは反対側の第２の主面２１ｂを、機械研削、化学機械研磨（ＣＭＰ）、ウェットエッチング、ドライエッチング等により加工し、半導体基板２１の厚さを所定の厚さまで薄くする。半導体基板２１の最終的な厚さは適用する装置に応じて適宜に設定される。
これら一連の工程（ウェハ工程）が終了した後、図１４に示すように、半導体基板２１から支持基板２２を剥離する。支持基板２２の剥離工程は、使用した接着剤層２４に応じて実施される。ただし、半導体基板２１には既に素子部２３が形成されているため、加熱工程のような熱を利用した工程より光等を用いた剥離工程を適用することが好ましい。そして、支持基板２２を剥離した半導体基板１を、それ単体としてブレードで切断することによって、個片化された半導体装置２５が作製される。
第２の実施形態による半導体装置２５の製造方法においては、半導体基板２１に支持基板２２を貼り合せた状態においても、半導体基板２１の切り欠き部の位置を正確に検出することができるため、半導体基板２１の位置検出精度を高めることが可能となる。従って、半導体装置２５の製造効率の向上や製造コストの低減等を図ることができる。
なお、本発明は上記した実施形態に限定されるものではなく、半導体基板と支持基板とを貼り合せた状態で半導体基板の薄厚化工程や成膜工程等を実施する各種半導体装置の製造工程に適用することができる。そのような半導体装置の製造方法も本発明に含まれるものである。本発明の実施形態は本発明の技術的思想の範囲内で拡張もしくは変更することができ、この拡張、変更した実施形態も本発明の技術的範囲に含まれるものである。
本発明の第１の実施形態の半導体装置の製造工程における半導体基板と支持基板の準備段階を示す断面図である。 第１の実施形態の半導体装置の製造工程における半導体基板と支持基板との貼り合せ段階を示す断面図である。 第１の実施形態の半導体装置の製造工程における半導体基板の加工段階を示す断面図である。 第１の実施形態の半導体装置の製造工程における貫通孔の形成段階を示す断面図である。 第１の実施形態の半導体装置の製造工程における成膜段階を示す断面図である。 第１の実施形態の半導体装置の製造工程における保護層および外部接続端子の形成段階並びに半導体基板および支持基板の切断段階を示す断面図である。 第１および第２の切り欠き部を利用した半導体基板と支持基板との貼り合せ状態を示す平面図である。 図７の一部を拡大して示す平面図である。 他の第１および第２の切り欠き部を利用した半導体基板と支持基板との貼り合せ状態を示す平面図である。 図９の一部を拡大して示す平面図である。 本発明の第２の実施形態の半導体装置の製造工程における半導体基板と支持基板の準備段階を示す断面図である。 第２の実施形態の半導体装置の製造工程における半導体基板と支持基板との貼り合せ段階を示す断面図である。 第２の実施形態の半導体装置の製造工程における半導体基板の加工段階を示す断面図である。 第２の実施形態の半導体装置の製造工程における半導体基板の切断段階を示す断面図である。
符号の説明
１，２１…半導体基板、１ａ，２１ａ…第１の主面、１ｂ，２１ｂ…第２の主面、２，２２…支持基板、３…受光部、４…第１の配線層、５，２４…接着剤層、６…間隙、７，１４…第１の切り欠き部、８，１５…第２の切り欠き部、９…貫通孔、１０…第２の配線層（貫通配線層）、１１…保護層、１２…外部接続端子、１３…半導体装置、２３…素子部、２５…半導体装置。

Claims (5)

  1. 第１の切り欠き部を有する半導体基板と第２の切り欠き部を有する支持基板とを、前記第１の切り欠き部と前記第２の切り欠き部とが重なるように貼り合せる工程と、
    前記支持基板が貼り合わされた前記半導体基板の前記支持基板と対向する面とは反対側の面を加工し、前記半導体基板の厚さを減少させる工程と
    を具備することを特徴とする半導体装置の製造方法。
  2. 請求項１記載の半導体装置の製造方法において、
    前記半導体基板の加工面に成膜する工程を具備することを特徴とする半導体装置の製造方法。
  3. 請求項１または請求項２記載の半導体装置の製造方法において、
    前記第２の切り欠き部は前記第１の切り欠き部より大きく、かつ前記第１の切り欠き部の外側に位置するように配置されることを特徴とする半導体装置の製造方法。
  4. 請求項１ないし請求項３のいずれか１項記載の半導体装置の製造方法において、
    前記半導体基板を前記支持基板と共に切断する工程を具備することを特徴とする半導体装置の製造方法。
  5. 請求項１または請求項２記載の半導体装置の製造方法において、
    前記支持基板を前記半導体基板から剥離する工程と、前記半導体基板を単体として切断する工程とを具備することを特徴とする半導体装置の製造方法。
JP2007251655A 2007-09-27 2007-09-27 半導体装置の製造方法 Expired - Fee Related JP4468427B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007251655A JP4468427B2 (ja) 2007-09-27 2007-09-27 半導体装置の製造方法
US12/236,567 US7993974B2 (en) 2007-09-27 2008-09-24 Method for manufacturing a semiconductor device
US13/164,099 US8338918B2 (en) 2007-09-27 2011-06-20 Method for manufacturing a semiconductor device, method for detecting a semiconductor substrate and semiconductor chip package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007251655A JP4468427B2 (ja) 2007-09-27 2007-09-27 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2009087970A true JP2009087970A (ja) 2009-04-23
JP4468427B2 JP4468427B2 (ja) 2010-05-26

Family

ID=40661066

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007251655A Expired - Fee Related JP4468427B2 (ja) 2007-09-27 2007-09-27 半導体装置の製造方法

Country Status (2)

Country Link
US (2) US7993974B2 (ja)
JP (1) JP4468427B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011009750A (ja) * 2009-06-26 2011-01-13 Taiwan Semiconductor Manufacturing Co Ltd 集積回路構造を形成する方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI384602B (zh) * 2008-06-13 2013-02-01 Unimicron Technology Corp 嵌埋有感光半導體晶片之封裝基板及其製法
JP2010032372A (ja) * 2008-07-29 2010-02-12 Toshiba Corp エッジ検出方法
US8859103B2 (en) 2010-11-05 2014-10-14 Joseph Eugene Canale Glass wafers for semiconductor fabrication processes and methods of making same
US9698070B2 (en) * 2013-04-11 2017-07-04 Infineon Technologies Ag Arrangement having a plurality of chips and a chip carrier, and a processing arrangement

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5075201A (en) * 1990-10-31 1991-12-24 Grumman Aerospace Corporation Method for aligning high density infrared detector arrays
US5869386A (en) * 1995-09-28 1999-02-09 Nec Corporation Method of fabricating a composite silicon-on-insulator substrate
JP4271741B2 (ja) 1997-03-27 2009-06-03 フリースケール セミコンダクター インコーポレイテッド 半導体部品
TW371108U (en) * 1998-04-21 1999-09-21 United Semiconductor Corp Defected chip detecting tool
US6375738B1 (en) * 1999-03-26 2002-04-23 Canon Kabushiki Kaisha Process of producing semiconductor article
JP2003046071A (ja) 2001-08-01 2003-02-14 Hitachi Ltd 半導体装置の製造方法
US6784071B2 (en) 2003-01-31 2004-08-31 Taiwan Semiconductor Manufacturing Company, Ltd. Bonded SOI wafer with <100> device layer and <110> substrate for performance improvement
JP2004119943A (ja) 2002-09-30 2004-04-15 Renesas Technology Corp 半導体ウェハおよびその製造方法
US7068072B2 (en) * 2003-06-30 2006-06-27 Xilinx, Inc. Integrated circuit with interface tile for coupling to a stacked-die second integrated circuit
US7180149B2 (en) 2003-08-28 2007-02-20 Fujikura Ltd. Semiconductor package with through-hole
JP2005183689A (ja) 2003-12-19 2005-07-07 Seiko Epson Corp 支持基板、搬送体、半導体装置の製造方法、半導体装置、回路基板、並びに電子機器
JP2005343036A (ja) * 2004-06-03 2005-12-15 Canon Inc インクジェット記録用のインク残量検出モジュール、該インク残量検出モジュールを備えたインクタンク、およびインクジェット記録装置
US7288438B2 (en) * 2005-04-28 2007-10-30 Intel Corporation Solder deposition on wafer backside for thin-die thermal interface material
US7727782B2 (en) * 2007-06-25 2010-06-01 Applied Materials, Inc. Apparatus for improving incoming and outgoing wafer inspection productivity in a wafer reclaim factory

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011009750A (ja) * 2009-06-26 2011-01-13 Taiwan Semiconductor Manufacturing Co Ltd 集積回路構造を形成する方法

Also Published As

Publication number Publication date
US7993974B2 (en) 2011-08-09
US20110241180A1 (en) 2011-10-06
JP4468427B2 (ja) 2010-05-26
US8338918B2 (en) 2012-12-25
US20090194865A1 (en) 2009-08-06

Similar Documents

Publication Publication Date Title
US8564123B2 (en) Chip package and fabrication method thereof
JP4693827B2 (ja) 半導体装置とその製造方法
JP5344336B2 (ja) 半導体装置
US8748949B2 (en) Chip package with heavily doped region and fabrication method thereof
US8674464B2 (en) MEMS component, method for producing a MEMS component, and method for handling a MEMS component
US9799588B2 (en) Chip package and manufacturing method thereof
JP4922342B2 (ja) 電子デバイスパッケージ及びその製造方法
WO2008018524A1 (en) Semiconductor device and its manufacturing method
JP4977183B2 (ja) 半導体装置
US20130020700A1 (en) Chip package and fabrication method thereof
US9966400B2 (en) Photosensitive module and method for forming the same
JP2009010261A (ja) 半導体パッケージおよびその製造方法
TWI442535B (zh) 電子元件封裝體及其製作方法
JP5806534B2 (ja) チップパッケージビルドアップ方法
JP4468427B2 (ja) 半導体装置の製造方法
JP2009267122A (ja) 半導体装置
WO2010086936A1 (ja) 半導体装置およびそれを用いた電子機器、ならびに半導体装置の製造方法
JP2010165939A (ja) 固体撮像装置及びその製造方法
JP2005322745A (ja) 半導体素子、半導体素子の製造方法、固体撮像素子、並びに固体撮像素子の製造方法
JP2010056319A (ja) 半導体装置の製造方法および半導体装置
JP5197436B2 (ja) センサーチップ及びその製造方法。
JP2010219402A (ja) 固体撮像装置及びその製造方法
JP2010040850A (ja) 半導体装置及びその製造方法
JP5181544B2 (ja) 半導体装置の製造方法
JP2009140948A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091027

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091029

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100126

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100224

R151 Written notification of patent or utility model registration

Ref document number: 4468427

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130305

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130305

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140305

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees