Nothing Special   »   [go: up one dir, main page]

JP2009081264A - Semiconductor device and method of manufacturing the same - Google Patents

Semiconductor device and method of manufacturing the same Download PDF

Info

Publication number
JP2009081264A
JP2009081264A JP2007249095A JP2007249095A JP2009081264A JP 2009081264 A JP2009081264 A JP 2009081264A JP 2007249095 A JP2007249095 A JP 2007249095A JP 2007249095 A JP2007249095 A JP 2007249095A JP 2009081264 A JP2009081264 A JP 2009081264A
Authority
JP
Japan
Prior art keywords
semiconductor chip
resin substrate
connection terminal
chip
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007249095A
Other languages
Japanese (ja)
Other versions
JP5034827B2 (en
Inventor
Toshio Suzuki
俊夫 鈴木
Tetsuo Fujii
哲夫 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2007249095A priority Critical patent/JP5034827B2/en
Publication of JP2009081264A publication Critical patent/JP2009081264A/en
Application granted granted Critical
Publication of JP5034827B2 publication Critical patent/JP5034827B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19Manufacturing methods of high density interconnect preforms
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241Disposition
    • H01L2224/24135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15192Resurf arrangement of the internal vias
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a constitution of a semiconductor device having: wirings for electrically connecting between a semiconductor chip and the outside, and sealed by resin; and a part exposing from the resin in the semiconductor chip without a bonding wire and a molding resin used. <P>SOLUTION: Part of the semiconductor chip 10 is directly bonded to a thermoplastic resin constituting the resin substrate 20 to be covered by the resin substrate 20, a chip connection terminal 22 electrically connected to the semiconductor chip 10 is provided on the bonded surface 20e with the semiconductor chip 10 on the resin substrate 20 as the remnant of the semiconductor chip 10 away from the resin substrate 20, an external connection terminal 23 electrically connected to the outside is provided on the surface 20b other than the bonded surface 20e of the resin substrate 20, and the chip connection terminal 22 and the external connection terminal 23 are conducted by an internal wiring 21 in the substrate 20. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、半導体チップと外部とを電気的に接続する配線が樹脂で封止されるとともに半導体チップには当該樹脂より露出している部位が存在する半導体装置、および、そのような半導体装置の製造方法に関する。   The present invention relates to a semiconductor device in which a wiring electrically connecting a semiconductor chip and the outside is sealed with a resin, and the semiconductor chip has a portion exposed from the resin, and such a semiconductor device It relates to a manufacturing method.

従来より、この種の半導体装置としては、たとえば、特許文献1および特許文献2などに記載されている熱式流量センサが提案されている。このものは、熱検知を行うセンサチップとしての半導体チップとリードピンとの間をボンディングワイヤで接続し、その後、このボンディングワイヤ、半導体チップの一部およびリードピンをモールド樹脂で封止してなるものである。   Conventionally, as this type of semiconductor device, for example, thermal flow sensors described in Patent Document 1 and Patent Document 2 have been proposed. In this device, a semiconductor chip as a sensor chip for detecting heat and a lead pin are connected by a bonding wire, and then the bonding wire, a part of the semiconductor chip and the lead pin are sealed with a mold resin. is there.

ここで、半導体チップには、外部の熱を検知するためのセンシング部が設けられているため、半導体チップの全体をモールド樹脂で封止するのではなく、半導体チップのうちセンシング部を除く一部を封止するにとどめている。それにより、半導体チップの残部すなわちセンシング部をモールド樹脂とは離間させ、検出性能を確保している。
特開2006−90889号公報 特開2007−33411号公報
Here, since the semiconductor chip is provided with a sensing unit for detecting external heat, the entire semiconductor chip is not sealed with mold resin, but a part of the semiconductor chip excluding the sensing unit. Is only sealed. Thereby, the remaining part of the semiconductor chip, that is, the sensing part is separated from the mold resin, and the detection performance is ensured.
JP 2006-90889 A JP 2007-33411 A

しかしながら、従来では、半導体チップと外部とを電気接続用の配線が樹脂で封止された構成を実現するためには、ボンディングワイヤおよびモールド樹脂を用いるため、ワイヤボンディング工程、金型で樹脂封止する工程あるいはポッティングで樹脂封止する工程が必要であり、工程数が多くなるなどの問題があった。   However, conventionally, in order to realize a configuration in which wiring for electrical connection between a semiconductor chip and the outside is sealed with a resin, a bonding wire and a molding resin are used, so that a wire bonding process and a resin sealing with a mold are used. Or a process of sealing with resin by potting is necessary, and the number of processes is increased.

本発明は、上記問題に鑑みてなされたものであり、半導体チップと外部とを電気的に接続する配線が樹脂で封止されるとともに、半導体チップには当該樹脂より露出している部位が存在する半導体装置において、ボンディングワイヤおよびモールド樹脂を用いることなく、当該配線を樹脂で封止した構成を実現することを目的とする。   The present invention has been made in view of the above problems, and the wiring that electrically connects the semiconductor chip and the outside is sealed with a resin, and the semiconductor chip has a portion exposed from the resin. An object of the present invention is to realize a configuration in which the wiring is sealed with a resin without using a bonding wire and a mold resin.

上記目的を達成するため、本発明は、半導体チップ(10)と、内部に導体よりなる内部配線(21)を有する熱可塑性樹脂製の樹脂基板(20)とを備え、半導体チップ(10)の一部を、樹脂基板(20)を構成する熱可塑性樹脂に直接接着することで、樹脂基板(20)によって被覆するとともに、半導体チップ(10)の残部は樹脂基板(20)とは離れるようにし、樹脂基板(20)における半導体チップ(10)との接着面(20e)に、半導体チップ(10)と電気的に接続されたチップ接続端子(22)を設け、樹脂基板(20)における接着面(20e)以外の表面(20b)に、外部と電気的に接続される外部接続端子(23)を設け、チップ接続端子(22)と外部接続端子(23)とを内部配線(21)により導通したことを、第1の特徴とする。   In order to achieve the above object, the present invention comprises a semiconductor chip (10) and a resin substrate (20) made of a thermoplastic resin having an internal wiring (21) made of a conductor therein. A part is directly adhered to the thermoplastic resin constituting the resin substrate (20) so as to be covered with the resin substrate (20), and the remainder of the semiconductor chip (10) is separated from the resin substrate (20). A chip connection terminal (22) electrically connected to the semiconductor chip (10) is provided on an adhesive surface (20e) of the resin substrate (20) with the semiconductor chip (10), and an adhesive surface of the resin substrate (20) is provided. An external connection terminal (23) electrically connected to the outside is provided on the surface (20b) other than (20e), and the chip connection terminal (22) and the external connection terminal (23) are electrically connected by the internal wiring (21). It was, the first feature.

それによれば、半導体チップ(10)と外部とは、樹脂基板(20)内に予め設けられたチップ接続端子(22)、内部配線(21)、外部接続端子(23)を介して電気的に接続することができるため、ボンディングワイヤおよびモールド樹脂を用いることなく、半導体チップ(10)と外部とを電気的に接続する配線を樹脂で封止した構成を実現することができる。   According to this, the semiconductor chip (10) and the outside are electrically connected via a chip connection terminal (22), an internal wiring (21), and an external connection terminal (23) provided in advance in the resin substrate (20). Since they can be connected, it is possible to realize a configuration in which the wiring for electrically connecting the semiconductor chip (10) and the outside is sealed with resin without using bonding wires and molding resin.

ここで、半導体チップ(10)は、樹脂基板(20)とは離れている残部に、外部環境の状態に応じた信号を出力するセンシング部(10a)を有するものにできる。それによれば、半導体チップ(10)がセンサチップである場合に、センシング部(10a)が樹脂基板(20)に接触して被覆されるのを防止できるため、センシング特性を確保しやすい。   Here, the semiconductor chip (10) can have a sensing unit (10a) that outputs a signal corresponding to the state of the external environment, in the remaining part away from the resin substrate (20). According to this, when the semiconductor chip (10) is a sensor chip, it is possible to prevent the sensing part (10a) from being in contact with and covered with the resin substrate (20), and thus it is easy to ensure sensing characteristics.

また、半導体チップ(10)の一部を樹脂基板(20)の内部に入り込ませ、樹脂基板(20)において半導体チップ(10)に入り込まれた部分の内面(20e)を、接着面とするものにできる(後述の図2、図4〜図9等参照)。   In addition, a part of the semiconductor chip (10) enters the inside of the resin substrate (20), and the inner surface (20e) of the part of the resin substrate (20) that enters the semiconductor chip (10) is used as an adhesive surface. (Refer to FIG. 2, FIG. 4 to FIG. 9, etc. described later).

この場合、樹脂基板(20)を、複数の層(2a〜2d)が積層されてなる基板であって当該複数の層(2a〜2d)および層間に内部配線(21)が設けられたものとし、樹脂基板(20)の表面のうち積層方向に延びる面である側面(20c)に、複数の層(2a〜2d)のうちの少なくとも1層(2c)をその両側に位置する層よりも引っ込ませることにより、凹部(20d)を形成し、この凹部(20d)に半導体チップ(10)の一部を入り込ませるとともに、この凹部(20d)の内面(20e)を接着面として半導体チップ(10)の一部に接着し、チップ接続端子(22)を、凹部(20d)に位置する内部配線(21)の端部に設ければよい。   In this case, the resin substrate (20) is a substrate in which a plurality of layers (2a to 2d) are stacked, and the internal wiring (21) is provided between the plurality of layers (2a to 2d) and the layers. The at least one layer (2c) of the plurality of layers (2a to 2d) is retracted into the side surface (20c), which is a surface extending in the stacking direction, of the surface of the resin substrate (20) than the layers positioned on both sides thereof. The recess (20d) is formed, and a part of the semiconductor chip (10) is inserted into the recess (20d), and the inner surface (20e) of the recess (20d) is used as an adhesive surface. The chip connection terminal (22) may be provided at the end of the internal wiring (21) located in the recess (20d).

このような積層されてなる基板を用いて凹部(20d)を形成する構成は、内部配線(21)が設けられた複数の層(2a〜2d)を用意し、これら複数の層(2a〜2d)を積層する工程では、凹部(20d)を形成する少なくとも1層(2c)および半導体チップ(10)の一部を、少なくとも1層(2c)の両側に位置する層(2b、2d)によって挟み、この状態で積層を行うようにすれば作製できる(後述の図2参照)。それによれば、ワイヤボンディング工程や、金型、ポッティングなどによる樹脂封止工程を行うことなく、同構成が適切に製造される。   In the configuration in which the concave portion (20d) is formed using such a laminated substrate, a plurality of layers (2a to 2d) provided with the internal wiring (21) are prepared, and the plurality of layers (2a to 2d) are prepared. In the step of laminating at least one layer (2c) forming the recess (20d) and a part of the semiconductor chip (10) are sandwiched between layers (2b, 2d) located on both sides of at least one layer (2c). It can be manufactured by stacking in this state (see FIG. 2 described later). According to this, the same structure is appropriately manufactured without performing a resin sealing process such as a wire bonding process, a mold, or potting.

また、このような積層されてなる基板を用いて凹部(20d)を形成する構成の場合、外部接続端子(23)は、樹脂基板(20)の表面のうち積層方向に直交する面である両板面(20a、20b)の一方に、設けられているものにできる。   In the case of forming the recess (20d) using such a laminated substrate, the external connection terminals (23) are both surfaces of the surface of the resin substrate (20) that are orthogonal to the lamination direction. It can be provided on one of the plate surfaces (20a, 20b).

また、樹脂基板(20)の表面のうち両板面(20a、20b)の一方の一部が、樹脂基板(20)の接着面(20e)であり、半導体チップ(10)の一部を、両板面(20a、20b)の一方の一部としての接着面(20e)に接着されているものとしてもよい(後述の図10、図12参照)。   One part of both plate surfaces (20a, 20b) of the surface of the resin substrate (20) is an adhesive surface (20e) of the resin substrate (20), and a part of the semiconductor chip (10) is It is good also as what is adhere | attached on the adhesion surface (20e) as one part of both board surfaces (20a, 20b) (refer FIG. 10, FIG. 12 mentioned later).

また、本発明は、半導体チップ(10)と、樹脂よりなる基板であって半導体チップ(10)の一部に正対する部位を有する樹脂基板(20)とを備え、樹脂基板(20)のうち半導体チップ(10)の一部に正対する部位に、半導体チップ(10)と電気的に接続されたチップ接続端子(22)を設け、樹脂基板(20)におけるチップ接続端子(22)以外の表面に、外部と電気的に接続される外部接続端子(23)を設け、樹脂基板(20)の内部に導体よりなる内部配線(21)を設け、チップ接続端子(22)と外部接続端子(23)とを内部配線(21)により導通したことを、第2の特徴とする。   The present invention also includes a semiconductor chip (10) and a resin substrate (20) which is a substrate made of resin and has a portion facing a part of the semiconductor chip (10). A chip connection terminal (22) electrically connected to the semiconductor chip (10) is provided at a part facing the part of the semiconductor chip (10), and a surface other than the chip connection terminal (22) in the resin substrate (20). The external connection terminal (23) electrically connected to the outside is provided, the internal wiring (21) made of a conductor is provided inside the resin substrate (20), and the chip connection terminal (22) and the external connection terminal (23 ) Is conducted by the internal wiring (21).

この場合も、半導体チップ(10)と外部とは、樹脂基板(20)内に予め設けられたチップ接続端子(22)、内部配線(21)、外部接続端子(23)を介して電気的に接続することができるため、ボンディングワイヤおよびモールド樹脂を用いることなく、半導体チップ(10)と外部とを電気的に接続する配線を樹脂で封止した構成を実現することができる。   Also in this case, the semiconductor chip (10) and the outside are electrically connected via a chip connection terminal (22), an internal wiring (21), and an external connection terminal (23) provided in advance in the resin substrate (20). Since they can be connected, it is possible to realize a configuration in which the wiring for electrically connecting the semiconductor chip (10) and the outside is sealed with resin without using bonding wires and molding resin.

この第2の特徴を有する半導体装置の場合、半導体チップ(10)とチップ接続端子(22)とを、はんだよりなるはんだバンプ(40)を介して接続し、このはんだバンプ(40)による接続部以外の部位では、互いに正対する樹脂基板(20)と半導体チップ(10)の一部とは、離れているものとしてもよい(後述の図13参照)。   In the case of the semiconductor device having the second feature, the semiconductor chip (10) and the chip connection terminal (22) are connected via the solder bump (40) made of solder, and the connection portion by the solder bump (40). In other parts, the resin substrate (20) and the part of the semiconductor chip (10) facing each other may be separated (see FIG. 13 described later).

さらに、互いに正対する樹脂基板(20)と半導体チップ(10)の一部との間に、はんだバンプ(40)による接続部以外の部位にて樹脂基板(20)と半導体チップ(10)とを接続して支持するはんだ部材(41)を設ければ、基板−チップ間の接続強度が補強され、好ましい(後述の図14参照)。   Furthermore, between the resin substrate (20) and the part of the semiconductor chip (10) facing each other, the resin substrate (20) and the semiconductor chip (10) are disposed at a portion other than the connection portion by the solder bump (40). If the solder member (41) to be connected and supported is provided, the connection strength between the substrate and the chip is reinforced, which is preferable (see FIG. 14 described later).

なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。   In addition, the code | symbol in the bracket | parenthesis of each means described in the claim and this column is an example which shows a corresponding relationship with the specific means as described in embodiment mentioned later.

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, parts that are the same or equivalent to each other are given the same reference numerals in the drawings in order to simplify the description.

(第1実施形態)
図1は、本発明の第1実施形態に係る半導体装置100の全体構成を示す概略断面図である。本実施形態の半導体装置100は、大きくは、半導体チップ10と、この半導体チップ10を外部に接続するための配線部材である樹脂基板20と、を備えて構成されている。
(First embodiment)
FIG. 1 is a schematic cross-sectional view showing the overall configuration of the semiconductor device 100 according to the first embodiment of the present invention. The semiconductor device 100 of the present embodiment is mainly configured to include a semiconductor chip 10 and a resin substrate 20 that is a wiring member for connecting the semiconductor chip 10 to the outside.

半導体チップ10は、外部環境の状態に応じた信号を出力するセンシング部10aを有するものである。具体的にセンシング部10aは、上記特許文献1、2にも記載されているような外気に触れて当該外気の流量に応じた温度変化を検出するものであり、ダイアフラム上にセンサ素子を備え、外気の流量に応じた温度変化を電気信号として出力するものである。   The semiconductor chip 10 includes a sensing unit 10a that outputs a signal according to the state of the external environment. Specifically, the sensing unit 10a detects a temperature change according to the flow rate of the outside air by touching the outside air as described in Patent Documents 1 and 2, and includes a sensor element on the diaphragm. A temperature change corresponding to the flow rate of the outside air is output as an electrical signal.

このセンシング部10aとしては、それ以外にも、たとえば、外気の圧力が受圧する圧力検出素子としてのダイアフラムや、外部の加速度を検出する加速度検出素子あるいは外部の角速度を検出する角速度検出素子として構成される櫛歯状の可動部を有する梁構造体などが挙げられる。   In addition to this, the sensing unit 10a is configured as, for example, a diaphragm as a pressure detection element that receives the pressure of outside air, an acceleration detection element that detects external acceleration, or an angular velocity detection element that detects external angular velocity. And a beam structure having comb-like movable parts.

さらには、センシング部10aとしては、ガス検出素子、赤外線検出素子、流量検出素子、湿度検出素子など、外部環境に接触し、その外部環境の物理量や化学量に応じた信号を出力するものであればよい。   Furthermore, as the sensing unit 10a, a gas detection element, an infrared detection element, a flow rate detection element, a humidity detection element, or the like that comes into contact with the external environment and outputs a signal corresponding to the physical quantity or chemical quantity of the external environment. That's fine.

このような半導体チップ10は、シリコン半導体基板などに対して、場合によってはトランジスタやダイオードなどの素子とともに、上記したダイアフラムや可動部などを公知の半導体プロセス技術を用いて形成してなるものである。   Such a semiconductor chip 10 is formed by forming the above-described diaphragm, movable part, and the like on a silicon semiconductor substrate or the like together with elements such as transistors and diodes using a known semiconductor process technology. .

樹脂基板20は、加熱により軟化し流動性を示す性質を有する樹熱可塑性樹脂よりなる基板である。樹脂基板20を構成する熱可塑性樹脂としては、たとえば、液晶ポリマー、熱可塑性ポリイミド、ポリエーテルエーテルケトン、ポリエーテルイミドなどが挙げられる。また、樹脂基板20の内部には内部配線21が設けられている。   The resin substrate 20 is a substrate made of a tree thermoplastic resin having a property of being softened by heating and exhibiting fluidity. Examples of the thermoplastic resin constituting the resin substrate 20 include liquid crystal polymer, thermoplastic polyimide, polyether ether ketone, and polyether imide. An internal wiring 21 is provided inside the resin substrate 20.

この樹脂基板20は、複数の層2a〜2d(後述の図2参照)が積層されてなる基板である。ここで、樹脂基板20の表面のうち主面である一方の板面20aおよび他方の板面20bは、当該複数の層2a〜2dの積層方向に直交する面であり、側面20cは当該積層方向に延びる面である。   The resin substrate 20 is a substrate in which a plurality of layers 2a to 2d (see FIG. 2 described later) are stacked. Here, one plate surface 20a and the other plate surface 20b which are main surfaces among the surfaces of the resin substrate 20 are surfaces orthogonal to the stacking direction of the plurality of layers 2a to 2d, and the side surface 20c is the stacking direction. It is a surface extending in the direction.

そして、内部配線21は、複数の層2a〜2dおよびこれら層2a〜2dの間に設けられたものである。具体的には、内部配線21は層間に設けられた層間配線21aと、各層2a〜2dに設けられ各層間配線21aを電気的に接続するスルーホール21bとにより構成されている。   The internal wiring 21 is provided between the plurality of layers 2a to 2d and the layers 2a to 2d. Specifically, the internal wiring 21 includes an interlayer wiring 21a provided between the layers and a through hole 21b provided in each of the layers 2a to 2d and electrically connecting the interlayer wiring 21a.

内部配線21のうち層間配線21aは、たとえばパターニングされたCuなどの箔よりなり、スルーホール21bは、上記各層2a〜2dに設けられた貫通穴に充填されたAgやSnなどの導体材料よりなる。   Of the internal wiring 21, the interlayer wiring 21a is made of, for example, a patterned foil such as Cu, and the through hole 21b is made of a conductive material such as Ag or Sn filled in the through holes provided in the respective layers 2a to 2d. .

そして、図1に示されるように、半導体チップ10の一部は、樹脂基板20の内部に入り込んでいる。ここでは、半導体チップ10の一部は、樹脂基板20の側面20cより入り込んでおり、樹脂基板20において半導体チップ10に入り込まれた部分は、凹部20dとして構成されている。   As shown in FIG. 1, a part of the semiconductor chip 10 enters the resin substrate 20. Here, a part of the semiconductor chip 10 enters from the side surface 20c of the resin substrate 20, and a portion of the resin substrate 20 that enters the semiconductor chip 10 is configured as a recess 20d.

そして、樹脂基板20の凹部20dの内面20eと半導体チップ10の一部とが、樹脂基板20を構成する熱可塑性樹脂にて、熱圧着などにより、直接接着されている。つまり、樹脂基板20の凹部20dの内面20eは、半導体チップ10と接着された接着面であり、この接着面としての凹部20dの内面20eにより、半導体チップ10の一部が被覆されている。   The inner surface 20e of the recess 20d of the resin substrate 20 and a part of the semiconductor chip 10 are directly bonded by a thermoplastic resin constituting the resin substrate 20 by thermocompression bonding or the like. That is, the inner surface 20e of the recess 20d of the resin substrate 20 is an adhesive surface bonded to the semiconductor chip 10, and a part of the semiconductor chip 10 is covered by the inner surface 20e of the recess 20d as the adhesive surface.

また、半導体チップ10のうち樹脂基板20に入り込んでいない残部は、樹脂基板20とは離れており、樹脂基板20より露出している。そして、上記センシング部10aは、この半導体チップ10の残部に位置し。本実施形態では樹脂基板20に被覆されずに露出している。   Further, the remaining part of the semiconductor chip 10 that does not enter the resin substrate 20 is separated from the resin substrate 20 and is exposed from the resin substrate 20. The sensing unit 10 a is located in the remaining part of the semiconductor chip 10. In the present embodiment, the resin substrate 20 is exposed without being covered.

また、樹脂基板20における半導体チップ10との接着面である上記凹部20dの内面20eには、チップ接続端子22が設けられている。このチップ接続端子22は、凹部20dに位置する内部配線21の端部に設けられており、凹部20dに入り込んでいる半導体チップ10の一部とチップ接続端子22とが電気的に接続されている。   A chip connection terminal 22 is provided on the inner surface 20e of the recess 20d, which is a bonding surface of the resin substrate 20 to the semiconductor chip 10. The chip connection terminal 22 is provided at the end of the internal wiring 21 located in the recess 20d, and a part of the semiconductor chip 10 entering the recess 20d and the chip connection terminal 22 are electrically connected. .

ここで、半導体チップ10のうち凹部20dに入り込んでいる部分の表面には、チップ電極11が設けられている。このチップ電極11は、センシング部10aと電気的に接続されており、たとえばAlなどを本体としてその表面にNiやAuの膜が形成されてなるものである。   Here, the chip electrode 11 is provided on the surface of the portion of the semiconductor chip 10 that enters the recess 20d. The chip electrode 11 is electrically connected to the sensing unit 10a, and is formed by forming a film of Ni or Au on the surface of, for example, Al as a main body.

また、チップ接続端子22は、内部配線21と導通している導体よりなるものであればよいが、ここでは、チップ接続端子22は、上記スルーホール21bと同様の構成であり、AgやSnなどよりなる。そして、このチップ電極11とチップ接続端子22とは、固相接合などにより電気的に接合されている。   The chip connection terminal 22 may be made of a conductor that is electrically connected to the internal wiring 21. Here, the chip connection terminal 22 has the same configuration as the through hole 21b, such as Ag or Sn. It becomes more. The chip electrode 11 and the chip connection terminal 22 are electrically bonded by solid phase bonding or the like.

また、樹脂基板20における接着面である上記凹部20dの内面20e以外の表面20bには、外部と電気的に接続される外部接続端子23が設けられている。この外部接続端子23は、半導体装置100と外部とを電気的に接続するものであり、たとえば、外部の配線部材であるワイヤハーネスや、回路基板などに対して、熱圧着やはんだなどにより接続されるものである。   Further, external connection terminals 23 that are electrically connected to the outside are provided on the surface 20b other than the inner surface 20e of the recess 20d, which is an adhesive surface in the resin substrate 20. The external connection terminal 23 electrically connects the semiconductor device 100 and the outside. For example, the external connection terminal 23 is connected to an external wiring member such as a wire harness or a circuit board by thermocompression bonding or soldering. Is.

ここでは、外部接続端子23は、樹脂基板20の表面である両板面20a、20bのうちの他方の板面20bに設けられている。ただし、図示しないが、外部接続端子23は、樹脂基板20両板面20a、20bのうちの一方の板面20aに設けられていてもよいし、樹脂基板20の表面である側面20cに設けられていてもよい。いずれにせよ、外部接続端子23は、樹脂基板20の接着面以外の表面に設けられ、上記した外部の配線部材に接続可能となっていればよい。   Here, the external connection terminal 23 is provided on the other plate surface 20 b of the two plate surfaces 20 a and 20 b that are the surface of the resin substrate 20. However, although not shown, the external connection terminal 23 may be provided on one plate surface 20a of both the plate surfaces 20a and 20b of the resin substrate 20 or provided on the side surface 20c which is the surface of the resin substrate 20. It may be. In any case, it is only necessary that the external connection terminal 23 is provided on a surface other than the adhesive surface of the resin substrate 20 and can be connected to the external wiring member described above.

ここでは、外部接続端子23は、上記スルーホール21bと同様の構成であり、AgやSnなどよりなる。ただし、外部接続端子23は、樹脂基板20の他方の板面20b側にてこれらAgやSnなどの上に更に同じAgやSnなどの材料が接続されたり、またはCuなどの別の電極が接続されたりしたものであってもよい。   Here, the external connection terminal 23 has the same configuration as the through hole 21b and is made of Ag, Sn, or the like. However, the external connection terminal 23 is connected to the same material such as Ag or Sn on the other plate surface 20b side of the resin substrate 20 or another electrode such as Cu is connected to the same Ag or Sn. It may be what was done.

そして、チップ接続端子22と外部接続端子23とは内部配線21により導通している。なお、外部接続端子23も、内部配線21と導通している導体よりなるものであればよく、上記スルーホール21bを構成するAgやSnなどの材料以外の導体材料よりなるものであってもよい。   The chip connection terminal 22 and the external connection terminal 23 are electrically connected by the internal wiring 21. The external connection terminal 23 may also be made of a conductor that is electrically connected to the internal wiring 21, and may be made of a conductor material other than a material such as Ag or Sn constituting the through hole 21b. .

こうして、樹脂基板20における内部配線21、チップ接続端子22および外部接続端子23は、半導体チップ10と外部とを電気的に接続する配線21〜23として構成されている。そして、半導体チップ10のセンシング部10aと外部とは、チップ電極11、チップ接続端子22、内部配線21、外部接続端子23を介して、電気的なやりとりが可能となる。   Thus, the internal wiring 21, the chip connection terminal 22, and the external connection terminal 23 in the resin substrate 20 are configured as the wirings 21 to 23 that electrically connect the semiconductor chip 10 and the outside. The sensing unit 10 a of the semiconductor chip 10 and the outside can be electrically exchanged via the chip electrode 11, the chip connection terminal 22, the internal wiring 21, and the external connection terminal 23.

このように、本実施形態では、樹脂基板20には半導体チップ10の一部に正対する部位が存在し、この正対する部位にチップ接続端子22が設けられている。つまり、本実施形態では、この樹脂基板20における当該正対する部位とは、上記凹部20dの内面20eである。   As described above, in the present embodiment, the resin substrate 20 has a portion facing the part of the semiconductor chip 10, and the chip connection terminal 22 is provided at the facing portion. That is, in the present embodiment, the directly facing portion in the resin substrate 20 is the inner surface 20e of the recess 20d.

そして、本実施形態では、この正対する部位としての凹部20dの内面20eは、半導体チップ10の一部に接着されて、その接着部分を被覆し、半導体チップ10の残部は樹脂基板20から離れて露出させている。   In the present embodiment, the inner surface 20e of the recess 20d as the directly facing portion is bonded to a part of the semiconductor chip 10 to cover the bonded part, and the remaining part of the semiconductor chip 10 is separated from the resin substrate 20. Exposed.

次に、本実施形態の半導体装置100の製造方法について、その一例を述べる。図2は、同製造方法を示す工程図であり、製造途中のワークを樹脂基板20の厚さ方向の断面にて模式的に示したものである。   Next, an example of the method for manufacturing the semiconductor device 100 of this embodiment will be described. FIG. 2 is a process diagram showing the manufacturing method, and schematically shows a workpiece in the middle of manufacture in a cross section in the thickness direction of the resin substrate 20.

まず、樹脂基板20ついては、図2に示されるように、複数枚の熱可塑性樹脂よりなる層2a〜2dを用意し、各層2a〜2dにCu箔を貼り付け、このCu箔をホトエッチングなどによりパターニングすることにより、このパターニングされたCu箔を上記層間配線21aとして形成する。   First, as shown in FIG. 2, for the resin substrate 20, a plurality of thermoplastic resin layers 2a to 2d are prepared, and Cu foil is attached to each of the layers 2a to 2d. By patterning, this patterned Cu foil is formed as the interlayer wiring 21a.

また、各層2a〜2dにおいて、チップ接続端子22および外部接続端子23となる部位、および、層間配線21同士をつなぐべき部位に、パンチ加工やレーザ加工などで穴あけを行い、この穴の内部に、上記SnやAgなどの導体ペーストを、印刷法などにより充填してスルーホール21bを形成する。こうして、内部配線21が設けられた複数の層2a〜2dを用意する。   Further, in each of the layers 2a to 2d, holes are formed by punching, laser processing, or the like in the portions to be the chip connection terminals 22 and the external connection terminals 23, and the portions to be connected between the interlayer wirings 21, and inside the holes, The through-hole 21b is formed by filling the conductor paste such as Sn or Ag by a printing method or the like. Thus, a plurality of layers 2a to 2d provided with the internal wiring 21 are prepared.

また、樹脂基板20の表面である上記側面20cにて、上記複数の層2a〜2dのうちの1層2cを、当該1層2cの上側と下側の両側に位置する層2b、2dよりも引っ込んだものとすることにより、上記半導体チップ10に入り込まれた部分としての凹部20dを形成する。このことは、当該1層2cをカットして、両側に2層2b、2dよりもサイズの小さなものとすることで容易に実現可能である。   Further, in the side surface 20c which is the surface of the resin substrate 20, one layer 2c among the plurality of layers 2a to 2d is made to be more than the layers 2b and 2d located on both the upper side and the lower side of the one layer 2c. By forming the recess 20 d, a recess 20 d is formed as a part that has entered the semiconductor chip 10. This can be easily realized by cutting the first layer 2c to have a smaller size than the two layers 2b and 2d on both sides.

次に、これら複数の層2a〜2dを積層するが、この工程では、図2に示されるように、凹部20dを形成する1層2cおよび半導体チップ10の一部を、当該1層2cの両側に位置する層2b、2dによって挟み、この状態で積層を行う。   Next, the plurality of layers 2a to 2d are stacked. In this step, as shown in FIG. 2, the first layer 2c forming the recess 20d and a part of the semiconductor chip 10 are placed on both sides of the first layer 2c. Is sandwiched between the layers 2b and 2d positioned at the same position and stacked in this state.

こうして、各層2a〜2dおよび半導体チップ10を積層した状態で、加圧しながら加熱する。この加熱によって、各層2a〜2dを構成する熱可塑性樹脂が軟化し、各層2a〜2d間が接合される。また、接着面である上記凹部20dの内面20eを構成する層2b、2dと半導体チップ10とが接着される。   In this way, the layers 2a to 2d and the semiconductor chip 10 are stacked and heated while being pressurized. By this heating, the thermoplastic resins constituting the layers 2a to 2d are softened, and the layers 2a to 2d are joined. Further, the layers 2b and 2d constituting the inner surface 20e of the recess 20d, which is an adhesive surface, and the semiconductor chip 10 are bonded.

また、この積層時の加熱により、半導体チップ10のチップ電極11とチップ接続端子22とが、熱圧着され互いに固相接合される。また、各層2a〜2dの層間配線21aとスルーホール21bとは、熱圧着されて金属拡散などを起こすことにより電気的・機械的に互いに接合される。   Further, by heating during the stacking, the chip electrode 11 and the chip connection terminal 22 of the semiconductor chip 10 are thermocompression-bonded and solid-phase bonded to each other. In addition, the interlayer wiring 21a and the through hole 21b of each layer 2a to 2d are joined to each other electrically and mechanically by thermocompression bonding and causing metal diffusion or the like.

こうして、チップ接続端子22、内部配線21、外部接続端子23が導通する配線が形成された樹脂基板20ができあがるとともに、半導体チップ10と樹脂基板20のチップ接続端子22との電気的接続、および、半導体チップ10と樹脂基板20との直接接着がなされることにより、本半導体装置100ができあがる。   Thus, the resin substrate 20 on which the wiring for conducting the chip connection terminal 22, the internal wiring 21, and the external connection terminal 23 is formed is completed, and the electrical connection between the semiconductor chip 10 and the chip connection terminal 22 of the resin substrate 20, and The semiconductor device 100 is completed by directly bonding the semiconductor chip 10 and the resin substrate 20 together.

なお、図2に示される例では、半導体チップ10の厚さが、樹脂基板20を構成する複数の層2a〜2dのうちの1つの層2cの厚さに相当するものであり、当該1つの層2cが、半導体チップ10が入り込む凹部20dを形成する層であった。   In the example shown in FIG. 2, the thickness of the semiconductor chip 10 corresponds to the thickness of one layer 2 c among the plurality of layers 2 a to 2 d constituting the resin substrate 20. The layer 2c is a layer that forms the recess 20d into which the semiconductor chip 10 enters.

しかし、半導体チップ10の厚さが、上記層2a〜2dのうちの2または3以上の層に相当する場合、半導体チップ10が入り込む凹部20dを形成するにあたって、2または3以上の層を、当該2または3以上の層の上下両側に位置する層よりも引っ込ませて凹部を形成してもよい。   However, when the thickness of the semiconductor chip 10 corresponds to 2 or 3 or more of the layers 2a to 2d, when forming the recess 20d into which the semiconductor chip 10 enters, the 2 or 3 or more layers are You may form a recessed part by making it retract rather than the layer located in the upper and lower sides of 2 or 3 or more layers.

また、図3(a)、(b)は、上記積層工程を示す概略平面図であり、上記図2に示されるワークの上面図である。上記積層工程は、図3(a)に示されるように、半導体チップ10の1個ずつについて行ってもよいし、図3(b)に示されるように、複数個の半導体チップ10が連結されたウェハ10’を用いてもよい。   FIGS. 3A and 3B are schematic plan views showing the stacking process, and are top views of the workpiece shown in FIG. The stacking step may be performed for each of the semiconductor chips 10 as shown in FIG. 3A, or a plurality of semiconductor chips 10 are connected as shown in FIG. 3B. Another wafer 10 'may be used.

図3(b)に示されるウェハ10’の場合、当該ウェハ’を樹脂基板20とともに積層し、上記加熱による各部の接続を行った後、図3(b)中の破線Hで分断すれば、個片化された本実施形態の半導体装置100ができあがる。   In the case of the wafer 10 ′ shown in FIG. 3B, the wafer ′ is laminated together with the resin substrate 20, and after connecting the respective parts by the heating, if divided by the broken line H in FIG. The separated semiconductor device 100 of this embodiment is completed.

ところで、本実施形態によれば、半導体チップ10と外部とを、樹脂基板20内に予め設けられたチップ接続端子22、内部配線21、外部接続端子23を介して電気的に接続することができる。そのため、ボンディングワイヤおよびモールド樹脂を用いることなく、半導体チップ10と外部とを電気的に接続する配線21〜23を樹脂で封止した構成がされる。   By the way, according to the present embodiment, the semiconductor chip 10 and the outside can be electrically connected via the chip connection terminal 22, the internal wiring 21, and the external connection terminal 23 provided in advance in the resin substrate 20. . Therefore, the wirings 21 to 23 that electrically connect the semiconductor chip 10 and the outside are sealed with resin without using bonding wires and mold resin.

また、本実施形態では、半導体チップ10はセンシング部10aを有するものであるが、このように半導体チップ10がセンサチップである場合に、センシング部10aが樹脂基板20に接触して被覆されると、センシングが困難になりやすい。その点、本実施形態のように、半導体チップ10において樹脂基板20から離れて露出している残部に、センシング部10aを設けているため、センシング特性を確保しやすい。   In the present embodiment, the semiconductor chip 10 includes the sensing unit 10a. However, when the semiconductor chip 10 is a sensor chip as described above, when the sensing unit 10a comes into contact with the resin substrate 20 and is covered therewith. Sensing is likely to be difficult. In this respect, since the sensing part 10a is provided in the remaining part of the semiconductor chip 10 that is exposed away from the resin substrate 20 as in the present embodiment, it is easy to ensure the sensing characteristics.

また、上記図2に示した製造方法によれば、従来のようなワイヤボンディング工程や、金型、ポッティングなどによる樹脂封止工程を行うことなく、半導体チップ10と外部とを電気的に接続する配線21〜23を樹脂で封止した構成を形成することができ、本実施形態の半導体装置100が適切に製造される。   Further, according to the manufacturing method shown in FIG. 2, the semiconductor chip 10 and the outside are electrically connected without performing a conventional wire bonding process or a resin sealing process such as a mold or potting. The structure which sealed the wirings 21-23 with resin can be formed, and the semiconductor device 100 of this embodiment is manufactured appropriately.

(第2実施形態)
図4は、本発明の第2実施形態に係る半導体装置102の全体構成を示す概略断面図であり、図5は、同半導体装置102の概略外観斜視図である。上記第1実施形態では、上記図1や図3に示したように、矩形板状をなす半導体チップ10の1辺側の端部が、樹脂基板20の側面20cより樹脂基板20に入りこんでいた。
(Second Embodiment)
FIG. 4 is a schematic cross-sectional view showing the overall configuration of the semiconductor device 102 according to the second embodiment of the present invention, and FIG. 5 is a schematic external perspective view of the semiconductor device 102. In the first embodiment, as shown in FIGS. 1 and 3, the end of one side of the semiconductor chip 10 having a rectangular plate shape has entered the resin substrate 20 from the side surface 20 c of the resin substrate 20. .

それに対して、本実施形態の半導体装置102では、図4、図5に示されるように、矩形板状をなす半導体チップ10の1辺側の端部だけではなく複数辺の端部を、樹脂基板20の側面20cより樹脂基板20に入り込ませている。ここでは、半導体チップ10の4辺すべて、すなわち全周の端部を樹脂基板20に入り込ませている。   On the other hand, in the semiconductor device 102 of this embodiment, as shown in FIGS. 4 and 5, not only the end on one side of the semiconductor chip 10 having a rectangular plate shape, but also the ends of a plurality of sides are made of resin. The resin substrate 20 is entered from the side surface 20 c of the substrate 20. Here, all the four sides of the semiconductor chip 10, that is, the end portions of the entire circumference, enter the resin substrate 20.

この場合、樹脂基板20は、中央部が矩形状の開口部を有する貫通穴を有するものとなっており、その貫通穴の内周面が側面20cとして構成されている。このような本実施形態の半導体装置102は、上記図2における各層2a〜2dを、当該貫通穴を有する形状のものとすることにより、上記図2と同様にして製造される。   In this case, the resin substrate 20 has a through hole with a central opening having a rectangular opening, and the inner peripheral surface of the through hole is configured as a side surface 20c. Such a semiconductor device 102 of the present embodiment is manufactured in the same manner as in FIG. 2 by making each of the layers 2a to 2d in FIG. 2 have a shape having the through hole.

なお、図6は、本実施形態のもう一つの例としての半導体装置を示す概略外観斜視図である。この半導体装置の断面構成は上記図4と同様であるが、本例では、矩形板状をなす半導体チップ10の対向する2辺の端部を、樹脂基板20の側面20cより樹脂基板20に入り込ませている。   FIG. 6 is a schematic external perspective view showing a semiconductor device as another example of the present embodiment. The cross-sectional configuration of this semiconductor device is the same as that of FIG. 4 described above, but in this example, two opposite end portions of the rectangular semiconductor chip 10 enter the resin substrate 20 from the side surface 20c of the resin substrate 20. It is

そして、本実施形態の半導体装置によっても、ボンディングワイヤおよびモールド樹脂を用いることなく、半導体チップ10と外部とを電気的に接続する配線21〜23を樹脂で封止した構成がされる。なお、矩形板状をなす半導体チップ10の場合、3辺の端部を、樹脂基板20の側面20cより樹脂基板20に入り込ませてもよい。   The semiconductor device of this embodiment also has a configuration in which the wirings 21 to 23 that electrically connect the semiconductor chip 10 and the outside are sealed with resin without using bonding wires and mold resin. In the case of the semiconductor chip 10 having a rectangular plate shape, the end portions on the three sides may enter the resin substrate 20 from the side surface 20 c of the resin substrate 20.

(第3実施形態)
図7は、本発明の第3実施形態に係る半導体装置103の全体構成を示す概略断面図である。本実施形態は、上記第2実施形態を変形したものである。上記第2実施形態では、上記図4に示したように、半導体チップ10のセンシング部10aの両面が、樹脂基板20と離れて露出していた。
(Third embodiment)
FIG. 7 is a schematic cross-sectional view showing the overall configuration of the semiconductor device 103 according to the third embodiment of the present invention. The present embodiment is a modification of the second embodiment. In the second embodiment, as shown in FIG. 4, both surfaces of the sensing unit 10 a of the semiconductor chip 10 are exposed apart from the resin substrate 20.

それに対して、本実施形態の半導体装置103では、図7に示されるように、半導体チップ10のセンシング部10aの一方の面が、樹脂基板20と離れて露出しているが、他方の面は、樹脂基板20に接着されて被覆されている。センシング部10aは、片面のみ露出すればよい場合も多く、そのような場合に本実施形態は有効である。   On the other hand, in the semiconductor device 103 of the present embodiment, as shown in FIG. 7, one surface of the sensing unit 10a of the semiconductor chip 10 is exposed away from the resin substrate 20, but the other surface is The resin substrate 20 is adhered and covered. In many cases, the sensing unit 10a only needs to be exposed on one side, and this embodiment is effective in such a case.

なお、このような構成は、上記図2において複数の層2a〜2dの形状を適宜変更すれば容易に製造できる。また、本実施形態においては、矩形板状をなす半導体チップ10において樹脂基板20の側面20cより樹脂基板20に入り込む端部は、2辺の端部でも、3辺の端部でも、4辺すべての端部でもよい。   Such a configuration can be easily manufactured by appropriately changing the shapes of the plurality of layers 2a to 2d in FIG. Further, in the present embodiment, in the semiconductor chip 10 having a rectangular plate shape, the end portion that enters the resin substrate 20 from the side surface 20c of the resin substrate 20 may be an end portion of two sides, an end portion of three sides, or all four sides. The end of

(第4実施形態)
図8は、本発明の第4実施形態に係る半導体装置104の全体構成を示す概略断面図である。本実施形態も、上記第2実施形態を変形したものである。
(Fourth embodiment)
FIG. 8 is a schematic cross-sectional view showing the overall configuration of the semiconductor device 104 according to the fourth embodiment of the present invention. This embodiment is also a modification of the second embodiment.

本実施形態は、上記図4に示した上記第2実施形態の半導体装置102において、半導体チップ10のセンシング部10aの両面を、樹脂基板20から離すとともに、当該センシング部10aの一方の面は露出するが、他方の面については樹脂基板20によって覆ったものとしている。   In the present embodiment, in the semiconductor device 102 of the second embodiment shown in FIG. 4, both surfaces of the sensing unit 10a of the semiconductor chip 10 are separated from the resin substrate 20, and one surface of the sensing unit 10a is exposed. However, the other surface is covered with the resin substrate 20.

なお、このような構成も、上記図2において複数の層2a〜2dの形状を適宜変更すれば容易に製造できる。また、本実施形態においても、矩形板状をなす半導体チップ10において樹脂基板20に入り込む端部は、2辺の端部でも、3辺の端部でも、4辺すべての端部でもよい。   Such a configuration can also be easily manufactured by appropriately changing the shapes of the plurality of layers 2a to 2d in FIG. Also in this embodiment, the end portion that enters the resin substrate 20 in the semiconductor chip 10 having a rectangular plate shape may be an end portion of two sides, an end portion of three sides, or an end portion of all four sides.

(第5実施形態)
図9は、本発明の第5実施形態に係る半導体装置105の全体構成を示す概略断面図である。本実施形態も、上記第2実施形態を変形したものである。
(Fifth embodiment)
FIG. 9 is a schematic cross-sectional view showing the overall configuration of the semiconductor device 105 according to the fifth embodiment of the present invention. This embodiment is also a modification of the second embodiment.

本実施形態は、上記図4に示した上記第2実施形態の半導体装置102において、半導体チップ10のセンシング部10aの両面を、樹脂基板20から離しながら且つ樹脂基板20で覆っている。   In the present embodiment, in the semiconductor device 102 of the second embodiment shown in FIG. 4, both surfaces of the sensing unit 10 a of the semiconductor chip 10 are covered with the resin substrate 20 while being separated from the resin substrate 20.

この場合、半導体チップ10のセンシング部10aの両面と樹脂基板20との間の空間は、図9の紙面垂直方向に樹脂基板20を貫通するものでもよいし、閉塞された空間であってもよい。閉塞された空間の場合、センシング部10aは樹脂基板20からは離れているが、外部環境とは接触しない。しかしながら、センシング部10aが、たとえば可動部を有する加速度検出素子の場合には、何ら問題なくセンシングが行える。   In this case, the space between both surfaces of the sensing unit 10a of the semiconductor chip 10 and the resin substrate 20 may penetrate the resin substrate 20 in the direction perpendicular to the paper surface of FIG. 9 or may be a closed space. . In the case of a closed space, the sensing unit 10a is separated from the resin substrate 20, but does not come into contact with the external environment. However, when the sensing unit 10a is, for example, an acceleration detection element having a movable part, sensing can be performed without any problem.

なお、本構成も、上記複数の層2a〜2dの形状を適宜変更すれば容易に製造でき、また、矩形板状の半導体チップ10において樹脂基板20に入り込む端部は、2辺の端部でも、3辺の端部でも、4辺すべての端部でもよい。   This configuration can also be easily manufactured by appropriately changing the shapes of the plurality of layers 2a to 2d, and the end portion that enters the resin substrate 20 in the semiconductor chip 10 having a rectangular plate shape is also an end portion of two sides. It may be the end of three sides or the end of all four sides.

また、本構成において、センシング部10aの両面側の空間を同一寸法として対称的な構成とすれば、上記図8のような構成に比べて、温度変化に伴う反りや歪などを抑える点で望ましい。   Further, in this configuration, if the space on both sides of the sensing unit 10a is the same size and symmetrical, it is desirable in terms of suppressing warpage, distortion, and the like due to temperature changes compared to the configuration shown in FIG. .

(第6実施形態)
図10は、本発明の第6実施形態に係る半導体装置106の全体構成を示す概略断面図である。上記各実施形態では、半導体チップ10の一部が、樹脂基板20の内部に入り込んでおり、樹脂基板20において半導体チップ10に入り込まれた部分の内面20eが接着面とされていた。
(Sixth embodiment)
FIG. 10 is a schematic cross-sectional view showing the overall configuration of the semiconductor device 106 according to the sixth embodiment of the present invention. In each of the above embodiments, a part of the semiconductor chip 10 has entered the inside of the resin substrate 20, and the inner surface 20 e of the portion of the resin substrate 20 that has entered the semiconductor chip 10 is an adhesive surface.

それに対して、本実施形態では、図10に示されるように、樹脂基板20の表面である両板面20a、20bのうち他方の板面20bの一部が、樹脂基板20の接着面20eとして構成されている。そして、半導体チップ10の一部は、この他方の板面20bの一方の一部としての接着面20eに接着されている。   On the other hand, in this embodiment, as shown in FIG. 10, a part of the other plate surface 20 b out of the two plate surfaces 20 a and 20 b that are the surfaces of the resin substrate 20 serves as an adhesive surface 20 e of the resin substrate 20. It is configured. A part of the semiconductor chip 10 is bonded to an adhesive surface 20e as a part of the other plate surface 20b.

この場合、内部配線21および各端子22、23が形成された樹脂基板20を形成した後、この樹脂基板20の接着面20eと半導体チップ10とを、加熱・加圧して熱圧着させることにより、熱可塑性樹脂による樹脂基板20と半導体チップ10との接着、および、チップ接続端子22とチップ電極11との電気的接続がなされる。   In this case, after forming the resin substrate 20 on which the internal wiring 21 and the terminals 22 and 23 are formed, the adhesive surface 20e of the resin substrate 20 and the semiconductor chip 10 are heated and pressed to be thermocompression bonded. The resin substrate 20 and the semiconductor chip 10 are bonded by a thermoplastic resin, and the chip connection terminal 22 and the chip electrode 11 are electrically connected.

そして、本実施形態の半導体装置106によっても、ボンディングワイヤおよびモールド樹脂を用いることなく、半導体チップ10と外部とを電気的に接続する配線を樹脂で封止した構成を実現することができる。   The semiconductor device 106 of the present embodiment can also realize a configuration in which the wiring that electrically connects the semiconductor chip 10 and the outside is sealed with resin without using bonding wires and mold resin.

このように、本第6実施形態の場合も、樹脂基板20には半導体チップ10の一部に正対する部位が存在し、この正対する部位にチップ接続端子22が設けられている。つまり、本実施形態では、この樹脂基板20における当該正対する部位とは、上記他方の板面20bの一部である。   Thus, also in the case of the sixth embodiment, the resin substrate 20 has a portion facing the part of the semiconductor chip 10, and the chip connection terminal 22 is provided at the facing portion. That is, in the present embodiment, the part facing the resin substrate 20 is a part of the other plate surface 20b.

そして、本実施形態では、この正対する部位としての他方の板面20bの一部は、接着面20eとして、半導体チップ10の一部に接着されて、その接着部分を被覆し、半導体チップ10の残部は樹脂基板20から離れて露出させている。   In the present embodiment, a part of the other plate surface 20b serving as the directly facing portion is bonded to a part of the semiconductor chip 10 as an adhesive surface 20e to cover the bonded part. The remaining portion is exposed away from the resin substrate 20.

なお、図示しないが、樹脂基板20においてチップ接続端子22を一方の板面20aに設けることで、上記図10とは反対に、一方の板面20aの一部を接着面とし、そこに半導体チップ10を接着してもよい。   Although not shown, by providing the chip connection terminal 22 on the one plate surface 20a in the resin substrate 20, a part of the one plate surface 20a is used as an adhesive surface opposite to FIG. 10 may be adhered.

(第7実施形態)
図11は、本発明の第7実施形態に係る半導体装置107の全体構成を示す概略断面図である。本実施形態も上記第1実施形態と同様に、半導体チップ10の一部が、樹脂基板20の内部に入り込んでおり、樹脂基板20において半導体チップ10に入り込まれた部分の内面20eが接着面とされている。
(Seventh embodiment)
FIG. 11 is a schematic cross-sectional view showing the overall configuration of the semiconductor device 107 according to the seventh embodiment of the present invention. In the present embodiment, as in the first embodiment, a part of the semiconductor chip 10 enters the inside of the resin substrate 20, and the inner surface 20 e of the portion of the resin substrate 20 that enters the semiconductor chip 10 is an adhesive surface. Has been.

ここで、本実施形態では、図11に示されるように、樹脂基板20の内部に、別の半導体チップ30を内蔵した構造としている。この別の半導体チップ30は、たとえば、半導体チップ10からの信号を処理する回路チップであり、樹脂基板20の内部にて内部配線21と電気的に接続されている。   Here, in the present embodiment, as shown in FIG. 11, another semiconductor chip 30 is built in the resin substrate 20. The other semiconductor chip 30 is, for example, a circuit chip that processes a signal from the semiconductor chip 10, and is electrically connected to the internal wiring 21 inside the resin substrate 20.

この別の半導体チップ30を有する本実施形態の半導体装置107は、上記図2に示される製造方法において、複数の層の一部に、別の半導体チップ30が配置されるスペースを設けておき、あとは、当該複数の層、半導体チップ10および別の半導体チップ30を、重ねて積層することにより製造される。   The semiconductor device 107 according to the present embodiment having the other semiconductor chip 30 is provided with a space in which another semiconductor chip 30 is arranged in a part of a plurality of layers in the manufacturing method shown in FIG. After that, the plurality of layers, the semiconductor chip 10 and another semiconductor chip 30 are stacked and stacked.

そして、本実施形態においても、ボンディングワイヤおよびモールド樹脂を用いることなく、半導体チップ10と外部とを電気的に接続する配線を樹脂で封止した構成を実現することができる。   Also in the present embodiment, it is possible to realize a configuration in which the wiring for electrically connecting the semiconductor chip 10 and the outside is sealed with resin without using bonding wires and molding resin.

(第8実施形態)
図12は、本発明の第8実施形態に係る半導体装置108の全体構成を示す概略断面図である。本実施形態は、上記第6実施形態と上記第7実施形態とを組み合わせたものである。
(Eighth embodiment)
FIG. 12 is a schematic cross-sectional view showing the overall configuration of the semiconductor device 108 according to the eighth embodiment of the present invention. The present embodiment is a combination of the sixth embodiment and the seventh embodiment.

図12に示されるように、樹脂基板20の一方の板面20aの一部が接着面20eとして構成され、半導体チップ10の一部は、この接着面20eに接着されており、また、樹脂基板20の内部に、別の半導体チップ30が内蔵されている。   As shown in FIG. 12, a part of one plate surface 20a of the resin substrate 20 is configured as an adhesion surface 20e, and a part of the semiconductor chip 10 is adhered to the adhesion surface 20e. Another semiconductor chip 30 is built in the inside 20.

(第9実施形態)
図13は、本発明の第9実施形態に係る半導体装置109の全体構成を示す概略断面図である。
(Ninth embodiment)
FIG. 13 is a schematic cross-sectional view showing an overall configuration of a semiconductor device 109 according to the ninth embodiment of the present invention.

上記各実施形態では、樹脂基板20には半導体チップ10の一部に正対する部位が存在し、この正対する部位にチップ接続端子22が設けられ、さらに、この樹脂基板20における当該正対する部位は、半導体チップ10の一部に接着されて、その接着部分を被覆していた。   In each of the above embodiments, the resin substrate 20 has a portion facing the part of the semiconductor chip 10, the chip connection terminal 22 is provided at the portion facing the semiconductor substrate 10, and the portion facing the resin substrate 20 is The semiconductor chip 10 is bonded to a part of the semiconductor chip 10 to cover the bonded portion.

本実施形態でも、図13に示されるように、樹脂基板20には半導体チップ10の一部に正対する部位が存在し、この正対する部位にチップ接続端子22が設けられている。しかし、ここでは、チップ接続端子22は半導体チップ10と接続されているものの、チップ接続端子22以外の部位では、樹脂基板20における当該正対する部位は、半導体チップ10の一部に接着されていない。   Also in the present embodiment, as shown in FIG. 13, the resin substrate 20 has a part facing the part of the semiconductor chip 10, and the chip connection terminal 22 is provided at the part facing the part. However, here, although the chip connection terminal 22 is connected to the semiconductor chip 10, in the part other than the chip connection terminal 22, the part facing the resin substrate 20 is not bonded to a part of the semiconductor chip 10. .

具体的には、図13に示されるように、樹脂基板20における半導体チップ10の一部に正対する部位は、一方の板面20aであり、その一方の板面20aに設けられたプリント基板接続端子22は、はんだバンプ40によりチップ電極11と電気的・機械的に接続されている。このはんだバンプ40は、一般的な鉛フリーはんだや共晶はんだなどよりなるものである。   Specifically, as shown in FIG. 13, the portion of the resin substrate 20 that directly faces a part of the semiconductor chip 10 is one plate surface 20a, and a printed circuit board connection provided on the one plate surface 20a. The terminal 22 is electrically and mechanically connected to the chip electrode 11 by a solder bump 40. The solder bump 40 is made of general lead-free solder or eutectic solder.

そして、このはんだバンプ40による接続部以外の部位では、互いに正対する樹脂基板20の一方の板面20aと半導体チップ10の一部とは、離れている。このような構成は、はんだバンプ40を介した接続を行うこと以外は、上記図10や図12の場合と同様にして形成できる。   And in parts other than the connection part by this solder bump 40, one board surface 20a of the resin substrate 20 which opposes mutually and a part of semiconductor chip 10 are separated. Such a configuration can be formed in the same manner as in FIGS. 10 and 12 except that the connection is made through the solder bumps 40.

なお、はんだバンプ40を補強する意味で、半導体チップ10と樹脂基板20との間に、いわゆるアンダーフィルのような樹脂を充填してもよい。また、図13では、別の半導体チップ30が樹脂基板20の内部に設けられているが、本実施形態では、この別の半導体チップ30は無いものであってもよい。   In order to reinforce the solder bumps 40, a resin such as a so-called underfill may be filled between the semiconductor chip 10 and the resin substrate 20. In FIG. 13, another semiconductor chip 30 is provided inside the resin substrate 20. However, in the present embodiment, the other semiconductor chip 30 may not be provided.

そして、本実施形態の半導体装置109によっても、半導体チップ10と外部とは、樹脂基板20内に予め設けられた各配線21〜23を介して電気的に接続することができるため、ボンディングワイヤおよびモールド樹脂を用いることなく、半導体チップ10と外部とを電気的に接続する配線を樹脂で封止した構成を実現することができる。   And also by the semiconductor device 109 of this embodiment, since the semiconductor chip 10 and the outside can be electrically connected via the respective wirings 21 to 23 provided in the resin substrate 20 in advance, Without using the mold resin, it is possible to realize a configuration in which the wiring for electrically connecting the semiconductor chip 10 and the outside is sealed with the resin.

なお、この場合、樹脂基板20を構成する樹脂による樹脂基板20と半導体チップ10との接着を行わなくてもよいので、樹脂基板20は熱可塑性樹脂以外の樹脂、たとえば熱硬化性樹脂などにより構成されていてもよい。   In this case, since it is not necessary to bond the resin substrate 20 and the semiconductor chip 10 with the resin constituting the resin substrate 20, the resin substrate 20 is composed of a resin other than the thermoplastic resin, such as a thermosetting resin. May be.

図14は、本第9実施形態のもう一つの例としての半導体装置の要部を示す概略平面図である。図14に示される例では、上記図13に示される構成において、さらに、はんだ材料よりなるはんだ部材41を設けたものである。   FIG. 14 is a schematic plan view showing the main part of a semiconductor device as another example of the ninth embodiment. In the example shown in FIG. 14, a solder member 41 made of a solder material is further provided in the configuration shown in FIG.

このはんだ部材41は、互いに正対する樹脂基板20の一方の板面20aと半導体チップ10の一部との間のうち、はんだバンプ40による接続部以外の部位に介在しており、樹脂基板20と半導体チップ10とを接続して、これら両部材10、20を支持するものである。   This solder member 41 is interposed between one plate surface 20a of the resin substrate 20 facing each other and a part of the semiconductor chip 10 except for the connection portion by the solder bump 40. The semiconductor chip 10 is connected to support both the members 10 and 20.

図14(a)に示される例では、はんだ部材41は、個々のはんだバンプ40の周囲に設けられており、図14(b)に示される例では、はんだ部材41は、すべてのはんだバンプ40を取り囲むように環状に設けられている。それによれば、半導体チップ10と樹脂基板20との機械的接続強度が向上して、はんだバンプ40に加わる熱応力を低減させることが可能となる。   In the example shown in FIG. 14A, the solder members 41 are provided around the individual solder bumps 40. In the example shown in FIG. 14B, the solder members 41 are all the solder bumps 40. It is provided in an annular shape so as to surround. According to this, the mechanical connection strength between the semiconductor chip 10 and the resin substrate 20 is improved, and the thermal stress applied to the solder bumps 40 can be reduced.

(第10実施形態)
本発明の第10実施形態は、上記実施形態、特に、上記図4〜上記図9に示されている半導体装置を製造するのに好適な製造方法を提供するものである。図15は、本製造方法を示す工程図、図16は、図15に続く工程図であり、図15はワークの平面図、図16はワークの断面図である。
(10th Embodiment)
The tenth embodiment of the present invention provides a manufacturing method suitable for manufacturing the semiconductor device shown in the above-described embodiment, particularly in FIG. 4 to FIG. FIG. 15 is a process diagram showing the manufacturing method, FIG. 16 is a process diagram following FIG. 15, FIG. 15 is a plan view of the work, and FIG. 16 is a cross-sectional view of the work.

まず、図15および図16(a)に示されるように、複数単位の半導体チップ10が形成されたウェハを、樹脂フィルム200に貼り付けてダイシングカットした後、樹脂フィルム200を引き延ばす。それにより、カットされた個々の半導体チップ10が、樹脂フィルム200上にて分離する。   First, as shown in FIG. 15 and FIG. 16A, a wafer on which a plurality of units of semiconductor chips 10 are formed is attached to a resin film 200 and diced, and then the resin film 200 is stretched. Thereby, the cut individual semiconductor chips 10 are separated on the resin film 200.

その後、図16(a)に示されるように、複数個の半導体チップ10を、樹脂基板20を構成する1つの層2aに転写する。さらに、図16(c)に示されるように、半導体チップ10を露出させるための開口部が形成された複数の層2b、2cと半導体チップ10とを位置合わせして積層する。   Thereafter, as shown in FIG. 16A, the plurality of semiconductor chips 10 are transferred to one layer 2 a constituting the resin substrate 20. Further, as shown in FIG. 16C, the plurality of layers 2b and 2c in which openings for exposing the semiconductor chip 10 are formed and the semiconductor chip 10 are aligned and stacked.

ここで、図16では図示しないが、当該図16中の上記各層2a〜2cには、上記同様にチップ接続端子22、内部配線21、外部接続端子23が形成されている。そして、図16(d)に示されるように、この積層体を加熱・加圧することで、複数個の半導体チップ10を樹脂基板20に埋め込み、その後、カットラインKに沿って1個ずつ切り出す。こうして、個片化された上記実施形態の半導体装置ができあがる。   Here, although not shown in FIG. 16, the chip connection terminal 22, the internal wiring 21, and the external connection terminal 23 are formed in the respective layers 2 a to 2 c in FIG. 16 in the same manner as described above. Then, as shown in FIG. 16 (d), the stacked body is heated and pressurized to embed a plurality of semiconductor chips 10 in the resin substrate 20, and then cut out one by one along the cut line K. In this way, the semiconductor device of the above-described embodiment separated into pieces is completed.

(他の実施形態)
なお、半導体チップとしては、上記センシング部を有するものでなくてもよく、たとえセンシング部を有せずに一般的なICチップなどであったとしても、樹脂より露出する部位が存在するものであればよい。
(Other embodiments)
It should be noted that the semiconductor chip does not have to have the sensing part, and even if it is a general IC chip without the sensing part, there is a part exposed from the resin. That's fine.

また、樹脂基板は、内部配線、チップ接続端子、外部接続端子を有するものであればよく、上記図2などに示したような複数の樹脂層を積層するという製造方法に限定されるものではない。   Further, the resin substrate only needs to have internal wiring, chip connection terminals, and external connection terminals, and is not limited to the manufacturing method of laminating a plurality of resin layers as shown in FIG. .

本発明の第1実施形態に係る半導体装置の全体構成を示す概略断面図である。1 is a schematic cross-sectional view showing an overall configuration of a semiconductor device according to a first embodiment of the present invention. 第1実施形態に係る半導体装置の製造方法を示す工程図である。It is process drawing which shows the manufacturing method of the semiconductor device which concerns on 1st Embodiment. (a)、(b)は積層工程を示す概略平面図である。(A), (b) is a schematic plan view which shows a lamination process. 本発明の第2実施形態に係る半導体装置の全体構成を示す概略断面図である。It is a schematic sectional drawing which shows the whole structure of the semiconductor device which concerns on 2nd Embodiment of this invention. 上記図4に示される半導体装置の概略外観斜視図である。FIG. 5 is a schematic external perspective view of the semiconductor device shown in FIG. 4. 第2実施形態のもう一つの例としての半導体装置を示す概略外観斜視図である。It is a general | schematic external appearance perspective view which shows the semiconductor device as another example of 2nd Embodiment. 本発明の第3実施形態に係る半導体装置の全体構成を示す概略断面図である。It is a schematic sectional drawing which shows the whole structure of the semiconductor device which concerns on 3rd Embodiment of this invention. 本発明の第4実施形態に係る半導体装置の全体構成を示す概略断面図である。It is a schematic sectional drawing which shows the whole structure of the semiconductor device which concerns on 4th Embodiment of this invention. 本発明の第5実施形態に係る半導体装置の全体構成を示す概略断面図である。It is a schematic sectional drawing which shows the whole structure of the semiconductor device which concerns on 5th Embodiment of this invention. 本発明の第6実施形態に係る半導体装置の全体構成を示す概略断面図である。It is a schematic sectional drawing which shows the whole structure of the semiconductor device which concerns on 6th Embodiment of this invention. 本発明の第7実施形態に係る半導体装置の全体構成を示す概略断面図である。It is a schematic sectional drawing which shows the whole structure of the semiconductor device which concerns on 7th Embodiment of this invention. 本発明の第8実施形態に係る半導体装置の全体構成を示す概略断面図である。It is a schematic sectional drawing which shows the whole structure of the semiconductor device which concerns on 8th Embodiment of this invention. 本発明の第9実施形態に係る半導体装置の全体構成を示す概略断面図である。It is a schematic sectional drawing which shows the whole structure of the semiconductor device which concerns on 9th Embodiment of this invention. 第9実施形態のもう一つの例としての半導体装置の要部を示す概略平面図である。It is a schematic plan view which shows the principal part of the semiconductor device as another example of 9th Embodiment. 本発明の第10実施形態に係る半導体装置の製造方法を示す工程図である。It is process drawing which shows the manufacturing method of the semiconductor device which concerns on 10th Embodiment of this invention. 図15に続く製造方法を示す工程図である。FIG. 16 is a process diagram illustrating the manufacturing method following FIG. 15.

符号の説明Explanation of symbols

2a〜2d…複数の層、10…半導体チップ、10a…センシング部、
20…樹脂基板、20a…樹脂基板の一方の板面、20b…樹脂基板の他方の板面、
20d…凹部、20e…接着面、21…内部配線、22…チップ接続端子、
23…外部接続端子、40…はんだバンプ、41…はんだ部材。
2a to 2d ... a plurality of layers, 10 ... a semiconductor chip, 10a ... a sensing unit,
20 ... resin substrate, 20a ... one plate surface of the resin substrate, 20b ... the other plate surface of the resin substrate,
20d ... concave portion, 20e ... adhesive surface, 21 ... internal wiring, 22 ... chip connection terminal,
23 ... External connection terminal, 40 ... Solder bump, 41 ... Solder member.

Claims (10)

半導体チップ(10)と、
熱可塑性樹脂よりなる基板であって内部に導体よりなる内部配線(21)を有する樹脂基板(20)とを備え、
前記半導体チップ(10)の一部が、前記樹脂基板(20)を構成する熱可塑性樹脂に直接接着されて前記樹脂基板(20)に被覆されており、前記半導体チップ(10)の残部は前記樹脂基板(20)とは離れており、
前記樹脂基板(20)における前記半導体チップ(10)との接着面(20e)には、前記半導体チップ(10)と電気的に接続されたチップ接続端子(22)が設けられ、
前記樹脂基板(20)における前記接着面(20e)以外の表面(20b)には、外部と電気的に接続される外部接続端子(23)が設けられており、
前記チップ接続端子(22)と前記外部接続端子(23)とは前記内部配線(21)により導通していることを特徴とする半導体装置。
A semiconductor chip (10);
A resin substrate (20) which is a substrate made of a thermoplastic resin and has an internal wiring (21) made of a conductor inside,
A part of the semiconductor chip (10) is directly bonded to a thermoplastic resin constituting the resin substrate (20) and covered with the resin substrate (20), and the remaining part of the semiconductor chip (10) It is separated from the resin substrate (20),
A chip connection terminal (22) electrically connected to the semiconductor chip (10) is provided on an adhesive surface (20e) of the resin substrate (20) with the semiconductor chip (10).
On the surface (20b) other than the adhesive surface (20e) in the resin substrate (20), an external connection terminal (23) electrically connected to the outside is provided,
The semiconductor device, wherein the chip connection terminal (22) and the external connection terminal (23) are electrically connected by the internal wiring (21).
前記半導体チップ(10)は、前記樹脂基板(20)とは離れている前記残部に、外部環境の状態に応じた信号を出力するセンシング部(10a)を有するものであることを特徴とする請求項1に記載の半導体装置。 The said semiconductor chip (10) has a sensing part (10a) which outputs the signal according to the state of an external environment in the said remaining part separated from the said resin substrate (20). Item 14. The semiconductor device according to Item 1. 前記半導体チップ(10)の一部は、前記樹脂基板(20)の内部に入り込んでおり、
前記樹脂基板(20)において前記半導体チップ(10)に入り込まれた部分の内面(20e)が前記接着面とされていることを特徴とする請求項1または2に記載の半導体装置。
A part of the semiconductor chip (10) enters the resin substrate (20),
3. The semiconductor device according to claim 1, wherein an inner surface (20 e) of a portion of the resin substrate (20) entering the semiconductor chip (10) is used as the bonding surface.
前記樹脂基板(20)は、複数の層(2a〜2d)が積層されてなる基板であって当該複数の層(2a〜2d)および層間に前記内部配線(21)が設けられたものであり、
前記樹脂基板(20)の表面のうち前記積層方向に延びる面である側面(20c)には、前記複数の層(2a〜2d)のうちの少なくとも1層(2c)を当該少なくとも1層(2c)の両側に位置する層よりも引っ込ませることにより、前記半導体チップ(10)に入り込まれた部分としての凹部(20d)が形成されており、
この凹部(20d)に前記半導体チップ(10)の一部が入り込むとともに、この凹部(20d)の内面(20e)が前記接着面として前記半導体チップ(10)の一部に接着されており、
前記チップ接続端子(22)は、前記凹部(20d)に位置する前記内部配線(21)の端部に設けられていることを特徴とする請求項3に記載の半導体装置。
The resin substrate (20) is a substrate in which a plurality of layers (2a to 2d) are laminated, and the internal wiring (21) is provided between the layers (2a to 2d) and the layers. ,
Of the surface of the resin substrate (20), at least one layer (2c) of the plurality of layers (2a to 2d) is provided on the side surface (20c) that is a surface extending in the stacking direction. ), The recess (20d) is formed as a part that has entered the semiconductor chip (10).
A part of the semiconductor chip (10) enters the recess (20d), and the inner surface (20e) of the recess (20d) is bonded to a part of the semiconductor chip (10) as the bonding surface.
The semiconductor device according to claim 3, wherein the chip connection terminal (22) is provided at an end of the internal wiring (21) located in the recess (20d).
前記外部接続端子(23)は、前記樹脂基板(20)の表面のうち前記積層方向に直交する面である両板面(20a、20b)の一方に、設けられていることを特徴とする請求項4に記載の半導体装置。 The external connection terminal (23) is provided on one of both plate surfaces (20a, 20b), which is a surface orthogonal to the stacking direction, of the surface of the resin substrate (20). Item 5. The semiconductor device according to Item 4. 前記樹脂基板(20)の表面のうち両板面(20a、20b)の一方の一部が、前記樹脂基板(20)の前記接着面(20e)であり、
前記半導体チップ(10)の一部は、前記両板面(20a、20b)の一方の一部としての前記接着面(20e)に接着されていることを特徴とする請求項1または2に記載の半導体装置。
One part of both plate surfaces (20a, 20b) of the surface of the resin substrate (20) is the adhesive surface (20e) of the resin substrate (20),
The part of the semiconductor chip (10) is bonded to the bonding surface (20e) as one part of the two plate surfaces (20a, 20b). Semiconductor device.
請求項4に記載の半導体装置を製造する製造方法であって、
前記内部配線(21)が設けられた前記複数の層(2a〜2d)を用意し、
これら複数の層(2a〜2d)を積層する工程では、前記凹部(20d)を形成する前記少なくとも1層(2c)および前記半導体チップ(10)の一部を、前記少なくとも1層(2c)の両側に位置する層(2b、2d)によって挟み、この状態で積層を行うことを特徴とする半導体装置の製造方法。
A manufacturing method for manufacturing the semiconductor device according to claim 4,
Preparing the plurality of layers (2a to 2d) provided with the internal wiring (21);
In the step of laminating the plurality of layers (2a to 2d), a part of the at least one layer (2c) and the semiconductor chip (10) forming the concave portion (20d) is formed on the at least one layer (2c). A method of manufacturing a semiconductor device, characterized by sandwiching layers (2b, 2d) located on both sides and stacking in this state.
半導体チップ(10)と、
樹脂よりなる基板であって前記半導体チップ(10)の一部に正対する部位を有する樹脂基板(20)とを備え、
前記樹脂基板(20)のうち前記半導体チップ(10)の一部に正対する部位には、前記半導体チップ(10)と電気的に接続されたチップ接続端子(22)が設けられ、
前記樹脂基板(20)における前記チップ接続端子(22)以外の表面には、外部と電気的に接続される外部接続端子(23)が設けられており、
前記樹脂基板(20)の内部には導体よりなる内部配線(21)が設けられ、前記チップ接続端子(22)と前記外部接続端子(23)とは前記内部配線(21)により導通していることを特徴とする半導体装置。
A semiconductor chip (10);
A resin substrate (20) which is a substrate made of resin and has a portion facing a part of the semiconductor chip (10);
A chip connection terminal (22) electrically connected to the semiconductor chip (10) is provided at a portion of the resin substrate (20) that faces the part of the semiconductor chip (10).
On the surface of the resin substrate (20) other than the chip connection terminal (22), an external connection terminal (23) that is electrically connected to the outside is provided,
An internal wiring (21) made of a conductor is provided inside the resin substrate (20), and the chip connection terminal (22) and the external connection terminal (23) are electrically connected by the internal wiring (21). A semiconductor device.
前記半導体チップ(10)と前記チップ接続端子(22)とは、はんだよりなるはんだバンプ(40)を介して接続されており、
このはんだバンプ(40)による接続部以外の部位では、互いに正対する前記樹脂基板(20)と前記半導体チップ(10)の一部とは、離れていることを特徴とする請求項8に記載の半導体装置。
The semiconductor chip (10) and the chip connection terminal (22) are connected via solder bumps (40) made of solder,
9. The resin substrate (20) and a part of the semiconductor chip (10) facing each other are apart from each other at a portion other than the connection portion by the solder bump (40). Semiconductor device.
互いに正対する前記樹脂基板(20)と前記半導体チップ(10)の一部との間には、前記はんだバンプ(40)による接続部以外の部位にて前記樹脂基板(20)と前記半導体チップ(10)とを接続して支持するはんだ部材(41)が設けられていることを特徴とする請求項8または9に記載の半導体装置。 Between the resin substrate (20) and the part of the semiconductor chip (10) facing each other, the resin substrate (20) and the semiconductor chip (at a portion other than the connection portion by the solder bump (40)). 10. A semiconductor device according to claim 8 or 9, further comprising a solder member (41) for connecting and supporting 10).
JP2007249095A 2007-09-26 2007-09-26 Semiconductor device and manufacturing method thereof Expired - Fee Related JP5034827B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007249095A JP5034827B2 (en) 2007-09-26 2007-09-26 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007249095A JP5034827B2 (en) 2007-09-26 2007-09-26 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2009081264A true JP2009081264A (en) 2009-04-16
JP5034827B2 JP5034827B2 (en) 2012-09-26

Family

ID=40655805

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007249095A Expired - Fee Related JP5034827B2 (en) 2007-09-26 2007-09-26 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP5034827B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011045990A1 (en) * 2009-10-14 2011-04-21 シャープ株式会社 Display device
CN113544843A (en) * 2019-04-03 2021-10-22 株式会社村田制作所 Module, terminal assembly, and method for manufacturing module

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005227039A (en) * 2004-02-10 2005-08-25 Denso Corp Pressure sensor device and its manufacturing method
JP2005345303A (en) * 2004-06-03 2005-12-15 Denso Corp Pressure sensor
JP2005345305A (en) * 2004-06-03 2005-12-15 Denso Corp Pressure sensor
JP2007158293A (en) * 2005-11-09 2007-06-21 Aoi Electronics Co Ltd Electronic component and manufacturing method of the same, printer for sealing resin

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005227039A (en) * 2004-02-10 2005-08-25 Denso Corp Pressure sensor device and its manufacturing method
JP2005345303A (en) * 2004-06-03 2005-12-15 Denso Corp Pressure sensor
JP2005345305A (en) * 2004-06-03 2005-12-15 Denso Corp Pressure sensor
JP2007158293A (en) * 2005-11-09 2007-06-21 Aoi Electronics Co Ltd Electronic component and manufacturing method of the same, printer for sealing resin

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011045990A1 (en) * 2009-10-14 2011-04-21 シャープ株式会社 Display device
CN113544843A (en) * 2019-04-03 2021-10-22 株式会社村田制作所 Module, terminal assembly, and method for manufacturing module

Also Published As

Publication number Publication date
JP5034827B2 (en) 2012-09-26

Similar Documents

Publication Publication Date Title
JP3904541B2 (en) Manufacturing method of semiconductor device embedded substrate
US7332808B2 (en) Semiconductor module and method of manufacturing the same
JP2005203497A (en) Semiconductor device and method for manufacturing same
TWI236759B (en) Semiconductor device, and laminated semiconductor device
WO2001026155A1 (en) Semiconductor device, method and device for producing the same, circuit board, and electronic equipment
EP2388816A1 (en) Semiconductor sensor device, method of manufacturing semiconductor sensor device, package, method of manufacturing package, module, method of manufacturing module, and electronic device
WO2001026147A1 (en) Semiconductor device, method of manufacture thereof, circuit board, and electronic device
JP2009105334A (en) Semiconductor device and manufacturing method therefor
JP4447143B2 (en) Semiconductor device and manufacturing method thereof
US8836102B2 (en) Multilayered semiconductor device, printed circuit board, and method of manufacturing multilayered semiconductor device
JP5034827B2 (en) Semiconductor device and manufacturing method thereof
JP4923760B2 (en) Semiconductor package and manufacturing method thereof
JP4480710B2 (en) Semiconductor device embedded substrate
JP2004319678A (en) Fingerprint sensor apparatus and its manufacturing method
JP5157456B2 (en) Semiconductor device and manufacturing method of semiconductor device
KR100592785B1 (en) Stack package stacking chip scale packageCSP
JP4692719B2 (en) Wiring substrate, semiconductor device and manufacturing method thereof
JP4265478B2 (en) Semiconductor device and manufacturing method thereof
JP7345404B2 (en) MEMS device
JP2006332576A (en) Semiconductor device and manufacturing method thereof
JP4135616B2 (en) Manufacturing method of semiconductor module
JP2004087895A (en) Package component and its manufacturing method
JP2006310821A (en) Semiconductor module and manufacturing method thereof
JP6605971B2 (en) Sensor package and sensor device
JP2023181646A (en) Electronic device and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110208

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110406

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120330

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120605

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120618

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150713

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150713

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees