Nothing Special   »   [go: up one dir, main page]

JP2009064991A - High−k膜のドライエッチング方法 - Google Patents

High−k膜のドライエッチング方法 Download PDF

Info

Publication number
JP2009064991A
JP2009064991A JP2007232157A JP2007232157A JP2009064991A JP 2009064991 A JP2009064991 A JP 2009064991A JP 2007232157 A JP2007232157 A JP 2007232157A JP 2007232157 A JP2007232157 A JP 2007232157A JP 2009064991 A JP2009064991 A JP 2009064991A
Authority
JP
Japan
Prior art keywords
film
etching
gas
dry etching
polysilicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007232157A
Other languages
English (en)
Other versions
JP5297615B2 (ja
JP2009064991A5 (ja
Inventor
Kouichi Nakaune
功一 中宇祢
Masatoshi Oyama
正俊 尾山
Motohiro Tanaka
基裕 田中
Hitoshi Tamura
仁 田村
Masamichi Sakaguchi
正道 坂口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi High Tech Corp
Original Assignee
Hitachi High Technologies Corp
Hitachi High Tech Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi High Technologies Corp, Hitachi High Tech Corp filed Critical Hitachi High Technologies Corp
Priority to JP2007232157A priority Critical patent/JP5297615B2/ja
Priority to US12/016,434 priority patent/US20090065479A1/en
Priority to TW097103948A priority patent/TW200913065A/zh
Priority to KR1020080015730A priority patent/KR100927691B1/ko
Publication of JP2009064991A publication Critical patent/JP2009064991A/ja
Priority to US13/072,904 priority patent/US20110171833A1/en
Publication of JP2009064991A5 publication Critical patent/JP2009064991A5/ja
Application granted granted Critical
Publication of JP5297615B2 publication Critical patent/JP5297615B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

【課題】
本発明の目的は、High−k膜である金属酸化物を、下地ポリシリコン膜との高い選択性(比)を保ちつつ、パターンの疎部と密部によるエッチング速度差、及び形状差の小さいエッチング特性を有するHigh−k膜のドライエッチング方法を提供することである。
【解決手段】
プラズマを用いHigh−k膜をドライエッチングする方法で、希ガスと混合したBCl3ガスに、炭素元素比率の高いフルオロカーボンガスを微少添加する構成とした。
【選択図】図3

Description

本発明は半導体表面のドライエッチング方法にかかわり、特に半導体デバイスの製造におけるHigh−k膜のドライエッチング方法に関する。
近年の半導体素子では、微細化に伴い、ゲート絶縁膜として、比誘電率の高い金属酸化膜(以下、High−k膜と略す)が用いられている。特にNAND型Flashデバイスにおいては、コントロールゲートとフローティングゲートの間の絶縁膜としてAl23(アルミナ),ZrO2(ジルコニア),HfO2(ハフニア)等のHigh−k膜が用いられている。また、これら二つのゲートは、それぞれポリシリコン等で構成されており、さらに、素子分離構造を有している。このようなデバイスの製造にあたり、High−k膜をエッチングする際には、フローティングゲートと素子分離構造によって段差が形成されるため、下地のポリシリコンに対して高い選択性(比)が必要となる。
すなわち、図7に示すように、Flashデバイスの構造は、シリコン酸化膜からなる素子分離トレンチ16が設けられたシリコン基板17上に、シリコン酸化膜からなる下地絶縁膜(ゲート酸化膜)15,ポリシリコン膜14を形成し、このポリシリコン膜14を素子分離トレンチ16、及び下地絶縁膜(ゲート酸化膜)15上まで、パターニング後、エッチングしてフローティングゲート14を形成する。その上にAl23等からなる段差28を有したHigh−k膜13を形成した後、コントロールゲートであるポリシリコン膜12、及びタングステンシリサイド膜11を形成し、最後にハードマスク10を形成する。その後、パターニング,エッチング処理して下地絶縁膜(ゲート酸化膜)15上にFlashデバイスを形成している。ここで、コントロールゲート12は、フローティングゲート14に対して、直交するように形成されている。
Al23等の揮発性が乏しいHigh−k膜のエッチングには、Cl2やBCl3等を含むガスを用いるのが一般的である。従来技術として、例えば、特開2005−268292号公報(特許文献1)のように、塩素系ガスとCH4等の還元性を有するガスを混合することで、エッチングを実施するものがある。
特開2005−268292号公報
しかしながら、上記従来技術は、還元性の強いガスを添加することにより、High−k膜のエッチング速度だけでなく、シリコン酸化膜であるハードマスクや素子分離トレンチのエッチング速度も増加してしまい、シリコン酸化膜に対する選択比が低下する課題があった。
本発明の目的は、上記課題を解決するため、High−k膜である金属酸化物のエッチングにおいて、下地ポリシリコン膜との高い選択比を保ちつつ、パターンの疎部と密部によるエッチング速度差、及び形状差の小さいエッチング特性を有するHigh−k膜のドライエッチング方法を提供することである。
金属と酸素が結合した金属酸化膜をプラズマエッチングするのに、希ガスとBCl3(三塩化硼素)の混合ガスに、添加ガスとして炭素元素比率の高いフルオロカーボン系ガスを微少添加することにより、High−k膜を、下地ポリシリコンとの選択比を高く、かつ、疎密差なくエッチングすることができる。
本発明によれば、High−k膜である金属酸化物を、下地ポリシリコン膜との選択比を高く保ちつつ、パターンの疎部と密部によるエッチング速度差、及び、形状差の小さいエッチング特性を有して、High−k膜をエッチングすることができる。
以下、本発明の一実施例について図面を用いて説明する。
図1は、本発明を実施するにあたり用いたプラズマエッチング装置を示す。本一実施例はプラズマ生成手段にマイクロ波と磁界を利用したマイクロ波プラズマエッチング装置の例である。図1において、マイクロ波はマグネトロン1で発振され、導波管2を経て石英板3を通過して真空容器へ入射される。真空容器の周りにはソレノイドコイル4が設けてあり、これにより発生する磁界と、入射してくるマイクロ波により電子サイクロトロン共鳴(ECR:Electron Cyclotron Resonance)を起こす。この反応によりプロセスガスは、効率良く高密度にプラズマ5化される。ウェハ6は、静電吸着電源7で試料台8に直流電圧を印加することで、静電吸着力により電極に固定される。また、電極には高周波電源9が接続してあり、この高周波電力を印加することにより、プラズマ中のイオンをウェハ6に対して垂直方向の加速電位を与え入射し、エッチングする。エッチング後のガスは装置下部に設けられた排気口から、ターボポンプ,ドライポンプ(図省略)により排気される。
本発明にかかるエッチング処理の対象となるウェハは、図7に示したウェハであり、上層から順に、パターニングされたハードマスク10とコントロールゲートであるタングステンシリサイド11、および、ポリシリコン膜12の積層膜と、Al23からなる層間絶縁膜13と、フローティングゲートであるポリシリコン膜14と、シリコン酸化膜からなる下地絶縁膜(ゲート酸化膜)15と、シリコン酸化膜が埋め込まれた素子分離トレンチ16が形成されたシリコン基板17からなる。
図2を用いて、本発明にかかる半導体デバイスの製造方法を説明する。図2の左側の図は図7のA−A断面を、図2の右側の図は図7のB−B断面を、それぞれ表した処理過程を説明する説明図である。
図1に示すプラズマエッチング装置を用いて、パターニングされたシリコン酸化膜からなるハードマスク10をマスクとして、タングステンシリサイド11をCl2,CF4の混合ガスにて、下層のポリシリコン12をHBr,O2の混合ガスにてエッチングする(図2(b))。
次いで、層間絶縁膜であるHigh−k膜Al23を、Ar,BCl3とC48の混合ガスを用いてエッチングする(図2(c))。このとき、Al23の下地膜となるポリシリコン14に対して選択性の高いAl23のエッチングが必要となる。また、もう一方の下地膜であるシリコン酸化膜からなる素子分離トレンチ16に対しても高い選択性を有することが望ましい。
さらに、Cl2,HBr,O2の混合ガスでフローティングゲートを構成するポリシリコン膜14をエッチングし、その後、HBr,O2の混合ガスでオーバーエッチングを実施する。
本発明では、図2(c)に示すHigh−k膜13の処理にて、フルオロカーボン系ガスであるC48を微少添加しているが、このC48の添加効果について、以下、説明する。
図7に示すように層間絶縁膜であるHigh−k膜13は段差28を有し、フローティングゲート14、および素子分離トレンチ16上に形成されている。このHigh−k段差28をすべて除去した際に、ポリシリコン膜14の残膜量が少ない場合、下地絶縁膜(ゲート酸化膜)15がポリシリコン膜のエッチング中になくなってしまい、シリコン基板17にダメージを与えるパンチスルーという現象が発生し、デバイス性能が大きく劣化してしまう。
図3(b)は、Ar,BCl3,C48ガス流量を、それぞれ、60,60,2ccmに設定し、真空室内の圧力3mTorr,マイクロ波電力1400W,高周波電力70Wにて、High−k膜をすべて除去した時の、コントロールゲートのパターンが密集している密部と、パターンが散在している疎部での、図7のB―B断面形状を表した図である。
この場合、C48ガスの添加効果によりパターンの密部と疎部のポリシリコンの残膜量は、ほぼ等しい(x≒y)が、C48を添加しない場合においては、疎パターン部のポリシリコンのエッチング速度が、密パターン部に対して大きいため、図3(a)のようにポリシリコンの残膜量の疎密差が非常に大きくなり(x>>y)、疎パターン部にて下地絶縁膜(ゲート酸化膜)が無くなるパンチスルーが発生する。
図4は、C48を添加してない場合の、図3の密パターン部であるC−C断面と疎パターン部であるD−D断面のエッチングの進行状況を表した図である。図4に対して、図5は、C48を添加した場合のエッチングの進行状況を表している。
図4に示すC48を添加しない場合、疎部のHigh−k膜21が密部のHigh−k膜20より、速くエッチングされてしまうことにより、図4(b)に示すように縦方向の残膜差22が発生する。この密部のHigh−k膜20をすべて除去する場合、疎部のHigh−k膜21は密部と比べ、早く除去されるため、結果として、図4(c)に示すように、High−k膜であるAl23が無い状態での疎部の下地ポリシリコンのエッチング時間が、密部と比べて長くなってしまうことで、ポリシリコンのエッチング反応が進行しやすくなり、疎部のポリシリコンがエッチングされることで、疎密差26が発生する。
一方、図5に示すC48を添加した場合、High−k表面にCxyなる堆積物が堆積し、エッチングの進行を阻害する方向に働くが、この堆積物の堆積速度も密部に対して疎部の方が大きいため、High−k膜のエッチングの疎密差が改善される。このことにより、図5(b)に示すように、左図の密部との形状差が少ない状態で右図の疎部のエッチングが進行し、図5(c)のように、パターン密部と疎部において形状差のないエッチングが可能となる。ここで、炭素比率が高いフルオロカーボンガス(C48)を添加しているため、C48自体は下層のポリシリコンをエッチングすることがなく、ポリシリコンに対する選択比は低下しない。
さらに、C48の添加にて、図5(c)のように、High−k膜と同じ酸化物である素子分離トレンチ16のシリコン酸化膜が、疎密差なくエッチングされることで、図4(c)に示されるような素子分離トレンチの密部と疎部の形状差25も低減することが可能となる。
図6は、C48ガスの流量を変化させた場合におけるHigh−k膜のエッチング速度の疎密差を表した特性図である。この特性図は、エッチングガスであるBCl3とC48の流量比で表しており、Ar流量,BCl3流量、高周波電力が、それぞれ、60ccm,60ccm,70Wの場合は、BCl3に対するC48の流量比が2%から5%の間において、エッチング速度の疎密差が小さい結果が得られている。ここで、図6に示す疎密差が小さい領域27は、密部のエッチング速度と疎部のエッチング速度の比で、90%から110%の範囲とした。
また、C48の流量比が10%の場合、密部のエッチング速度が疎部よりも速くなる逆マイクロローディング現象が発生したが、ここで、高周波電力を100Wに変更することで、良好な疎密差を得ることができた。同じように、流量比1%の場合は、高周波電力を低下することで、良好な疎密差を得ることができる。
以上のように、高周波電力の適正化により、High−k膜のエッチング速度の疎密差が調整できるが、高周波電力を増加しすぎると下地ポリシリコンのエッチングが抑制できなくなってしまうので、BCl3に対するC48の流量比は、1%から10%の間、好ましくは、2%から5%の間にあることが望ましい。
本一実施例の形態においては、High−k膜としてAl23を例にあげて説明したが、Alxyz(x=1〜3,y=1〜5,z=0〜5),Zrxyz(x=1〜3,y=1〜5,z=0〜5),AlvHfwSixyz(v=0〜3,w=0〜3,x=0〜3,y=1〜5,z=0〜5),Taxyz(x=1〜3,y=1〜5,z=0〜5)等のHigh−k膜のエッチングにおいても本発明を適用することができる。
添加ガスとして使用したC48についても、ポリシリコンのエッチングが進行しにくいC24,C38,C58,C46等の炭素元素の比率が高いフルオロカーボンガスであれば、添加流量と試料台に印加する高周波電力を最適化することで、疎密差を低減することが可能なため、C48に限らず、本発明を適用することができる。
また、本一実施例では、NAND型Flashデバイスのゲート電極の製造工程を例に挙げて説明したが、本発明はこれに限らず、Al23等の金属酸化膜のエッチング加工を伴うSANOS(Silicon Aluminium-Oxide Nitride Oxide Silicon)タイプのFlashデバイスの製造におけるHigh−k膜のエッチング等にも適用することができる。その上、NAND型Flashデバイスのゲート電極の製造工程は本実施の形態に限られることはなく、ハードマスク,タングステンシリサイド膜,ポリシリコン膜,ゲート酸化膜で用いた材料や加工方法についても限られない。
さらに、本一実施例では、マイクロ波ECRプラズマエッチング装置を用いた場合を前提に説明したが、他のプラズマ源でも何等問題はなく、マイクロ波ECRプラズマエッチング装置に限定されるものではない。したがって、マイクロ波以外の誘導型プラズマ装置や平行平板型プラズマ装置等でも本発明を適用することができる。
本発明を適応するプラズマエッチング装置の全体構成図である。 本発明の実施の形態に係るNAND型Flashメモリのゲート電極の製造工程を示す断面図である。 48ガスの添加の有無によるエッチング形状の断面図である。 48ガスを添加しない場合におけるパターン疎部、及び密部のエッチング形状の断面図である。 48ガスを添加した場合におけるパターン疎部、及び密部のエッチング形状の断面図である。 BCl3とC48の流量比に対するエッチング速度の疎密差の関係を表した特性図である。 High−k膜を有するFlashデバイスの構造を説明する断面図である。
符号の説明
1 マグネトロン
2 導波管
3 石英板
4 ソレノイドコイル
5 プラズマ
6 ウェハ
7 直流電源
8 試料台
9 高周波電源
10 ハードマスク
11 タングステンシリサイド膜
12 ポリシリコン膜(コントロールゲート)
13 High−k膜
14 ポリシリコン膜(フローティングゲート)
15 下地絶縁膜(ゲート酸化膜)
16 素子分離トレンチ
17 シリコン基板
18 密部ポリシリコン残膜量
19 疎部ポリシリコン残膜量
20 密部のHigh−k膜
21 疎部のHigh−k膜
22 High−k膜の疎密差
23 密部の素子分離トレンチの削れ量
24 疎部の素子分離トレンチの削れ量
25 素子分離トレンチの削れ量の疎密差
26 ポリシリコンの残膜量の疎密差
27 エッチング速度の疎密差が小さい範囲
28 High−k段差

Claims (6)

  1. 金属と酸素が結合した金属酸化膜をプラズマエッチングする方法において、希ガスとBCl3の混合ガスにフルオロカーボン系ガスを添加することを特徴とするHigh−k膜のドライエッチング方法。
  2. 請求項1記載のHigh−k膜のドライエッチング方法において、前記金属酸化膜を構成する金属が、Al,Hf,Zr,Ta,Siのうち、少なくとも一つ以上の金属を含むことを特徴とするHigh−k膜のドライエッチング方法。
  3. 請求項1記載のHigh−k膜のドライエッチング方法において、前記金属酸化膜が、Al23,HfO2,ZrO2,AlHfO,Ta25のうち、少なくとも一つ以上の積層膜で構成されていることを特徴とするHigh−k膜のドライエッチング方法。
  4. 請求項1記載のHigh−k膜のドライエッチング方法において、前記フルオロカーボン系ガスが、C24,C38,C48,C46,C58のうち、少なくとも一つ以上の混合ガスであることを特徴とするHigh−k膜のドライエッチング方法。
  5. 請求項1記載のHigh−k膜のドライエッチング方法において、前記希ガスが、He,Ne,Ar,Kr,Xeのうち、少なくとも一つ以上の混合ガスであることを特徴とするHigh−k膜のドライエッチング方法。
  6. 請求項1記載のHigh−k膜のドライエッチング方法において、前記BCl3ガスに対するフルオロカーボン系ガスの流量比が2%から5%の混合ガスであることを特徴とするHigh−k膜のドライエッチング方法。
JP2007232157A 2007-09-07 2007-09-07 ドライエッチング方法 Expired - Fee Related JP5297615B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2007232157A JP5297615B2 (ja) 2007-09-07 2007-09-07 ドライエッチング方法
US12/016,434 US20090065479A1 (en) 2007-09-07 2008-01-18 Dry etching method of high-k film
TW097103948A TW200913065A (en) 2007-09-07 2008-02-01 Dry etching method of high-k film
KR1020080015730A KR100927691B1 (ko) 2007-09-07 2008-02-21 High-k막의 드라이 에칭방법
US13/072,904 US20110171833A1 (en) 2007-09-07 2011-03-28 Dry etching method of high-k film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007232157A JP5297615B2 (ja) 2007-09-07 2007-09-07 ドライエッチング方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013116580A Division JP2013225680A (ja) 2013-06-03 2013-06-03 High−k膜のドライエッチング方法

Publications (3)

Publication Number Publication Date
JP2009064991A true JP2009064991A (ja) 2009-03-26
JP2009064991A5 JP2009064991A5 (ja) 2012-03-01
JP5297615B2 JP5297615B2 (ja) 2013-09-25

Family

ID=40430738

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007232157A Expired - Fee Related JP5297615B2 (ja) 2007-09-07 2007-09-07 ドライエッチング方法

Country Status (4)

Country Link
US (2) US20090065479A1 (ja)
JP (1) JP5297615B2 (ja)
KR (1) KR100927691B1 (ja)
TW (1) TW200913065A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011199106A (ja) * 2010-03-23 2011-10-06 Seiko Epson Corp 圧電素子、圧電アクチュエーター、液滴噴射ヘッド及び液滴噴射装置並びに圧電素子の製造方法
JP2018026566A (ja) * 2016-08-10 2018-02-15 東京エレクトロン株式会社 ホウ素含有ガスおよびフッ化水素ガスを使用した原子層エッチング
JP7482427B2 (ja) 2020-09-08 2024-05-14 パナソニックIpマネジメント株式会社 プラズマ処理方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130115778A1 (en) * 2011-11-04 2013-05-09 Applied Materials, Inc. Dry Etch Processes
JP2013131587A (ja) 2011-12-21 2013-07-04 Hitachi High-Technologies Corp プラズマ処理方法
JP6692754B2 (ja) 2014-01-13 2020-05-13 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated 空間的原子層堆積法による、自己整合ダブルパターニング

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5827437A (en) * 1996-05-17 1998-10-27 Lam Research Corporation Multi-step metallization etch
JP2001230382A (ja) * 1999-12-22 2001-08-24 Texas Instr Inc <Ti> 強誘電性コンデンサを形成するための水素を含まない接触エッチング
JP2005175466A (ja) * 2003-11-26 2005-06-30 Air Products & Chemicals Inc 反応器表面から物質を除去するための方法、装置及び混合物
US20050215062A1 (en) * 2004-03-16 2005-09-29 Osamu Miyagawa Method of manufacturing semiconductor device
US7012027B2 (en) * 2004-01-27 2006-03-14 Taiwan Semiconductor Manufacturing Company, Ltd. Zirconium oxide and hafnium oxide etching using halogen containing chemicals
WO2006068235A1 (ja) * 2004-12-24 2006-06-29 Taiyo Nippon Sanso Corporation 半導体処理装置のクリーニング方法およびシリコン基板のエッチング方法
JP2007013206A (ja) * 1999-06-04 2007-01-18 Seiko Epson Corp 強誘電体メモリ素子及びその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10340893A (ja) * 1997-06-09 1998-12-22 Sony Corp 電子薄膜材料のエッチング方法
US6841483B2 (en) * 2001-02-12 2005-01-11 Lam Research Corporation Unique process chemistry for etching organic low-k materials
JP4041373B2 (ja) * 2002-09-20 2008-01-30 リコー光学株式会社 ドライエッチング方法
US6919272B2 (en) * 2003-02-01 2005-07-19 Newport Fab, Llc Method for patterning densely packed metal segments in a semiconductor die and related structure
US6911399B2 (en) * 2003-09-19 2005-06-28 Applied Materials, Inc. Method of controlling critical dimension microloading of photoresist trimming process by selective sidewall polymer deposition

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5827437A (en) * 1996-05-17 1998-10-27 Lam Research Corporation Multi-step metallization etch
JP2007013206A (ja) * 1999-06-04 2007-01-18 Seiko Epson Corp 強誘電体メモリ素子及びその製造方法
JP2001230382A (ja) * 1999-12-22 2001-08-24 Texas Instr Inc <Ti> 強誘電性コンデンサを形成するための水素を含まない接触エッチング
JP2005175466A (ja) * 2003-11-26 2005-06-30 Air Products & Chemicals Inc 反応器表面から物質を除去するための方法、装置及び混合物
US7012027B2 (en) * 2004-01-27 2006-03-14 Taiwan Semiconductor Manufacturing Company, Ltd. Zirconium oxide and hafnium oxide etching using halogen containing chemicals
US20050215062A1 (en) * 2004-03-16 2005-09-29 Osamu Miyagawa Method of manufacturing semiconductor device
WO2006068235A1 (ja) * 2004-12-24 2006-06-29 Taiyo Nippon Sanso Corporation 半導体処理装置のクリーニング方法およびシリコン基板のエッチング方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011199106A (ja) * 2010-03-23 2011-10-06 Seiko Epson Corp 圧電素子、圧電アクチュエーター、液滴噴射ヘッド及び液滴噴射装置並びに圧電素子の製造方法
JP2018026566A (ja) * 2016-08-10 2018-02-15 東京エレクトロン株式会社 ホウ素含有ガスおよびフッ化水素ガスを使用した原子層エッチング
JP7482427B2 (ja) 2020-09-08 2024-05-14 パナソニックIpマネジメント株式会社 プラズマ処理方法

Also Published As

Publication number Publication date
KR100927691B1 (ko) 2009-11-18
US20090065479A1 (en) 2009-03-12
JP5297615B2 (ja) 2013-09-25
US20110171833A1 (en) 2011-07-14
KR20090026014A (ko) 2009-03-11
TW200913065A (en) 2009-03-16

Similar Documents

Publication Publication Date Title
JP4579611B2 (ja) ドライエッチング方法
JP4554461B2 (ja) 半導体装置の製造方法
JP5932599B2 (ja) プラズマエッチング方法
TWI401741B (zh) Plasma etching method
TWI416609B (zh) 電漿處理系統之用於將遮罩底切及凹口減至最少的方法
EP1856717A2 (en) Stabilized photoresist structure for etching process
JP3165047B2 (ja) ポリサイド膜のドライエッチング方法
JP2008192906A (ja) プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体
JP7507095B2 (ja) ドライエッチング方法
JP5297615B2 (ja) ドライエッチング方法
JP2014528642A (ja) エッチング処理条件を回復させる乾式クリーニング方法
JP4849881B2 (ja) プラズマエッチング方法
JP2008021791A (ja) プラズマエッチング方法およびコンピュータ読取可能な記憶媒体
JP4351806B2 (ja) フォトレジストマスクを使用してエッチングするための改良技術
JP3318801B2 (ja) ドライエッチング方法
JP2005268292A (ja) 半導体装置の製造方法
JP2009076711A (ja) 半導体装置の製造方法
JP3950446B2 (ja) 異方性エッチング方法
JP5209859B2 (ja) プラズマエッチング方法
TWI544543B (zh) A manufacturing method of a semiconductor device, and a computer recording medium
US12074009B2 (en) Apparatus for processing a substrate
JPH09116149A (ja) 半導体装置のポリサイドゲート形成方法
CN110571150B (zh) 高深宽比开口的刻蚀方法及半导体器件
JP2004259927A (ja) ドライエッチング方法
JP2013225680A (ja) High−k膜のドライエッチング方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100414

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100414

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120118

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121024

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121030

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130402

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130423

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130521

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130617

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees