Nothing Special   »   [go: up one dir, main page]

JP2009063550A - 半導体センサ装置 - Google Patents

半導体センサ装置 Download PDF

Info

Publication number
JP2009063550A
JP2009063550A JP2007234084A JP2007234084A JP2009063550A JP 2009063550 A JP2009063550 A JP 2009063550A JP 2007234084 A JP2007234084 A JP 2007234084A JP 2007234084 A JP2007234084 A JP 2007234084A JP 2009063550 A JP2009063550 A JP 2009063550A
Authority
JP
Japan
Prior art keywords
sensor element
semiconductor
sensor device
sensor
support frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007234084A
Other languages
English (en)
Other versions
JP2009063550A5 (ja
Inventor
Taro Nishioka
太郎 西岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2007234084A priority Critical patent/JP2009063550A/ja
Publication of JP2009063550A publication Critical patent/JP2009063550A/ja
Publication of JP2009063550A5 publication Critical patent/JP2009063550A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/146Mixed devices
    • H01L2924/1461MEMS
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding

Landscapes

  • Pressure Sensors (AREA)

Abstract

【課題】製造工程を簡素化するために樹脂封止型のパッケージ形態に構成した場合でも、信頼性の低下を抑制することが可能な半導体センサ装置を提供する。
【解決手段】枠体部11と、枠体部11の内側に配置される重り部12と、重り部12を枠体部11に揺動可能に支持する撓み部13とを含み、重り部12の変位量に応じて物理量を検出するセンサ素子10と、上面上に、接着層2を介してセンサ素子10が固定されるリードフレーム1と、少なくとも、センサ素子10を封止する樹脂封止層30とを備え、センサ素子10は、接着層2によって、リードフレーム1の上面から上方に所定の距離だけ離間するように固定されており、接着層2は、センサ素子10の枠体部11とリードフレーム1との間の領域に、平面的に見て、枠体部11に沿った枠状に形成されている。
【選択図】図1

Description

本発明は、半導体センサ装置に関し、特に、センサ素子を備えた半導体センサ装置に関する。
従来、加速度を検出するセンサ素子を備えた半導体センサ装置が知られている(たとえば、特許文献1参照)。
上記特許文献1には、内部にキャビティ(空間部)を有し、下部容器と上部蓋とから構成されるパッケージと、このパッケージのキャビティ内に収納される半導体加速度センサチップ(センサ素子)とを備えた半導体加速度センサ装置(半導体センサ装置)が記載されている。この半導体加速度センサ装置では、パッケージの下部容器は、積層構造を有するセラミックス製の容器から構成されており、半導体加速度センサチップを収納するためのキャビティを有している。また、半導体加速度センサチップは、固定部と、錘部と、錘部を固定部に揺動可能に支持する梁部と、梁部に形成されるピエゾ抵抗素子とを備えており、キャビティの底面に接着剤によって固着されている。そして、半導体加速度センサチップが収納されたキャビティを密閉するように、金属材料からなる上部蓋が、熱硬化性樹脂によって下部容器の上面に固着されている。
また、上記特許文献1に記載の半導体加速度センサ装置では、半導体加速度センサ装置に加速度が加わると、半導体加速度センサチップの錘部が慣性力によって揺動し、これによって、梁部が変形する。このため、梁部に形成されたピエゾ抵抗素子の抵抗値が変化するので、ピエゾ抵抗素子の抵抗値の変化を検出することにより、半導体加速度センサ装置に加わった加速度が検出される。なお、特許文献1に記載の半導体加速度センサ装置では、半導体加速度センサチップがパッケージのキャビティ内に収納されているので、錘部の揺動動作が妨げられるのを抑制することが可能となる。したがって、半導体加速度センサ装置に加わる加速度が正確に検出される。
特開2007−35965号公報
上記特許文献1に記載された従来の半導体加速度センサ装置(半導体センサ装置)では、キャビティを有するパッケージを用いて構成されているため、積層構造を有するセラミックス製の容器からなる下部容器および金属材料からなる上部蓋をそれぞれ形成するとともに、下部容器のキャビティ内に半導体加速度センサチップを固定した後、キャビティを密閉するように熱硬化性樹脂によって下部容器の上面に上部蓋を固着するという工程を経て装置が1つずつ組み立てられる。このため、封止樹脂によって半導体加速度センサチップ(センサ素子)を樹脂封止する樹脂封止型のパッケージ形態に半導体加速度センサ装置(半導体センサ装置)を構成する場合に比べて、半導体加速度センサ装置(半導体センサ装置)の製造工程が煩雑化するという不都合がある。
一方、樹脂封止型のパッケージ形態に半導体加速度センサ装置(半導体センサ装置)を構成した場合には、製造工程(組立工程)を簡素化することが可能であるものの、この場合には、半導体加速度センサチップ(センサ素子)を樹脂封止する際に、錘部の揺動領域に封止樹脂が侵入するという不都合が生じる。このため、錘部の揺動領域に封止樹脂が侵入することによって、錘部の自由な動きが妨げられるので、半導体加速度センサチップ(センサ素子)による加速度の正確な検出が困難になるという不都合がある。これにより、信頼性が低下するという問題がある。
本発明は、上記のような課題を解決するためになされたものであり、本発明の目的は、製造工程を簡素化するために樹脂封止型のパッケージ形態に構成した場合でも、信頼性の低下を抑制することが可能な半導体センサ装置を提供することである。
上記目的を達成するために、この発明の一の局面による半導体センサ装置は、支持枠と、支持枠の内側に配置される構造体と、構造体を支持枠に揺動可能に支持する支持部とを含み、構造体の変位量に応じて物理量を検出するセンサ素子と、上面上に、固定部材を介してセンサ素子が固定される基板と、少なくとも、センサ素子を封止する樹脂封止層とを備え、センサ素子は、固定部材によって、基板の上面から上方に所定の距離だけ離間するように固定されており、固定部材は、センサ素子の支持枠と基板との間の領域に、平面的に見て、支持枠に沿った枠状に形成されている。
この一の局面による半導体センサ装置では、上記のように、センサ素子を、固定部材により基板の上面から上方に所定の距離だけを離間するように固定することによって、センサ素子と基板との間に所定の高さを有する隙間を形成することができる。このため、形成された隙間によって構造体の動き代が確保されるので、センサ素子の構造体が揺動した場合でも、構造体と基板とが接触するのを抑制することができる。これにより、構造体と基板とが接触することに起因して、構造体の自由な動きが妨げられるという不都合が生じるのを抑制することができる。また、固定部材を、センサ素子の支持枠と基板との間の領域に、平面的に見て、支持枠に沿った枠状に形成することによって、センサ素子と基板との間に形成された隙間の入り口部分(支持枠と基板との間の部分)を固定部材で塞ぐことができるので、センサ素子を樹脂封止層で封止した場合でも、センサ素子と基板との間の隙間から、樹脂封止層が構造体の揺動領域に侵入するのを抑制することができる。これにより、センサ素子と基板との間の隙間に樹脂封止層が侵入することによって、隙間に侵入した樹脂封止層と構造体とが接触するのを抑制することができるので、構造体の自由な動きが妨げられるという不都合が生じるのを抑制することができる。したがって、上記のように構成することにより、製造工程を簡素化するために樹脂封止型のパッケージ形態に構成した場合でも、半導体センサ装置に加わる物理量をセンサ素子で正確に検出することが可能となるので、半導体センサ装置の信頼性の低下を抑制することができる。
なお、上記した構成では、固定部材によってセンサ素子を基板の上面から上方に所定の距離だけ離間させることができるので、センサ素子の離間距離を適宜設定することによって、所定の揺動範囲で構造体が揺動するように設定することができる。すなわち、構造体が所定の揺動範囲を超えて揺動した際には、構造体と基板とが接触するように、センサ素子の離間距離を設定することによって、構造体が所定の範囲以上揺動するのを抑制することができる。これにより、構造体が揺動し過ぎることに起因して、センサ素子が破損および損傷するという不都合が生じるのを抑制することができる。したがって、これによっても、半導体センサ装置の信頼性の低下を抑制することができる。
上記一の局面による半導体センサ装置において、好ましくは、固定部材は、少なくとも内周部が、センサ素子の支持枠の内周部よりも大きくなるように形成されている。このように構成すれば、構造体の揺動領域に固定部材が設けられるのを抑制することができるので、センサ素子の構造体が揺動した際に、固定部材と構造体とが接触するのを抑制することができる。これにより、固定部材と構造体とが接触することに起因して、構造体の自由な動きが妨げられるという不都合が生じるのを抑制することができる。
上記一の局面による半導体センサ装置において、好ましくは、固定部材は、所定の厚みを有するダイボンドフィルムから構成されている。このように構成すれば、センサ素子と基板との間の距離(離間距離)を精度よく制御することができる。
上記一の局面による半導体センサ装置において、固定部材は、ダイボンドペーストから構成されていてもよい。
上記一の局面による半導体センサ装置において、好ましくは、突起電極を含み、突起電極を介して、センサ素子と電気的に接続される半導体素子をさらに備え、半導体素子は、センサ素子の上面上に、少なくとも、センサ素子の構造体および支持部を覆うように配置されている。このように構成すれば、センサ素子の上面側を半導体素子で保護することができるので、樹脂封止層によってセンサ素子を封止した際に、センサ素子が破損および損傷するのを抑制することができる。また、半導体素子は、センサ素子の上面上に、突起電極を介してセンサ素子と電気的に接続されているので、突起電極により、半導体素子とセンサ素子との間に所定の高さを有する隙間を形成することができる。この隙間によって構造体の動き代が確保されるので、センサ素子の構造体が揺動した際に、構造体と半導体素子とが接触するのを抑制することができる。これにより、構造体と半導体素子とが接触することに起因して、構造体の自由な動きが妨げられるという不都合が生じるのを抑制することができる。
この場合において、好ましくは、半導体素子は、複数の金属バンプをさらに含み、センサ素子の支持枠と半導体素子との間の領域に、複数の金属バンプが連なるように形成されている。このように構成すれば、センサ素子と半導体素子との間に形成された隙間の入り口部分(支持枠と半導体基板との間の部分)を複数の金属バンプで塞ぐことができるので、センサ素子を樹脂封止層で封止した場合でも、センサ素子の支持枠と半導体素子との間の隙間から、樹脂封止層が構造体の揺動領域に侵入するのを抑制することができる。これにより、センサ素子の支持枠と半導体素子との間の隙間に樹脂封止層が侵入することによって、センサ素子の構造体が揺動した際に、樹脂封止層と構造体とが接触するのを抑制することができる。
上記複数の金属バンプを備えた構成において、好ましくは、複数の金属バンプの各々は、突起電極と同じ材料から構成されている。このように構成すれば、半導体素子の突起電極の形成工程と同一工程で複数の金属バンプを形成することができるので、樹脂封止層が構造体の揺動領域に侵入するのを抑制するために、複数の金属バンプをセンサ素子の支持枠と半導体素子との間の領域に形成したとしても、製造工数が増加するのを抑制することができる。これにより、製造工程が煩雑化するのを抑制することができる。
上記一の局面による半導体センサ装置において、好ましくは、センサ素子が樹脂封止層で封止されることによって、QFN型またはBGA型のパッケージ形態に構成されている。このように構成すれば、センサ素子の素子特性の低下を抑制しながら、実装面積の小さい半導体センサ装置を得ることができる。
以上のように、本発明によれば、製造工程を簡素化するために樹脂封止型のパッケージ形態に構成した場合でも、信頼性の低下を抑制することが可能な半導体センサ装置を容易に得ることができる。
以下、本発明を具体化した実施形態を、図面を参照して詳細に説明する。
(第1実施形態)
図1は、本発明の第1の実施形態にかかる半導体センサ装置の断面図である。図2は、図1に示した本発明の第1の実施形態にかかる半導体センサ装置の概略斜視図である。図3は、図1示した本発明の第1の実施形態にかかる半導体センサ装置の概略平面図である。図4〜図7は、図1に示した本発明の第1の実施形態にかかる半導体センサ装置の構造を説明するための図である。まず、図1〜図7を参照して、本発明の第1の実施形態にかかる半導体センサ装置の構造について説明する。
本発明の第1の実施形態にかかる半導体センサ装置は、図1に示すように、製造工程を簡素化することが可能な樹脂封止型パッケージ(QFN(Quad Flat Non−Leaded Package)に構成されている。具体的には、第1の実施形態にかかる半導体センサ装置は、リードフレーム1と、リードフレーム1に装着されるセンサ素子10と、センサ素子10の上面上に実装される制御回路素子20と、センサ素子10および制御回路素子20を封止する樹脂封止層30とを備えている。リードフレーム1は、たとえば、燐青銅や無酸素銅などの銅系(銅またはその合金)材料などからなる金属板によって構成されており、ダイパッド1aと、ダイパッド1aから分離された複数のリード端子1bとを含んでいる。複数のリード端子1bの各々は、ボンディングワイヤ4を介して、センサ素子10と電気的に接続されている。なお、ダイパッド1aは、本発明の「基板」の一例であり、制御回路素子20は、本発明の「半導体素子」の一例である。
第1の実施形態では、図1に示すように、センサ素子10および制御回路素子20は、樹脂封止層30によって樹脂封止されている。この樹脂封止層30は、エポキシ樹脂などの熱硬化性樹脂によって構成されており、トランスファー成形法などによって、センサ素子10および制御回路素子20を封止するように形成される。
また、センサ素子10は、3軸方向の加速度を検出可能なピエゾ抵抗型の加速度センサ素子から構成されている。具体的には、図4および図5に示すように、センサ素子10は、枠体部11と、枠体部11の内側に配置される重り部12と、重り部12の四方から所定の方向に延びるとともに、重り部12を枠体部11に揺動自在に支持する4つの撓み部13とを備えている。なお、枠体部11は、本発明の「支持枠」の一例であり、重り部12は、本発明の「構造体」の一例である。また、撓み部13は、本発明の「支持部」の一例である。
センサ素子10の重り部12は、図4〜図7に示すように、4つの撓み部13を介して枠体部11に支持された直方体状のコア部12aと、平面的に見て、コア部12aの四隅の各々に一体的に連結された直方体状の4つの付随部12bとを含んでいる。また、付随部12bの各々と、枠体部11および撓み部13との間には、隙間部14が設けられている。この隙間部14は、加速度を受けて重り部12が揺動した際に、付随部12bが枠体部11や撓み部13と接触しない程度の大きさに構成されている。
4つの撓み部13の各々の表面には、ピエゾ抵抗素子15が形成されている。このピエゾ抵抗素子15は、外力(応力)が加わると抵抗値が変化する素子であり、加速度を受けて重り部12が揺動した際の撓み部13の変位を抵抗値の変化として検出する。すなわち、ピエゾ抵抗型の加速度センサ素子であるセンサ素子10では、加速度が加わると、その加速度によって重り部12が揺動し、重り部12を支持している撓み部13が変形する。そして、撓み部13が変形することによって、撓み部13に形成されているピエゾ抵抗素子15に応力が加わり、ピエゾ抵抗素子15の抵抗値が変化する。この抵抗値の変化を電気信号として検出することにより、半導体センサ装置に加わった加速度が検出される。なお、上記したセンサ素子10は、半導体プロセス技術を応用した微細加工技術(MEMS(Micro Electro Mechanical Systems)技術)を用いて形成することができる。
センサ素子10は、図1および図2に示すように、リードフレーム1のダイパッド1aの上面上に、接着層2を介して固定されている。第1の実施形態では、センサ素子10は、接着層2によって、ダイパッド1aの上面から上方に所定の距離だけ離間するように固定されており、図1に示すように、ダイパッド1aとセンサ素子10との間には、約50μm〜約100μmの高さを有する隙間部3が形成されている。この隙間部3を設けることによって、センサ素子10の重り部12の動き代が確保されるので、センサ素子10の重り部12が揺動した場合でも、重り部12とダイパッド1aとが接触するのを抑制することが可能となる。これにより、重り部12とダイパッド1aとが接触することに起因して、重り部12の自由な動きが妨げられるという不都合が生じるのを抑制することができる。なお、接着層2は、本発明の「固定部材」の一例である。
また、第1の実施形態では、接着層2によって、隙間部3の高さを所定の距離に設定することができるので、重り部12が、所定の揺動範囲内で揺動するように、隙間部3の高さを適宜設定することができる。すなわち、重り部12が、所定の揺動範囲内で揺動する場合には、重り部12とダイパッド1aとが接触することなく、自由に動くことができるとともに、重り部12が、所定の揺動範囲を超えて揺動した場合には、重り部12とダイパッド1aとが接触するように、隙間部3の高さを設定することによって、重り部12が所定の範囲以上に揺動するのを抑制することができる。これにより、重り部12が揺動し過ぎることに起因して、センサ素子10が破損および損傷するという不都合が生じることを抑制できる。なお、第1の実施形態では、接着層2として、エポキシ樹脂から構成される厚さ50μmのダイボンドフィルムを用いることによって、隙間部の高さを約50μmとした。
また、接着層2は、図3に示すように、センサ素子10の枠体部11とダイパッド1aとの間の領域に、平面的に見て、枠体部11に沿った枠状に形成されているとともに、接着層2の内周部が、平面的に見て、センサ素子10の枠体部11の内周部よりも大きくなるように形成されている。このように接着層2を形成することによって、重り部12の揺動領域に接着層2が設けられるのを抑制することができるので、センサ素子10の重り部12が揺動した際に、接着層2と重り部12とが接触するのを抑制することができる。これにより、接着層2と重り部12とが接触することに起因して、重り部12の自由な動きが妨げられるという不都合が生じるのを抑制することができる。
また、図1に示すように、接着層2によって、センサ素子10とダイパッド1aとの間に形成された隙間部3の入り口部分を塞ぐことができるので、樹脂封止層30で封止した場合でも、センサ素子10とダイパッド1aとの間に、樹脂封止層が侵入することを抑制できる。すなわち、重り部12の揺動領域であるセンサ素子10とダイパッド1aとの間の隙間部3に、樹脂封止層30が侵入するのを抑制することができるので、センサ素子10の重り部12が揺動した場合でも、樹脂封止層30と重り部12とが接触するのを抑制することができる。これにより、樹脂封止層30と重り部12とが接触することに起因して、重り部12の自由な動きが妨げられるという不都合が生じるのを抑制することができる。
制御回路素子20は、センサ素子10によって検出された電気信号を、増幅・補正するとともに、電気信号を、加速度に比例した電圧として出力する機能を有している。第1の実施形態では、制御回路素子20は、図1および図2に示すように、センサ素子10の上面上に、フリップチップ実装されている。具体的には、図1および図3に示すように、一方の主面(回路が形成されている面)の四隅にAuバンプからなる突起電極21が形成されおり、この突起電極21とセンサ素子10の電極パッド(図示せず)とが電気的に接続するように、センサ素子10の上面上に、制御回路素子20が固定されている。また、図3および図4に示すように、制御回路素子20は、センサ素子10の開口よりも大きい平面積に構成されており、枠体部11の開口(重り部12および撓み部13および隙間部14)を覆うように、センサ素子10の上面上に固定されている。これにより、センサ素子10の重り部12および撓み部13は、制御回路素子20によって、保護される。
また、センサ素子10の上面と制御回路素子20との間には、図1に示すように、突起電極21によって、約20μm〜約100μmの高さを有する隙間部22が形成されている。この隙間部22によって、センサ素子10の重り部12の動き代が確保されるので、センサ素子10の重り部12が揺動した場合でも、重り部12と制御回路素子20とが接触するのを抑制することが可能となる。これにより、重り部12と制御回路素子20とが接触することに起因して、重り部12の自由な動きが妨げられるという不都合が生じるのを抑制することができる。
また、図2および図3に示すように、制御回路素子20の外周部には、全周にわたって樹脂部材23が形成されている。このように、樹脂部材23を形成しているので、センサ素子10および制御回路素子20を樹脂封止層30によって樹脂封止した場合でも、センサ素子10と制御回路素子20との間に形成された隙間部22に、樹脂封止層30が侵入するのを制御することができる。これにより、隙間部22に侵入した樹脂封止層30とセンサ素子10の重り部12とが接触するのを抑制することができるので、重り部12と樹脂封止層30とが接触することに起因して、重り部12の自由な動きが妨げられるという不都合が生じるのを抑制することができる。なお、第1の実施形態では、樹脂部材23として、樹脂部材23を制御回路素子20の外周部に注入する際の加工温度(約80℃〜約90℃)における粘度が比較的高い熱硬化性樹脂が好適に用いられる。このような熱硬化性樹脂としては、たとえば、エポキシ樹脂などが挙げられる。上記のような特性を有する樹脂部材23は、加工温度(約80℃〜約90℃)における粘度が比較的高いため、樹脂部材23を制御回路素子20の外周部に注入する際に、隙間部22に、樹脂部材23が侵入するのを抑制することができる。
第1の実施形態では、上述のように、センサ素子10の重り部12および撓み部13は、制御回路素子20によって保護されているので、樹脂封止層30でセンサ素子を封止した場合でも、樹脂封止層30によって、センサ素子10の重り部12の揺動動作が妨げられるという不都合が生じるのを抑制することができる。これにより、センサ素子10の素子特性が低下するのを抑制することができる。
また、第1の実施形態では、制御回路素子20を、センサ素子10の上面上に、重り部12および撓み部13を覆うようにフリップチップ実装することによって、容易に、制御回路素子20とセンサ素子10とを互いに電気的に接続することができるとともに、制御回路素子20によって、容易に、センサ素子10の重り部12および撓み部13を保護することができる。
また、第1の実施形態では、センサ素子10を、重り部12の変位量に応じて加速度を検出するピエゾ抵抗型の半導体加速度センサ素子に構成することによって、センサ素子10を静電容量型の加速度センサ素子から構成する場合に比べて、容易に、センサ素子10を小型化することができる。これにより、センサ素子10の素子特性の低下を抑制しながら、半導体センサ装置の小型化を図ることができる。
また、第1の実施形態では、半導体センサ装置をQFN型のパッケージ形態に構成することによって、センサ素子10の素子特性の低下を抑制しながら、実装面積の小さい半導体センサ装置を得ることができる。
(第2の実施形態)
図8は、本発明の第2の実施形態にかかる半導体センサ装置の断面図である。図9は、図8に示した本発明の第2の実施形態にかかる半導体センサ装置の概略斜視図である。図10は、図8に示した本発明の第2の実施形態にかかる半導体センサ装置の概略平面図である。次に、図8〜図10を参照して、本発明の第2の実施形態にかかる半導体センサ装置について説明する。なお、第2の実施形態において、上記第1の実施形態と同様の構成要素については同じ符号を付すとともに、その説明を省略する。
第2の実施形態では、制御回路素子20は、図8および図10に示すように、センサ素子10の上面上に、フリップチップ実装されている。具体的には、図8および図10に示すように、制御回路素子20の主面の四隅にAuバンプからなる突起電極21が形成されおり、この突起電極21とセンサ素子10の電極パッド(図示せず)とが電気的に接続するように、センサ素子10の上面上に、制御回路素子20が固定されている。
さらに、第2の実施形態では、センサ素子10と制御回路素子20との間の領域に、複数の金属バンプ24が形成されている。この複数の金属バンプ24は、図10に示すように、センサ素子10の枠体部11と制御回路素子20との間の領域において、互いに連なるように形成されている。このように、突起電極21および複数の金属バンプ24を形成することによって、センサ素子10と制御回路素子20との間には、図8に示すように、約20μm〜約100μmの高さを有する隙間部25が形成される。第2の実施形態では、この隙間部25によって、センサ素子10の重り部12の動き代が確保されるので、センサ素子10の重り部12が揺動した場合でも、重り部12と制御回路素子20とが接触するのを抑制することが可能となる。これにより、重り部12と制御回路素子20とが接触することに起因して、重り部12の自由な動きが妨げられるという不都合が生じるのを抑制することができる。
また、複数の金属バンプ24は、図10に示すように、4つの突起電極21の外側の領域に、平面的に見て、制御回路素子20の外周部に沿った枠状に形成されている。このように、複数の金属バンプ24を、制御回路素子20の外周部に沿って枠状に連なるように形成することによって、センサ素子10と制御回路素子20との間の隙間部25の入り口部分を塞ぐことができるので、センサ素子10を封止樹脂層で封止した場合でも、隙間部25、すなわち、センサ素子10の枠体部11と制御回路素子20との間の重り部12の揺動領域に、樹脂封止層30が侵入するのを抑制することができる。これにより、センサ素子10の重り部12の動き代を確保することができるので、センサ素子10の重り部が揺動する際に、樹脂封止層30と重り部12とが接触するのを抑制することができる。
なお、第2の実施形態では、金属バンプ24は、突起電極21と同様に、Auバンプを用いた。このように、金属バンプ24に、突起電極21と同じAuバンプを用いることによって、突起電極21の形成工程と同一工程で複数の金属バンプ24を形成することができるので、センサ素子10の枠体部11と制御回路素子20との間の領域に、複数の金属バンプ24を形成したとしても、製造工数が増加するのを抑制することができる。これにより、製造工程が煩雑化するのを抑制することができる。
また、上述した第2の実施形態のその他の構成は、上記第1の実施形態と同様である。
今回開示された実施形態は、すべての点で例示であって制限的なものでないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内での全ての変更が含まれる。
たとえば、上記第1および第2の実施形態では、半導体センサ装置をQFN型のパッケージ形態に構成した例を示したが、本発明はこれに限らず、半導体センサ装置をQFN型以外のBGA(Ball Grid Array)型のパッケージ形態に構成してもよい。また、QFN型およびBGA型以外のパッケージ形態にしてもよい。
また、上記第1および第2の実施形態では、制御回路素子によってセンサ素子を保護するように構成した例を示したが、本発明はこれに限らず、制御回路素子以外の保護部材を用いることによって、センサ素子を保護する構成としてもよい。
また、上記第1および第2の実施形態では、センサ素子を、ピエゾ抵抗型の加速度センサ素子に構成した例を示したが、本発明はこれに限らず、ピエゾ抵抗型以外の加速度センサ素子に構成してもよい。たとえば、センサ素子を、静電容量型の加速度センサ素子に構成してもよい。
また、上記第1および第2の実施形態では、3軸方向の加速度を検出するセンサ素子を用いた例を示したが、本発明はこれに限らず、1軸方向または2軸方向の加速度を検出するセンサ素子を用いてもよい。
また、上記第1および第2の実施形態では、エポキシ樹脂から構成されるダイボンドフィルムを用いた例を示したが、本発明はこれに限らず、エポキシ樹脂以外の樹脂から構成されるダイボンドフィルムを用いてもよい。エポキシ樹脂以外の樹脂としては、たとえば、ポリイミド樹脂、ポリウレタン系樹脂などが挙げられる。あるいは、導電性のダイボンドフィルムを用いてもよい。また、ダイボンドフィルムの代わりに、ダイボンドペーストを用いてもよい。ダイボンドペーストとしては、たとえば、銀ペーストなどが挙げられる。
また、上記第2の実施形態では、複数の金属バンプにAuバンプを用いた例を示したが、本発明はこれに限らず、Auバンプ以外の金属バンプを用いてもよい。
は、本発明の第1実施形態にかかる半導体センサ装置の断面図である。 は、図1に示した本発明の第1の実施形態にかかる半導体センサ装置の概略斜視図である。 は、図1示した本発明の第1の実施形態にかかる半導体センサ装置の概略平面図である。 は、図1に示した本発明の第1実施形態にかかる半導体センサ装置のセンサ素子および制御回路素子の分解斜視図である。 は、図1示した本発明の第1の実施形態にかかる半導体センサ装置のセンサ素子および制御回路素子の平面図である。 は、図5の100−100線に沿った断面図である。 は、図5の200−200線に沿った断面図である。 は、本発明の第2実施形態にかかる半導体センサ装置の断面図である。 は、図8に示した本発明の第2実施形態にかかる半導体センサ装置の概略斜視図である。 は、図8に示した本発明の第2実施形態にかかる半導体センサ装置の概略平面図である。
符号の説明
1 リードフレーム
1a ダイパッド(基板)
1b リード端子
2 接着層(固定部材)
3、22、25 隙間部
4 ボンディングワイヤ
10 センサ素子
11 枠体部(支持枠)
12 重り部(構造体)
12a コア部
12b 付随部
13 撓み部(支持部)
14 隙間部
15 ピエゾ抵抗素子
20 制御回路素子(半導体素子)
21 突起電極
23 樹脂部材
24 金属バンプ
30 封止樹脂層

Claims (9)

  1. 支持枠と、前記支持枠の内側に配置される構造体と、前記構造体を前記支持枠に揺動可能に支持する支持部とを含み、前記構造体の変位量に応じて物理量を検出するセンサ素子と、
    上面上に、固定部材を介して前記センサ素子が固定される基板と、
    少なくとも、前記センサ素子を封止する樹脂封止層とを備え、
    前記センサ素子は、前記固定部材によって、前記基板の上面から上方に所定の距離だけ離間するように固定されており、
    前記固定部材は、前記センサ素子の前記支持枠と前記基板との間の領域に、平面的に見て、前記支持枠に沿った枠状に形成されていることを特徴とする、半導体センサ装置。
  2. 前記固定部材は、少なくとも内周部が、前記センサ素子の前記支持枠の内周部よりも大きくなるように形成されていることを特徴とする、請求項1に記載の半導体センサ装置。
  3. 前記固定部材は、所定の厚みを有するダイボンドフィルムから構成されていることを特徴とする、請求項1または2に記載の半導体センサ装置。
  4. 前記固定部材は、ダイボンドペーストから構成されていることを特徴とする、請求項1または2に記載の半導体センサ装置。
  5. 突起電極を含み、前記突起電極を介して、前記センサ素子と電気的に接続される半導体素子をさらに備え、
    前記半導体素子は、前記センサ素子の上面上に、少なくとも、前記センサ素子の前記構造体および前記支持部を覆うように配置されていることを特徴とする、請求項1〜4のいずれか1項に記載の半導体センサ装置。
  6. 前記半導体素子は、複数の金属バンプをさらに含み、
    前記センサ素子の前記支持枠と前記半導体素子との間の領域に、前記複数の金属バンプが連なるように形成されていることを特徴とする、請求項5に記載の半導体センサ装置。
  7. 前記複数の金属バンプは、平面的に見て、前記半導体素子の外周部に沿った枠状に形成されていることを特徴とする、請求項6に記載の半導体センサ装置。
  8. 前記複数の金属バンプの各々は、前記突起電極と同じ材料から構成されていることを特徴とする、請求項5〜7のいずれか1項に記載の半導体センサ装置。
  9. 前記センサ素子が前記樹脂封止層で封止されることによって、QFN型またはBGA型のパッケージ形態に構成されていることを特徴とする、請求項1〜8のいずれか1項に記載の半導体センサ装置。
JP2007234084A 2007-09-10 2007-09-10 半導体センサ装置 Pending JP2009063550A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007234084A JP2009063550A (ja) 2007-09-10 2007-09-10 半導体センサ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007234084A JP2009063550A (ja) 2007-09-10 2007-09-10 半導体センサ装置

Publications (2)

Publication Number Publication Date
JP2009063550A true JP2009063550A (ja) 2009-03-26
JP2009063550A5 JP2009063550A5 (ja) 2010-10-07

Family

ID=40558237

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007234084A Pending JP2009063550A (ja) 2007-09-10 2007-09-10 半導体センサ装置

Country Status (1)

Country Link
JP (1) JP2009063550A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014042055A1 (ja) * 2012-09-13 2014-03-20 アルプス電気株式会社 半導体装置
WO2014178163A1 (ja) * 2013-05-01 2014-11-06 ソニー株式会社 センサデバイス及び電子機器

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0989925A (ja) * 1995-09-21 1997-04-04 Fuji Electric Co Ltd 半導体加速度センサ
JPH10253654A (ja) * 1997-03-11 1998-09-25 Fujitsu Ten Ltd 加速度センサの実装構造
JP2001183389A (ja) * 1999-12-22 2001-07-06 Matsushita Electric Works Ltd マイクロセンサモジュールの実装構造および実装方法
JP2001227902A (ja) * 2000-02-16 2001-08-24 Mitsubishi Electric Corp 半導体装置
JP2001235485A (ja) * 2000-02-25 2001-08-31 Mitsubishi Electric Corp 加速度センサ
JP2004209585A (ja) * 2002-12-27 2004-07-29 Shinko Electric Ind Co Ltd 電子デバイス及びその製造方法
JP2004525357A (ja) * 2001-01-10 2004-08-19 シルバーブルック リサーチ ピーティワイ リミテッド ウエハスケールで設けられるキャップによって保護される加速度計
JP2005140720A (ja) * 2003-11-10 2005-06-02 Oki Electric Ind Co Ltd 加速度センサ
JP2005277387A (ja) * 2004-02-24 2005-10-06 Nippon Mektron Ltd 多層フレキシブル回路基板およびその製造方法
JP2006179607A (ja) * 2004-12-21 2006-07-06 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2007017199A (ja) * 2005-07-05 2007-01-25 Sharp Corp チップスケールパッケージおよびその製造方法
JP2007048994A (ja) * 2005-08-11 2007-02-22 Akita Denshi Systems:Kk 半導体装置及びその製造方法
JP2007059787A (ja) * 2005-08-26 2007-03-08 Sumitomo Bakelite Co Ltd 半導体用接着フィルム及びこれを用いた半導体装置

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0989925A (ja) * 1995-09-21 1997-04-04 Fuji Electric Co Ltd 半導体加速度センサ
JPH10253654A (ja) * 1997-03-11 1998-09-25 Fujitsu Ten Ltd 加速度センサの実装構造
JP2001183389A (ja) * 1999-12-22 2001-07-06 Matsushita Electric Works Ltd マイクロセンサモジュールの実装構造および実装方法
JP2001227902A (ja) * 2000-02-16 2001-08-24 Mitsubishi Electric Corp 半導体装置
JP2001235485A (ja) * 2000-02-25 2001-08-31 Mitsubishi Electric Corp 加速度センサ
JP2004525357A (ja) * 2001-01-10 2004-08-19 シルバーブルック リサーチ ピーティワイ リミテッド ウエハスケールで設けられるキャップによって保護される加速度計
JP2004209585A (ja) * 2002-12-27 2004-07-29 Shinko Electric Ind Co Ltd 電子デバイス及びその製造方法
JP2005140720A (ja) * 2003-11-10 2005-06-02 Oki Electric Ind Co Ltd 加速度センサ
JP2005277387A (ja) * 2004-02-24 2005-10-06 Nippon Mektron Ltd 多層フレキシブル回路基板およびその製造方法
JP2006179607A (ja) * 2004-12-21 2006-07-06 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2007017199A (ja) * 2005-07-05 2007-01-25 Sharp Corp チップスケールパッケージおよびその製造方法
JP2007048994A (ja) * 2005-08-11 2007-02-22 Akita Denshi Systems:Kk 半導体装置及びその製造方法
JP2007059787A (ja) * 2005-08-26 2007-03-08 Sumitomo Bakelite Co Ltd 半導体用接着フィルム及びこれを用いた半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014042055A1 (ja) * 2012-09-13 2014-03-20 アルプス電気株式会社 半導体装置
JP5859133B2 (ja) * 2012-09-13 2016-02-10 アルプス電気株式会社 半導体装置
JPWO2014042055A1 (ja) * 2012-09-13 2016-08-18 アルプス電気株式会社 半導体装置
WO2014178163A1 (ja) * 2013-05-01 2014-11-06 ソニー株式会社 センサデバイス及び電子機器
US9666787B2 (en) 2013-05-01 2017-05-30 Sony Corporation Sensor device and electronic apparatus

Similar Documents

Publication Publication Date Title
US9209121B2 (en) Double-sided package
WO2011062242A1 (ja) センサデバイス及びその製造方法
US8493748B2 (en) Packaging system with hollow package and method for the same
US9731959B2 (en) Integrated device packages having a MEMS die sealed in a cavity by a processor die and method of manufacturing the same
JP4291858B2 (ja) 傾斜位置センサ、傾斜位置センサの製造方法
US20200266151A1 (en) Electronic package structure
JP5130845B2 (ja) センサーパッケージおよびその製造方法
JP2009076588A (ja) センサーパッケージとその製造方法
US9964560B2 (en) Transfer mold type sensor device
JP2009063550A (ja) 半導体センサ装置
JP5172254B2 (ja) 半導体装置
JP5742170B2 (ja) Memsデバイス、その製造方法、及びそれを有する半導体装置
JPWO2007020701A1 (ja) 加速度センサ装置
JP2009063551A (ja) 半導体センサ装置
JP2008113009A (ja) 外部コンタクトを有する電気的構成エレメント
JP5943107B2 (ja) センサデバイス及びその製造方法
TWI663692B (zh) Pressure sensor package structure
JP2008082903A (ja) センサモジュール
JP2009070894A5 (ja)
JP2009063550A5 (ja)
JP6273189B2 (ja) センサパッケージ
JP6476036B2 (ja) 圧力センサ
JP6416704B2 (ja) 樹脂封止型センサ装置
JP5936903B2 (ja) 加速度信号処理装置および電子デバイス
JP2016170100A (ja) シリコン配線埋め込みガラス基板およびそれを用いたセンサ

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100820

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100820

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111018

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120515

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120717

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121211