JP2009060463A - 画像読取装置 - Google Patents

Abstract

【課題】原稿から高解像度の画像データを読み取る処理を高速に行なうことが可能な画像読取装置を提供することにある。
【解決手段】制御部１は、高解像度での読み取りが選択されているか、低解像度での読み取りが選択されているかに応じた制御信号を画像読取部７へ入力し、第１遅延回路２７Ｒ１，２７Ｇ１，２７Ｂ１及び第２遅延回路２７Ｒ２，２７Ｇ２，２７Ｂ２は、入力された制御信号に従った時間、第１ＣＣＤラインセンサ２６Ｒ１，２６Ｇ１，２６Ｂ１及び第２ＣＣＤラインセンサ２６Ｒ２，２６Ｇ２，２６Ｂ２によって取得された画像データを保持した後、加算器８０Ｒ，８０Ｇ，８０Ｂへ出力する。加算器８０Ｒ，８０Ｇ，８０Ｂは、第１ＣＣＤラインセンサ２６Ｒ１，２６Ｇ１，２６Ｂ１によって取得された画像データと、第２ＣＣＤラインセンサ２６Ｒ２，２６Ｇ２，２６Ｂ２によって取得された画像データとを加算してカラーの画像データを生成する。
【選択図】図３

Description

本発明は、原稿から高解像度の画像データを読み取る処理を高速に行なうことが可能な画像読取装置に関する。

特許文献１には、原稿に対して相対的に移動する移動方向（副走査方向）に対して直交する方向（主走査方向）に複数の検出素子が配置されたラインセンサを、副走査方向に複数列に並んで設けてあり、時間差を設けて原稿上の同じ位置を異なるラインセンサで読み取り、各ラインセンサからの出力を合成することによって高解像度の画像データを取得できるタイムディレイ積分型の画像読取装置が開示されている。このような構成の装置では、短い読取時間であってもＳ／Ｎが良く解像度の高い画像データを取得することができる。
国際公開第２００３／０６１２７１号パンフレット

しかしながら、このような構成の画像読取装置では、副走査方向の解像度が、副走査方向に並設されるラインセンサ間の間隔に依存するため、ラインセンサ間の間隔よりも細かい間隔で読み取りを行なうことはできないという問題を有する。即ち、ラインセンサ間の間隔によって規定される解像度よりも高い解像度を得る場合、各ラインセンサからの出力を合成して画像データを取得することができないので、１つのラインセンサからの出力に基づいて画像データを生成するしかない。また、１つのラインセンサからの出力に基づいて画像データを生成するので、１つのラインセンサによる１ラインの画像データの読取時間（電荷蓄積時間）を十分に確保するために、ラインセンサ間の間隔に従った解像度での読取時よりも原稿の搬送速度を下げる必要があり、読取処理の高速化が困難であるという問題を有する。

本発明は斯かる事情に鑑みてなされたものであり、その目的とするところは、高解像度で原稿を読み取る場合であっても読取速度を下げる必要がないので、高解像度の画像データを高速に読み取ることが可能な画像読取装置を提供することにある。

本発明に係る画像読取装置は、原稿に対して相対的に移動する複数の画像読取部を備え、それぞれは、移動方向（副走査方向）に対して直交する方向（主走査方向）を長手方向とする領域を読み取って画像データを取得する。また、画像読取部のそれぞれは、副走査方向に所定距離を隔てた位置がそれぞれ読取位置となるように配置されており、原稿を読み取る際の解像度に基づいて読取位置を副走査方向に順次変更しながら画像データを取得する。更に、画像読取装置は、画像読取部のそれぞれが同一の読取位置からそれぞれ取得した画像データを合成し、原稿から読み取った画像データとする。

本発明では、複数の画像読取部により読み取った画像データを合成するので、複数の画像読取部のそれぞれの読取位置の副走査方向における間隔よりも細かい間隔で読み取りを行なう高解像度での読取処理においても、画像読取部のそれぞれの読取位置間の間隔によって規定される解像度（低解像度）で原稿を読み取る場合と比較して、原稿とそれぞれの画像読取部との相対的な移動速度を下げる必要がない。従って、高解像度での読取処理を行なう場合であっても、低解像度で原稿を読み取る場合と同程度の読取時間で画像データを取得することができ、原稿読取効率の高い画像読取装置を実現することができる。

以下に、本発明に係る画像読取装置をその実施形態であるスキャナ装置を示す図面に基づいて具体的に説明する。図１は本発明の画像読取装置を適用したスキャナ装置の構成例を示すブロック図である。本実施形態のスキャナ装置１００は、制御部１、ＲＯＭ２、ＲＡＭ３、操作部４、表示部５、原稿搬送部６、画像読取部７、画像処理部８、画像メモリ９、外部インタフェース１０等を備え、これらのハードウェア各部はバス１ａを介して相互に接続されている。

制御部１は、ＣＰＵ（Central Processing Unit ）又はＭＰＵ（Micro Processor Unit）等により構成されており、ＲＯＭ２に予め記憶してある制御プログラムを適宜ＲＡＭ３に読み出して実行すると共に、上述したハードウェア各部の動作を制御する。ＲＯＭ２には、スキャナ装置１００を本発明の画像読取装置として動作させるために必要な種々の制御プログラムが予め格納されている。ＲＡＭ３はＳＲＡＭ、ＤＲＡＭ又はフラッシュメモリ等で構成されており、制御部１による制御プログラムの実行時に発生する種々のデータを一時的に記憶する。

操作部４は、ユーザがスキャナ装置１００を操作するために必要な各種の操作キーを備えており、スキャナ装置１００が行なう処理における設定値の入力、処理の実行開始指示等を受け付ける。本実施形態では、操作部（受付部）４は、例えば、スキャナ装置１００が原稿を読み取って画像データを取得する読取処理の際の解像度、具体的には、高解像度又は低解像度の選択を受け付ける。ユーザにより各操作キーが操作された場合、操作部４は操作された操作キーに対応した制御信号を制御部１へ送出し、制御部１は操作部４から取得した制御信号に対応した処理を実行する。

表示部５は、例えば液晶ディスプレイであり、制御部１からの指示に従って、スキャナ装置１００の動作状態、操作部４を介して入力された各種の情報、ユーザに対して通知すべき情報等を表示する。

原稿搬送部６は、所定の原稿トレイ１６（図２参照）上に積層された原稿を１枚ずつ分離して取り込み所定の読取位置まで搬送する。
画像読取部７は、例えばＣＣＤ（Charge Coupled Device）を利用したスキャナにより構成されており、原稿搬送部６によって読取位置まで搬送された原稿に記録されている画像を走査してアナログの画像データを読み取り、読み取った画像データを画像処理部８へ送出する。

画像処理部８は、例えばＡ／Ｄ変換器（図示せず）を備えており、画像読取部７から送出されてきた画像データをデジタルの画像データに変換すると共に、画像データに各種の画像処理を実行する。なお、画像処理部８は、例えば、画像データに対して、画像読取部７の照明系、結像系、撮像系などで生じた各種の歪みを取り除く補正処理、各種の色調整処理、ガンマ変換処理等を行なう。画像処理部８は、画像処理を実行した後、画像データを画像メモリ９へ送出する。画像メモリ９は、例えばＤＲＡＭにより構成されており、画像処理部８から送出されてきた画像データをページ単位で記憶する。

外部インタフェース１０は、ケーブル又はネットワークと接続するためのインタフェースであり、ケーブル又はネットワークを介して接続してあるコンピュータ等の外部装置との間でデータの送受信を行なう。画像メモリ９に記憶された画像データは、制御部１からの指示に従って外部インタフェース１０へ送出され、外部インタフェース１０から外部装置へ送出される。なお、スキャナ装置１００は、ケーブル又はネットワークを介して接続してある外部装置からの指示に従って動作することもでき、この場合、外部インタフェース１０は、外部装置からの制御信号を取得し、取得した制御信号を制御部１へ送出する。

図２はスキャナ装置１００の内部構成例を示す縦断面図である。スキャナ装置１００は、筺体１００ａの上面に原稿搬送部６が取り付けられている。原稿搬送部６は、筺体１００ａの上面に設けられた排紙トレイ１５と、排紙トレイ１５の上方に設けられた原稿トレイ１６とを備え、原稿トレイ１６上に載置された原稿を所定の搬送経路ｓに沿って排紙トレイ１５まで搬送する。なお、原稿トレイ１６及び排紙トレイ１５は、それぞれの右端が左端よりも下方となるように斜めに設けられている。

また、原稿搬送部６は、ピックアップローラ１１、搬送ローラ１２、円柱状のプラテンローラ１３及び排紙ローラ１４を備えている。ピックアップローラ１１は、原稿トレイ１６の右端近傍に設けられており、原稿トレイ１６上にフェイスアップの状態で積層された原稿を最上層から１枚ずつ分離し、搬送経路ｓへ順次取り込んでいく。搬送ローラ１２は、搬送経路ｓ上に設けられており、ピックアップローラ１１により取り込まれた原稿を搬送経路ｓに沿って、筺体１００ａの上面にはめ込まれたプラテンガラス２０の上面まで搬送する。

プラテンローラ１３は、プラテンガラス２０の上方に、自身の回転軸をプラテンガラス２０の長手方向に対して平行に配置されており、プラテンガラス２０まで搬送されてきた原稿をプラテンガラス２０の上面に押し付けつつ搬送する。排紙ローラ１４は、排紙トレイ１５の右端近傍に設けられており、プラテンローラ１３によって搬送されてきた原稿を排紙トレイ１５上へ排出する。

原稿搬送部６は、ピックアップローラ１１、搬送ローラ１２、プラテンローラ１３及び排紙ローラ１４をそれぞれ回転させるための駆動モータ（図示せず）を更に備えている。原稿搬送部６は、制御部１からの指示に従って駆動モータを駆動させ、各ローラの回転を開始及び停止させることにより、原稿を所定の搬送経路ｓに沿って搬送させる。

なお、制御部１は、操作部４を介して高解像度での読み取りが選択されているか、低解像度での読み取りが選択されているかに応じて、各ローラの回転速度を変更させるように駆動モータを制御する。具体的には、制御部１は、低解像度での読み取りが選択されている場合、高解像度での読み取りが選択されている場合よりも各ローラを早く回転させ、読取対象の原稿の搬送速度を速く制御する。即ち、原稿と画像読取部７との相対的な移動速度を速く制御する。

また、スキャナ装置１００は、筺体１００ａの内部に画像読取部７を備えており、筺体１００ａの上面の、図２においては中央よりも右側寄りの位置には、図２における奥行方向を長手方向とする矩形のプラテンガラス２０がはめ込まれている。画像読取部７は、筺体１００ａの内部のプラテンガラス２０の下方に、白色蛍光灯又は冷陰極管等からなる光源ランプ２１を備えている。光源ランプ２１は、自身の長手方向をプラテンガラス２０の長手方向に対して平行に配置されており、プラテンガラス２０上を搬送される原稿に光を照射する。

画像読取部７は、原稿からの反射光の光路ｚを変更する板状の第１ミラー２２、第２ミラー２３、第３ミラー２４を備えており、ミラー２２，２３，２４はそれぞれ所定の位置で、それぞれの長手方向をプラテンガラス２０の長手方向に対して平行に配置されている。また、画像読取部７は、第１ミラー２２、第２ミラー２３及び第３ミラー２４により光路ｚが変更された原稿からの反射光を集光する集光レンズ２５、集光レンズ２４を通して原稿からの反射光が入射されるＣＣＤラインセンサ２６を備えている。

ＣＣＤラインセンサ２６は、入射された光をその光量に応じたアナログの電気信号に変換するフォトダイオード（光電変換手段）を多数並べて構成されており、フォトダイオードの並設方向をプラテンガラス２０の長手方向に対して平行に配置されている。

このような構成により、原稿搬送部６は、原稿トレイ１６上に載置された原稿をピックアップローラ１１及び搬送ローラ１２によってプラテンガラス２０上の適宜の読取位置まで搬送する。また、原稿搬送部６は、プラテンガラス２０上まで搬送されてきた原稿をプラテンローラ１３及び排紙ローラ１４によって、プラテンガラス２０上を、プラテンガラス２０の長手方向（主走査方向）に直交する方向（副走査方向）を移動方向として搬送する。画像読取部７は、プラテンガラス２０上を原稿が搬送しているときに光源ランプ２１を点灯させ、原稿からの反射光をＣＣＤラインセンサ２６によって受光する。

従って、画像読取部７は、１枚ずつ分離されて搬送されてくる原稿が、プラテンローラ１３によってプラテンガラス２０の上面に押し付けられ、このときに光源ランプ２１から照射された光の原稿からの反射光を１ラインずつＣＣＤラインセンサ２６によって取り込む。１枚の原稿がプラテンガラス２０上を通過するまでの間、ＣＣＤラインセンサ２６が原稿からの反射光の取得を継続することにより、１枚分の原稿全体の読み取りを行なうことができる。ＣＣＤラインセンサ２６は、原稿からの反射光をアナログの電気信号（画像データ）として画像処理部８へ送出する。

なお、本実施形態では、ＣＣＤラインセンサ２６は、Ｒ（赤）用、Ｇ（緑）用、Ｂ（青）用にそれぞれ２つずつ設けられており、Ｒ用、Ｇ用、Ｂ用のそれぞれ２つのＣＣＤラインセンサ２６は、原稿の副走査方向に所定距離を隔てた位置がそれぞれ読取位置となるように設けられている。

図３は画像読取部７及び画像処理部８の構成例を示すブロック図である。画像読取部７は、Ｒ用の読取部７Ｒ、Ｇ用の読取部７Ｇ、Ｂ用の読取部７Ｂを備えている。Ｒ用の読取部７Ｒ、Ｇ用の読取部７Ｇ、Ｂ用の読取部７Ｂはそれぞれ、第１ＣＣＤラインセンサ（光電変換手段）２６Ｒ１，２６Ｇ１，２６Ｂ１と、第２ＣＣＤラインセンサ（光電変換手段）２６Ｒ２，２６Ｇ２，２６Ｂ２と、第１遅延回路２７Ｒ１，２７Ｇ１，２７Ｂ１と、第２遅延回路２７Ｒ２，２７Ｇ２，２７Ｂ２とを備えている。

第１ＣＣＤラインセンサ２６Ｒ１，２６Ｇ１，２６Ｂ１はそれぞれ第１遅延回路２７Ｒ１，２７Ｇ１，２７Ｂ１に接続されており、第１ＣＣＤラインセンサ２６Ｒ１，２６Ｇ１，２６Ｂ１が原稿からの反射光に基づいて取得した画像データは、それぞれの第１遅延回路２７Ｒ１，２７Ｇ１，２７Ｂ１に一旦入力され、第１遅延回路２７Ｒ１，２７Ｇ１，２７Ｂ１によって所定時間保持された後、画像処理部８へ送出される。

第２ＣＣＤラインセンサ２６Ｒ２，２６Ｇ２，２６Ｂ２はそれぞれ第２遅延回路２７Ｒ２，２７Ｇ２，２７Ｂ２に接続されており、第２ＣＣＤラインセンサ２６Ｒ２，２６Ｇ２，２６Ｂ２が原稿からの反射光に基づいて取得した画像データは、それぞれの第２遅延回路２７Ｒ２，２７Ｇ２，２７Ｂ２に一旦入力され、第２遅延回路２７Ｒ２，２７Ｇ２，２７Ｂ２によって所定時間保持された後、画像処理部８へ送出される。

画像処理部８は、Ｒ用の加算器（合成部）８０Ｒ、Ｇ用の加算器（合成部）８０Ｇ、Ｂ用の加算器（合成部）８０Ｂ、処理部８１等を備えている。Ｒ用の読取部７Ｒの第１遅延回路２７Ｒ１及び第２遅延回路２７Ｒ２はそれぞれＲ用の加算器８０Ｒに接続されており、第１遅延回路２７Ｒ１及び第２遅延回路２７Ｒ２から出力された画像データは、Ｒ用の加算器８０Ｒに入力されて加算（合成）される。

同様に、Ｇ用の読取部７Ｇの第１遅延回路２７Ｇ１及び第２遅延回路２７Ｇ２はそれぞれＧ用の加算器８０Ｇに接続されており、第１遅延回路２７Ｇ１及び第２遅延回路２７Ｇ２から出力された画像データは、Ｇ用の加算器８０Ｇに入力されて加算される。Ｂ用の読取部７Ｂの第１遅延回路２７Ｂ１及び第２遅延回路２７Ｂ２はそれぞれＢ用の加算器８０Ｂに接続されており、第１遅延回路２７Ｂ１及び第２遅延回路２７Ｂ２から出力された画像データは、Ｂ用の加算器８０Ｂに入力されて加算される。

Ｒ用の加算器８０Ｒ、Ｇ用の加算器８０Ｇ、Ｂ用の加算器８０Ｂはそれぞれ処理部８１に接続されており、加算して得られたＲ成分、Ｇ成分及びＢ成分の画像データをそれぞれ処理部８１へ送出する。処理部８１は、Ａ／Ｄ変換器により、Ｒ用の加算器８０Ｒ、Ｇ用の加算器８０Ｇ及びＢ用の加算器８０Ｂのそれぞれから入力されたアナログの画像データをデジタルの画像データに変換した後、所定の画像処理を実行し、得られたデジタルのカラー画像データを画像メモリ９に記憶させる。

制御部１は、操作部４を介して高解像度での読み取りが選択されているか、低解像度での読み取りが選択されているかに応じた制御信号を画像読取部７へ送出し、画像読取部７のＲ用の読取部７Ｒ、Ｇ用の読取部７Ｇ及びＢ用の読取部７Ｂは、制御部１からの制御信号に従って、第１ＣＣＤラインセンサ２６Ｒ１，２６Ｇ１，２６Ｂ１、第２ＣＣＤラインセンサ２６Ｒ２，２６Ｇ２，２６Ｂ２、第１遅延回路２７Ｒ１，２７Ｇ１，２７Ｂ１及び第２遅延回路２７Ｒ２，２７Ｇ２，２７Ｂ２を動作させ、原稿からの反射光に基づく画像データを取得する。

以下に、画像読取部７の回路構成についてより具体的に説明する。図４は画像読取部７の回路構成例を示す回路図である。なお、説明の簡略化のため、図４には画像読取部７のＲ用の読取部７Ｒのみ図示するが、Ｇ用の読取部７Ｇ及びＢ用の読取部７Ｂも同様に構成されている。

Ｒ用の読取部７Ｒにおいて、第１ＣＣＤラインセンサ２６Ｒ１を構成する多数のフォトダイオードのそれぞれが、第１遅延回路（第１シフトレジスタ）２７Ｒ１を構成する多数のレジスタのそれぞれに、第１シフトゲート回路２８ａを介して接続されている。第１シフトゲート回路２８ａは、例えばｎチャネル型ＭＯＳ（Metal Oxide Semiconductor ）トランジスタにより構成されており、トランジスタのソース端子が第１ＣＣＤラインセンサ２６Ｒ１のそれぞれのフォトダイオードに接続され、トランジスタのドレイン端子が第１シフトレジスタ（保持手段）２７Ｒ１のそれぞれのレジスタに接続されている。

また、第１シフトゲート回路２８ａの各トランジスタのゲート端子は制御部１に接続されており、制御部１は、各トランジスタのゲート端子に、各トランジスタのオン・オフを切り換えるための第１ゲート制御信号「１」「０」を入力する。制御部１から第１ゲート制御信号「１」が入力された場合、第１シフトゲート回路２８ａは、第１ＣＣＤラインセンサ２６Ｒ１のそれぞれのフォトダイオードと、第１遅延回路２７Ｒ１のそれぞれのレジスタとを接続する。このとき、第１ＣＣＤラインセンサ２６Ｒ１のそれぞれのフォトダイオードに蓄積された電荷（信号）が、第１遅延回路２７Ｒ１のそれぞれのレジスタに転送される。即ち、所定の電荷蓄積時間の間に第１ＣＣＤラインセンサ２６Ｒ１に入射された光に相当する電荷が第１遅延回路２７Ｒ１に転送される。

なお、制御部１から第１ゲート制御信号「０」が入力された場合、第１シフトゲート回路２８ａは、第１ＣＣＤラインセンサ２６Ｒ１のそれぞれのフォトダイオードと、第１遅延回路２７Ｒ１のそれぞれのレジスタとの接続を遮断する。

制御部１は、第１シフトレジスタ２７Ｒ１に、第１シフトレジスタ２７Ｒ１のそれぞれのレジスタが保持する信号の出力開始を指示する第１出力制御信号を入力する。第１シフトレジスタ２７Ｒ１には制御部１又は外部からクロック信号が入力されており、制御部１から第１出力制御信号「１」が入力された場合、第１シフトレジスタ２７Ｒ１は、クロック信号に同期して、各レジスタが保持する信号をシリアルにＲ用の加算器８０Ｒへ出力する。これにより、第１ＣＣＤラインセンサ２６Ｒ１によって取得された画像データを第１遅延回路２７Ｒ１で一旦保持した後、画像処理部８へ送出することができる。

一方、Ｒ用の読取部７Ｒにおいて、第２ＣＣＤラインセンサ２６Ｒ２を構成する多数のフォトダイオードのそれぞれが、第１ストレージ回路２７Ｒ２０を構成する多数の素子のそれぞれに、第２シフトゲート回路２８ｂを介して接続されている。第２シフトゲート回路２８ｂも、例えばｎチャネル型ＭＯＳトランジスタにより構成されており、トランジスタのソース端子が第２ＣＣＤラインセンサ２６Ｒ２のそれぞれのフォトダイオードに接続され、トランジスタのドレイン端子が第１ストレージ回路２７Ｒ２０のそれぞれの素子に接続されている。

また、第２シフトゲート回路２８ｂの各トランジスタのゲート端子は制御部１に接続されており、制御部１は、各トランジスタのゲート端子に、各トランジスタのオン・オフを切り換えるための第２ゲート制御信号「１」「０」を入力する。制御部１から第２ゲート制御信号「１」が入力された場合、第２シフトゲート回路２８ｂは、第２ＣＣＤラインセンサ２６Ｒ２のそれぞれのフォトダイオードと、第１ストレージ回路２７Ｒ２０のそれぞれの素子とを接続する。このとき、第２ＣＣＤラインセンサ２６Ｒ２のそれぞれのフォトダイオードに蓄積された電荷（信号）が、第１ストレージ回路２７Ｒ２０のそれぞれの素子に転送される。即ち、所定の電荷蓄積時間の間に第２ＣＣＤラインセンサ２６Ｒ２に入射された光に相当する電荷が第１ストレージ回路２７Ｒ２０に転送される。

なお、制御部１から第２ゲート制御信号「０」が入力された場合、第２シフトゲート回路２８ｂは、第２ＣＣＤラインセンサ２６Ｒ２のそれぞれのフォトダイオードと、第１ストレージ回路２７Ｒ２０のそれぞれの素子との接続を遮断する。

第１ストレージ回路２７Ｒ２０の素子のそれぞれは、第２ストレージ回路２７Ｒ２１を構成する多数の素子のそれぞれに、第３シフトゲート回路２８ｃを介して接続されている。第３シフトゲート回路２８ｃも、例えばｎチャネル型ＭＯＳトランジスタにより構成されており、トランジスタのソース端子が第１ストレージ回路２７Ｒ２０のそれぞれの素子に接続され、トランジスタのドレイン端子が第２ストレージ回路２７Ｒ２１のそれぞれの素子に接続されている。

また、第３シフトゲート回路２８ｃの各トランジスタのゲート端子は制御部１に接続されており、制御部１は、各トランジスタのゲート端子に、各トランジスタのオン・オフを切り換えるための第３ゲート制御信号「１」「０」を入力する。制御部１から第３ゲート制御信号「１」が入力された場合、第３シフトゲート回路２８ｃは、第１ストレージ回路２７Ｒ２０のそれぞれの素子と、第２ストレージ回路２７Ｒ２１のそれぞれの素子とを接続する。このとき、第１ストレージ回路２７Ｒ２０のそれぞれの素子が記憶する信号が、第２ストレージ回路２７Ｒ２１のそれぞれの素子に転送される。即ち、第１ストレージ回路２７Ｒ２０が保持するデータが第２ストレージ回路２７Ｒ２１に転送される。

なお、制御部１から第３ゲート制御信号「０」が入力された場合、第３シフトゲート回路２８ｃは、第１ストレージ回路２７Ｒ２０のそれぞれの素子と、第２ストレージ回路２７Ｒ２１のそれぞれの素子との接続を遮断する。

第２ストレージ回路２７Ｒ２１の素子のそれぞれは、第２シフトレジスタ２７Ｒ２２を構成する多数のレジスタのそれぞれに、第４シフトゲート回路２８ｄを介して接続されている。第４シフトゲート回路２８ｄも、例えばｎチャネル型ＭＯＳトランジスタにより構成されており、トランジスタのソース端子が第２ストレージ回路２７Ｒ２１のそれぞれの素子に接続され、トランジスタのドレイン端子が第２シフトレジスタ２７Ｒ２２のそれぞれのレジスタに接続されている。

また、第４シフトゲート回路２８ｄの各トランジスタのゲート端子は制御部１に接続されており、制御部１は、各トランジスタのゲート端子に、各トランジスタのオン・オフを切り換えるための第４ゲート制御信号「１」「０」を入力する。制御部１から第４ゲート制御信号「１」が入力された場合、第４シフトゲート回路２８ｄは、第２ストレージ回路２７Ｒ２１のそれぞれの素子と、第２シフトレジスタ２７Ｒ２２のそれぞれのレジスタとを接続する。このとき、第２ストレージ回路２７Ｒ２１のそれぞれの素子が記憶する信号が、第２シフトレジスタ２７Ｒ２２のそれぞれのレジスタに転送される。即ち、第２ストレージ回路２７Ｒ２１が保持するデータが第２シフトレジスタ２７Ｒ２２に転送される。

なお、制御部１から第４ゲート制御信号「０」が入力された場合、第４シフトゲート回路２８ｄは、第２ストレージ回路２７Ｒ２１のそれぞれの素子と、第２シフトレジスタ２７Ｒ２２のそれぞれのレジスタとの接続を遮断する。

制御部１は、第２シフトレジスタ２７Ｒ２２に、第２シフトレジスタ２７Ｒ２２のそれぞれのレジスタが保持する信号の出力開始を指示する第２出力制御信号を入力する。第２シフトレジスタ２７Ｒ２２には制御部１又は外部からクロック信号が入力されており、制御部１から第２出力制御信号「１」が入力された場合、第２シフトレジスタ２７Ｒ２２は、クロック信号に同期して、各レジスタが保持する信号をシリアルにＲ用の加算器８０Ｒへ出力する。これにより、第２ＣＣＤラインセンサ２６Ｒ２によって取得された画像データを、第１ストレージ回路２７Ｒ２０，第２ストレージ回路２７Ｒ２１及び第２シフトレジスタ２７Ｒ２２からなる第２遅延回路２７Ｒ２で一旦保持した後、画像処理部８へ送出することができる。

以下に、上述した構成のスキャナ装置１００が原稿を読み取る際に制御部１が行なう画像読取部７の制御処理、制御部１の制御に従って画像読取部７が行なう読取処理について具体的には説明する。なお、以下も説明の簡略化のため、画像読取部７のＲ用の読取部７Ｒについてのみ説明するが、Ｇ用の読取部７Ｇ及びＢ用の読取部７Ｂも同様の処理を実行する。

まず、操作部４を介して高解像度での読み取りの実行が指示された場合に制御部１が行なう制御処理、画像読取部７が行なう読取処理について説明する。具体的には、画像読取部７のＲ用の読取部７Ｒが備える第１ＣＣＤラインセンサ２６Ｒ１の読取位置と第２ＣＣＤラインセンサ２６Ｒ２の読取位置との間隔よりも細かい間隔で読み取りを行なう高解像度での読取処理について説明する。図５は制御部１による画像読取部７の制御処理を説明するためのタイムチャート、図６は画像読取部７による読取処理を説明するための模式図である。

図５には、横軸を時間軸として上から順に、制御部１が第１シフトゲート回路２８ａへ入力する第１ゲート制御信号、第１シフトレジスタ２７Ｒ１が保持するデータ、制御部１が第１シフトレジスタ２７Ｒ１へ入力する第１出力制御信号、制御部１が第２シフトゲート回路２８ｂへ入力する第２ゲート制御信号、第１ストレージ回路２７Ｒ２０が保持するデータ、制御部１が第３シフトゲート回路２８ｃへ入力する第３ゲート制御信号、第２ストレージ回路２７Ｒ２１が保持するデータ、制御部１が第４シフトゲート回路２８ｄへ入力する第４ゲート制御信号、第２シフトレジスタ２７Ｒ２２が保持するデータ、制御部１が第２シフトレジスタ２７Ｒ２２へ入力する第２出力制御信号を図示している。

即ち、図５中の一点鎖線よりも上側には第１ＣＣＤラインセンサ２６Ｒ１及び第１遅延回路２７Ｒ１に関する信号を、下側には第２ＣＣＤラインセンサ２６Ｒ２及び第１遅延回路２７Ｒ２に関する信号をそれぞれ記載している。

図６には、画像読取部７のＲ用の読取部７Ｒが原稿を読み取る際の状態を模式的に示しており、図６（ａ）に図５におけるタイミングｔ１における状態を、図６（ｂ）に図５におけるタイミングｔ２における状態を、図６（ｃ）に図５におけるタイミングｔ３における状態をそれぞれ示している。なお、図６には、矢符Ａで示す方向（副走査方向）に移動する原稿Ｓを、副走査方向に直交する水平方向から見た図を示しており、図６中の「１」〜「５」は、主走査方向を長手方向とし、第１ＣＣＤラインセンサ２６Ｒ１及び第２ＣＣＤラインセンサ２６Ｒ２が読み取る読取領域を示している。

本実施形態では、Ｒ用の読取部７Ｒが備える第１ＣＣＤラインセンサ２６Ｒ１及び第２ＣＣＤラインセンサ２６Ｒ２は、図６に示すように、副走査方向に所定距離を隔てた位置をそれぞれ読取位置とするように設けられている。具体的には、第１ＣＣＤラインセンサ２６Ｒ１及び第２ＣＣＤラインセンサ２６Ｒ２が読み取る読取領域の１つ分の距離を隔てた位置をそれぞれ読取位置とする。

なお、ここでは、第１ＣＣＤラインセンサ２６Ｒ１の読取位置と第２ＣＣＤラインセンサ２６Ｒ２の読取位置との間隔の半分の間隔で読み取りを行なう高解像度での読取処理、即ち、第１ＣＣＤラインセンサ２６Ｒ１の読取位置と第２ＣＣＤラインセンサ２６Ｒ２の読取位置との間隔によって規定される解像度の２倍の解像度での読取処理について説明する。

より具体的には、図６（ａ）に示すように、第１ＣＣＤラインセンサ２６Ｒ１が読取領域「１」を読み取るタイミングで、第２ＣＣＤラインセンサ２６Ｒ２が読取領域「３」を読み取る。また、図６（ｂ）に示すように、第１ＣＣＤラインセンサ２６Ｒ１が読取領域「２」を読み取るタイミングで、第２ＣＣＤラインセンサ２６Ｒ２が読取領域「４」を読み取り、図６（ｃ）に示すように、第１ＣＣＤラインセンサ２６Ｒ１が読取領域「３」を読み取るタイミングで、第２ＣＣＤラインセンサ２６Ｒ２が読取領域「５」を読み取る。

図５中のタイミングｔ１及び図６（ａ）で示すように、制御部１が第１シフトゲート回路２８ａのゲート端子へ第１ゲート制御信号「１」を入力した場合、それまでの間に第１ＣＣＤラインセンサ２６Ｒ１に蓄積された読取領域「１」からの反射光に基づく電荷（信号）が第１シフトゲート回路２８ａを介して第１シフトレジスタ２７Ｒ１へ転送される。また同じタイミングｔ１で、制御部１が第２シフトゲート回路２８ｂのゲート端子へ第２ゲート制御信号「１」を入力した場合、それまでの間に第２ＣＣＤラインセンサ２６Ｒ２に蓄積された読取領域「３」からの反射光に基づく電荷（信号）が第２シフトゲート回路２８ｂを介して第１ストレージ回路２７Ｒ２０へ転送される。

なお、図６（ａ）に示すように、タイミングｔ１では、第２遅延回路２７Ｒ２における第２ストレージ回路２７Ｒ２１には読取領域「２」からの反射光に基づく信号が既に記憶されており、第２シフトレジスタ２７Ｒ２２には読取領域「１」からの反射光に基づく信号が既に記憶されている。

図６（ａ）に示す状態で、制御部１が第１シフトゲート回路２８ａのゲート端子へ第１ゲート制御信号「０」を入力し、第２シフトゲート回路２８ｂのゲート端子へ第２ゲート制御信号「０」を入力してから所定時間が経過した場合、制御部１は、第１シフトレジスタ２７Ｒ１へ第１出力制御信号「１」を入力し、第２シフトレジスタ２７Ｒ２２へ第２出力制御信号「１」を入力する。これにより、第１シフトレジスタ２７Ｒ１及び第２シフトレジスタ２７Ｒ２２は、それぞれのレジスタが保持する読取領域「１」からの反射光に基づく信号をシリアルにＲ用の加算器８０Ｒへ出力する。

第１シフトレジスタ２７Ｒ１及び第２シフトレジスタ２７Ｒ２２から出力されたデータ（読取領域「１」の画像データ）は、Ｒ用の加算器８０Ｒによって加算された後、画像処理部８の処理部８１によって種々の処理を施される。

制御部１は、図５に示すようにタイミングｔ２で第２シフトゲート回路２８ｂのゲート端子へ第２ゲート制御信号「１」を入力する前に、第３シフトゲート回路２８ｃのゲート端子へ第３ゲート制御信号「１」を入力し、第１ストレージ回路２７Ｒ２０の各素子に保持されていたデータ（読取領域「３」からの反射光に基づく信号）を第３シフトゲート回路２８ｃを介して第２ストレージ回路２７Ｒ２１へ転送しておく。

なお、制御部１は、第３シフトゲート回路２８ｃのゲート端子へ第３ゲート制御信号「１」を入力する前に、第４シフトゲート回路２８ｄのゲート端子へ第４ゲート制御信号「１」を入力し、第２ストレージ回路２７Ｒ２１の各素子に保持されていたデータ（読取領域「２」からの反射光に基づく信号）を第４シフトゲート回路２８ｄを介して第２ストレージ回路２７Ｒ２２へ転送しておく。

そして、図５中のタイミングｔ２及び図６（ｂ）で示すように、制御部１が第１シフトゲート回路２８ａのゲート端子へ第１ゲート制御信号「１」を入力し、第２シフトゲート回路２８ｂのゲート端子へ第２ゲート制御信号「１」を入力した場合、それまでの間に第１ＣＣＤラインセンサ２６Ｒ１に蓄積された読取領域「２」からの反射光に基づく信号が第１シフトゲート回路２８ａを介して第１シフトレジスタ２７Ｒ１へ転送され、第２ＣＣＤラインセンサ２６Ｒ２に蓄積された読取領域「４」からの反射光に基づく信号が第２シフトゲート回路２８ｂを介して第１ストレージ回路２７Ｒ２０へ転送される。

なお、上述したように、制御部１が、所定のタイミングで第３シフトゲート回路２８ｃ及び第４シフトゲート回路２８ｄのそれぞれに第３ゲート制御信号「１」及び第４ゲート制御信号「１」を入力しておくことにより、図６（ｂ）に示すように、タイミングｔ２では、第２ストレージ回路２７Ｒ２１には読取領域「３」からの反射光に基づく信号が既に記憶されており、第２シフトレジスタ２７Ｒ２２には読取領域「２」からの反射光に基づく信号が既に記憶されている。

図６（ｂ）に示す状態で、制御部１が第１シフトゲート回路２８ａのゲート端子へ第１ゲート制御信号「０」を入力し、第２シフトゲート回路２８ｂのゲート端子へ第２ゲート制御信号「０」を入力してから所定時間が経過した場合、制御部１は、第１シフトレジスタ２７Ｒ１へ第１出力制御信号「１」を入力し、第２シフトレジスタ２７Ｒ２２へ第２出力制御信号「１」を入力する。これにより、第１シフトレジスタ２７Ｒ１及び第２シフトレジスタ２７Ｒ２２は、それぞれのレジスタが保持する読取領域「２」からの反射光に基づく信号をシリアルにＲ用の加算器８０Ｒへ出力する。

第１シフトレジスタ２７Ｒ１及び第２シフトレジスタ２７Ｒ２２から出力されたデータ（読取領域「２」の画像データ）は、Ｒ用の加算器８０Ｒによって加算（合成）された後、画像処理部８の処理部８１によって種々の処理を施される。

制御部１は、図５に示すようにタイミングｔ３で第２シフトゲート回路２８ｂのゲート端子へ第２ゲート制御信号「１」を入力する前に、第３シフトゲート回路２８ｃのゲート端子へ第３ゲート制御信号「１」を入力し、第１ストレージ回路２７Ｒ２０の各素子に保持されていたデータ（読取領域「４」からの反射光に基づく信号）を第３シフトゲート回路２８ｃを介して第２ストレージ回路２７Ｒ２１へ転送しておく。

なお、制御部１は、第３シフトゲート回路２８ｃのゲート端子へ第３ゲート制御信号「１」を入力する前に、第４シフトゲート回路２８ｄのゲート端子へ第４ゲート制御信号「１」を入力し、第２ストレージ回路２７Ｒ２１の各素子に保持されていたデータ（読取領域「３」からの反射光に基づく信号）を第４シフトゲート回路２８ｄを介して第２ストレージ回路２７Ｒ２２へ転送しておく。

そして、図５中のタイミングｔ３及び図６（ｃ）で示すように、制御部１が第１シフトゲート回路２８ａのゲート端子へ第１ゲート制御信号「１」を入力し、第２シフトゲート回路２８ｂのゲート端子へ第２ゲート制御信号「１」を入力した場合、それまでの間に第１ＣＣＤラインセンサ２６Ｒ１に蓄積された読取領域「３」からの反射光に基づく信号が第１シフトゲート回路２８ａを介して第１シフトレジスタ２７Ｒ１へ転送され、第２ＣＣＤラインセンサ２６Ｒ２に蓄積された読取領域「５」からの反射光に基づく信号が第２シフトゲート回路２８ｂを介して第１ストレージ回路２７Ｒ２０へ転送される。

なお、上述したように、制御部１が、所定のタイミングで第３シフトゲート回路２８ｃ及び第４シフトゲート回路２８ｄのそれぞれに第３ゲート制御信号「１」及び第４ゲート制御信号「１」を入力しておくことにより、図６（ｃ）に示すように、タイミングｔ３では、第２ストレージ回路２７Ｒ２１には読取領域「４」からの反射光に基づく信号が既に記憶されており、第２シフトレジスタ２７Ｒ２２には読取領域「３」からの反射光に基づく信号が既に記憶されている。

図６（ｃ）に示す状態で、制御部１が第１シフトゲート回路２８ａのゲート端子へ第１ゲート制御信号「０」を入力し、第２シフトゲート回路２８ｂのゲート端子へ第２ゲート制御信号「０」を入力してから所定時間が経過した場合、制御部１は、第１シフトレジスタ２７Ｒ１へ第１出力制御信号「１」を入力し、第２シフトレジスタ２７Ｒ２２へ第２出力制御信号「１」を入力する。これにより、第１シフトレジスタ２７Ｒ１及び第２シフトレジスタ２７Ｒ２２は、それぞれのレジスタが保持する読取領域「３」からの反射光に基づく信号をシリアルにＲ用の加算器８０Ｒへ出力する。

第１シフトレジスタ２７Ｒ１及び第２シフトレジスタ２７Ｒ２２から出力されたデータ（読取領域「３」の画像データ）は、Ｒ用の加算器８０Ｒによって加算（合成）された後、画像処理部８の処理部８１によって種々の処理を施される。

上述したように、本発明の画像読取装置では、第１ＣＣＤラインセンサ２６Ｒ１の読取位置と第２ＣＣＤラインセンサ２６Ｒ２の読取位置とが副走査方向に適宜の間隔を有するので、前記間隔よりも細かい間隔で読み取る読取処理、即ち、前記間隔によって規定される解像度よりも高解像度での読取処理を行なうことができる。

なお、副走査方向のそれぞれの１ライン分の画像データを読み取る周期Ｔ０（ｔ２−ｔ１及びｔ３−ｔ２）は、第１ＣＣＤラインセンサ２６Ｒ１及び第２ＣＣＤラインセンサ２６Ｒ２のそれぞれの読取位置の副走査方向の間隔Ｐ、原稿と第１ＣＣＤラインセンサ２６Ｒ１及び第２ＣＣＤラインセンサ２６Ｒ２との相対的な移動速度Ｖ０とによって決定される。図５及び図６で示した高解像度での読取時は、間隔Ｐの半分の間隔で読取処理を実行させるので、Ｔ０ ＝ Ｐ／２／Ｖ０によって算出することができる。

次に、操作部４を介して低解像度での読み取りの実行が指示された場合に制御部１が行なう制御処理、画像読取部７が行なう読取処理について説明する。具体的には、画像読取部７のＲ用の読取部７Ｒが備える第１ＣＣＤラインセンサ２６Ｒ１の読取位置と第２ＣＣＤラインセンサ２６Ｒ２の読取位置との間隔で読み取りを行なう低解像度での読取処理について説明する。図７は制御部１による画像読取部７の制御処理を説明するためのタイムチャート、図８は画像読取部７による読取処理を説明するための模式図である。

図７には、横軸を時間軸として上から順に、制御部１が第１シフトゲート回路２８ａへ入力する第１ゲート制御信号、第１シフトレジスタ２７Ｒ１が保持するデータ、制御部１が第１シフトレジスタ２７Ｒ１へ入力する第１出力制御信号、制御部１が第２シフトゲート回路２８ｂへ入力する第２ゲート制御信号、第１ストレージ回路２７Ｒ２０が保持するデータ、制御部１が第３シフトゲート回路２８ｃへ入力する第３ゲート制御信号、第２ストレージ回路２７Ｒ２１が保持するデータ、制御部１が第４シフトゲート回路２８ｄへ入力する第４ゲート制御信号、第２シフトレジスタ２７Ｒ２２が保持するデータ、制御部１が第２シフトレジスタ２７Ｒ２２へ入力する第２出力制御信号を図示している。

即ち、図７中の一点鎖線よりも上側には第１ＣＣＤラインセンサ２６Ｒ１及び第１遅延回路２７Ｒ１に関する信号を、下側には第２ＣＣＤラインセンサ２６Ｒ２及び第１遅延回路２７Ｒ２に関する信号をそれぞれ記載している。

図８には、画像読取部７のＲ用の読取部７Ｒが原稿を読み取る際の状態を模式的に示しており、図８（ａ）に図７におけるタイミングｔ４における状態を、図８（ｂ）に図７におけるタイミングｔ５における状態を、図８（ｃ）に図７におけるタイミングｔ６における状態をそれぞれ示している。なお、図８には、矢符Ａで示す方向（副走査方向）に移動する原稿Ｓを、副走査方向に直交する水平方向から見た図を示しており、図８中の「１」〜「７」は、主走査方向を長手方向とし、第１ＣＣＤラインセンサ２６Ｒ１及び第２ＣＣＤラインセンサ２６Ｒ２が読み取る読取領域を示している。

本実施形態では、Ｒ用の読取部７Ｒが備える第１ＣＣＤラインセンサ２６Ｒ１及び第２ＣＣＤラインセンサ２６Ｒ２は、図８に示すように、副走査方向に所定距離を隔てた位置をそれぞれ読取位置とするように設けられている。具体的には、第１ＣＣＤラインセンサ２６Ｒ１及び第２ＣＣＤラインセンサ２６Ｒ２が読み取る読取領域の１つ分の距離を隔てた位置をそれぞれ読取位置とする。

なお、ここでは、第１ＣＣＤラインセンサ２６Ｒ１の読取位置と第２ＣＣＤラインセンサ２６Ｒ２の読取位置との間隔で読み取りを行なう低解像度での読取処理、即ち、第１ＣＣＤラインセンサ２６Ｒ１の読取位置と第２ＣＣＤラインセンサ２６Ｒ２の読取位置との間隔によって規定される解像度での読取処理について説明する。

より具体的には、図８（ａ）に示すように、第１ＣＣＤラインセンサ２６Ｒ１が読取領域「１」を読み取るタイミングで、第２ＣＣＤラインセンサ２６Ｒ２が読取領域「３」を読み取る。また、図８（ｂ）に示すように、第１ＣＣＤラインセンサ２６Ｒ１は次のタイミングで読取領域「３」を読み取り、このタイミングで第２ＣＣＤラインセンサ２６Ｒ２は読取領域「５」を読み取り、図８（ｃ）に示すように、第１ＣＣＤラインセンサ２６Ｒ１は次のタイミングで読取領域「５」を読み取り、このタイミングで第２ＣＣＤラインセンサ２６Ｒ２は読取領域「７」を読み取る。

図７中のタイミングｔ４で、制御部１が第１シフトゲート回路２８ａのゲート端子へ第１ゲート制御信号「１」を入力した場合、それまでの間に第１ＣＣＤラインセンサ２６Ｒ１に蓄積された読取領域「１」からの反射光に基づく電荷（信号）が第１シフトゲート回路２８ａを介して第１シフトレジスタ２７Ｒ１へ転送される。また同じタイミングｔ４で、制御部１が第２シフトゲート回路２８ｂのゲート端子へ第２ゲート制御信号「１」を入力した場合、それまでの間に第２ＣＣＤラインセンサ２６Ｒ２に蓄積された読取領域「３」からの反射光に基づく電荷（信号）が第２シフトゲート回路２８ｂを介して第１ストレージ回路２７Ｒ２０へ転送される。

制御部１は、第２シフトゲート回路２８ｂのゲート端子へ第２ゲート制御信号「０」を入力してから所定時間が経過した場合、第３シフトゲート回路２８ｃのゲート端子へ第３ゲート制御信号「１」を入力し、第１ストレージ回路２７Ｒ２０の各素子に保持されていたデータ（読取領域「３」からの反射光に基づく信号）を第３シフトゲート回路２８ｃを介して第２ストレージ回路２７Ｒ２１へ転送する。図８（ａ）はこの時点での状態を示しており、第２遅延回路２７Ｒ２における第２シフトレジスタ２７Ｒ２２には読取領域「１」からの反射光に基づく信号が既に記憶されている。

制御部１が第１シフトゲート回路２８ａのゲート端子へ第１ゲート制御信号「０」を入力し、第２シフトゲート回路２８ｂのゲート端子へ第２ゲート制御信号「０」を入力してから所定時間が経過した図８（ａ）に示す状態において、制御部１は、第１シフトレジスタ２７Ｒ１へ第１出力制御信号「１」を入力し、第２シフトレジスタ２７Ｒ２２へ第２出力制御信号「１」を入力する。これにより、第１シフトレジスタ２７Ｒ１及び第２シフトレジスタ２７Ｒ２２は、それぞれのレジスタが保持する読取領域「１」からの反射光に基づく信号をシリアルにＲ用の加算器８０Ｒへ出力する。

第１シフトレジスタ２７Ｒ１及び第２シフトレジスタ２７Ｒ２２から出力されたデータ（読取領域「１」の画像データ）は、Ｒ用の加算器８０Ｒによって加算された後、画像処理部８の処理部８１によって種々の処理を施される。

制御部１は、図７に示すようにタイミングｔ５で第２シフトゲート回路２８ｂのゲート端子へ第２ゲート制御信号「１」を入力する前に、第４シフトゲート回路２８ｄのゲート端子へ第４ゲート制御信号「１」を入力し、第２ストレージ回路２７Ｒ２１の各素子に保持されていたデータ（読取領域「３」からの反射光に基づく信号）を第４シフトゲート回路２８ｄを介して第２シフトレジスタ２７Ｒ２２へ転送しておく。

そして図７中のタイミングｔ５で、制御部１が第１シフトゲート回路２８ａのゲート端子へ第１ゲート制御信号「１」を入力し、第２シフトゲート回路２８ｂのゲート端子へ第２ゲート制御信号「１」を入力した場合、それまでの間に第１ＣＣＤラインセンサ２６Ｒ１に蓄積された読取領域「３」からの反射光に基づく信号が第１シフトゲート回路２８ａを介して第１シフトレジスタ２７Ｒ１へ転送され、第２ＣＣＤラインセンサ２６Ｒ２に蓄積された読取領域「５」からの反射光に基づく信号が第２シフトゲート回路２８ｂを介して第１ストレージ回路２７Ｒ２０へ転送される。

制御部１は、第２シフトゲート回路２８ｂのゲート端子へ第２ゲート制御信号「０」を入力してから所定時間が経過した場合、第３シフトゲート回路２８ｃのゲート端子へ第３ゲート制御信号「１」を入力し、第１ストレージ回路２７Ｒ２０の各素子に保持されていたデータ（読取領域「５」からの反射光に基づく信号）を第３シフトゲート回路２８ｃを介して第２ストレージ回路２７Ｒ２１へ転送する。

図８（ｂ）はこの時点での状態を示しており、上述したように、制御部１が、所定のタイミングで第４シフトゲート回路２８ｄに第４ゲート制御信号「１」を入力しておくことにより、第２シフトレジスタ２７Ｒ２２には読取領域「３」からの反射光に基づく信号が既に記憶されている。

制御部１が第１シフトゲート回路２８ａのゲート端子へ第１ゲート制御信号「０」を入力し、第２シフトゲート回路２８ｂのゲート端子へ第２ゲート制御信号「０」を入力してから所定時間が経過した図８（ｂ）に示す状態において、制御部１は、第１シフトレジスタ２７Ｒ１へ第１出力制御信号「１」を入力し、第２シフトレジスタ２７Ｒ２２へ第２出力制御信号「１」を入力する。これにより、第１シフトレジスタ２７Ｒ１及び第２シフトレジスタ２７Ｒ２２は、それぞれのレジスタが保持する読取領域「３」からの反射光に基づく信号をシリアルにＲ用の加算器８０Ｒへ出力する。

第１シフトレジスタ２７Ｒ１及び第２シフトレジスタ２７Ｒ２２から出力されたデータ（読取領域「３」の画像データ）は、Ｒ用の加算器８０Ｒによって加算された後、画像処理部８の処理部８１によって種々の処理を施される。

制御部１は、図７に示すようにタイミングｔ６で第２シフトゲート回路２８ｂのゲート端子へ第２ゲート制御信号「１」を入力する前に、第４シフトゲート回路２８ｄのゲート端子へ第４ゲート制御信号「１」を入力し、第２ストレージ回路２７Ｒ２１の各素子に保持されていたデータ（読取領域「５」からの反射光に基づく信号）を第４シフトゲート回路２８ｄを介して第２ストレージ回路２７Ｒ２２へ転送しておく。

そして図７中のタイミングｔ６で、制御部１が第１シフトゲート回路２８ａのゲート端子へ第１ゲート制御信号「１」を入力し、第２シフトゲート回路２８ｂのゲート端子へ第２ゲート制御信号「１」を入力した場合、それまでの間に第１ＣＣＤラインセンサ２６Ｒ１に蓄積された読取領域「５」からの反射光に基づく信号が第１シフトゲート回路２８ａを介して第１シフトレジスタ２７Ｒ１へ転送され、第２ＣＣＤラインセンサ２６Ｒ２に蓄積された読取領域「７」からの反射光に基づく信号が第２シフトゲート回路２８ｂを介して第１ストレージ回路２７Ｒ２０へ転送される。

制御部１は、第２シフトゲート回路２８ｂのゲート端子へ第２ゲート制御信号「０」を入力してから所定時間が経過した場合、第３シフトゲート回路２８ｃのゲート端子へ第３ゲート制御信号「１」を入力し、第１ストレージ回路２７Ｒ２０の各素子に保持されていたデータ（読取領域「７」からの反射光に基づく信号）を第３シフトゲート回路２８ｃを介して第２ストレージ回路２７Ｒ２１へ転送する。

図８（ｂ）はこの時点での状態を示しており、上述したように、制御部１が、所定のタイミングで第４シフトゲート回路２８ｄに第４ゲート制御信号「１」を入力しておくことにより、第２シフトレジスタ２７Ｒ２２には読取領域「５」からの反射光に基づく信号が既に記憶されている。

制御部１が第１シフトゲート回路２８ａのゲート端子へ第１ゲート制御信号「０」を入力し、第２シフトゲート回路２８ｂのゲート端子へ第２ゲート制御信号「０」を入力してから所定時間が経過した図８（ｂ）に示す状態において、制御部１は、第１シフトレジスタ２７Ｒ１へ第１出力制御信号「１」を入力し、第２シフトレジスタ２７Ｒ２２へ第２出力制御信号「１」を入力する。これにより、第１シフトレジスタ２７Ｒ１及び第２シフトレジスタ２７Ｒ２２は、それぞれのレジスタが保持する読取領域「５」からの反射光に基づく信号をシリアルにＲ用の加算器８０Ｒへ出力する。

第１シフトレジスタ２７Ｒ１及び第２シフトレジスタ２７Ｒ２２から出力されたデータ（読取領域「５」の画像データ）は、Ｒ用の加算器８０Ｒによって加算された後、画像処理部８の処理部８１によって種々の処理を施される。

上述したように、第１ＣＣＤラインセンサ２６Ｒ１の読取位置と第２ＣＣＤラインセンサ２６Ｒ２の読取位置との間隔によって規定される解像度（低解像度）での読取処理において、副走査方向のそれぞれの１ライン分の画像データを読み取る周期Ｔ１（ｔ５−ｔ４及びｔ６−ｔ５）は、第１ＣＣＤラインセンサ２６Ｒ１及び第２ＣＣＤラインセンサ２６Ｒ２のそれぞれの読取位置の副走査方向の間隔Ｐ、原稿と第１ＣＣＤラインセンサ２６Ｒ１及び第２ＣＣＤラインセンサ２６Ｒ２との相対的な移動速度Ｖ１とによって決定される。図７及び図８で示した低解像度での読取時は、間隔Ｐで読取処理を実行させるので、Ｔ１ ＝ Ｐ／Ｖ１によって算出することができる。

ここで、低解像度での読取処理における原稿と第１ＣＣＤラインセンサ２６Ｒ１及び第２ＣＣＤラインセンサ２６Ｒ２との相対的な移動速度Ｖ１は、上述した高解像度での読取処理の際の相対的な移動速度Ｖ０の２倍（Ｖ１＝Ｖ０×２）に設定することができるので、Ｔ１ ＝ Ｐ／（Ｖ０×２）となり、Ｔ０＝Ｔ１となる。即ち、高解像度で読み取る場合に、低解像度で読み取る場合と比較して読取速度を下げる必要がなく、原稿読取効率の高い画像読取装置を実現することができる。なお、同一の読取領域を第１ＣＣＤラインセンサ２６Ｒ１及び第２ＣＣＤラインセンサ２６Ｒ２のそれぞれが読み取った画像データを加算して画像データとするので、高品質の画像データを取得することができる。

また、低解像度で読み取る際の原稿の搬送速度Ｖ１を、高解像度で読み取る際の原稿の搬送速度Ｖ０の２倍とした場合であっても、１周期当たりにおいて、第１ＣＣＤラインセンサ２６Ｒ１及び第２ＣＣＤラインセンサ２６Ｒ２の各フォトレジスタが電荷を蓄積するための時間は高解像度での読取処理であっても低解像度での読取処理であっても同じであるので、出力される画像データの品質の低下は生じない。

なお、図８に示したように、低解像度での読取処理の場合、図６に示した高解像度での読取処理と比較して読取領域が離散的になる。具体的には、低解像度での読取処理の場合、図８中の読取領域「２」，「４」，「６」は読み取らない。しかし、低解像度での読取処理の際に読み取られる１画素の面積を、高解像度での読取処理の際の１画素の面積と同程度とすることができるので、低解像度での読取処理であっても、ボケのない緻密な画像を取得することができる。

上述したように、本実施形態のスキャナ装置１００では、低解像度での読取処理を行なう場合と、高解像度での読取処理を行なう場合とにおいて、Ｒ用の読取部７Ｒの第２遅延回路２７Ｒ２の第１ストレージ回路２７Ｒ２０から第２ストレージ回路２７Ｒ２１へのデータの転送タイミング（出力タイミング）を変更することにより、それぞれの読取処理の際に、同一の読取領域から読み取った画像データが、第１シフトレジスタ２７Ｒ１から出力されてくるタイミングと、第２シフトレジスタ２７Ｒ２２から出力されてくるタイミングとを一致させることができる。

具体的には、図６に示すように低解像度での読取処理の際には、第２ＣＣＤラインセンサ２６Ｒ２が読み取った同一の読取領域を２周期経過後に第１ＣＣＤラインセンサ２６Ｒ１が読み取るので、第２遅延回路２７Ｒ２は、第１遅延回路２７Ｒ１よりも２周期長く画像データを保持する。また、図８に示すように高解像度での読取処理の際には、第２ＣＣＤラインセンサ２６Ｒ２が読み取った同一の読取領域を１周期経過後に第１ＣＣＤラインセンサ２６Ｒ１が読み取るので、第２遅延回路２７Ｒ２は、第１遅延回路２７Ｒ１よりも１周期長く画像データを保持する。これにより、Ｒ用の加算器８０Ｒは、入力されてくる画像データを単純に加算すればよく、画像処理部８における処理の負担を軽減することができる。

上述した実施形態では、低解像度での読取処理を行なう場合と、高解像度での読取処理を行なう場合とにおいて、制御部（読取制御部）１は、画像読取部７が備える各ＣＣＤラインセンサによる読取周期（読取タイミング）は同一とし、原稿搬送部６によって搬送される原稿の搬送速度を変更することにより、各ＣＣＤラインセンサが読み取る読取位置を順次変更するように構成されていた。しかし、例えば、制御部１が、原稿の搬送速度を同一とし、各ＣＣＤラインセンサによる読取タイミングを適宜変更することにより、各ＣＣＤラインセンサが読み取る読取位置を制御するようにしてもよい。

上述した実施形態では、第１ＣＣＤラインセンサ２６Ｒ１，２６Ｇ１，２６Ｂ１の読取位置と第２ＣＣＤラインセンサ２６Ｒ２，２６Ｇ２，２６Ｂ２の読取位置との間隔によって規定される解像度を低解像度とし、低解像度での読取処理の際には、画像読取部７は前記間隔を１単位として順次変更される読取位置を読み取るように構成されていた。また、前記間隔の半分の間隔によって規定される解像度を高解像度（低解像度の２倍の解像度）とし、高解像度での読取処理の際には、画像読取部７は前記半分の間隔を１単位として順次変更される読取位置を読み取るように構成されていた。

同様にして、第１ＣＣＤラインセンサ２６Ｒ１，２６Ｇ１，２６Ｂ１の読取位置と第２ＣＣＤラインセンサ２６Ｒ２，２６Ｇ２，２６Ｂ２の読取位置との間隔の１／３の間隔によって規定される解像度（低解像度の３倍の解像度）での読取処理も可能であり、この場合には、画像読取部７を前記１／３の間隔を１単位として順次変更される読取位置を読み取るように構成すればよい。即ち、画像読取部７は、低解像度に対して所定数倍の解像度での読取処理を行なう場合、第１ＣＣＤラインセンサ２６Ｒ１，２６Ｇ１，２６Ｂ１の読取位置と第２ＣＣＤラインセンサ２６Ｒ２，２６Ｇ２，２６Ｂ２の読取位置との間隔を所定数で分割した間隔を１単位として順次変更される読取位置を読み取るように構成すればよい。

上述した実施形態では、画像読取部７が備えるＲ用の読取部７Ｒ、Ｇ用の読取部７Ｇ及びＢ用の読取部７Ｂはそれぞれ２つのＣＣＤラインセンサ（第１ＣＣＤラインセンサ２６Ｒ１，２６Ｇ１，２６Ｂ１及び第２ＣＣＤラインセンサ２６Ｒ２，２６Ｇ２，２６Ｂ２）を有していた。しかし、これに限られず、各色成分毎に３つ以上のＣＣＤラインセンサを備える構成とすることもできる。この場合、各色成分毎に各ＣＣＤラインセンサによる読取位置を副走査方向に所定間隔ずつ隔てるように配置すればよく、各ＣＣＤラインセンサによって読み取られた画像データを全て加算することによってより高画質の画像データを取得することができる。なお、この場合、副走査方向の上流側に配置されるＣＣＤラインセンサほど多くのストレージ回路を直列的に接続させておく必要がある。

本発明の画像読取装置を適用したスキャナ装置の構成例を示すブロック図である。 スキャナ装置の内部構成例を示す縦断面図である。 画像読取部及び画像処理部の構成例を示すブロック図である。 画像読取部の回路構成例を示す回路図である。 制御部による画像読取部の制御処理を説明するためのタイムチャートである。 画像読取部による読取処理を説明するための模式図である。 制御部による画像読取部の制御処理を説明するためのタイムチャートである。 画像読取部による読取処理を説明するための模式図である。

符号の説明

１００ スキャナ装置（画像読取装置）
１ 制御部
４ 操作部（受付部）
７ 画像読取部
７Ｒ Ｒ用の読取部（画像読取部）
７Ｇ Ｇ用の読取部（画像読取部）
７Ｂ Ｂ用の読取部（画像読取部）
２６Ｒ１，２６Ｇ１，２６Ｂ１ 第１ＣＣＤラインセンサ（光電変換手段）
２６Ｒ２，２６Ｇ２，２６Ｂ２ 第２ＣＣＤラインセンサ（光電変換手段）
２７Ｒ１ 第１シフトレジスタ（保持手段）
２７Ｒ２０ 第１ストレージ回路（保持手段）
２７Ｒ２１ 第２ストレージ回路（保持手段）
２７Ｒ２２ 第２シフトレジスタ（保持手段）
８ 画像処理部
８０Ｒ Ｒ用の加算器（合成部）
８０Ｇ Ｇ用の加算器（合成部）
８０Ｂ Ｂ用の加算器（合成部）

Claims (7)

1. 原稿を読み取り、画像データを取得する画像読取装置において、
   原稿に対して相対的に移動し、移動方向に対して直交する方向を長手方向とする領域を読み取って画像データを取得する複数の画像読取部が、前記移動方向に所定距離を隔てた位置をそれぞれ読取位置とするように配置されており、
   原稿を読み取る際の解像度を受け付ける受付部と、
   該受付部が受け付けた解像度に基づいて、前記画像読取部のそれぞれの読取位置を順次変更する読取制御部と、
   前記画像読取部のそれぞれが同一の読取位置からそれぞれ取得した画像データを合成する合成部と
   を備えることを特徴とする画像読取装置。
2. 前記読取制御部は、前記受付部が受け付けた解像度に基づいて前記画像読取部のそれぞれの読取タイミングを制御することにより、前記画像読取部のそれぞれの読取位置を順次変更するように構成してあることを特徴とする請求項１に記載の画像読取装置。
3. 前記受付部は、第１解像度及び該第１解像度よりも低い第２解像度のいずれかを受け付けるように構成してあり、
   前記読取制御部は、前記受付部が第１解像度を受け付けた場合、前記所定距離を所定数で分割した距離を１単位として前記画像読取部のそれぞれの読取位置を順次変更し、前記受付部が第２解像度を受け付けた場合、前記所定距離を１単位として前記画像読取部のそれぞれの読取位置を順次変更するように構成してあることを特徴とする請求項１又は２に記載の画像読取装置。
4. 前記受付部が第２解像度を受け付けた場合、第１解像度を受け付けた場合よりも、原稿と前記画像読取部のそれぞれとの相対的な移動速度を速く制御する手段を備えることを特徴とする請求項１から請求項３までのいずれかひとつに記載の画像読取装置。
5. 前記画像読取部のそれぞれは、原稿からの反射光を電気信号に変換する光電変換手段と、該光電変換手段に直列的に接続され、該光電変換手段によって反射光から変換された電気信号を所定時間保持して出力する保持手段とを備えており、
   前記移動方向の上流側に位置する画像読取部ほど多い数の保持手段を備えており、
   前記合成部は、前記画像読取部のそれぞれの保持手段から出力された画像データを合成するように構成してあることを特徴とする請求項１から請求項４までのいずれかひとつに記載の画像読取装置。
6. 前記受付部が受け付けた第１解像度又は第２解像度に基づいて、前記画像読取部の各保持手段からの電気信号の出力タイミングを制御する手段を備えることを特徴とする請求項５に記載の画像読取装置。
7. 前記画像読取部のそれぞれは、複数の色成分を有する画像データを取得するように構成されており、各色毎に光電変換手段を備えることを特徴とする請求項５又は６に記載の画像読取装置。

Images