JP2009060001A

JP2009060001A - Phototransistor

Info

Publication number: JP2009060001A
Application number: JP2007227562A
Authority: JP
Inventors: Ikuhiro Yamaguchi; 郁博山口; Hirokazu Kobayashi; 啓和小林; Hiroshi Matsumoto; 広松本
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 2007-09-03
Filing date: 2007-09-03
Publication date: 2009-03-19

Abstract

<P>PROBLEM TO BE SOLVED: To increase the amount of light entering a channel region of a photoelectric conversion semiconductor thin film even if a source electrode and a drain electrode are formed of a light shielding metal. <P>SOLUTION: At least the photoelectric conversion semiconductor thin film is provided under a channel protective film 42. On a top surface of the channel protective film 42, a liner source electrode S and drain electrode D are provided in a mutually parallel relationship. In the photoelectric conversion semiconductor thin film provided under the channel protective film 42, a portion between the source electrode S and drain electrode D forms a channel region not covered with the source electrode S and drain electrode D. Even if the source electrode S and drain electrode D are formed of the light shielding metal, therefore, the amount of light entering the channel region of the photoelectric conversion semiconductor thin film is increased. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

この発明はフォトトランジスタに関する。 The present invention relates to a phototransistor.

従来のフォトトランジスタには、基板の上面にゲート電極が設けられ、ゲート電極を含む基板の上面にゲート絶縁膜が設けられ、ゲート電極上におけるゲート絶縁膜の上面に光電変換半導体薄膜が設けられ、光電変換半導体薄膜の上面両側にオーミックコンタクト層を介してソース電極およびドレイン電極が設けられたものがある（例えば、特許文献１参照）。 In the conventional phototransistor, a gate electrode is provided on the upper surface of the substrate, a gate insulating film is provided on the upper surface of the substrate including the gate electrode, a photoelectric conversion semiconductor thin film is provided on the upper surface of the gate insulating film on the gate electrode, There is one in which a source electrode and a drain electrode are provided on both sides of an upper surface of a photoelectric conversion semiconductor thin film via an ohmic contact layer (see, for example, Patent Document 1).

特開２００４−４７７１９号公報（図１）Japanese Patent Laying-Open No. 2004-47719 (FIG. 1)

ところで、上記従来のフォトトランジスタでは、ソース電極およびドレイン電極を遮光性金属によって形成すると、ソース電極およびドレイン電極によって覆われた光電変換半導体薄膜のチャネル領域への光入射が阻止されるので、これを回避するため、ソース電極およびドレイン電極をＩＴＯ等の透光性導電材料によって形成するようにしている（上記特許文献１の第６９段落および第７２段落参照）。したがって、上記従来のフォトトランジスタでは、ソース電極およびドレイン電極の材料に節約を受けるという問題があった。 By the way, in the conventional phototransistor, when the source electrode and the drain electrode are formed of a light-shielding metal, light is prevented from entering the channel region of the photoelectric conversion semiconductor thin film covered with the source electrode and the drain electrode. In order to avoid this, the source electrode and the drain electrode are formed of a light-transmitting conductive material such as ITO (see the 69th and 72nd paragraphs of Patent Document 1). Therefore, the conventional phototransistor has a problem that the material for the source electrode and the drain electrode is saved.

そこで、この発明は、ソース電極およびドレイン電極を遮光性金属によって形成しても、光電変換半導体薄膜のチャネル領域への光入射量を多くすることができるフォトトランジスタを提供することを目的とする。 Accordingly, an object of the present invention is to provide a phototransistor capable of increasing the amount of light incident on the channel region of the photoelectric conversion semiconductor thin film even when the source electrode and the drain electrode are formed of a light-shielding metal.

請求項１に記載の発明は、光電変換半導体薄膜上にチャネル保護膜が設けられ、チャネル保護膜上にソース電極およびドレイン電極が設けられたフォトトランジスタにおいて、前記ソース電極および前記ドレイン電極は、前記チャネル保護膜の少なくとも一辺部上に当該一辺部に直交する方向に間隔をおいて設けられていることを特徴とするものである。
請求項２に記載の発明は、請求項１に記載の発明において、前記チャネル保護膜は方形状であり、前記ソース電極および前記ドレイン電極は、前記チャネル保護膜上およびその相対向する辺部の各外側に当該辺部に直交する方向に間隔をおいて設けられていることを特徴とするものである。
請求項３に記載の発明は、請求項１に記載の発明において、前記チャネル保護膜は線状で複数であって互いに平行に配置され、前記ソース電極および前記ドレイン電極は共に線状で複数であって前記チャネル保護膜の延びる方向に１本おきに配置されていることを特徴とするものである。
請求項４に記載の発明は、請求項１〜３のいずれかに記載の発明において、前記フォトトランジスタは、スイッチング素子として逆スタガ型でチャネル保護膜型の薄膜トランジスタを備えたアクティブマトリクス型の液晶表示装置のアクティブ基板上の表示領域以外の領域に設けられていることを特徴とするものである。 In the phototransistor in which the channel protective film is provided on the photoelectric conversion semiconductor thin film and the source electrode and the drain electrode are provided on the channel protective film, the source electrode and the drain electrode are The channel protective film is provided on at least one side of the channel protective film with an interval in a direction orthogonal to the one side.
According to a second aspect of the present invention, in the first aspect of the invention, the channel protective film has a rectangular shape, and the source electrode and the drain electrode are formed on the channel protective film and on opposite sides of the channel protective film. It is characterized in that each outer side is provided with an interval in a direction orthogonal to the side portion.
According to a third aspect of the present invention, in the first aspect of the present invention, the channel protection film is linear and plural and is arranged in parallel to each other, and the source electrode and the drain electrode are both linear and plural. Thus, every other channel protection film is disposed in the extending direction of the channel protection film.
According to a fourth aspect of the present invention, in the invention according to any one of the first to third aspects, the phototransistor is an active matrix type liquid crystal display including an inverted staggered type and a channel protective film type thin film transistor as a switching element. It is provided in an area other than the display area on the active substrate of the apparatus.

この発明によれば、ソース電極およびドレイン電極を、チャネル保護膜の少なくとも一辺部上に当該一辺部に直交する方向に間隔をおいて設けることにより、光電変換半導体薄膜のうち、ソース電極とドレイン電極との間においてチャネル保護膜下に形成された部分がチャネル領域となり、したがってソース電極およびドレイン電極を遮光性金属によって形成しても、光電変換半導体薄膜のチャネル領域への光入射量を多くすることができる。 According to the present invention, the source electrode and the drain electrode are provided on at least one side of the channel protective film with an interval in a direction orthogonal to the one side, so that the source electrode and the drain electrode of the photoelectric conversion semiconductor thin film are provided. The portion formed under the channel protective film between the two becomes the channel region, and therefore the amount of light incident on the channel region of the photoelectric conversion semiconductor thin film should be increased even if the source electrode and the drain electrode are formed of a light-shielding metal. Can do.

（第１実施形態）
図１はこの発明の第１実施形態としてのフォトトランジスタを備えたアクティブマトリクス型の液晶表示装置におけるアクティブ基板上に形成されたものの一部を省略した全体的な等価回路的平面図を示す。ここで、この液晶表示装置におけるフォトトランジスタ１９の役目等について簡単に説明すると、アクティブ基板１上の表示領域２以外の領域に設けられ、外光の照度を検出し、この検出結果に基づいて、アクティブ基板１の裏面側に配置されたバックライト（図示せず）からの光の輝度を制御するためのものである。 (First embodiment)
FIG. 1 is an overall equivalent circuit plan view in which a part of an active matrix type liquid crystal display device provided with a phototransistor according to a first embodiment of the present invention formed on an active substrate is omitted. Here, the role of the phototransistor 19 and the like in this liquid crystal display device will be briefly described. The illuminance of external light is detected in an area other than the display area 2 on the active substrate 1, and based on the detection result, This is for controlling the luminance of light from a backlight (not shown) disposed on the back side of the active substrate 1.

さて、図１において、アクティブ基板１上において一点鎖線で示す方形状の表示領域２には複数の走査ライン３および複数のデータライン４がマトリクス状に設けられている。この場合、複数の走査ライン３は行方向に延びて設けられ、複数のデータライン４は列方向に延びて設けられている。 In FIG. 1, a plurality of scanning lines 3 and a plurality of data lines 4 are provided in a matrix in a rectangular display region 2 indicated by a one-dot chain line on the active substrate 1. In this case, the plurality of scanning lines 3 are provided extending in the row direction, and the plurality of data lines 4 are provided extending in the column direction.

アクティブ基板１上の表示領域２において走査ライン３とデータライン４とで囲まれた領域内には画素電極５が設けられている。画素電極５はスイッチング素子としての薄膜トランジスタ６を介して走査ライン３およびデータライン４に接続されている。ここで、図１において、画素電極５は僅かに２個×２個だけ図示しているのは図示の明確化のためであり、実際には数百個×数百個もしくはそれ以上配置されている。 A pixel electrode 5 is provided in a region surrounded by the scanning lines 3 and the data lines 4 in the display region 2 on the active substrate 1. The pixel electrode 5 is connected to the scanning line 3 and the data line 4 through a thin film transistor 6 as a switching element. Here, in FIG. 1, only 2 × 2 pixel electrodes 5 are shown for clarity of illustration, and in actuality, hundreds × several hundreds or more are arranged. Yes.

走査ライン３の左端部は、表示領域２の左側に設けられた走査用引き回し線７を介して、その左側の点線で示す走査ライン駆動用ドライバ搭載領域８内に設けられた走査用出力端子９に接続されている。データライン４の下端部は、表示領域２の下側に設けられたデータ用引き回し線１０を介して、その下側の点線で示すデータライン駆動用ドライバ搭載領域１１内に設けられたデータ用出力端子１２に接続されている。 The left end of the scanning line 3 is connected to a scanning output terminal 9 provided in a scanning line driving driver mounting area 8 indicated by a dotted line on the left side via a scanning lead line 7 provided on the left side of the display area 2. It is connected to the. The lower end of the data line 4 is connected to a data output line 10 provided in a data line driving driver mounting area 11 indicated by a dotted line below the data line 10 provided below the display area 2. It is connected to the terminal 12.

走査ライン駆動用ドライバ搭載領域８内には走査用入力端子１３が設けられている。走査用入力端子１３は、その下側に設けられた走査用引き回し線１４を介して、その下側に設けられた走査用外部接続端子１５に接続されている。データライン駆動用ドライバ搭載領域１１内にはデータ用入力端子１６が設けられている。データ用入力端子１６は、その下側に設けられたデータ用引き回し線１７を介して、その下側に設けられたデータ用外部接続端子１８に接続されている。 A scanning input terminal 13 is provided in the scanning line driver mounting area 8. The scanning input terminal 13 is connected to a scanning external connection terminal 15 provided below the scanning input terminal 13 via a scanning routing line 14 provided below the scanning input terminal 13. A data input terminal 16 is provided in the data line driver mounting area 11. The data input terminal 16 is connected to a data external connection terminal 18 provided below the data input terminal 16 via a data routing line 17 provided below the data input terminal 16.

アクティブ基板１上においてデータライン駆動用ドライバ搭載領域１１の右側には外光照度検出用のフォトトランジスタ１９が設けられている。フォトトランジスタ１９のゲート電極Ｇ、ソース電極Ｓおよびドレイン電極Ｄは、その各近傍に設けられたゲート電極用引き回し線２０、ソース電極用引き回し線２１およびドレイン電極用引き回し線２２を介して、その下側に設けられたフォトトランジスタ用外部接続端子２３、２４、２５に接続されている。 On the active substrate 1, a phototransistor 19 for detecting ambient light illuminance is provided on the right side of the data line driver mounting area 11. The gate electrode G, the source electrode S, and the drain electrode D of the phototransistor 19 are disposed below the gate electrode lead line 20, the source electrode lead line 21, and the drain electrode lead line 22 provided in the vicinity thereof. It is connected to the phototransistor external connection terminals 23, 24, 25 provided on the side.

次に、この液晶表示装置の一部の具体的な構造について説明する。まず、図２は画素電極５および薄膜トランジスタ６の部分の断面図を示す。アクティブ基板１の上面の所定の箇所にはクロム等からなるゲート電極３１および該ゲート電極３１に接続された走査ライン３が設けられている。ゲート電極３１および走査ライン３を含むアクティブ基板１の上面には窒化シリコン等からなるゲート絶縁膜３２が設けられている。 Next, a specific structure of a part of the liquid crystal display device will be described. First, FIG. 2 shows a cross-sectional view of the pixel electrode 5 and the thin film transistor 6. A gate electrode 31 made of chromium or the like and a scanning line 3 connected to the gate electrode 31 are provided at predetermined positions on the upper surface of the active substrate 1. A gate insulating film 32 made of silicon nitride or the like is provided on the upper surface of the active substrate 1 including the gate electrode 31 and the scanning line 3.

ゲート電極３１上におけるゲート絶縁膜３２の上面の所定の箇所には真性アモルファスシリコンからなる半導体薄膜３３が設けられている。ゲート電極３１上における半導体薄膜３３の上面の所定の箇所には窒化シリコンからなるチャネル保護膜３４が設けられている。チャネル保護膜３４の上面両側およびその両側における半導体薄膜３３の上面にはｎ型アモルファスシリコンからなるオーミックコンタクト層３５、３６が設けられている。オーミックコンタクト層３５、３６の上面にはクロム等からなるソース電極３７およびドレイン電極３８が設けられている。 A semiconductor thin film 33 made of intrinsic amorphous silicon is provided at a predetermined position on the upper surface of the gate insulating film 32 on the gate electrode 31. A channel protective film 34 made of silicon nitride is provided at a predetermined position on the upper surface of the semiconductor thin film 33 on the gate electrode 31. Ohmic contact layers 35 and 36 made of n-type amorphous silicon are provided on both sides of the upper surface of the channel protective film 34 and on the upper surface of the semiconductor thin film 33 on both sides thereof. A source electrode 37 and a drain electrode 38 made of chromium or the like are provided on the upper surfaces of the ohmic contact layers 35 and 36.

ここで、ゲート電極３１、ゲート絶縁膜３２、半導体薄膜３３、チャネル保護膜３４、オーミックコンタクト層３５、３６、ソース電極３７およびドレイン電極３８により、逆スタガ型でチャネル保護膜型の薄膜トランジスタ６が構成されている。 Here, the gate electrode 31, the gate insulating film 32, the semiconductor thin film 33, the channel protective film 34, the ohmic contact layers 35 and 36, the source electrode 37 and the drain electrode 38 constitute an inverted staggered type channel protective film type thin film transistor 6. Has been.

ゲート絶縁膜３２の上面の所定の箇所にはデータライン４が設けられている。この場合、データライン４は、下から順に、真性アモルファスシリコン層４ａ、ｎ型アモルファスシリコン層４ｂおよびクロム等からなる金属層４ｃの３層構造となっている。そして、真性アモルファスシリコン層４ａ、ｎ型アモルファスシリコン層４ｂおよび金属層４ｃは、ドレイン電極３８形成領域における半導体薄膜３３、オーミックコンタクト層３６およびドレイン電極３８に接続されている。 Data lines 4 are provided at predetermined locations on the upper surface of the gate insulating film 32. In this case, the data line 4 has a three-layer structure of an intrinsic amorphous silicon layer 4a, an n-type amorphous silicon layer 4b, and a metal layer 4c made of chromium or the like in order from the bottom. The intrinsic amorphous silicon layer 4a, the n-type amorphous silicon layer 4b, and the metal layer 4c are connected to the semiconductor thin film 33, the ohmic contact layer 36, and the drain electrode 38 in the drain electrode 38 formation region.

薄膜トランジスタ６およびデータライン４を含むゲート絶縁膜３２の上面には窒化シリコン等からなる層間絶縁膜３９が設けられている。ソース電極３７の所定の箇所に対応する部分における層間絶縁膜３９にはコンタクトホール４０が設けられている。層間絶縁膜３９の上面の所定の箇所にはＩＴＯ等の透明導電材料からなる画素電極５が設けられている。画素電極５はコンタクトホール４０を介してソース電極３７に接続されている。 An interlayer insulating film 39 made of silicon nitride or the like is provided on the upper surface of the gate insulating film 32 including the thin film transistor 6 and the data line 4. A contact hole 40 is provided in the interlayer insulating film 39 in a portion corresponding to a predetermined portion of the source electrode 37. A pixel electrode 5 made of a transparent conductive material such as ITO is provided at a predetermined position on the upper surface of the interlayer insulating film 39. The pixel electrode 5 is connected to the source electrode 37 through the contact hole 40.

次に、図３はフォトトランジスタ１９の部分の透過平面図を示し、図４（Ａ）は図３のIV_A−IV_A線に沿う断面図を示し、図４（Ｂ）は図３のIV_B−IV_B線に沿う断面図を示し、図４（Ｃ）は図３のIV_C−IV_C線に沿う断面図を示す。アクティブ基板１の上面の所定の箇所にはクロム等からなるゲート電極Ｇおよび該ゲート電極Ｇに接続されたゲート電極用引き回し線２０が設けられている。ゲート電極Ｇおよびゲート電極用引き回し線２０を含むアクティブ基板１の上面にはゲート絶縁膜３２が設けられている。 Next, FIG. 3 shows a transmission plan view of the portion of the phototransistor 19, FIG. 4A shows a cross-sectional view taken along line IV _A -IV _{A in} FIG. 3, and FIG. 4B shows IV in FIG. _A cross-sectional view taken along line _B- IV _B is shown, and FIG. 4C shows a cross-sectional view taken along line IV _C -IV _{C in} FIG. A gate electrode G made of chromium or the like and a gate electrode lead wire 20 connected to the gate electrode G are provided at predetermined positions on the upper surface of the active substrate 1. A gate insulating film 32 is provided on the upper surface of the active substrate 1 including the gate electrode G and the gate electrode lead line 20.

ゲート電極Ｇ上におけるゲート絶縁膜３２の上面の所定の箇所には真性アモルファスシリコンからなる光電変換半導体薄膜４１が設けられている。光電変換半導体薄膜４１の平面形状については後で説明する。ゲート電極Ｇ上における光電変換半導体薄膜４１の上面の所定の箇所には窒化シリコンからなる方形状のチャネル保護膜４２が設けられている。 A photoelectric conversion semiconductor thin film 41 made of intrinsic amorphous silicon is provided at a predetermined position on the upper surface of the gate insulating film 32 on the gate electrode G. The planar shape of the photoelectric conversion semiconductor thin film 41 will be described later. A rectangular channel protective film 42 made of silicon nitride is provided at a predetermined position on the upper surface of the photoelectric conversion semiconductor thin film 41 on the gate electrode G.

チャネル保護膜４２の図３における右辺部上面およびその右外側における光電変換半導体薄膜４１の上面にはｎ型アモルファスシリコンからなる線状のオーミックコンタクト層４３、４４が当該右辺部に直交する方向に間隔をおいて設けられている。オーミックコンタクト層４３、４４の上面にはクロム等の遮光性金属からなる線状のソース電極Ｓおよびドレイン電極Ｄが設けられている。 Linear ohmic contact layers 43 and 44 made of n-type amorphous silicon are spaced apart in the direction perpendicular to the right side portion on the upper surface of the right side portion in FIG. 3 of the channel protective film 42 and the upper surface of the photoelectric conversion semiconductor thin film 41 on the right outside thereof. Is provided. On the upper surfaces of the ohmic contact layers 43 and 44, linear source electrodes S and drain electrodes D made of a light-shielding metal such as chromium are provided.

ここで、光電変換半導体薄膜４１の平面形状について説明する。光電変換半導体薄膜４１は、方形状のチャネル保護膜４２下に形成されたものと、線状のソース電極Ｓおよびドレイン電極Ｄ下に形成された線状のオーミックコンタクト層４３、４４下に形成されたものとからなっている。そして、光電変換半導体薄膜４１のうち、ソース電極Ｓとドレイン電極Ｄとの間においてチャネル保護膜４２下に形成された部分がチャネル領域となっている。 Here, the planar shape of the photoelectric conversion semiconductor thin film 41 will be described. The photoelectric conversion semiconductor thin film 41 is formed under the rectangular channel protective film 42 and the linear ohmic contact layers 43 and 44 formed under the linear source electrode S and drain electrode D. It consists of things. A portion of the photoelectric conversion semiconductor thin film 41 formed under the channel protective film 42 between the source electrode S and the drain electrode D is a channel region.

ここで、ゲート電極Ｇ、ゲート絶縁膜３２、光電変換半導体薄膜４１、チャネル保護膜４２、オーミックコンタクト層４３、４４、ソース電極Ｓおよびドレイン電極Ｄにより、逆スタガ型でチャネル保護膜型のフォトトランジスタ１９が構成されている。この場合、フォトトランジスタ１９をスイッチング素子としての薄膜トランジスタ６と同様に逆スタガ型でチャネル保護膜型としているのは、フォトトランジスタ１９を薄膜トランジスタ６の形成と同時に形成することにより、製造工程数が増加しないようにするためである。 Here, an inverted staggered and channel protective film type phototransistor is formed by the gate electrode G, the gate insulating film 32, the photoelectric conversion semiconductor thin film 41, the channel protective film 42, the ohmic contact layers 43 and 44, the source electrode S and the drain electrode D. 19 is configured. In this case, the phototransistor 19 is of an inverted stagger type and a channel protective film type like the thin film transistor 6 as a switching element. The reason why the phototransistor 19 is formed simultaneously with the formation of the thin film transistor 6 is that the number of manufacturing steps does not increase. It is for doing so.

ゲート絶縁膜３２の上面においてゲート電極Ｇの図３における右側の各所定の箇所にはソース電極用引き回し線２１およびドレイン電極用引き回し線２２が設けられている。この場合、ソース電極用引き回し線２１およびドレイン電極用引き回し線２２は、下から順に、真性アモルファスシリコン層２１ａ、２２ａ、ｎ型アモルファスシリコン層２１ｂ、２２ｂおよびクロム等からなる金属層２１ｃ、２２ｃの３層構造となっている。 A source electrode lead line 21 and a drain electrode lead line 22 are provided at predetermined positions on the right side of the gate electrode G in FIG. In this case, the source electrode lead wire 21 and the drain electrode lead wire 22 are formed of three layers of intrinsic amorphous silicon layers 21a and 22a, n-type amorphous silicon layers 21b and 22b, and metal layers 21c and 22c made of chromium or the like in order from the bottom. It has a layer structure.

そして、ソース電極用引き回し線２１を構成する真性アモルファスシリコン層２１ａ、ｎ型アモルファスシリコン層２１ｂおよび金属層２１ｃは、ソース電極Ｓの図３における右端部の部分において、光電変換半導体薄膜４１、オーミックコンタクト層４３およびソース電極Ｓに接続されている。 The intrinsic amorphous silicon layer 21a, the n-type amorphous silicon layer 21b, and the metal layer 21c constituting the source electrode lead wire 21 are formed at the right end portion of the source electrode S in FIG. The layer 43 and the source electrode S are connected.

ドレイン電極用引き回し線２２を構成する真性アモルファスシリコン層２２ａ、ｎ型アモルファスシリコン層２２ｂおよび金属層２２ｃは、ドレイン電極Ｄの図３における右端部の部分において、光電変換半導体薄膜４１、オーミックコンタクト層４４およびドレイン電極Ｄに接続されている。フォトトランジスタ１９、ソース電極用引き回し線２１およびドレイン電極用引き回し線２２を含むゲート絶縁膜３２の上面には層間絶縁膜３９が設けられている。 The intrinsic amorphous silicon layer 22a, the n-type amorphous silicon layer 22b, and the metal layer 22c constituting the drain electrode lead wire 22 are formed at the right end portion of the drain electrode D in FIG. 3 at the photoelectric conversion semiconductor thin film 41 and the ohmic contact layer 44. And connected to the drain electrode D. An interlayer insulating film 39 is provided on the upper surface of the gate insulating film 32 including the phototransistor 19, the source electrode lead line 21 and the drain electrode lead line 22.

以上のように、この実施形態のフォトトランジスタ１９では、線状のソース電極Ｓおよびドレイン電極Ｄを、チャネル保護膜４２の図３における右辺部上面およびその右外側に当該右辺部に直交する方向に間隔をおいて設けることにより、光電変換半導体薄膜４１のうち、ソース電極Ｓとドレイン電極Ｄとの間においてチャネル保護膜４２下に形成された部分がチャネル領域となり、したがってソース電極Ｓおよびドレイン電極Ｄをクロム等の遮光性金属によって形成しても、光電変換半導体薄膜４１のチャネル領域への光入射量を多くすることができる。 As described above, in the phototransistor 19 of this embodiment, the linear source electrode S and drain electrode D are arranged in the direction perpendicular to the right side portion on the upper surface of the right side portion in FIG. By providing an interval, a portion of the photoelectric conversion semiconductor thin film 41 formed under the channel protective film 42 between the source electrode S and the drain electrode D becomes a channel region, and thus the source electrode S and the drain electrode D Can be made of a light-shielding metal such as chromium, the amount of light incident on the channel region of the photoelectric conversion semiconductor thin film 41 can be increased.

ところで、光電変換半導体薄膜４１は、ソース電極Ｓとドレイン電極Ｄとの間においてチャネル保護膜４２の図３における右外側には設けられていない（図４（Ｃ）参照）。しかるに、図３において矢印で示すように、光電変換半導体薄膜４１のチャネル領域のうち、チャネル保護膜４２の右辺近傍を電流が回り込んで流れるので、十分な光電流を流すことができる。 Incidentally, the photoelectric conversion semiconductor thin film 41 is not provided between the source electrode S and the drain electrode D on the right outer side in FIG. 3 of the channel protective film 42 (see FIG. 4C). However, as indicated by an arrow in FIG. 3, since a current flows around the right side of the channel protective film 42 in the channel region of the photoelectric conversion semiconductor thin film 41, a sufficient photocurrent can flow.

（第２実施形態）
図５はこの発明の第２実施形態としてのフォトトランジスタの部分の透過平面図を示し、図６（Ａ）は図５のVI_A−VI_A線に沿う断面図を示し、図６（Ｂ）は図５のVI_B−VI_B線に沿う断面図を示し、図６（Ｃ）は図５のVI_C−VI_C線に沿う断面図を示す。このフォトトランジスタ１９において、図３および図４に示す場合と異なる点は、線状のソース電極Ｓおよびドレイン電極Ｄを、チャネル保護膜４２の上面およびその相対向する左右辺部の各外側に当該辺部に直交する方向に間隔をおいて設けた点である。 (Second Embodiment)
FIG. 5 shows a transmission plan view of a phototransistor portion as a second embodiment of the present invention, FIG. 6A shows a cross-sectional view taken along line VI _A -VI _A of FIG. 5, and FIG. Shows a cross-sectional view taken along line VI _B -VI _B of FIG. 5, and FIG. 6C shows a cross-sectional view taken along line VI _C -VI _{C of} FIG. This phototransistor 19 is different from the case shown in FIGS. 3 and 4 in that the linear source electrode S and drain electrode D are placed on the upper surface of the channel protective film 42 and on the outer sides of the opposite left and right side portions. This is a point provided with an interval in a direction orthogonal to the side portion.

この場合、図５において、ソース電極Ｓおよびドレイン電極Ｄの各左端面はゲート電極Ｇの左端面と面一となっている。また、ゲート電極Ｇおよびチャネル保護膜４２の図５における左右方向の幅は、図３に示すゲート電極Ｇおよびチャネル保護膜４２の左右方向の幅よりも小さくなっている。 In this case, in FIG. 5, the left end surfaces of the source electrode S and the drain electrode D are flush with the left end surface of the gate electrode G. Further, the lateral width of the gate electrode G and the channel protective film 42 in FIG. 5 is smaller than the lateral width of the gate electrode G and the channel protective film 42 shown in FIG.

このフォトトランジスタ１９では、光電変換半導体薄膜４１は、ソース電極Ｓとドレイン電極Ｄとの間においてチャネル保護膜４２の図５における右外側および左外側には設けられていない（図６（Ｃ）参照）。しかるに、図５において矢印で示すように、光電変換半導体薄膜４１のチャネル領域のうち、チャネル保護膜４２の右辺近傍および左辺近傍を電流が回り込んで流れるので、図３に示すフォトトランジスタ１９と比較して、約２倍の光電流を流すことができる。 In this phototransistor 19, the photoelectric conversion semiconductor thin film 41 is not provided between the source electrode S and the drain electrode D on the right outer side and the left outer side in FIG. 5 of the channel protective film 42 (see FIG. 6C). ). However, as indicated by the arrows in FIG. 5, the current flows around the right side and the left side of the channel protective film 42 in the channel region of the photoelectric conversion semiconductor thin film 41, so that it is compared with the phototransistor 19 shown in FIG. 3. Thus, a photocurrent of about twice can be passed.

また、このフォトトランジスタ１９では、ゲート電極Ｇおよびチャネル保護膜４２の図５における左右方向の幅が、図３に示すゲート電極Ｇおよびチャネル保護膜４２の左右方向の幅よりも小さくなっているので、それに対応する分だけ、素子面積を小さくすることができる。 Further, in this phototransistor 19, the lateral width of the gate electrode G and the channel protective film 42 in FIG. 5 is smaller than the lateral width of the gate electrode G and the channel protective film 42 shown in FIG. The element area can be reduced by the corresponding amount.

（第３実施形態）
図７はこの発明の第３実施形態としてのフォトトランジスタの部分の透過平面図を示し、図８（Ａ）は図７VIII_A−VIII_Aの線に沿う断面図を示し、図８（Ｂ）は図７のVIII_B−VIII_B線に沿う断面図を示し、図８（Ｃ）は図７のVIII_C−VIII_C線に沿う断面図を示す。このフォトトランジスタ１９において、図５および図６に示す場合と異なる点は、線状のドレイン電極Ｄをゲート電極Ｇの図７における左側に延ばし、ドレイン電極用引き回し線２２をゲート電極Ｇの図７における左側に設けた点である。この場合、図７において、ドレイン電極Ｄの右端面はゲート電極Ｇの右端面と面一となっている。 (Third embodiment)
FIG. 7 shows a transmission plan view of a phototransistor portion as a third embodiment of the present invention, FIG. 8A shows a cross-sectional view along the line of FIG. 7VIII _A- VIII _A , and FIG. It shows a cross-sectional view taken along the VIII _B -VIII _B line in FIG. 7, FIG. 8 (C) is a cross-sectional view taken along VIII _C -VIII _C line in FIG. In this phototransistor 19, the difference from the case shown in FIGS. 5 and 6 is that the linear drain electrode D is extended to the left side of the gate electrode G in FIG. 7, and the drain electrode lead wire 22 is connected to the gate electrode G in FIG. It is a point provided on the left side of. In this case, in FIG. 7, the right end surface of the drain electrode D is flush with the right end surface of the gate electrode G.

（第４実施形態）
図９はこの発明の第４実施形態としてのフォトトランジスタの部分の透過平面図を示し、図１０（Ａ）は図９のＸ_A−Ｘ_A線に沿う断面図を示し、図１０（Ｂ）は図９のＸ_B−Ｘ_B線に沿う断面図を示し、図１０（Ｃ）は図９のＸ_C−Ｘ_C線に沿う断面図を示す。このフォトトランジスタ１９において、図７および図８に示す場合と異なる点は、線状で複数のチャネル保護膜４２を互いに平行に配置し、線状で複数のソース電極Ｓおよびドレイン電極Ｄをチャネル保護膜４２の延びる方向に１本おきに配置した点である。このようにした場合には、比較的小さい面積で大出力のフォトセンサを構成することができる。 (Fourth embodiment)
9 shows a transmission plan view of a phototransistor portion as a fourth embodiment of the present invention, FIG. 10A shows a cross-sectional view taken along line X _A -X _A of FIG. 9, and FIG. shows a cross-sectional view taken along the X _B -X _B line in FIG. 9, Fig. 10 (C) shows a cross-sectional view taken along the X _C -X _C line in FIG. This phototransistor 19 is different from the case shown in FIGS. 7 and 8 in that a plurality of channel protection films 42 are linearly arranged in parallel to each other, and a plurality of source electrodes S and drain electrodes D are channel-protected. That is, every other film is arranged in the extending direction of the film 42. In such a case, a high-output photosensor can be configured with a relatively small area.

なお、上記各実施形態では、この発明を、液晶表示装置において外光の照度を検出するためのフォトトランジスタに適用した場合について説明したが、これに限定されるものではない。例えば、複数のフォトトランジスタをマトリクス状に配置してなる２次元イメージセンサ等にも適用することができる。 In each of the above embodiments, the case where the present invention is applied to a phototransistor for detecting the illuminance of external light in a liquid crystal display device has been described. However, the present invention is not limited to this. For example, the present invention can also be applied to a two-dimensional image sensor in which a plurality of phototransistors are arranged in a matrix.

この発明の第１実施形態としてのフォトトランジスタを備えたアクティブマトリクス型の液晶表示装置におけるアクティブ基板上に形成されたものの一部を省略した全体的な等価回路的平面図。1 is an overall equivalent circuit plan view in which a part of an active matrix type liquid crystal display device including a phototransistor according to a first embodiment of the present invention formed on an active substrate is omitted. 画素電極および薄膜トランジスタの部分の断面図。Sectional drawing of the part of a pixel electrode and a thin-film transistor. フォトトランジスタの部分の透過平面図。The transmission top view of the part of a phototransistor. （Ａ）は図３のIV_A−IV_A線に沿う断面図、（Ｂ）は図３のIV_B−IV_B線に沿う断面図、（Ｃ）は図３のIV_C−IV_C線に沿う断面図。(A) is a cross-sectional view taken along line IV _A -IV _A in FIG. 3, (B) is a cross-sectional view taken along line IV _B -IV _B in FIG. 3, and (C) is taken along line IV _C -IV _{C in} FIG. FIG. この発明の第２実施形態としてのフォトトランジスタの部分の透過平面図。The transmission top view of the part of the phototransistor as 2nd Embodiment of this invention. （Ａ）は図５のVI_A−VI_A線に沿う断面図、（Ｂ）は図５のVI_B−VI_B線に沿う断面図、（Ｃ）は図５のVI_C−VI_C線に沿う断面図。(A) is a sectional view taken along the line VI _A -VI _A in FIG. 5, (B) is a sectional view taken along the line VI _B -VI _B in FIG. 5, and (C) is taken along the line VI _C -VI _{C in} FIG. FIG. この発明の第３実施形態としてのフォトトランジスタの部分の透過平面図。The transmission top view of the part of the phototransistor as 3rd Embodiment of this invention. （Ａ）は図７のVIII_A−VIII_A線に沿う断面図、（Ｂ）は図７のVIII_B−VIII_B線に沿う断面図、（Ｃ）は図７のVIII_C−VIII_C線に沿う断面図。(A) is a sectional view taken along line VIII _A -VIII _A in FIG. 7, (B) is a sectional view taken along line VIII _B -VIII _B in FIG. 7, and (C) is taken along line VIII _C -VIII _{C in} FIG. FIG. この発明の第４実施形態としてのフォトトランジスタの部分の透過平面図。The permeation | transmission top view of the part of the phototransistor as 4th Embodiment of this invention. （Ａ）は図９のＸ_A−Ｘ_A線に沿う断面図、（Ｂ）は図９のＸ_B−Ｘ_B線に沿う断面図、（Ｃ）は図９のＸ_C−Ｘ_C線に沿う断面図。(A) is a sectional view taken along the X _A -X _A line in FIG. 9, (B) is a sectional view taken along the X _B -X _B line in FIG. 9, (C) in the X _C -X _C line in FIG. 9 FIG.

Explanation of symbols

１アクティブ基板
２表示領域
３走査ライン
４データライン
５画素電極
６薄膜トランジスタ
１９フォトトランジスタ
３２ゲート絶縁膜
４１光電変換半導体薄膜
４２チャネル保護膜
４３、４４オーミックコンタクト層
Ｇゲート電極
Ｓソース電極
Ｄドレイン電極 DESCRIPTION OF SYMBOLS 1 Active substrate 2 Display area 3 Scan line 4 Data line 5 Pixel electrode 6 Thin film transistor 19 Phototransistor 32 Gate insulating film 41 Photoelectric conversion semiconductor thin film 42 Channel protective film 43, 44 Ohmic contact layer G Gate electrode S Source electrode D Drain electrode

Claims

In a phototransistor in which a channel protective film is provided on a photoelectric conversion semiconductor thin film and a source electrode and a drain electrode are provided on the channel protective film, the source electrode and the drain electrode are on at least one side of the channel protective film. A phototransistor which is provided at intervals in a direction orthogonal to the one side portion.

2. The channel protection film according to claim 1, wherein the channel protective film has a rectangular shape, and the source electrode and the drain electrode are orthogonal to the side part on the channel protective film and outside each of the opposite side parts. A phototransistor characterized in that the phototransistor is provided at intervals in the direction.

2. The channel protection film according to claim 1, wherein the channel protection film is linear and plural and is arranged in parallel to each other, and the source electrode and the drain electrode are both linear and plural and the direction in which the channel protection film extends. The phototransistors are arranged every other line.

4. The invention according to claim 1, wherein the phototransistor is other than a display region on an active substrate of an active matrix type liquid crystal display device having an inverted staggered type and a channel protective film type thin film transistor as a switching element. The phototransistor is provided in the region.