JP2008524969A - イン−ストリームデータ暗号化/復号の機能を有するメモリシステム - Google Patents
イン−ストリームデータ暗号化/復号の機能を有するメモリシステム Download PDFInfo
- Publication number
- JP2008524969A JP2008524969A JP2007548469A JP2007548469A JP2008524969A JP 2008524969 A JP2008524969 A JP 2008524969A JP 2007548469 A JP2007548469 A JP 2007548469A JP 2007548469 A JP2007548469 A JP 2007548469A JP 2008524969 A JP2008524969 A JP 2008524969A
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- controller
- encryption
- cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 title claims abstract description 90
- 230000006870 function Effects 0.000 title description 8
- 238000000034 method Methods 0.000 claims abstract description 96
- 238000012545 processing Methods 0.000 claims abstract description 40
- 230000008569 process Effects 0.000 claims description 55
- 238000003672 processing method Methods 0.000 claims 1
- 229910003460 diamond Inorganic materials 0.000 description 13
- 239000010432 diamond Substances 0.000 description 13
- 238000010586 diagram Methods 0.000 description 5
- 238000007726 management method Methods 0.000 description 4
- 238000004364 calculation method Methods 0.000 description 2
- 239000003999 initiator Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 208000008487 fibromuscular dysplasia Diseases 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Software Systems (AREA)
- Storage Device Security (AREA)
Abstract
データストリーム中のデータが、何等かのコントローラの密接な関与なしで、回路によって暗号化処理される場合、メモリシステムの処理能力が改善される。データストリームが複数のソース中で選択されたデータソースおよび複数の行き先中で選択された行き先を持つように、データストリームが全くコントローラの関与なしで制御されることは好ましい。複数のページの処理と、複数のアルゴリズム中から1つ以上の暗号化アルゴリズムの選択がコントローラの関与なしで暗号化および/または復号することを可能にし、並びにコントローラの関与なしで複数の連続する段階でデータを暗号化処理することができるように、暗号化回路を設定できることは好ましい。複数のデータストリームからデータをインターリービング方式で暗号化処理するメモリシステムでは、セッションに割り込まれる時に、セキュリティコンフィギュレーション情報が失われることがあり、そのために、セッションの再開時に処理が継続不能になることがある。セキュリティコンフィギュレーション情報を保持するために、割り込み後に読み取りができるよう、割り込み前に、コントローラが前記セッションのセキュリティコンフィギュレーション情報を保存させることが好ましい。
【選択図】 図2
Description
複数のホストアプリケーションが、複数のデータストリームを処理しながら同時に、メモリ20にアクセスできることが望ましい。これが意味することは、あるデータストリームの暗号化処理は、メモリシステム10が他のデータストリームを処理するために、割込んだ際に、完了していなかったかもしれないことである。異なったデータストリームの暗号化処理は、通常異なったパラメーター(例えば、異なった鍵とアルゴリズム、および異なったデータソースと行き先)を用いる。これらのパラメーターは、データストリームの対応するセキュリティコンフィギュレーションレコードに備えられている。特定のデータストリームの割り込まれた処理がその後再開される場合に、その対応するセキュリティコンフィギュレーションレコードが失われないことを保証するために、そのレコードは、CPU RAM 12aに保存するのが好ましい。前に割り込まれたデータストリームの処理を再開する場合、CPU12は、そのデータストリーム用の保存されたセキュリティコンフィギュレーション記録を読み出し、保存されている対応するセキュリティコンフィギュレーションレコードに基づいて、正確なパラメーターを用いて、そのデータストリームの再開された暗号化処理を行うことができる。
Claims (51)
- 暗号化されたデータを保存するメモリシステムにおいて、
不揮発性のフラッシュメモリセルと、
前記セルからの、又は前記セルへのデータストリーム中のデータに対して暗号化処理を実行する回路と、
コントローラであって、暗号化アルゴリズムを用いて、暗号化処理するために、前記回路を設定すると共に前記セルと前記回路を制御し、前記回路が設定された後、前記コントローラの関与なしで、前記データストリーム中のデータが前記回路によって暗号化処理されるようするコントローラと、
を備えることを特徴とするシステム。 - データがページの前記セルに書き込まれ、または前記セルから読取られ、前記回路が各々1ページ未満のデータユニットに暗号化処理を実行し、前記コントローラが前記回路を設定し、前記回路が設定された後、前記回路が、前記コントローラの関与なしにデータの複数のページに暗号化処理を実行することを特徴とする請求項1に記載のシステム。
- 前記コントローラが前記回路を設定し、前記データストリームが複数のソース中で選択された前記データソースと、複数の行き先中で選択された前記行き先を持つことを特徴とする請求項1に記載のシステム。
- 前記コントローラが前記回路を設定し、前記データストリーム中のデータが前記セルから始まり、前記コントローラ又はホスト装置に仕向けられることを特徴とする請求項3に記載のシステム。
- 前記コントローラが前記回路を設定し、前記データストリーム中のデータが前記セルに仕向けられ、前記コントローラ又はホスト装置から始まることを特徴とする請求項3に記載のシステム。
- 前記コントローラが前記回路を設定し、前記データストリームが前記セルからホスト装置まで、又は前記ホスト装置から前記セルまでであり、前記回路をバイパスすることを特徴とする請求項3に記載のシステム。
- 前記コントローラが前記回路を設定し、選択された暗号化アルゴリズムが前記暗号化処理で使用されることを特徴とする請求項1に記載のシステム。
- 前記コントローラが前記回路を設定し、前記設定後に前記コントローラの関与なしで、前記回路が前記データストリーム中のデータを複数の連続する段階で暗号化処理することを特徴とする請求項1に記載のシステム。
- 前記設定後に前記コントローラの関与なしで、前記回路が前記データストリーム中のデータを、一つ以上の鍵を使用して、複数の連続する段階で暗号化処理することを特徴とする請求項8に記載のシステム。
- 前記設定後に前記コントローラの関与なしで、前記回路が前記データストリーム中のデータを一つ以上の暗号化処理によって、複数の連続する段階で暗号化処理することを特徴とする請求項8に記載のシステム。
- 暗号化されたデータを保存するメモリカードにおいて、
不揮発性のフラッシュメモリセルと、
前記セルからの、又は前記セルへのデータストリーム中のデータに対して暗号化処理を実行する回路と、
コントローラであって、暗号化アルゴリズムを用いて、暗号化処理するために、前記回路を設定すると共に前記セルと前記回路を制御し、前記回路が設定された後、前記コントローラの関与なしで、前記データストリーム中のデータが前記回路によって暗号化処理されるようするコントローラと、
を備え、
前記メモリセル、前記回路および前記コントローラは、カード中に密閉されていることを特徴とするカード。 - データがページで前記セルに書き込まれ、または前記セルから読み出され、前記回路が各々1ページ未満のデータユニットに暗号化処理を実行し、前記コントローラが前記回路を設定し、前記回路が設定された後、前記コントローラの関与なしで、前記回路がデータの複数ページに暗号化処理を実行することを特徴とする請求項11に記載のカード。
- 前記コントローラが前記回路を設定し、前記データストリームが複数のソース中で選択されたデータソースと、複数の行き先中で選択された行き先を持つことを特徴とする請求項11に記載のカード。
- 前記コントローラが前記回路を設定し、前記データストリーム中のデータが前記セルから始まり、前記コントローラ又はホスト装置に仕向けられることを特徴とする請求項13に記載のカード。
- 前記コントローラが前記回路を設定し、前記データストリーム中のデータが前記セルに仕向けられ、前記コントローラ又はホスト装置から始まることを特徴とする請求項13に記載のカード。
- 前記コントローラが前記回路を設定し、前記データストリームが前記セルからホスト装置まで、または前記ホスト装置から前記セルまでであり、前記回路をバイパスすることを特徴とする請求項13に記載のカード。
- 前記コントローラが前記回路を設定し、選択された暗号化アルゴリズムが暗号化および/または復号で使用されることを特徴とする請求項11に記載のカード。
- 前記コントローラが前記回路を設定し、前記設定後に前記コントローラの関与なしで、前記回路が前記データストリーム中のデータを複数の連続する段階で暗号化処理することを特徴とする請求項11に記載のカード。
- 前記設定後に前記コントローラの関与なしで、前記回路が前記データストリーム中のデータを、一つ以上の鍵を使用して、複数の連続する段階で暗号化処理することを特徴とする請求項18に記載のカード。
- 前記設定後に前記コントローラの関与なしで、前記回路が前記データストリーム中のデータを一つ以上の暗号化処理によって、複数の連続する段階で暗号化処理することを特徴とする請求項18記載にカード。
- 暗号化されたデータを保存するメモリカードにおいて、
不揮発性のフラッシュメモリセルと、
前記セルからの、又は前記セルへのデータストリーム中のデータに対して暗号化処理を実行する回路と、
データをページで前記セルに書き込ませ、または、前記セルから読み出させるコントローラを備え、
前記回路は、各々1ページ未満のデータユニットに暗号化処理を実行し、
前記コントローラの関与なしで、前記データストリームの1ページ以上が暗号化処理され、複数のソース中で選択されたデータソースと複数の行き先中で選択された行き先を用いて、書き込まれ、又は、読み出される、
ことを特徴とするメモリカード。 - セルおよび暗号化回路を制御するコントローラを有するメモリシステムの不揮発性のフラッシュメモリセルにおけるデータを暗号化および/または復号する方法において、
暗号化アルゴリズムを用いて、前記セルからの、又は前記セルへのデータストリーム中のデータに暗号化処理を実行する回路を設定するためにコントローラを用いるステップと、
前記回路が設定された後に前記コントローラの関与なしで、前記データストリーム中のデータが、前記回路によって暗号化処理されるステップと、
を含むことを特徴とする方法。 - データがページで前記セルに書き込まれ、または前記セルから読み出され、前記回路が各々1ページ未満のデータユニットに暗号化処理を実施し、前記コントローラを使用する方法は、前記コントローラを用いて前記回路を設定し、前記回路が設定された後、前記コントローラの関与なしで前記回路がデータの複数のページに暗号化処理することを特徴とする請求項22に記載の方法。
- 前記コントローラを使用する方法は、前記コントローラを用いて前記回路を設定し、
前記データストリームが複数のソース中で選択されたデータソースおよび複数の行き先中で選択された行き先を有することを特徴とする請求項22に記載の方法。 - 前記コントローラを使用する方法は、前記コントローラを用いて前記回路を設定し、
前記データストリーム中のデータが前記セルから始まり、前記コントローラあるいはホスト装置に仕向けられることを特徴とする請求項24に記載の方法。 - 前記コントローラを使用する方法は、前記コントローラを用いて前記回路を設定し、
前記データストリーム中のデータが前記セルに仕向けられ、前記コントローラあるいはホスト装置から始まることを特徴とする請求項24に記載の方法。 - 前記コントローラを使用する方法は、前記コントローラを用いて前記回路を設定し、
前記データストリームが、前記セルからホスト装置まで、又は前記ホスト装置から前記セルまでであって、前記回路をバイパスすることを特徴とする請求項24に記載の方法。 - 前記コントローラを使用する方法は、前記コントローラを用いて前記回路を設定し、
選択した暗号化アルゴリズムは、前記暗号化処理に使用されることを特徴とする請求項22に記載の方法。 - 前記コントローラを使用する方法は、前記コントローラを用いて前記回路を設定し、
前記設定後、前記コントローラの関与なしで、前記回路が前記データストリーム中のデータを複数の連続する段階で暗号化処理することを特徴とする請求項22に記載の方法。 - 前記コントローラを使用する方法は、前記コントローラを用いて前記回路を設定し、
前記設定後、前記コントローラの関与なしで、前記回路が前記データストリーム中のデータを複数の連続する段階で、一つ以上の鍵を使用して暗号化処理することを特徴とする請求項29に記載の方法。 - 前記コントローラを使用する方法は、前記コントローラを用いて前記回路を設定し、
前記設定後、前記コントローラの関与なしで、前記回路が前記データストリーム中のデータを複数の連続する段階で、一つ以上の暗号化処理を使用して暗号化処理することを特徴とする請求項29に記載の方法。 - セルおよび暗号化回路を制御するコントローラを有するメモリシステムの不揮発性のフラッシュメモリセルにおけるデータを暗号化および/または復号する方法において、
前記コントローラの関与なしで、前記回路を用いて1ページ以上のデータを暗号化処理するステップであって、データがページ単位で書き込まれ、または読み出され、また、前記回路が、各々1ページ未満のデータユニットに暗号化処理をするステップと、
前記コントローラの関与なしで、複数のソース中で選択されたデータソースと、複数の行き先中で選択された行き先を有するように、前記データストリームを制御するステップと、
を含むことを特徴とする方法。 - 前記暗号化回路を設定することをさらに含み、前記暗号化処理および前記制御が、前記回路の設定によって可能にされることを特徴とする請求項32に記載の方法。
- 前記回路を設定することで、複数の暗号化アルゴリズム中で一つ以上の暗号化アルゴリズムの選択が可能となり、前記コントローラの関与なしに、前記選択された暗号化アルゴリズムを使用する前記回路によって、前記データストリーム中のデータが暗号化処理されることを特徴とする請求項33に記載の方法。
- 前記回路が設定され、前記データストリーム中のデータが前記セルから始まり、前記コントローラ又はホスト装置に仕向けられることを特徴とする請求項33に記載の方法。
- 前記回路が設定され、前記データストリーム中のデータが前記セルに仕向けられ、前記コントローラ又はホスト装置から始まることを特徴とする請求項33に記載の方法。
- 前記回路が設定され、前記データストリームが前記セルからホスト装置まで又は前記ホスト装置から前記セルまでであって、前記回路をバイパスすることを特徴とする請求項33に記載の方法。
- 前記回路が設定され、前記設定後は、前記コントローラの関与なしに、前記回路が前記データストリーム中のデータを複数の連続する段階で暗号化処理することを特徴とする請求項33に記載の方法。
- 前記回路が設定され、前記設定後は、前記コントローラの関与なしに、前記回路が前記データストリーム中のデータを、一つ以上の鍵を使用して、複数の連続する段階で暗号化処理することを特徴とする請求項38に記載の方法。
- 前記回路が設定され、前記設定後は、前記コントローラの関与なしに、前記回路が前記データストリーム中のデータを、一つ以上の暗号化処理によって複数の連続する段階で暗号化処理することを特徴とする請求項38に記載の方法。
- 暗号化されたデータ保存用のメモリシステムにおいて、
不揮発性のフラッシュメモリセルと、
前記セルから又は前記セルへの一つ以上のデータストリーム中のデータに暗号化処理を実行する回路と、
前記セルと前記回路を制御し、異なったデータストリーム中のデータがインターリーブ方式で暗号化処理されるコントローラを備え、
前記セルからデータをアクセスするための少なくとも1つのセッションは、他のセッションによって割り込まれ、
前記コントローラはセッションのセキュリティコンフィギュレーション情報を、前記割り込み前に保存させ、該情報は前記割り込み後に読み出すことができることを特徴とするシステム。 - 前記セキュリティコンフィギュレーション情報は、データのソースあるいは行き先に関連する情報、暗号化鍵、暗号化アルゴリズム、および/またはメッセージ認証コードを含むことを特徴とする請求項41に記載のシステム。
- 前記コントローラは前記セッションの再開時に、前記セッション用に保存された前記セキュリティコンフィギュレーション情報を読み出させることを特徴とする請求項41に記載のシステム。
- 前記コントローラは、一つ以上のデータストリームの各々に対してセキュリティコンフィギュレーション情報を保存させ、割り込み後に前記情報が読み出させることを特徴とする請求項41に記載のシステム。
- 前記データストリームからのデータの処理が再開される時に、前記コントローラは、一つ以上のデータストリームの各々に対して保存された前記セキュリティコンフィギュレーション情報を読み出させることを特徴とする請求項44に記載のシステム。
- 前記コントローラは、前記割り込み以前に保存された、メッセージ認証コードを含む前記セキュリティコンフィギュレーション情報を読み出し、前記割り込まれたセッションが再開されるときに、前記読み出されたメッセージ認証コードから更新したメッセージ認証コードを導出することを特徴とする請求項41に記載のシステム。
- 不揮発性のフラッシュメモリセルと暗号化回路を含む、暗号化されたデータ保存用のメモリシステムにおけるデータを処理する方法において、
前記セルからの、又は前記セルへのデータストリーム中のデータに暗号化処理を行うために前記回路を用いるステップと、
インターリーブ方式で、異なったデータストリーム中のデータを前記回路に暗号化処理させるステップであって、前記セルへの、または前記セルからのデータを処理する、少なくとも1セッションが、他のセッションに割り込まれ、前記少なくとも前記1セッションのセキュリティコンフィギュレーション情報が、前記割り込み前に保存され、前記割り込み後に読み出すことができるステップと、
を含むことを特徴とする方法。 - 前記セキュリティコンフィギュレーション情報は、データのソースあるいは行き先に関連する情報、暗号化鍵、暗号化アルゴリズム、および/またはメッセージ認証コードを含むことを特徴とする請求項47に記載の方法。
- 前記暗号化処理させる方法が、前記異なったデータストリームの各々に対して、前記セキュリティコンフィギュレーション情報を保存させ、前記割り込み後、前記情報が読み出せることを特徴とする請求項47に記載の方法。
- 前記暗号化処理させる方法は、前記データストリームからのデータ処理が再開される時に、前記異なったデータストリームの各々に対して保存された前記セキュリティコンフィギュレーション情報を読み出させるようにすることを特徴とする請求項47に記載の方法。
- 前記割り込み以前に保存された、メッセージ認証コードを含む前記セキュリティコンフィギュレーション情報を更に読み出し、前記割り込まれたセッションが再開されるときに、前記読み出されたメッセージ認証コードから更新したメッセージ認証コードを導出することを特徴とする請求項47に記載の方法。
Applications Claiming Priority (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US63944204P | 2004-12-21 | 2004-12-21 | |
US60/639,442 | 2004-12-21 | ||
US11/314,032 US20070180539A1 (en) | 2004-12-21 | 2005-12-20 | Memory system with in stream data encryption / decryption |
US11/314,030 US20060242429A1 (en) | 2004-12-21 | 2005-12-20 | In stream data encryption / decryption method |
US11/314,030 | 2005-12-20 | ||
US11/314,032 | 2005-12-20 | ||
PCT/US2005/046586 WO2006071725A2 (en) | 2004-12-21 | 2005-12-21 | Memory system with in-stream data encryption/decryption |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011251674A Division JP2012090286A (ja) | 2004-12-21 | 2011-11-17 | イン−ストリームデータ暗号化/復号の機能を有するメモリシステム |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2008524969A true JP2008524969A (ja) | 2008-07-10 |
JP2008524969A5 JP2008524969A5 (ja) | 2008-10-30 |
JP5118494B2 JP5118494B2 (ja) | 2013-01-16 |
Family
ID=36602516
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007548469A Expired - Fee Related JP5118494B2 (ja) | 2004-12-21 | 2005-12-21 | イン−ストリームデータ暗号化/復号の機能を有するメモリシステム |
Country Status (5)
Country | Link |
---|---|
EP (3) | EP2330530B1 (ja) |
JP (1) | JP5118494B2 (ja) |
KR (1) | KR101297760B1 (ja) |
AT (2) | ATE545093T1 (ja) |
WO (1) | WO2006071725A2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008109611A (ja) * | 2006-09-29 | 2008-05-08 | Fujitsu Ltd | 暗号変換装置、暗号変換方法および暗号変換プログラム |
WO2011064883A1 (ja) * | 2009-11-27 | 2011-06-03 | 株式会社東芝 | メモリチップ |
JP2015513743A (ja) * | 2012-02-29 | 2015-05-14 | アップル インコーポレイテッド | ストレージ装置とホスト間でデータ伝送を保護するためのストレージ・コントローラ・バス・インターフェースの使用 |
US11520893B2 (en) | 2019-05-30 | 2022-12-06 | Kyocera Document Solutions Inc. | Integrated circuit and control method of integrated circuit |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080107275A1 (en) * | 2006-11-08 | 2008-05-08 | Mehdi Asnaashari | Method and system for encryption of information stored in an external nonvolatile memory |
WO2011161494A1 (en) | 2010-06-22 | 2011-12-29 | Sandisk Il Ltd. | Storage device, host device, and method for communicating a password between first and second storage devices using a double-encryption scheme |
KR101878682B1 (ko) | 2011-11-14 | 2018-07-18 | 삼성전자주식회사 | 컨텐츠를 보호하기 위한 방법 및 저장 매체 |
KR101440585B1 (ko) * | 2012-12-20 | 2014-09-17 | 코나아이 (주) | 암복호화 기능을 가진 메모리 카드 |
US12105804B2 (en) * | 2021-07-17 | 2024-10-01 | International Business Machines Corporation | Securely executing software based on cryptographically verified instructions |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001051903A (ja) * | 1999-08-05 | 2001-02-23 | Sony Corp | 半導体記憶装置及び半導体記憶装置の動作設定方法 |
JP2001508893A (ja) * | 1996-12-12 | 2001-07-03 | インテル・コーポレーション | 暗号によって保護されたページング・システム |
JP2002229861A (ja) * | 2001-02-07 | 2002-08-16 | Hitachi Ltd | 著作権保護機能つき記録装置 |
JP2002329180A (ja) * | 2001-04-27 | 2002-11-15 | Toshiba Corp | 無線通信機能を有するメモリカード及びそのデータ通信方法 |
JP2003256282A (ja) * | 2002-02-28 | 2003-09-10 | Matsushita Electric Ind Co Ltd | メモリカード |
JP2003263105A (ja) * | 2002-03-08 | 2003-09-19 | Sony Corp | ブロック暗号回路および方法 |
JP2004104539A (ja) * | 2002-09-11 | 2004-04-02 | Renesas Technology Corp | メモリカード |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH113284A (ja) * | 1997-06-10 | 1999-01-06 | Mitsubishi Electric Corp | 情報記憶媒体およびそのセキュリティ方法 |
EP1056015A4 (en) | 1998-01-21 | 2005-01-05 | Tokyo Electron Ltd | MEMORY DEVICE, DEVICE AND DECOMPOSITION DEVICE AND ACCESS PROCESS FOR NON-VOLATILE MEMORY |
BR0007239B1 (pt) * | 1999-10-21 | 2014-03-18 | Panasonic Corp | Aparelho de acesso á placa de memória semicondutora, placa de memória semicondutora e método de inicialização. |
US6754765B1 (en) * | 2001-05-14 | 2004-06-22 | Integrated Memory Logic, Inc. | Flash memory controller with updateable microcode |
US7062616B2 (en) * | 2001-06-12 | 2006-06-13 | Intel Corporation | Implementing a dual partition flash with suspend/resume capabilities |
TWI223204B (en) * | 2001-11-08 | 2004-11-01 | Toshiba Corp | Memory card, content transmission system, and content transmission method |
-
2005
- 2005-12-21 AT AT05855187T patent/ATE545093T1/de active
- 2005-12-21 WO PCT/US2005/046586 patent/WO2006071725A2/en active Application Filing
- 2005-12-21 JP JP2007548469A patent/JP5118494B2/ja not_active Expired - Fee Related
- 2005-12-21 EP EP10182649A patent/EP2330530B1/en not_active Not-in-force
- 2005-12-21 KR KR1020077016700A patent/KR101297760B1/ko not_active IP Right Cessation
- 2005-12-21 AT AT10177325T patent/ATE549687T1/de active
- 2005-12-21 EP EP05855187A patent/EP1828948B1/en not_active Not-in-force
- 2005-12-21 EP EP10177325A patent/EP2278518B1/en not_active Not-in-force
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001508893A (ja) * | 1996-12-12 | 2001-07-03 | インテル・コーポレーション | 暗号によって保護されたページング・システム |
JP2001051903A (ja) * | 1999-08-05 | 2001-02-23 | Sony Corp | 半導体記憶装置及び半導体記憶装置の動作設定方法 |
JP2002229861A (ja) * | 2001-02-07 | 2002-08-16 | Hitachi Ltd | 著作権保護機能つき記録装置 |
JP2002329180A (ja) * | 2001-04-27 | 2002-11-15 | Toshiba Corp | 無線通信機能を有するメモリカード及びそのデータ通信方法 |
JP2003256282A (ja) * | 2002-02-28 | 2003-09-10 | Matsushita Electric Ind Co Ltd | メモリカード |
JP2003263105A (ja) * | 2002-03-08 | 2003-09-19 | Sony Corp | ブロック暗号回路および方法 |
JP2004104539A (ja) * | 2002-09-11 | 2004-04-02 | Renesas Technology Corp | メモリカード |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008109611A (ja) * | 2006-09-29 | 2008-05-08 | Fujitsu Ltd | 暗号変換装置、暗号変換方法および暗号変換プログラム |
US8713328B2 (en) | 2006-09-29 | 2014-04-29 | Fujitsu Limited | Code conversion apparatus, code conversion method, and computer product |
WO2011064883A1 (ja) * | 2009-11-27 | 2011-06-03 | 株式会社東芝 | メモリチップ |
US8473810B2 (en) | 2009-11-27 | 2013-06-25 | Kabushiki Kaisha Toshiba | Memory chip having a security function and for which reading and writing of data is controlled by an authenticated controller |
US8788907B2 (en) | 2009-11-27 | 2014-07-22 | Kabushiki Kaisha Toshiba | Memory chip for converting data received from controller controlling reading and writing of data |
US9053062B2 (en) | 2009-11-27 | 2015-06-09 | Kabushiki Kaisha Toshiba | Memory chip for converting data received from controller controlling reading and writing of data |
US9355045B2 (en) | 2009-11-27 | 2016-05-31 | Kabushiki Kaisha Toshiba | Memory device for converting data received from controller controlling reading and writing of data |
JP2015513743A (ja) * | 2012-02-29 | 2015-05-14 | アップル インコーポレイテッド | ストレージ装置とホスト間でデータ伝送を保護するためのストレージ・コントローラ・バス・インターフェースの使用 |
US11520893B2 (en) | 2019-05-30 | 2022-12-06 | Kyocera Document Solutions Inc. | Integrated circuit and control method of integrated circuit |
Also Published As
Publication number | Publication date |
---|---|
EP2330530B1 (en) | 2013-04-03 |
WO2006071725A3 (en) | 2007-01-04 |
WO2006071725A2 (en) | 2006-07-06 |
ATE549687T1 (de) | 2012-03-15 |
KR101297760B1 (ko) | 2013-08-20 |
KR20070103741A (ko) | 2007-10-24 |
EP2330530A1 (en) | 2011-06-08 |
EP2278518B1 (en) | 2012-03-14 |
EP2278518A1 (en) | 2011-01-26 |
EP1828948B1 (en) | 2012-02-08 |
ATE545093T1 (de) | 2012-02-15 |
EP1828948A2 (en) | 2007-09-05 |
JP5118494B2 (ja) | 2013-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101323746B1 (ko) | 스트림-내 데이터 암호화/복호화 기능을 가진 메모리 시스템 | |
CA2537299C (en) | On-chip storage, creation, and manipulation of an encryption key | |
US9037875B1 (en) | Key generation techniques | |
JP4991223B2 (ja) | データ処理装置 | |
US20020188856A1 (en) | Storage device with cryptographic capabilities | |
US7835518B2 (en) | System and method for write failure recovery | |
US20100058066A1 (en) | Method and system for protecting data | |
JP2010509690A (ja) | 記憶装置のセキュリティを確保する方法とシステム | |
JP2004226969A (ja) | 暗号システム及び多様なモードを支援する方法 | |
US20090319801A1 (en) | Security-Enhanced Storage Devices Using Media Location Factor in Encryption of Hidden and Non-Hidden Partitions | |
WO2024119918A1 (zh) | 密钥管理方法、数据保护方法、系统、芯片及计算机设备 | |
JP5118494B2 (ja) | イン−ストリームデータ暗号化/復号の機能を有するメモリシステム | |
JP2008524969A5 (ja) | ||
KR101254136B1 (ko) | 스트림 내 데이터 암호화/복호화 및 오류 정정 기능을 가진 메모리 시스템 | |
US20050259458A1 (en) | Method and system of encrypting/decrypting data stored in one or more storage devices | |
US20040111626A1 (en) | Security processing of unlimited data size | |
US20070230690A1 (en) | System for write failure recovery | |
CN101763485A (zh) | 数据保护方法 | |
JP2009537026A (ja) | 書き込み障害回復のためのシステムおよび方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080910 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080910 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110517 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110811 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110818 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110914 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110922 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120321 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120618 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120625 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120717 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120724 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120820 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120827 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120919 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121016 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121019 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151026 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |