JP2008235655A - Substrate and method for manufacturing substrate - Google Patents
Substrate and method for manufacturing substrate Download PDFInfo
- Publication number
- JP2008235655A JP2008235655A JP2007074549A JP2007074549A JP2008235655A JP 2008235655 A JP2008235655 A JP 2008235655A JP 2007074549 A JP2007074549 A JP 2007074549A JP 2007074549 A JP2007074549 A JP 2007074549A JP 2008235655 A JP2008235655 A JP 2008235655A
- Authority
- JP
- Japan
- Prior art keywords
- ink
- substrate
- ivh
- hole
- filled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
Description
本発明は、電子機器等に使用される基板及びこの基板の製造方法に関する。 The present invention relates to a substrate used in an electronic device or the like and a method for manufacturing the substrate.
従来、プリント配線板の端面に端面電極を形成する方法は、基材の表裏両面に銅箔が積層されている銅張り積層板に、端面電極用スルーホール及び／又はＩＶＨを穴あけし、次に銅めっきにてプリント配線板の表裏及び穴壁に導体を形成してからエッチング処理をして、指定されたランド形状に端面電極用のランドを形成し、その次にソルダーレジストを形成する。 Conventionally, the method for forming end face electrodes on the end face of a printed wiring board is to drill through holes for end face electrodes and / or IVH in a copper clad laminate in which copper foil is laminated on both front and back surfaces of a substrate, A conductor is formed on the front and back surfaces of the printed wiring board and the hole wall by copper plating, and then an etching process is performed to form a land for an end face electrode in a specified land shape, and then a solder resist is formed.
その後、必用に応じて、ニッケル・金めっきを施し、プリント配線板を完成させる。完成したプリント配線板は、電子部品を実装した後に、この端面電極用スルーホール及び／又はＩＶＨのほぼ中央をプレス金型による打ち抜き加工、ルーター加工、ダイサー加工等の外形加工で切断され、プリント配線板の端面に端面電極を形成される。 Then, if necessary, nickel / gold plating is applied to complete the printed wiring board. The finished printed wiring board is mounted with electronic components, and then the through hole for the end face electrode and / or the center of the IVH is cut by outline processing such as punching with a press die, router processing, dicer processing, etc. An end face electrode is formed on the end face of the plate.
しかしながら、端面電極用のスルーホール及び／又はＩＶＨの、ほぼ中央の位置を、プレス金型による打ち抜き加工、ルーター加工、ダイサー加工等で切断して、端面電極を形成すると、プレス金型による打ち抜き加工、ルーター加工、ダイサー加工等による切断の外形加工時に、機械的衝撃により端面電極部のランドやスルーホール及び／又はＩＶＨ導体が、剥離破壊やバリを生じ、電気的な接続信頼性が確保できない問題点がある。
より詳細に述べると、剥離破壊されたものは、電気接続がとれないので、全く使用できなくなる。バリを生じたものは、はんだ付けを行う際、端面電極にはんだがつかず、接続不良の原因になったり、バリが障害となって正しい位置に実装されなくなる。
また、金属切断時に発生する切断切粉は、飛散した場合、回路間に跨って固定されると、短絡原因になるので、できる限り発生量を少なくする必要がある。
However, if the end surface electrode is formed by cutting the through hole for the end face electrode and / or IVH at the almost central position by punching with a press die, router processing, dicer processing, etc., punching with the press die When cutting outer shape by router processing, dicer processing, etc., the land, through hole and / or IVH conductor of the end face electrode part may cause peeling failure or burrs due to mechanical impact, and electrical connection reliability cannot be secured There is a point.
More specifically, those that are peeled and broken cannot be used at all because they cannot be electrically connected. When the soldering is performed, the end face electrode is not soldered, and this may cause a connection failure, or the burr becomes an obstacle and cannot be mounted at the correct position.
In addition, when the cutting chips generated at the time of cutting the metal are scattered and fixed between the circuits, they cause a short circuit, and therefore it is necessary to reduce the generation amount as much as possible.
そこで、ランド部分での剥離破壊、バリの発生を無くし、全体での切断切粉発生量を抑えた基板として、端面電極用スルーホール及び／又はＩＶＨと、このスルーホール及び／又はＩＶＨの周囲に配置されるランドとを備え、スルーホール及び／又はＩＶＨの周囲が、導電性のランド領域と、非導電性領域とを有する基板がある。
しかしながら、このような基板の製造工程において、スルーホール及び／又はＩＶＨの穴壁の導体をエッチング液から保護するために、スルーホール及び／又はＩＶＨ内にエッチング液に不溶なインクを充填するが、そのインクに熱硬化型（溶剤含有）を用いた場合、インク硬化後の体積減少によって表面に凹みが発生してしまい、エッチング液の侵食によって断線の原因となってしまう。 However, in the manufacturing process of such a substrate, in order to protect the through hole and / or the conductor of the hole wall of the IVH from the etching solution, ink that is insoluble in the etching solution is filled in the through hole and / or IVH. When a thermosetting type (containing a solvent) is used for the ink, a dent is generated on the surface due to the volume reduction after the ink is cured, and an etching solution erosion causes disconnection.
図１を用いてより詳細に述べると、図１（ａ）にて、充填直後ではインクに凹みは無いが、インクが溶剤を含有しているため、硬化後溶剤が気化することで体積が減少し、図１（ｂ）に示すように、凹みが発生する。
その後、図１（ｃ）に示すように、研磨によって表面の余分なインクを除去し、図１（ｄ）に示すように、ドライフィルム５をラミネートすると、凹みがドライフィルム５とインクとの間に隙間を発生し、露出した導体部が侵食してきたエッチング液によって溶解し、カケ・断線７が発生してしまう。
Referring to FIG. 1 in more detail, in FIG. 1 (a), there is no dent in the ink immediately after filling, but since the ink contains a solvent, the volume is reduced by the evaporation of the solvent after curing. Then, as shown in FIG. 1B, a dent is generated.
Thereafter, as shown in FIG. 1 (c), excess ink on the surface is removed by polishing, and as shown in FIG. 1 (d), when the dry film 5 is laminated, a dent is formed between the dry film 5 and the ink. A gap is generated in the film, and the exposed conductor is dissolved by the eroded etchant, resulting in chipping and disconnection 7.
本発明は、エッチング液の侵食を排除し、接続信頼性の高い基板を提供することを目的とする。 It is an object of the present invention to provide a substrate with high connection reliability by eliminating etching solution erosion.
本発明は、以下のものに関する。
（１）端面電極用スルーホール及び／又はＩＶＨを有する積層体と、スルーホール及び／又はＩＶＨ内に充填されるエッチング液に不溶なインクとを備え、上記インクが複数回に分けて充填される基板。
（２）項（１）において、インクの充填が、２回である基板。
（３）項（１）又は（２）において、インクの充填が、前に充填されたインクの硬化度が２Ｈ以上となった後に、再充填を行う基板。
（４）項（１）乃至（３）の何れかにおいて、インクが、熱硬化型である基板。
（５）以下の工程（ａ）〜（ｇ）にて製造される基板の製造方法。
（ａ）多層基板にスルーホール及び／又はＩＶＨを形成する工程
（ｂ）工程（ａ）にて形成したスルーホール及び／又はＩＶＨに導電性のめっき層を形成する工程
（ｃ）スルーホール及び／又はＩＶＨ内にインクを充填する工程
（ｄ）先に充填したインクを硬化させた後に再度インクを充填する工程
（ｅ）基板表面の余分なインクを研磨によって除去する工程
（ｆ）多層基板の表裏面に回路を形成する工程
（ｇ）インクを剥離する工程
The present invention relates to the following.
(1) A laminate having through-holes for end face electrodes and / or IVH and ink insoluble in an etching solution filled in the through-holes and / or IVH are provided, and the ink is filled in a plurality of times. substrate.
(2) The substrate according to item (1), wherein the ink is filled twice.
(3) In the item (1) or (2), the substrate that is refilled after the ink is filled after the degree of curing of the previously filled ink is 2H or more.
(4) The substrate according to any one of items (1) to (3), wherein the ink is a thermosetting type.
(5) A method for manufacturing a substrate manufactured in the following steps (a) to (g).
(A) Step of forming a through hole and / or IVH in the multilayer substrate (b) Step of forming a conductive plating layer on the through hole and / or IVH formed in step (a) (c) Through hole and / or Alternatively, the step of filling the ink into the IVH (d) the step of refilling the ink after curing the previously filled ink (e) the step of removing excess ink on the substrate surface by polishing (f) the surface of the multilayer substrate Step of forming circuit on back side (g) Step of peeling ink
本発明によれば、穴壁の導体を保護するために、充填するインクを複数回に分けて充填することで、硬化後のインク表面の凹みがなくなり、エッチング液の侵食による断線を生じることがなく、接続信頼性の高い基板を提供できる。 According to the present invention, in order to protect the conductor on the hole wall, the ink to be filled is filled in a plurality of times, so that there is no dent on the ink surface after curing, and disconnection due to etching solution erosion may occur. In addition, a substrate with high connection reliability can be provided.
本発明にて述べるスルーホールは、後に切断されて、端面電極とするものであり、その形状は貫通孔である。このスルーホールは壁面に導電性金属を配してあり、この導電性金属をめっきにより形成することができる。 The through hole described in the present invention is cut later to form an end face electrode, and the shape thereof is a through hole. The through hole has a conductive metal disposed on the wall surface, and the conductive metal can be formed by plating.
本発明にて述べるＩＶＨは後に切断されて、端面電極とするものであり、その形状は有底の穴である。このＩＶＨは、壁面および穴底に導電性金属を配してあり、この導電性金属をめっきにより形成することができる。 The IVH described in the present invention is cut later to form an end face electrode, and its shape is a bottomed hole. In this IVH, a conductive metal is disposed on the wall surface and the bottom of the hole, and this conductive metal can be formed by plating.
スルーホール及びＩＶＨの周囲には、ランドを形成することができ、このランドを導電性のランド領域と、非導電性領域とを有するようにすることができる。
ランド領域は、導電性金属により形成され、具体的には、めっき、金属箔等により形成される。そして、このランド領域は他の回路との電気的接続を行うことに使用される。
非導電性領域は、導電性金属を有さない領域であり、初めから導電性金属を配さないようにするか、一旦銅箔配置又はめっき銅を付着させた後に、エッチングにより金属部分を溶かし、非導電性領域を形成しても良い。
A land can be formed around the through hole and the IVH, and the land can have a conductive land region and a non-conductive region.
The land region is formed of a conductive metal, specifically, plating, metal foil, or the like. This land area is used for electrical connection with other circuits.
The non-conductive region is a region that does not have a conductive metal. Do not place a conductive metal from the beginning, or once the copper foil is placed or plated copper is deposited, the metal part is melted by etching. A non-conductive region may be formed.
本発明にて述べる基板は、スルーホールのみ、ＩＶＨのみ、又は、スルーホール及びＩＶＨを備えるものであり、多層構造を有している。
より具体的に述べると、銅張り積層板にプリント配線板の端面に電極を形成するための端面電極用スルーホール及びＩＶＨ、部品挿入用スルーホール、またはプリント配線板の層間を電気的に導通させる接続スルーホール及びＩＶＨ等を有し、その穴の壁面および穴底に、導電性金属を配してあり、この導電性金属をめっきにより形成することができる。
The substrate described in the present invention has only a through hole, only IVH, or includes a through hole and IVH, and has a multilayer structure.
More specifically, the through-holes for the end face electrodes and IVH for forming electrodes on the end face of the printed wiring board on the copper-clad laminate are electrically connected between the through holes for component insertion or the printed wiring board. It has a connection through hole, IVH, and the like, and a conductive metal is disposed on the wall surface and bottom of the hole, and this conductive metal can be formed by plating.
本発明にて述べるインクは、回路形成時に使用するエッチング液に対し、非溶解性のものであれば良く、その材質等に特に制限されるものではない。
具体的には、この穴埋めインクはドライフィルムの現像液である炭酸ソーダ（Ｎａ２ＣＯ３）には溶解されず、エッチング液（塩化鉄・塩化銅など）に耐性があり、苛性ソーダ（ＮａＯＨ）で溶解し剥離されるものが好ましい。
また、この穴埋めインクには、熱硬化型とＵＶ硬化型があるが、熱硬化型のインクのほうが研磨性、インク剥離性に優れているため好ましい。
The ink described in the present invention is not particularly limited to the material and the like as long as it is insoluble in the etching solution used for circuit formation.
Specifically, this ink for filling holes is not dissolved in sodium carbonate (Na 2 CO 3 ), which is a dry film developer, and is resistant to etching solutions (iron chloride, copper chloride, etc.), and caustic soda (NaOH). What melt | dissolves and peels is preferable.
In addition, the hole-filling ink includes a thermosetting type and a UV curable type, and the thermosetting type ink is preferable because it has excellent polishing properties and ink peeling properties.
インクの充填は、複数回であれば特に制限されるものではなく、２回、３回、４回、５回等、任意に選択することができるが、作業効率を考えると、２回であることが好ましい。インクの充填方法は、特に制限されないが、具体的には、スクリーン印刷、ロールコートによるものがあり、インクを充填する基板の板厚、穴径、穴数等の条件によって使い分けることが好ましい。 The filling of the ink is not particularly limited as long as it is performed a plurality of times, and can be arbitrarily selected such as 2, 3, 4, 5, etc., but it is twice in consideration of work efficiency. It is preferable. The ink filling method is not particularly limited, and specifically, there are screen printing and roll coating, and it is preferable to use properly depending on conditions such as the plate thickness, hole diameter, and number of holes of the substrate to be filled with ink.
インクの再充填、即ち、初回に充填した後の次回以降の充填は、先に充填したインクが、硬化した後に行われるが、先に充填したインクの硬化は、鉛筆硬度にて述べる２Ｈ以上であることが好ましい。これは、２Ｈ未満であると、インクの大部分が未硬化であり、２回目以降の充填時に最初に塗布したインクが転写されてしまうためである。
インクの充填回数と充填量の関係は、特に制限されないが、最初の充填で硬化後のインク量が必要インク量の約８割以上充填されることが好ましく、２回目以降の充填で硬化による体積減少によって発生した残りの不足分を塗布することが望ましい。
The refilling of the ink, that is, the subsequent filling after the first filling is performed after the previously filled ink is cured, but the curing of the previously filled ink is 2H or more described in pencil hardness. Preferably there is. This is because if it is less than 2H, most of the ink is uncured, and the first applied ink is transferred during the second and subsequent fillings.
The relationship between the number of ink fillings and the filling amount is not particularly limited, but it is preferable that the amount of ink after curing is filled by about 80% or more of the required ink amount in the first filling, and the volume due to curing in the second and subsequent fillings. It is desirable to apply the remaining deficit caused by the reduction.
以下、本発明の実施例について図面を用いて説明する。
図２は、本発明の１実施例である基板の製造方法を説明する工程図である。
図２（ａ）に示すように、まずコア材にＭＣＬ−ＢＥ−６７Ｇ（Ｈ）（日立化成工業株式会社製 商品名）、絶縁層にＭＣＬ−ＢＥ−６７Ｇ（Ｈ）（日立化成工業株式会社製 商品名）を用いて、その両側に厚さ１２μｍの銅箔を重ね、積層プレス機にて、摂氏１９０度、圧力３．０ＭＰａにて２時間、加熱・加圧し、銅張り積層板Ａを得た。
Embodiments of the present invention will be described below with reference to the drawings.
FIG. 2 is a process diagram for explaining a substrate manufacturing method according to an embodiment of the present invention.
As shown in FIG. 2A, first, the core material is MCL-BE-67G (H) (trade name, manufactured by Hitachi Chemical Co., Ltd.), and the insulating layer is MCL-BE-67G (H) (Hitachi Chemical Industry Co., Ltd.). Product name), a 12 μm thick copper foil is stacked on both sides, and heated and pressurized at 190 degrees Celsius and 3.0 MPa for 2 hours with a laminating press, and a copper-clad laminate A is obtained. Obtained.
その後、銅張り積層板Ａを用いて、プリント配線板加工を行った。
まず、銅張り積層板Ａにプリント配線板の端面に電極を形成するための端面電極用スルーホール１及びＩＶＨ２と、部品挿入用穴、またはプリント配線板の層間を電気的に導通させる接続穴を銅張り積層板に穴あけをする。
Thereafter, using the copper-clad laminate A, printed wiring board processing was performed.
First, through holes 1 and IVH2 for forming electrodes on the end face of the printed wiring board on the copper-clad laminate A, and connection holes for electrically connecting the parts insertion holes or the layers of the printed wiring board. Drill holes in copper-clad laminates.
次に、図２（ｂ）に示すように、プリント配線板全面にパネル銅めっきを行い、銅めっき３を形成する。
Next, as shown in FIG. 2B, panel copper plating is performed on the entire surface of the printed wiring board to form a
その次に、図２（ｃ）に示すように、スクリーン印刷法若しくはロールコート法にてアルカリ可溶型の熱硬化型穴埋めインク４（山栄化学株式会社製 商品名ＳＥＲ−４９０ＢＮＨ）をプリント配線板の端面に電極を形成するための端面電極用スルーホール１及びＩＶＨ２に充填する。 Next, as shown in FIG. 2 (c), an alkali-soluble thermosetting hole-filling ink 4 (trade name SER-490BNH, manufactured by Yamaei Chemical Co., Ltd.) is printed by a screen printing method or a roll coating method. The end face electrode through holes 1 and IVH 2 for forming electrodes on the end face of the plate are filled.
図２（ｄ）に示すように、インクを１１０℃、４０分以上で硬化させ、充填されたインクの硬化度が２Ｈ以上となった後、インク表面の凹みに再度インク４を充填し１１０℃、４０分以上で硬化させる。 As shown in FIG. 2 (d), the ink was cured at 110 ° C. for 40 minutes or more, and after the degree of cure of the filled ink was 2H or more, the ink 4 was again filled with the ink 4 at 110 ° C. Curing in 40 minutes or more.
次に、図２（ｅ）に示すように、基板表面を研磨し、余分なインクを除去し表面を平滑にする。インクを複数回に分けて充填することで、硬化後のインク表面の凹みがなくなり、研磨後インク表面が平滑となり、インクとドライフィルムの密着性が向上する。 Next, as shown in FIG. 2 (e), the substrate surface is polished to remove excess ink and smooth the surface. By filling the ink in a plurality of times, dents on the ink surface after curing are eliminated, the surface of the ink after polishing becomes smooth, and the adhesion between the ink and the dry film is improved.
図２（ｆ）に示すように、その後ドライフィルム５（ニチゴー・モートン株式会社製 商品名 ＡＬＰＨＴＯ ＮＴ２２５）をラミネートし、端面電極用のランド部と表裏の導体回路部を露光する。
その後、炭酸ソーダ（Ｎａ２ＣＯ３）にて現像を行い、塩化第二鉄（ＦｅＣｌ３）にてエッチング処理を行い、導体回路を形成する。
上記の回路形成において、外層導体に設ける端面電極用スルーホール１及びＩＶＨ２のランドはスルーホール１及びＩＶＨ２の周囲が導電性のランド領域と、非導電性領域とを有する。
また、このスルーホール１及びＩＶＨ２のランドはインクとドライフィルムの密着性が良好であるため、エッチング液の侵食による断線を生じることがない。
As shown in FIG. 2 (f), a dry film 5 (trade name ALPHTO NT225 manufactured by Nichigo Morton Co., Ltd.) is then laminated, and the land portions for the end face electrodes and the conductor circuit portions on the front and back sides are exposed.
Thereafter, development is performed with sodium carbonate (Na 2 CO 3 ), and etching is performed with ferric chloride (FeCl 3 ) to form a conductor circuit.
In the circuit formation described above, the end surface electrode through-holes 1 and IVH2 lands provided in the outer layer conductor have a conductive land region and a non-conductive region around the through-holes 1 and IVH2.
Further, since the land of the through holes 1 and IVH2 has good adhesion between the ink and the dry film, no disconnection occurs due to the etching solution erosion.
次に、図２（ｇ）に示すように、ドライフィルム５とアルカリ可溶型穴埋めインク４を苛性ソーダ（ＮａＯＨ）にて剥離する。 Next, as shown in FIG. 2G, the dry film 5 and the alkali-soluble ink filling ink 4 are peeled off with caustic soda (NaOH).
その後、図２（ｈ）に示すように、ソルダーレジスト６を形成してから、図２（ｉ）に示すように、ニッケル・金めっきを形成しプリント配線板を完成させる。
完成したプリント配線板に電子部品を実装した後、ダイサー加工にてプリント配線板の外形を切断すると同時に、端面電極用スルーホール１及びＩＶＨ２のほぼ中央を切断し、プリント配線板の端面と端面電極スルーホール１及びＩＶＨ２を形成する。
このようにして完成した基板は、エッチング液の侵食を排除し、接続信頼性の高いものとなる。
Then, after forming the solder resist 6 as shown in FIG.2 (h), as shown in FIG.2 (i), nickel and gold plating are formed and a printed wiring board is completed.
After mounting the electronic components on the completed printed wiring board, the outer shape of the printed wiring board is cut by dicer processing, and at the same time, the center of the through hole 1 for the end face electrode and IVH2 is cut, and the end face and end face electrode of the printed wiring board Through holes 1 and IVH2 are formed.
The substrate thus completed eliminates etching solution erosion and has high connection reliability.
１…スルーホール、２…ＩＶＨ、３…銅めっき、４…インク、５…ドライフィルム、６…ソルダーレジスト、７…カケ・断線 DESCRIPTION OF SYMBOLS 1 ... Through hole, 2 ... IVH, 3 ... Copper plating, 4 ... Ink, 5 ... Dry film, 6 ... Solder resist, 7 ... Crack, disconnection
Claims (5)
（ａ）多層基板にスルーホール及び／又はＩＶＨを形成する工程
（ｂ）工程（ａ）にて形成したスルーホール及び／又はＩＶＨに導電性のめっき層を形成する工程
（ｃ）スルーホール及び／又はＩＶＨ内にインクを充填する工程
（ｄ）先に充填したインクを硬化させた後に再度インクを充填する工程
（ｅ）基板表面の余分なインクを研磨によって除去する工程
（ｆ）多層基板の表裏面に回路を形成する工程
（ｇ）インクを剥離する工程 The manufacturing method of the board | substrate manufactured in the following processes (a)-(g).
(A) Step of forming a through hole and / or IVH in a multilayer substrate (b) Step of forming a conductive plating layer on the through hole and / or IVH formed in step (a) (c) Through hole and / or Alternatively, the step of filling the ink into the IVH (d) the step of refilling the ink after curing the previously filled ink (e) the step of removing excess ink on the substrate surface by polishing (f) the surface of the multilayer substrate Step of forming circuit on back surface (g) Step of peeling ink
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007074549A JP2008235655A (en) | 2007-03-22 | 2007-03-22 | Substrate and method for manufacturing substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007074549A JP2008235655A (en) | 2007-03-22 | 2007-03-22 | Substrate and method for manufacturing substrate |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008235655A true JP2008235655A (en) | 2008-10-02 |
Family
ID=39908087
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007074549A Pending JP2008235655A (en) | 2007-03-22 | 2007-03-22 | Substrate and method for manufacturing substrate |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2008235655A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013537365A (en) * | 2010-09-09 | 2013-09-30 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | Semiconductor chip device having a polymer filler groove |
| JP2015225930A (en) * | 2014-05-27 | 2015-12-14 | 株式会社伸光製作所 | Method for manufacturing printed wiring board having end face electrode |
| JP2015225927A (en) * | 2014-05-27 | 2015-12-14 | 株式会社伸光製作所 | Method for manufacturing printed wiring board having end face electrode |
| JP2015225928A (en) * | 2014-05-27 | 2015-12-14 | 株式会社伸光製作所 | Method for manufacturing printed wiring board having end face electrode |
| JP2015225929A (en) * | 2014-05-27 | 2015-12-14 | 株式会社伸光製作所 | Method for manufacturing printed wiring board having end face electrode |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05218617A (en) * | 1992-02-07 | 1993-08-27 | Sumitomo Cement Co Ltd | Manufacture of printed wiring board and printed wiring board |
| JPH10126055A (en) * | 1996-10-24 | 1998-05-15 | Goou Kagaku Kogyo Kk | Manufacture of printed wiring board having through hole |
| JPH11317578A (en) * | 1998-04-30 | 1999-11-16 | Ngk Spark Plug Co Ltd | Manufacture of wiring board |
| JP2006156879A (en) * | 2004-12-01 | 2006-06-15 | Hitachi Aic Inc | Wiring board formed with end-face electrode |
-
2007
- 2007-03-22 JP JP2007074549A patent/JP2008235655A/en active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05218617A (en) * | 1992-02-07 | 1993-08-27 | Sumitomo Cement Co Ltd | Manufacture of printed wiring board and printed wiring board |
| JPH10126055A (en) * | 1996-10-24 | 1998-05-15 | Goou Kagaku Kogyo Kk | Manufacture of printed wiring board having through hole |
| JPH11317578A (en) * | 1998-04-30 | 1999-11-16 | Ngk Spark Plug Co Ltd | Manufacture of wiring board |
| JP2006156879A (en) * | 2004-12-01 | 2006-06-15 | Hitachi Aic Inc | Wiring board formed with end-face electrode |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013537365A (en) * | 2010-09-09 | 2013-09-30 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | Semiconductor chip device having a polymer filler groove |
| JP2015225930A (en) * | 2014-05-27 | 2015-12-14 | 株式会社伸光製作所 | Method for manufacturing printed wiring board having end face electrode |
| JP2015225927A (en) * | 2014-05-27 | 2015-12-14 | 株式会社伸光製作所 | Method for manufacturing printed wiring board having end face electrode |
| JP2015225928A (en) * | 2014-05-27 | 2015-12-14 | 株式会社伸光製作所 | Method for manufacturing printed wiring board having end face electrode |
| JP2015225929A (en) * | 2014-05-27 | 2015-12-14 | 株式会社伸光製作所 | Method for manufacturing printed wiring board having end face electrode |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI492690B (en) | Method for manufacturing circuit board | |
| JP5379281B2 (en) | Method for manufacturing printed circuit board | |
| TW201414379A (en) | Printed circuit board and method for manufacturing same | |
| CN110494936A (en) | The manufacturing method of transfer film including seed layer, using seed layer selective etch circuit board manufacturing method and etchant | |
| KR101009176B1 (en) | A fabricating method of multilayer printed circuit board | |
| JP5110346B2 (en) | Substrate and substrate manufacturing method | |
| KR101019150B1 (en) | Manufacturing method of printed circuit board having via-on-pad structure | |
| JP2008235655A (en) | Substrate and method for manufacturing substrate | |
| JP5066427B2 (en) | Method for manufacturing printed wiring board | |
| JP4857433B2 (en) | Metal laminate, metal laminate manufacturing method and printed circuit board manufacturing method | |
| TWI450656B (en) | Printed circuit board and method for manufacturing same | |
| TWI331490B (en) | Via hole having fine hole land and method for forming the same | |
| KR100752017B1 (en) | Manufacturing Method of Printed Circuit Board | |
| JP2014216406A (en) | Method of manufacturing core substrate of multilayer lamination wiring board, core substrate of multilayer lamination wiring board, and multilayer lamination wiring board | |
| JP5040346B2 (en) | Method for manufacturing printed wiring board | |
| KR20100109698A (en) | Method of manufacturing a printed circuit board | |
| KR100754061B1 (en) | Method of fabricating printed circuit board | |
| JP2004087697A (en) | Method for manufacturing wiring board | |
| JP2010129997A (en) | Printed-circuit board with embedded pattern, and its manufacturing method | |
| JP2009188154A (en) | Printed circuit board and its production process | |
| KR100632579B1 (en) | How to Form Via Holes in Printed Circuit Boards | |
| JP2007242740A (en) | Metal core printed wiring board and its manufacturing method | |
| JP4838977B2 (en) | Circuit board and circuit board manufacturing method | |
| JP2021177525A (en) | Method for manufacturing printed wiring board | |
| KR100771352B1 (en) | Fabricating method of printed circuit board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Effective date: 20090930 Free format text: JAPANESE INTERMEDIATE CODE: A711 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100227 |
|
| A521 | Written amendment |
Effective date: 20110125 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111027 |
|
| A977 | Report on retrieval |
Effective date: 20111031 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111222 |
|
| A02 | Decision of refusal |
Effective date: 20120621 Free format text: JAPANESE INTERMEDIATE CODE: A02 |