Nothing Special   »   [go: up one dir, main page]

JP2008233125A - 表示装置、表示装置の駆動方法および電子機器 - Google Patents

表示装置、表示装置の駆動方法および電子機器 Download PDF

Info

Publication number
JP2008233125A
JP2008233125A JP2007068006A JP2007068006A JP2008233125A JP 2008233125 A JP2008233125 A JP 2008233125A JP 2007068006 A JP2007068006 A JP 2007068006A JP 2007068006 A JP2007068006 A JP 2007068006A JP 2008233125 A JP2008233125 A JP 2008233125A
Authority
JP
Japan
Prior art keywords
input signal
signal voltage
pixel
transistor
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007068006A
Other languages
English (en)
Inventor
Tetsuo Mitsunami
徹雄 三並
Masatsugu Tomita
昌嗣 冨田
Katsuhide Uchino
勝秀 内野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2007068006A priority Critical patent/JP2008233125A/ja
Publication of JP2008233125A publication Critical patent/JP2008233125A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

【課題】有機EL素子の発光期間/非発光期間を制御するトランジスタとして駆動トランジスタを兼用した画素回路において、入力信号の書き込みと移動度補正を安定して行うことを可能にする。
【解決手段】書き込みパルスWSによる入力信号電圧Vsigの書き込みに先立って、当該信号電圧VsigよりもΔVだけ高い第2のオフセット電圧Vofs2を書き込むようにする。これにより、駆動トランジスタ22のゲート電位Vgが入力信号電圧Vsigを直接書き込む場合よりも早く信号電圧Vsigまで立ち上がり、入力信号電圧Vsigの書き込みを瞬時に完了させることができるために、入力信号電圧Vsigの書き込みが完了した状態で移動度補正を行うことができる。
【選択図】図11

Description

本発明は、表示装置、表示装置の駆動方法および電子機器に関し、特に電気光学素子を含む画素が行列状(マトリクス状)に配置されてなる平面型(フラットパネル型)の表示装置、当該表示装置の駆動方法および当該表示装置を有する電子機器に関する。
近年、画像表示を行う表示装置の分野では、発光素子を含む画素(画素回路)が行列状に配置されてなる平面型の表示装置が急速に普及している。平面型の表示装置としては、画素の発光素子として、デバイスに流れる電流値に応じて発光輝度が変化するいわゆる電流駆動型の電気光学素子、例えば有機薄膜に電界をかけると発光する現象を利用した有機EL(Electro Luminescence)素子を用いた有機EL表示装置が開発され、商品化が進められている。
有機EL表示装置は次のような特長を持っている。すなわち、有機EL素子が10V以下の印加電圧で駆動できるために低消費電力であり、また自発光素子であることから、液晶セルを含む画素ごとに当該液晶セルにて光源(バックライト)からの光強度を制御することによって画像を表示する液晶表示装置に比べて、画像の視認性が高く、しかも液晶表示装置には必須なバックライト等の照明部材を必要としないために軽量化および薄型化が容易である。さらに、有機EL素子の応答速度が数μsec程度と非常に高速であるために動画表示時の残像が発生しない。
有機EL表示装置では、液晶表示装置と同様、その駆動方式として単純(パッシブ)マトリクス方式とアクティブマトリクス方式とを採ることができる。ただし、単純マトリクス方式の表示装置は、構造が簡単であるものの、大型でかつ高精細な表示装置の実現が難しいなどの問題がある。そのため、近年、電気光学素子に流れる電流を、当該電気光学素子と同じ画素回路内に設けた能動素子、例えば絶縁ゲート型電界効果トランジスタ(一般には、TFT(Thin Film Transistor;薄膜トランジスタ))によって制御するアクティブマトリクス方式の表示装置の開発が盛んに行われている。
ところで、一般的に、有機EL素子のI−V特性(電流−電圧特性)は、時間が経過すると劣化(いわゆる、経時劣化)することが知られている。有機EL素子を電流駆動するトランジスタ(以下、「駆動トランジスタ」と記述する)としてNチャネル型のTFTを用いた画素回路では、駆動トランジスタのソース側に有機EL素子が接続されることになるために、有機EL素子のI−V特性が経時劣化すると、駆動トランジスタのゲート−ソース間電圧Vgsが変化し、その結果、有機EL素子の発光輝度も変化する。
このことについてより具体的に説明する。駆動トランジスタのソース電位は、当該駆動トランジスタと有機EL素子の動作点で決まる。そして、有機EL素子のI−V特性が劣化すると、駆動トランジスタと有機EL素子との動作点が変動してしまうために、駆動トランジスタのゲートに同じ電圧を印加したとしても駆動トランジスタのソース電位が変化する。これにより、駆動トランジスタのソース−ゲート間電圧Vgsが変化するために、当該駆動トランジスタに流れる電流値が変化する。その結果、有機EL素子に流れる電流値も変化するために、有機EL素子の発光輝度が変化することになる。
また、ポリシリコンTFTを用いた画素回路では、有機EL素子のI−V特性の経時劣化に加えて、駆動トランジスタの閾値電圧Vthや、駆動トランジスタのチャネルを構成する半導体薄膜の移動度μが経時的に変化したり、製造プロセスのばらつきによって閾値電圧Vthや移動度μが画素ごとに異なったりする(個々のトランジスタ特性にばらつきがある)。
駆動トランジスタの閾値電圧Vthや移動度μが画素ごとに異なると、画素ごとに駆動トランジスタに流れる電流値にばらつきが生じるために、駆動トランジスタのゲートに同じ電圧を印加しても、有機EL素子の発光輝度に画素間でばらつきが生じ、その結果、画面の一様性(ユニフォーミティ)が損なわれる。
そこで、有機EL素子のI−V特性が経時劣化したり、駆動トランジスタの閾値電圧Vthや移動度μが経時変化したりしても、それらの影響を受けることなく、有機EL素子の発光輝度を一定に保つようにするために、有機EL素子の特性変動に対する補償機能、さらには駆動トランジスタの閾値電圧Vthの変動に対する補正(以下、「閾値補正」と記述する)や、駆動トランジスタの移動度μの変動に対する補正(以下、「移動度補正」と記述する)の各補正機能を画素回路の各々に持たせる構成を採っている(例えば、特許文献1参照)。
特開2006−133542号公報
特許文献1記載の従来技術では、画素回路の各々に、有機EL素子の特性変動に対する補償機能および駆動トランジスタの閾値電圧Vthや移動度μの変動に対する補正機能を持たせることで、有機EL素子のI−V特性が経時劣化したり、駆動トランジスタの閾値電圧Vthや移動度μが経時変化したりしたとしても、それらの影響を受けることなく、有機EL素子の発光輝度を一定に保つことができるが、その反面、画素回路を構成する素子数が多く、画素サイズの微細化の妨げとなる。
これに対して、画素回路を構成する素子数や配線数の削減を図るために、例えば、画素回路の駆動トランジスタに供給する電源電位を切り替え可能な構成とし、当該電源電位の切り替えによって有機EL素子の発光期間/非発光期間を制御する機能を駆動トランジスタに持たせ、発光期間/非発光期間を制御するトランジスタを省略する手法を採ることが考えられる。
かかる手法を採ることにより、必要最小限の素子数、具体的には、入力信号電圧をサンプリングして画素内に書き込む書き込みトランジスタと、この書き込みトランジスタによって書き込まれた入力信号電圧を保持する保持容量と、この保持容量に保持された入力信号電圧に基づいて電気光学素子を駆動する駆動トランジスタとによって画素回路を構成できる。
このように、有機EL素子の発光期間/非発光期間を制御するトランジスタとして駆動トランジスタを兼用して画素回路を構成する素子数の削減を図る構成を採る場合、書き込みトランジスタによって入力信号電圧を書き込むと同時に、上記移動度補正を行うことになる。因みに、特許文献1記載の従来技術では、入力信号電圧の書き込み期間が終わった後に移動度補正が行われる。
上述したように、入力信号電圧を書き込むと同時に移動度補正を行うと、入力信号電圧の書き込みが不十分な状態で移動度補正を行うことになるために、画素間で移動度補正にばらつきが生じ、その結果、スジムラが発生して画質を悪化させることになる(その詳細については後で説明する)。
そこで、本発明は、入力信号電圧の書き込みと移動度補正を安定して行うことが可能な表示装置、当該表示装置の駆動方法および当該表示装置を有する電子機器を提供することを目的とする。
上記目的を達成するために、本発明は、電気光学素子と、入力信号電圧をサンプリングして書き込む書き込みトランジスタと、前記書き込みトランジスタによって書き込まれた入力信号電圧を保持する保持容量と、前記保持容量に保持された入力信号電圧に基づいて前記電気光学素子を駆動する駆動トランジスタとを含む画素が行列状に配置されてなる画素アレイ部と、前記画素アレイ部の各画素を行単位で選択走査する走査回路とを備えた表示装置において、前記走査回路によって選択走査された行の各画素に対して前記入力信号電圧を供給するとともに、前記入力信号電圧の供給に先立って当該入力信号電圧よりも高い電圧を供給することを特徴としている。
上記構成の表示装置および当該表示装置を用いた電子機器において、選択走査された行の各画素に対して入力信号電圧の供給に先立って当該入力信号電圧よりも高い電圧を供給することで、書き込みトランジスタによる入力信号電圧の書き込みに先立って当該入力信号電圧よりも高い電圧の書き込みが行われるために、駆動トランジスタのゲート電位は、入力信号電圧を直接書き込む場合よりも素早く入力信号電圧まで立ち上がる。すなわち、入力信号電圧の書き込みを瞬時に完了させることができる。これにより、入力信号電圧の書き込みが十分に行われた状態で移動度補正を行うことができる。
本発明によれば、入力信号電圧の書き込みが十分に行われた状態で移動度補正を行うことにより、入力信号電圧の書き込みと移動度補正を安定して行うことができるために、画素間での移動度補正のばらつきを無くし、画質の向上を図ることができる。
以下、本発明の実施の形態について図面を参照して詳細に説明する。
図1は、本発明の一実施形態に係るアクティブマトリクス型表示装置の構成の概略を示すシステム構成図である。ここでは、一例として、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機EL素子を画素の発光素子として用いたアクティブマトリクス型有機EL表示装置の場合を例に挙げて説明する。
図1に示すように、本実施形態に係る有機EL表示装置10は、画素(PXLC)20が行列状(マトリクス状)に2次元配置されてなる画素アレイ部30と、当該画素アレイ部30の周辺に配置され、各画素20を駆動する駆動部、例えば書き込み走査回路40、電源供給走査回路50および水平駆動回路60とを有する構成となっている。
画素アレイ部30には、m行n列の画素配列に対して、画素行ごとに走査線31−1〜31−mと電源供給線32−1〜32−mとが配線され、画素列ごとに信号線33−1〜33−nが配線されている。
画素アレイ部30は、通常、ガラス基板などの透明絶縁基板上に形成され、平面型(フラット型)のパネル構造となっている。画素アレイ部30の各画素20は、アモルファスシリコンTFT(Thin Film Transistor;薄膜トランジスタ)または低温ポリシリコンTFTを用いて形成することができる。低温ポリシリコンTFTを用いる場合には、走査回路40、電源供給走査回路50および水平駆動回路60についても、画素アレイ部30を形成する表示パネル(基板)70上に実装することができる。
書き込み走査回路40は、シフトレジスタ等によって構成され、画素アレイ部30の各画素20への映像信号の書き込みに際して、走査線31−1〜31−mに順次走査信号WS1〜WSmを供給して画素20を行単位で線順次走査する。
電源供給走査回路50は、シフトレジスタ等によって構成され、書き込み走査回路40による線順次走査に同期して、第1電位Vccpと当該第1電位Vccpよりも低い第2電位Viniで切り替わる電源供給線電位DS1〜DSmを電源供給線32−1〜32−mに供給する。
水平駆動回路60は、信号供給源(図示せず)から供給される輝度情報に応じた映像信号の信号電圧Vsigとオフセット電圧Vofsのいずれか一方を適宜選択し、信号線33−1〜33−nを介して画素アレイ部30の各画素20に対して例えば行単位で一斉に書き込む。すなわち、水平駆動回路60は、映像信号の信号電圧Vsigを行(ライン)単位で一斉に書き込む線順次書き込みの駆動形態を採っている。
ここで、オフセット電圧Vofsは、映像信号の信号電圧(入力信号電圧)Vsigの基準となる電圧(例えば、黒レベル)である。また、ここで、第2電位Viniは、オフセット電圧Vofsよりも十分に低い電位である。
(画素回路)
図2は、画素(画素回路)20の具体的な構成例を示す回路図である。図2に示すように、画素20は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機EL素子21を発光素子として有し、当該有機EL素子21に加えて、駆動トランジスタ22、書き込みトランジスタ23、保持容量24および補助容量25を有する構成となっている。
ここで、駆動トランジスタ22および書き込みトランジスタ23としてNチャネル型のTFTが用いられている。ただし、ここでの駆動トランジスタ22および書き込みトランジスタ23の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。
有機EL素子21は、全ての画素20に対して共通に配線された共通電源供給線34にカソード電極が接続されている。駆動トランジスタ22は、ソース電極が有機EL素子21のアノード電極に接続され、ドレイン電極が電源供給線32(32−1〜32−m)に接続されている。
書き込みトランジスタ23は、ゲート電極が走査線31(31−1〜31−m)に接続され、一方の電極(ソース電極/ドレイン電極)が信号線33(33−1〜33−n)に接続され、他方の電極(ドレイン電極/ソース電極)が駆動トランジスタ22のゲート電極に接続されている。保持容量24は、一端が駆動トランジスタ22のゲート電極に接続され、他端が駆動トランジスタ22のソース電極(有機EL素子21のアノード電極)に接続されている。
補助容量25は、一端が駆動トランジスタ22のソース電極に接続され、他端が有機EL素子21のカソード電極(共通電位供給線34)に接続されている。この補助容量25は、有機EL素子21に対して並列に接続されることで、当該有機EL素子21の容量不足を補う作用をなす。すなわち、補助容量25は必須の構成要素ではなく、有機EL素子21の容量が十分である場合は補助容量25を省略することが可能である。
かかる構成の画素20において、書き込みトランジスタ23は、書き込み走査回路40から走査線31を通してゲートに印加される走査信号WSに応答して導通状態となることにより、信号線33を通して水平駆動回路60から供給される輝度情報に応じた映像信号の入力信号電圧Vsigまたはオフセット電圧Vofsをサンプリングして画素20内に書き込む。この書き込まれた入力信号電圧Vsigまたはオフセット電圧Vofsは保持容量24に保持される。
駆動トランジスタ22は、電源供給線32(32−1〜32−m)の電位DSが第1電位Vccpにあるときに、電源供給線32から電流の供給を受けて、保持容量24に保持された入力信号電圧Vsigの電圧値に応じた電流値の駆動電流を有機EL素子21に供給することによって当該有機EL素子21を電流駆動する。
(画素構造)
図3に、画素20の断面構造の一例を示す。図3に示すように、画素20は、駆動トランジスタ22、書き込みトランジスタ23等の画素回路が形成されたガラス基板201上に絶縁膜202およびウインド絶縁膜203が形成され、当該ウインド絶縁膜203の凹部203Aに有機EL素子21が設けられた構成となっている。
有機EL素子21は、上記ウインド絶縁膜203の凹部203Aの底部に形成された金属等からなるアノード電極204と、当該アノード電極204上に形成された有機層(電子輸送層、発光層、ホール輸送層/ホール注入層)205と、当該有機層205上に全画素共通に形成された透明導電膜等からなるカソード電極206とから構成されている。
この有機EL素子21において、有機層208は、アノード電極204上にホール輸送層/ホール注入層2051、発光層2052、電子輸送層2053および電子注入層(図示せず)が順次堆積されることによって形成される。そして、図2の駆動トランジスタ22による電流駆動の下に、駆動トランジスタ22からアノード電極204を通して有機層205に電流が流れることで、当該有機層205内の発光層2052において電子と正孔が再結合する際に発光するようになっている。
図3に示すように、画素回路が形成されたガラス基板201上に、絶縁膜202およびウインド絶縁膜203を介して有機EL素子21が画素単位で形成された後は、パッシベーション膜207を介して封止基板208が接着剤209によって接合され、当該封止基板208によって有機EL素子21が封止されることにより、表示パネル70が形成される。
(閾値補正機能)
ここで、電源供給走査回路50は、書き込みトランジスタ23が導通した後で、水平駆動回路60が信号線33(33−1〜33−n)にオフセット電圧Vofsを供給している間に、電源供給線32の電位DSを第1電位Vccpと第2電位Viniとの間で切り替える。この電源供給線32の電位DSの切り替えにより、駆動トランジスタ22の閾値電圧Vthに相当する電圧が保持容量24に保持される。
保持容量24に駆動トランジスタ22の閾値電圧Vthに相当する電圧を保持するのは次の理由による。駆動トランジスタ22の製造プロセスのばらつきや経時変化により、各画素ごとに駆動トランジスタ22の閾値電圧Vthや移動度μなどのトランジスタ特性の変動がある。このトランジスタ特性の変動により、駆動トランジスタ22に同一のゲート電位を与えても、画素ごとにドレイン・ソース間電流(駆動電流)Idsが変動し、発光輝度のばらつきとなって現れる。この閾値電圧Vthの画素ごとのばらつきの影響をキャンセル(補正)するために、閾値電圧Vthに相当する電圧を保持容量24に保持するのである。
駆動トランジスタ22の閾値電圧Vthの補正は次のようにして行われる。すなわち、保持容量24にあらかじめ閾値電圧Vthを保持しておくことで、入力信号電圧Vsigによる駆動トランジスタ22の駆動の際に、当該駆動トランジスタ22の閾値電圧Vthが保持容量24に保持した閾値電圧Vthに相当する電圧と相殺される、換言すれば、閾値電圧Vthの補正が行われる。
これが閾値補正機能である。この閾値補正機能により、画素ごとに閾値電圧Vthにばらつきや経時変化があったとしても、それらの影響を受けることなく、有機EL素子21の発光輝度を一定に保つことができることになる。閾値補正の原理については後で詳細に説明する。
(移動度補正機能)
図2に示した画素20は、上述した閾値補正機能に加えて、移動度補正機能を備えている。すなわち、水平駆動回路60が映像信号の信号電圧Vsigを信号線33(33−1〜33−n)に供給している期間で、かつ、書き込み走査回路40から出力される走査信号WS(WS1〜WSm)に応答して書き込みトランジスタ23が導通する期間、即ち移動度補正期間において、保持容量24に入力信号電圧Vsigを保持する際に、駆動トランジスタ22のドレイン−ソース間電流Idsの移動度μに対する依存性を打ち消す移動度補正が行われる。この移動度補正の具体的な原理および動作については後述する。
(ブートストラップ機能)
図2に示した画素20はさらにブートストラップ機能も備えている。すなわち、書き込み走査回路40は、保持容量24に入力信号電圧Vsigが保持された段階で走査線31(31−1〜31−m)に対する走査信号WS(WS1〜WSm)の供給を解除し、書き込みトランジスタ23を非導通状態にして駆動トランジスタ22のゲートを信号線33(33−1〜33−n)から電気的に切り離す。これにより、駆動トランジスタ22のゲート電位Vgがソース電位Vsの変動に連動するために、駆動トランジスタ22のゲート−ソース間電圧Vgsを一定に維持することができる。
(回路動作)
次に、本実施形態に係る有機EL表示装置10の回路動作について、図4のタイミングチャートを基に、図5および図6の動作説明図を用いて説明する。なお、図5および図6の動作説明図では、図面の簡略化のために、書き込みトランジスタ23をスイッチのシンボルで図示している。また、有機EL素子21は寄生容量を持っており、当該寄生容量と補助容量25を合成容量Csubとして図示している。
図4のタイミングチャートでは、時間軸を共通にして、1H(Hは水平走査時間)における走査線31(31−1〜31−m)の電位(走査信号)WSの変化、電源供給線32(32−1〜32−m)の電位DSの変化、駆動トランジスタ22のゲート電位Vgおよびソース電位Vsの変化を表している。また、時刻t2までは、走査線31の電位(走査信号)WSの波形を一点鎖線で示し、電源供給線32の電位DSを点線で示すことで、両者を識別できるようにしている。時刻t3以降については両者共実線で示している。
<発光期間>
図4のタイミングチャートにおいて、時刻t1以前は有機EL素子21が発光状態にある(発光期間)。この発光期間では、電源供給線32の電位DSが高電位Vccp(第1電位)にあり、図5(A)に示すように、電源供給線32から駆動トランジスタ22を通して有機EL素子21に駆動電流(ドレイン・ソース間電流)Idsが供給されるため、有機EL素子21が駆動電流Idsに応じた輝度で発光する。
<閾値補正準備期間>
そして、時刻t1になると線順次走査の新しいフィールドに入り、図5(B)に示すように、電源供給線32の電位DSが高電位Vccpから信号線33のオフセット電圧Vofsよりも十分に低い電位Vini(第2電位)に遷移すると、駆動トランジスタ22のソース電位Vsも低電位Viniに向けて下降を開始する。
次に、時刻t2で書き込み走査回路40から走査信号WSが出力され、走査線31の電位WSが高電位側に遷移することで、図5(C)に示すように、書き込みトランジスタ23が導通状態となる。このとき、水平駆動回路60から信号線33に対してオフセット電圧Vofsが供給されているために、駆動トランジスタ22のゲート電位Vgがオフセット電圧Vofsになる。また、駆動トランジスタ22のソース電位Vsは、オフセット電圧Vofsよりも十分に低い電位Viniにある。
ここで、低電位Viniについては、駆動トランジスタ22のゲート−ソース間電圧Vgsが、当該駆動トランジスタ22の閾値電圧Vthよりも大きくなるように設定しておくこととする。このように、駆動トランジスタ22のゲート電位Vgをオフセット電圧Vofs、ソース電位Vsを低電位Viniにそれぞれ初期化することで、閾値電圧補正動作の準備が完了する。
<閾値補正期間>
次に、時刻t3で、図5(D)に示すように、電源供給線32の電位DSが低電位Viniから高電位Vccpに切り替わると、駆動トランジスタ22のソース電位Vsが上昇を開始する。やがて、駆動トランジスタ22のゲート−ソース間電圧Vgsが当該駆動トランジスタ22の閾値電圧Vthになり、当該閾値電圧Vthに相当する電圧が保持容量24に書き込まれる。
ここでは、便宜上、閾値電圧Vthに相当する電圧を保持容量24に書き込む期間を閾値補正期間と呼んでいる。なお、この閾値補正期間において、電流が専ら保持容量24側に流れ、有機EL素子21側には流れないようにするために、有機EL素子21がカットオフ状態となるように共通電源供給線34の電位Vcathを設定しておくこととする。
次に、時刻t4で走査線31の電位WSが低電位側に遷移することで、図6(A)に示すように、書き込みトランジスタ23が非導通状態となる。このとき、駆動トランジスタ22のゲートがフローティング状態になるが、ゲート−ソース間電圧Vgsが駆動トランジスタ22の閾値電圧Vthに等しいために、当該駆動トランジスタ22はカットオフ状態にある。したがって、ドレイン−ソース間電流Idsは流れない。
<書き込み期間/移動度補正期間>
次に、時刻t5で、図6(B)に示すように、信号線33の電位がオフセット電圧Vofsから映像信号の信号電圧Vsigに切り替わる。続いて、時刻t6で、走査線31の電位WSが高電位側に遷移することで、図6(C)に示すように、書き込みトランジスタ23が導通状態になって映像信号の信号電圧Vsigをサンプリングする。
この書き込みトランジスタ23による入力信号電圧Vsigのサンプリングにより、駆動トランジスタ22のゲート電位Vgが入力信号電圧Vsigとなる。このとき、有機EL素子21は始めカットオフ状態(ハイインピーダンス状態)にあるために、駆動トランジスタ22のドレイン−ソース間電流Idsは有機EL素子21に並列に接続された合成容量Csubに流れ込み、よって当該合成容量Csubの充電が開始される。
この合成容量Csubの充電により、駆動トランジスタ22のソース電位Vsが上昇を開始し、やがて駆動トランジスタ22のゲート‐ソース間電圧VgsはVsig+Vth−ΔVとなる。すなわち、ソース電位Vsの上昇分ΔVは、保持容量24に保持された電圧(Vsig+Vth)から差し引かれるように、換言すれば、保持容量24の充電電荷を放電するように作用し、負帰還がかけられたことになる。したがって、ソース電位Vsの上昇分ΔVは負帰還の帰還量となる。
このように、駆動トランジスタ22に流れるドレイン−ソース間電流Idsを当該駆動トランジスタ22のゲート入力に、即ちゲート‐ソース間電圧Vgsに負帰還することにより、駆動トランジスタ22のドレイン−ソース間電流Idsの移動度μに対する依存性を打ち消す、即ち移動度μの画素ごとのばらつきを補正する移動度補正が行われる。
より具体的には、映像信号の信号電圧Vsigが高いほどドレイン−ソース間電流Idsが大きくなるために、負帰還の帰還量(補正量)ΔVの絶対値も大きくなる。したがって、発光輝度レベルに応じた移動度補正が行われる。また、映像信号の信号電圧Vsigを一定とした場合、駆動トランジスタ22の移動度μが大きいほど負帰還の帰還量ΔVの絶対値も大きくなるために、画素ごとの移動度μのばらつきを取り除くことができる。
<発光期間>
次に、時刻t7で走査線31の電位WSが低電位側に遷移することで、図6(D)に示すように、書き込みトランジスタ23が非導通状態となる。これにより、駆動トランジスタ22のゲートは信号線33から切り離される。これと同時に、ドレイン−ソース間電流Idsが有機EL素子21に流れ始めることにより、有機EL素子21のアノード電位はドレイン−ソース間電流Idsに応じて上昇する。
有機EL素子21のアノード電位の上昇は、即ち駆動トランジスタ22のソース電位Vsの上昇に他ならない。駆動トランジスタ22のソース電位Vsが上昇すると、保持容量24のブートストラップ動作により、駆動トランジスタ22のゲート電位Vgも連動して上昇する。このとき、ゲート電位Vgの上昇量はソース電位Vsの上昇量に等しくなる。故に、発光期間中駆動トランジスタ22のゲート‐ソース間電圧VgsはVsig+Vth−ΔVで一定に保持される。そして、時刻t8で信号線33の電位が映像信号の信号電圧Vsigからオフセット電圧Vofsに切り替わる。
(閾値補正の原理)
ここで、駆動トランジスタ22の閾値補正の原理について説明する。駆動トランジスタ22は、飽和領域で動作するように設計されているために定電流源として動作する。これにより、有機EL素子21には駆動トランジスタ22から、次式(1)で与えられる一定のドレイン・ソース間電流(駆動電流)Idsが供給される。
Ids=(1/2)・μ(W/L)Cox(Vgs−Vth)2 ……(1)
ここで、Wは駆動トランジスタ22のチャネル幅、Lはチャネル長、Coxは単位面積当たりのゲート容量である。
図7に、駆動トランジスタ22のドレイン−ソース間電流Ids対ゲート・ソース間電圧Vgsの特性を示す。この特性図に示すように、駆動トランジスタ22の閾値電圧Vthのばらつきに対する補正を行わないと、閾値電圧VthがVth1のとき、ゲート・ソース電圧Vgsに対応するドレイン−ソース間電流IdsがIds1になるのに対して、閾値電圧VthがVth2(Vth2>Vth1)のとき、同じゲート−ソース間電圧Vgsに対応するドレイン−ソース間電流IdsがIds2(Ids2<Ids)になる。すなわち、駆動トランジスタ22の閾値電圧Vthが変動すると、ゲート−ソース間電圧Vgsが一定であってもドレイン−ソース間電流Idsが変動する。
これに対し、上記構成の画素(画素回路)20では、先述したように、発光時の駆動トランジスタ22のゲート−ソース間電圧VgsがVsig+Vth−ΔVであるために、これを式(1)に代入すると、ドレイン−ソース間電流Idsは、
Ids=(1/2)・μ(W/L)Cox(Vsig−ΔV)2 ……(2)
で表される。
すなわち、駆動トランジスタ22の閾値電圧Vthの項がキャンセルされており、駆動トランジスタ22から有機EL素子21に供給されるドレイン−ソース間電流Idsは、駆動トランジスタ22の閾値電圧Vthに依存しない。その結果、駆動トランジスタ22の製造プロセスのばらつきや経時変化により、各画素ごとに駆動トランジスタ22の閾値電圧Vthが変動しても、ドレイン−ソース間電流Idsが変動しないために、有機EL素子21の発光輝度も変動しない。
(移動度補正の原理)
次に、駆動トランジスタ22の移動度補正の原理について説明する。図8に、駆動トランジスタ22の移動度μが相対的に大きい画素Aと、駆動トランジスタ22の移動度μが相対的に小さい画素Bとを比較した状態で特性カーブを示す。駆動トランジスタ22をポリシリコン薄膜トランジスタなどで構成した場合、画素Aや画素Bのように、画素間で移動度μがばらつくことは避けられない。
画素Aと画素Bで移動度μにばらつきがある状態で、例えば両画素A,Bに同レベルの入力信号電圧Vsigを書き込んだ場合に、何ら移動度μの補正を行わないと、移動度μの大きい画素Aに流れるドレイン−ソース間電流Ids1′と移動度μの小さい画素Bに流れるドレイン−ソース間電流Ids2′との間には大きな差が生じてしまう。このように、移動度μのばらつきに起因してドレイン−ソース間電流Idsに画素間で大きな差が生じると、画面のユニフォーミティを損なうことになる。
ここで、先述した式(1)のトランジスタ特性式から明らかなように、移動度μが大きいとドレイン−ソース間電流Idsが大きくなる。したがって、負帰還における帰還量ΔVは移動度μが大きくなるほど大きくなる。図8に示すように、移動度μの大きな画素Aの帰還量ΔV1は、移動度の小さな画素Vの帰還量ΔV2に比べて大きい。そこで、移動度補正動作によって駆動トランジスタ22のドレイン−ソース間電流Idsを入力信号電圧Vsig側に負帰還させることで、移動度μが大きいほど負帰還が大きくかかることになるために、移動度μのばらつきを抑制することができる。
具体的には、移動度μの大きな画素Aで帰還量ΔV1の補正をかけると、ドレイン−ソース間電流IdsはIds1′からIds1まで大きく下降する。一方、移動度μの小さな画素Bの帰還量ΔV2は小さいために、ドレイン−ソース間電流IdsはIds2′からIds2までの下降となり、それ程大きく下降しない。結果的に、画素Aのドレイン−ソース間電流Ids1と画素Bのドレイン−ソース間電流Ids2とはほぼ等しくなるために、移動度μのばらつきが補正される。
以上をまとめると、移動度μの異なる画素Aと画素Bがあった場合、移動度μの大きい画素Aの帰還量ΔV1は移動度μの小さい画素Bの帰還量ΔV2に比べて大きくなる。つまり、移動度μが大きい画素ほど帰還量ΔVが大きく、ドレイン−ソース間電流Idsの減少量が大きくなる。すなわち、駆動トランジスタ22のドレイン−ソース間電流Idsを入力信号電圧Vsig側に負帰還させることで、移動度μの異なる画素のドレイン−ソース間電流Idsの電流値が均一化され、その結果、移動度μのばらつきを補正することができる。
ここで、図2に示した画素(画素回路)20において、閾値補正、移動度補正の有無による映像信号の信号電位(サンプリング電位)Vsigと駆動トランジスタ22のドレイン・ソース間電流Idsとの関係について図9を用いて説明する。
図9において、(A)は閾値補正および移動度補正を共に行わない場合、(B)は移動度補正を行わず、閾値補正のみを行った場合、(C)は閾値補正および移動度補正を共に行った場合をそれぞれ示している。図9(A)に示すように、閾値補正および移動度補正を共に行わない場合には、閾値電圧Vthおよび移動度μの画素A,Bごとのばらつきに起因してドレイン・ソース間電流Idsに画素A,B間で大きな差が生じることになる。
これに対して、閾値補正のみを行った場合は、図9(B)に示すように、当該閾値補正によってドレイン・ソース間電流Idsのばらつきをある程度低減できるものの、移動度μの画素A,Bごとのばらつきに起因する画素A,B間でのドレイン・ソース間電流Idsの差は残る。そして、閾値補正および移動度補正を共に行うことで、図9(C)に示すように、閾値電圧Vthおよび移動度μの画素A,Bごとのばらつきに起因する画素A,B間でのドレイン・ソース間電流Idsの差をほぼ無くすことができるために、どの階調においても有機EL素子21の輝度ばらつきは発生せず、良好な画質の表示画像を得ることができる。
(移動度補正における問題点)
ここで、移動度補正における問題点について、図10のタイミングチャートを用いて説明する。
先述した回路動作の説明から明らかなように、駆動トランジスタ22を有機EL素子21の発光期間/非発光期間を制御するトランジスタとして兼用した構成の画素20では、入力信号電圧Vsigの書き込みと同時に移動度補正が行われる。移動度補正は、入力信号電圧Vsigが完全に書き込まれた状態で行われるのが好ましい。
しかしながら、書き込み走査回路40から出力され、書き込みトランジスタ23を駆動する走査信号WSの立ち上がり速度が遅いと、入力信号電圧Vsigの書き込みが完全に完了するまでに時間がかかるために、入力信号電圧Vsigの書き込みが不十分なまま移動度補正を行うという不安定な駆動を行うことになる。
このように、入力信号電圧Vsigの書き込みが不十分なまま移動度補正を行うと、移動度μの大きい画素と、移動度μの小さい画素で移動度補正の補正量、即ち負帰還の帰還量ΔVが異なるために、画素間で移動度補正にばらつきが生じ、その結果、スジムラが発生して画質を悪化させる。
(本実施形態の特徴部分)
そこで、本実施形態では、書き込み走査回路40によって選択走査された画素行の各画素に対して、水平駆動回路60から映像信号の信号電圧(入力信号電圧)Vsigを供給するのに先立って、当該信号電圧Vsigよりも所定の電圧ΔVxだけ高い第2のオフセット電圧Vofs2を供給することにより、入力信号電圧Vsigの書き込みが完全に完了するまでの時間を短縮して、入力信号電圧Vsigの書き込みが完了した状態で移動度補正を行うようにし、画素間での移動度補正のばらつきを無くすことを特徴としている。
具体的には、選択行の各画素に対して、水平駆動回路60から信号線33(33−1〜33−n)を通してオフセット電圧Vofs(第1のオフセット電圧Vofs1)に代えて、第2のオフセット電圧Vofs2および信号電圧Vsigの順に供給されるとき、図11に示すように、書き込みパルス(図4の後半の走査信号WS)による入力信号電圧Vsigの書き込みに先立って、書き込みパルスWSの前半部で第2のオフセット電圧Vofs2をサンプリングして書き込むようにする。
このように、書き込みパルスWSによる入力信号電圧Vsigの書き込みに先立って、当該入力信号電圧VsigよりもΔVxだけ高い第2のオフセット電圧Vofs2を書き込む(プリチャージする)ことにより、駆動トランジスタ22のゲート電位Vgは、入力信号電圧Vsigを直接書き込む場合よりも早く信号電圧Vsigまで立ち上がる。すなわち、入力信号電圧Vsigの書き込みを瞬時に完了させることができる。
これにより、書き込みトランジスタ23による入力信号電圧Vsigの書き込みが完全に完了するまでの時間を短縮することができるために、入力信号電圧Vsigの書き込みが完了した状態で移動度補正を行うことができる。その結果、画素間での移動度補正のばらつきを無くし、スジムラを抑えることができるために画質を向上できる。
ここで、信号電圧VsigよりもΔVxだけ高い第2のオフセット電圧Vofs2を書き込むに当たって、ΔVxについては、駆動トランジスタ22のゲート電位Vgが信号電圧Vsigまで立ち上がるときの立ち上がり速度τが100nsec程度以下になるように設定するのが好ましい。
特に、ΔVxの電圧値を一定値に設定するのではなく、入力信号電圧Vsigに応じて設定する、即ち第2のオフセット電圧Vofs2を入力信号電圧Vsigに応じた電圧値に設定することにより、書き込みトランジスタ23によって書き込む入力信号電圧Vsigが大きいときでも、当該入力信号電圧Vsigの書き込みをより瞬時に完了させることができる。
一例として、図12に示すように、ΔVx=Vsig(Vofs2=2Vsig)に設定し、第2のオフセット電圧Vofs2として入力信号電圧Vsigの2倍の電圧値を入力信号電圧Vsigの書き込みに先立って書き込むことにより、特に入力信号電圧Vsigが大きいときに、駆動トランジスタ22のゲート電位Vgを入力信号電圧Vsigに向けてより急峻に立ち上げることができるために、入力信号電圧Vsigの書き込みが完全に完了するまでの時間を短縮することができる。
ここでは、ΔVx=Vsig(Vofs2=2Vsig)に設定するとしたが、これは一例に過ぎず、第2のオフセット電圧Vofs2を入力信号電圧Vsigに応じた電圧値に設定するようにすればよい。
また、第2のオフセット電圧Vofs2としてVsig+ΔVなる電圧を書き込んだとき、駆動トランジスタ22のゲート電位Vgの到達電位は信号電圧Vsigを超える必要がないことから、ゲート電位Vgが信号電圧Vsigに到達した時点で、第2のオフセット電圧Vofs2の書き込みから入力信号電圧Vsigの書き込みに移行するように、水平駆動回路60からの第2のオフセット電圧Vofs2の供給期間を短く設定することが望ましい。
なお、上記実施形態では、画素回路20の電気光学素子として、有機EL素子を用いた有機EL表示装置に適用した場合を例に挙げて説明したが、本発明はこの適用例に限られるものではなく、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子(発光素子)を用いた表示装置全般に対して適用可能である。
[適用例]
以上説明した本発明に係る表示装置は、図13〜図17に示す様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなど、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。
このように、本発明に係る表示装置を用いることにより、当該表示装置は画素間での移動度補正のばらつきを無くし、スジムラを抑えることができるために、各種の電子機器において、良質な画像表示を行うことができる利点がある。以下に、本発明が適用される電子機器の一例について説明する。
なお、本発明に係る表示装置は、封止された構成のモジュール形状のものをも含む。例えば、画素アレイ部30に透明なガラス等の対向部に貼り付けられて形成された表示モジュールが該当する。この透明な対向部には、カラーフィルタ、保護膜等、更には、上記した遮光膜が設けられてもよい。尚、表示モジュールには、外部から画素アレイ部への信号等を入出力するための回路部やFPC(フレキシブルプリントサーキット)等が設けられていてもよい。
図13は、本発明が適用されるテレビを示す斜視図である。本適用例に係るテレビは、フロントパネル102やフィルターガラス103等から構成される映像表示画面部101を含み、その映像表示画面部101として本発明に係る表示装置を用いることにより作成される。
図14は、本発明が適用されるデジタルカメラを示す斜視図であり、(A)は表側から見た斜視図、(B)は裏側から見た斜視図である。本適用例に係るデジタルカメラは、フラッシュ用の発光部111、表示部112、メニュースイッチ113、シャッターボタン114等を含み、その表示部112として本発明に係る表示装置を用いることにより作製される。
図15は、本発明が適用されるノート型パーソナルコンピュータを示す斜視図である。本適用例に係るノート型パーソナルコンピュータは、本体121に、文字等を入力するとき操作されるキーボード122、画像を表示する表示部123等を含み、その表示部123として本発明に係る表示装置を用いることにより作製される。
図16は、本発明が適用されるビデオカメラを示す斜視図である。本適用例に係るビデオカメラは、本体部131、前方を向いた側面に被写体撮影用のレンズ132、撮影時のスタート/ストップスイッチ133、表示部134等を含み、その表示部134として本発明に係る表示装置を用いることにより作製される。
図17は、本発明が適用される携帯端末装置、例えば携帯電話機を示す斜視図であり、(A)は開いた状態での正面図、(B)はその側面図、(C)は閉じた状態での正面図、(D)は左側面図、(E)は右側面図、(F)は上面図、(G)は下面図である。本適用例に係る携帯電話機は、上側筐体141、下側筐体142、連結部(ここではヒンジ部)143、ディスプレイ144、サブディスプレイ145、ピクチャーライト146、カメラ147等を含み、そのディスプレイ144やサブディスプレイ145として本発明に係る表示装置を用いることにより作製される。
本発明の一実施形態に係る有機EL表示装置の構成の概略を示すシステム構成図である。 画素(画素回路)の具体的な構成例を示す回路図である。 画素の断面構造の一例を示す断面図である。 本発明の一実施形態に係る有機EL表示装置の動作説明に供するタイミングチャートである。 本発明の一実施形態に係る有機EL表示装置の回路動作の説明図(その1)である。 本発明の一実施形態に係る有機EL表示装置の回路動作の説明図(その2)である。 駆動トランジスタの閾値電圧Vthのばらつきに起因する課題の説明に供する特性図である。 駆動トランジスタの移動度μのばらつきに起因する課題の説明に供する特性図である。 閾値補正、移動度補正の有無による映像信号の信号電圧Vsigと駆動トランジスタのドレイン・ソース間電流Idsとの関係の説明に供する特性図である。 移動度補正における問題点の説明に供するタイミングチャートである。 移動度補正における問題点を解決するための動作説明に供するタイミングチャートである。 移動度補正における問題点を解決するための他の動作説明に供するタイミングチャートである。 本発明が適用されるテレビを示す斜視図である。 本発明が適用されるデジタルカメラを示す斜視図であり、(A)は表側から見た斜視図、(B)は裏側から見た斜視図である。 本発明が適用されるノート型パーソナルコンピュータを示す斜視図である。 本発明が適用されるビデオカメラを示す斜視図である。 本発明が適用される携帯電話機を示す斜視図であり、(A)は開いた状態での正面図、(B)はその側面図、(C)は閉じた状態での正面図、(D)は左側面図、(E)は右側面図、(F)は上面図、(G)は下面図である。
符号の説明
10…有機EL表示装置、20…画素(画素回路)、21…有機EL素子、22…駆動トランジスタ、23…書き込みトランジスタ、24…保持容量、25…補助容量、30…画素アレイ部、31(31−1〜31−m)…走査線、32(32−1〜32−m)…電源供給線、33(33−1〜33−n)…信号線、34…共通電源供給線、40…書き込み走査回路、50…電源供給走査回路、60…水平駆動回路、70…表示パネル

Claims (5)

  1. 電気光学素子と、入力信号電圧をサンプリングして書き込む書き込みトランジスタと、前記書き込みトランジスタによって書き込まれた入力信号電圧を保持する保持容量と、前記保持容量に保持された入力信号電圧に基づいて前記電気光学素子を駆動する駆動トランジスタとを含む画素が行列状に配置されてなる画素アレイ部と、
    前記画素アレイ部の各画素を行単位で選択走査する走査回路と、
    前記走査回路によって選択走査された行の各画素に対して前記入力信号電圧を供給するとともに、前記入力信号電圧の供給に先立って当該入力信号電圧よりも高い電圧を供給する駆動回路と
    を備えたことを特徴とする表示装置。
  2. 前記入力信号電圧よりも高い電圧は、当該入力信号電圧に応じた電圧である
    ことを特徴とする請求項1記載の表示装置。
  3. 前記画素アレイ部の各画素は、前記書き込みトランジスタによる前記入力信号電圧の書き込み期間において、前記駆動トランジスタのドレイン−ソース間電流の移動度に対する依存性を打ち消す補正動作を行う
    ことを特徴とする請求項1記載の表示装置。
  4. 電気光学素子と、入力信号電圧をサンプリングして書き込む書き込みトランジスタと、前記書き込みトランジスタによって書き込まれた入力信号電圧を保持する保持容量と、前記保持容量に保持された入力信号電圧に基づいて前記電気光学素子を駆動する駆動トランジスタとを含む画素が行列状に配置されてなる画素アレイ部と、
    前記画素アレイ部の各画素を行単位で選択走査する走査回路とを備えた表示装置の駆動方法であって、
    前記走査回路によって選択走査された行の各画素に対して前記入力信号電圧を供給するとともに、前記入力信号電圧の供給に先立って当該入力信号電圧よりも高い電圧を供給する
    ことを特徴とする表示装置の駆動方法。
  5. 電気光学素子と、入力信号電圧をサンプリングして書き込む書き込みトランジスタと、前記書き込みトランジスタによって書き込まれた入力信号電圧を保持する保持容量と、前記保持容量に保持された入力信号電圧に基づいて前記電気光学素子を駆動する駆動トランジスタとを含む画素が行列状に配置されてなる画素アレイ部と、
    前記画素アレイ部の各画素を行単位で選択走査する走査回路と、
    前記走査回路によって選択走査された行の各画素に対して前記入力信号電圧を供給するとともに、前記入力信号電圧の供給に先立って当該入力信号電圧よりも高い電圧を供給する駆動回路と
    を備えた表示装置を有することを特徴とする電子機器。
JP2007068006A 2007-02-21 2007-03-16 表示装置、表示装置の駆動方法および電子機器 Pending JP2008233125A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007068006A JP2008233125A (ja) 2007-02-21 2007-03-16 表示装置、表示装置の駆動方法および電子機器

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007040146 2007-02-21
JP2007068006A JP2008233125A (ja) 2007-02-21 2007-03-16 表示装置、表示装置の駆動方法および電子機器

Publications (1)

Publication Number Publication Date
JP2008233125A true JP2008233125A (ja) 2008-10-02

Family

ID=39906042

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007068006A Pending JP2008233125A (ja) 2007-02-21 2007-03-16 表示装置、表示装置の駆動方法および電子機器

Country Status (1)

Country Link
JP (1) JP2008233125A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009069322A (ja) * 2007-09-12 2009-04-02 Sony Corp 表示装置及び表示装置の駆動方法
JP2009069552A (ja) * 2007-09-14 2009-04-02 Sony Corp 表示装置及び表示装置の駆動方法
JP2010145444A (ja) * 2008-12-16 2010-07-01 Sony Corp 表示装置、表示装置の画素レイアウト方法および電子機器
JP2010152222A (ja) * 2008-12-26 2010-07-08 Sony Corp 表示装置、表示装置の画素レイアウト方法および電子機器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005331900A (ja) * 2004-06-30 2005-12-02 Eastman Kodak Co 表示装置
JP2006221172A (ja) * 2005-02-07 2006-08-24 Samsung Electronics Co Ltd 表示装置及びその駆動方法
JP2007004047A (ja) * 2005-06-27 2007-01-11 Seiko Epson Corp 駆動回路、電気光学装置、電子機器及び駆動方法
JP2007034225A (ja) * 2005-07-29 2007-02-08 Sony Corp 表示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005331900A (ja) * 2004-06-30 2005-12-02 Eastman Kodak Co 表示装置
JP2006221172A (ja) * 2005-02-07 2006-08-24 Samsung Electronics Co Ltd 表示装置及びその駆動方法
JP2007004047A (ja) * 2005-06-27 2007-01-11 Seiko Epson Corp 駆動回路、電気光学装置、電子機器及び駆動方法
JP2007034225A (ja) * 2005-07-29 2007-02-08 Sony Corp 表示装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009069322A (ja) * 2007-09-12 2009-04-02 Sony Corp 表示装置及び表示装置の駆動方法
US8368622B2 (en) 2007-09-12 2013-02-05 Sony Corporation Display apparatus and driving method for display apparatus
JP2009069552A (ja) * 2007-09-14 2009-04-02 Sony Corp 表示装置及び表示装置の駆動方法
JP2010145444A (ja) * 2008-12-16 2010-07-01 Sony Corp 表示装置、表示装置の画素レイアウト方法および電子機器
JP4697297B2 (ja) * 2008-12-16 2011-06-08 ソニー株式会社 表示装置、表示装置の画素レイアウト方法および電子機器
CN101751854B (zh) * 2008-12-16 2012-10-31 索尼株式会社 显示装置、显示装置的像素布局方法以及电子设备
CN102903326A (zh) * 2008-12-16 2013-01-30 索尼株式会社 显示装置以及电子设备
US8854283B2 (en) 2008-12-16 2014-10-07 Sony Corporation Display apparatus, pixel layout method for display apparatus, and electronic device
JP2010152222A (ja) * 2008-12-26 2010-07-08 Sony Corp 表示装置、表示装置の画素レイアウト方法および電子機器

Similar Documents

Publication Publication Date Title
JP4293262B2 (ja) 表示装置、表示装置の駆動方法および電子機器
JP4508205B2 (ja) 表示装置、表示装置の駆動方法および電子機器
JP4715833B2 (ja) 表示装置、表示装置の駆動方法および電子機器
JP4640443B2 (ja) 表示装置、表示装置の駆動方法および電子機器
JP2008233122A (ja) 表示装置、表示装置の駆動方法および電子機器
JP2008257086A (ja) 表示装置、表示装置の製造方法および電子機器
JP2008191296A (ja) 表示装置、表示装置の駆動方法および電子機器
JP2009294635A (ja) 表示装置、表示装置の駆動方法および電子機器
JP2010002795A (ja) 表示装置、表示装置の駆動方法および電子機器
JP2009109521A (ja) 表示装置、表示装置の駆動方法および電子機器
JP2008152096A (ja) 表示装置、表示装置の駆動方法および電子機器
JP2010002796A (ja) 表示装置、表示装置の駆動方法および電子機器
JP4640442B2 (ja) 表示装置、表示装置の駆動方法および電子機器
JP2010281914A (ja) 表示装置、表示装置の駆動方法および電子機器
JP2010145581A (ja) 表示装置、表示装置の駆動方法および電子機器
JP2008310127A (ja) 表示装置、表示装置の駆動方法および電子機器
JP2009169145A (ja) 表示装置、表示装置の駆動方法および電子機器
JP2009104013A (ja) 表示装置、表示装置の駆動方法および電子機器
JP2008249743A (ja) 表示装置、表示装置の駆動方法および電子機器
JP2009128404A (ja) 表示装置、表示装置の駆動方法および電子機器
JP2008249744A (ja) 表示装置、表示装置の駆動方法および電子機器
JP5541351B2 (ja) 表示装置
JP2008233125A (ja) 表示装置、表示装置の駆動方法および電子機器
JP2009237426A (ja) 表示装置、表示装置の駆動方法および電子機器
JP2009251546A (ja) 表示装置、表示装置の駆動方法および電子機器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20091013

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20091013

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091029

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120409

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120807

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121225