JP2008203658A

JP2008203658A - 表示装置及び電子機器

Info

Publication number: JP2008203658A
Application number: JP2007041195A
Authority: JP
Inventors: Junichi Yamashita; 淳一山下; Katsuhide Uchino; 勝秀内野
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2007-02-21
Filing date: 2007-02-21
Publication date: 2008-09-04

Abstract

【課題】保持容量及び補助容量を十分に確保可能な画素回路構成を有する表示装置を提供する。
【解決手段】画素アレイ部は、各信号線ＳＬと並行に配した共通配線ＣＬを有している。各画素２は、スイッチングトランジスタＴｒ２と補助容量Ｃｓｕｂとを含んでいる。スイッチングトランジスタＴｒ２は、そのゲートが走査線ＷＳに接続し、ドレイン及びソースの一方がドライブトランジスタＴｒｄのソースＳに接続し、他方が共通配線ＣＬに接続している。補助容量Ｃｓｕｂは、一方の端子が共通配線ＣＬに接続し、他方の端子が所定の電位Ｖｃｃに固定されている。サンプリングトランジスタＴｒ１がオンして映像信号を保持容量Ｃｓに書き込む時、スイッチングトランジスタＴｒ２も同時にオンして共通配線ＣＬに接続した全ての補助容量Ｃｓｕｂを保持容量Ｃｓに接続し、以って保持容量Ｃｓに対する映像信号の書き込みゲインを高める。
【選択図】図１２

Description

本発明は、各画素に設けた絶縁ゲート型電界効果トランジスタによって有機ＥＬなどの発光素子に通電する電流量を制御する、いわゆるアクティブマトリクス型の表示装置に関する。またこの表示装置を備えた電子機器に関する。

画像表示装置、例えば液晶ディスプレイなどでは、多数の液晶画素をマトリクス状に並べ、表示すべき画像情報に応じて画素毎に入射光の透過強度又は反射強度を制御することによって画像を表示する。これは、有機ＥＬ素子を画素に用いた有機ＥＬディスプレイなどにおいても同様であるが、液晶画素と異なり有機ＥＬ素子は自発光素子である。その為、有機ＥＬディスプレイは液晶ディスプレイに比べて画像の視認性が高く、バックライトが不要であり、応答速度が高いなどの利点を有する。又、各発光素子の輝度レベル（階調）はそれに流れる電流値によって制御可能であり、いわゆる電流制御型であるという点で液晶ディスプレイなどの電圧制御型とは大きく異なる。

有機ＥＬディスプレイにおいては、液晶ディスプレイと同様、その駆動方式として単純マトリクス方式とアクティブマトリクス方式とがある。前者は構造が単純であるものの、大型且つ高精細のディスプレイの実現が難しいなどの問題がある為、現在はアクティブマトリクス方式の開発が盛んに行なわれている。この方式は、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子（一般には薄膜トランジスタ、ＴＦＴ）によって制御するものであり、以下の特許文献に記載がある。
特開２００３−２５５８５６特開２００３−２７１０９５特開２００４−１３３２４０特開２００４−０２９７９１特開２００４−０９３６８２特開２００６−２１５２１３

従来の画素回路は、制御信号を供給する行状の走査線と映像信号を供給する列状の信号線とが交差する部分に配され、少なくともサンプリングトランジスタと保持容量とドライブトランジスタと発光素子とを含む。サンプリングトランジスタは、走査線から供給される制御信号に応じ導通して信号線から供給された映像信号をサンプリングする。保持容量は、サンプリングされた映像信号に応じた入力電圧を保持する。ドライブトランジスタは、保持容量に保持された入力電圧に応じて所定の発光期間に出力電流を供給する。尚一般に、出力電流はドライブトランジスタのチャネル領域のキャリア移動度及び閾電圧に対して依存性を有する。発光素子は、ドライブトランジスタから供給された出力電流により映像信号に応じた輝度で発光する。

ドライブトランジスタは、保持容量に保持された入力電圧をゲートに受けてソース／ドレイン間に出力電流を流し、発光素子に通電する。一般に発光素子の発光輝度は通電量に比例している。更にドライブトランジスタの出力電流供給量はゲート電圧すなわち保持容量に書き込まれた入力電圧によって制御される。従来の画素回路は、ドライブトランジスタのゲートに印加される入力電圧を入力映像信号に応じて変化させることで、発光素子に供給する電流量を制御している。

ここでドライブトランジスタの動作特性は以下の式１で表わされる。
Ｉｄｓ＝（１／２）μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｇｓ−Ｖｔｈ）^２・・・式１
このトランジスタ特性式１において、Ｉｄｓはソース／ドレイン間に流れるドレイン電流を表わしており、画素回路では発光素子に供給される出力電流である。Ｖｇｓはソースを基準としてゲートに印加されるゲート電圧を表わしており、画素回路では上述した入力電圧である。Ｖｔｈはトランジスタの閾電圧である。又μはトランジスタのチャネルを構成する半導体薄膜の移動度を表わしている。その他Ｗはチャネル幅を表わし、Ｌはチャネル長を表わし、Ｃｏｘはゲート容量を表わしている。このトランジスタ特性式１から明らかな様に、薄膜トランジスタは飽和領域で動作する時、ゲート電圧Ｖｇｓが閾電圧Ｖｔｈを超えて大きくなると、オン状態となってドレイン電流Ｉｄｓが流れる。原理的に見ると上記のトランジスタ特性式１が示す様に、ゲート電圧Ｖｇｓが一定であれば常に同じ量のドレイン電流Ｉｄｓが発光素子に供給される。従って、画面を構成する各画素に全て同一のレベルの映像信号を供給すれば、全画素が同一輝度で発光し、画面の一様性（ユニフォーミティ）が得られるはずである。

しかしながら実際には、ポリシリコンなどの半導体膜で構成された薄膜トランジスタ（ＴＦＴ）は、個々のデバイス特性にばらつきがある。例えば閾電圧Ｖｔｈは必ずしも一定ではなく、デバイスごとにばらつきがある。前述のトランジスタ特性式１から明らかなように、ドライブトランジスタの閾電圧Ｖｔｈがばらつくと、ゲート電圧Ｖｇｓが一定であっても、ドレイン電流Ｉｄｓにばらつきが生じ、画素毎に輝度がばらつきてしまうため、画面のユニフォーミティを損なう。従来からドライブトランジスタの閾電圧のばらつきをキャンセルする機能（閾電圧補正機能）を組み込んだ画素回路が開発されており、例えば前記の特許文献３に開示がある。

ドライブトランジスタは閾電圧Ｖｔｈに加え移動度μもデバイスごとにばらつきがある。前述のトランジスタ特性式１から明らかなように、移動度μがばらつくとゲート電圧Ｖｇｓが一定であっても、ドレイン電流Ｉｄｓにばらつきが生じ、画素毎に移動度がばらついてしまうため、画面のユニフォーミティを損なう。従来からドライブトランジスタの移動度のばらつきをキャンセルする機能（移動度補正機能）を組み込んだ画素回路も開発されており、例えば前記の特許文献６に開示がある。

従来の画素回路は、ドライブトランジスタに閾電圧Ｖｔｈや移動度μのばらつきがあるばかりでなく、発光素子の電流／電圧特性も経時的に変化する。ドライブトランジスタのソースを発光素子に接続した構成では、発光素子の特性変動に応じてソース電位も変動するため、結果的にＶｇｓに変動が生じる。前述の特性式１から明らかなように、Ｖｇｓが変動すると発光輝度にずれが生じてしまう。従来からこの発光素子の特性変動に対処するためブートストラップ機能を組み込んだ画素回路が開発されている。このブートストラップ機能は、ドライブトランジスタのソース電位の変動に追従してゲート電位を変動させる方式で、発光素子の電流／電圧特性が変化しても、ドライブトランジスタのソースとゲートの間の電圧Ｖｇｓは一定に保つことが出来る。

従来の画素回路は、映像信号のサンプリング動作、閾電圧補正動作、移動度補正動作、ブートストラップ動作などを安定且つ正確に行うため、保持容量に加えて補助容量が形成されている。一般に保持容量と補助容量は共に薄膜デバイスで形成されており、薄膜トランジスタ素子と共に画素領域の一部を占有している。

近年表示装置の高精細化が進んでおり、１画素に割り当てられる画素領域の面積が縮小している。これにより、保持容量及び補助容量共に十分なサイズを確保することが出来ず、画素回路の動作上問題となっている。例えば保持容量が減少するとブートストラップゲインが低下し、画質の悪化を招く。ここでブートストラップゲインとは、ブートストラップ動作においてソース電位の変化分に対するゲート電位の変化分の比を表している。また保持容量と補助容量が共に減ると、移動度補正を行うための時間に余裕がなくなり、その分移動度補制の精度が悪化し、画面のユニフォーミティを損なう。また補助容量が足らないと入力ゲインが下がり、その分入力映像信号のダイナミックレンジを大きくしなければならず、システムの消費電力が増えてしまう。ここで入力ゲインとは、信号線から入力された映像信号に対して実際に保持容量に書き込まれる信号電圧（入力電圧）の大きさの比を表している。

上述した従来の技術の課題に鑑み、本発明は保持容量及び補助容量を十分に確保可能な画素構成を有する表示装置を提供することを目的とする。かかる目的を達成するために以下の手段を講じた。即ち本発明は、画素アレイ部とこれを駆動する駆動部とからなり、前記画素アレイ部は、行状の走査線と、列状の信号線と、各走査線と各信号線とが交差する部分に配された行列状の画素とからなり、前記駆動部は各走査線に制御信号を供給するとともに各信号線に映像信号を供給し、各画素は、少なくともサンプリングトランジスタと、ドライブトランジスタと、保持容量と、発光素子とを含み、前記サンプリングトランジスタはその制御端が該走査線に接続し、その一対の電流端が該信号線と該ドライブトランジスタの制御端との間に接続し、前記ドライブトランジスタは、一対の電流端の一方が電源に接続し他方が該発光素子に接続し、前記保持容量は該ドライブトランジスタの制御端に接続し、前記サンプリングトランジスタは、該制御信号に応じてオンし該映像信号をサンプリングして該保持容量に書き込み、前記ドライブトランジスタは、該保持容量に書き込まれた映像信号に応じた駆動電流を該発光素子に供給する表示装置であって、前記画素アレイ部は、各信号線と並行に配した共通配線を有しており、各画素は、スイッチングトランジスタと補助容量とを含んでおり、前記スイッチングトランジスタは、その制御端が該走査線に接続し、一対の電流端の一方が該ドライブトランジスタの他方の電流端に接続し、他方が該共通配線に接続し、前記補助容量は、一方の端子が該共通配線に接続し、他方の端子が所定の電位に固定されていることを特徴とする。

好ましくは前記画素は、該サンプリングトランジスタがオンして映像信号を該保持容量に書き込む時、該スイッチングトランジスタも同時にオンして該共通配線に接続した全ての補助容量を前記画素の保持容量に接続し、以って該保持容量に対する映像信号の書き込みゲインを高める。又前記画素は、該映像信号を該保持容量に書き込む際、該ドライブトランジスタに流れる駆動電流を所定の補正期間該保持容量に負帰還し、以って該ドライブトランジスタの移動度に応じた補正を該保持容量に書き込まれた映像信号にかけ、前記スイッチングトランジスタは、共通配線に接続した補助容量を全て該ドライブトランジスタの他方の電流端に接続し、以って該補正期間に余裕を持たせる。又前記画素アレイ部は、共通配線に接続した全ての補助容量を時分割的に一つの画素に接続し、以って一つの画素に形成する補助容量を小さくし、その分一つの画素に形成する保持容量を大きくしている。又前記画素は、該保持容量が該ドライブトランジスタの制御端と電流端との間に接続しており、該映像信号のサンプリングに先立って、該ドライブトランジスタがカットオフするまで電流を流し、カットオフした時現われるドライブトランジスタの制御端と電流端との間の電圧を該保持容量に書き込み、以って該ドライブトランジスタの閾電圧に対する補正を行う。又前記画素は、該保持容量が該ドライブトランジスタの制御端と電流端との間に接続しており、該映像信号のサンプリングが完了した時、該サンプリングトランジスタをオフして該ドライブトランジスタの制御端を信号線から切り離し、以って該ドライブトランジスタの他方の電流端の電位変動に追従して制御端の電位が変動するようにしている。

本発明によれば、各画素に形成された補助容量を、信号線に沿った列方向に相互接続して回路的に合体している。この合体した補助容量をスイッチングトランジスタを介して選択的に（時分割的に）各画素に接続する。これにより各画素が使用する補助容量は合体したサイズまで大きくなる。これにより各画素回路は、閾電圧補正動作、信号サンプリング動作（信号書き込み動作）、移動度補正動作などで大きな補助容量を用いることが出来る。補助容量が大きくなることで移動度補正時間に余裕ができ、移動度補正の精度が高くなる。また補助容量が大きくなることで入力ゲインも上昇し、その分入力映像信号のダイナミックレンジを下げシステム消費電力を節約することが出来る。加えて補助容量を合体することでサイズが大きくなる分、１画素当たりに形成する補助容量は小さくすることが出来る。その分画素領域に余裕ができ保持容量のサイズを拡大できる。保持容量を大きくすることでブートストラップゲインが向上し、画質の低下を防ぐことが可能となり、高いユニフォーミティを得ることが出来る。ブートストラップゲインにロスがあるとドライブトランジスタの閾電圧のばらつきがブートストラップ動作に入ってしまうため、Ｖｔｈばらつき起因の画質低下が大きく、ユニフォーミティを損なう。

以下図面を参照して本発明を詳細に説明する。まず最初に図１を参照して、本発明の基になった先行開発にかかる表示装置を本発明の一部として説明する。図１は先行開発にかかるアクティブマトリクス表示装置の全体構成を示す。図示する様に、アクティブマトリクス表示装置は主要部となる画素アレイ部１と周辺の駆動部とで構成されている。周辺の駆動部は水平セレクタ３、ライトスキャナ４、ドライブスキャナ５、補正用スキャナ７などを含んでいる。画素アレイ部１は行状の走査線ＷＳと列状の信号線ＳＬと両者の交差する部分にマトリクス状に配列した画素Ｒ，Ｇ，Ｂとで構成されている。カラー表示を可能とする為、ＲＧＢの三原色画素を用意しているがこれに限られるものではない。各画素Ｒ，Ｇ，Ｂは夫々画素回路２で構成されている。信号線ＳＬは水平セレクタ３によって駆動される。水平セレクタ３は信号部を構成し、信号線ＳＬに映像信号を供給する。走査線ＷＳはライトスキャナ４によって走査される。尚、走査線ＷＳと平行に別の走査線ＤＳ及びＡＺも配線されている。走査線ＤＳはドライブスキャナ５によって走査される。走査線ＡＺは補正用スキャナ７によって走査される。ライトスキャナ４、ドライブスキャナ５及び補正用スキャナ７はスキャナ部を構成しており、１水平期間毎画素の行を順次走査する。各画素回路２は走査線ＷＳによって選択された時信号線ＳＬから映像信号をサンプリングする。更に走査線ＤＳによって選択された時、サンプリングされた映像信号に応じて画素回路２内に含まれている発光素子を駆動する。加えて画素回路２は走査線ＡＺによって走査された時、あらかじめ決められた補正動作を行なう。

上述した画素アレイ部１は通常ガラスなどの絶縁基板上に形成されており、フラットパネルとなっている。各画素回路２はアモルファスシリコン薄膜トランジスタ（ＴＦＴ）又は低温ポリシリコンＴＦＴで形成されている。アモルファスシリコンＴＦＴの場合、スキャナ部はパネルとは別のＴＡＢなどで構成され、フレキシブルケーブルにてフラットパネルに接続される。低温ポリシリコンＴＦＴの場合、信号部及びスキャナ部も同じ低温ポリシリコンＴＦＴで形成できるので、フラットパネル上に画素アレイ部と信号部とスキャナ部を一体的に形成できる。

図２は、図１に示した表示装置に組み込まれる画素回路２の構成を示す回路図である。画素回路２は、４個の薄膜トランジスタＴｒ１，Ｔｒ３，Ｔｒ４，Ｔｒｄと２個の容量素子（保持容量Ｃｓ及び補助容量Ｃｓｕｂ）と、１個の発光素子ＥＬとで構成されている。トランジスタＴｒ１，Ｔｒ３，ＴｒｄはＮチャネル型のポリシリコンＴＦＴである。トランジスタＴｒ４のみＰチャネル型のポリシリコンＴＦＴでる。容量素子Ｃｓは本画素回路２の保持容量を構成している。発光素子ＥＬは例えばアノード及びカソードを備えたダイオード型の有機ＥＬ素子である。但しこれに限られるものではなく、発光素子は一般的に電流駆動で発光する全てのデバイスを含む。

画素回路２の中心となるドライブトランジスタＴｒｄはそのゲートＧが保持容量Ｃｓの一端に接続され、そのソースＳが同じく保持容量Ｃｓの他端に接続されている。ドライブトランジスタＴｒｄのドレインは第１のスイッチングトランジスタＴｒ４を介して電源Ｖｃｃに接続されている。このスイッチングトランジスタＴｒ４のゲートは走査線ＤＳに接続している。発光素子ＥＬのアノードはドライブトランジスタＴｒｄのソースＳに接続し、カソードは接地されている。この接地電位はＶｃａｔｈで表される場合がある。またドライブトランジスタＴｒｄのソースＳと所定の基準電位Ｖｓｓとの間に第２のスイッチングトランジスタＴｒ３が介在している。このトランジスタＴｒ３のゲートは走査線ＡＺに接続している。一方サンプリングトランジスタＴｒ１は信号線ＳＬとドライブトランジスタＴｒｄのゲートＧとの間に接続されている。サンプリングトランジスタＴｒ１のゲートは走査線ＷＳに接続している。補助容量Ｃｓｕｂは、ドライブトランジスタＴｒｄのソースＳと所定の固定電位との間に接続されている。本例ではこの固定電位は電源電位Ｖｃｃとなっている。但しこれに限られるものではなく、他の固定電位に接続することが出来る。

かかる構成において、サンプリングトランジスタＴｒ１は、走査線ＷＳに割り当てられた水平走査期間（１Ｈ）に走査線ＷＳから供給される制御信号ＷＳに応じ導通して信号線ＳＬから供給された映像信号Ｖｓｉｇを保持容量Ｃｓにサンプリングする。保持容量Ｃｓは、サンプリングされた映像信号Ｖｓｉｇに応じてドライブトランジスタＴｒｄのゲートＧに入力電圧Ｖｇｓを印加する。ドライブトランジスタＴｒｄは、所定の発光期間中入力電圧Ｖｇｓに応じた出力電流Ｉｄｓを発光素子ＥＬに供給する。この出力電流ＩｄｓはドライブトランジスタＴｒｄのチャネル領域の閾電圧Ｖｔｈに対して依存性を有する。発光素子ＥＬは、ドライブトランジスタＴｒｄから供給された出力電流Ｉｄｓにより映像信号Ｖｓｉｇに応じた輝度で発光する。ここで保持容量Ｃｓに対する映像信号Ｖｓｉｇの入力ゲインは保持容量Ｃｓと補助容量Ｃｓｕｂの容量分割比により決まる。補助容量Ｃｓｕｂが大きいほど入力ゲインは高くなる。逆に補助容量Ｃｓｕｂが小さいと、入力ゲインが下がるため、これを補うように入力映像信号Ｖｓｉｇのダイナミックレンジを高く設定する必要がある。

画素回路２は第１のスイッチングトランジスタＴｒ３と第２のスイッチングトランジスタＴｒ４とで構成される補正手段を備えている。この補正手段は出力電流Ｉｄｓの閾電圧Ｖｔｈに対する依存性を打ち消すために、水平走査期間（１Ｈ）の一部で動作し、ドライブトランジスタＴｒｄの閾電圧Ｖｔｈを検出して保持容量Ｃｓに書き込んでおく。この補正手段は、水平走査期間（１Ｈ）にサンプリングトランジスタＴｒ１が導通して保持容量Ｃｓの一端が信号線ＳＬにより一定電位Ｖｓｓ０に保持された状態で動作し、保持容量Ｃｓの他端から一定電位Ｖｓｓ０に対する電位差が閾電圧Ｖｔｈになるまで保持容量Ｃｓを充電する。この補正手段は、水平走査期間（１Ｈ）の前半でドライブトランジスタＴｒｄの閾電圧Ｖｔｈを検出して保持容量Ｃｓに書き込む一方、サンプリングトランジスタＴｒ１は水平走査期間（１Ｈ）の後半で信号線ＳＬから供給される映像信号Ｖｓｉｇを保持容量Ｃｓにサンプリングする。保持容量Ｃｓは、サンプリングされた映像信号Ｖｓｉｇに予め書き込まれた閾電圧Ｖｔｈを足し込んだ入力電圧ＶｇｓをドライブトランジスタＴｒｄのゲートＧとソースＳ間に印加し、以って出力電流Ｉｄｓの閾電圧Ｖｔｈに対する依存性を打ち消す。この補正手段は、水平走査期間（１Ｈ）よりも前に導通して保持容量Ｃｓの両端の電位差が閾電圧Ｖｔｈを越える様に設定（リセット）する第１のスイッチングトランジスタＴｒ３と、水平走査期間（１Ｈ）に導通して、保持容量Ｃｓの両端の電位差が閾電圧Ｖｔｈになるまで保持容量Ｃｓを充電する第２のスイッチングトランジスタＴｒ４とを含む。サンプリングトランジスタＴｒ１は、水平走査期間（１Ｈ）内で信号線ＳＬが映像信号Ｖｓｉｇの電位になる信号供給期間に、信号線ＳＬから供給された映像信号Ｖｓｉｇを保持容量Ｃｓにサンプリングする一方、補正手段は水平走査期間（１Ｈ）内で信号線ＳＬが一定電位Ｖｓｓ０になる信号固定期間に、ドライブトランジスタＴｒｄの閾電圧Ｖｔｈを検出して保持容量Ｃｓに書き込む。

ドライブトランジスタＴｒｄは、その出力電流Ｉｄｓがチャネル領域の閾電圧Ｖｔｈに加えキャリア移動度μに対しても依存性を有する。これに対処するため、本発明の補正手段は、出力電流Ｉｄｓのキャリア移動度μに対する依存性を打ち消すべく水平走査期間（１Ｈ）の一部で動作し、映像信号Ｖｓｉｇがサンプリングされている状態でドライブトランジスタＴｒｄから出力電流Ｉｄｓを取り出し、これを保持容量Ｃｓに負帰還して入力電圧Ｖｇｓを補正する。この移動度補正動作は、水平走査期間（１Ｈ）の一部で限られた補正期間に行われる。この補正期間は保持容量Ｃｓ及び補助容量Ｃｓｕｂに依存している。これらの容量Ｃｓ及びＣｓｕｂが大きいほど、移動度補正期間に余裕ができ、その分移動度補正の精度が高くなる。逆に保持容量Ｃｓや補助容量Ｃｓｕｂのサイズが不十分であると、移動度補正期間を短くしなければならず、その分移動度補正自体にばらつきが生じる。

図３は、画素回路２を構成する薄膜トランジスタＴＦＴ、保持容量Ｃｓ及び補助容量Ｃｓｕｂのレイアウトを示す模式的な平面図である。サンプリングトランジスタＴｒ１、ドライブトランジスタＴｒｄ及びスイッチングトランジスタＴｒ３，Ｔｒ４は絶縁基板上に形成された薄膜トランジスタＴＦＴｓからなり、保持容量Ｃｓと補助容量Ｃｓｕｂは同じく絶縁基板上に形成された薄膜容量素子からなる。図示の例では、補助容量Ｃｓｕｂの一方の端子はアノードコンタクトを介して保持容量Ｃｓに接続する一方、他方の端子は所定の固定電位に接続されている。この固定電位は、発光素子ＥＬのカソード側になる接地電位Ｖｃａｔｈ、画素回路２の正側電源電位Ｖｃｃまたは負側電源電位Ｖｓｓなどから選択される。図３に示した先行開発例では補助容量Ｃｓｕｂの他方の端子は電源配線に接続されている。なお図３に示した画素回路２は積層構造となっており、下層にＴＦＴｓ，Ｃｓ，Ｃｓｕｂなどが形成されている。上層に発光素子ＥＬが接続されている。理解を容易にするため、図３では上層の発光素子ＥＬが除かれている。実際には、発光素子ＥＬはアノードコンタクトを介して画素回路２側に接続することになる。

図３から明らかなように矩形の画素領域は、薄膜トランジスタＴＦＴｓと保持容量Ｃｓと補助容量Ｃｓｕｂとが形成されている。表示装置の高精細化に伴い個々の画素２が微細化すると、画素領域の面積も縮小する。これにより保持容量Ｃｓ及び補助容量Ｃｓｕｂのサイズ自体も縮小していく傾向にある。

図４は、図２に示した表示装置から画素回路２の部分を取り出した模式図である。理解を容易にする為、サンプリングトランジスタＴｒ１によってサンプリングされる映像信号Ｖｓｉｇや、ドライブトランジスタＴｒｄの入力電圧Ｖｇｓ及び出力電流Ｉｄｓ、さらには発光素子ＥＬが有する容量成分Ｃｏｌｅｄなどを書き加えてある。また、各トランジスタのゲートに接続される走査線ＷＳ、ＤＳ、ＡＺも書き込んである。この画素回路２は、水平走査期間内にＶｔｈ補正動作と映像信号書き込み動作を行う。

図５は、図４に示した画素回路のタイミングチャートである。図５を参照して、図４に示した画素回路の動作を具体的且つ詳細に説明する。図５は、時間軸Ｔに沿って各走査線ＷＳ，ＡＺ及びＤＳに印加される制御信号の波形を表してある。表記を簡略化するため、制御信号も対応する走査線の符号と同じ符号で示してある。合わせて信号線に印加される映像信号Ｖｓｉｇの波形も時間軸Ｔに沿って示してある。図示する様に、この映像信号Ｖｓｉｇは各水平走査期間Ｈの前半で一定電位Ｖｓｓ０となり後半で信号電位となる。トランジスタＴｒ１及びＴｒ３はＮチャネル型なので、走査線ＷＳ，ＡＺがそれぞれハイレベルのときオンし、ローレベルのときオフする。一方トランジスタＴｒ４はＰチャネル型なので、走査線ＤＳがハイレベルのときオフし、ローレベルのときオンする。なおこのタイミングチャートは、各制御信号ＷＳ，ＡＺ，ＤＳの波形や映像信号Ｖｓｉｇの波形と共に、ドライブトランジスタＴｒｄのゲートＧの電位変化及びソースＳの電位変化も表してある。

図５のタイミングチャートではタイミングＴ１〜Ｔ８までを１フィールド（１ｆ）としてある。１フィールドの間に画素アレイの各行が一回順次走査される。タイミングチャートは、一行分の画素に印加される各制御信号ＷＳ，ＡＺ，ＤＳの波形を表してある。

当該フィールドが始まる前のタイミングＴ０で、全ての制御信号ＷＳ，ＡＺ，ＤＳがローレベルにある。したがってＮチャネル型のトランジスタＴｒ１及びＴｒ３はオフ状態にある一方、Ｐチャネル型のトランジスタＴｒ４のみオン状態である。したがってドライブトランジスタＴｒｄはオン状態のトランジスタＴｒ４を介して電源Ｖｃｃに接続しているので、所定の入力電圧Ｖｇｓに応じて出力電流Ｉｄｓを発光素子ＥＬに供給している。したがってタイミングＴ０で発光素子ＥＬは発光している。このときドライブトランジスタＴｒｄに印加される入力電圧Ｖｇｓは、ゲート電位と（Ｇ）ソース電位（Ｓ）の差で表される。

当該フィールドが始まるタイミングＴ１で、制御信号ＤＳがローレベルからハイレベルに切換る。これによりトランジスタＴｒ４がオフし、ドライブトランジスタＴｒｄは電源Ｖｃｃから切り離されるので、発光が停止し非発光期間に入る。タイミングＴ１に入ると、全てのトランジスタＴｒ１，Ｔｒ３，Ｔｒ４がオフ状態になる。

続いてタイミングＴ２になると制御信号ＡＺがローレベルからハイレベルに立ち上がり、スイッチングトランジスタＴｒ３がオンになる。これにより、保持容量Ｃｓの他端及びドライブトランジスタＴｒｄのソースＳに基準電位Ｖｓｓを書き込む。このときドライブトランジスタＴｒｄのゲート電位はハイインピーダンスなので、ソース電位（Ｓ）の降下に追随してゲート電位（Ｇ）も低下する。

この後制御信号ＡＺがローレベルに戻ってスイッチングトランジスタＴｒ３がオフした後、タイミングＴａで制御信号ＷＳがハイレベルになり、サンプリングトランジスタＴｒ１が導通する。このとき、信号線に現れる電位は、所定の一定電位Ｖｓｓ０に設定されている。ここでＶｓｓ０−Ｖｓｓ＞Ｖｔｈを満たすようにＶｓｓ０及びＶｓｓが設定されている。Ｖｓｓ０−ＶｓｓはドライブトランジスタＴｒｄの入力電圧Ｖｇｓとなっている。ここではＶｇｓ＞Ｖｔｈとすることで、その後のＶｔｈ補正動作の準備を行っている。換言するとタイミングＴａで保持容量Ｃｓの両端はＶｇｓを越える電圧に設定され、Ｖｔｈ補正動作に先立って保持容量Ｃｓにリセットがかけられる。また発光素子ＥＬの閾電圧をＶｔｈＥＬとすると、ＶｔｈＥＬ＞Ｖｓｓと設定することで、発光素子ＥＬに逆バイアスを印加する。これは、その後のＶｔｈ補正動作を正常に行うために必要である。

続いてタイミングＴ３で制御信号ＤＳをローレベルに切換え、スイッチングトランジスタＴｒ４をオンして、Ｖｔｈ補正を実行する。このとき信号線の電位はＶｔｈ補正を正確に行うため、依然として一定電位Ｖｓｓ０に保持されている。スイッチングトランジスタＴｒ４がオンすることで、ドライブトランジスタＴｒｄが電源Ｖｃｃに接続され、出力電流Ｉｄｓが流れる。これに伴い保持容量Ｃｓは充電されていき、その他端に接続されたソース電位（Ｓ）が上昇していく。一方保持容量Ｃｓの一端の電位（ゲート電位Ｇ）はＶｓｓ０に固定されている。したがって保持容量Ｃｓの充電に伴いソース電位（Ｓ）が上昇して行き、入力電圧Ｖｇｓが丁度Ｖｔｈに達したところでドライブトランジスタＴｒｄがカットオフする。ドライブトランジスタＴｒｄがカットオフすると、そのソース電位（Ｓ）はタイミングチャートに示したようにＶｓｓ０−Ｖｔｈになる。

この後タイミングＴ４で制御信号ＤＳをハイレベルに戻し、スイッチングトランジスタＴｒ４をオフすることでＶｔｈ補正動作は終了する。この補正動作により、保持容量Ｃｓに閾電圧Ｖｔｈ相当の電圧が書き込まれる。

この様にタイミングＴ３〜Ｔ４でＶｔｈ補正を行った後、１水平走査期間（１Ｈ）の半分が経過し、タイミングＴ５で信号線の電位がＶｓｓ０からＶｓｉｇに変化する。これにより映像信号Ｖｓｉｇが保持容量Ｃｓに書き込まれる。通常は発光素子ＥＬの等価容量Ｃｏｌｅｄ及び補助容量Ｃｓｕｂに比べて保持容量Ｃｓは十分に小さい。この結果入力ゲインは１に近くなり、映像信号Ｖｓｉｇの大部分が保持容量Ｃｓに書き込まれる。したがってドライブトランジスタＴｒｄのゲートＧとソースＳ間の電圧Ｖｇｓは先に検出保持されたＶｔｈと今回サンプリングされたＶｓｉｇを加えたレベル（Ｖｓｉｇ＋Ｖｔｈ）となる。ゲート／ソース間電圧Ｖｇｓは図５のタイミングチャートに示すように、Ｖｓｉｇ＋Ｖｔｈになる。かかる映像信号Ｖｓｉｇのサンプリングは制御信号ＷＳがローレベルに戻るタイミングＴ７まで行われる。即ちタイミングＴ５〜Ｔ７がサンプリング期間に相当する。なお画素の微細化に伴い十分に補助容量Ｃｓｕｂのサイズが取れない場合がある。このときには入力ゲインが下がるので、予め入力映像信号Ｖｓｉｇのダイナミックレンジを高くしておく必要がある。但しこの場合には映像信号のダイナミックレンジの拡大に伴い表示装置の消費電力の増大化を招く。

この様に本先行開発例では、Ｖｔｈ補正期間Ｔ３−Ｔ４とサンプリング期間Ｔ５−Ｔ７が、１水平走査期間（１Ｈ）に含まれる。１Ｈの間、サンプリング用の制御信号ＷＳはハイレベルにある。本先行開発例はサンプリングトランジスタＴｒ１がオンした状態でＶｔｈ補正及びＶｓｉｇ書き込みを行っている。これにより画素回路２の構成を簡素化している。

本先行開発例では、上述したＶｔｈ補正に加え移動度μの補正も同時に行っている。但しこれに限られるものではなく、移動度μ補正を行わない単純なＶｔｈ補正動作のみの画素回路にも適用可能であることは言うまでもない。また本例の画素回路２は、ドライブトランジスタＴｒｄ以外のトランジスタはＮチャネル型とＰチャネル型が混在しているが、これに限られるものではなくＮチャネル型トランジスタのみまたはＰチャネル型トランジスタのみで構成することも可能である。

移動度μの補正はタイミングＴ６〜Ｔ７で行われる。以下この点につき説明する。サンプリング期間の終了するタイミングＴ７より前のタイミングＴ６で制御信号ＤＳがローレベルとなりスイッチングトランジスタＴｒ４がオンする。これによりドライブトランジスタＴｒｄが電源Ｖｃｃに接続されるので、画素回路は非発光期間から発光期間に進む。この様にサンプリングトランジスタＴｒ１がまだオン状態で且つスイッチングトランジスタＴｒ４がオン状態に入った期間Ｔ６−Ｔ７で、ドライブトランジスタＴｒｄの移動度補正を行う。即ち本実施形態では、サンプリング期間の後部分と発光期間の先頭部分とが重なる期間Ｔ６−Ｔ７で移動度補正を行っている。なお、この移動度補正を行う発光期間の先頭では、発光素子ＥＬは実際には逆バイアス状態にあるので発光する事はない。この移動度補正期間Ｔ６−Ｔ７では、ドライブトランジスタＴｒｄのゲートＧが映像信号Ｖｓｉｇのレベルに固定された状態で、ドライブトランジスタＴｒｄにドレイン電流Ｉｄｓが流れる。ここでＶｓｓ０−Ｖｔｈ＜ＶｔｈＥＬと設定しておく事で、発光素子ＥＬは逆バイアス状態におかれる為、ダイオード特性ではなく単純な容量特性を示すようになる。よってドライブトランジスタＴｒｄに流れる電流Ｉｄｓは保持容量Ｃｓと発光素子ＥＬの等価容量Ｃｏｌｅｄ及び補助容量Ｃｓｕｂを結合した容量Ｃ＝Ｃｓ＋Ｃｏｌｅｄ＋Ｃｓｕｂに書き込まれていく。これによりドライブトランジスタＴｒｄのソース電位（Ｓ）は上昇していく。図５のタイミングチャートではこの上昇分をΔＶで表してある。この上昇分ΔＶは結局保持容量Ｃｓに保持されたゲート／ソース間電圧Ｖｇｓから差し引かれる事になるので、負帰還をかけた事になる。この様にドライブトランジスタＴｒｄの出力電流Ｉｄｓを同じくドライブトランジスタＴｒｄの入力電圧Ｖｇｓに負帰還する事で、移動度μを補正する事が可能である。なお負帰還量ΔＶは移動度補正期間Ｔ６−Ｔ７の時間幅ｔを調整する事で最適化可能である。

移動度補正期間Ｔ６−Ｔ７の時間幅（即ち移動度補正時間）ｔは、容量Ｃ＝Ｃｓ＋Ｃｏｌｅｄ＋Ｃｓｕｂによって決まる。容量Ｃが大きいほどその充電に時間がかかるため、移動度補正時間ｔは長くなる。移動度補正時間ｔは長いほど補正動作は安定し、補正に誤差は少なくなる。しかしながら画素の微細化が進むと、保持容量Ｃｓ及び補助容量Ｃｓｕｂのサイズが縮小するため容量Ｃが大きく取れず、移動度補正時間ｔは短縮化の傾向にあり、画面のユニフォーミティの低下につながっている。

タイミングＴ７では制御信号ＷＳがローレベルとなりサンプリングトランジスタＴｒ１がオフする。この結果ドライブトランジスタＴｒｄのゲートＧは信号線ＳＬから切り離される。映像信号Ｖｓｉｇの印加が解除されるので、ドライブトランジスタＴｒｄのゲート電位（Ｇ）は上昇可能となり、ソース電位（Ｓ）と共に上昇していく。このブートストラップ動作の間、保持容量Ｃｓに保持されたゲート／ソース間電圧Ｖｇｓは（Ｖｓｉｇ−ΔＶ＋Ｖｔｈ）の値を維持する。ソース電位（Ｓ）の上昇に伴い、発光素子ＥＬの逆バイアス状態は解消されるので、出力電流Ｉｄｓの流入により発光素子ＥＬは実際に発光を開始する。この時のドレイン電流Ｉｄｓ対ゲート電圧Ｖｇｓの関係は、先のトランジスタ特性式１のＶｇｓにＶｓｉｇ−ΔＶ＋Ｖｔｈを代入する事で、以下の式２のように与えられる。
Ｉｄｓ＝ｋμ（Ｖｇｓ−Ｖｔｈ）^２＝ｋμ（Ｖｓｉｇ−ΔＶ）^２・・・式２
上記式２において、ｋ＝（１／２）（Ｗ／Ｌ）Ｃｏｘである。この特性式２からＶｔｈの項がキャンセルされており、発光素子ＥＬに供給される出力電流ＩｄｓはドライブトランジスタＴｒｄの閾電圧Ｖｔｈに依存しない事が分かる。基本的にドレイン電流Ｉｄｓは映像信号の信号電圧Ｖｓｉｇによって決まる。換言すると、発光素子ＥＬは映像信号Ｖｓｉｇに応じた輝度で発光する事になる。その際Ｖｓｉｇは帰還量ΔＶで補正されている。この補正量ΔＶは丁度特性式２の係数部に位置する移動度μの効果を打ち消すように働く。したがって、ドレイン電流Ｉｄｓは実質的に映像信号Ｖｓｉｇのみに依存する事になる。

このブートストラップ動作ではドライブトランジスタＴｒｄのソースＳの電位上昇に追従してゲートＧの電位が上昇する。そのブートストラップゲインは寄生容量Ｃｐと保持容量Ｃｓの容量分割によって決まる。寄生容量ＣｐはドライブトランジスタＴｒｄのゲートＧに接続する他のトランジスタのゲート容量などである。通常は寄生容量Ｃｐに比べて保持容量Ｃｓは十分に大きく、ゲートストラップゲインは１に近い。しかしながら画素の微細化に伴い保持容量Ｃｓが縮小されると、その分浮遊容量Ｃｐの影響が強くなり、ゲートストラップゲインにロスが生じる。このロスの中にはドライブトランジスタＴｒｄの閾電圧Ｖｔｈのばらつきが入り込む。したがってゲートストラップロスが大きいと閾電圧補正動作を行ってもゲートストラップロスに入り込んだＶｔｈの影響は除くことが出来ず、発光輝度にばらつきが現れる。したがってブートストラップロスを小さくするためにも、保持容量Ｃｓのサイズは大きくした方が好ましい。

最後にタイミングＴ８に至ると制御信号ＤＳがハイレベルとなってスイッチングトランジスタＴｒ４がオフし、発光が終了すると共に当該フィールドが終わる。この後次のフィールドに移って再びＶｔｈ補正動作、移動度補正動作及び発光動作が繰り返される事になる。

図６は、移動度補正期間Ｔ６−Ｔ７における画素回路２の状態を示す回路図である。図示するように、移動度補正期間Ｔ６−Ｔ７では、サンプリングトランジスタＴｒ１及びスイッチングトランジスタＴｒ４がオンしている一方、残りのスイッチングトランジスタＴｒ３がオフしている。この状態でドライブトランジスタＴｒ４のソース電位（Ｓ）はＶｓｓ０−Ｖｔｈである。このソース電位Ｓは発光素子ＥＬのアノード電位でもある。前述したようにＶｓｓ０−Ｖｔｈ＜ＶｔｈＥＬと設定しておく事で、発光素子ＥＬは逆バイアス状態におかれ、ダイオード特性ではなく単純な容量特性を示す事になる。よってドライブトランジスタＴｒｄに流れる電流Ｉｄｓは保持容量Ｃｓ及び補助容量Ｃｓｕｂと発光素子ＥＬの等価容量Ｃｏｌｅｄとの合成容量Ｃ＝Ｃｓ＋Ｃｏｌｅｄ＋Ｃｓｕｂに流れ込む事になる。換言するとドレイン電流Ｉｄｓの一部が保持容量Ｃｓに負帰還され、移動度の補正が行われる。なお図６では補助容量の図示を省略している。

図７は上述したトランジスタ特性式２をグラフ化したものであり、縦軸にＩｄｓを取り横軸にＶｓｉｇを取ってある。このグラフの下方に特性式２も合わせて示してある。図７のグラフは、画素１と画素２を比較した状態で特性カーブを描いてある。画素１のドライブトランジスタの移動度μは相対的に大きい。逆に画素２に含まれるドライブトランジスタの移動度μは相対的に小さい。この様にドライブトランジスタをポリシリコン薄膜トランジスタなどで構成した場合、画素間で移動度μがばらつく事は避けられない。例えば両画素１，２に同レベルの映像信号Ｖｓｉｇを書き込んだ場合、何ら移動度の補正を行わないと、移動度μの大きい画素１に流れる出力電流Ｉｄｓ１´は、移動度μの小さい画素２に流れる出力電流Ｉｄｓ２´に比べて大きな差が生じてしまう。この様に移動度μのばらつきに起因して出力電流Ｉｄｓの間に大きな差が生じるので、画面のユニフォーミティを損なう事になる。

そこで本先行開発例は出力電流を入力電圧側に負帰還させる事で移動度のばらつきをキャンセルしている。トランジスタ特性式から明らかなように、移動度が大きいとドレイン電流Ｉｄｓが大きくなる。したがって負帰還量ΔＶは移動度が大きいほど大きくなる。図７のグラフに示すように、移動度μの大きな画素１の負帰還量ΔＶ１は移動度の小さな画素２の負帰還量ΔＶ２に比べて大きい。したがって、移動度μが大きいほど負帰還が大きくかかる事となって、ばらつきを抑制する事が可能である。図示するように、移動度μの大きな画素１でΔＶ１の補正をかけると、出力電流はＩｄｓ１´からＩｄｓ１まで大きく下降する。一方移動度μの小さな画素２の補正量ΔＶ２は小さいので、出力電流Ｉｄｓ２´はＩｄｓ２までそれ程大きく下降しない。結果的に、Ｉｄｓ１とＩｄｓ２は略等しくなり、移動度のばらつきがキャンセルされる。この移動度のばらつきのキャンセルは黒レベルから白レベルまでＶｓｉｇの全範囲で行われるので、画面のユニフォーミティは極めて高くなる。以上をまとめると、移動度の異なる画素１と２があった場合、移動度の大きい画素１の補正量ΔＶ１は移動度の小さい画素２の補正量ΔＶ２に対して小さくなる。つまり移動度が大きいほどΔＶが大きくＩｄｓの減少値は大きくなる。これにより移動度の異なる画素電流値は均一化され、移動度のばらつきを補正する事ができる。

以下図８を参照して、上述した移動度補正の数値解析を行う。図８に示すように、トランジスタＴｒ１及びＴｒ４がオンした状態で、ドライブトランジスタＴｒｄのソース電位を変数Ｖに取って解析を行う。ドライブトランジスタＴｒｄのソース電位（Ｓ）をＶとすると、ドライブトランジスタＴｒｄを流れるドレイン電流Ｉｄｓは以下の式３に示す通りである。

またドレイン電流Ｉｄｓと容量Ｃ（＝Ｃｓ＋Ｃｏｌｅｄ＋Ｃｓｕｂ）の関係により、以下の式４に示す様にＩｄｓ＝ｄＱ／ｄｔ＝ＣｄＶ／ｄｔが成り立つ。

式４に式３を代入して両辺積分する。ここで、ソース電圧Ｖ初期状態は−Ｖｔｈであり、移動度ばらつき補正時間（Ｔ６−Ｔ７）をｔとする。この微分方程式を解くと、移動度補正時間ｔに対する画素電流が以下の数式５のように与えられる。

図９は、式５をグラフ化した図であり、縦軸に出力電流Ｉｄｓを取り、横軸に映像信号Ｖｓｉｇを取ってある。パレメータとして移動度補正期間ｔ＝０ｕｓ、２．５ｕｓ及び５ｕｓの場合を設定している。さらに、移動度μもパラメータとして比較的大きい場合１．２μと比較的小さい場合０．８μをパラメータにとってある。ｔ＝０ｕｓとして実質的に移動度補正をかけない場合に比べ、ｔ＝２．５ｕｓでは移動度ばらつきに対する補正が十分にかかっていることがわかる。移動度補正なしではＩｄｓに４０％のばらつきがあったものが、移動度補正をかけると１０％以下に抑えられる。但しｔ＝５ｕｓとして補正期間を長くすると逆に移動度μの違いによる出力電流Ｉｄｓのばらつきが大きくなってしまう。この様に、適切な移動度補正を掛けるために、ｔは最適な値に設定する必要がある。図８に示したグラフの場合、最適値はｔ＝２．５ｕｓの近辺である。

図１０は、本発明にかかる表示装置の全体構成を示すブロック図である。本発明の表示装置は、図１に示した先行開発にかかる表示装置の問題点に対処したものであり、保持容量Ｃｓ及び補助容量Ｃｓｕｂの拡大化を図ったものである。理解を容易にするため、図１に示した先行開発にかかる表示装置と対応する部分には対応する参照番号を付してある。異なる点は、画素アレイ部１に共通配線ＣＬを形成したことである。この共通配線ＣＬは枝分かれしており、各信号線ＳＬと平行に形成されている。なお本発明と直接関係しないが、この共通配線はトランジスタＴｒを介して電源ラインＶｓｓに接続している。このトランジスタＴｒのゲートはパルスドライバ７ａによってオンオフ制御される。これらのトランジスタＴｒとパルスドライバ７ａは補正用スキャナ７の代わりに導入されたものである。画素アレイ部１から行状の補正用走査線ＡＺが除かれており、これに代えて共通配線ＣＬを利用することが出来るようになっている。

図１１は、図１０に示した本発明にかかる表示装置に組み込まれる画素の構成を示す回路図である。理解を容易にするため１個の画素回路２のみを代表して現してある。実際には信号線ＳＬに沿って複数の画素２が列状に配されている。図示するように画素２は、少なくともサンプリングトランジスタＴｒ１と、ドライブトランジスタＴｒｄと、スイッチングトランジスタＴｒ４と、保持容量Ｃｓと、発光素子ＥＬとを含む。サンプリングトランジスタＴｒ１はその制御端（ゲート）が走査線ＷＳに接続し、その一対の電流端（ソース及びドレイン）が信号線ＳＬとドライブトランジスタＴｒｄの制御端（ゲートＧ）との間に接続している。ドライブトランジスタＴｒｄは、一対の電流端（ソース及びドレイン）の一方（ドレイン）がスイッチングトランジスタＴｒ４を介して電源ラインＶｃｃに接続し、他方（ソースＳ）が発光素子ＥＬのアノードに接続している。発光素子ＥＬのカソードは接地ラインに接続している。スイッチングトランジスタＴｒ４のゲートは走査線ＤＳに接続している。

サンプリングトランジスタＴｒ１は、制御信号ＷＳに応じてオンし映像信号Ｖｓｉｇをサンプリングして保持容量Ｃｓに書き込む。ドライブトランジスタＴｒｄは、保持容量Ｃｓに書き込まれた映像信号Ｖｓｉｇに応じた駆動電流Ｉｄｓを発光素子ＥＬに供給する。

特徴事項として、前述したように画素アレイ部１は信号線ＳＬと平行に配した共通配線ＣＬを備えている。これに対応して画素回路２は、追加のスイッチングトランジスタＴｒ２と補助容量Ｃｓｕｂとを含んでいる。スイッチングトランジスタＴｒ２はその制御端が走査線ＷＳに接続し、一対の電流端（ソース及びドレイン）の一方がドライブトランジスタＴｒｄの他方の電流端（即ちソース）に接続し、他方が共通配線ＣＬに接続している。補助容量Ｃｓｕｂは、一方の端子が共通配線ＣＬに接続する一方、他方の端子が所定の電位に固定されている。本実施形態の場合、所定の電位は電源電位Ｖｃｃに設定されている。以上の説明から明らかなように、追加のスイッチングトランジスタＴｒ２はサンプリングトランジスタＴｒ１と同一の走査線ＷＳに接続されていることから、両トランジスタＴｒ１，Ｔｒ２はライトスキャナ４によって同時にオンオフ制御される。

特に本発明の要旨とは関係しないが、画素アレイ部１には一本の制御線ＡＺが配されている。また共通配線ＣＬはトランジスタＴｒ３を介して接地電位Ｖｓｓに接続している。このスイッチングトランジスタＴｒ３のゲートは制御線ＡＺに接続している。この制御線ＡＺはパルスドライバ７ａによって駆動される。

画素２は、サンプリングトランジスタＴｒ１がオンして映像信号Ｖｓｉｇを保持容量Ｃｓに書き込むとき、スイッチングトランジスタＴｒ２も同時にオンして共通配線ＣＬに接続した全ての補助容量Ｃｓｕｂを画素２の保持容量Ｃｓに接続し、以って保持容量Ｃｓに対する映像信号Ｖｓｉｇの書き込みゲインを高めている。図１１では１本の共通配線ＣＬに当該画素２の補助容量Ｃｓｕｂしか接続されていないが実際には１本の共通配線ＣＬには１列分の画素の補助容量Ｃｓｕｂが全て接続されている。したがって１列分の画素の補助容量Ｃｓｕｂを全て合体した容量分がトータルの補助容量として保持容量Ｃｓに接続される。保持容量Ｃｓに比べ補助容量Ｃｓｕｂが十分大きくなるため、入力書き込みゲインはほとんど１となり、映像信号Ｖｓｉｇがほとんどそのまま保持容量Ｃｓに書き込まれる。

画素２は、映像信号Ｖｓｉｇを保持容量Ｃｓに書き込む際、ドライブトランジスタＴｒｄに流れる駆動電流Ｉｄｓを所定の補正期間ｔだけ保持容量Ｃｓに負帰還し、以ってドライブトランジスタＴｒｄの移動度μに応じた補正を保持容量Ｃｓに書き込まれた映像信号Ｖｓｉｇにかける。その際スイッチングトランジスタＴｒ２は、共通配線ＣＬに接続した補助容量Ｃｓｕｂを全てドライブトランジスタＴｒｄの他方の電流端（ソースＳ）に接続し、以って補正期間ｔに余裕を持たせている。前述したように移動度補正期間ｔはＣ＝Ｃｓ＋Ｃｏｌｅｄ＋Ｃｓｕｂで決まる。本発明は個々の画素に形成されたＣｓｕｂを合体して使うことが出来るので、移動度補正期間ｔを長く出来る。この様に画素アレイ部１は、１本の共通配線ＣＬに接続した全ての補助容量Ｃｓｕｂを時分割的に１つの画素２に接続し、以って１つの画素２に形成する補助容量Ｃｓｕｂを小さくし、その分１つの画素２に形成する保持容量Ｃｓのサイズを大きくすることが出来る。

画素２は、保持容量ＣｓがドライブトランジスタＴｒｄの制御端（ゲートＧ）と出力電流端（ソースＳ）との間に接続している。画素２は映像信号Ｖｓｉｇのサンプリングに先立って、ドライブトランジスタＴｒｄがカットオフするまで電流を流し、カットオフしたとき現れるドライブトランジスタＴｒｄの制御端（ゲートＧ）と電流端（ソースＳ）との間の電圧Ｖｔｈを保持容量Ｃｓに書き込み、以ってドライブトランジスタＴｒｄの閾電圧Ｖｔｈに対する補正を行っている。加えてこの画素２は、映像信号Ｖｓｉｇのサンプリングが完了したとき、サンプリングトランジスタＴｒ１をオフしてドライブトランジスタＴｒｄの制御端（ゲートＧ）を信号線ＳＬから切り離し、以ってドライブトランジスタＴｒｄの出力電流端（ソースＳ）の電位変動に追従して制御端（ゲートＧ）の電位が変動するように制御している。このブートストラップ動作により、ドライブトランジスタＴｒｄは発光素子ＥＬの特性変動に関わらず、Ｖｇｓを一定に保つことが出来且つＶｇｓに応じた駆動電流を発光素子ＥＬに供給することが出来る。これにより発光素子ＥＬに特性変動があっても基本的に発光輝度に変化は現れない。特に本発明では前述したように個々の画素２に形成される補助容量Ｃｓｕｂのサイズを縮小した分、保持容量Ｃｓを大きくとることが出来る。この保持容量ＣｓはドライブトランジスタＴｒｄのゲートＧの寄生容量に比べて十分大きく取ることが出来るのでブートストラップゲインは１に近くなる。ブートストラップロスはほとんどないため、輝度のばらつきも少なくなる。

図１２は、図１１に示した画素アレイ部の１列分に含まれる３個の画素を並べて模式的に示した回路図である。図はｎ行目に属する画素２とｎ＋１行目に属する画素２とｎ＋２行目に属する画素２を列方向に沿って表してある。ｎ行目の画素２は、主要部２ｎとスイッチングトランジスタＴｒ２と補助容量Ｃｓｕｂで構成されている。主要部２ｎはサンプリングトランジスタＴｒ１とスイッチングトランジスタＴｒ４とドライブトランジスタＴｒｄと発光素子ＥＬを含んでいる。ｎ＋１行目の画素２も同様の構成を有しており、主要部２ｎ＋１とスイッチングトランジスタＴｒ２と補助容量Ｃｓｕｂとで構成されている。ｎ＋２行目の画素２も同様であり、主要部２ｎ＋２とスイッチングトランジスタＴｒ２と補助容量Ｃｓｕｂとで構成されている。各画素２に形成された補助容量Ｃｓｕｂは全て１本の共通配線ＣＬに接続している。この共通配線ＣＬはスイッチングトランジスタＴｒ３を介して接地ラインＶｓｓに接続している。

図示するように本発明にかかる表示装置は画素の微細化に対応するため、補助容量Ｃｓｕｂを列方向に接続し、スイッチングトランジスタＴｒ２を介して個々の画素２の主要部に接続している。各画素２は１水平周期（１Ｈ）以内にＶｔｈ補正動作、信号電圧書き込み動作、移動度補正動作を行っている。これら一連の動作の間各画素の補助容量Ｃｓｕｂが接続した共通配線ＣＬにつながるスイッチングトランジスタＴｒ２をオンしておく。これにより本発明の画素回路では、図２に示した先行開発例に比べてＮ倍の補助容量Ｃｓｕｂを各動作に用いることが出来る。ここでＮは１列分の画素の個数である。ここで先行開発にかかる画素の補助容量Ｃｓｕｂを得るためには、本発明の場合各画素当たりの補助容量Ｃｓｕｂのサイズは１／Ｎにすれば良く、各画素当たりの補助容量Ｃｓｕｂが占める面積を大幅に削減することが出来る。その分のレイアウト面積を保持容量Ｃｓに回すことが出来、十分な保持容量Ｃｓのサイズが確保できる。これによりブートストラップゲインを向上することが出来る。この結果高いユニフォーミティの画質を得ることが可能である。また個々の補助容量Ｃｓｕｂを縮小した分だけ、画素の微細化に対応できる。加えて個々のＣｓｕｂが接続している共通配線ＣＬの寄生容量も等価的には補助容量Ｃｓｕｂの一部を構成するため、これを考慮すると更なる画素の微細化あるいは保持容量Ｃｓの拡大化が可能である。また先行開発例よりもＣｓ，Ｃｏｌｅｄ，Ｃｓｕｂの合計容量Ｃを増加させることで、最適移動度補正時間ｔを長くすることが出来る。これにより移動度補正時間ｔにばらつきがなくなり、スジ状のムラの発生を抑えることが可能である。同時に補助容量Ｃｓｕｂを大きく取れるので、入力ゲインも上げることが出来その分入力映像信号のダイナミックレンジを下げることが可能である。

図１３は、図１２に示した画素回路の動作説明に供するタイミングチャートである。理解を容易にするため、図５に示した先行開発にかかる表示装置のタイミングチャートと対応する部分には対応する参照符号を用いてある。図１３のタイミングチャートは、特にｎ行目の画素に印加される制御信号ＷＳｎとＤＳｎを表してある。また共通配線ＣＬと接地ラインＶｓｓをつなぐ１個のトランジスタＴｒ３のゲートに印加する制御パルスＡＺも表してある。図示するようにこの制御パルスＡＺは１Ｈの周期で繰り返しパルスドライバ７ａから制御線ＡＺに出力されている。

当該フィールドが始まるタイミングＴ１で制御信号ＤＳがローレベルからハイレベルに切換る。これによりトランジスタＴｒ４がオフし、ドライブトランジスタＴｒｄは電源Ｖｃｃから切り離されるので、発光が停止し非発光期間に入る。タイミングＴ１になるとサンプリングトランジスタＴ１及びスイッチングトランジスタＴｒ４はオフ状態である。

続いてタイミングＴ２になると制御信号ＷＳｎがローレベルからハイレベルに切換り、サンプリングトランジスタＴｒ１とスイッチングトランジスタＴｒ２がオンする。このとき映像信号ＶｓｉｇはＶｓｓ０の電位であるので、これがオンしたサンプリングトランジスタＴｒ１を介してドライブトランジスタＴｒｄのゲートＧに書き込まれる。したがってゲート電位がＶｓｓ０となる。このタイミングＴ２では同時に制御パルスＡＺが供給されトランジスタＴｒ３がオンする。これにより共通配線ＣＬがＶｓｓに接続するので、この電位がオン状態にあるスイッチングトランジスタＴｒ２を介してドライブトランジスタＴｒｄのソースＳに書き込まれる。したがってソース電位はＶｓｓとなる。ここでＶｓｓ０−Ｖｓｓ＞Ｖｔｈを満たすようにＶｓｓ０及びＶｓｓが設定されている。Ｖｓｓ０−ＶｓｓはドライブトランジスタＴｒｄの入力電圧Ｖｇｓとなっている。ここではＶｇｓ＞Ｖｔｈとすることで、その後のＶｔｈ補正動作の準備を行っている。

続いてタイミングＴ３になると制御パルスＡＺが解除されて共通配線ＣＬがＶｓｓから切り離される。よってドライブトランジスタＴｒｄのソースＳはＶｓｓから切り離される。この時制御信号ＤＳｎがローレベルに切換るため、スイッチングトランジスタＴｒ４がオンする。これによりドライブトランジスタＴｒｄが電源Ｖｃｃに接続され、出力電流Ｉｄｓが流れる。これに伴い保持容量Ｃｓは充電されていき、その一端に接続されたドライブトランジスタＴｒｄのソースＳの電位が上昇していく。一方保持容量Ｃｓの他端の電位（ゲートＧの電位）はＶｓｓ０に固定されている。したがって保持容量Ｃｓの充電に伴いソースＳの電位が上昇していき、入力電圧Ｖｇｓが丁度Ｖｔｈに達したところでドライブトランジスタＴｒｄがカットオフする。ドライブトランジスタＴｒｄがカットオフすると、そのソースＳの電位はタイミングチャートに示したようにＶｓｓ０−Ｖｔｈとなる。

この後タイミングＴ４で制御信号ＤＳをハイレベルに戻し、スイッチングトランジスタＴｒ４をオフすることでＶｔｈ補正動作は終了する。この補正動作により保持容量Ｃｓに閾電圧Ｖｔｈ相当の電圧が書き込まれる。

この様にしてタイミングＴ３−Ｔ４でＶｔｈ補正を行った後、１水平走査期間（１Ｈ）の半分が経過し、タイミングＴ５で信号線の電位がＶｓｓ０からＶｓｉｇに変化する。これにより映像信号Ｖｓｉｇが保持容量Ｃｓに書き込まれる。発光素子ＥＬの等価容量Ｃｏｌｅｄと合体した補助容量Ｃｓｕｂの和に比べて保持容量Ｃｓは十分に小さい。この結果映像信号Ｖｓｉｇのほとんど大部分が保持容量Ｃｓに書き込まれる。したがってドライブトランジスタＴｒｄのゲートＧとソースＳ間の電圧Ｖｇｓは、先に検出保持されたＶｔｈと今回サンプリングされたＶｓｉｇを加えたレベル（Ｖｓｉｇ＋Ｖｔｈ）となる。かかる映像信号Ｖｓｉｇのサンプリングは制御信号ＷＳがローレベルに戻るタイミングＴ７まで行われる。即ちタイミングＴ５−Ｔ７がサンプリング期間に相当する。

移動度μの補正はタイミングＴ６〜Ｔ７で行われる。この移動度補正期間Ｔ６−Ｔ７では、ドライブトランジスタＴｒｄのゲートＧが映像信号Ｖｓｉｇのレベルに固定された状態で、スイッチングトランジスタＴｒ４がオンし、ドライブトランジスタＴｒｄにドレイン電流Ｉｄｓが流れる。ここでＶｓｓ０−Ｖｔｈ＜Ｖｔｈｅｌと設定しておくことで、発光素子ＥＬは逆バイアス状態に置かれるため、ダイオード特性ではなく単純な容量特性を示すようになる。よってドライブトランジスタＴｒｄに流れる電流Ｉｄｓは保持容量Ｃｓと発光素子ＥＬの等価容量Ｃｏｌｅｄと合体した補助容量Ｃｓｕｂとの和となり、トータル容量Ｃ＝Ｃｓ＋Ｃｏｌｅｄ＋Ｃｓｕｂに書き込まれていく。これによりドライブトランジスタＴｒｄのソース電位は上昇していく。図１３のタイミングチャートではこの上昇分をΔＶで表してある。この上昇分ΔＶは結局保持容量Ｃｓに保持されたゲート／ソース間電圧Ｖｇｓから差し引かれることになるので、負帰還をかけたことになる。この様にドライブトランジスタＴｒｄの出力電流Ｉｄｓを同じくドライブトランジスタＴｒｄの入力電圧Ｖｇｓに負帰還することで、移動度μを補正することが可能である。なお負帰還量ΔＶは移動度補正期間Ｔ６−Ｔ７の時間幅ｔを調整することで最適化可能である。

タイミングＴ７では制御信号ＷＳｎがローレベルとなりサンプリングトランジスタＴｒ１がオフする。この結果ドライブトランジスタＴｒｄのゲートＧは信号線ＳＬから切り離される。映像信号Ｖｓｉｇの印加が解除されるので、ブートストラップ動作が入りドライブトランジスタＴｒｄのゲート電位は上昇可能となり、ソース電位と共に上昇していく。このブートストラップ動作の間保持容量Ｃｓに保持されたゲート／ソース間電圧Ｖｇｓは（Ｖｓｉｇ−ΔＶ＋Ｖｔｈ）の値を維持する。ソース電位の上昇に伴い発光素子ＥＬの逆バイアス状態は解消されるので、出力電流Ｉｄｓの流入により発光素子ＥＬは実際に発光を開始する。

最後にタイミングＴ８に至ると制御信号ＤＳがハイレベルとなってスイッチングトランジスタＴｒ４がオフし、発光が終了すると共に当該フィールドが終わる。この後次のフィールドに移って再びＶｔｈ補正動作、移動度補正動作及び発光動作が繰り返されることになる。

本発明にかかる表示装置は、図１４に示すような薄膜デバイス構成を有する。本図は、絶縁性の基板に形成された画素の模式的な断面構造を表している。図示するように、画素は、複数の薄膜トランジタを含むトランジスター部（図では１個のＴＦＴを例示）、保持容量などの容量部及び有機ＥＬ素子などの発光部とを含む。基板の上にＴＦＴプロセスでトランジスター部や容量部が形成され、その上に有機ＥＬ素子などの発光部が積層されている。その上に接着剤を介して透明な対向基板を貼り付けてフラットパネルとしている。

本発明にかかる表示装置は、図１５に示すようにフラット型のモジュール形状のものを含む。例えば絶縁性の基板上に、有機ＥＬ素子、薄膜トランジスタ、薄膜容量等からなる画素をマトリックス状に集積形成した画素アレイ部を設ける、この画素アレイ部（画素マトリックス部）を囲むように接着剤を配し、ガラス等の対向基板を貼り付けて表示モジュールとする。この透明な対向基板には必要に応じて、カラーフィルタ、保護膜、遮光膜等を設けてももよい。表示モジュールには、外部から画素アレイ部への信号等を入出力するためのコネクタとして例えばＦＰＣ（フレキシブルプリントサーキット）を設けてもよい。

以上説明した本発明における表示装置は、フラットパネル形状を有し、様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピューター、携帯電話、ビデオカメラなど、電子機器に入力された、若しくは、電子機器内で生成した映像信号を画像若しくは映像として表示するあらゆる分野の電子機器のディスプレイに適用することが可能である。以下この様な表示装置が適用された電子機器の例を示す。

図１６は本発明が適用されたテレビであり、フロントパネル１２、フィルターガラス１３等から構成される映像表示画面１１を含み、本発明の表示装置をその映像表示画面１１に用いることにより作製される。

図１７は本発明が適用されたデジタルカメラであり、上が正面図で下が背面図である。このデジタルカメラは、撮像レンズ、フラッシュ用の発光部１５、表示部１６、コントロールスイッチ、メニュースイッチ、シャッター１９等を含み、本発明の表示装置をその表示部１６に用いることにより作製される。

図１８は本発明が適用されたノート型パーソナルコンピュータであり、本体２０には文字等を入力するとき操作されるキーボード２１を含み、本体カバーには画像を表示する表示部２２を含み、本発明の表示装置をその表示部２２に用いることにより作製される。

図１９は本発明が適用された携帯端末装置であり、左が開いた状態を表し、右が閉じた状態を表している。この携帯端末装置は、上側筐体２３、下側筐体２４、連結部（ここではヒンジ部）２５、ディスプレイ２６、サブディスプレイ２７、ピクチャーライト２８、カメラ２９等を含み、本発明の表示装置をそのディスプレイ２６やサブディスプレイ２７に用いることにより作製される。

図２０は本発明が適用されたビデオカメラであり、本体部３０、前方を向いた側面に被写体撮影用のレンズ３４、撮影時のスタート／ストップスイッチ３５、モニター３６等を含み、本発明の表示装置をそのモニター３６に用いることにより作製される。

先行開発にかかる表示装置の全体構成を示すブロック図である。図１に示した表装置に含まれる画素の構成を示す回路図である。図２に示した画素回路に含まれる保持容量と補助容量のレイアウトを示す平面図である。先行開発にかかる表示装置の動作説明に供する模式図である。同じく動作説明に供するタイミングチャートである。同じく動作説明に供する模式図である。同じく動作説明に供するグラフである。同じく動作説明に供する模式的な回路図である。同じく動作説明に供するグラフである。本発明にかかる表示装置の全体構成を示すブロック図である。図１０に示した本発明にかかる表示装置に含まれる画素の構成を示す回路図である。本発明にかかる表示装置の動作説明に供する回路図である。同じく動作説明に供するタイミングチャートである。本発明にかかる表示装置のデバイス構成を示す断面図である。本発明にかかる表示装置のモジュール構成を示す平面図である。本発明にかかる表示装置を備えたテレビジョンセットを示す斜視図である。本発明にかかる表示装置を備えたデジタルスチルカメラを示す斜視図である。本発明にかかる表示装置を備えたノート型パーソナルコンピューターを示す斜視図である。本発明にかかる表示装置を備えた携帯端末装置を示す模式図である。本発明にかかる表示装置を備えたビデオカメラを示す斜視図である。

符号の説明

１・・・画素アレイ部、２・・・画素回路、３・・・水平セレクタ、４・・・ライトスキャナ、５・・・ドライブスキャナ、７ａ・・・パルスドライバ、Ｔｒ１・・・サンプリングトランジスタ、Ｔｒ２・・・スイッチングトランジスタ、Ｔｒ４・・・スイッチングトランジスタ、Ｔｒｄ・・・ドライブトランジスタ、ＥＬ・・・発光素子、Ｃｓ・・・保持容量、Ｃｓｕｂ・・・補助容量

Claims

画素アレイ部とこれを駆動する駆動部とからなり、
前記画素アレイ部は、行状の走査線と、列状の信号線と、各走査線と各信号線とが交差する部分に配された行列状の画素とからなり、
前記駆動部は各走査線に制御信号を供給するとともに各信号線に映像信号を供給し、
各画素は、少なくともサンプリングトランジスタと、ドライブトランジスタと、保持容量と、発光素子とを含み、
前記サンプリングトランジスタはその制御端が該走査線に接続し、その一対の電流端が該信号線と該ドライブトランジスタの制御端との間に接続し、
前記ドライブトランジスタは、一対の電流端の一方が電源に接続し他方が該発光素子に接続し、
前記保持容量は該ドライブトランジスタの制御端に接続し、
前記サンプリングトランジスタは、該制御信号に応じてオンし該映像信号をサンプリングして該保持容量に書き込み、
前記ドライブトランジスタは、該保持容量に書き込まれた映像信号に応じた駆動電流を該発光素子に供給する表示装置であって、
前記画素アレイ部は、各信号線と並行に配した共通配線を有しており、
各画素は、スイッチングトランジスタと補助容量とを含んでおり、
前記スイッチングトランジスタは、その制御端が該走査線に接続し、一対の電流端の一方が該ドライブトランジスタの他方の電流端に接続し、他方が該共通配線に接続し、
前記補助容量は、一方の端子が該共通配線に接続し、他方の端子が所定の電位に固定されていることを特徴とする表示装置。
前記画素は、該サンプリングトランジスタがオンして映像信号を該保持容量に書き込む時、該スイッチングトランジスタも同時にオンして該共通配線に接続した全ての補助容量を前記画素の保持容量に接続し、以って該保持容量に対する映像信号の書き込みゲインを高めることを特徴とする請求項１記載の表示装置。
前記画素は、該映像信号を該保持容量に書き込む際、該ドライブトランジスタに流れる駆動電流を所定の補正期間該保持容量に負帰還し、以って該ドライブトランジスタの移動度に応じた補正を該保持容量に書き込まれた映像信号にかけ、
前記スイッチングトランジスタは、共通配線に接続した補助容量を全て該ドライブトランジスタの他方の電流端に接続し、以って該補正期間に余裕を持たせることを特徴とする請求項１記載の表示装置。
前記画素アレイ部は、共通配線に接続した全ての補助容量を時分割的に一つの画素に接続し、以って一つの画素に形成する補助容量を小さくし、その分一つの画素に形成する保持容量を大きくしたことを特徴とする請求項１記載の表示装置。
前記画素は、該保持容量が該ドライブトランジスタの制御端と電流端との間に接続しており、
該映像信号のサンプリングに先立って、該ドライブトランジスタがカットオフするまで電流を流し、カットオフした時現われるドライブトランジスタの制御端と電流端との間の電圧を該保持容量に書き込み、以って該ドライブトランジスタの閾電圧に対する補正を行うことを特徴とする請求項１記載の表示装置。
前記画素は、該保持容量が該ドライブトランジスタの制御端と電流端との間に接続しており、
該映像信号のサンプリングが完了した時、該サンプリングトランジスタをオフして該ドライブトランジスタの制御端を信号線から切り離し、以って該ドライブトランジスタの他方の電流端の電位変動に追従して制御端の電位が変動するようにしたことを特徴とする請求項１記載の表示装置。
請求項１に記載の表示装置を含む電子機器。