JP2008203478A - 表示装置とその駆動方法 - Google Patents

Abstract

【課題】閾値補正機能を有する有機ＥＬ表示装置において、分割閾値補正動作時に生じ得る破綻現象を防止する。
【解決手段】閾値補正動作を時分割で複数回繰り返す際に、その期間中において、発光制御トランジスタとサンプリングトランジスタの双方を連動して、閾値補正用の固定電位の期間には道通状態にする一方、映像信号が信号電位の期間には非道通状態にする。複数回に亘る閾値補正期間における各回の閾値補正期間の合間にブートストラップ動作がなされることで閾値補正が破綻してしまうような事態を回避することができる。
【選択図】図６

Description

本発明は、電気光学素子（表示素子や発光素子とも称される）を具備する画素回路（画素とも称される）が行列状に配列された画素アレイ部を有する表示装置と、その駆動方法に関する。より詳細には、駆動信号の大小によって輝度が変化する電気光学素子を表示素子として有する画素回路が行列状に配置されてなり、画素回路ごとに能動素子を有して当該能動素子によって画素単位で表示駆動が行なわれるアクティブマトリクス型の表示装置と、その駆動方法に関する。

画素の表示素子として、印加される電圧や流れる電流によって輝度が変化する電気光学素子を用いた表示装置がある。たとえば、印加される電圧によって輝度が変化する電気光学素子としては液晶表示素子が代表例であり、流れる電流によって輝度が変化する電気光学素子としては、有機エレクトロルミネッセンス（Organic Electro Luminescence, 有機ＥＬ, Organic Light Emitting Diode, OLED；以下、有機ＥＬと記す） 素子が代表例である。後者の有機ＥＬ素子を用いた有機ＥＬ表示装置は、画素の表示素子として、自発光素子である電気光学素子を用いたいわゆる自発光型の表示装置である。

有機ＥＬ素子は有機薄膜に電界をかけると発光する現象を利用した電気光学素子である。有機ＥＬ素子は比較的低い印加電圧（たとえば１０Ｖ以下）で駆動できるため低消費電力である。また有機ＥＬ素子は自ら光を発する自発光素子であるため、液晶表示装置では必要とされるバックライトなどの補助照明部材を必要とせず、軽量化および薄型化が容易である。さらに、有機ＥＬ素子の応答速度は非常に高速である（たとえば数μｓ程度）ので、動画表示時の残像が発生しない。これらの利点があることから、電気光学素子として有機ＥＬ素子を用いた平面自発光型の表示装置の開発が近年盛んになっている。

ところで、液晶表示素子を用いた液晶表示装置や有機ＥＬ素子を用いた有機ＥＬ表示装置を始めとする電気光学素子を用いた表示装置においては、その駆動方式として、単純（パッシブ）マトリクス方式とアクティブマトリクス方式とを採ることができる。ただし、単純マトリクス方式の表示装置は、構造が単純であるもの、大型でかつ高精細の表示装置の実現が難しいなどの問題がある。

このため、近年、画素内部の発光素子に供給する画素信号を、同様に画素内部に設けた能動素子、たとえば絶縁ゲート型電界効果トランジスタ（一般には、薄膜トランジスタ(Thin Film Transistor ;ＴＦＴ)をスイッチングトランジスタとして使用して制御するアクティブマトリクス方式の開発が盛んに行なわれている。

ここで、画素回路内の電気光学素子を発光させる際には、映像信号線を介して供給される入力画像信号をスイッチングトランジスタで駆動トランジスタのゲート端（制御入力端子）に設けられた保持容量（画素容量とも称する）に取り込み、取り込んだ入力画像信号に応じた駆動信号を電気光学素子に供給する。

電気光学素子として液晶表示素子を用いる液晶表示装置では、液晶表示素子が電圧駆動型の素子であることから、保持容量に取り込んだ入力画像信号に応じた電圧信号そのもので液晶表示素子を駆動する。これに対して、電気光学素子として有機ＥＬ素子を用いる有機ＥＬ表示装置では、有機ＥＬ素子は電流駆動型の素子であることから、保持容量に取り込んだ入力画像信号に応じた駆動信号（電圧信号）を駆動トランジスタで電流信号に変換して、その駆動電流を有機ＥＬ素子に供給する。

有機ＥＬ素子を代表例とする電流駆動型の電気光学素子では、駆動電流値が異なると発光輝度も異なる。よって、安定した輝度で発光させるためには、安定した駆動電流を電気光学素子に供給することが肝要となる。たとえば、有機ＥＬ素子に駆動電流を供給する駆動方式としては、定電流駆動方式と定電圧駆動方式とに大別できる（周知の技術であるので、ここでは公知文献の提示はしない）。

有機ＥＬ素子の電圧−電流特性は傾きの大きい特性を有するので、定電圧駆動を行なうと、僅かな電圧のばらつきや素子特性のばらつきが大きな電流のばらつきを生じ大きな輝度ばらつきをもたらす。よって、一般的には、駆動トランジスタを飽和領域で使用する定電流駆動が用いられる。もちろん、定電流駆動でも、電流変動があれば輝度ばらつきを招くが、小さな電流ばらつきであれば小さな輝度ばらつきしか生じない。

逆に言えば、定電流駆動方式であっても、電気光学素子の発光輝度が不変であるためには、入力画像信号に応じて保持容量に書き込まれ保持される駆動信号が一定であることが重要となる。たとえば、有機ＥＬ素子の発光輝度が不変であるためには、入力画像信号に応じた駆動電流が一定であることが重要となる。

ところが、プロセス変動により電気光学素子を駆動する能動素子（駆動トランジスタ）の閾値電圧や移動度がばらついてしまう。また、有機ＥＬ素子などの電気光学素子の特性が経時的に変動する。このような駆動用の能動素子の特性ばらつきや電気光学素子の特性変動があると、定電流駆動方式であっても、発光輝度に影響を与えてしまう。

このため、表示装置の画面全体に亘って発光輝度を均一に制御するため、各画素回路内で上述した駆動用の能動素子や電気光学素子の特性変動に起因する輝度変動を補正するための仕組みが種々検討されている。

特開２００６−２１５２１３号公報

たとえば、特許文献１に記載の仕組みでは、有機ＥＬ素子用の画素回路として、駆動トランジスタの閾値電圧にばらつきや経時変化があった場合でも駆動電流を一定にするための閾値補正機能や、駆動トランジスタの移動度にばらつきや経時変化があった場合でも駆動電流を一定にするための移動度補正機能や、有機ＥＬ素子の電流−電圧特性に経時変化があった場合でも駆動電流を一定にするためのブートストラップ機能が提案されている。

しかしながら、特許文献１に記載の仕組みでは、補正用の電位を供給する配線と、補正用のスイッチングトランジスタと、それを駆動するスイッチング用のパルスが必要であり、駆動トランジスタおよびサンプリングトランジスタを含めると５つのトランジスタを使用する５ＴＲ駆動の構成を採っており、画素回路の構成が複雑である。画素回路の構成要素が多いことから、表示装置の高精細化の妨げとなる。その結果、５ＴＲ駆動の構成では、携帯機器（モバイル機器）などの小型の電子機器で用いられる表示装置への適用が困難になる。

このため、画素回路の簡素化を図りつつ、素子の特性ばらつきによる輝度変化を抑制する方式の開発要求がある。この際には、その簡素化に伴って、５ＴＲ駆動の構成では生じていない問題が新たに発生することがないようにすることも考慮されるべきである。

本発明は、上記事情に鑑みてなされたもので、画素回路の簡素化により表示装置の高精細化を可能にする表示装置およびその駆動方法を提供することを一般的な目的とする。

また、特に好ましくは、画素回路の簡素化を図りつつ、画素回路を駆動する動作が画質に与える影響を緩和する（特に輝度ムラを抑制する）ことのできる仕組みを提供することを目的とする。

また、画素回路の簡素化に当たっては、好ましくは、駆動トランジスタや発光素子の特性ばらつきによる輝度変化を抑制することの可能な仕組みを提供することを目的とする。

本発明に係る表示装置の一実施形態は、映像信号に基づいて画素回路内の電気光学素子を発光させる表示装置であって、先ず、画素アレイ部に行列状に配される画素回路内に、少なくとも、駆動電流を生成する駆動トランジスタ、駆動トランジスタの出力端に接続された電気光学素子、映像信号の信号電位に応じた情報（駆動電位）を保持する保持容量、保持容量に映像信号における信号電位に応じた情報を書き込むサンプリングトランジスタを備える。この画素回路においては、保持容量に保持された情報に基づく駆動電流を駆動トランジスタで生成して電気光学素子に流すことで電気光学素子を発光させる。

サンプリングトランジスタで保持容量に信号電位に応じた情報を駆動電位として書き込むので、サンプリングトランジスタは、その入力端（ソース端もしくはドレイン端の一方）に信号電位を取り込み、その出力端（ソース端もしくはドレイン端の他方）に接続された保持容量に信号電位に応じた情報を書き込む。もちろん、サンプリングトランジスタの出力端は、駆動トランジスタの制御入力端にも接続されている。

なお、ここで示した画素回路の接続構成は、最も基本的な構成を示したもので、画素回路は、少なくとも前述の各構成要素を含むものであればよく、これらの構成要素以外（つまり他の構成要素）が含まれていてもよい。また、「接続」は、直接に接続されている場合に限らず、他の構成要素を介在して接続されている場合でもよい。

このような変形態様の画素回路であっても、本項（課題を解決するための手段）で説明する構成や作用を実現し得るものである限り、それらの変形態様も、本発明に係る表示装置の一実施形態を実現する画素回路である。

たとえば、接続間には、必要に応じてさらに、スイッチング用のトランジスタや、ある機能を持った機能部などを介在させるなどの変更が加えられることがある。典型的には、表示期間（換言すれば非発光時間）を動的に制御するためにスイッチング用のトランジスタ（発光制御トランジスタ）を、駆動トランジスタの出力端と電気光学素子との間に、もしくは駆動トランジスタの電源供給端（ドレイン端が典型例）と電源供給用の配線である電源線との間に配することがある。このうち、本発明に係る表示装置の一実施形態では、少なくとも、駆動トランジスタの電源供給端（ドレイン端が典型例）と電源供給用の配線である電源線との間に発光制御トランジスタが配された構成を基本的な特徴とする。

また、画素回路を駆動するための周辺部には、たとえば、サンプリングトランジスタを水平周期で順次制御することで画素回路を線順次走査して、１行分の各保持容量に映像信号の信号電位に応じた情報を書き込む書込走査部、および書込走査部での線順次走査に合わせて１行分の各駆動トランジスタの電源供給端に印加される電源供給を制御するための走査駆動パルスを出力する駆動走査部を具備する制御部を設ける。また、制御部には、書込走査部での線順次走査に合わせて各水平周期内で基準電位と信号電位で切り替わる映像信号がサンプリングトランジスタに供給されるように制御する水平駆動部を設ける。

制御部は、さらに少なくとも、駆動電流を流すために使用される第１電位に対応する電圧（いわゆる電源電圧）が発光制御トランジスタを介して駆動トランジスタの電源供給端に供給されている時間帯で、閾値補正動作用の固定電位が駆動トランジスタの制御入力端に供給されるように制御して、駆動トランジスタの閾値電圧に対応する電圧を保持容量に保持するための閾値補正動作を行なうように制御する。必要に応じて、その制御のための補正走査部を設ける。好ましくは、水平走査期間の一部で映像信号に閾値補正動作用の固定電位を出力するようにするのがよい。こうすることで、固定電位を与えるためのスイッチトランジスタとしてサンプリングトランジスタを機能させることができる。

制御部は、さらに好ましくは、駆動トランジスタの移動度に対する補正分を保持容量に書き込まれる情報に加えるための移動度補正動作を行なうように制御する。必要に応じて、その制御のための補正走査部を設ける。

移動度補正動作用の補正走査部と閾値補正動作用の補正走査部とは、兼用されたものとするのが好ましい。それに合わせて、画素回路も移動度補正動作用や閾値補正動作用の補正走査部からのパルスを受けて動作する補正用スイッチトランジスタとして発光制御トランジスタを機能させる。

この閾値補正動作は、必要に応じて、信号電位の保持容量への書込みに先行する複数の水平周期で繰り返し実行するとよい。ここで「必要に応じて」とは、１水平周期内の閾値補正期間では駆動トランジスタの閾値電圧に相当する電圧を十分に保持容量へ保持させることができない場合を意味する。閾値補正動作の複数回の実行により、確実に駆動トランジスタの閾値電圧に相当する電圧を保持容量に保持させるのである。

また、さらに好ましくは、制御部は、閾値補正動作に先立って、駆動トランジスタの制御入力端と出力端の電位を、両端の電位差が閾値電圧以上になるように初期化する閾値補正用の準備動作を実行するように制御する。より詳しくは、制御入力端と出力端との間に保持容量を接続しておくことで、保持容量の両端の電位差が閾値電圧以上になるように設定するのである。この準備動作のために画素回路にはスイッチトランジスタを設けるのがよい。

さらに好ましくは、制御部は、閾値補正動作の後、サンプリングトランジスタに信号電位が供給されている時間帯でサンプリングトランジスタを導通させることで、保持容量に信号電位の情報を書き込みつつ、駆動トランジスタの移動度に対する補正分を保持容量に書き込まれる信号に加えるように制御する。

さらに好ましくは、制御部は、保持容量に信号電位に対応する情報が書き込まれた時点でサンプリングトランジスタを非導通状態にして駆動トランジスタの制御入力端への映像信号の供給を停止させ、駆動トランジスタの出力端の電位変動に制御入力端の電位が連動するブートストラップ動作を行なうように制御する。

制御部は、好ましくはブートストラップ動作を、サンプリング動作の終了後の特に発光開始の初期でも実行するようにする。すなわち、信号電位がサンプリングトランジスタに供給されている状態でサンプリングトランジスタを導通状態にした後にサンプリングトランジスタを非導通状態にすることで、駆動トランジスタの制御入力端と出力端の電位差が一定に維持されるようにする。

また、制御部は、好ましくはブートストラップ動作を、発光期間において電気光学素子の経時変動補正動作を実現するように制御する。このため、制御部は、保持容量に保持された情報に基づく駆動電流が電気光学素子に流れている期間は継続的にサンプリングトランジスタを非導通状態にしておくことで、制御入力端と出力端の電圧を一定に維持可能にして電気光学素子の経時変動補正動作を実現するとよい。

ここで、本発明に係る表示装置の一実施形態における特徴的な事項として、制御部は、閾値補正動作用の固定電位が駆動トランジスタの制御入力端に供給されるように制御するとともに、閾値補正動作を時分割で複数回繰り返すことで保持容量の両端電圧を駆動トランジスタの閾値電圧にする際に、複数回に亘る閾値補正動作の期間中は、固定電位の供給期間に、発光制御トランジスタとサンプリングトランジスタを連動して導通状態に切り替えて各回の閾値補正動作をするように制御する。複数回に亘る閾値補正動作の期間中において、映像信号が信号電位の期間には、発光制御トランジスタとサンプリングトランジスタの双方を非道通状態にするのである。「連動して」とは、発光制御トランジスタとサンプリングトランジスタの両者が同時オンしあるいはオフすることに限らず、オンやオフが多少相前後する場合であってもよい。

本発明の一実施形態によれば、閾値補正動作を時分割で複数回繰り返す際に、その期間中において、発光制御トランジスタとサンプリングトランジスタの双方を連動して、閾値補正用の固定電位の期間には道通状態にする一方、映像信号が信号電位の期間には非道通状態にするので、複数回に亘る閾値補正期間における各回の閾値補正期間の合間にブートストラップ動作がなされることで閾値補正が破綻してしまうような事態を回避することができる。

また、有機ＥＬ素子などの電流駆動型の電気光学素子を画素回路に用いたアクティブマトリクス型の表示装置において、各画素回路が少なくとも駆動トランジスタの閾値補正機能を備えるようにすれば、閾値電圧のばらつきの影響を受けることがなく、良好な画質の表示装置を実現できる。望ましくは、駆動トランジスタの移動度補正機能を備えるようにすれば、さらに高品位の画質を得ることができる。

閾値補正機能により駆動トランジスタの閾値変動を補正することで、あるいは移動度補正機能により駆動トランジスタの移動度変動を補正することで、これらの変動やばらつきの影響を受けることなく発光輝度を一定に保つことができるからである。

ここで、閾値補正機能およびそれに先立つ閾値補正準備機能（初期化機能）を実現するに当たって、発光制御トランジスタに対するオン／オフ制御を併用するようにすれば、これらの機能を実現するためのスイッチトランジスタとして発光制御トランジスタ１２２を機能させることができ効果的である。加えて、水平走査期間の一部で映像信号に閾値補正動作用の固定電位を出力するようにすると、固定電位を与えるためのスイッチトランジスタとしてサンプリングトランジスタを機能させることができ効果的である。

結果として、２ＴＲ駆動の構成をベースとして、先ず、駆動トランジスタの電源供給端側に発光制御トランジスタを設けつつ、映像信号用の信号線から供給される固定電位を利用して閾値補正を行なうことができるので、画素回路の構成素子数と配線本数が大幅に削減でき、画素アレイ部を縮小することができ、表示装置の高精細化を達成し易くなる。画素回路の簡素化を図りつつ、素子の特性変動による輝度変化の補正機能を実現できる。素子数や配線数が少ないため高精細化に適しており、高精細の表示が求められる小型の表示装置を容易に実現できる。

以下、図面を参照して本発明の実施形態について詳細に説明する。

＜表示装置の全体概要＞
図１は、本発明に係る表示装置の一実施形態であるアクティブマトリクス型表示装置の構成の概略を示すブロック図である。本実施形態では、たとえば画素の表示素子として有機ＥＬ素子を、能動素子としてポリシリコン薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）をそれぞれ用い、薄膜トランジスタを形成した半導体基板上に有機ＥＬ素子を形成してなるアクティブマトリクス型有機ＥＬディスプレイ（以下「有機ＥＬ表示装置」と称する）に適用した場合を例に採って説明する。

なお、以下においては、画素の表示素子として有機ＥＬ素子を例に具体的に説明するが、これは一例であって、対象となる表示素子は有機ＥＬ素子に限らない。一般的に電流駆動で発光する発光素子の全てに、後述する全ての実施形態が同様に適用できる。

図１に示すように、有機ＥＬ表示装置１は、複数の表示素子としての有機ＥＬ素子（図示せず）を持った画素回路（画素とも称される）１１０が表示アスペクト比である縦横比がＸ：Ｙ（たとえば９：１６）の有効映像領域を構成するように配置された表示パネル部１００と、この表示パネル部１００を駆動制御する種々のパルス信号を発するパネル制御部の一例である駆動信号生成部２００と、映像信号処理部３００を備えている。駆動信号生成部２００と映像信号処理部３００とは、１チップのＩＣ（Integrated Circuit；半導体集積回路）に内蔵されている。

なお、製品形態としては、図示のように、表示パネル部１００、駆動信号生成部２００、および映像信号処理部３００の全てを備えたモジュール（複合部品）形態の有機ＥＬ表示装置１として提供されることに限らず、たとえば、表示パネル部１００のみで有機ＥＬ表示装置１として提供することも可能である。また、このような有機ＥＬ表示装置１は、半導体メモリやミニディスク（ＭＤ）やカセットテープなどの記録媒体を利用した携帯型の音楽プレイヤーやその他の電子機器の表示部に利用される。

表示パネル部１００は、基板１０１の上に、画素回路Ｐがｎ行×ｍ列のマトリクス状に配列された画素アレイ部１０２と、画素回路Ｐを垂直方向に走査する垂直駆動部１０３と、画素回路Ｐを水平方向に走査する水平駆動部（水平セレクタあるいはデータ線駆動部とも称される）１０６と、外部接続用の端子部（パッド部）１０８などが集積形成されている。すなわち、垂直駆動部１０３や水平駆動部１０６などの周辺駆動回路が、画素アレイ部１０２と同一の基板１０１上に形成された構成となっている。

垂直駆動部１０３としては、たとえば、書込走査部（ライトスキャナＷＳ；Write Scan）１０４や駆動走査部（ドライブスキャナＤＳ；Drive Scan）１０５（図では両者を一体的に示している）と、閾値＆移動度補正走査部１１５を有する。

画素アレイ部１０２は、一例として、図示する左右方向の一方側または両側から書込走査部１０４、駆動走査部１０５、閾値＆移動度補正走査部１１５で駆動され、かつ図示する上下方向の一方側または両側から水平駆動部１０６で駆動されるようになっている。

端子部１０８には、有機ＥＬ表示装置１の外部に配された駆動信号生成部２００から、種々のパルス信号が供給されるようになっている。また同様に、映像信号処理部３００から映像信号Ｖsig が供給されるようになっている。

一例としては、垂直駆動用のパルス信号として、垂直方向の書込み開始パルスの一例であるシフトスタートパルスSPDS，SPWSや垂直走査クロックCKDS，CKWSなど必要なパルス信号が供給される。また、閾値や移動度を補正するためのパルス信号として、垂直方向の閾値検知開始パルスの一例であるシフトスタートパルスSPAZや垂直走査クロックCKAZなど必要なパルス信号が供給される。また、水平駆動用のパルス信号として、水平方向の書込み開始パルスの一例である水平スタートパルスSPH や水平走査クロックCKH など必要なパルス信号が供給される。

端子部１０８の各端子は、配線１０９を介して、垂直駆動部１０３や水平駆動部１０６に接続されるようになっている。たとえば、端子部１０８に供給された各パルスは、必要に応じて図示を割愛したレベルシフタ部で電圧レベルを内部的に調整した後、バッファを介して垂直駆動部１０３の各部や水平駆動部１０６に供給される。

画素アレイ部１０２は、図示を割愛するが（詳細は後述する）、表示素子としての有機ＥＬ素子に対して画素トランジスタが設けられた画素回路Ｐが行列状に２次元配置され、この画素配列に対して行ごとに走査線が配線されるとともに、列ごとに信号線が配線された構成となっている。

たとえば、画素アレイ部１０２には、走査線（ゲート線）１０４WS，１０５DSや閾値＆移動度補正走査線１１５AZと信号線（データ線）１０６HSが形成されている。両者の交差部分には図示を割愛した有機ＥＬ素子とこれを駆動する薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）が形成される。有機ＥＬ素子と薄膜トランジスタの組み合わせで画素回路Ｐを構成する。

具体的には、マトリクス状に配列された各画素回路Ｐに対しては、書込走査部１０４によって書込駆動パルスWSで駆動されるｎ行分の書込走査線１０４WS_1〜１０４WS_nおよび駆動走査部１０５によって走査駆動パルスDSで駆動されるｎ行分の駆動走査線１０５DS_1〜１０５DS_n、また閾値＆移動度補正走査部１１５によって閾値＆移動度補正パルスAZで駆動されるｎ行分の閾値＆移動度補正走査線１１５AZ_1〜１１５AZ_nが画素行ごとに配線される。

書込走査部１０４および駆動走査部１０５は、駆動信号生成部２００から供給される垂直駆動系のパルス信号に基づいて、各走査線１０５DS，１０４WSを介して各画素回路Ｐを順次選択する。水平駆動部１０６は、駆動信号生成部２００から供給される水平駆動系のパルス信号に基づいて、選択された画素回路Ｐに対し信号線１０６HSを介して画像信号を書き込む。

垂直駆動部１０３の各部は線順次で画素アレイ部１０２を走査するとともに、これに同期して水平駆動部１０６が、画像信号の１水平ライン分を同時に、画素アレイ部１０２に書き込む線順次駆動を行なう。線順次駆動に対応する場合、水平駆動部１０６は、全列の信号線１０６HS上に設けられた図示を割愛したスイッチを一斉にオンさせるドライバ回路を備えて構成され、映像信号処理部３００から入力される画素信号を、垂直駆動部１０３によって選択された行の１ライン分の全ての画素回路Ｐに同時に書き込むべく、全列の信号線１０６HS上に設けられた図示を割愛したスイッチを一斉にオンさせる。

垂直駆動部１０３の各部は、論理ゲートの組合せ（ラッチも含む）によって構成され、画素アレイ部１０２の各画素回路Ｐを行単位で選択する。なお、図１では、画素アレイ部１０２の一方側にのみ垂直駆動部１０３を配置する構成を示しているが、画素アレイ部１０２を挟んで左右両側に垂直駆動部１０３を配置する構成を採ることも可能である。同様に、図１では、画素アレイ部１０２の一方側にのみ水平駆動部１０６を配置する構成を示しているが、画素アレイ部１０２を挟んで上下両側に水平駆動部１０６を配置する構成を採ることも可能である。

＜画素回路＞
図２は、図１に示した有機ＥＬ表示装置１を構成する本実施形態の画素回路Ｐの一例を示す図である。なお、表示パネル部１００の基板１０１上において画素回路Ｐの周辺部に設けられた垂直駆動部１０３と水平駆動部１０６も合わせて示している。図３は有機ＥＬ素子や駆動トランジスタの動作点を説明する図である。図３Ａは、有機ＥＬ素子や駆動トランジスタの特性ばらつきが駆動電流Ｉdsに与える影響を説明する図である。

本実施形態の画素回路Ｐは、基本的にｎチャネル型の薄膜電界効果トランジスタでドライブトランジスタが構成されている点に特徴を有する。また、有機ＥＬ素子の経時劣化による当該有機ＥＬ素子への駆動電流Ｉdsの変動を抑制するための回路、すなわち電気光学素子の一例である有機ＥＬ素子の電流−電圧特性の変化を補正して駆動電流Ｉdsを一定に維持する閾値補正機能や移動度補正機能を実現する駆動信号一定化回路（その１）を備えた点に特徴を有する。加えて、有機ＥＬ素子の電流−電圧特性に経時変化があった場合でも駆動電流を一定にするブートストラップ機能を実現する駆動信号一定化回路（その２）を備えた点に特徴を有する。

全てのスイッチトランジスタをｐチャネル型のトランジスタではなく、ｎチャネル型のトランジスタで駆動トランジスタを構成することができれば、トランジスタ作成において従来のアモルファスシリコン（ａ−Ｓｉ）プロセスを用いることが可能になる。これにより、トランジスタ基板の低コスト化が可能となり、このような構成の画素回路Ｐの開発が期待される。

駆動トランジスタを始めとする各トランジスタとしてはＭＯＳトランジスタを使用する。この場合、駆動トランジスタについては、ゲート端を制御入力端として取り扱い、ソース端およびドレイン端の何れか一方（ここではソース端とする）を出力端として取り扱い、他方を電源供給端（ここではドレイン端とする）として取り扱う。

本実施形態の画素回路Ｐは、保持容量（画素容量とも称される）１２０、ｎチャネル型の駆動トランジスタ１２１、アクティブＨの駆動パルス（走査駆動パルスDS）が制御入力端であるゲート端Ｇに供給されるｎチャネル型の発光制御トランジスタ１２２、アクティブＨの駆動パルス（書込駆動パルスWS）が制御入力端であるゲート端Ｇ供給されるｎチャネル型のサンプリングトランジスタ１２５、電流が流れることで発光する電気光学素子（発光素子）の一例である有機ＥＬ素子１２７を有する。

サンプリングトランジスタ１２５は、駆動トランジスタ１２１のゲート端Ｇ（制御入力端子）側に設けられたスイッチングトランジスタであり、また、発光制御トランジスタ１２２もスイッチングトランジスタである。

一般に、有機ＥＬ素子１２７は整流性があるためダイオードの記号で表わしている。なお、有機ＥＬ素子１２７には、寄生容量（等価容量）Ｃelが存在する。図では、この寄生容量Ｃelを有機ＥＬ素子１２７と並列に示す。

ここで、本実施形態の画素回路Ｐは、駆動トランジスタ１２１のドレイン端Ｄ側に発光制御トランジスタ１２２を配し、かつ保持容量１２０を駆動トランジスタ１２１のゲート・ソース間に接続することでブートストラップ回路が形成されるように、さらに閾値＆移動度補正回路を構成するスイッチトランジスタを備える点に特徴を有する。

有機ＥＬ素子１２７は電流発光素子のため、有機ＥＬ素子１２７に流れる電流量をコントロールすることで発色の階調を得る。このため、駆動トランジスタ１２１のゲート端Ｇへの印加電圧を変化させることで、有機ＥＬ素子１２７に流れる電流値をコントロールする。この際、ブートストラップ回路や閾値＆移動度補正回路を備えることで、有機ＥＬ素子１２７の経時時変化や駆動トランジスタ１２１の特性ばらつきの影響を受けないようにしている。このため、画素回路Ｐを駆動する垂直駆動部１０３には、書込走査部１０４および駆動走査部１０５に加えて、閾値＆移動度補正走査部１１５を備える。

図では、１つの画素回路Ｐのみを示しているが、図１でも説明したように、同様の構成の画素回路Ｐがマトリクス状に配列される。そして、マトリクス状に配列された各画素回路Ｐに対しては、書込走査部１０４によって書込駆動パルスWSで駆動されるｎ行分の書込走査線１０４WS_1〜１０４WS_nおよび駆動走査部１０５によって走査駆動パルスDSで駆動されるｎ行分の駆動走査線１０５DS_1〜１０５DS_nの他に、閾値＆移動度補正走査部１１５によって閾値＆移動度補正パルスAZで駆動されるｎ行分の閾値＆移動度補正走査線１１５AZ_1〜１１５AZ_nが画素行ごとに配線される。

ブートストラップ回路は、有機ＥＬ素子１２７と並列に接続されたアクティブＨの閾値＆移動度補正パルスAZが供給されるｎチャネル型の検知トランジスタ１２４を備え、この検知トランジスタ１２４と駆動トランジスタ１２１のゲート・ソース間に接続された保持容量１２０とで構成される。保持容量１２０は、ブートストラップ容量としても機能するようになっている。

閾値＆移動度補正回路は、駆動トランジスタ１２１のゲート端Ｇと第２電源電位Ｖc2との間にアクティブＨの閾値＆移動度補正パルスAZが供給されるｎチャネル型の検知トランジスタ１２４を備え、検知トランジスタ１２４と、駆動トランジスタ１２１と、発光制御トランジスタ１２２と、駆動トランジスタ１２１のゲート・ソース間に接続された保持容量１２０で構成される。保持容量１２０は、検知した閾値電圧Ｖthを保持する閾値電圧保持容量としても機能するようになっている。

駆動トランジスタ１２１は、先ず、ドレイン端Ｄが発光制御トランジスタ１２２のソース端Ｓに接続されている。発光制御トランジスタ１２２のドレイン端Ｄは第１電源電位Ｖc1に接続されている。そのゲート端Ｇには、駆動走査部１０５から駆動走査線１０５DSを介してアクティブＨの走査駆動パルスDSが供給される。

ここで、本実施形態においては、低消費電力を考慮して、発光制御トランジスタ１２２に関して、ゲート・ソース間電圧をＶgs_122、閾値電圧をＶth_122、ドレイン・ソース間電圧をＶds_122としたとき、少なくとも有機ＥＬ素子１２７の発光期間においては線形領域（Ｖgs_122−Ｖth_122＞Ｖds_122）で動作させる。このため、駆動走査部１０５は、少なくとも、有機ＥＬ素子１２７の発光期間では、発光制御トランジスタ１２２のオン時に飽和しない程度に、走査駆動パルスDSの振幅（ＬレベルとＨレベルの差）を小さめに設定する。

また、駆動トランジスタ１２１は、ソース端Ｓが直接に有機ＥＬ素子１２７のアノード端Ａに接続される。その接続点をノードＮＤ１２１とする。有機ＥＬ素子１２７のカソード端Ｋは基準電位を供給する全画素共通の接地配線Ｖcath（GND ）に接続されてカソード電位Ｖcathが供給されるようになっている。

サンプリングトランジスタ１２５は、ゲート端Ｇが書込走査部１０４からの書込走査線１０４WSに接続され、ドレイン端Ｄが映像信号線１０６HSに接続され、ソース端Ｓが駆動トランジスタ１２１のゲート端Ｇに接続されている。その接続点をノードＮＤ１２２とする。サンプリングトランジスタ１２５のゲート端Ｇには、書込走査部１０４からアクティブＨの書込駆動パルスWSが供給される。サンプリングトランジスタ１２５は、ソース端Ｓとドレイン端Ｄとを逆転させた接続態様とすることもできる。保持容量１２０は、一方の端子が駆動トランジスタ１２１のソース端Ｓに接続され、他方の端子が同じく駆動トランジスタ１２１のゲート端Ｇに接続されている。

検知トランジスタ１２４は、スイッチングトランジスタであり、ドレイン端Ｄが駆動トランジスタ１２１のソース端Ｓと有機ＥＬ素子１２７のアノード端Ａとの接続点であるノードＮＤ１２１に接続され、ソース端Ｓは、基準電位の一例である基準電位Ｖini （接地電位Ｖs1とも称する）に接続され、制御入力端であるゲート端Ｇは閾値＆移動度補正走査線１１５AZに接続されている。駆動トランジスタ１２１のゲート・ソース間に保持容量１２０を接続し、検知トランジスタ１２４がオンすることで、駆動トランジスタ１２１のソース端Ｓの電位を検知トランジスタ１２４を介して固定電位である基準電位Ｖini に接続するように構成している。

サンプリングトランジスタ１２５は、書込走査線１０４WSによって選択されたとき動作し、信号線１０６HSから画素信号Ｖsig （の信号電位Ｖin）をサンプリングしてノードＮＤ１１２を介し保持容量１２０に信号電位Ｖinに対応する大きさの電圧を保持する。保持容量１２０に保持される電位は理想的には信号電位Ｖinと同じ大きさであるが実際にはそれよりも小さくなる。

駆動トランジスタ１２１は、発光制御トランジスタ１２２が走査駆動パルスDSの元でオンしているときに保持容量１２０に保持された駆動電位（その時点の駆動トランジスタ１２１のゲート・ソース間電圧Ｖgs）に応じて有機ＥＬ素子１２７を電流駆動する。発光制御トランジスタ１２２は駆動走査線１０５DSによって選択されたときに導通して第１電源電位Ｖc1から駆動トランジスタ１２１に電流を供給する。

このように、駆動トランジスタ１２１の電源供給端であるドレイン端Ｄ側を発光制御トランジスタ１２２を介して第１電源電位Ｖc1に接続し、発光制御トランジスタ１２２のオン期間を制御することで有機ＥＬ素子１２７の発光期間と非発光期間を調整し、デューティ（Duty）駆動を行なうことを可能にしている。

検知トランジスタ１２４は閾値＆移動度補正走査部１１５からアクティブＨの閾値＆移動度補正パルスAZを閾値＆移動度補正走査線１１５AZに供給してそれぞれを選択状態としたとき動作し、予め決められた補正動作（ここでは閾値閾値電圧Ｖthや移動度μのばらつきを補正する動作）を行なう。たとえば、有機ＥＬ素子１２７の電流駆動に先立って駆動トランジスタ１２１の閾値電圧Ｖthを検知し、予めその影響をキャンセルするため、検知した電位を保持容量１２０に保持する。

また、映像信号線１０６HSにおける映像信号Ｖsig の一定電位（固定電位）であるオフセット電圧Ｖofs （基準電位Ｖｏとも称する）と検知トランジスタ１２４のソース端Ｓ側の基準電位Ｖini とを利用して、閾値補正に先立つ準備動作を行なうことを可能にしている。この準備動作は、駆動トランジスタ１２１の制御入力端（ゲート端Ｇ）と出力端（ソース端Ｓ）の電位を、両端の電位差（ゲート・ソース間電圧Ｖgs）が閾値電圧Ｖth以上になるように初期化するものである。なお、オフセット電圧Ｖofs は、閾値補正動作に先立つ初期化動作に利用するとともに映像信号線１０６HSを予めプリチャージにしておくためにも利用する。

画素回路Ｐの正常な動作を保証するための条件として、基準電位Ｖini は、映像信号Ｖsig のオフセット電圧Ｖofs から駆動トランジスタ１２１の閾値電圧Ｖthを差し引いたレベルよりも低く設定されている。すなわち、“Ｖini ＜Ｖofs −Ｖth”である。換言すれば、“Ｖofs −Ｖini ＞Ｖth”を満たし、基準電位Ｖini としては、映像信号線１０６HSにおける映像信号Ｖsig のオフセット電圧Ｖofs より十分低い電位とする。

また、有機ＥＬ素子１２７のカソード端Ｋの電位Ｖcathに有機ＥＬ素子１２７の閾値電圧ＶthELを加えたレベルは、基準電位Ｖini よりも高く設定される。すなわち、“Ｖcath＋ＶthEL＞Ｖini”とされる。これは、閾値補正動作に先立つ準備動作時に有機ＥＬ素子１２７が逆バイアスとなる条件を意味する。カソード電位Ｖcathは０Ｖ（＝接地電位）と考えてよく、“ＶthEL＞Ｖini”としてもよい。

また、閾値補正期間におけるアノード電位（駆動トランジスタ１２１のソース電位Ｖｓ）が、有機ＥＬ素子１２７のカソード端Ｋの電位Ｖcathに有機ＥＬ素子１２７の閾値電圧ＶthELを加えたレベルよりも高く設定される。すなわち、“Ｖofs −Ｖth＜Ｖcath＋ＶthEL”とされる。これは、閾値補正期間にも、有機ＥＬ素子１２７が逆バイアスとなる条件を意味する。カソード電位Ｖcathは０Ｖ（＝接地電位）と考えてよく、“Ｖofs −Ｖth＜ＶthEL”としてもよい。

このような構成を持つ比較例の画素回路Ｐにおいて、サンプリングトランジスタ１２５は、所定の信号書込期間（サンプリング期間）に書込走査線１０４WSから供給される書込駆動パルスWSに応じ導通して信号線１０６HSから供給された映像信号Ｖsig を保持容量１２０にサンプリングする。保持容量１２０は、サンプリングされた映像信号Ｖsig に応じて駆動トランジスタ１２１のゲート・ソース間に入力電圧（ゲート・ソース間電圧Ｖgs）を印加する。

駆動トランジスタ１２１は、所定の発光期間中に、ゲート・ソース間電圧Ｖgsに応じた出力電流を駆動電流Ｉdsとして有機ＥＬ素子１２７に供給する。有機ＥＬ素子１２７を駆動するときには、駆動トランジスタ１２１のドレイン端Ｄに第１電位Ｖcc_Hが供給され、ソース端Ｓが有機ＥＬ素子１２７のアノード端Ａ側に接続されることで、全体としてソースフォロワ回路を形成するようになっている。

なお、この駆動電流Ｉdsは駆動トランジスタ１２１のチャネル領域のキャリア移動度μおよび閾値電圧Ｖthに対して依存性を有する。有機ＥＬ素子１２７は、駆動トランジスタ１２１から供給された駆動電流Ｉdsにより映像信号Ｖsig （特に信号電位Ｖin）に応じた輝度で発光する。

ここで、本実施形態の画素回路Ｐにおいては、スイッチングトランジスタ（発光制御トランジスタ１２２および検知トランジスタ１２４）で構成される補正手段を備えており、駆動電流Ｉdsのキャリア移動度μに対する依存性を打ち消すために、予め発光期間の先頭で保持容量１２０に保持されたゲート・ソース間電圧Ｖgsを補正する。

具体的には、この補正手段（スイッチングトランジスタ１２２，１２４）は、書込走査線１０４WSおよび駆動走査線１０５DSから供給される書込駆動パルスWSおよび走査駆動パルスDSに応じて信号書込期間の一部（たとえば後半側）で動作し、映像信号Ｖsig がサンプリングされている状態で駆動トランジスタ１２１から駆動電流Ｉdsを取り出し、これを保持容量１２０に負帰還してゲート・ソース間電圧Ｖgsを補正する。さらにこの補正手段（スイッチングトランジスタ１２２，１２４）は、駆動電流Ｉdsの閾値電圧Ｖthに対する依存性を打ち消すために、予め信号書込期間に先立って駆動トランジスタ１２１の閾値電圧Ｖthを検出し、かつ検出された閾値電圧Ｖthをゲート・ソース間電圧Ｖgsに足し込む。

特に、本実施形態の画素回路Ｐでは、駆動トランジスタ１２１はｎチャネル型トランジスタでドレインを正電源側に接続する一方、ソースが有機ＥＬ素子１２７側に接続している。この場合、前述した補正手段は、信号書込期間の後部分に重なる発光期間の先頭部分で駆動トランジスタ１２１から駆動電流Ｉdsを取り出して、保持容量１２０側に負帰還する。その際、補正手段は、発光期間の先頭部分で駆動トランジスタ１２１のソース端Ｓ側から取り出した駆動電流Ｉdsが、有機ＥＬ素子１２７の有する寄生容量Ｃelに流れ込むようにしている。具体的には、有機ＥＬ素子１２７はアノード端Ａおよびカソード端Ｋを備えたダイオード型の発光素子であり、アノード端Ａ側が駆動トランジスタ１２１のソース端Ｓに接続される一方、カソード端Ｋ側が接地側（本例ではカソード電位Ｖcath）に接続される。

この構成で、補正手段（スイッチングトランジスタ１２２，１２４）は、予め有機ＥＬ素子１２７のアノード・カソード間を逆バイアス状態にセットしておき、駆動トランジスタ１２１のソース端Ｓ側から取り出した駆動電流Ｉdsが有機ＥＬ素子１２７に流れ込むとき、ダイオード型の有機ＥＬ素子１２７を容量性素子として機能させている。

なお補正手段は、信号書込期間内で駆動トランジスタ１２１から駆動電流Ｉdsを取り出す時間幅ｔを調整可能であり、これにより保持容量１２０に対する駆動電流Ｉdsの負帰還量を最適化する。ここで、「負帰還量を最適化する」とは、映像信号電位の黒レベルから白レベルまでの範囲で、どのレベルにおいても適切に移動度補正を行なうことができるようにすることを意味する。ゲート・ソース間電圧Ｖgsにかける負帰還量は、駆動電流Ｉdsの取り出し時間に依存しており、取り出し時間を長く取るほど、負帰還量が大きくなる。

たとえば、映像線信号電位である信号線１０６HSの電圧の立ち上がりもしくは書込走査線１０４WSの書込駆動パルスWSの遷移特性に傾斜をつけることで、移動度補正期間ｔを映像線信号電位に自動的に追従させて、その最適化を図る。すなわち、移動度補正期間ｔは書込走査線１０４WSと信号線１０６HSの位相差で決定でき、さらに信号線１０６HSの電位によっても決定できる。移動度補正パラメータΔＶはΔＶ＝Ｉds・Ｃel／ｔである。この式から明らかなように、駆動トランジスタ１２１のドレイン・ソース間電流である駆動電流Ｉdsが大きいほど、移動度補正パラメータΔＶは大きくなる。逆に、駆動トランジスタ１２１の駆動電流Ｉdsが小さいとき、移動度補正パラメータΔＶは小さくなる。このように、移動度補正パラメータΔＶは駆動電流Ｉdsに応じて決まる。

その際、移動度補正期間ｔは必ずしも一定である必要はなく、逆に駆動電流Ｉdsに応じて調整することが好ましい場合がある。たとえば、駆動電流Ｉdsが大きい場合、移動度補正期間ｔは短めにし、逆に駆動電流Ｉdsが小さくなると、移動度補正期間ｔは長めに設定することがよい。そこで、映像信号線電位（信号線１０６HSの電位）の立上りもしくは書込走査線１０４WSの書込駆動パルスWSの遷移特性に傾斜をつけることで、信号線１０６HSの電位が高いとき（駆動電流Ｉdsが大きいとき）補正期間ｔが短くなり、信号線１０６HSの電位が低いとき（駆動電流Ｉdsが小さいとき）補正期間ｔは長くなるように、自動的に調整する。こうすることで、映像信号電位（映像信号Ｖsig の信号電位Ｖin）に追従して、適切な補正期間を自動的に設定できるため、画像の輝度や絵柄によらず最適な移動度補正が可能となる。

図２に示す本実施形態の画素回路Ｐは、駆動トランジスタ１２１の他に映像信号Ｖsig の走査用に１つのスイッチングトランジスタ（サンプリングトランジスタ１２５）を使用する２ＴＲ駆動の構成をベースとして、表示期間（換言すれば非発光時間）を動的に制御するために発光制御トランジスタ１２２を駆動トランジスタ１２１のドレイン端Ｄ側に設け、さらに閾値や移動度の補正のための走査用に１つのスイッチングトランジスタ（サンプリングトランジスタ１２４）を使用する４ＴＲ構成を採っている。加えて、各スイッチングトランジスタを制御する書込駆動パルスWSや走査駆動パルスDSや閾値＆移動度補正パルスAZのオン／オフタイミングの設定により、有機ＥＬ素子１２７の経時劣化や駆動トランジスタ１２１の特性変動（たとえば閾値電圧や移動度などのばらつきや変動）による駆動電流Ｉdsに与える影響を防ぐ点に特徴を有する。

また図２に示す本実施形態の画素回路Ｐは、保持容量１２０の接続態様に特徴を有し、有機ＥＬ素子１２７の経時劣化による駆動電流変動を防ぐ回路として、駆動信号一定化回路（その２）の一例であるブートストラップ回路を構成する。有機ＥＬ素子の電流−電圧特性に経時変化があった場合でも駆動電流を一定にする（駆動電流変動を防ぐ）ブートストラップ機能を実現する駆動信号一定化回路（その２）を備えた点に特徴を有するのである。具体的には、本実施形態の画素回路Ｐは、駆動トランジスタ１２１のゲート端Ｇ（ノードＮＤ１２２）とソース端Ｓとの間に保持容量１２０が接続され、駆動トランジスタ１２１のソース端Ｓが直接に有機ＥＬ素子１２７のアノード端Ａに接続されている。

＜基本動作＞
先ず、図２に示す本実施形態の画素回路Ｐの特徴を説明する上での比較例として、発光制御トランジスタ１２２，検知トランジスタ１２４を備えておらず、また、保持容量１２０は、一方の端子がノードＮＤ１２２に接続され、他方の端子が全画素共通の接地配線Ｖcath（GND ）に接続されている場合での動作について説明する。以下、このような画素回路Ｐを比較例の画素回路Ｐと称する。

比較例の画素回路Ｐでは、駆動トランジスタ１２１のソース端Ｓの電位（ソース電位Ｖｓ）は、駆動トランジスタ１２１と有機ＥＬ素子１２７との動作点で決まり、その電圧値は駆動トランジスタ１２１のゲート電位Ｖｇによって異なる値を持ってしまう。

一般的に、図３に示すように、駆動トランジスタ１２１は飽和領域で駆動される。よって、飽和領域で動作するトランジスタのドレイン端−ソース間に流れる電流をＩds、移動度をμ、チャネル幅（ゲート幅）をＷ、チャネル長（ゲート長）をＬ、ゲート容量（単位面積当たりのゲート酸化膜容量）をＣoxは、トランジスタの閾値電圧をＶthとすると、駆動トランジスタ１２１は下記の式（１）に示した値を持つ定電流源となっている。なお、“＾”はべき乗を示す。式（１）から明らかなように、飽和領域ではトランジスタのドレイン電流Ｉdsはゲート・ソース間電圧Ｖgsによって制御され定電流源として動作する。

＜発光素子のＩel−Ｖel特性とＩ−Ｖ特性＞
図３Ａ（１）に示す有機ＥＬ素子で代表される電流駆動型の発光素子の電流−電圧（Ｉel−Ｖel）特性において、実線で示す曲線が初期状態時の特性を示し、破線で示す曲線が経時変化後の特性を示している。一般的に有機ＥＬ素子を始めとする電流駆動型の発光素子のＩ−Ｖ特性は、グラフに示すように時間が経過すると劣化する。

たとえば、発光素子の一例である有機ＥＬ素子１２７に発光電流Ｉelが流れるとき、そのアノード・カソード間電圧Ｖelは一意的に決定される。図３Ａ（１）に示すように、発光期間中では、有機ＥＬ素子１２７のアノード端Ａは駆動トランジスタ１２１のドレイン・ソース間電流Ｉds（＝駆動電流Ｉds）で決定される発光電流Ｉelが流れ、それによってアノード・カソード間電圧Ｖel分だけ上昇する。

比較例の画素回路Ｐでは、この有機ＥＬ素子１２７のＩ−Ｖ特性の経時変化により同じ発光電流Ｉelに対するアノード・カソード間電圧ＶelがＶel1 からＶel2 へと変化することで、駆動トランジスタ１２１の動作点が変化してしまい、同じゲート電位Ｖｇを印加しても駆動トランジスタ１２１のソース電位Ｖｓは変化してしまい、その結果として、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsは変化してしまう。

駆動トランジスタ１２１としてｎチャネル型を使用した単純な回路では、ソース端Ｓが有機ＥＬ素子１２７側に接続されてしまうため、有機ＥＬ素子１２７のＩ−Ｖ特性の経時変化の影響を受けてしまい、有機ＥＬ素子１２７に流れる電流量（発光電流Ｉel）が変化し、その結果、発光輝度は変化してしまうことになる。

具体的には、比較例の画素回路Ｐでは、有機ＥＬ素子１２７のＩ−Ｖ特性の経時変化により動作点が変化してしまい、同じゲート電位Ｖｇを印加しても駆動トランジスタ１２１のソース電位Ｖｓは変化してしまう。これにより、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsは変化してしまう。特性式（１）から明らかなように、ゲート・ソース間電圧Ｖgsが変動すると、たとえゲート電位Ｖｇが一定であっても駆動電流Ｉdsが変動し、同時に有機ＥＬ素子１２７に流れる電流値も変化する。このように有機ＥＬ素子１２７のＩ−Ｖ特性が変化すると、比較例の画素回路Ｐでは、有機ＥＬ素子１２７の発光輝度が経時的に変化してしまう。

駆動トランジスタ１２１としてｎチャネル型を使用した単純な回路では、ソース端Ｓが有機ＥＬ素子１２７側に接続されてしまうため、有機ＥＬ素子１２７の経時変化とともに、ゲート・ソース間電圧Ｖgsが変化してしまい、有機ＥＬ素子１２７に流れる電流量が変化し、その結果、発光輝度は変化してしまうのである。

発光素子の一例である有機ＥＬ素子１２７の特性の経時変動による有機ＥＬ素子１２７のアノード電位変動は、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsの変動となって現れ、ドレイン電流（駆動電流Ｉds）の変動を引き起こす。この原因による駆動電流の変動は画素回路Ｐごとの発光輝度のばらつきとなって現れ、画質の劣化が起きる。

これに対して、詳細は後述するが、保持容量１２０に信号電位Ｖinに対応する情報が書き込まれた時点で（さらにその後の有機ＥＬ素子１２７の発光期間は継続的に）サンプリングトランジスタ１２５を非導通状態にすることで駆動トランジスタ１２１のソース電位Ｖｓの変動にゲート端Ｇの電位Ｖｇが連動するようにするブートストラップ機能を実現する回路構成および駆動タイミングとするブートストラップ動作をさせる。

これにより、有機ＥＬ素子１２７の特性の経時変動による有機ＥＬ素子１２７のアノード電位変動（つまりソース電位変動）があっても、その変動を相殺するようにゲート電位Ｖｇを変動させることで、画面輝度の均一性（ユニフォーミティ）を確保できる。ブートストラップ機能により、有機ＥＬ素子を代表とする電流駆動型の発光素子の経時変動補正能力を向上させることができる。

このブートストラップ機能は、書込駆動パルスWSをインアクティブＬに切り替えてサンプリングトランジスタ１２５をオフさせた発光開始時点で開始させることができ、その後、有機ＥＬ素子１２７に発光電流Ｉelが流れ始め、それとともにアノード・カソード間電圧Ｖelが安定となるまで上昇していく過程で、アノード・カソード間電圧Ｖelの変動に伴って駆動トランジスタ１２１のソース電位Ｖｓが変動する際にも機能する。

＜駆動トランジスタのＶgs−Ｉds特性＞
また、駆動トランジスタ１２１の製造プロセスのばらつきにより、画素回路Ｐごとに閾値電圧や移動度などの特性変動がある。駆動トランジスタ１２１を飽和領域で駆動する場合においても、この特性変動により、駆動トランジスタ１２１に同一のゲート電位を与えても、画素回路Ｐごとにドレイン電流（駆動電流Ｉds）が変動し、発光輝度のばらつきになって現れる。

たとえば、図３Ａ（２）は、駆動トランジスタ１２１の閾値ばらつきに着目した電圧電流（Ｖgs−Ｉds）特性を示す図である。閾値電圧がＶth１とＶth２で異なる２個の駆動トランジスタ１２１について、それぞれ特性カーブを挙げてある。

前述のように、駆動トランジスタ１２１が飽和領域で動作しているときのドレイン電流Ｉdsは、特性式（１）で表される。特性式（１）から明らかなように、閾値電圧Ｖthが変動すると、ゲート・ソース間電圧Ｖgsが一定であってもドレイン電流Ｉdsが変動する。つまり、閾値電圧Ｖthのばらつきに対して何ら対策を施さないと、図３Ａ（２）に示すように、閾値電圧がＶth１のときＶgsに対応する駆動電流がＩds１となるのに対して、閾値電圧がＶth２のときの同じゲート電圧Ｖgsに対応する駆動電流Ｉds２はＩds１と異なってしまう。

また、図３Ａ（３）は、駆動トランジスタ１２１の移動度ばらつきに着目した電圧電流（Ｖgs−Ｉds）特性を示す図である。移動度がμ１とμ２で異なる２個の駆動トランジスタ１２１について、それぞれ特性カーブを挙げてある。

特性式（１）から明らかなように、移動度μが変動すると、ゲート・ソース間電圧Ｖgsが一定であってもドレイン電流Ｉdsが変動する。つまり、移動度μのばらつきに対して何ら対策を施さないと、図３Ａ（３）に示すように、移動度がμ１のときＶgsに対応する駆動電流がＩds１となるのに対して、移動度がμ２のときの同じゲート電圧Ｖgsに対応する駆動電流がＩds２となり、Ｉds１と異なってしまう。

図３Ａ（２）や図３Ａ（３）に示すように、閾値電圧Ｖthや移動度μの違いでＶin−Ｉds特性に大きな違いが出てしまうと、同じ信号電位Ｖinを与えても、駆動電流Ｉdsすなわち発光輝度が異なってしまい、画面輝度の均一性（ユニフォーミティ）が得られない。これに対して、閾値補正機能および移動度補正機能を実現する駆動タイミング（詳細は後述する）とすることで、それらの変動の影響を抑制でき、画面輝度の均一性（ユニフォーミティ）を確保できる。

本実施形態の閾値補正動作および移動度補正動作では、詳細は後述するが、発光時のゲート・ソース間電圧Ｖgsが“Ｖin＋Ｖth−ΔＶ”で表されるようにすることで、ドレイン・ソース間電流Ｉdsが、閾値電圧Ｖthのばらつきや変動に依存しないようにするとともに、移動度μのばらつきや変動に依存しないようにする。結果として、閾値電圧Ｖthや移動度μが製造プロセスや経時により変動しても、駆動電流Ｉdsは変動せず、有機ＥＬ素子１２７の発光輝度も変動しない。

＜本実施形態の画素回路の動作＞
本実施形態の画素回路Ｐに対する駆動タイミングについて、先ず、定性的な観点から説明する。本実施形態の画素回路Ｐにおける駆動タイミングとしては、先ず、サンプリングトランジスタ１２５は、書込走査線１０４WSから供給された書込駆動パルスWSに応じて導通し、映像信号線１０６HSから供給された映像信号Ｖsig をサンプリングして、映像信号Ｖsig の有効期間の電位である信号電位Ｖinに対応する情報を駆動電位として保持容量１２０に保持する。この点は、一般的な画素回路を駆動する場合と同じである。

駆動トランジスタ１２１は、電源電位Ｖc1から電流の供給を受け保持容量１２０に保持された駆動電位（映像信号Ｖsig の有効期間の電位に対応する電位：信号電位Ｖinに対応するもの）に応じて駆動電流Ｉdsを有機ＥＬ素子１２７に流す。

垂直駆動部１０３は、映像信号線１０６HSが映像信号Ｖsig の非有効期間であるオフセット電圧Ｖofs （基準電位Ｖｏ）にある時間帯でサンプリングトランジスタ１２５を導通させる制御信号として書込駆動パルスWSをアクティブＨにして、駆動トランジスタ１２１の閾値電圧Ｖthに相当する電圧を保持容量１２０に保持しておく。この動作が閾値補正機能を実現する。この閾値補正機能により、画素回路Ｐごとにばらつく駆動トランジスタ１２１の閾値電圧Ｖthの影響をキャンセルすることができる。

好ましくは、垂直駆動部１０３は、映像信号Ｖsig の内の信号電位Ｖinのサンプリングに先行する複数の水平期間で閾値補正動作を繰り返し実行して確実に駆動トランジスタ１２１の閾値電圧Ｖthに相当する電圧を保持容量１２０に保持する。このように、閾値補正動作を複数回実行することで、十分に長い書込み時間を確保する。こうすることで、駆動トランジスタ１２１の閾値電圧Ｖthに相当する電圧を確実に保持容量１２０に予め保持することができる。このような閾値補正を「分割閾値補正」と称する。

この保持された閾値電圧Ｖthに相当する電圧は駆動トランジスタ１２１の閾値電圧Ｖthのキャンセルに用いられる。したがって、画素回路Ｐごとに駆動トランジスタ１２１の閾値電圧Ｖthがばらついていても、画素回路Ｐごとに完全にキャンセルされるため、画像のユニフォーミティすなわち表示装置の画面全体に亘る発光輝度の均一性が高まる。特に信号電位が低階調のときに現れがちな輝度ムラを防ぐことができる。

好ましくは、垂直駆動部１０３は、閾値補正動作に先立って、走査駆動パルスDSをインアクティブ（本例ではＬレベル）にした状態で、閾値＆移動度補正パルスAZをアクティブ（本例では何れもＨレベル）にすることで駆動トランジスタ１２１のソース電位Ｖｓを基準電位Ｖini にセット（初期化）し、また映像信号Ｖsig がオフセット電圧Ｖofs にある期間で書込駆動パルスWSをアクティブ（本例ではＨレベル）にすることで駆動トランジスタ１２１のゲート電位Ｖｇをオフセット電圧Ｖofs にセット（初期化）して、駆動トランジスタ１２１のケート・ソース間に接続されている保持容量１２０の両端電圧を閾値電圧Ｖth以上に設定してから閾値補正動作を開始する。このようなゲート電位およびソース電位のリセット動作（初期化動作）により、後続する閾値補正動作を確実に実行することが可能になる。

また、本実施形態の画素回路Ｐにおいては、閾値補正機能に加えて、移動度補正機能を備えるようにすることもできる。たとえば、垂直駆動部１０３は、閾値補正動作の後、サンプリングトランジスタ１２５に信号電位Ｖinが供給されている時間帯でサンプリングトランジスタ１２５を導通させることで、保持容量１２０に信号電位Ｖinに対応する情報（駆動電位）を書き込んでから、信号電位Ｖinを駆動トランジスタ１２１のゲート端Ｇに供給したままで走査駆動パルスDSをアクティブＨにすることで、駆動トランジスタ１２１の移動度に対する補正分を保持容量に書き込まれる信号に加え、その後に書込駆動パルスWSをインアクティブＬにするように制御する。走査駆動パルスDSをアクティブＨにしてから書込駆動パルスWSをインアクティブにするまでの期間が移動度補正期間であり、この期間を適切に設定することで、駆動トランジスタ１２１の移動度μに対する補正量を適切に調整することができる。

また、本実施形態の画素回路Ｐにおいては、保持容量１２０を駆動トランジスタ１２１のゲート・ソース間に接続することでブートストラップ機能も備えるようにしている。すなわち、書込走査部１０４は、保持容量１２０に映像信号Ｖsig の信号電位Ｖinに対応する駆動電位が保持された段階で書込走査線１０４WSに対する書込駆動パルスWSの印加を解除し（すなわちインアクティブＬにして）、サンプリングトランジスタ１２５を非導通状態にして駆動トランジスタ１２１のゲート端Ｇを映像信号線１０６HSから電気的に切り離す。

駆動トランジスタ１２１のゲート端Ｇとソース端Ｓとの間には保持容量１２０が接続されており、その保持容量１２０による効果によって、駆動トランジスタ１２１のソース電位Ｖｓの変動にゲート電位Ｖｇが連動するようになり、ゲート・ソース間電圧Ｖgsを一定に維持するブートストラップ機能を働かせることができる。

＜タイミングチャート；比較例＞
図４は、本実施形態の画素回路Ｐにおける比較例の動作を説明するタイミングチャートである。図４では、時間軸ｔに沿って、書込駆動パルスWS、閾値＆移動度補正パルスAZ、および走査駆動パルスDSの波形を表してある。前述の説明から理解されるように、スイッチングトランジスタ１２２，１２４，１２５は、ｎチャネル型なので各パルスDS，WS，AZがそれぞれハイ（Ｈ）レベルのときにオンし、ロー（Ｌ）レベルのときにはオフする。なお、このタイミングチャートは、各パルスWS，AZ，DSの波形とともに、映像信号Ｖsig 並びに駆動トランジスタ１２１のゲート端Ｇの電位変化およびソース端Ｓの電位変化も表してある。

基本的には、書込走査線１０４WSや閾値＆移動度補正走査線１１５AZ の１行ごとに、１水平走査期間だけ遅れて同じような駆動を行なう。図中の各タイミングや信号は、処理対象行を問わず、第１行目のタイミングや信号と同じタイミングや信号で示す。そして、説明中において行の区別が必要とされるときには、そのタイミングや信号に、処理対象行を“_ ”付きの参照子で示すことで区別する。また、説明や図において、異なる駆動パルスが同じようなタイミングに存在する場合など、必要に応じて、各駆動パルスを区別するDS（走査駆動パルスDSのとき）、AZ（閾値＆移動度補正パルスAZのとき）、WS（書込駆動パルスWSのとき）、Ｖ（映像信号Ｖsig のとき）を付す。

比較例の駆動タイミングでは、先ず、映像信号Ｖsig が非有効期間（信号固定期間）であるオフセット電圧Ｖofs （全水平期間で同一）にある期間を１水平期間の前半部とし、有効期間である信号電位Ｖin（水平期間ごとに異なる）にある期間を１水平期間の後半部とする。つまり、映像信号Ｖsig は、１Ｈ周期でオフセット電圧Ｖofs と信号電位Ｖinの２値をとるパルスとなっている。

また、比較例の駆動タイミングでは、映像信号Ｖsig の有効期間と非有効期間を合わせた１水平期間ごとに、閾値補正動作を複数回（たとえば３回）に亘って繰り返すようにしている。その各回の映像信号Ｖsig の有効期間と非有効期間の切替タイミング（ｔ６２Ｖ，ｔ６４Ｖ）、および走査駆動パルスDSのアクティブとインアクティブの切替タイミング（ｔ６２DS，ｔ６４DS）については、そのタイミングに、各回を“_ ”なしの参照子で示すことで区別する。

なお、図４に示す駆動タイミングでは、１水平期間を処理サイクルとして、閾値補正動作を複数回に亘って繰り返すようにしている。１水平期間が閾値補正動作の処理サイクルとなるのは、行ごとに、サンプリングトランジスタ１２５が信号電位Ｖinを保持容量１２０にサンプリングする前に、閾値補正動作に先立って、駆動トランジスタ１２１のゲート電位Ｖｇをオフセット電圧Ｖofs にセットし、またソース電位Ｖｓを基準電位Ｖini にセットする初期化動作を経てから、サンプリングトランジスタ１２５を導通させた状態のままで、映像信号線１０６HSがオフセット電圧Ｖofs にある時間帯で発光制御トランジスタ１２２をオンさせて駆動トランジスタ１２１の閾値電圧Ｖthに対応する電圧を保持容量１２０に保持させようとする閾値補正動作を行なうからである。

映像信号線１０６HSがオフセット電圧Ｖofs にある時間帯は１水平期間ごとに現れ、前述のように映像信号Ｖsig の前半部に存在し１水平期間よりも狭いので、必然的に、閾値補正期間は、１水平期間よりも短くなってしまう。したがって、保持容量１２０の容量Ｃｓや基準電位Ｖini とオフセット電圧Ｖofs との差やその他の要因で、この短い１回分の閾値補正期間では、閾値電圧Ｖthに対応する正確な電圧を保持容量１２０に保持仕切れないケースも起こり得る。閾値補正動作を複数回実行するのは、この対処のためである。すなわち、信号電位Ｖinの保持容量１２０へのサンプリング（信号書込み）に先行する複数の水平周期で、閾値補正動作を繰り返し実行することで、確実に駆動トランジスタ１２１の閾値電圧Ｖthに相当する電圧を保持容量１２０に保持させる。

駆動タイミングの基本的な仕組みとして、１水平走査期間内で閾値補正と信号書込みを行なうのであるが、パネルの画素数が増えて高精細化したり、高画質化のためにフィールド周波数を上げたりした場合、１水平走査期間が短くなるため、十分に閾値補正をかけることができない可能性がある。逆に閾値補正期間をある程度確保すると、信号書込み時間が圧迫されるため、十分に映像信号Ｖsig （信号電位Ｖin）を保持容量１２０に書き込めないことも有り得る。その改善として、閾値補正動作を複数回実行することで、パネルの高精細化や高画質化に対応するのである。

そして、比較例の抑制手法は、複数回に亘る閾値補正動作時には、走査駆動パルスDSを継続的にアクティブＨにして発光制御トランジスタ１２２をオンさせた状態で、オフセット電圧Ｖofs と信号電位Ｖinとで繰り返される映像信号Ｖsig に合わせて、オフセット電圧Ｖofs の期間に書込駆動パルスWSをアクティブＨにしてサンプリングトランジスタ１２５をオンさせることで閾値電圧Ｖthの情報を保持容量１２０に書き込む。つまり、初回と最終回の閾値補正期間を除く残りの閾値補正期間をサンプリングトランジスタ１２５のオン期間（詳しくは発光制御トランジスタ１２２がオンしている期間内におけるサンプリングトランジスタ１２５がオンしている期間）で規定する。閾値補正期間は、書込駆動パルスWSのアクティブＨ（サンプリングトランジスタ１２５がオン）の期間が支配的（優先的）となる。

なお初回の閾値補正期間を除くのは、その閾値補正期間の開始時点が書込駆動パルスWSと走査駆動パルスDSがともにアクティブＨとなった時点で規定されるからである。また、最終回の閾値補正期間を除くのは、最終回の閾値補正期間の後に継続して最初の信号電位Ｖinの期間に信号書込みを行なう際には、最終回の閾値補正期間の開始時点は書込駆動パルスWSがアクティブＨとなった時点で規定される一方、最終回の閾値補正期間の終了時点は走査駆動パルスDSがインアクティブＬとなった時点で規定されるからである。最終回の閾値補正期間の後の最初の信号電位Ｖinの期間では信号書込みを行なわずに間を開けて信号書込みを行なう場合には、最終回の閾値補正期間の終了時点は書込駆動パルスWSがインアクティブＬとなった時点で規定され、最終回の閾値補正期間も、サンプリングトランジスタ１２５のオン期間（詳しくは発光制御トランジスタ１２２がオンしている期間内におけるサンプリングトランジスタ１２５がオンしている期間）で規定される。

線順次走査の新しいフィールドに入って、先ず、駆動走査部１０５は、閾値＆移動度補正パルスAZおよび書込駆動パルスWSがインアクティブＬにある状態で、１行目の駆動走査線１０５DSに与える走査駆動パルスDSをアクティブＨからインアクティブＬに切り替える（ｔ５０）。

これにより、発光制御トランジスタ１２２がオフし、駆動トランジスタ１２１は電源電位Ｖc1から切り離されるので、有機ＥＬ素子１２７の発光が停止し非発光期間に入る。タイミングｔ５０に入ると、制御用の各トランジスタ１２２，１２４，１２５がオフ状態になるのである。このとき、書込駆動パルスWSはインアクティブＬでありサンプリングトランジスタ１２５がオフしているので駆動トランジスタ１２１のゲート端Ｇはハイインピーダンスであり、またゲート・ソース間には保持容量１２０が接続されているので、直前のゲート・ソース間電圧Ｖgsを保持するようにソース電位Ｖｓとゲート電位Ｖｇとが連動して低下する。

次に、垂直駆動部１０３は、走査駆動パルスDSおよび書込駆動パルスWSがインアクティブＬの状態のままで、閾値＆移動度補正走査部１１５により閾値＆移動度補正パルスAZをアクティブＨに切り替え、検知トランジスタ１２４をオンさせる（ｔ５１〜ｔ５６）。これにより、ノードＮＤ１２１の電圧、つまり保持容量１２０の他端および駆動トランジスタ１２１のソース端Ｓに基準電位Ｖini が設定され、ソース電位Ｖｓが初期化される。閾値補正動作が開始されるまでの期間（ｔ５１〜ｔ６２DS，ｔ６２WS）がソース電位Ｖｓの初期化期間Ｃとなる。

このとき、書込駆動パルスWSはインアクティブＬでありサンプリングトランジスタ１２５がオフしているので駆動トランジスタ１２１のゲート端Ｇはハイインピーダンスであり、またゲート・ソース間には保持容量１２０が接続されているので、直前のゲート・ソース間電圧Ｖgsを保持するように、ソース電位Ｖｓの降下に追随してゲート電位Ｖｇも低下する。

この後、垂直駆動部１０３は、走査駆動パルスDSがインアクティブＬの状態でかつ閾値＆移動度補正パルスAZがアクティブＨの状態のままで、書込走査部１０４により、書込駆動パルスWSをアクティブＨに切り替え、サンプリングトランジスタ１２５をオンさせ（ｔ５４WS）、さらに閾値＆移動度補正パルスAZがインアクティブＬになった後に書込駆動パルスWSをインアクティブＬに切り替える（ｔ５８WS）。これにより、ノードＮＤ１２２の電圧、つまり駆動トランジスタ１２１のゲート端Ｇにオフセット電圧Ｖofs が設定され、ゲート電位Ｖｇが初期化される。閾値補正動作が開始されるまでの期間（ｔ５４WS〜ｔ６２DS，ｔ６２WS）がゲート電位Ｖｇの初期化期間Ｄとなる。駆動トランジスタ１２１のゲート電位Ｖｇ＝Ｖofs のタイミングでソース電位Ｖｓがカップリングの影響を受けないために閾値＆移動度補正パルスAZで駆動される検知トランジスタ１２４をオンしてソースをＶini にしておく。

書込駆動パルスWSがアクティブＨの期間（ｔ５４WS〜ｔ５５WS）内には映像信号Ｖsig のオフセット電圧Ｖofs の期間（ｔ５４WS〜ｔ５５WS）が含まれるようにする。好ましくは、複数回（本例では２回にしている）含まれるようにする。

本例では、書込駆動パルスWSをアクティブＨにしている期間（ｔ５４WS〜ｔ５５WS）の後半部では、閾値＆移動度補正パルスAZがインアクティブＬの状態であるので、ゲート電位Ｖｇがオフセット電圧Ｖofs に遷移する際の変動がソース電位Ｖｓに影響を与える。

前述のように、“Ｖofs−Ｖini＞Ｖth”を満たすようにオフセット電圧Ｖofs および基準電位Ｖini が設定されているので、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgs、つまり駆動トランジスタ１２１のゲート・ソース間に接続された保持容量１２０に保持される電圧は、駆動トランジスタ１２１の閾値電圧Ｖthを越える電圧に設定され、閾値補正動作に先立って保持容量１２０にリセットがかけられる。また、“ＶthEL＞Ｖini ”に設定されているので、有機ＥＬ素子１２７に逆バイアスが印加され、その後の閾値補正動作が正常に行なわれるようにされている。

閾値補正の準備動作が完了した後には、垂直駆動部１０３は、駆動走査部１０５により走査駆動パルスDSをアクティブＨにして発光制御トランジスタ１２２をオンさせる（ｔ６２DS１）。また、映像信号Ｖsig がオフセット電圧Ｖofs にあるタイミング（ｔ６２Ｖ１〜ｔ６４Ｖ１）に合わせて、書込走査部１０４により書込駆動パルスWSをアクティブＨに切り替え、サンプリングトランジスタ１２５をオンさせる（ｔ６２WS１）。

これにより、ドレイン電流が保持容量１２０や有機ＥＬ素子１２７を充放電するように使われ、駆動トランジスタ１２１の閾値電圧Ｖthを補正（キャンセル）するための情報を保持容量１２０に記録する第１閾値補正期間Ｅに入る。この第１閾値補正期間Ｅは、書込駆動パルスWSがインアクティブＬにされるタイミング（ｔ６４WS１）まで継続する。

好ましくは、書込駆動パルスWSをアクティブＨにする期間（ｔ６２WS〜ｔ６４WS）は、映像信号Ｖsig がオフセット電圧Ｖofs にある時間帯（ｔ６２Ｖ〜ｔ６４Ｖ）内に完全に含まれるものとする。なお、タイミングｔ６２WSとタイミングｔ６２DSとは、概ね同じであってもよいし、相前後してもよい。走査駆動パルスDSがアクティブＨの期間内における書込駆動パルスWSがアクティブＨの期間で閾値補正期間が規定されることになるからである。もちろん、実際には、各パルスDS，WSが供給される発光制御トランジスタ１２２およびサンプリングトランジスタ１２５が実際にオンしている期間で閾値補正期間が規定される。

本例では、映像信号Ｖsig がオフセット電圧Ｖofs にあるタイミング（ｔ６２Ｖ１〜ｔ６４Ｖ１）内に完全に含まれるようにして先ず書込駆動パルスWSをアクティブＨに切り替え（ｔ６２WS１）、その後に、書込駆動パルスWSがアクティブＨにある期間（ｔ６２WS１〜ｔ６４WS１）内で走査駆動パルスDSをアクティブＨに切り替えている（ｔ６２DS１）。

第１閾値補正期間Ｅでは、駆動トランジスタ１２１のゲート端Ｇは映像信号Ｖsig のオフセット電圧Ｖofs に保持されており、駆動トランジスタ１２１のソース電位Ｖｓが上昇して駆動トランジスタ１２１がカットオフするまでドレイン電流が流れようとする。カットオフすると駆動トランジスタ１２１のソース電位Ｖｓは“Ｖofs −Ｖth”となる。すなわち、有機ＥＬ素子１２７の等価回路はダイオードと寄生容量Ｃelの並列回路で表されるため、“Ｖel≦Ｖcath＋ＶthEL”である限り、つまり、有機ＥＬ素子１２７のリーク電流が駆動トランジスタ１２１に流れる電流よりもかなり小さい限り、駆動トランジスタ１２１の電流は保持容量１２０と寄生容量Ｃelを充放電するために使われる。

この結果、駆動トランジスタ１２１にドレイン電流が流れると、有機ＥＬ素子１２７のアノード端Ａの電圧ＶelつまりノードＮＤ１２１の電位は、時間とともに上昇してゆく。そして、ノードＮＤ１２１の電位（ソース電位Ｖｓ）とノードＮＤ１２２の電圧（ゲート電位Ｖｇ）との電位差がちょうど閾値電圧Ｖthとなったところで駆動トランジスタ１２１はオン状態からオフ状態となり、ドレイン電流は流れなくなり、閾値補正期間が終了する。つまり、一定時間経過後、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsは閾値電圧Ｖthという値をとり、この情報が、ゲート・ソース間に接続されている保持容量１２０に保持される。

ここで、閾値電圧Ｖthに相当する電圧が、駆動トランジスタ１２１のゲート端Ｇとソース端Ｓとの間に接続された保持容量１２０に書き込まれることになるが、実際には、第１閾値補正期間Ｅは、書込駆動パルスWSをアクティブＨにしたタイミング（ｔ６２WS１）からインアクティブＬに戻すタイミング（ｔ６４WS１）までであり、この期間が十分に確保されていないときには、それ以前に終了してしまうこととなる。

具体的には、ゲート・ソース間電圧ＶgsがＶｘ１（＞Ｖth）になったとき、つまり、駆動トランジスタ１２１のソース電位Ｖｓが低電位側の基準電位Ｖini から“Ｖofs −Ｖｘ１”になったときに終わってしまう。このため、第１閾値補正期間Ｅが完了した時点（ｔ６４WS１）では、Ｖｘ１が保持容量１２０に書き込まれる。

次に、書込走査部１０４は、走査駆動パルスDSがアクティブＨにある状態のままで、１水平期間の後半部で、映像信号Ｖsig が信号電位Ｖinになる前に書込駆動パルスWSをインアクティブＬに切り替えて発光制御トランジスタ１２２をオフさせ（ｔ６４WS１）、さらに水平駆動部１０６は、他の行の画素に対する信号電位のサンプリングを行なうため、映像信号線１０６HSの電位をオフセット電圧Ｖofs から信号電位Ｖinに切り替える（ｔ６４Ｖ１）。これにより、書込走査線１０４WSの電位（書込駆動パルスWS）はローレベルになる一方、映像信号線１０６HSが信号電位Ｖinに変化する。

前述のように、書込駆動パルスWSがアクティブＨとなる期間ｔ６２WS〜ｔ６４WS（つまりサンプリングトランジスタ１２５がオンする期間）は、映像信号Ｖsig がオフセット電圧Ｖofs にある期間ｔ６２Ｖ〜ｔ６４Ｖ内に完全に含まれるようにするので、換言すれば、映像信号Ｖsig が信号電位Ｖinにある期間ｔ６４Ｖ〜ｔ６２Ｖは、サンプリングトランジスタ１２５が確実にオフする期間内に完全に含まれるようにする。

ここで、サンプリングトランジスタ１２５がオフする期間ｔ６４WS〜ｔ６２WSでは、発光制御トランジスタ１２２は導通（オン）状態にあり、また、第１閾値補正期間Ｅでは閾値電圧Ｖthに相当する電圧が保持容量１２０に十分に書き込まれていないので、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsの方が閾値電圧Ｖthよりも大きい（Ｖgs＞Ｖth）。このような状態で発光制御トランジスタ１２２がオンしていると、駆動トランジスタ１２１にドレイン電流が流れ、ソース電位Ｖｓが上昇するとともにゲート電位Ｖｇも上昇する、いわゆるブートストラップ動作（図中にＢＳＴと記す）が行なわれる。閾値補正動作が１回限りであれば問題は生じないかもしれないが、本例のように閾値補正動作を複数回繰り返すとその弊害が懸念される。この点については後で詳しく説明する。

次の１水平周期（１Ｈ）の前半になると、水平駆動部１０６が映像信号線１０６HSの電位を信号電位Ｖinからオフセット電圧Ｖofs に切り替え（ｔ６２Ｖ２）、その後、書込走査部１０４が書込駆動パルスWSをアクティブＨに切り替える（ｔ６２WS２）。これにより、駆動トランジスタ１２１のゲート電位Ｖｇをオフセット電圧Ｖofs にした状態でドレイン電流が保持容量１２０に流れ込み、駆動トランジスタ１２１の閾値電圧Ｖthを補正（キャンセル）するための情報を保持容量１２０に記録する第２回目の閾値補正期間（第２閾値補正期間Ｇと称する）に入る。この第２閾値補正期間Ｇは、書込駆動パルスWSがインアクティブＬにされるタイミング（ｔ６４WS２）まで継続する。

第２閾値補正期間Ｇでは、第１閾値補正期間Ｅと同様の動作をする。具体的には、駆動トランジスタ１２１のゲート端Ｇは映像信号Ｖsig のオフセット電圧Ｖofs に保持されることとなり、ゲート電位Ｖｇがその直前の電位からオフセット電圧Ｖofs に瞬時に切り替わる。この後、駆動トランジスタ１２１のソース電位Ｖｓがその時点のソース電位Ｖｓ（＞Ｖofs −Ｖｘ１）から上昇して駆動トランジスタ１２１がカットオフするまでドレイン電流が流れようとする。カットオフすると駆動トランジスタ１２１のソース電位Ｖｓは“Ｖofs −Ｖth”となる。

しかしながら、第２閾値補正期間Ｇは、書込駆動パルスWSをアクティブＨにしたタイミング（ｔ６２WS２）からインアクティブＬに戻すタイミング（ｔ６４WS２）までであり、この期間が十分に確保されていないときには、それ以前に終了してしまうこととなる。この点は、第１閾値補正期間Ｅと同じであり、ゲート・ソース間電圧ＶgsがＶｘ２（＜Ｖｘ１、かつ＞Ｖth）になったとき、つまり、駆動トランジスタ１２１のソース電位Ｖｓが“Ｖｏ−Ｖｘ１”から“Ｖｏ−Ｖｘ２”になったときに終わってしまう。このため、第２閾値補正期間Ｇが完了した時点（ｔ６４WS２）では、Ｖｘ２が保持容量１２０に書き込まれる。

以下同様にして、一旦、走査駆動パルスDSをインアクティブＬにした後に（ｔ６４WS２）、さらに、次の１水平周期（１Ｈ）の前半で第３回目の閾値補正期間（第３閾値補正期間Ｉと称する）に入る（ｔ６２WS３）。この第３閾値補正期間Ｉは、書込駆動パルスWSがインアクティブＬにされるタイミング（ｔ６４WS３）まで継続する。

第３閾値補正期間Ｉでは、第１閾値補正期間Ｅや第２閾値補正期間Ｇと同様の動作をする。具体的には、駆動トランジスタ１２１のゲート端Ｇは映像信号Ｖsig のオフセット電圧Ｖofs に保持されることとなり、ゲート電位が直前の電位からオフセット電圧Ｖofs に瞬時に切り替わる。この後、駆動トランジスタ１２１のソース電位Ｖｓが、その時点のソース電位Ｖｓ（＞Ｖofs −Ｖｘ２）から上昇して駆動トランジスタ１２１がカットオフするまでドレイン電流が流れようとする。ゲート・ソース間電圧Ｖgsがちょうど閾値電圧Ｖthとなったところでドレイン電流がカットオフする。カットオフすると駆動トランジスタ１２１のソース電位Ｖｓは“Ｖofs −Ｖth”となる。

つまり、複数回（本例では３回）に亘る閾値補正期間での処理によって、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsは閾値電圧Ｖthという値をとる。ここで、実際には、閾値電圧Ｖthに相当する電圧が、駆動トランジスタ１２１のゲート端Ｇとソース端Ｓとの間に接続された保持容量１２０に書き込まれることになる。

保持容量１２０に閾値電圧Ｖthの情報が書き込まれ駆動トランジスタ１２１がカットオフした後に駆動走査部１０５で走査駆動パルスDSをインアクティブＬに切り替える（ｔ６５）。その後、走査駆動パルスDSがインアクティブＬの状態のままで、水平駆動部１０６で信号線１０６HSに映像信号Ｖsig の信号電位Ｖinを供給し（ｔ６６Ｖ〜ｔ６７Ｖ）、映像信号Ｖsig が信号電位Ｖinにある期間（ｔ６６Ｖ〜ｔ６７Ｖ）内で書込走査部１０４により書込駆動パルスWSをアクティブＨにしてサンプリングトランジスタ１２５をオンさせる（ｔ６６WS〜ｔ６７WS）。

これにより、信号電位Ｖinが駆動トランジスタ１２１のゲート端に供給されるので、駆動トランジスタ１２１のゲート電位Ｖｇはオフセット電圧Ｖofs から信号電位Ｖinに変化し、保持容量１２０に信号電位Ｖinに対応する情報が書き込まれる。閾値補正動作が完全に完了した後に書込駆動パルスWSをアクティブＨにしている期間（ｔ６６WS〜ｔ６７WS）を、信号電位Ｖinを保持容量１２０へ書き込む信号書込期間Ｋ（サンプリング期間）とする。信号電位Ｖinは駆動トランジスタ１２１の閾値電圧Ｖthに足し込む形で保持容量１２０に保持される。

この結果、駆動トランジスタ１２１の閾値電圧Ｖthの変動は常にキャンセルされる形となるので、閾値補正を行なっていることになる。この閾値補正によって、保持容量１２０に保持されるゲート・ソース間電圧Ｖgsは、“Ｖsig ＋Ｖth”＝“Ｖin＋Ｖth”となる。

次に、駆動走査部１０５は走査駆動パルスDSをアクティブＨに切り替える（ｔ６８）。これにより、発光制御トランジスタ１２２がオンするので、駆動トランジスタ１２１には、その時点のゲート・ソース間電圧Ｖgs（＝Ｖin＋Ｖth）に対応する駆動電流Ｉdsが流れ発光期間Ｌに進む。発光期間Ｌでは、駆動トランジスタ１２１のゲート電位Ｖｇはソース電位Ｖｓに連動して変化可能となり、ブートストラップ動作が可能になる。

この後、次のフレーム（もしくはフィールド）に移って、再び、閾値補正準備動作、閾値補正動作、および発光動作が繰り返される。

発光期間Ｂ，Ｌでは、駆動トランジスタ１２１に流れる駆動電流Ｉdsは有機ＥＬ素子１２７に流れ、有機ＥＬ素子１２７のアノード電位は駆動電流Ｉdsに応じて上昇する。この上昇分をＶelとする。やがて、ソース電位Ｖｓの上昇に伴い、有機ＥＬ素子１２７の逆バイアス状態は解消されるので、駆動電流Ｉdsの流入により有機ＥＬ素子１２７は実際に発光を開始する。このときの有機ＥＬ素子１２７のアノード電位の上昇（Ｖel）は、駆動トランジスタ１２１のソース電位Ｖｓの上昇に他ならず、駆動トランジスタ１２１のソース電位Ｖｓは、“Ｖofs −Ｖth＋Ｖel”となる。

駆動トランジスタ１２１のゲート端Ｇとソース端Ｓとの間には保持容量１２０が接続されており、その保持容量１２０による効果によりブートストラップ動作が行なわれ、駆動トランジスタ１２１のゲート・ソース間電圧“Ｖgs＝Ｖin＋Ｖth”を一定に維持したまま、駆動トランジスタ１２１のゲート電位Ｖｇおよびソース電位Ｖｓが上昇する。駆動トランジスタ１２１のソース電位Ｖｓが“Ｖofs −Ｖth＋Ｖel”となることで、ゲート電位Ｖｇは“Ｖin＋Ｖel”となる。

駆動電流Ｉds対ゲート電圧Ｖgsの関係は、先のトランジスタ特性を表した式（１）のＶgsに“Ｖin＋Ｖth”を代入することで、式（２）のように表すことができる。式（２）において、ｋ＝（１／２）（Ｗ／Ｌ）Ｃoxである。この式（２）から、閾値電圧Ｖthの項がキャンセルされており、有機ＥＬ素子１２７に供給される駆動電流Ｉdsは駆動トランジスタ１２１の閾値電圧Ｖthに依存しないことが分かる。基本的に駆動電流Ｉdsは映像信号Ｖsig の信号電位Ｖinによって決まる。換言すると、有機ＥＬ素子１２７は信号電位Ｖinに応じた輝度で発光することになる。

＜閾値補正動作の弊害について＞
図５は、図４に示した比較例の駆動タイミングにおける閾値補正動作による弊害について説明する図である。ここで、図５は、図４に示した比較例の駆動タイミングにおける複数回に亘る閾値補正期間の一部を拡大して示したタイミングチャートである。

本実施形態の画素回路Ｐでは、４ＴＲ構成を採用することで、閾値補正や移動度補正に必要となるトランジスタ数を５ＴＲ構成よりも１つ少なくすることで、回路素子数を削減している。

ここで、４ＴＲ構成を採用して閾値補正を行なうに当たり、１Ｈ周期内で、オフセット電圧Ｖofs と信号電位Ｖinの２値をとるパルス状の映像信号Ｖsig のオフセット電圧Ｖofs の期間（信号固定期間）を利用して閾値補正動作を行なう。特に、比較例の駆動タイミングでは、発光制御トランジスタ１２２をオンさせた状態で、映像信号Ｖsig がオフセット電圧Ｖofs の期間にサンプリングトランジスタ１２５をオンさせることで閾値電圧Ｖthの情報を保持容量１２０に書き込む動作を１Ｈ周期ごとに複数回実行する。

このため、図５に示すように、閾値補正動作を行なったときに（ｔ６２WS〜ｔ６４WS）、その閾値補正では閾値電圧Ｖthに相当する電圧が保持容量１２０に十分に書き込まれておらず“Ｖgs＞Ｖth”であると、書込駆動パルスWSをインアクティブＬにしたときには（ｔ６４WS〜ｔ６２WS）、発光制御トランジスタ１２２がオン（走査駆動パルスDS＝Ｈレベル）していることと“Ｖgs＞Ｖth”であることに起因して、駆動トランジスタ１２１にドレイン電流が流れ、ソース電位Ｖｓが上昇するとともにゲート電位Ｖｇも上昇する、いわゆるブートストラップ動作（図中にＢＳＴと記す）が行なわれる。

閾値補正動作を複数回実行するので、映像信号Ｖsig がオフセット電圧Ｖofs の期間になると再度書込駆動パルスWSをアクティブＨにしてサンプリングトランジスタ１２５をオンさせる。これにより、ゲート電位Ｖｇは直ちにオフセット電圧Ｖofs に戻される。一方、ソース電位Ｖｓは、それ以前のブートストラップ動作で上昇した電位から閾値補正動作により上昇する。

ここで、ある回の閾値補正後のブートストラップ動作によりで次回の閾値補正開始時のソース電位Ｖｓが“Ｖofs −Ｖth”を越えていると、閾値補正動作が破綻してしまい、閾値補正の効果が得られず、同じ信号電位Ｖinを与えても、駆動電流Ｉdsすなわち発光輝度が異なってしまい、画面輝度の均一性（ユニフォーミティ）が得られない。

たとえば、図５中に点線で示すように、ブートストラップ動作での上昇分が少なければ問題はない。一方、図５中に実線で示すように、１回目の閾値補正後のブートストラップ動作により２回目の閾値補正開始時のソース電位Ｖｓが“Ｖofs −Ｖth”を越えたとする。この場合、２回目の閾値補正を行なうために、書込駆動パルスWSをアクティブＨにしてゲート電位Ｖｇをオフセット電圧Ｖofs に戻したときには、“Ｖｇ−Ｖｓ＝Ｖgs＜Ｖth”であるから、駆動トランジスタ１２１はカットオフ状態にあり閾値補正の動作がなされない。ゲート電位Ｖｇがオフセット電圧Ｖofs に戻るときに駆動トランジスタ１２１がカットオフしてしまい、閾値電圧Ｖthの情報を正しく保持容量１２０に保持させることができなくなるのである。

そこで、本実施形態では、発光制御トランジスタ１２２をオンさせた状態で、映像信号Ｖsig がオフセット電圧Ｖofs の期間にサンプリングトランジスタ１２５をオンさせることで閾値電圧Ｖthの情報を保持容量１２０に書き込む動作を１Ｈ周期ごとに複数回実行する場合でも、前述のような閾値補正動作の破綻を防止することのできる仕組みにする。以下、具体的に説明する。

＜分割閾値補正に伴う閾値補正動作破綻の抑制手法＞
図６は、本実施形態の画素回路の駆動タイミングを説明するタイミングチャートである。図７は、図６に示した本実施形態の駆動タイミングにおける複数回に亘る閾値補正期間の一部を拡大して示したタイミングチャートである。これらのタイミングチャートは、分割閾値補正に伴う閾値補正動作破綻現象の抑制手法を適用したものである。

比較例と同様に、時間軸ｔに沿って、書込駆動パルスWS、閾値＆移動度補正パルスAZ、および走査駆動パルスDSの波形を表してある。前述の説明から理解されるように、スイッチングトランジスタ１２２，１２４，１２５は、ｎチャネル型なので各パルスDS，WS，AZがそれぞれハイ（Ｈ）レベルのときにオンし、ロー（Ｌ）レベルのときにはオフする。なお、このタイミングチャートは、各パルスWS，AZ，DSの波形とともに、映像信号Ｖsig 並びに駆動トランジスタ１２１のゲート端Ｇの電位変化およびソース端Ｓの電位変化も表してある。

説明や図において、異なる駆動パルスが同じようなタイミングに存在する場合など、必要に応じて、各駆動パルスを区別するDS（走査駆動パルスDSのとき）、AZ（閾値＆移動度補正パルスAZのとき）、WS（書込駆動パルスWSのとき）、Ｖ（映像信号Ｖsig のとき）を付す。

本実施形態の閾値補正破綻防止手法が適用される駆動タイミングは、先ず比較例と同様に、映像信号Ｖsig が非有効期間（信号固定期間）であるオフセット電圧Ｖofs （全水平期間で同一）にある期間を１水平期間の前半部とし、有効期間である信号電位Ｖin（水平期間ごとに異なる）にある期間を１水平期間の後半部とする。つまり、映像信号Ｖsig は、１Ｈ周期でオフセット電圧Ｖofs と信号電位Ｖinの２値をとるパルスとなっている。

そして、走査駆動パルスDSをアクティブＨにして発光制御トランジスタ１２２をオンさせて、オフセット電圧Ｖofs と信号電位Ｖinとで繰り返される映像信号Ｖsig に合わせて、オフセット電圧Ｖofs の期間に書込駆動パルスWSをアクティブＨにしてサンプリングトランジスタ１２５をオンさせることで閾値電圧Ｖthの情報を保持容量１２０に書き込む動作を、１水平期間ごとに複数回実施する分割閾値補正を行なう。

この分割閾値補正の際、本実施形態の閾値補正破綻防止手法においては、各回の閾値補正動作の合間は、走査駆動パルスDSをインアクティブＬにして発光制御トランジスタ１２２をオフさせることで、分割閾値補正の合間のブートストラップ動作が全く起こらないようにする点に特徴を有する。比較例では、分割閾値補正動作の期間は継続的に走査駆動パルスDSをアクティブＨにして発光制御トランジスタ１２２をオンさせ続けていたが、本実施形態では、閾値補正用の書込駆動パルスWSのオン／オフ制御に連動するように走査駆動パルスDSもオン／オフ制御するのである。以下、比較例との相違点を中心に説明する。

閾値補正準備期間までは、比較例と同様である。閾値補正の準備動作が完了した後には、垂直駆動部１０３は、映像信号Ｖsig がオフセット電圧Ｖofs にあるタイミング（ｔ６２Ｖ１〜ｔ６４Ｖ１）に合わせて、書込走査部１０４により書込駆動パルスWSをアクティブＨに切り替えサンプリングトランジスタ１２５をオンさせる（ｔ６２WS１〜ｔ６４WS１）。また、映像信号Ｖsig がオフセット電圧Ｖofs にあるタイミング（ｔ６２Ｖ１〜ｔ６４Ｖ１）に合わせて、駆動走査部１０５により走査駆動パルスDSをアクティブＨに切り替え発光制御トランジスタ１２２をオンさせる（ｔ６２DS１〜ｔ６４DS１）。

各回の閾値補正動作において、開始タイミングｔ６２WS，ｔ６２DSの関係と、終了タイミングｔ６４WS１，ｔ６４DS１の関係については後で説明する。なお、好ましくは、書込駆動パルスWSや走査駆動パルスDSをアクティブＨにする期間（ｔ６２WS〜ｔ６４WS，ｔ６２DS〜ｔ６４DS）は、映像信号Ｖsig がオフセット電圧Ｖofs にある時間帯（ｔ６２Ｖ〜ｔ６４Ｖ）内に完全に含まれるものとする。

これにより、ドレイン電流が保持容量１２０や有機ＥＬ素子１２７を充放電するように使われ、駆動トランジスタ１２１の閾値電圧Ｖthを補正（キャンセル）するための情報を保持容量１２０に記録する第１閾値補正期間Ｅに入る。

第１閾値補正期間Ｅは、保持容量１２０に閾値電圧Ｖthに対応する情報が十分に記録されずに、ゲート・ソース間電圧ＶgsがＶｘ１（＞Ｖth）になったとき、つまり、駆動トランジスタ１２１のソース電位Ｖｓが低電位側の基準電位Ｖini から“Ｖofs −Ｖｘ１”になったときに終り、第１閾値補正期間Ｅが完了した時点（ｔ６４WS１，ｔ６４DS１）では、Ｖｘ１が保持容量１２０に書き込まれる。

第１閾値補正期間Ｅ（ｔ６２WS１〜ｔ６４WS１，ｔ６２DS１〜ｔ６４DS１）が終了して第２閾値補正期間Ｇが開始するまでの合間は、サンプリングトランジスタ１２５だけでなく発光制御トランジスタ１２２もオフしているので、比較例とは異なり、ブートストラップ動作は一切起こらない。よって、第２閾値補正期間Ｇが開始するときのソース電位Ｖｓは、第１閾値補正期間Ｅが終了した時点のソース電位Ｖｓ（＝Ｖofs −Ｖｘ１）にあり、ここから２回目の閾値補正動作が開始する。

第２閾値補正期間Ｇ（ｔ６２WS２〜ｔ６４WS２，ｔ６２DS２〜ｔ６４DS２）は、保持容量１２０に閾値電圧Ｖthに対応する情報が十分に記録されずに、ゲート・ソース間電圧ＶgsがＶｘ２（＞Ｖth）になったとき、つまり、駆動トランジスタ１２１のソース電位Ｖｓが、“Ｖofs −Ｖｘ１”から“Ｖofs −Ｖｘ２”になったときに終り、第２閾値補正期間Ｇが完了した時点（ｔ６４WS２，ｔ６４DS２）では、Ｖｘ２が保持容量１２０に書き込まれる。

第２閾値補正期間Ｅ（ｔ６２WS２〜ｔ６４WS２，ｔ６２DS２〜ｔ６４DS２）が終了して第３閾値補正期間Ｉが開始するまでの合間は、サンプリングトランジスタ１２５だけでなく発光制御トランジスタ１２２もオフしているので、比較例とは異なり、ブートストラップ動作は一切起こらない。よって、第３閾値補正期間Ｉが開始するときのソース電位Ｖｓは、第２閾値補正期間Ｇが終了した時点のソース電位Ｖｓ（＝Ｖofs −Ｖｘ２）にあり、ここから３回目の閾値補正動作が開始する。

第３閾値補正期間Ｉ（ｔ６２WS３〜ｔ６４WS３，ｔ６２DS３〜ｔ６４DS３）では、駆動トランジスタ１２１のソース電位Ｖｓが、その時点のソース電位Ｖｓ（＝Ｖofs −Ｖｘ２）から上昇して駆動トランジスタ１２１がカットオフするまでドレイン電流が流れようとする。ゲート・ソース間電圧Ｖgsがちょうど閾値電圧Ｖthとなったところでドレイン電流がカットオフする。カットオフすると駆動トランジスタ１２１のソース電位Ｖｓは“Ｖofs −Ｖth”となる。

３回に亘る閾値補正期間Ｅ，Ｇ，Ｉでは、何れもドレイン電流が専ら保持容量１２０側（Ｃｓ＜＜Ｃel時）に流れ、有機ＥＬ素子１２７側には流れないようにするため、有機ＥＬ素子１２７がカットオフとなるように、閾値補正期間Ｅ，Ｇ，Ｉにおけるソース電位Ｖｓが有機ＥＬ素子１２７の閾値電圧ＶthELを超えることがないように、前述のように、“Ｖofs −Ｖth＜ＶthEL＋Ｖcath”と設定しておくことで、有機ＥＬ素子１２７が逆バイアス状態を維持するようにしておく。

閾値補正期間Ｅ，Ｇ，Ｉに有機ＥＬ素子１２７が逆バイアス状態におかれると、カットオフ状態（ハイインピーダンス状態）にあるため、発光することはなく、また、ダイオード特性ではなく単純な容量特性を示すようになる。よって駆動トランジスタ１２１に流れるドレイン電流（駆動電流Ｉds）は保持容量１２０の容量値Ｃｓと有機ＥＬ素子１２７の寄生容量（等価容量）Ｃelの容量値Ｃelの両者を結合した容量“Ｃ＝Ｃｓ＋Ｃel”に書き込まれていく。これにより、駆動トランジスタ１２１のドレイン電流は有機ＥＬ素子１２７の寄生容量Ｃelに流れ込み充電を開始する。その結果、駆動トランジスタ１２１のソース電位Ｖｓは上昇していくのである。

第３閾値補正期間Ｉの後には、比較例と同様にして、走査駆動パルスDSがインアクティブＬの状態のままで、映像信号Ｖsig が信号電位Ｖinにある期間（ｔ６６Ｖ〜ｔ６７Ｖ）内でサンプリングトランジスタ１２５をオンさせて、保持容量１２０に信号電位Ｖinの情報を書き込む（ｔ６６WS〜ｔ６７WS）。さらにその後、走査駆動パルスDSをアクティブＨに切り替えて発光期間Ｌ移行する（ｔ６８）。

駆動トランジスタ１２１のゲート端Ｇとソース端Ｓとの間には保持容量１２０が接続されており、その保持容量１２０による効果により、発光期間の最初でブートストラップ動作が行なわれ、駆動トランジスタ１２１のゲート・ソース間電圧“Ｖgs＝Ｖin＋Ｖth”を一定に維持したまま、駆動トランジスタ１２１のゲート電位Ｖｇおよびソース電位Ｖｓが上昇する。駆動トランジスタ１２１のソース電位Ｖｓが“−Ｖth＋Ｖel”となることで、ゲート電位Ｖｇは“Ｖin＋Ｖel”となる。

ここで、有機ＥＬ素子１２７は、発光時間が長くなるとそのＩ−Ｖ特性が変化してしまう。そのため、ノードＮＤ１２１の電位も変化する。しかしながら、保持容量１２０による効果のため、ノードＮＤ１２１の電位上昇に連動して、ノードＮＤ１２２の電位も上昇するので、駆動トランジスタ１２１のゲート・ソース間電位ＶgsはノードＮＤ１２１の電位上昇に拘らず、常にほぼ“Ｖsig ＋Ｖth”に維持される。

駆動トランジスタ１２１が定電流源として動作することから、有機ＥＬ素子１２７のＩ−Ｖ特性が経時変化し、これに伴って駆動トランジスタ１２１のソース電位Ｖｓが変化したとしても、保持容量１２０によって駆動トランジスタ１２１のゲート・ソース間電位Ｖgsが一定（Ｖsig ＋Ｖth）に保たれているため、有機ＥＬ素子１２７に流れる電流は変わらず、したがって有機ＥＬ素子１２７の発光輝度も一定に保たれる。

電気光学素子の一例である有機ＥＬ素子１２７の電流−電圧特性の変化を補正して駆動電流を一定に維持する駆動信号一定化回路としてのブートストラップ回路が機能するようになっているのである。加えて、閾値補正回路を構成するようにしており、閾値補正期間における検知トランジスタ１２４の作用により、駆動トランジスタ１２１の閾値電圧Ｖthをキャンセルし、当該閾値電圧Ｖthのばらつきの影響を受けない一定電流Ｉdsを流すことができるため、入力画素信号に対応する安定した階調で表示でき、高画質の画像を得ることができる。

閾値補正の仕組みとしては、複数の行に割り当てられる複数の水平走査期間内で動作し、時分割的に保持容量１２０を閾値電圧Ｖthまで充電する。サンプリングトランジスタ１２５は信号書込み対象となる書込走査線１０４WSに割り当てられた水平走査期間内で信号線１０６HS（つまり映像信号Ｖsig ）が信号電位Ｖinになる信号供給期間に、信号線１０６HSから供給された映像信号Ｖsig （信号電位Ｖin）を保持容量１２０にサンプリングする。

一方、発光制御トランジスタ１２２、検知トランジスタ１２４、サンプリングトランジスタ１２５のオン／オフタイミングを制御することで実現される補正手段は、複数行の書込走査線１０４WSに割り当てられた各水平走査期間内で信号線１０６HSが一定電位であるオフセット電圧Ｖofs になる信号固定期間に、駆動トランジスタ１２１の閾値電圧Ｖthを検出して時分割的に保持容量１２０を閾値電圧Ｖthまで充電する。映像信号Ｖsig がオフセット電圧Ｖofs にある信号固定期間は、各信号線１０６HSに順次割り当てられる各水平走査期間を互いに区切る期間である。一例としては水平ブランキング期間を含むように割り当てることができ水平ブランキング期間そのものでもよい。

補正手段は、各信号固定期間（オフセット電圧Ｖofs の期間）で時分割的に保持容量１２０を閾値電圧Ｖthまで充電する。補正手段が各信号固定期間で保持容量１２０を充電した後には、信号線１０６HSが一定電位であるオフセット電圧Ｖofs から信号電位Ｖinに切り替る前にサンプリングトランジスタ１２５をオフさせて（閉じて）保持容量１２０を信号線１０６HSから電気的に切り離しておくことが好ましい。映像信号Ｖsig の印加を解除することで、駆動トランジスタ１２１のＶｇを上昇可能とし、ソース電位Ｖｓとともに上昇していくブートストラップ動作を可能にするためである。なお、信号書込期間Ｋにはサンプリングトランジスタ１２５をオンさせるのは言うまでもない。

本実施形態の駆動タイミングでは、比較例と同様に閾値補正動作（閾値電圧Ｖthの情報を保持容量１２０に保持させる動作）を複数回実行するようにしているが、複数回に亘る閾値補正期間における走査駆動パルスDSの振舞いは、比較例とは異なり、書込駆動パルスWSと連動してオン／オフを行なうようにしている。

複数回に亘る閾値補正期間において、保持容量１２０に閾値電圧Ｖthに対応する情報が正しく書き込まれ駆動トランジスタ１２１がカットオフする以前では、各回の閾値補正期間の合間は、サンプリングトランジスタ１２５だけでなく発光制御トランジスタ１２２もオフしておくことで、ブートストラップ動作が一切起こらないようにしている。次回の閾値補正期間が開始するときのソース電位Ｖｓは、前回の閾値補正期間が終了した時点のソース電位Ｖｓにあり、ここから次回の閾値補正動作が開始するので、比較例のような各回の閾値補正期間の合間に生じるブートストラップ動作を起因とする、分割閾値補正に伴う閾値補正動作の破綻現象を防止できる。各回の閾値補正期間の合間にブートストラップすることを防くことで、閾値補正を破綻させることなく、駆動トランジスタ１２１の閾値電圧Ｖthの変動やばらつきをキャンセルして輝度ムラを解消することができる。

ここで、各タイミングｔ６２WS１，ｔ６２DS１の関係は、概ね同時であれば良く、多少相前後してもよい。同様に、各タイミングｔ６４WS１，ｔ６４DS１の関係は、概ね同時であればよく、多少相前後してもよい。ズレが存在する場合には、走査駆動パルスDSと書込駆動パルスWSとがともにアクティブＨとなる重なり期間で閾値補正期間が規定される。分割閾値補正の合間のブートストラップ動作が全く起こらないようにするという点では、図６（Ａ）に示すように、走査駆動パルスDSをアクティブＨにする期間（ｔ６２DS〜ｔ６４DS）は、書込駆動パルスWSがアクティブＨにある時間帯（ｔ６２WS〜ｔ６４WS）内に完全に含まれるものとするのが好ましい。

図６（Ｂ）に示すように、走査駆動パルスDSがアクティブＨとなるタイミングｔ６２DSが書込駆動パルスWSがアクティブＨとなるタイミングｔ６２WS以前となるズレがある場合や、走査駆動パルスDSがインアクティブＬとなるタイミングｔ６４DSが書込駆動パルスWSがインアクティブＬとなるタイミングｔ６４WS以降となるズレがある場合には、そのズレの期間（ｔ６２DS〜ｔ６２WSやｔ６４WS〜ｔ６４DS）にブートストラップ動作が行なわれる。

すなわち、図５にて示したように、サンプリングトランジスタ１２５のオフ期間に、発光制御トランジスタ１２２がオン（走査駆動パルスDS＝Ｈレベル）していることと“Ｖgs＞Ｖth”であることに起因して、駆動トランジスタ１２１にドレイン電流が流れ、ソース電位Ｖｓが上昇するとともにゲート電位Ｖｇも上昇する。しかしながら、このズレの期間が短ければ、この間のブートストラップ動作によるソース電位Ｖｓの上昇は比較例に比べると各段に少なく、動作上問題はないと考えてよい。

なお、図６に示した駆動タイミングでは、信号書込期間Ｋを複数回に亘る閾値補正期間と分けて独立に設けているが、このことは必須ではない。たとえば、最終回の閾値補正期間（前例では第３閾値補正期間Ｉ）後に継続して信号書込期間Ｋに移行するようにしてもよい。つまり、保持容量１２０に閾値電圧Ｖthの情報が書き込まれ駆動トランジスタ１２１がカットオフした後には、１水平走査期間の前半部（オフセット電圧Ｖofs の期間）が経過し、映像信号Ｖsig が信号電位Ｖinに変化する。この映像信号Ｖsig が信号電位Ｖinにあるときに保持容量１２０に信号電位Ｖinの情報を書き込む。

このため、最終回（本例では３回目）の閾値補正動作を除く各回（本例では１回目と２回目）では、映像信号Ｖsig が信号電位Ｖinに切り替る前に書込駆動パルスWSおよび走査駆動パルスDSをインアクティブＬにしていたが、信号電位Ｖinの書込みに備えて、最終回の閾値補正動作時には、映像信号Ｖsig が信号電位Ｖinに切り替るときにも書込駆動パルスWSに関してはアクティブＨに維持しておく。これにより、信号電位Ｖinが駆動トランジスタ１２１のゲート端に供給されるので、駆動トランジスタ１２１のゲート電位Ｖｇはオフセット電圧Ｖofs から信号電位Ｖinに変化し、保持容量１２０に信号電位Ｖinに対応する情報が書き込まれる。

＜移動度補正への対応について＞
なお、発光期間Ｌの開始を規定する走査駆動パルスDSをアクティブＨにするタイミングｔ６８を信号書込期間Ｋ内に設定すれば（ｔ６８μ：図中の点線を参照）、保持容量１２０に信号電位Ｖinの情報を書き込んでから、あるいは保持容量１２０に信号電位Ｖinの情報を書き込むと同時に、サンプリングトランジスタ１２５をオンさせたままで発光制御トランジスタ１２２をオンさせることになる。よって、信号電位Ｖinの情報を保持容量１２０に書込みながら、駆動トランジスタ１２１にドレイン電流を流すことができ、駆動トランジスタ１２１の移動度に対する補正分を保持容量１２０に書き込まれる駆動信号に書き加える移動度補正を行なうことができる。

つまり、信号書込期間Ｋの終了するタイミングｔ６７WSより前に走査駆動パルスDSをアクティブＨとし発光制御トランジスタ１２２をオンさせる。これにより、駆動トランジスタ１２１のドレイン端Ｄが発光制御トランジスタ１２２を介して第１電源電位Ｖc1に接続されるので、画素回路Ｐは非発光期間から発光期間に進む。

このように、サンプリングトランジスタ１２５がまだオン状態でかつ発光制御トランジスタ１２２がオン状態に入った期間ｔ６８μ〜ｔ６７WSで、駆動トランジスタ１２１の移動度補正を行なう。書込駆動パルスWSと走査駆動パルスDSのアクティブ期間のオーバーラップする期間（移動度補正期間と称する）を調整することにより、各画素の駆動トランジスタ１２１の移動度の補正を最適化するのである。すなわち、信号書込期間の後部分と発光期間の先頭部分とが重なる期間ｔ６８μ〜ｔ６７WSで移動度補正を適切に実行する。

この移動度補正を実行する発光期間の先頭では、有機ＥＬ素子１２７は実際には逆バイアス状態にあるので発光することはない。この移動度補正期間ｔ６８μ〜ｔ６７WSでは、駆動トランジスタ１２１のゲート端Ｇが映像信号Ｖsig （詳しくは信号電位Ｖin）に対応する電位に固定された状態で、駆動トランジスタ１２１に駆動電流Ｉdsが流れる。

ここで、“Ｖofs −Ｖth＜ＶthEL”と設定しておくことで、有機ＥＬ素子１２７は逆バイアス状態におかれるため、ダイオード特性ではなく単純な容量特性を示すようになる。よって駆動トランジスタ１２１に流れる駆動電流Ｉdsは保持容量１２０の容量値Ｃｓと有機ＥＬ素子１２７の寄生容量（等価容量）Ｃelの容量値Ｃelの両者を結合した容量“Ｃ＝Ｃｓ＋Ｃel”に書き込まれていく。これにより駆動トランジスタ１２１のソース電位Ｖｓは上昇していく。この上昇分をΔＶとする。

上昇分ΔＶ、すなわち移動度補正パラメータである負帰還量ΔＶは結局、保持容量１２０に保持されたゲート・ソース間電圧Ｖgsから差し引かれることになるので、負帰還をかけたことになる。このように、駆動トランジスタ１２１の駆動電流Ｉdsを同じく駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsに負帰還することで、移動度μを補正することが可能である。なお、負帰還量ΔＶは移動度補正期間ｔ６８μ〜ｔ６７WSの時間幅を調整することで最適化可能である。

映像信号Ｖsig が高いほど駆動電流Ｉdsは大きくなり、ΔＶの絶対値も大きくなる。したがって発光輝度レベルに応じた移動度補正が行なえる。また、移動度が高い駆動トランジスタ１２１と低い駆動トランジスタ１２１を考えた場合、映像信号Ｖsig を一定とすると、駆動トランジスタ１２１の移動度μが大きいほどΔＶの絶対値も大きくなる。

換言すると、移動度補正期間に移動度が高い駆動トランジスタ１２１は低い駆動トランジスタ１２１に対してソース電位が大きく上昇する。また、ソース電位が大きく上昇するほどゲートとソース間の電位差が小さくなり電流が流れ難くなるように負帰還が掛かる。移動度μが大きいほど負帰還量ΔＶが大きくなるので、画素ごとの移動度μのばらつきを取り除くことが可能である。移動度の違う駆動トランジスタ１２１であっても、同じ駆動電流Ｉdsを有機ＥＬ素子１２７に流すことができる。移動度補正期間を調整することで、その負帰還量ΔＶの大きさを最適な状態に設定できる。

移動度補正後の発光期間Ｌでは、駆動トランジスタ１２１のゲート端Ｇは映像信号線１０６HSから切り離されるので、駆動トランジスタ１２１のゲート端Ｇへの信号電位Ｖinの印加が解除され、駆動トランジスタ１２１のゲート電位Ｖｇは上昇可能となる。このとき、駆動トランジスタ１２１に流れる駆動電流Ｉdsは有機ＥＬ素子１２７に流れ、有機ＥＬ素子１２７のアノード電位は駆動電流Ｉdsに応じて上昇する。この上昇分をＶelとする。このとき、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsは保持容量１２０による効果によって一定であるので、駆動トランジスタ１２１は、一定電流（駆動電流Ｉds）を有機ＥＬ素子１２７に流す。その結果、電圧降下が生じ、有機ＥＬ素子１２７のアノード端Ａの電位Ｖel（＝ノードＮＤ１２１の電位）は、有機ＥＬ素子１２７に駆動電流Ｉdsという電流が流れ得る電圧まで上昇する。その間、保持容量１２０に保持されたゲート・ソース間電圧Ｖgsは“Ｖsig ＋Ｖth−ΔＶ”の値を維持する。

やがて、ソース電位Ｖｓの上昇に伴い、有機ＥＬ素子１２７の逆バイアス状態は解消されるので、駆動電流Ｉdsの流入により有機ＥＬ素子１２７は実際に発光を開始する。このときの有機ＥＬ素子１２７のアノード電位の上昇（Ｖel）は、駆動トランジスタ１２１のソース電位Ｖｓの上昇に他ならず、駆動トランジスタ１２１のソース電位Ｖｓは、“−Ｖth＋ΔＶ＋Ｖel”となる。

発光時の駆動電流Ｉds対ゲート電圧Ｖgsの関係は、先のトランジスタ特性を表わした式（１）のＶgsに“Ｖsig ＋Ｖth−ΔＶ”を代入することで、式（３）のように表わすことができる。

式（３）において、ｋ＝（１／２）（Ｗ／Ｌ）Ｃoxである。この式（３）から、閾値電圧Ｖthの項がキャンセルされており、有機ＥＬ素子１２７に供給される駆動電流Ｉdsは駆動トランジスタ１２１の閾値電圧Ｖthに依存しないことが分かる。基本的に駆動電流Ｉdsは映像信号の信号電圧Ｖsig によって決まる。換言すると、有機ＥＬ素子１２７は映像信号Ｖsig に応じた輝度で発光することになる。その際、映像信号Ｖsig は帰還量ΔＶで補正されている。この補正量ΔＶは丁度式（３）の係数部に位置する移動度μの効果を打ち消すように働く。したがって、駆動電流Ｉdsは実質的に映像信号Ｖsig （信号電位Ｖin）にのみに依存することになる。

その際、信号電位Ｖinは帰還量ΔＶで補正されている。この補正量ΔＶはちょうど式（３）の係数部に位置する移動度μの効果を打ち消すように働く。したがって、駆動電流Ｉdsは実質的に信号電位Ｖinのみに依存することになる。駆動電流Ｉdsは閾値電圧Ｖthに依存しないので、閾値電圧Ｖthが製造プロセスにより変動しても、ドレイン・ソース間の駆動電流Ｉdsは変動せず、有機ＥＬ素子１２７の発光輝度も変動しない。

移動度補正回路を構成するようにすることで、オフセット電圧Ｖofs と信号電位Ｖinでなる１水平期間の信号電位Ｖinの期間内で、サンプリングトランジスタ１２５による映像信号Ｖsig の書込み動作と連動した発光制御トランジスタ１２２による移動度補正期間における作用により、駆動トランジスタ１２１のキャリア移動度μを反映させたゲート・ソース間電位Ｖgsとして、当該キャリア移動度μのばらつきの影響を受けない一定電流Ｉdsを流すことができるため、入力画素信号に対応する安定した階調で表示でき、高画質の画像を得ることができる。

以上、本発明について実施形態を用いて説明したが、本発明の技術的範囲は前記実施形態に記載の範囲には限定されない。発明の要旨を逸脱しない範囲で前記実施形態に多様な変更または改良を加えることができ、そのような変更または改良を加えた形態も本発明の技術的範囲に含まれる。

また、前記の実施形態は、クレーム（請求項）にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組合せの全てが発明の解決手段に必須であるとは限らない。前述した実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜の組合せにより種々の発明を抽出できる。実施形態に示される全構成要件から幾つかの構成要件が削除されても、効果が得られる限りにおいて、この幾つかの構成要件が削除された構成が発明として抽出され得る。

＜画素回路および駆動タイミングの変形例＞
たとえば、回路理論上は「双対の理」が成立するので、画素回路Ｐに対しては、この観点からの変形を加えることができる。この場合、図示を割愛するが、先ず、図２に示した４ＴＲ構成の画素回路Ｐがｎチャネル型の駆動トランジスタ１２１を用いて構成しているのに対し、ｐチャネル型の駆動トランジスタ（以下ｐ型駆動トランジスタ１２１ｐと称する）を用いて画素回路Ｐを構成する。これに合わせて、その他のトランジスタ１２２，１２４，１２５もアクティブＬの駆動パルスが供給されるｐチャネル型にし、また映像信号Ｖsig の信号電位Ｖinの極性や電源電圧の大小関係を逆転させるなど、双対の理に従った変更を加える。

このような双対の理を適用してトランジスタをｐ型にした変形例の有機ＥＬ表示装置においても、前述のｎ型にした基本例の有機ＥＬ表示装置と同様に、サンプリングトランジスタ１２５のオン期間によって閾値補正期間を規定するように制御することで、閾値補正に伴うシェーディング現象を防止できる。もちろん、走査駆動パルスDSのゲートカップリングによるシェーディングを回避することができるので、閾値補正期間にも発光制御トランジスタを線形領域で動作させることができ、駆動走査部の仕様を複雑にせずに済む。

なお、ここで説明した変形例は、図２に示した４ＴＲ構成に対して「双対の理」に従った変更を加えたものであるが、回路変更の手法はこれに限定されるものではない。たとえば、図２に示した４ＴＲ構成に対して、発光制御トランジスタ１２２のみをｐチャネル型にすることもできるし、あるいはサンプリングトランジスタ１２５のみをｐチャネル型にすることもできる。同様のことは、図２に示した４ＴＲ構成に対して「双対の理」に従った変更を加えたものに対してさらに、発光制御トランジスタ１２２のみをｎチャネル型にすることもできるし、あるいはサンプリングトランジスタ１２５のみをｎチャネル型にすることもできる。何れにしても、駆動トランジスタ１２１に関しては閾値補正動作時に、サンプリングトランジスタのオン期間によって閾値補正期間を規定するように制御するものであればよいのである。

図１は、本発明に係る表示装置の一実施形態であるアクティブマトリクス型表示装置の構成の概略を示すブロック図である。 図２は、本実施形態の画素回路の一例を示す図である。 有機ＥＬ素子や駆動トランジスタの動作点を説明する図である。 有機ＥＬ素子や駆動トランジスタの特性ばらつきが駆動電流Ｉdsに与える影響を説明する図である。 本実施形態の画素回路における比較例の動作を説明するタイミングチャートである。 図４に示した比較例の駆動タイミングにおける閾値補正動作による弊害について説明する図である。 本実施形態の画素回路の駆動タイミングを説明するタイミングチャートである。 図６に示した本実施形態の駆動タイミングにおける複数回に亘る閾値補正期間の一部を拡大して示したタイミングチャートである。

符号の説明

１…有機ＥＬ表示装置、１０１…基板、１０２…画素アレイ部、１０３…垂直駆動部、１０４…書込走査部、１０４WS…書込走査線、１０５…駆動走査部、１０６…水平駆動部、１０６HS…映像信号線、１０９…制御部、１１５…閾値＆移動度補正走査部、１１５AZ…閾値＆移動度補正走査線、１２０…保持容量、１２１…駆動トランジスタ、１２２…発光制御トランジスタ、１２４…検知トランジスタ、１２５…サンプリングトランジスタ、１２７…有機ＥＬ素子、AZ…閾値＆移動度補正パルス、Ｃel…有機ＥＬ素子の寄生容量、DS…走査駆動パルス、Ｐ…画素回路、Ｖsig …映像信号、WS…書込駆動パルス

Claims (7)

1. 駆動電流を生成する駆動トランジスタ、前記駆動トランジスタの出力端に接続された電気光学素子、映像信号の信号電位に応じた情報を保持する保持容量、前記信号電位に応じた情報を前記保持容量に書き込むサンプリングトランジスタ、前記駆動トランジスタの電源供給端と電源線との間に配され前記電気光学素子の発光期間を調整する発光制御トランジスタを具備し、前記保持容量に保持された情報に基づく駆動電流を前記駆動トランジスタで生成して前記電気光学素子に流すことで当該電気光学素子が発光する画素回路が行列状に配置されている画素アレイ部と、
   前記サンプリングトランジスタを水平周期で順次制御することで前記画素回路を線順次走査して１行分の各保持容量に映像信号の信号電位に応じた情報を書き込むための書込走査パルスを前記サンプリングトランジスタに出力する書込走査部、前記サンプリングトランジスタによる信号電位の書込動作に合わせて１行分の映像信号を前記映像信号線に供給する水平駆動部を具備する制御部とを備え、
   前記制御部は、前記駆動トランジスタの閾値電圧に対応する電圧を前記保持容量に保持するための閾値補正動作用の固定電位が前記駆動トランジスタの制御入力端に供給されるように制御するとともに、前記閾値補正動作を時分割で複数回繰り返すことで、前記保持容量の両端電圧を前記駆動トランジスタの閾値電圧にする際に、複数回に亘る前記閾値補正動作の期間中は、前記固定電位の供給期間に、前記発光制御トランジスタと前記サンプリングトランジスタを連動して導通状態に切り替えて各回の前記閾値補正動作をするように制御する
   ことを特徴とする表示装置。
2. 前記水平駆動部は、水平走査期間の一部で前記映像信号に前記閾値補正動作用の固定電位を出力する
   ことを特徴とする請求項１に記載の表示装置。
3. 前記制御部は、前記閾値補正動作に先立って、前記保持容量の両端電圧が前記駆動トランジスタの閾値電圧以上となるように設定する、前記閾値補正動作用の準備動作を行なうように制御する
   ことを特徴とする請求項１に記載の表示装置。
4. 前記画素回路は、前記保持容量が前記駆動トランジスタの制御入力端と前記出力端との間に配され、前記駆動トランジスタ、前記サンプリングトランジスタ、および前記発光制御トランジスタの他に、前記保持容量の両端電圧が前記駆動トランジスタの閾値電圧以上となるように設定するための基準電位と前記駆動トランジスタの前記出力端との間に配されたスイッチトランジスタを有し、
   前記制御部は、前記閾値補正動作用の準備動作時に前記スイッチトランジスタを導通状態にする
   ことを特徴とする請求項３に記載の表示装置。
5. 前記制御部は、前記閾値補正動作の後、前記駆動トランジスタの移動度に対する補正分を前記保持容量に書き込まれる情報に加えるための移動度補正動作を行なうように制御する
   ことを特徴とする請求項１に記載の表示装置。
6. 前記制御部は、前記保持容量に前記信号電位に対応する情報が書き込まれた時点で前記サンプリングトランジスタを非導通状態にして前記駆動トランジスタの前記制御入力端への前記映像信号の供給を停止させ、当該駆動トランジスタの前記出力端の電位変動に前記制御入力端の電位が連動する動作を可能にする
   ことを特徴とする請求項１に記載の表示装置。
7. 駆動電流を生成する駆動トランジスタ、前記駆動トランジスタの出力端に接続された電気光学素子、映像信号の信号電位に応じた情報を保持する保持容量、前記信号電位に応じた情報を前記保持容量に書き込むサンプリングトランジスタ、前記駆動トランジスタの電源供給端と電源線との間に配され前記電気光学素子の発光期間を調整する発光制御トランジスタを具備し、前記保持容量に保持された情報に基づく駆動電流を前記駆動トランジスタで生成して前記電気光学素子に流すことで当該電気光学素子が発光する画素回路の駆動方法であって、
   前記制御部は、前記駆動トランジスタの閾値電圧に対応する電圧を前記保持容量に保持するための閾値補正動作用の固定電位が前記駆動トランジスタの制御入力端に供給されるように制御するとともに、前記閾値補正動作を時分割で複数回繰り返すことで、前記保持容量の両端電圧を前記駆動トランジスタの閾値電圧にする際に、複数回に亘る前記閾値補正動作の期間中は、前記固定電位の供給期間に、前記発光制御トランジスタと前記サンプリングトランジスタを連動して導通状態に切り替えて各回の前記閾値補正動作をするように制御する
   ことを特徴とする駆動方法。

Images