JP2008271503A - Reference current circuit - Google Patents
Reference current circuit Download PDFInfo
- Publication number
- JP2008271503A JP2008271503A JP2008016370A JP2008016370A JP2008271503A JP 2008271503 A JP2008271503 A JP 2008271503A JP 2008016370 A JP2008016370 A JP 2008016370A JP 2008016370 A JP2008016370 A JP 2008016370A JP 2008271503 A JP2008271503 A JP 2008271503A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- reference current
- resistor
- amplifier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
Abstract
Description
本発明は、アナログ回路に供給するバイアス電流を発生する参照電流回路に関する。 The present invention relates to a reference current circuit that generates a bias current to be supplied to an analog circuit.
図4は、従来の参照電流回路の構成を示す図である。
参照電流回路400は、非反転増幅回路410と電流源回路120とを備えている。
非反転増幅回路410は、反転入力端子と非反転入力端子と出力端子とをもつ増幅回路OP40と、反転入力端子と接地端子とを結ぶ配線に挿設された抵抗R1と、出力端子と反転入力端子とを結ぶ配線に挿設された抵抗R2から構成されている。増幅回路OP40の非反転入力端子には、温度Tおよび電源電圧Vddに依存しない、すなわち温度補償された基準電圧VBGが入力される。
FIG. 4 is a diagram showing a configuration of a conventional reference current circuit.
The reference
The
電流源回路120は、一方の端子が増幅回路OP40の出力端子に接続された抵抗R3と、抵抗R3の他方の端子にコレクタとベースが接続されエミッタが接地されたトランジスタQ1と、トランジスタQ1のコレクタとベースに、ベースが接続されたトランジスタQ2から構成されている。
基準電圧VBGを出力する基準電圧回路500は、一般的には、バンドギャップレファレンス回路がよく使用され、その一例を図5に示す。基準電圧回路500は、増幅回路OP5の非反転入力端子と出力端子に接続された抵抗R1aと、エミッタが増幅回路OP5の非反転入力端子に接続され、ベースとコレクタが接地されたトランジスタQ1aと、増幅回路OP5の反転入力端子と出力端子の間に接続された抵抗R2aと、増幅回路OP5の反転入力端子とトランジスタQ2aのエミッタに接続された抵抗R3aと、ベースとコレクタが接地されたトランジスタQ2aから構成されている。
The
In general, a bandgap reference circuit is often used as the
以上のように構成された参照電流回路400について、温度依存性の少ない参照電流を発生する原理の概要を説明する。
非反転増幅回路410に対して次式が成り立つ。
An outline of the principle of generating a reference current with less temperature dependency for the reference
The following equation holds for the
また、電流源回路120に対して次式が成り立つ。
Further, the following equation holds for the
近年、半導体集積回路の分野では抵抗の微細化に伴い、抵抗値の温度依存性が極めて小さくなってきている。また各パラメータを調整するにしても、現実には調整できる範囲には限界がある。そのため上記従来の構成では、参照電流の温度依存性を少なくすることが困難になってきている。
本発明は上記従来の問題点を解決するもので、抵抗値の温度依存性が極めて小さな抵抗を用いた場合でも、参照電流の温度依存性を少なくすることができる参照電流回路を提供することを目的とする。
In recent years, in the field of semiconductor integrated circuits, with the miniaturization of resistance, the temperature dependence of the resistance value has become extremely small. Even if each parameter is adjusted, there is a limit to the range that can be actually adjusted. Therefore, in the conventional configuration, it is difficult to reduce the temperature dependence of the reference current.
The present invention solves the above-described conventional problems, and provides a reference current circuit that can reduce the temperature dependence of a reference current even when a resistance having a very small temperature dependence is used. Objective.
上記課題を解決するために、本発明に係る参照電流回路は、温度補償された基準電圧を受けて出力点に所定電圧を発生させる電圧発生回路と、 前記電圧発生回路の出力点に抵抗を介して接続された第1の半導体素子、および前記第1の半導体素子の端子間に生じる端子間電圧と同等の電圧を受けて当該電圧に対応する電流を流す第2の半導体素子から構成されたカレントミラーを含む電流源回路とを備え、前記電圧発生回路は、端子間電圧に関して前記第1の半導体素子と同等の温度特性をもつ第3の半導体素子を含み、かつ前記所定電圧が前記基準電圧に基づく温度補償された電圧成分と前記第3の半導体素子の端子間電圧に相当する電圧成分との和になるように回路構成されている。 In order to solve the above-described problem, a reference current circuit according to the present invention includes a voltage generation circuit that receives a temperature-compensated reference voltage and generates a predetermined voltage at an output point, and a resistor connected to the output point of the voltage generation circuit. And a second semiconductor element that receives a voltage equivalent to the inter-terminal voltage generated between the terminals of the first semiconductor element and causes a current corresponding to the voltage to flow. A current source circuit including a mirror, wherein the voltage generation circuit includes a third semiconductor element having a temperature characteristic equivalent to that of the first semiconductor element with respect to an inter-terminal voltage, and the predetermined voltage is set to the reference voltage. The circuit is configured to be the sum of the temperature compensated voltage component and the voltage component corresponding to the voltage across the terminals of the third semiconductor element.
上記構成によれば、抵抗値の温度依存性が極めて小さな抵抗を用いた場合でも、参照電流の温度依存性を少なくすることができる。 According to the above configuration, the temperature dependency of the reference current can be reduced even when a resistor having extremely small temperature dependency is used.
以下、本発明の実施の形態について、図面を参照しながら説明する。
(第1の実施の形態)
図1は、本発明の第1の実施形態に係わる参照電流回路の構成を示す図である。
参照電流回路100は、非反転増幅回路110と、非反転増幅回路110の出力を入力した電流源回路120とを備えている。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
(First embodiment)
FIG. 1 is a diagram showing a configuration of a reference current circuit according to the first embodiment of the present invention.
The reference
非反転増幅回路110は、反転入力端子と非反転入力端子と出力端子とをもつ増幅回路OP10と、反転入力端子と接地端子とを結ぶ配線に挿設された抵抗R1と、出力端子と反転入力端子とを結ぶ配線に挿設された抵抗R2および温度補償素子としてのトランジスタQ3とから構成されている。増幅回路OP10の非反転入力端子には、温度Tおよび電源電圧Vddに依存しない、すなわち温度補償された基準電圧VBGが入力される。
The
電流源回路120と基準電圧回路500は、従来の技術で説明した構成と同じであるので、説明を省略する。
次に、上記の通りに構成された第1の実施形態の参照電流回路100について、抵抗の温度係数がほぼ0の場合に、温度依存性の少ない参照電流を発生する原理の概要を説明する。
Since the
Next, for the reference
非反転増幅回路110に対して次式が成り立つ。
温度をTとすると、
The following equation holds for the
If the temperature is T,
また、電流源回路120に対して次式が成り立つ。
VBE3とVBE1とが同じ、もしくは、ほぼ同じであるとき、(1.4)式右辺第2項は、0とみなすことができる。
すなわち、
Further, the following equation holds for the
When VBE3 and VBE1 are the same or substantially the same, the second term on the right side of equation (1.4) can be regarded as zero.
That is,
ここで、抵抗について
(1.5)式の両辺を温度Tで偏微分すると、
したがって、図1に示した構成とすることにより、参照電流Iref1の温度依存性を少なくすることができる。
Where about resistance
When both sides of the formula (1.5) are partially differentiated by the temperature T,
Therefore, with the configuration shown in FIG. 1, the temperature dependence of the reference current Iref1 can be reduced.
以上のように、非反転増幅回路110の負帰還経路に、トランジスタQ1と同等の温度特性をもつトランジスタQ3を挿入することにより、トランジスタQ1の温度特性を打ち消すことができる。すなわち、参照電流Iref1の温度依存性を無くする、または、小さくすることができる。
なお、第1の実施形態の電流源回路120では、トランジスタQ1、Q2を用いているが、図6に示す電流源回路121のようにMOSトランジスタM1、M2を用いてもよい。この場合には、トランジスタQ3に代えて、MOSトランジスタM1と同等の温度特性をもつMOSトランジスタを用いるのが望ましい。
As described above, the temperature characteristic of the transistor Q1 can be canceled by inserting the transistor Q3 having the same temperature characteristic as that of the transistor Q1 into the negative feedback path of the
Although the transistors Q1 and Q2 are used in the
また、非反転増幅回路110に含まれるトランジスタQ3は、NPNバイポーラトランジスタを用いているが、PNPバイポーラトランジスタのダイオード接続やPN接合ダイオードでもよく、さらに、温度特性が似ている素子や回路であれば、特に限定されない。
(第2の実施の形態)
図2は、本発明の第2の実施形態に係わる参照電流回路の構成を示す図である。
The transistor Q3 included in the
(Second Embodiment)
FIG. 2 is a diagram showing a configuration of a reference current circuit according to the second embodiment of the present invention.
参照電流回路200は、温度補償回路210と、温度補償回路210の出力を入力したボルテージフォロワ220と、ボルテージフォロワ220の出力を入力した電流源回路120とを備える。
温度補償回路210は、エミッタに基準電圧VBGが入力され、コレクタとベースとが接続されたトランジスタQ4と、トランジスタQ4のコレクタおよびベースと電源端子との間に接続された抵抗R4から構成されている。
The reference
The
ボルテージフォロア220は、反転入力端子と非反転入力端子と出力端子とをもち、非反転入力端子にトランジスタQ4のコレクタとベースが接続され、反転入力端子と出力端子とが接続されている増幅回路OP20から構成されている。
電流源回路120と基準電圧回路500は、従来の技術で説明した構成と同じであるので、説明を省略する。
The
Since the
次に、上記の通りに構成された第2の実施形態の参照電流回路200について、抵抗の温度係数がほぼ0の場合に、温度依存性の少ない参照電流を発生する原理の概要を説明する。
温度補償回路210の出力電圧VTCは、
Next, for the reference
The output voltage VTC of the
VBE4とVBE1が同じ、もしくは、ほぼ同じであるとき、
When VBE4 and VBE1 are the same or almost the same,
また、(2.5)式の両辺を温度Tで偏微分すると、
Further, when both sides of the formula (2.5) are partially differentiated by the temperature T,
したがって、図2に示した構成とすることにより、参照電流Iref2の温度依存性を少なくすることができる。
Therefore, with the configuration shown in FIG. 2, the temperature dependence of the reference current Iref2 can be reduced.
以上のように、温度補償回路210に、トランジスタQ1と同等の温度特性をもつトランジスタQ4を用いることにより、トランジスタQ1の温度特性を打ち消すことができる。すなわち、参照電流Iref2の温度依存性を無くする、または、小さくすることができる。
なお、第2の実施形態の電流源回路120では、トランジスタQ1、Q2を用いているが、図6に示す電流源回路121のようにMOSトランジスタM1、M2を用いてもよい。この場合には、トランジスタQ4に代えて、MOSトランジスタM1と同等の温度特性をもつMOSトランジスタを用いるのが望ましい。
As described above, by using the transistor Q4 having the same temperature characteristic as that of the transistor Q1 in the
Although the transistors Q1 and Q2 are used in the
また、温度補償回路210に抵抗R4を用いているが、図7に示す温度補償回路211のように、ベースにバイアス電圧VBIASを入力したPNPバイポーラトランジスタを用いてもよく、また、温度補償回路210を図8に示すようにMOSトランジスタM3、M4に置換えた温度補償回路212としてもよい。
(第3の実施の形態)
図3は、本発明の第3の実施形態に係わる参照電流回路の構成を示す図である。
Although the resistor R4 is used in the
(Third embodiment)
FIG. 3 is a diagram showing a configuration of a reference current circuit according to the third embodiment of the present invention.
参照電流回路300は、温度補償回路210と、温度補償回路210の出力を入力した反転増幅回路320と、反転増幅回路320の出力を入力した反転増幅回路330と、反転増幅回路330の出力を入力した電流源回路120から構成されている。
温度補償回路210は、エミッタが接地され、ベースおよびコレクタが接続されたトランジスタQ4と、電源端子とトランジスタQ4のベースおよびコレクタに接続された抵抗R4から構成されている。
The reference
The
反転増幅回路320は、反転入力端子と非反転入力端子と出力端子とをもち、非反転入力端子が接地端子に接続されている増幅回路OP30と、反転入力端子と温度補償回路210の出力端子とを結ぶ配線に挿設された抵抗R6と、出力端子と反転入力端子とを結ぶ配線に挿設された抵抗R7とから構成されている。
反転増幅回路330は、反転入力端子と非反転入力端子と出力端子とをもち、非反転入力端子に基準電圧VBGが入力された増幅回路OP31と、反転入力端子と増幅回路OP30の出力端子とを結ぶ配線に挿設された抵抗R8と、出力端子と反転入力端子とを結ぶ配線に挿設された抵抗R9とから構成されている。
The inverting
The inverting
電流源回路120と基準電圧回路500は、従来の技術で説明した構成と同じであるので、説明を省略する。
次に、上記の通りに構成された第3の実施形態の参照電流回路300について、抵抗の温度係数がほぼ0の場合に、温度依存性の少ない参照電流を発生する原理の概要を説明する。
Since the
Next, for the reference
温度補償回路210の出力は、トランジスタQ4のベースとエミッタ間の電圧VBE4である。
次に、反転増幅回路320の出力電圧をV320とすると、
また、電流源回路120に対して、第1の実施形態と同様に、次式が成り立つ。
The output of the
Next, when the output voltage of the inverting
For the
VBE4とVBE1が同じ、もしくは、ほぼ同じであるとき、
また、(3.6)式の両辺を温度Tで偏微分すると、
したがって、図3に示した構成とすることにより、参照電流Iref3の温度依存性を少なくすることができる。
When VBE4 and VBE1 are the same or almost the same,
In addition, when both sides of the equation (3.6) are partially differentiated by the temperature T,
Therefore, with the configuration shown in FIG. 3, the temperature dependence of the reference current Iref3 can be reduced.
以上のように、温度補償回路210に、トランジスタQ1と同等の温度特性をもつトランジスタQ4を用いることにより、トランジスタQ1の温度特性を打ち消すことができる。すなわち、参照電流Iref3の温度依存性を無くする、または、小さくすることができる。
なお、上記の説明では、抵抗値をR=R6=R7=R8=R9としたが、R6=R9とR7=R8との場合でもよい。
As described above, by using the transistor Q4 having the same temperature characteristic as that of the transistor Q1 in the
In the above description, the resistance value is R = R6 = R7 = R8 = R9, but it may be the case where R6 = R9 and R7 = R8.
また、第3の実施の形態の電流源回路120では、トランジスタQ1、Q2を用いているが、図6に示す電流源回路121のようにMOSトランジスタM1、M2を用いてもよい。この場合には、トランジスタQ4に代えて、MOSトランジスタM1と同等の温度特性をもつMOSトランジスタを用いるのが望ましい。
また、温度補償回路210に抵抗R4を用いているが、図7に示す温度補償回路211のように、ベースにバイアス電圧VBIASを入力したPNPバイポーラトランジスタを用いてもよく、また、温度補償回路210を図8に示すようにMOSトランジスタM3、M4に置換えた温度補償回路212としてもよい。
In the
Although the resistor R4 is used in the
また、反転増幅回路320の非反転入力端子と接地端子との間に抵抗を接続してもよい。
以上、本発明の実施形態について詳細に説明したが、本発明は上記実施形態に限られない。第1の実施形態における反転増幅回路110、第2の実施形態における温度補償回路210およびボルテージフォロワ220、第3の実施形態における温度補償回路210および反転増幅回路320、330は、いずれも出力電圧Voutが「Vout=α×VBG+VBE」の関係式を満たす電圧発生回路とみなすことができる。このような関係式を満たす電圧発生回路であれば、どのような回路構成であっても上記実施形態と同様の効果を得ることができる。なおαは温度依存性が極めて小さな任意の係数であり、VBEは電流源回路120に含まれる半導体素子と同等の温度特性をもつ半導体素子の端子間電圧である。ここで半導体素子とは、ダイオード接続されたバイポーラトランジスタ、PN接合ダイオードあるいはダイオード接続されたMOSトランジスタを意味する。また端子間電圧とは、例えばバイポーラトランジスタの場合、ベースエミッタ間電圧(ダイオード接続されているため、コレクタエミッタ間電圧とも言える)を意味する。
Further, a resistor may be connected between the non-inverting input terminal of the inverting
As mentioned above, although embodiment of this invention was described in detail, this invention is not limited to the said embodiment. The inverting
本発明の参照電流回路は、アナログ回路を内蔵した半導体集積回路等に有用である。 The reference current circuit of the present invention is useful for a semiconductor integrated circuit or the like incorporating an analog circuit.
100、200、300、400 参照電流回路
110 温度補償素子を備えた非反転増幅回路
120、121 電流源回路
210、211、212 温度補償回路
220 ボルテージフォロア
320、330 反転増幅回路
410 非反転増幅回路
500 基準電圧回路
OP5、OP10、OP20、OP30、OP31、OP40 増幅回路
R1、R2、R3、R4、R6、R7、R8、R9 抵抗
Q1、Q2、Q3、Q4、Q5、Q1a、Q2a バイポーラトランジスタ
M1、M2、M3、M4 MOSトランジスタ
Vdd 電源電圧
Vss 接地
VBG 基準電圧回路の出力電圧
VBE、VBE1、VBE3、VBE4 トランジスタのベース・エミッタ間電圧
VT MOSトランジスタのゲート・ソース間電圧
VBIAS バイアス電圧
Vout1 温度補償素子を備えた非反転増幅回路の出力電圧
Vout2 ボルテージフォロアの出力電圧
Vout3 反転増幅回路の出力電圧
Vout4 非反転増幅回路の出力電圧
Iref1、Iref2、Iref3、Iref4 参照電流
100, 200, 300, 400 Reference
Claims (16)
前記電圧発生回路の出力点に抵抗を介して接続された第1の半導体素子、および前記第1の半導体素子の端子間に生じる端子間電圧と同等の電圧を受けて当該電圧に対応する電流を流す第2の半導体素子から構成されたカレントミラーを含む電流源回路とを備え、
前記電圧発生回路は、端子間電圧に関して前記第1の半導体素子と同等の温度特性をもつ第3の半導体素子を含み、かつ前記所定電圧が前記基準電圧に基づく温度補償された電圧成分と前記第3の半導体素子の端子間電圧に相当する電圧成分との和になるように回路構成されていること
を特徴とする参照電流回路。 A voltage generating circuit for receiving a temperature compensated reference voltage and generating a predetermined voltage at an output point;
A first semiconductor element connected to the output point of the voltage generation circuit via a resistor, and a voltage corresponding to the voltage between terminals generated between the terminals of the first semiconductor element, and receiving a current corresponding to the voltage A current source circuit including a current mirror composed of a second semiconductor element that flows;
The voltage generation circuit includes a third semiconductor element having a temperature characteristic equivalent to that of the first semiconductor element with respect to an inter-terminal voltage, and the predetermined voltage is a temperature-compensated voltage component based on the reference voltage and the first voltage 3. A reference current circuit, characterized in that the circuit is configured so as to be a sum of a voltage component corresponding to a voltage between terminals of the semiconductor element 3.
を特徴とする請求項1に記載の参照電流回路。 The reference current circuit according to claim 1, wherein the voltage generation circuit includes a non-inverting amplifier circuit in which the third semiconductor element is inserted in a feedback path.
前記増幅回路の非反転入力端子に前記基準電圧が入力され、前記増幅回路の出力端子の電圧が前記所定電圧として出力され、前記増幅回路の反転入力端子と接地端子とを結ぶ第1の配線に前記第1の抵抗が挿設され、前記増幅回路の出力端子と前記増幅回路の反転入力端子とを結ぶ第2の配線に前記第2の抵抗が挿設され、前記第3の半導体素子が前記第2の配線に挿設されるように回路構成されていること
を特徴とする請求項1に記載の参照電流回路。 The voltage generation circuit further includes an amplifier circuit having an inverting input terminal, a non-inverting input terminal, and an output terminal, and first and second resistors,
The reference voltage is input to the non-inverting input terminal of the amplifier circuit, the voltage of the output terminal of the amplifier circuit is output as the predetermined voltage, and the first wiring that connects the inverting input terminal of the amplifier circuit and the ground terminal The first resistor is inserted, the second resistor is inserted in a second wiring connecting the output terminal of the amplifier circuit and the inverting input terminal of the amplifier circuit, and the third semiconductor element is The reference current circuit according to claim 1, wherein the circuit is configured to be inserted into the second wiring.
を特徴とする請求項3に記載の参照電流回路。 The reference current circuit according to claim 3, wherein each of the first and third semiconductor elements is a diode-connected bipolar transistor.
を特徴とする請求項3に記載の参照電流回路。 The reference current circuit according to claim 3, wherein each of the first and third semiconductor elements is a PN junction diode.
を特徴とする請求項3に記載の参照電流回路。 The reference current circuit according to claim 3, wherein each of the first and third semiconductor elements is a diode-connected MOS transistor.
電源端子と前記ボルテージフォロワの入力点とを結ぶ配線に前記抵抗が挿設され、前記基準電圧の入力点と前記ボルテージフォロワの入力点とを結ぶ配線に前記第3の半導体素子が挿設され、前記ボルテージフォロワの出力点の電圧が前記所定電圧として出力されるように回路構成されていること
を特徴とする請求項1に記載の参照電流回路。 The voltage generation circuit further includes a voltage follower and a resistor,
The resistor is inserted in a wiring connecting a power supply terminal and an input point of the voltage follower, and the third semiconductor element is inserted in a wiring connecting the input point of the reference voltage and the input point of the voltage follower, The reference current circuit according to claim 1, wherein the reference current circuit is configured so that a voltage at an output point of the voltage follower is output as the predetermined voltage.
を特徴とする請求項7に記載の参照電流回路。 The reference current circuit according to claim 7, wherein each of the first and third semiconductor elements is a diode-connected bipolar transistor.
を特徴とする請求項7に記載の参照電流回路。 The reference current circuit according to claim 7, wherein each of the first and third semiconductor elements is a PN junction diode.
を特徴とする請求項7に記載の参照電流回路。 The reference current circuit according to claim 7, wherein each of the first and third semiconductor elements is a diode-connected MOS transistor.
を特徴とする請求項7に記載の参照電流回路。 The reference current circuit according to claim 7, wherein the resistor is a bipolar transistor having a bias voltage input to a base or a MOS transistor having a bias voltage input to a gate.
電源端子から接地端子までを結ぶ配線に前記抵抗および前記第3の半導体素子がこの順に挿設され、前記配線における前記抵抗および前記第3の半導体素子の中間点の電圧が前記第1の反転増幅回路に入力され、前記第1の反転増幅回路の出力電圧が前記第2の反転増幅回路に入力され、前記第2の反転増幅回路の出力電圧が前記所定電圧として出力され、前記第1の反転増幅回路の非反転入力端子に接地電圧が入力され、前記第2の反転増幅回路の非反転入力端子に前記基準電圧が入力されるように回路構成されていること
を特徴とする請求項1に記載の参照電流回路。 The voltage generation circuit further includes first and second inverting amplifier circuits and a resistor,
The resistor and the third semiconductor element are inserted in this order in the wiring connecting the power supply terminal to the ground terminal, and the voltage at the intermediate point of the resistance and the third semiconductor element in the wiring is the first inversion amplification. Input to the circuit, the output voltage of the first inverting amplifier circuit is input to the second inverting amplifier circuit, the output voltage of the second inverting amplifier circuit is output as the predetermined voltage, and the first inversion 2. The circuit configuration according to claim 1, wherein a ground voltage is input to a non-inverting input terminal of the amplifier circuit, and the reference voltage is input to a non-inverting input terminal of the second inverting amplifier circuit. The reference current circuit described.
を特徴とする請求項12に記載の参照電流回路。 The reference current circuit according to claim 12, wherein each of the first and third semiconductor elements is a diode-connected bipolar transistor.
を特徴とする請求項12に記載の参照電流回路。 The reference current circuit according to claim 12, wherein each of the first and third semiconductor elements is a PN junction diode.
を特徴とする請求項12に記載の参照電流回路。 The reference current circuit according to claim 12, wherein each of the first and third semiconductor elements is a diode-connected MOS transistor.
を特徴とする請求項12に記載の参照電流回路。 The reference current circuit according to claim 12, wherein the resistor is a bipolar transistor having a bias voltage input to a base or a MOS transistor having a bias voltage input to a gate.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008016370A JP2008271503A (en) | 2007-03-26 | 2008-01-28 | Reference current circuit |
US12/055,784 US7847534B2 (en) | 2007-03-26 | 2008-03-26 | Reference current circuit |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007078510 | 2007-03-26 | ||
JP2008016370A JP2008271503A (en) | 2007-03-26 | 2008-01-28 | Reference current circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008271503A true JP2008271503A (en) | 2008-11-06 |
Family
ID=39995723
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008016370A Pending JP2008271503A (en) | 2007-03-26 | 2008-01-28 | Reference current circuit |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2008271503A (en) |
CN (1) | CN101276227A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3546956A1 (en) * | 2018-03-29 | 2019-10-02 | AMS Sensors UK Limited | Circuit for measuring a resistance |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102684459B (en) * | 2012-05-22 | 2014-07-16 | 大连连顺电子有限公司 | Reference voltage current circuit with ultra-low temperature sensitivity and switch power supply using same |
CN103823501B (en) * | 2012-11-19 | 2016-08-17 | 上海华虹宏力半导体制造有限公司 | The circuit that the temperature coefficient of reference current is compensated |
CN104007777B (en) * | 2013-02-27 | 2016-06-15 | 中兴通讯股份有限公司 | A kind of current source generator |
US10539973B1 (en) * | 2018-12-17 | 2020-01-21 | Micron Technology, Inc. | Low-voltage bias generator based on high-voltage supply |
CN116225142B (en) * | 2023-05-06 | 2023-07-21 | 上海灵动微电子股份有限公司 | Non-resistance band gap reference voltage source, reference voltage generating method and integrated circuit |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05108181A (en) * | 1991-10-18 | 1993-04-30 | Nec Corp | Non-linear temperature compensation circuit |
JPH06177665A (en) * | 1992-08-12 | 1994-06-24 | Sgs Thomson Microelectron Sa | Circuit for pulling-up of integrated- circuit input to prescribed state |
JP2001326569A (en) * | 2000-05-16 | 2001-11-22 | Toshiba Corp | Led driving circuit and optical transmission module |
JP2006269981A (en) * | 2005-03-25 | 2006-10-05 | Toshiba Corp | Optical semiconductor light-emitting element driver circuit |
JP2006295373A (en) * | 2005-04-07 | 2006-10-26 | Sony Corp | Voltage-generating circuit, gain control circuit, and transmitting apparatus |
-
2008
- 2008-01-28 JP JP2008016370A patent/JP2008271503A/en active Pending
- 2008-03-25 CN CNA2008100845464A patent/CN101276227A/en active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05108181A (en) * | 1991-10-18 | 1993-04-30 | Nec Corp | Non-linear temperature compensation circuit |
JPH06177665A (en) * | 1992-08-12 | 1994-06-24 | Sgs Thomson Microelectron Sa | Circuit for pulling-up of integrated- circuit input to prescribed state |
JP2001326569A (en) * | 2000-05-16 | 2001-11-22 | Toshiba Corp | Led driving circuit and optical transmission module |
JP2006269981A (en) * | 2005-03-25 | 2006-10-05 | Toshiba Corp | Optical semiconductor light-emitting element driver circuit |
JP2006295373A (en) * | 2005-04-07 | 2006-10-26 | Sony Corp | Voltage-generating circuit, gain control circuit, and transmitting apparatus |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3546956A1 (en) * | 2018-03-29 | 2019-10-02 | AMS Sensors UK Limited | Circuit for measuring a resistance |
WO2019185347A1 (en) * | 2018-03-29 | 2019-10-03 | Ams Sensors Uk Limited | Circuit for measuring a resistance |
US11789054B2 (en) | 2018-03-29 | 2023-10-17 | Ams Sensors Uk Limited | Circuit for measuring a resistance |
Also Published As
Publication number | Publication date |
---|---|
CN101276227A (en) | 2008-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4817825B2 (en) | Reference voltage generator | |
US7495505B2 (en) | Low supply voltage band-gap reference circuit and negative temperature coefficient current generation unit thereof and method for supplying band-gap reference current | |
US7224210B2 (en) | Voltage reference generator circuit subtracting CTAT current from PTAT current | |
US6987416B2 (en) | Low-voltage curvature-compensated bandgap reference | |
JP4616281B2 (en) | Low offset band gap voltage reference | |
KR101829416B1 (en) | Compensated bandgap | |
US7166994B2 (en) | Bandgap reference circuits | |
US10296026B2 (en) | Low noise reference voltage generator and load regulator | |
JP5085238B2 (en) | Reference voltage circuit | |
US20040155700A1 (en) | CMOS bandgap reference with low voltage operation | |
JP2008108009A (en) | Reference voltage generation circuit | |
US20080061865A1 (en) | Apparatus and method for providing a temperature dependent output signal | |
US10684637B2 (en) | Bandgap reference voltage generating circuit with temperature correction at range of high/low temperature | |
JP2007305010A (en) | Reference voltage generation circuit | |
JP2008271503A (en) | Reference current circuit | |
US10379567B2 (en) | Bandgap reference circuitry | |
US7944272B2 (en) | Constant current circuit | |
US8446141B1 (en) | Bandgap curvature correction circuit for compensating temperature dependent bandgap reference signal | |
US7629785B1 (en) | Circuit and method supporting a one-volt bandgap architecture | |
JP2013200767A (en) | Band gap reference circuit | |
US7436245B2 (en) | Variable sub-bandgap reference voltage generator | |
JP2021125091A (en) | Reference voltage circuit | |
US6771055B1 (en) | Bandgap using lateral PNPs | |
US9727074B1 (en) | Bandgap reference circuit and method therefor | |
US7847534B2 (en) | Reference current circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100805 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110708 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110809 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111206 |