Nothing Special   »   [go: up one dir, main page]

JP2008241833A - Electrooptical device, active matrix substrate, and electronic apparatus - Google Patents

Electrooptical device, active matrix substrate, and electronic apparatus Download PDF

Info

Publication number
JP2008241833A
JP2008241833A JP2007078759A JP2007078759A JP2008241833A JP 2008241833 A JP2008241833 A JP 2008241833A JP 2007078759 A JP2007078759 A JP 2007078759A JP 2007078759 A JP2007078759 A JP 2007078759A JP 2008241833 A JP2008241833 A JP 2008241833A
Authority
JP
Japan
Prior art keywords
circuit
shift register
image data
electro
latch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007078759A
Other languages
Japanese (ja)
Other versions
JP2008241833A5 (en
Inventor
Masaya Watanabe
賢哉 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2007078759A priority Critical patent/JP2008241833A/en
Publication of JP2008241833A publication Critical patent/JP2008241833A/en
Publication of JP2008241833A5 publication Critical patent/JP2008241833A5/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0876Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes

Landscapes

  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To reduce size of an electrooptical device in an X-direction by eliminating the need for a Y driver in the electrooptical device. <P>SOLUTION: A longitudinal shift register 200 and a latch circuit 300 are provided for each column. Once image data of one picture are stored in transfer unit circuits (register) RY of respective stages of the longitudinal shift register, a latch pulse (YSFT) is made active to latch the image data held in the transfer unit circuits (RY) of the respective stages in a latch element circuit (RL) in parallel. Image data in a Y-direction shift register (200) can be scrolled up and down, circulated, or scrolled laterally. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、電気光学装置、アクティブマトリクス基板および電子機器に関する。   The present invention relates to an electro-optical device, an active matrix substrate, and an electronic apparatus.

電気光学装置(液晶装置、EL装置等の表示装置を含む。ここでは液晶装置とする)は、複数の走査線と、複数のデータ線と、走査線の各々とデータ線の各々によって選択される画素がマトリクス状に配置された画素アレイと、を含んで構成される。走査線はYドライバによって駆動され、データ線はXドライバによって駆動される。   An electro-optical device (including a display device such as a liquid crystal device and an EL device, here a liquid crystal device) is selected by a plurality of scanning lines, a plurality of data lines, each of the scanning lines, and each of the data lines. And a pixel array in which pixels are arranged in a matrix. The scanning line is driven by a Y driver, and the data line is driven by an X driver.

液晶表示パネルの横縦比(アスペクト比)は概ね4:3であるが、ワイド画面の液晶表示パネルでは、16:9となる場合がある(特許文献1参照)。   A liquid crystal display panel has an aspect ratio (aspect ratio) of approximately 4: 3, but a wide screen liquid crystal display panel may be 16: 9 (see Patent Document 1).

また、1画素に2つのメモリ(フリップフロップ)を備えた液晶装置が提案されている(特許文献2参照)。ただし、この液晶装置も、XドライバとYドライバを備え、走査線とデータ線によって画素が選択される。
特開2004−118217号公報 特開2000−148065号公報
A liquid crystal device provided with two memories (flip-flops) per pixel has been proposed (see Patent Document 2). However, this liquid crystal device also includes an X driver and a Y driver, and a pixel is selected by a scanning line and a data line.
JP 2004-118217 A JP 2000-148065 A

ワイド画面液晶装置のように、画面が横長の(X方向に長い)形状になると、走査線長が長くなる。その長い走査線を高速に駆動するためには、Yドライバを左側および右側に配置する構成としなければならない。   When the screen has a horizontally long shape (long in the X direction) like a wide screen liquid crystal device, the scanning line length becomes long. In order to drive the long scanning line at high speed, the Y driver must be arranged on the left side and the right side.

しかし、この場合には、Yドライバを左右に配置することから、さらに横に長い形状となり、しかもYドライバの占有面積が大きいことから、表示パネルのサイズが大型化することは否めない。   However, in this case, since the Y driver is arranged on the left and right, the shape is further elongated horizontally, and the area occupied by the Y driver is large, and thus the size of the display panel cannot be denied.

本発明はこのような考察に基づいてなされたものであり、その目的の一つは、電気光学装置においてYドライバを不要とし、電気光学装置のX方向のサイズの縮小を可能とすることにある。   The present invention has been made based on such considerations, and one of its purposes is to eliminate the need for a Y driver in the electro-optical device and to reduce the size of the electro-optical device in the X direction. .

(1)本発明の電気光学装置の一態様では、X方向に沿って配置されたXドライバと、前記Xドライバ)から供給される画像データを前記X方向と直交するY方向に転送するための、複数段の転送単位回路が従属接続されて構成されるY方向シフトレジスタと、前記Y方向シフトレジスタの各段の前記転送単位回路に対応して設けられた、前記各段の転送単位回路に保持されている前記画像データの各々をパラレルにラッチする複数のラッチ要素回路を含むラッチ回路と、を有し、前記Y方向シフトレジスタを構成する1段の前記転送単位回路と、前記1段の転送単位回路に対応して設けられた前記ラッチ要素回路と、によって1つの画素回路が構成される。   (1) According to one aspect of the electro-optical device of the present invention, image data supplied from an X driver arranged along the X direction and the X driver is transferred in the Y direction orthogonal to the X direction. A Y-direction shift register configured by cascade-connecting a plurality of stages of transfer unit circuits, and a transfer unit circuit of each stage provided corresponding to the transfer unit circuit of each stage of the Y-direction shift register. A latch circuit including a plurality of latch element circuits for latching each of the held image data in parallel, and the one-stage transfer unit circuit constituting the Y-direction shift register; One pixel circuit is constituted by the latch element circuit provided corresponding to the transfer unit circuit.

Xドライバから出力される画像データをデータ線方向(Y方向)に配列されたY方向シフトレジスタによって順次、転送し、1画面分の画像が完成した時点で、各画素の画像データをラッチ要素回路にパラレルにラッチ(記憶)する。シフトレジスタを用いたデータ転送と、ラッチ要素回路へのパラレルラッチとによって各画素のデータを更新するという、面順次駆動を基本とした新規な画像表示方式が採用される。従来のように、走査線とデータ線によって画素を特定してその画素にデータを書込む必要がないため、Yドライバが不要となる。この場合、例えば、反射型液晶装置であれば、反射電極の下には空きスペースが存在するため、その空きスペースにY方向シフトレジスタやラッチ要素回路を構成するトランジスタを配置すれば、画素アレイの占有面積は特に増大しない。   Image data output from the X driver is sequentially transferred by a Y-direction shift register arranged in the data line direction (Y direction). When an image for one screen is completed, the image data of each pixel is latched. Are latched (stored) in parallel. A new image display method based on frame sequential driving, in which data of each pixel is updated by data transfer using a shift register and parallel latch to a latch element circuit, is employed. Unlike the prior art, it is not necessary to specify a pixel by scanning lines and data lines and write data into the pixel, so that a Y driver is not necessary. In this case, for example, in the case of a reflective liquid crystal device, there is an empty space under the reflective electrode. Therefore, if a transistor constituting a Y-direction shift register or a latch element circuit is arranged in the empty space, the pixel array The occupied area is not particularly increased.

(2)本発明の電気光学装置の他の態様では、前記Y方向シフトレジスタを構成する奇数段の前記転送単位回路は、第1の転送クロックによって駆動され、偶数段の前記転送単位回路は、前記第1の転送クロックとは逆相の第2の転送クロックによって駆動され、前記ラッチ回路を構成する各段の前記ラッチ要素回路には、前記各段の転送単位回路に保持されている前記画像データの各々をパラレルにラッチするためのラッチパルスが入力され、前記第1および第2の転送クロック、ならびに前記ラッチパルスは、前記Xドライバ側に配置された、または、前記Y方向シフトレジスタを挟んで前記Xドライバの反対側に配置されたクロック回路により生成される。   (2) In another aspect of the electro-optical device of the present invention, the odd-numbered transfer unit circuits constituting the Y-direction shift register are driven by a first transfer clock, and the even-numbered transfer unit circuits are: The image that is driven by a second transfer clock having a phase opposite to that of the first transfer clock and is held in the transfer unit circuit of each stage is included in the latch element circuit of each stage constituting the latch circuit. A latch pulse for latching each of the data in parallel is input, and the first and second transfer clocks and the latch pulse are arranged on the X driver side or sandwich the Y-direction shift register. And generated by a clock circuit arranged on the opposite side of the X driver.

Y方向シフトレジスタに供給される転送クロック、ならびに、ラッチ要素回路に供給されるラッチクロックはクロック回路によって生成され、そのクロック回路は、Xドライバ側あるいは、画素アレイを挟んでXドライバとは反対側に配置される点を明らかとしたものである。すなわち、Y方向(縦方向)側にクロック回路が配置されるのであり、X方向(横方向)には配置されないため、電気光学装置のX方向(横方向)のサイズは増大しない。   The transfer clock supplied to the Y-direction shift register and the latch clock supplied to the latch element circuit are generated by the clock circuit. The clock circuit is on the X driver side or on the opposite side of the X driver across the pixel array. It is clarified that it is arranged in That is, since the clock circuit is arranged on the Y direction (vertical direction) side and not arranged in the X direction (horizontal direction), the size of the electro-optical device in the X direction (horizontal direction) does not increase.

(3)本発明の電気光学装置の他の態様では、前記Y方向シフトレジスタの出力端から出力される前記画像データを、前記Y方向シフトレジスタの入力端に戻すための帰還経路と、前記Xドライバから供給される前記画像データまたは前記帰還経路を経由して戻される前記画像データを選択的に前記Y方向シフトレジスタの前記入力端に供給するセレクタと、を有する。   (3) In another aspect of the electro-optical device of the present invention, a feedback path for returning the image data output from the output end of the Y-direction shift register to the input end of the Y-direction shift register, and the X A selector that selectively supplies the image data supplied from the driver or the image data returned via the feedback path to the input terminal of the Y-direction shift register.

Y方向シフトレジスタの入力端と出力端とを接続する経路を設けることによって、電気光学装置内で、画像データを循環させることが可能となる。例えば、スクリーンセーバーでは、特定の画像をY方向(縦方向)に循環させるニーズがあり、このようなニーズに対応する機能として有用である。従来の電気光学装置であれば、ホストコンピュータが縦スクロールする画像を常に更新する(新たに画素データを書込む)ことが必要であったが、本態様の場合、既に書込まれた画像データを、電気光学装置内で自発的に縦にスクロールできるため、ホストコンピュータの負担が生じない。   By providing a path for connecting the input end and the output end of the Y-direction shift register, it is possible to circulate image data in the electro-optical device. For example, a screen saver has a need to circulate a specific image in the Y direction (vertical direction), and is useful as a function corresponding to such a need. In the case of a conventional electro-optical device, it is necessary for the host computer to constantly update the vertically scrolling image (newly write pixel data). In addition, since the vertical scrolling can be performed spontaneously in the electro-optical device, the host computer is not burdened.

(4)本発明の電気光学装置の他の態様では、前記Y方向シフトレジスタは転送方向切換制御信号によって、前記画像データの転送方向が切換えられる双方向シフトレジスタである。   (4) In another aspect of the electro-optical device of the invention, the Y-direction shift register is a bidirectional shift register in which the transfer direction of the image data is switched by a transfer direction switching control signal.

Y方向シフトレジスタとして、双方向シフトレジスタ(転送方向切換え制御信号によって転送方向を切換えることができるシフトレジスタ)を用いることによって、画像を下から上にスクロールすること、ならびに、上から下にスクロールすることの双方が可能となる。   By using a bidirectional shift register (a shift register that can switch the transfer direction by a transfer direction switching control signal) as the Y-direction shift register, the image is scrolled from the bottom to the top, and the image is scrolled from the top to the bottom. Both are possible.

(5)本発明の電気光学装置の他の態様では、さらに、m列n行目(mおよびnは1以上の自然数)の画素回路を構成する前記ラッチ要素回路に保持されている前記画像データを、前記X方向に隣接する(m+1)列n行目の前記画素回路を構成する前記ラッチ要素回路に転送するX方向シフトレジスタを有する。   (5) In another aspect of the electro-optical device of the present invention, the image data held in the latch element circuit constituting the pixel circuit of m columns and n rows (m and n are natural numbers of 1 or more). Is transferred to the latch element circuit constituting the pixel circuit in the (m + 1) -th column and the n-th row adjacent in the X direction.

X方向(横方向)シフトレジスタを設けることによって、画像データをX方向(横方向)にもスクロールすることが可能となる。   By providing an X direction (horizontal direction) shift register, it is possible to scroll image data also in the X direction (horizontal direction).

(6)本発明の電気光学装置の他の態様では、m列n行目(mおよびnは1以上の自然数)の画素回路を構成する前記ラッチ要素回路に保持されている前記画像データを、隣接する(m+1)列n行目の前記画素回路を構成する前記ラッチ要素回路に伝達するためのデータ伝達経路と、前記(m+1)列n行目の前記画素回路を構成する前記転送単位回路ならびに前記ラッチ要素回路の間に設けられた、前記(m+1)列n行目の前記画素回路を構成する前記転送単位回路からの前記画像データまたは前記データ伝達経路を経由して前記m列n行目の画素回路を構成する前記ラッチ要素回路から供給される前記画像データを、選択的に前記(m+1)列n行目の前記画素回路を構成する前記ラッチ要素回路に供給するセレクタと、を有し、前記セレクタによって、前記データ伝達経路を経由した前記画像データが選択されるとき、前記前記m行n列目の画素回路を構成する前記ラッチ要素回路と、前記(m+1)行n列目の画素回路を構成する前記ラッチ要素回路とが従属接続された、前記画像データを前記X方向に転送するためのX方向シフトレジスタが構成され、前記m行n列目の画素回路を構成する前記ラッチ要素回路および前記(m+1)行n列目の画素回路を構成する前記ラッチ要素回路の各々に、互いに逆相の転送クロックが入力されることによって、前記画像データが前記X方向に転送される。   (6) In another aspect of the electro-optical device of the present invention, the image data held in the latch element circuit constituting the pixel circuit of m columns and n rows (m and n are natural numbers of 1 or more), A data transmission path for transmitting to the latch element circuit that constitutes the pixel circuit of the (m + 1) th column and the nth row; the transfer unit circuit that constitutes the pixel circuit of the (m + 1) th column and the nth row; The m-th column and the n-th row through the image data or the data transmission path from the transfer unit circuit constituting the pixel circuit of the (m + 1) -th column and the n-th row provided between the latch element circuits. A selector for selectively supplying the image data supplied from the latch element circuit constituting the pixel circuit of the pixel circuit to the latch element circuit constituting the pixel circuit of the (m + 1) th column and the nth row. ,in front When the image data via the data transmission path is selected by the selector, the latch element circuit constituting the pixel circuit of the m-th row and the n-th column and the pixel circuit of the (m + 1) -th row and the n-th column An X-direction shift register configured to transfer the image data in the X direction, the latch element circuit configuring the m-th row and the n-th pixel circuit, The image data is transferred in the X direction by inputting transfer clocks having opposite phases to each of the latch element circuits constituting the pixel circuit of the (m + 1) th row and the nth column.

画像データをX方向(横方向)にシフトするためのX方向シフトレジスタを、X方向に隣接する画素回路に含まれるラッチ要素回路を連結することによって作成する点を明らかとしたものである。X方向(横方向)シフトレジスタは、隣接する画素のラッチ要素回路間を結ぶデータ伝達経路と、各画素に設けられたセレクタを含んで構成され、セレクタによって横方向転送モードが選択されたときに、X方向シフトレジスタがアクティブとなって画像データのX方向(横方向)転送が可能となる。各画素に設けられるセレクタは、Y方向(縦方向)シフトレジスタからの画像データをパラレルにラッチするモードと、各画素に保持されている画像データを、X方向に隣接する画素に転送する(横方向転送)モードと、を選択するために設けられている。セレクタを用いて各画素のラッチ要素回路同士を適宜、連結することによって、新たな回路要素の追加をすることなく、X方向シフトレジスタを構築することができる。そして、隣接するラッチ要素回路の各々に、互いに逆相の転送クロックが入力されることによって、画像データがX方向に一段ずつ転送される。
したがって、電気光学装置の画素アレイのサイズを増大させることなく、画像データの自発的な縦方向スクロールおよび横方向スクロールを自在に行うことが可能となる。
It is clarified that an X-direction shift register for shifting image data in the X direction (lateral direction) is created by connecting latch element circuits included in pixel circuits adjacent in the X direction. The X-direction (horizontal direction) shift register includes a data transmission path that connects between latch element circuits of adjacent pixels and a selector provided in each pixel, and when the horizontal transfer mode is selected by the selector. The X direction shift register becomes active, and image data can be transferred in the X direction (horizontal direction). The selector provided in each pixel transfers the image data from the Y-direction (vertical direction) shift register in parallel and the image data held in each pixel to the adjacent pixels in the X direction (horizontal). Direction transfer) mode. By appropriately connecting the latch element circuits of each pixel using a selector, an X-direction shift register can be constructed without adding new circuit elements. Then, by inputting transfer clocks having opposite phases to each of the adjacent latch element circuits, the image data is transferred one step at a time in the X direction.
Therefore, spontaneous vertical scrolling and horizontal scrolling of image data can be freely performed without increasing the size of the pixel array of the electro-optical device.

(7)本発明の電気光学装置の他の態様では、前記電気光学装置は、反射型液晶装置である。   (7) In another aspect of the electro-optical device of the invention, the electro-optical device is a reflective liquid crystal device.

反射型液晶装置であれば、反射電極の下には空きスペースが存在するため、その空きスペースにY方向シフトレジスタやラッチ要素回路を構成するトランジスタを配置すれば、画素アレイの占有面積は特に増大しない。但し、これに限定されるものではなく、若干の画素アレイサイズの増大が許容されるのであれば、透過型液晶装置にも本発明の適用が可能である。   In the case of a reflective liquid crystal device, there is an empty space under the reflective electrode. Therefore, if the transistors constituting the Y-direction shift register and the latch element circuit are arranged in the empty space, the area occupied by the pixel array is particularly increased. do not do. However, the present invention is not limited to this, and the present invention can be applied to a transmissive liquid crystal device as long as a slight increase in the pixel array size is allowed.

(8)本発明のアクティブマトリクス基板の一態様では、X方向に沿って配置されたXドライバと、前記Xドライバから供給される画像データを前記X方向と直交するY方向に転送するための、複数段の転送単位回路が従属接続されて構成されるY方向シフトレジスタと、前記Y方向シフトレジスタの各段の前記転送単位回路に対応して設けられた、前記各段の転送単位回路に保持されている前記画像データの各々をパラレルにラッチする複数のラッチ要素回路を含むラッチ回路と、前記Y方向シフトレジスタの駆動クロックならびに前記複数のラッチ要素回路に前記画像データをパラレルにラッチするためのラッチパルスを生成する、前記Xドライバ側に配置された、または、前記Y方向シフトレジスタを挟んで前記Xドライバの反対側に配置されたクロック回路と、を有する。   (8) In one aspect of the active matrix substrate of the present invention, an X driver arranged along the X direction, and image data supplied from the X driver are transferred in the Y direction orthogonal to the X direction. A Y-direction shift register configured by cascade-connecting transfer unit circuits of a plurality of stages, and held in the transfer unit circuit of each stage provided corresponding to the transfer unit circuit of each stage of the Y-direction shift register A latch circuit including a plurality of latch element circuits for latching each of the image data in parallel, a drive clock for the Y-direction shift register, and a latch circuit for latching the image data in the plurality of latch element circuits Generates a latch pulse, arranged on the X driver side, or on the opposite side of the X driver across the Y-direction shift register It has a location clock circuit.

これにより、シフトレジスタを用いたデータ転送と、ラッチ要素回路へのパラレルラッチとによって各画素のデータを更新するという、面順次駆動を基本とした新規な画像表示方式が採用されたアクティブマトリクス基板が得られる。   As a result, an active matrix substrate adopting a new image display method based on frame sequential driving, in which data of each pixel is updated by data transfer using a shift register and parallel latch to a latch element circuit, can get.

(9)本発明のアクティブマトリクス基板の一態様では、さらに、m列n行目(mおよびnは1以上の自然数)の画素回路を構成する前記ラッチ要素回路に保持されている前記画像データを、前記X方向において隣接する(m+1)列n行目の前記画素回路を構成する前記ラッチ要素回路に転送するX方向シフトレジスタを有する。   (9) In one aspect of the active matrix substrate of the present invention, the image data held in the latch element circuit constituting the pixel circuit of m columns and n rows (m and n are natural numbers of 1 or more) are further stored. And an X-direction shift register for transferring to the latch element circuit constituting the pixel circuit in the (m + 1) -th column and the n-th row adjacent in the X-direction.

X方向(横方向)シフトレジスタを設けることによって、画像データをX方向(横方向)にもスクロールすることが可能となる。   By providing an X direction (horizontal direction) shift register, it is possible to scroll image data also in the X direction (horizontal direction).

(10)本発明の電子機器は、本発明の電気光学装置を搭載する。   (10) The electronic apparatus of the present invention is equipped with the electro-optical device of the present invention.

本発明の電気光学装置は、Yドライバが不要でありX方向(横方向)のサイズの縮小が可能である。よって、本発明の電気光学装置を搭載することによって、電子機器(携帯端末、コンピュータ端末、反射型プロジェクタ等)の小型化が実現される。また、画像の縦方向スクール(画像循環を含む)や横方向スクロールも可能となるため、例えば、電子書籍の1ページを上下や左右に必要量だけスクロールして、見易い表示を形成するというような利用が可能である。また、例えば、顔の画像を表示しておき、一部のデータ(一部の列データや行データ)のみをスクロールすることによって、モンタージュ写真の手法を実現することもでき、このような手法は、例えば、携帯端末ゲーム等に応用が可能である。したがって、電子機器の多機能化、高機能化、表示機能の多様化が達成され、かつ、電子機器の利便性も向上する。   The electro-optical device according to the present invention does not require a Y driver and can reduce the size in the X direction (lateral direction). Therefore, by mounting the electro-optical device of the present invention, it is possible to reduce the size of electronic devices (such as portable terminals, computer terminals, and reflective projectors). In addition, since vertical schooling (including image circulation) and horizontal scrolling of images are possible, for example, one page of an electronic book is scrolled up or down or left and right by a necessary amount to form an easy-to-read display. It can be used. In addition, for example, a montage photo technique can be realized by displaying a face image and scrolling only a part of data (partial column data or row data). For example, it can be applied to a portable terminal game. Therefore, the multifunctionality, high functionality, and diversification of display functions of the electronic device are achieved, and the convenience of the electronic device is improved.

このように本発明によれば、電気光学装置においてYドライバが不要となり、電気光学装置のX方向のサイズを縮小することができる。さらに、電気光学装置における画像データの縦方向スクロールや横方向スクロールが可能となる。また、電子機器の多機能化、高機能化、表示機能の多様化が達成され、かつ、電子機器の利便性も向上する。   As described above, according to the present invention, the Y driver is unnecessary in the electro-optical device, and the size of the electro-optical device in the X direction can be reduced. Further, it is possible to scroll the image data in the vertical direction and the horizontal direction in the electro-optical device. In addition, multi-functionality, high functionality, and diversification of display functions of the electronic device are achieved, and convenience of the electronic device is improved.

次に、本発明の実施形態について、図面を参照して説明する。なお、以下に説明する本実施形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成のすべてが、本発明の解決手段として必須であるとは限らない。     Next, embodiments of the present invention will be described with reference to the drawings. Note that the present embodiment described below does not unduly limit the contents of the present invention described in the claims, and all the configurations described in the present embodiment are as means for solving the present invention. It is not always essential.

(第1の実施形態)
(液晶装置の全体構成)
図1は、本発明の電気光学装置の一例(反射型液晶装置)の全体構成を示す図である。図示されるように、この反射型液晶装置(以下、単に液晶装置という)100は、X:Yが16:9のワイド画面をもつ表示装置である。
(First embodiment)
(Overall configuration of liquid crystal device)
FIG. 1 is a diagram showing an overall configuration of an example (reflection type liquid crystal device) of an electro-optical device according to the present invention. As shown in the figure, the reflective liquid crystal device (hereinafter simply referred to as a liquid crystal device) 100 is a display device having a wide screen with X: Y of 16: 9.

液晶装置100は、従来装置のようなYドライバを有さず、したがって走査線も存在しない。   The liquid crystal device 100 does not have a Y driver like the conventional device, and therefore there is no scanning line.

その代わりに、液晶装置100は、画素アレイ部120において、Y方向(縦方向)シフトレジスタ200と、Y方向シフトレジスタ200を構成する各段の転送単位回路(図面ではレジスタと表記している)RYに保持されている画像データを、パラレルにラッチするラッチ回路300と、を有している。図1では、便宜上,1列のY方向シフトレジスタ200と1列のラッチ回路300のみが描かれているが、実際は、複数列のY方向シフトレジスタ200と複数列のラッチ回路300が設けられる。   Instead, in the pixel array unit 120, the liquid crystal device 100 includes a Y-direction (vertical direction) shift register 200 and a transfer unit circuit of each stage constituting the Y-direction shift register 200 (denoted as a register in the drawing). And a latch circuit 300 that latches the image data held in RY in parallel. In FIG. 1, for convenience, only one column of the Y-direction shift register 200 and one column of the latch circuit 300 are illustrated, but actually, a plurality of columns of the Y-direction shift register 200 and a plurality of columns of latch circuits 300 are provided.

Y方向シフトレジスタ200は、複数段の転送単位回路(レジスタ)RYをY方向に従属接続して構成される。ラッチ回路300は、各段の転送単位回路(レジスタ)RYに対応して設けられた、複数のラッチ要素回路(単位ラッチ回路)RLを含んで構成される。各ラッチ要素回路(単位ラッチ回路)RLには、液晶素子LCが接続される。   The Y-direction shift register 200 is configured by connecting a plurality of stages of transfer unit circuits (registers) RY in the Y direction. The latch circuit 300 includes a plurality of latch element circuits (unit latch circuits) RL provided corresponding to the transfer unit circuits (registers) RY at each stage. A liquid crystal element LC is connected to each latch element circuit (unit latch circuit) RL.

Y方向シフトレジスタ(200)を構成する各段の転送単位回路(レジスタ)RYと、その転送単位回路(レジスタ)RYに対応して配置されたラッチ要素回路(単位ラッチ回路)RLと、によって1画素(1画素回路:図中、点線で囲まれて示される)Gが構成される。画素(画素回路)Gはマトリクス状に配置され、これによって画素アレイ110が構成される。   A transfer unit circuit (register) RY at each stage constituting the Y-direction shift register (200) and a latch element circuit (unit latch circuit) RL arranged corresponding to the transfer unit circuit (register) RY are 1 A pixel (one pixel circuit: shown surrounded by a dotted line in the figure) G is formed. Pixels (pixel circuits) G are arranged in a matrix, thereby forming a pixel array 110.

また、液晶装置100には、外部接続端子としてのパッドP1〜Pnが設けられている。このパッド(P1〜Pn)には、例えば、ホストコンピュータから画像データや制御信号が入力される。   The liquid crystal device 100 is provided with pads P1 to Pn as external connection terminals. For example, image data and control signals are input to the pads (P1 to Pn) from a host computer.

また、パッド(P1〜Pn)の近傍に、Xドライバ110が設けられる。このXドライバ110は、パッド(P1〜Pn)を経由してホストコンピュータから入力される画像データ(VDATA)を水平方向(X方向)に転送すると共に、画像データ(VDATA)を各列のY方向シフトレジスタ200に供給する。   An X driver 110 is provided in the vicinity of the pads (P1 to Pn). The X driver 110 transfers image data (VDATA) input from the host computer via the pads (P1 to Pn) in the horizontal direction (X direction) and transfers the image data (VDATA) in the Y direction of each column. This is supplied to the shift register 200.

また、画素アレイを挟んでXドライバ110の反対側には、クロック回路130が配置される。クロック回路130は、空きスペースがあれば、Xドライバ110側に配置することもできる。なお、図1の液晶装置100では、X方向(横方向)のサイズの縮小をめざしているため、クロック回路130を、液晶装置100の左辺または右辺に沿って配置するレイアウトは採用しないのが望ましい(但し、これに限定されるものではない)。   A clock circuit 130 is disposed on the opposite side of the X driver 110 across the pixel array. If there is an empty space, the clock circuit 130 can be arranged on the X driver 110 side. 1 aims at reducing the size in the X direction (lateral direction), it is preferable not to employ a layout in which the clock circuit 130 is arranged along the left side or the right side of the liquid crystal device 100. (However, it is not limited to this).

クロック回路130は、2相の転送クロック(YCLK,/YCLK)を生成し、その転送クロック(YCLK,/YCLK)を、Y方向シフトレジスタ200の各段の転送単位回路(レジスタ)RYに供給する。また、クロック回路130は、ラッチパルス(YSFT)を生成し、そのラッチパルス(YSFT)をラッチ回路300の各段のラッチ要素回路(単位ラッチ回路)RLに供給する。なお、ラッチパルス(YSFT)は、Y方向シフトレジスタ200を構成する各段の転送単位回路(図面ではレジスタと表記している)RYに保持されている画像データを、ラッチ回路200にパラレルにラッチするためのクロックである。   The clock circuit 130 generates two-phase transfer clocks (YCLK, / YCLK) and supplies the transfer clocks (YCLK, / YCLK) to the transfer unit circuits (registers) RY at each stage of the Y-direction shift register 200. . The clock circuit 130 generates a latch pulse (YSFT) and supplies the latch pulse (YSFT) to the latch element circuit (unit latch circuit) RL of each stage of the latch circuit 300. Note that the latch pulse (YSFT) latches the image data held in the transfer unit circuits (represented as registers in the drawing) RY of each stage constituting the Y-direction shift register 200 in parallel in the latch circuit 200. It is a clock to do.

図1の液晶装置は、横長のワイド画面の液晶装置であるにもかかわらず、左右にYドライバが存在せず、したがって、液晶装置100の小型化が達成される。   Although the liquid crystal device of FIG. 1 is a horizontally wide wide screen liquid crystal device, there are no Y drivers on the left and right, and thus the liquid crystal device 100 can be reduced in size.

また、反射型液晶装置の場合、反射電極の下には空きスペースが存在するため、その空きスペースに、Y方向シフトレジスタ200やラッチ回路300を構成するトランジスタを配置すれば、画素アレイ120の占有面積は特に増大しない。   In the case of a reflective liquid crystal device, an empty space exists under the reflective electrode. Therefore, if the transistors constituting the Y-direction shift register 200 and the latch circuit 300 are arranged in the empty space, the pixel array 120 is occupied. The area is not particularly increased.

また、クロック回路130を、Xドライバ110側あるいは、画素アレイ110を挟んでXドライバ110とは反対側に配置することによって、X方向(横方向)にクロック回路130が存在しなくなり、液晶装置100のX方向(横方向)のサイズは増大しないという利点がある。   Further, by arranging the clock circuit 130 on the X driver 110 side or on the opposite side of the X driver 110 with the pixel array 110 in between, the clock circuit 130 does not exist in the X direction (lateral direction), and the liquid crystal device 100. There is an advantage that the size in the X direction (lateral direction) does not increase.

(Y方向シフトレジスタとラッチ回路の具体的な内部回路構成)
図2は、Y方向シフトレジスタとラッチ回路の要部の、具体的な内部回路構成を示す回路図である。図2において、図1と共通する部分には共通の参照符号を付してある。
(Specific internal circuit configuration of Y-direction shift register and latch circuit)
FIG. 2 is a circuit diagram showing a specific internal circuit configuration of main parts of the Y-direction shift register and the latch circuit. In FIG. 2, the same reference numerals are given to the portions common to FIG.

図2において、RYm1,RYm2は各々、Y方向シフトレジスタ200を構成する、m列1行目ならびにm列2行目の転送単位回路(レジスタ)である。RLm1,RLm2は各々、ラッチ回路300を構成する、m列1行目ならびにm列2行目のラッチ要素回路(単位ラッチ回路)である。   In FIG. 2, RYm1 and RYm2 are transfer unit circuits (registers) in the m-th column first row and the m-th column second row, respectively, constituting the Y-direction shift register 200. RLm1 and RLm2 are latch element circuits (unit latch circuits) in the m-th column, the first row and the m-column, the second row, respectively, which constitute the latch circuit 300.

RYm1とRLm1が一組となってm列1行目の画素(G)が構成される。同様に、RYm2とRLm1が一組となってm列2行目の画素(G)が構成される。   A set of RYm1 and RLm1 constitutes a pixel (G) in the m-th column and the first row. Similarly, RYm2 and RLm1 form a set to form a pixel (G) in the m-th column and the second row.

RYm1,RYm2,RLm1,RLm2はどれも、同じ構成をしている。以下、RYm1を例にとって、その構成と動作を具体的に説明する。なお、RYm2の構成と動作は、RYm1と同様であるため、説明は省略する。   RYm1, RYm2, RLm1, and RLm2 all have the same configuration. Hereinafter, taking RYm1 as an example, its configuration and operation will be specifically described. Note that the configuration and operation of RYm2 are the same as those of RYm1, and a description thereof will be omitted.

m列1行目の転送単位RYm1は、トランスファースイッチとしてのNMOSトランジスタ(M1)と、フリップフロップを構成する2段のインバータ(INV1,INV2)およびスイッチ素子としてのPMOSトランジスタ(M2)と、によって構成される。   The transfer unit RYm1 in the m-th column and the first row is configured by an NMOS transistor (M1) as a transfer switch, a two-stage inverter (INV1, INV2) constituting a flip-flop, and a PMOS transistor (M2) as a switch element. Is done.

NMOSトランジスタ(M1)およびPMOSトランジスタ(M2)は、共に転送クロック(YCLK)によってオン/オフが制御される。NMOSトランジスタ(M1)およびPMOSトランジスタ(M2)は相補的に(交互に)オン状態となる。   Both the NMOS transistor (M1) and the PMOS transistor (M2) are on / off controlled by the transfer clock (YCLK). The NMOS transistor (M1) and the PMOS transistor (M2) are turned on complementarily (alternately).

m列1行目の転送単位回路RYm1では、まず、トランスファースイッチとしてのNMOSトランジスタ(M1)によって画像データがシフトされ(太い矢印で示される動作(1))、次に、シフトされた画像データがフリップフロップによってラッチされる(太い矢印で示される動作(2))。   In the transfer unit circuit RYm1 in the m-th column and the first row, first, the image data is shifted by the NMOS transistor (M1) as the transfer switch (operation (1) indicated by a thick arrow), and then the shifted image data is transferred. Latched by the flip-flop (operation (2) indicated by a thick arrow).

Y方向シフトレジスタ200を構成するトランジスタ構成としてCMOS構成(NMOSトランジスタM1とPMOSトランジスタM2からなる構成)を採用しているのは、画像データ“1”(=VDD)を転送するときの、電圧レベルの低下を防止するためである。すなわち、NMOSトランジスタは、ゲートにVDDが印加されたときにオンする。この状態で転送データ“1”(=VDD)がシフトされると、ゲートとドレインが同電位(=VDD)となって、ゲートとドレインが等価的にショートされた状態となり、NMOSトランジスタ(M1)は飽和してMOSダイオードとして機能する。よって、転送される画像データ“1”(=VDD)は、NMOSトランジスタ(M1)を通過すると(VDD−vth:vthはNMOSトランジスタM1の閾値電圧)となり、若干低下する。このことは転送データの電圧を安定化させる観点からは好ましくない。   The CMOS configuration (configuration consisting of NMOS transistor M1 and PMOS transistor M2) is adopted as the transistor configuration constituting the Y-direction shift register 200 because the voltage level when transferring image data “1” (= VDD) is used. This is for the purpose of preventing the decrease of the above. That is, the NMOS transistor is turned on when VDD is applied to the gate. When the transfer data “1” (= VDD) is shifted in this state, the gate and the drain become the same potential (= VDD), and the gate and the drain are equivalently short-circuited, and the NMOS transistor (M1). Is saturated and functions as a MOS diode. Therefore, when the transferred image data “1” (= VDD) passes through the NMOS transistor (M1) (VDD−vth: vth is a threshold voltage of the NMOS transistor M1), it is slightly reduced. This is not preferable from the viewpoint of stabilizing the voltage of the transfer data.

しかし、フリップフロップを構成するトランジスタはPMOSトランジスタ(M2)であるため(ゲートが接地レベルのときにオンする)、画像データ“1”(=VDD)を転送するときでも、非飽和であり、MOSダイオードを構成せず、非常に抵抗値が小さい線形の抵抗として機能する。   However, since the transistor constituting the flip-flop is the PMOS transistor (M2) (turned on when the gate is at the ground level), it is not saturated even when transferring the image data “1” (= VDD). It does not constitute a diode and functions as a linear resistor having a very small resistance value.

NMOSトランジスタ(M1)を通過した(VDD−vth)の電圧は、レベルシフタとして機能する2段のインバータ(INN1,INV2)でVDD電位に回復され、そのVDD電位が、PMOSトランジスタ(M2)を経由して電圧低下することなく正帰還されることから、正規電圧VDDによる画像データ“1”の記憶が実現される。これによって、転送データの電圧の安定化が図られる。よって、素子の微細化や高速化がさらに促進されたとしても、転送データが誤って反転する誤動作が生じる心配がない。   The voltage of (VDD−vth) that has passed through the NMOS transistor (M1) is recovered to the VDD potential by the two-stage inverters (INN1, INV2) functioning as a level shifter, and the VDD potential passes through the PMOS transistor (M2). Therefore, the image data “1” can be stored by the normal voltage VDD. As a result, the voltage of the transfer data is stabilized. Therefore, even if the miniaturization and speeding-up of the element are further promoted, there is no fear of causing a malfunction in which the transfer data is erroneously inverted.

次に、RLm1(RLm2も同様)の構成と動作について説明する。ラッチ回路300を構成する、m列1行目のラッチ要素回路(単位ラッチ回路)RLm1は、トランスファースイッチとしてのNMOSトランジスタ(M3)と、フリップフロップを構成する2段のインバータ(INV3,INV4)およびスイッチ素子としてのPMOSトランジスタ(M4)と、によって構成される。   Next, the configuration and operation of RLm1 (same for RLm2) will be described. The latch element circuit (unit latch circuit) RLm1 in the m-th column and the first row constituting the latch circuit 300 includes an NMOS transistor (M3) as a transfer switch, two-stage inverters (INV3 and INV4) constituting a flip-flop, and And a PMOS transistor (M4) as a switch element.

NMOSトランジスタ(M3)およびPMOSトランジスタ(M4)は、共にラッチクロック(YSFT)によってオン/オフが制御される。NMOSトランジスタ(M3)およびPMOSトランジスタ(M4)は相補的に(交互に)オン状態となる。   Both the NMOS transistor (M3) and the PMOS transistor (M4) are controlled to be turned on / off by a latch clock (YSFT). The NMOS transistor (M3) and the PMOS transistor (M4) are turned on complementarily (alternately).

m列1行目のラッチ要素回路(単位ラッチ回路)RLm1では、まず、トランスファースイッチとしてのNMOSトランジスタ(M2)によって画像データがシフトされ(太い矢印で示される動作(3))、次に、シフトされた画像データがフリップフロップによってラッチされる(太い矢印で示される動作(4))。そして、ラッチされた電圧が液晶素子(LC)に印加されて画像表示がなされる。   In the latch element circuit (unit latch circuit) RLm1 in the m-th column and the first row, first, the image data is shifted by the NMOS transistor (M2) as the transfer switch (operation (3) indicated by a thick arrow), and then the shift is performed. The image data thus obtained is latched by the flip-flop (operation (4) indicated by a thick arrow). Then, the latched voltage is applied to the liquid crystal element (LC) to display an image.

(画像データのY方向スクロール)
図3は、画像データをY方向にスクロール可能とした場合の、液晶装置の要部の回路構成を示す回路図である。図3において、前掲の図面と共通する部分には同じ参照符号を付してある。
(Scroll Y direction of image data)
FIG. 3 is a circuit diagram showing a circuit configuration of a main part of the liquid crystal device when image data can be scrolled in the Y direction. In FIG. 3, the same reference numerals are given to the portions common to the above-mentioned drawings.

図3では、m列1行目の画素回路〜m列4行目の画素回路が示されている。図3の上側に示されるように、バッファDRm1は、転送クロック(YCLKm)を第1ゲート線K1に供給する。同様に、バッファDRm2は、転送クロック(/YCLKm)を第2ゲート線K1に供給する。また、バッファDRm3は、ラッチクロック(YSFTm)を第3ゲート線K3に供給する。   FIG. 3 shows the pixel circuit in the m-th column and the first row to the pixel circuit in the m-th column and the fourth row. As shown in the upper side of FIG. 3, the buffer DRm1 supplies a transfer clock (YCLKm) to the first gate line K1. Similarly, the buffer DRm2 supplies the transfer clock (/ YCLKm) to the second gate line K1. The buffer DRm3 supplies the latch clock (YSFTm) to the third gate line K3.

また、図3の下側に示されるように、Xドライバ110は、横方向転送用の転送単位回路RXmをX方向(横方向)に従属接続して構成されるシフトレジスタを含む。転送単位回路RXmは、NMOSトランジスタ(M10)と、PMOSトランジスタ(M20)と、2段のインバータ(INV1,INNV2)と、により構成される。また、DQ1mは画像データ(VDATA)を入力するためのバッファである。DQm2は転送クロック(/XCLK)を入力するためのバッファである。DQm3は転送クロック(XCLK)を入力するためのバッファである。   3, the X driver 110 includes a shift register configured by cascade-connecting transfer unit circuits RXm for horizontal transfer in the X direction (horizontal direction). The transfer unit circuit RXm includes an NMOS transistor (M10), a PMOS transistor (M20), and two-stage inverters (INV1, INNV2). DQ1m is a buffer for inputting image data (VDATA). DQm2 is a buffer for inputting a transfer clock (/ XCLK). DQm3 is a buffer for inputting a transfer clock (XCLK).

図3において注目すべき点は、Y方向シフトレジスタ200の出力端(OUT1)から出力される画像データ(VDATA)を、入力端(IN1)に戻すための帰還経路LPが設けられている点、ならびに、Y方向シフトレジスタ200の入力端(IN1)に入力する画像データを選択するためのセレクタ105(NMOSトランジスタからなるスイッチMS1,スイッチMS2を含む)が設けられている点である。   In FIG. 3, it should be noted that a feedback path LP is provided for returning the image data (VDATA) output from the output terminal (OUT1) of the Y-direction shift register 200 to the input terminal (IN1). In addition, a selector 105 (including switches MS1 and MS2 including NMOS transistors) for selecting image data to be input to the input terminal (IN1) of the Y-direction shift register 200 is provided.

セレクタ105を構成するスイッチ(MS1)のオン/オフは、制御信号(A)によって制御される。スイッチ(MS2)のオン/オフは、制御信号(B)によって制御される。スイッチ(MS1)がオンすると、Y方向シフトレジスタ200の出力端(OUT1)から帰還される画像データ(VDATA:図中、太線の矢印で示される)が入力端(IN1)に与えられる。   On / off of the switch (MS1) constituting the selector 105 is controlled by a control signal (A). On / off of the switch (MS2) is controlled by the control signal (B). When the switch (MS1) is turned on, image data (VDATA: indicated by a bold arrow in the figure) fed back from the output terminal (OUT1) of the Y-direction shift register 200 is given to the input terminal (IN1).

一方、スイッチMS2がオンすると、Xドライバ110からの画像データ(VDATA)が入力端(IN1)に与えられる。   On the other hand, when the switch MS2 is turned on, the image data (VDATA) from the X driver 110 is given to the input terminal (IN1).

このように、Y方向シフトレジスタ200の入力端(OUT1)と出力端(IN1)とを接続する経路(LP)を適宜、構築可能とすることによって、液晶装置100内で、画像データ(VDATA)を、自発的に循環させることが可能となる。   As described above, by making it possible to appropriately construct a path (LP) that connects the input terminal (OUT1) and the output terminal (IN1) of the Y-direction shift register 200, image data (VDATA) is generated in the liquid crystal device 100. Can be circulated spontaneously.

例えば、スクリーンセーバーでは、特定の画像をY方向(縦方向)に循環させるニーズがあり、このようなニーズに対応する機能として有用である。従来の液晶装置であれば、ホストコンピュータが縦スクロールする画像を常に更新する(新たに画素データを書込む)ことが必要であったが、図3の液晶装置の場合、既に書込まれた画像データを、液晶装置内で自発的に縦にスクロールできるため、ホストコンピュータの負担が生じないという利点がある。   For example, a screen saver has a need to circulate a specific image in the Y direction (vertical direction), and is useful as a function corresponding to such a need. In the case of the conventional liquid crystal device, it is necessary for the host computer to constantly update the vertically scrolling image (newly write pixel data). However, in the case of the liquid crystal device of FIG. Since the data can be scrolled vertically in the liquid crystal device, there is an advantage that a burden on the host computer does not occur.

(双方向シフトレジスタを用いた回路構成)
図4は、Y方向シフトレジスタとして、双方向シフトレジスタを用いた例を示す回路図である。
(Circuit configuration using a bidirectional shift register)
FIG. 4 is a circuit diagram showing an example in which a bidirectional shift register is used as the Y-direction shift register.

Y方向シフトレジスタ200は、画像データ(VDATA)の転送方向を切換えることが可能な双方向シフトレジスタで構成される。双方向シフトレジスタは、転送切換え制御信号(図4では不図示)によって、画像データ(VDATA)の転送方向を切換えることができる。   The Y-direction shift register 200 is composed of a bidirectional shift register that can switch the transfer direction of image data (VDATA). The bidirectional shift register can switch the transfer direction of image data (VDATA) by a transfer switching control signal (not shown in FIG. 4).

すなわち、図4の液晶装置では、黒の太線の矢印(DK1)で示すように、画像データを出力端(OUT1)から入力端(IN1)に戻すことができ、また、白の太線の矢印(DK2)で示すように、画像データを、入力端(IN1)から出力端(OUT1)に戻すことができる。   That is, in the liquid crystal device shown in FIG. 4, as indicated by the thick black arrow (DK1), the image data can be returned from the output terminal (OUT1) to the input terminal (IN1), and the white thick arrow ( As indicated by DK2), the image data can be returned from the input end (IN1) to the output end (OUT1).

これによって、画像を下から上にスクロールすること、ならびに、上から下にスクロールすることの双方が可能となる。したがって、表示の多様性が増大し、従来にない斬新な画像表示が可能となる。   This allows both scrolling the image from bottom to top and scrolling from top to bottom. Accordingly, the variety of display is increased, and an unprecedented and novel image display is possible.

なお、双方向シフトレジスタの具体的な回路構成と基本的な動作については、後に詳述する。   The specific circuit configuration and basic operation of the bidirectional shift register will be described in detail later.

(X方向シフトレジスタによる画像データの横方向スクロール)
本実施形形態では、X方向(横方向)シフトレジスタを設けることによって、画像データをX方向(横方向)にもスクロール可能とする態様について説明する。すなわち、ラッチ回路300を構成するラッチ要素回路(RL)同士を連結することによって、画像データをX方向(横方向)に転送するためのX方向シフトレジスタを構築することができる。
(Horizontal scrolling of image data by X direction shift register)
In the present embodiment, a mode in which image data can be scrolled in the X direction (horizontal direction) by providing an X direction (horizontal direction) shift register will be described. That is, by connecting the latch element circuits (RL) constituting the latch circuit 300, an X-direction shift register for transferring image data in the X direction (horizontal direction) can be constructed.

図5は、X方向シフトレジスタによって画像データをX方向にもスクロールできる液晶装置の構成の概要を示す図である。図5において、前掲の図と共通する部分には同じ参照符号を付してある。   FIG. 5 is a diagram showing an outline of a configuration of a liquid crystal device capable of scrolling image data in the X direction by the X direction shift register. In FIG. 5, the same reference numerals are given to the portions common to the above-mentioned drawings.

図5では、m列n行目の画素(画素回路)Gmnと、隣接する(m+1)列n行目の画素(画素回路)G(m+1)nに着目する。図示されるように、m列n行目の画素(Gmn)に含まれるラッチ要素回路(RLmn)と、(m+1)列n行目のラッチ要素回路(RL(m+1)n)とは、画像データの伝達経路(LX)によって接続され、かつ、その画像データ伝達経路(LX)には、セレクタ205(m+1)が介在している。   In FIG. 5, attention is paid to the pixel (pixel circuit) Gmn in the m-th column and the n-th row and the adjacent pixel (pixel circuit) G (m + 1) n in the (m + 1) -th column and the n-th row. As illustrated, the latch element circuit (RLmn) included in the pixel (Gmn) in the m-th column and the n-th row and the latch element circuit (RL (m + 1) n) in the (m + 1) -th column and the n-th row include image data. And a selector 205 (m + 1) is interposed in the image data transmission path (LX).

セレクタ205(m+1)は、(m+1)列n行目の画素(G(m+1)n)における転送単位回路(レジスタ)RY(m+1)と、ラッチ要素回路(RL(m+1)n)との間に設けられている。   The selector 205 (m + 1) is arranged between the transfer unit circuit (register) RY (m + 1) and the latch element circuit (RL (m + 1) n) in the pixel (G (m + 1) n) in the (m + 1) column nth row. Is provided.

このセレクタ205(m+1)は、転送単位回路(レジスタ)RY(m+1)からの画像データ、あるいは、伝達経路(LX)を経由してシフトされてくる画像データのいずれかを選択して、ラッチ要素回路(RL(m+1)n)に供給する働きをする。   The selector 205 (m + 1) selects either the image data from the transfer unit circuit (register) RY (m + 1) or the image data shifted via the transmission path (LX), and latches it. It serves to supply the circuit (RL (m + 1) n).

セレクタ205(m+1)が、伝達経路(LX)を経由してシフトされてくる画像データを通過させるモードとなったときに、画像データをX方向に転送するX方向シフトレジスタ230が構築される。   When the selector 205 (m + 1) is in a mode for passing the image data shifted via the transmission path (LX), the X-direction shift register 230 for transferring the image data in the X direction is constructed.

そして、前段のラッチ要素回路(RLmn)には、第1の転送クロック(図5では不図示)が供給され、次段のラッチ要素回路(RL(m+1)n)には、第1の転送クロックとは逆相の第2の転送クロック(図5では不図示)が供給される。これによって、前段のラッチ要素回路(RLmn)から次段のラッチ要素回路(RL(m+1)n)に、画像データが転送される。   A first transfer clock (not shown in FIG. 5) is supplied to the previous latch element circuit (RLmn), and a first transfer clock is supplied to the next latch element circuit (RL (m + 1) n). A second transfer clock (not shown in FIG. 5) having a phase opposite to that of is supplied. As a result, the image data is transferred from the latch element circuit (RLmn) at the previous stage to the latch element circuit (RL (m + 1) n) at the next stage.

以上の説明では、m列の画素と(m+1)列の画素について説明したが、以下同様に、隣接する画素のラッチ要素回路同士を画像データ伝達経路で接続し、セレクタをアクティブとすることによって、画像データを横方向に転送するためのX方向シフトレジスタ230が構築される。そして、奇数列のラッチ要素回路と偶数列のラッチ要素回路の各々に、2相の転送クロックの各々を入力して駆動することによって、画像データを1段ずつシフトすることができる。   In the above description, the m columns of pixels and the (m + 1) columns of pixels have been described. Similarly, the latch element circuits of adjacent pixels are connected by an image data transmission path, and the selector is activated. An X-direction shift register 230 for transferring image data in the horizontal direction is constructed. Then, by inputting and driving each of the two-phase transfer clocks to each of the odd-numbered latch element circuits and the even-numbered latch element circuits, the image data can be shifted one stage at a time.

図6は、X方向シフトレジスタによって画像データをX方向にもスクロールできる液晶装置の具体的な回路構成を示す回路図である。図6において、前掲の図と共通する部分には同じ参照符号を付してある。   FIG. 6 is a circuit diagram showing a specific circuit configuration of a liquid crystal device capable of scrolling image data in the X direction by the X direction shift register. In FIG. 6, the same reference numerals are given to the portions common to the above-mentioned drawings.

図6の左側には、m列系の画素(m列1行目の画素(Gm1)〜m列4行目の画素(Gm4))が記載されている。また、図6の右側には、(m+1)列系の画素(m+1)列1行目の画素(G(m+1)1)〜(m+1)列4行目の画素(G(m+1)4))が記載されている。   On the left side of FIG. 6, m-column-type pixels (m-column first row pixel (Gm1) to m-column fourth row pixel (Gm4)) are described. Further, on the right side of FIG. 6, (m + 1) column-related pixel (m + 1) column first row pixel (G (m + 1) 1) to (m + 1) column fourth row pixel (G (m + 1) 4)) Is described.

図5に示されるセレクタ205(205(m),205(m+1))は、図6では、2つのスイッチ(NMOSトランジスタ)ST1,ST2によって構成されている。スイッチST1のオン/オフは制御信号Aで駆動され、スイッチST2のオン/オフは、逆相の制御信号Bによって駆動される。   The selector 205 (205 (m), 205 (m + 1)) shown in FIG. 5 includes two switches (NMOS transistors) ST1 and ST2 in FIG. The on / off of the switch ST1 is driven by the control signal A, and the on / off of the switch ST2 is driven by the control signal B having a reverse phase.

図6において、LX1は、RLm1とRL(m+1)1とを結ぶ画像データ伝達経路であり、LX2は、RLm2とRL(m+1)2とを結ぶ画像データ伝達経路であり、LX3、RLm3とRL(m+1)3とを結ぶ画像データ伝達経路であり、LX4は、RLm4とRL(m+1)4とを結ぶ画像データ伝達経路である。   In FIG. 6, LX1 is an image data transmission path connecting RLm1 and RL (m + 1) 1, and LX2 is an image data transmission path connecting RLm2 and RL (m + 1) 2, and LX3, RLm3 and RL ( m + 1) 3 and LX4 is an image data transmission path connecting RLm4 and RL (m + 1) 4.

また、図6において注目すべき点は、図6の上側において、セレクタ(400m,400(m+1))が設けられている点である。これらのセレクタ(400m,400(m+1)は、各列のラッチ要素回路(RL)に、ラッチパルス(YSFT)、または、X方向転送パルス(YCLK,/YCLKのいずれか)を選択的に供給するために設けられている。   Also, what should be noted in FIG. 6 is that selectors (400m, 400 (m + 1)) are provided on the upper side of FIG. These selectors (400m, 400 (m + 1) selectively supply a latch pulse (YSFT) or an X-direction transfer pulse (YCLK, / YCLK) to the latch element circuit (RL) of each column. It is provided for.

セレクタ(400m,400(m+1))がどちらのパルスを選択するかは、選択信号SLT(SLTm,SLT(m+1))によって決定される。   Which pulse the selector (400m, 400 (m + 1)) selects is determined by the selection signal SLT (SLTm, SLT (m + 1)).

また、画像データのX方向転送モードが選択されるとき、m列目のセレクタ400mは、Y方向シフトレジスタ用の第1の転送クロック(/YCLK)を各行のラッチ要素回路(RLm)に供給し、一方、(m+1)列目のセレクタ400(m+1)は、Y方向シフトレジスタ用の第2の転送クロック(YCLK)を各行のラッチ要素回路(RL(m+1))に供給する。これによって、画像データが、X方向に1段ずつシフトされる。   When the X-direction transfer mode of image data is selected, the selector 400m in the m-th column supplies the first transfer clock (/ YCLK) for the Y-direction shift register to the latch element circuit (RLm) in each row. On the other hand, the selector 400 (m + 1) in the (m + 1) th column supplies the second transfer clock (YCLK) for the Y-direction shift register to the latch element circuit (RL (m + 1)) in each row. As a result, the image data is shifted by one step in the X direction.

このように、隣接する画素のラッチ要素回路間を結ぶデータ伝達経路(LX)と、各画素に設けられたセレクタ(205,スイッチST1およびST2)を含んで構成され、そのセレクタによって横方向転送モードが選択されたときに、X方向シフトレジスタ230(図5参照)がアクティブとなって画像データのX方向(横方向)転送が可能となる。   In this way, the data transfer path (LX) connecting the latch element circuits of adjacent pixels and the selectors (205, switches ST1 and ST2) provided in each pixel are configured, and the horizontal transfer mode is selected by the selector. When X is selected, the X direction shift register 230 (see FIG. 5) becomes active, and image data can be transferred in the X direction (horizontal direction).

各画素に設けられるセレクタ(205,スイッチST1およびST2)は、Y方向(縦方向)シフトレジスタ200からの画像データ(VDATA)をパラレルにラッチするモードと、各画素に保持されている画像データ(VDATA)を、X方向に隣接する画素に転送する(横方向転送)モードと、を選択するために設けられており、セレクタを用いて各画素のラッチ要素回路同士を適宜、連結することによって、新たな回路要素の追加をすることなく、X方向シフトレジスタ230を構築することができる。   A selector (205, switches ST1 and ST2) provided in each pixel is configured to latch the image data (VDATA) from the Y-direction (vertical direction) shift register 200 in parallel, and the image data ( VDATA) is transferred to a pixel adjacent in the X direction (transverse transfer) mode, and by appropriately connecting the latch element circuits of each pixel using a selector, The X-direction shift register 230 can be constructed without adding new circuit elements.

そして、各ラッチ要素回路に、互いに逆相の転送クロック(YCLK,/YCLK)を供給することによって、画像データ(VDATA)が一段ずつ右方向(あるいは左方向)にシフトされていく。   Then, by supplying transfer clocks (YCLK, / YCLK) having opposite phases to each latch element circuit, the image data (VDATA) is shifted rightward (or leftward) one by one.

このように、本実施形態によれば、液晶装置の画素アレイのサイズを増大させることなく、画像データの自発的な縦方向スクロールおよび横方向スクロールを自在に行うことが可能となる。   Thus, according to the present embodiment, it is possible to freely perform voluntary vertical scrolling and horizontal scrolling of image data without increasing the size of the pixel array of the liquid crystal device.

(双方向シフトレジスタの構成と動作の一例)
以下、図4の実施形態において使用される双方向シフトレジスタの構成および動作の一例について説明する。
(Example of configuration and operation of bidirectional shift register)
Hereinafter, an example of the configuration and operation of the bidirectional shift register used in the embodiment of FIG. 4 will be described.

図7は、双方シフトレジスタの概要を示すブロック図である。まず、双方向シフトレジスタ1について説明する。双方向シフトレジスタ1は、転送方向を指示する転送方向制御信号(転送方向切換え制御信号)DIRに従ってスタートパルスSPの転送方向を切り替える。具体的には、転送方向制御信号DIRがHレベルのとき右方向(左から右)へスタートパルスSPをシフトし、転送方向制御信号DIRがLレベルのとき左方向(右から左)へスタートパルスSPをシフトする。   FIG. 7 is a block diagram showing an outline of the double shift register. First, the bidirectional shift register 1 will be described. The bidirectional shift register 1 switches the transfer direction of the start pulse SP in accordance with a transfer direction control signal (transfer direction switching control signal) DIR that indicates the transfer direction. Specifically, the start pulse SP is shifted in the right direction (left to right) when the transfer direction control signal DIR is H level, and the start pulse is shifted in the left direction (right to left) when the transfer direction control signal DIR is L level. Shift SP.

図7に示されるように、双方向シフトレジスタ1は、データ転送部2とクロック制御部3とを備える。この例のデータ転送部2は、n個のデータ転送単位回路Ua1、Ua2、…、Uaj(jは、2以上n未満の自然数)…、UanとトランスファーゲートTG1及びTG2、インバータINV1を備える。   As shown in FIG. 7, the bidirectional shift register 1 includes a data transfer unit 2 and a clock control unit 3. The data transfer unit 2 in this example includes n data transfer unit circuits Ua1, Ua2,..., Uaj (j is a natural number of 2 or more and less than n), Uan, transfer gates TG1 and TG2, and an inverter INV1.

インバータINV1は転送方向制御信号DIRの論理レベルを反転して反転転送方向制御信号DIRBを生成する。転送方向制御信号DIRがHレベルのとき、トランスファーゲートTG1がオン状態となり、トランスファーゲートTG2がオフ状態となる。一方、転送方向制御信号DIRがLレベルのとき、トランスファーゲートTG1がオフ状態となり、トランスファーゲートTG2がオン状態となる。即ち、転送方向制御信号DIRがHレベルで右方向のシフトを指示する場合、スタートパルスSPは右端のデータ転送単位回路Ua1に供給され、転送方向制御信号DIRがHレベルで左方向のシフトを指示する場合、スタートパルスSPは左端のデータ転送単位回路Uanに供給される。   The inverter INV1 inverts the logic level of the transfer direction control signal DIR to generate an inverted transfer direction control signal DIRB. When the transfer direction control signal DIR is at the H level, the transfer gate TG1 is turned on and the transfer gate TG2 is turned off. On the other hand, when the transfer direction control signal DIR is at the L level, the transfer gate TG1 is turned off and the transfer gate TG2 is turned on. That is, when the transfer direction control signal DIR indicates an H level shift instruction, the start pulse SP is supplied to the rightmost data transfer unit circuit Ua1, and the transfer direction control signal DIR indicates an H level shift instruction. In this case, the start pulse SP is supplied to the leftmost data transfer unit circuit Uan.

図8は、双方向シフトレジスタを構成する転送単位回路の構成を示す回路図である。図8には、j番目のデータ転送単位回路Uajの回路図が示される。なお、他のデータ転送単位回路も同様に構成されている。   FIG. 8 is a circuit diagram showing a configuration of a transfer unit circuit constituting the bidirectional shift register. FIG. 8 shows a circuit diagram of the j-th data transfer unit circuit Uaj. The other data transfer unit circuits are similarly configured.

図8に示すように、データ転送単位回路Uajは、クロックドインバータ10及び11、NOR回路12、PチャネルのトランジスタP1及びP2、並びにNチャネルのトランジスタN1及びN2を備える。転送方向を右方向としたとき、トランジスタP1及びN1によって書き込みスイッチSWajが構成され、書き込みスイッチSWajが第1端子S1と第1接続点S3との間に設けられる。トランジスタP2及びN2によってホールドスイッチSWbjが構成され、ホールドスイッチSWbjが第1接続点S3と第2端子S2との間に設けられる。また、第1接続点S3と第2接続点S4との間に設けられたNOR回路12はリセット信号RESTが非アクティブのとき反転回路として機能する。さらに、第2接続点S4と第1端子S1との間にはクロックドインバータ0が設けられ、第2接続点S4と第2端子S2との間にはクロックドインバータ11が設けられる。   As shown in FIG. 8, the data transfer unit circuit Uaj includes clocked inverters 10 and 11, a NOR circuit 12, P-channel transistors P1 and P2, and N-channel transistors N1 and N2. When the transfer direction is the right direction, the transistors P1 and N1 constitute a write switch SWaj, and the write switch SWaj is provided between the first terminal S1 and the first connection point S3. The transistors P2 and N2 constitute a hold switch SWbj, and the hold switch SWbj is provided between the first connection point S3 and the second terminal S2. The NOR circuit 12 provided between the first connection point S3 and the second connection point S4 functions as an inverting circuit when the reset signal REST is inactive. Further, a clocked inverter 0 is provided between the second connection point S4 and the first terminal S1, and a clocked inverter 11 is provided between the second connection point S4 and the second terminal S2.

そして、トランジスタP1には第1クロック信号CK1jが、トランジスタN1には第2クロック信号CK2jが、トランジスタN2には第3クロック信号CK3jが、トランジスタP2には第4クロック信号CK4jが供給される。第1〜第4クロック信号CK1j〜CK4jは、データ転送単位回路Uajに対応して設けられたクロック制御回路Ubjから供給され、データ転送単位回路Uajの入力信号INjと出力信号OUTjは、クロック制御回路Ubjに供給される。   The transistor P1 is supplied with the first clock signal CK1j, the transistor N1 is supplied with the second clock signal CK2j, the transistor N2 is supplied with the third clock signal CK3j, and the transistor P2 is supplied with the fourth clock signal CK4j. The first to fourth clock signals CK1j to CK4j are supplied from a clock control circuit Ubj provided corresponding to the data transfer unit circuit Uaj, and the input signal INj and the output signal OUTj of the data transfer unit circuit Uaj are the clock control circuit. Supplied to Ubj.

NOR回路12からシフト信号Qjが取り出される。NOR回路12の一方の入力端子には、リセット信号RESTが供給され、他方の入力端子は書き込みスイッチSWaj及びSWbjの接続点が接続される。リセット信号RESTはHレベルでアクティブとなる。Hレベルのリセット信号RESTが供給されると、シフト信号Qjの論理レベルは強制的にLレベルとなる。電源投入時において、各データ転送単位回路Ua1〜Uanのシフト信号Q1〜Qnの論理レベルは区々である。リセット信号RESTは、そのような場合に出力信号Q1〜Qnの論理レベルをLレベルに揃えるために用いられる。   The shift signal Qj is taken out from the NOR circuit 12. The reset signal REST is supplied to one input terminal of the NOR circuit 12, and the connection point of the write switches SWaj and SWbj is connected to the other input terminal. The reset signal REST becomes active at the H level. When the H level reset signal REST is supplied, the logical level of the shift signal Qj is forcibly set to the L level. When the power is turned on, the logic levels of the shift signals Q1 to Qn of the data transfer unit circuits Ua1 to Uan are varied. In such a case, the reset signal REST is used to align the logic levels of the output signals Q1 to Qn to the L level.

また、クロックドインバータ10は、反転転送方向制御信号DIRBがHレベルのときインバータとして動作する一方、反転転送方向制御信号DIRBがLレベルのとき出力端子がハイインピーダンス状態となる。また、クロックドインバータ11は、転送方向制御信号DIRがHレベルのときインバータとして動作する一方、転送方向制御信号DIRがHレベルのとき出力端子がハイインピーダンス状態になる。   The clocked inverter 10 operates as an inverter when the inverted transfer direction control signal DIRB is at the H level, while the output terminal is in a high impedance state when the inverted transfer direction control signal DIRB is at the L level. The clocked inverter 11 operates as an inverter when the transfer direction control signal DIR is at the H level, while the output terminal is in a high impedance state when the transfer direction control signal DIR is at the H level.

図9(A),図9(B)は各々、双方転送動作を説明するための図である。図8において、リセット信号RESTが非アクティブ(Lレベル)で、転送方向制御信号DIRがHレベルであるとすれば、転送方向は右方向となり、データ転送単位回路Uaj及びUaj+1の等価回路は図9(A)に示すものとなる。この場合、クロックドインバータ10は非アクティブとなり、NOR回路12はインバータとして機能する。また、リセット信号RESTが非アクティブ(Lレベル)で、転送方向制御信号DIRがLレベルであるとすれば、転送方向は左方向となり、データ転送単位回路Uaj及びUaj+1の等価回路は図9(B)に示すものとなる。   FIGS. 9A and 9B are diagrams for explaining the two-way transfer operation. In FIG. 8, if the reset signal REST is inactive (L level) and the transfer direction control signal DIR is H level, the transfer direction is rightward, and the equivalent circuit of the data transfer unit circuits Uaj and Uaj + 1 is As shown in FIG. In this case, the clocked inverter 10 becomes inactive, and the NOR circuit 12 functions as an inverter. If the reset signal REST is inactive (L level) and the transfer direction control signal DIR is L level, the transfer direction is leftward, and the equivalent circuit of the data transfer unit circuits Uaj and Uaj + 1 is shown in FIG. As shown in (B).

次に、図7に示すクロック制御部3について説明する。クロック制御部3は、正転クロック信号CKを反転して反転クロック信号CKBを出力するインバータINV2、及び複数のクロック制御回路Ub1、Ub2、…、Ubj、…、Ubnを備える。各クロック制御回路Ub1〜Ubnは、複数のデータ転送単位回路Ua1〜Uanに各々対応して設けられており、クロック供給回路20及びクロック入力回路30を備える。奇数段のクロック制御回路Ub1、Ub3、Ub5、…には、正転クロック信号CKが供給される一方、偶数段のクロック制御回路Ub2、Ub4、Ub6、…には、反転クロック信号CKBが供給される。なお、この例において「j」は奇数である。   Next, the clock control unit 3 shown in FIG. 7 will be described. The clock control unit 3 includes an inverter INV2 that inverts the normal clock signal CK and outputs an inverted clock signal CKB, and a plurality of clock control circuits Ub1, Ub2,..., Ubj,. Each of the clock control circuits Ub1 to Ubn is provided corresponding to each of the plurality of data transfer unit circuits Ua1 to Uan, and includes a clock supply circuit 20 and a clock input circuit 30. The forward clock signal CK is supplied to the odd-numbered clock control circuits Ub1, Ub3, Ub5,..., While the inverted clock signal CKB is supplied to the even-numbered clock control circuits Ub2, Ub4, Ub6,. The In this example, “j” is an odd number.

図10は、双方向シフトレジスタを構成するクロック制御回路の構成を示すブロック図である。図10には、j段目のクロック制御回路Ubjのブロック図が示される。クロック入力回路30は、第1イネーブル信号生成回路31、NOR回路32、トランスファーゲート33、第2イネーブル信号生成回路34、NAND回路35、及びトランスファーゲート36を備える。トランスファーゲート33は、転送方向制御信号DIRがHレベルのとき、即ち、転送方向が右方向のときにオン状態となり、転送方向制御信号DIRがLレベルのとき、即ち、転送方向が左方向のときにオフ状態となる。一方、トランスファーゲート36は、反転転送方向制御信号DIRBがHレベルのとき、即ち、転送方向が左方向のときにオン状態となり、反転転送方向制御信号DIRBがLレベルのとき、即ち、転送方向が右方向のときにオフ状態となる。従って、転送方向が右方向の場合には、NOR回路32の出力信号がクロック信号CLKとしてクロック供給回路20に供給される一方、転送方向が左方向の場合には、NAND回路35の出力信号がクロック信号CLKとしてクロック供給回路20に供給される。トランスファーゲート33及び36は、転送方向制御信号DIRに応じて、NOR回路32の出力信号及びNAND回路36の出力信号を選択してクロック信号CLKとして出力する選択手段として機能する。   FIG. 10 is a block diagram showing a configuration of a clock control circuit constituting the bidirectional shift register. FIG. 10 shows a block diagram of the clock control circuit Ubj at the j-th stage. The clock input circuit 30 includes a first enable signal generation circuit 31, a NOR circuit 32, a transfer gate 33, a second enable signal generation circuit 34, a NAND circuit 35, and a transfer gate 36. The transfer gate 33 is turned on when the transfer direction control signal DIR is H level, that is, when the transfer direction is right direction, and when the transfer direction control signal DIR is L level, that is, when the transfer direction is left direction. Will be off. On the other hand, the transfer gate 36 is turned on when the inverted transfer direction control signal DIRB is H level, that is, when the transfer direction is leftward, and when the inverted transfer direction control signal DIRB is L level, that is, the transfer direction is changed. Turns off when in the right direction. Therefore, when the transfer direction is the right direction, the output signal of the NOR circuit 32 is supplied to the clock supply circuit 20 as the clock signal CLK, whereas when the transfer direction is the left direction, the output signal of the NAND circuit 35 is The clock signal CLK is supplied to the clock supply circuit 20. The transfer gates 33 and 36 function as a selection unit that selects the output signal of the NOR circuit 32 and the output signal of the NAND circuit 36 according to the transfer direction control signal DIR and outputs the selected signal as the clock signal CLK.

NOR回路32の一方の入力端子にはLレベルでアクティブとなる第1イネーブル信号EN1が供給され、他方の入力端子には正転クロック信号CKが供給される。第1イネーブル信号EN1は、正転クロック信号CKの入力を許可する信号である。   The first enable signal EN1 that is active at the L level is supplied to one input terminal of the NOR circuit 32, and the normal clock signal CK is supplied to the other input terminal. The first enable signal EN1 is a signal that permits input of the normal rotation clock signal CK.

(第2の実施形態)
本実施形態では、本発明の液晶装置(電気光学装置)を搭載した電子機器の例について説明する。
(Second Embodiment)
In this embodiment, an example of an electronic apparatus in which the liquid crystal device (electro-optical device) of the invention is mounted will be described.

(プロジェクタ)
まず、本発明の電気光学装置をライトバルブとして用いたプロジェクタについて説明する。図11は、本発明の電気光学装置(反射型液晶装置)を搭載したプロジェクタの全体構成を示す図である。
(projector)
First, a projector using the electro-optical device of the present invention as a light valve will be described. FIG. 11 is a diagram showing an overall configuration of a projector equipped with the electro-optical device (reflection type liquid crystal device) of the present invention.

図示されるように、プロジェクタ1100内部には、偏光照明装置1110がシステム光軸PLに沿って配置されている。この偏光照明装置1110において、ランプ1112からの出射光は、リフレクタ1114による反射で略平行な光束となって、第1のインテグレータレンズ1120に入射する。これにより、ランプ1112からの出射光は、複数の中間光束に分割される。この分割された中間光束は、第2のインテグレータレンズを光入射側に有する偏光変換素子1130によって、偏光方向が略々揃った一種類の偏光光束(s偏光光束)に変換されて、偏光照明装置1110から出射される。   As shown in the figure, a polarization illumination device 1110 is disposed inside the projector 1100 along the system optical axis PL. In this polarization illumination device 1110, the light emitted from the lamp 1112 becomes a substantially parallel light beam as reflected by the reflector 1114, and enters the first integrator lens 1120. Thereby, the emitted light from the lamp 1112 is divided into a plurality of intermediate light beams. The divided intermediate light beam is converted into one type of polarized light beam (s-polarized light beam) whose polarization directions are substantially uniform by a polarization conversion element 1130 having a second integrator lens on the light incident side, and the polarized illumination device It is emitted from 1110.

偏光照明装置1110から出射されたs偏光光束は、偏光ビームスプリッタ1140のs偏光光束反射面1141によって反射される。この反射光束のうち、青色光(B)の光束がダイクロイックミラー1151の青色光反射層にて反射され、反射型の電気光学装置100Bによって変調される。また、ダイクロイックミラー1151の青色光反射層を透過した光束のうち、赤色光(R)の光束は、ダイクロイックミラー1152の赤色光反射層にて反射され、反射型の液電気光学装置100Rによって変調される。   The s-polarized light beam emitted from the polarization illumination device 1110 is reflected by the s-polarized light beam reflection surface 1141 of the polarization beam splitter 1140. Of this reflected light beam, the blue light (B) light beam is reflected by the blue light reflecting layer of the dichroic mirror 1151 and modulated by the reflective electro-optical device 100B. Of the light beams that have passed through the blue light reflecting layer of the dichroic mirror 1151, the red light (R) light beam is reflected by the red light reflecting layer of the dichroic mirror 1152, and is modulated by the reflective liquid electro-optical device 100R. The

一方、ダイクロイックミラー1151の青色光反射層を透過した光束のうち、緑色光(G)の光束は、ダイクロイックミラー1152の赤色光反射層を透過して、反射型の電気光学装置100Gによって変調される。   On the other hand, among the light beams transmitted through the blue light reflecting layer of the dichroic mirror 1151, the green light (G) light beam is transmitted through the red light reflecting layer of the dichroic mirror 1152 and modulated by the reflective electro-optical device 100G. .

このようにして、電気光学装置100R、100G、100Bによってそれぞれ色光変調された赤色、緑色、青色の光は、ダイクロイックミラー1152、1151、偏光ビームスプリッタ1140によって順次合成された後、投射光学系1160によって、スクリーン1170に投射されることとなる。なお、電気光学装置100R、100Bおよび100Gには、ダイクロイックミラー1151、1152によって、R、G、Bの各原色に対応する光束が入射するので、カラーフィルタは必要ない。   In this way, the red, green, and blue lights that have been color-light modulated by the electro-optical devices 100R, 100G, and 100B are sequentially combined by the dichroic mirrors 1152 and 1151, and the polarization beam splitter 1140, and then are projected by the projection optical system 1160. Is projected on the screen 1170. In addition, since the light beams corresponding to the primary colors of R, G, and B are incident on the electro-optical devices 100R, 100B, and 100G by the dichroic mirrors 1151, 1152, a color filter is not necessary.

上述のとおり、本発明の電気光学装置(100R、100G、100B)は、Yドライバが不要であるため、占有面積が小さく、電子機器の小型化に寄与する。また、画像のY方向スクロールやX方向スクロールが可能であり、従来にない多様な画像形成が可能であり、その際、ホストコンピュータが新たに画像を書き込む必要がなく、ホストコンピュータの負担が軽減される。図11のプロジェクタは、小型かつ低消費電力であり、自在な画像表示が可能であり、例えば、ホームシアター用のプロジェクタとして有用である。   As described above, the electro-optical devices (100R, 100G, and 100B) of the present invention do not require a Y driver, and thus occupy a small area and contribute to downsizing of electronic devices. In addition, Y-direction scrolling and X-direction scrolling of images are possible, and various image formations that are not possible in the past are possible. At that time, it is not necessary for the host computer to write a new image, reducing the burden on the host computer. The The projector of FIG. 11 is small and has low power consumption, and can freely display images. For example, it is useful as a projector for a home theater.

なお、上述の例では反射型の電気光学装置を用いたが、透過型表示の電気光学装置を用いたプロジェクタとすることもできる。但し、本発明の液晶装置では、1画素に複数の記憶回路が含まれるため、画素部における素子数が増大する傾向があり、この点を考慮すれば、十分な空きスペースを確保し易い(つまり、反射電極の下に素子の配置が可能な)反射型液晶装置の方が有利である。   In the above-described example, a reflective electro-optical device is used. However, a projector using a transmissive display electro-optical device may be used. However, in the liquid crystal device of the present invention, since one pixel includes a plurality of storage circuits, the number of elements in the pixel portion tends to increase. Considering this point, it is easy to secure a sufficient free space (that is, The reflective liquid crystal device is advantageous in that the element can be arranged under the reflective electrode.

(モバイル型コンピュータ)
次に、本発明の電気光学装置を、モバイル型のパーソナルコンピュータに適用した例について説明する。図12は、本発明の電気光学機器を搭載したパーソナルコンピュータの構成を示す斜視図である。
(Mobile computer)
Next, an example in which the electro-optical device of the present invention is applied to a mobile personal computer will be described. FIG. 12 is a perspective view showing the configuration of a personal computer equipped with the electro-optical device of the present invention.

図12において、コンピュータ1200は、キーボード1202を備えた本体部1204と、表示ユニット1206とから構成されている。この表示ユニット1206は、先に述べた電気光学装置100の前面にフロントライトを付加することにより構成されている。なお、この構成では、電気光学装置100を反射直視型として用いることになるので、画素電極118において、反射光が様々な方向に散乱するように、凹凸が形成される構成が望ましい。   In FIG. 12, a computer 1200 includes a main body 1204 provided with a keyboard 1202 and a display unit 1206. The display unit 1206 is configured by adding a front light to the front surface of the electro-optical device 100 described above. In this configuration, since the electro-optical device 100 is used as a reflection direct-view type, it is desirable that the pixel electrode 118 has irregularities so that the reflected light is scattered in various directions.

上述のとおり、本発明の電気光学装置は、Yドライバが不要であるため、占有面積が小さく、電子機器(モバイル型コンピュータ)の小型化に寄与する。また、画像のY方向スクロールやX方向スクロールが可能であり、従来にない多様な画像形成が可能であり、その際、ホストコンピュータが新たに画像を書き込む必要がなく、ホストコンピュータの負担が軽減される。   As described above, since the electro-optical device of the present invention does not require a Y driver, it occupies a small area and contributes to miniaturization of an electronic device (mobile computer). In addition, Y-direction scrolling and X-direction scrolling of images are possible, and various image formations that are not possible in the past are possible. At that time, it is not necessary for the host computer to write a new image, reducing the burden on the host computer. The

(携帯端末)
図13は、本発明の電気光学装置を搭載した携帯端末(ここでは、携帯電話端末とする)の構成を示す斜視図である。同図において、携帯電話1300は、複数の操作ボタン1302のほか、受話口1304、送話口1306と共に、電気光学装置100を備えるものである。この電気光学装置100にも、必要に応じてその前面にフロントライトが設けられる。また、この構成でも、電気光学装置100が反射直視型として用いられることになるので、画素電極118に凹凸が形成される構成が望ましい。
(Mobile device)
FIG. 13 is a perspective view showing a configuration of a mobile terminal (herein, a mobile phone terminal) equipped with the electro-optical device of the present invention. In the figure, a cellular phone 1300 includes the electro-optical device 100 along with a plurality of operation buttons 1302, an earpiece 1304, and a mouthpiece 1306. The electro-optical device 100 is also provided with a front light on the front surface as necessary. Also in this configuration, since the electro-optical device 100 is used as a reflection direct-view type, a configuration in which unevenness is formed in the pixel electrode 118 is desirable.

上述のとおり、本発明の電気光学装置は、面積階調法と組み合わせることによって、サブフィールド数を増加させることなく、より細かな階調表現が可能である。よって、図9の携帯端末は、低消費電力性を維持しつつ、従来に比べて、より高精細な画像表示が可能である。   As described above, the electro-optical device according to the present invention is capable of finer gradation expression without increasing the number of subfields by combining with the area gradation method. Therefore, the mobile terminal in FIG. 9 can display a higher-definition image than the conventional one while maintaining low power consumption.

なお、本発明は、その他の電子機器(例えば、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた機器等)にも適用が可能である。   The present invention is not limited to other electronic devices (for example, liquid crystal televisions, viewfinder type, monitor direct view type video tape recorders, car navigation devices, pagers, electronic notebooks, calculators, word processors, workstations, videophones, POS terminals. The present invention can also be applied to a device equipped with a touch panel.

このように本発明によれば、電気光学装置においてYドライバが不要となり、電気光学装置のX方向のサイズを縮小することができる。   As described above, according to the present invention, the Y driver is unnecessary in the electro-optical device, and the size of the electro-optical device in the X direction can be reduced.

さらに、電気光学装置における画像データの縦方向スクロールや横方向スクロールが可能となる。   Further, it is possible to scroll the image data in the vertical direction and the horizontal direction in the electro-optical device.

また、電子機器の多機能化、高機能化、表示機能の多様化が達成され、かつ、電子機器の利便性も向上する。   In addition, multi-functionality, high functionality, and diversification of display functions of the electronic device are achieved, and convenience of the electronic device is improved.

以上、本発明の実施形態を参照して本発明の内容を説明したが、本発明の要旨を逸脱しない範囲で、多くの変形が可能であることは、当業者には容易に理解できるであろう。したがって、このような変形例は、すべて本発明に含まれるものとする。例えば、電気光学材料としては、電圧印加によって透過率が変化する材料を広く利用することができる。また、スイッチ素子を、トランジスタではなくダイオードで構成するといった変形がなされた画素回路は、すべて本発明の技術範囲に含まれる。   Although the contents of the present invention have been described above with reference to the embodiments of the present invention, those skilled in the art can easily understand that many modifications can be made without departing from the spirit of the present invention. Let's go. Therefore, all such modifications are included in the present invention. For example, as the electro-optic material, a material whose transmittance is changed by voltage application can be widely used. In addition, all pixel circuits in which the switch element is modified by a diode instead of a transistor are included in the technical scope of the present invention.

本発明は、アクティブマトリクス型液晶装置(特に、反射型の液晶表示装置)や有機EL装置、無機EL装置等の電気光学装置全般、アクティブマトリクス基板、ならびに電子機器(携帯端末、コンピュータ端末、ホームシアター用プロジェクタ等)として有用である。   The present invention relates to an active matrix liquid crystal device (particularly, a reflective liquid crystal display device), an electro-optical device in general, such as an organic EL device and an inorganic EL device, an active matrix substrate, and an electronic device (for portable terminals, computer terminals, home theaters) This is useful as a projector.

本発明の電気光学装置の一例(反射型液晶装置)の全体構成を示す図The figure which shows the whole structure of an example (reflection-type liquid crystal device) of the electro-optical apparatus of this invention Y方向シフトレジスタとラッチ回路の要部の、具体的な内部回路構成を示す回路図Circuit diagram showing specific internal circuit configuration of main parts of Y-direction shift register and latch circuit 画像データをY方向にスクロール可能とした場合の、液晶装置の要部の回路構成を示す回路図Circuit diagram showing circuit configuration of main part of liquid crystal device when image data can be scrolled in Y direction Y方向シフトレジスタとして、双方向シフトレジスタを用いた例を示す回路図Circuit diagram showing an example using a bidirectional shift register as a Y-direction shift register X方向シフトレジスタによって画像データをX方向にもスクロールできる液晶装置の構成の概要を示す図The figure which shows the outline | summary of a structure of the liquid crystal device which can scroll image data also to a X direction by a X direction shift register. X方向シフトレジスタによって画像データをX方向にもスクロールできる液晶装置の具体的な回路構成を示す回路図Circuit diagram showing a specific circuit configuration of a liquid crystal device capable of scrolling image data in the X direction by an X direction shift register. 双方シフトレジスタの概要を示すブロック図Block diagram showing the outline of the double shift register 双方向シフトレジスタを構成する転送単位回路の構成を示す回路図Circuit diagram showing the configuration of a transfer unit circuit constituting a bidirectional shift register 図9(A),図9(B)は各々、双方転送動作を説明するための図FIGS. 9A and 9B are diagrams for explaining the two-way transfer operation. 双方向シフトレジスタを構成するクロック制御回路の構成を示すブロック図Block diagram showing the configuration of the clock control circuit constituting the bidirectional shift register 本発明の電気光学装置(例えば、反射型液晶装置)を搭載したプロジェクタの全体構成を示す図The figure which shows the whole structure of the projector carrying the electro-optical apparatus (for example, reflection type liquid crystal device) of this invention. 本発明の電気光学機器を搭載したパーソナルコンピュータの構成を示す斜視図The perspective view which shows the structure of the personal computer carrying the electro-optical apparatus of this invention 本発明の電気光学装置を搭載した携帯端末の構成を示す斜視図1 is a perspective view showing a configuration of a mobile terminal equipped with an electro-optical device of the invention

符号の説明Explanation of symbols

100 液晶装置
110 Xドライバ、120 画素アレイ、130 クロック回路、
200 Y方向シフトレジスタ、300 ラッチ回路、
230 X方向シフトレジスタ、 LC 液晶素子、 G 画素(画素回路)、
RY 単位転送回路(レジスタ)、RL ラッチ要素回路(単位ラッチ回路)、
VDATA 画像データ、 YCLK,/YCLK 2相の転送クロック、
YSFT ラッチクロック
100 liquid crystal device 110 X driver, 120 pixel array, 130 clock circuit,
200 Y-direction shift register, 300 latch circuit,
230 X direction shift register, LC liquid crystal element, G pixel (pixel circuit),
RY unit transfer circuit (register), RL latch element circuit (unit latch circuit),
VDATA image data, YCLK, / YCLK two-phase transfer clock,
YSFT latch clock

Claims (10)

X方向に沿って配置されたXドライバと、
前記Xドライバから供給される画像データを前記X方向と直交するY方向に転送するための、複数段の転送単位回路が従属接続されて構成されるY方向シフトレジスタと、
前記Y方向シフトレジスタの各段の前記転送単位回路に対応して設けられた、前記各段の転送単位回路に保持されている前記画像データの各々をパラレルにラッチする複数のラッチ要素回路を含むラッチ回路と、
を有し、
前記Y方向シフトレジスタを構成する1段の前記転送単位回路と、前記1段の転送単位回路に対応して設けられた前記ラッチ要素回路と、によって1つの画素回路が構成されることを特徴とする電気光学装置。
An X driver arranged along the X direction;
A Y-direction shift register configured by cascade-connecting a plurality of transfer unit circuits for transferring image data supplied from the X driver in the Y direction orthogonal to the X direction;
A plurality of latch element circuits that are provided corresponding to the transfer unit circuits at each stage of the Y-direction shift register and latch the image data held in the transfer unit circuits at the respective stages in parallel; A latch circuit;
Have
One pixel circuit is configured by one transfer unit circuit constituting the Y-direction shift register and the latch element circuit provided corresponding to the one transfer unit circuit. An electro-optical device.
請求項1記載の電気光学装置であって、
前記Y方向シフトレジスタを構成する奇数段の前記転送単位回路は、第1の転送クロックによって駆動され、偶数段の前記転送単位回路は、前記第1の転送クロックとは逆相の第2の転送クロックによって駆動され、
前記ラッチ回路を構成する各段の前記ラッチ要素回路には、前記各段の転送単位回路に保持されている前記画像データの各々をパラレルにラッチするためのラッチパルスが入力され、
前記第1および第2の転送クロック、ならびに前記ラッチパルスは、前記Xドライバ側に配置された、または、前記Y方向シフトレジスタを挟んで前記Xドライバの反対側に配置されたクロック回路により生成される、
ことを特徴とする電気光学装置。
The electro-optical device according to claim 1,
The odd-numbered transfer unit circuits constituting the Y-direction shift register are driven by a first transfer clock, and the even-numbered transfer unit circuits perform a second transfer having a phase opposite to that of the first transfer clock. Driven by the clock,
A latch pulse for latching each of the image data held in the transfer unit circuit of each stage in parallel is input to the latch element circuit of each stage constituting the latch circuit,
The first and second transfer clocks and the latch pulse are generated by a clock circuit disposed on the X driver side or disposed on the opposite side of the X driver across the Y-direction shift register. The
An electro-optical device.
請求項1または請求項2記載の電気光学装置であって、
前記Y方向シフトレジスタの出力端から出力される前記画像データを、前記Y方向シフトレジスタの入力端に戻すための帰還経路と、
前記Xドライバから供給される前記画像データまたは前記帰還経路を経由して戻される前記画像データを、選択的に前記Y方向シフトレジスタの前記入力端に供給するセレクタと、
を有することを特徴とする電気光学装置。
The electro-optical device according to claim 1 or 2,
A feedback path for returning the image data output from the output end of the Y-direction shift register to the input end of the Y-direction shift register;
A selector that selectively supplies the image data supplied from the X driver or the image data returned via the feedback path to the input terminal of the Y-direction shift register;
An electro-optical device comprising:
請求項1〜請求項3のいずれか記載の電気光学装置であって、
前記Y方向シフトレジスタは転送方向切換制御信号によって、前記画像データの転送方向が切換えられる双方向シフトレジスタであることを特徴とする電気光学装置。
The electro-optical device according to any one of claims 1 to 3,
The electro-optical device, wherein the Y-direction shift register is a bidirectional shift register in which the transfer direction of the image data is switched by a transfer direction switching control signal.
請求項1〜請求項4のいずれか記載の電気光学装置であって、
さらに、m列n行目(mおよびnは1以上の自然数)の画素回路を構成する前記ラッチ要素回路に保持されている前記画像データを、前記X方向に隣接する(m+1)列n行目の前記画素回路を構成する前記ラッチ要素回路に転送するX方向シフトレジスタを有することを特徴とする電気光学装置。
The electro-optical device according to any one of claims 1 to 4,
Further, the image data held in the latch element circuit constituting the pixel circuit of the m-th column and the n-th row (m and n are natural numbers of 1 or more) are the (m + 1) -th column n-th row adjacent in the X direction. An electro-optical device comprising: an X-direction shift register for transferring to the latch element circuit constituting the pixel circuit.
請求項1〜請求項4のいずれか記載の電気光学装置であって、
m列n行目(mおよびnは1以上の自然数)の画素回路を構成する前記ラッチ要素回路に保持されている前記画像データを、隣接する(m+1)列n行目の前記画素回路を構成する前記ラッチ要素回路に伝達するためのデータ伝達経路と、
前記(m+1)列n行目の前記画素回路を構成する前記転送単位回路ならびに前記ラッチ要素回路の間に設けられた、前記(m+1)列n行目の前記画素回路を構成する前記転送単位回路からの前記画像データまたは前記データ伝達経路を経由して前記m列n行目の画素回路を構成する前記ラッチ要素回路から供給される前記画像データを、選択的に前記(m+1)列n行目の前記画素回路を構成する前記ラッチ要素回路に供給するセレクタと、を有し、
前記セレクタによって、前記データ伝達経路を経由した前記画像データが選択されるとき、前記前記m行n列目の画素回路を構成する前記ラッチ要素回路と、前記(m+1)行n列目の画素回路を構成する前記ラッチ要素回路とが従属接続された、前記画像データを前記X方向に転送するためのX方向シフトレジスタが構成され、
前記m行n列目の画素回路を構成する前記ラッチ要素回路および前記(m+1)行n列目の画素回路を構成する前記ラッチ要素回路の各々に、互いに逆相の転送クロックが入力されることによって、前記画像データが前記X方向に転送されることを特徴とする電気光学装置。
The electro-optical device according to any one of claims 1 to 4,
The image data held in the latch element circuit constituting the pixel circuit of the m-th column and the n-th row (m and n are natural numbers of 1 or more) constitute the pixel circuit of the adjacent (m + 1) -th column n-th row. A data transmission path for transmitting to the latch element circuit;
The transfer unit circuit constituting the pixel circuit of the (m + 1) column n row provided between the transfer unit circuit constituting the pixel circuit of the (m + 1) column n row and the latch element circuit. The image data supplied from the latch element circuit constituting the pixel circuit in the m-th column and the n-th row via the data transmission path or the data transmission path is selectively transferred to the (m + 1) th column in the n-th row And a selector that supplies the latch element circuit that constitutes the pixel circuit of
When the image data via the data transmission path is selected by the selector, the latch element circuit constituting the pixel circuit of the m-th row and the n-th column and the pixel circuit of the (m + 1) th row and the n-th column An X-direction shift register for transferring the image data in the X direction, which is cascade-connected to the latch element circuit that constitutes
Transfer clocks having opposite phases are input to each of the latch element circuit constituting the pixel circuit of the m-th row and the n-th column and the latch element circuit constituting the pixel circuit of the (m + 1) -th row and the n-th column. The electro-optical device is characterized in that the image data is transferred in the X direction.
請求項1〜請求項6記載の電気光学装置であって、
前記電気光学装置は、反射型液晶装置であることを特徴とする電気光学装置。
The electro-optical device according to claim 1,
The electro-optical device is a reflective liquid crystal device.
X方向に沿って配置されたXドライバと、
前記Xドライバから供給される画像データを前記X方向と直交するY方向に転送するための、複数段の転送単位回路が従属接続されて構成されるY方向シフトレジスタと、
前記Y方向シフトレジスタの各段の前記転送単位回路に対応して設けられた、前記各段の転送単位回路に保持されている前記画像データの各々をパラレルにラッチする複数のラッチ要素回路を含むラッチ回路と、
前記Y方向シフトレジスタの駆動クロックならびに前記複数のラッチ要素回路に前記画像データをパラレルにラッチするためのラッチパルスを生成する、前記Xドライバ側に配置された、または、前記Y方向シフトレジスタを挟んで前記Xドライバの反対側に配置されたクロック回路と、
を有するアクティブマトリクス基板。
An X driver arranged along the X direction;
A Y-direction shift register configured by cascade-connecting a plurality of transfer unit circuits for transferring image data supplied from the X driver in the Y direction orthogonal to the X direction;
A plurality of latch element circuits that are provided corresponding to the transfer unit circuits at each stage of the Y-direction shift register and latch the image data held in the transfer unit circuits at the respective stages in parallel; A latch circuit;
A drive clock for the Y-direction shift register and a latch pulse for latching the image data in parallel in the plurality of latch element circuits are arranged, arranged on the X driver side, or sandwiching the Y-direction shift register A clock circuit disposed on the opposite side of the X driver;
An active matrix substrate.
請求項8記載のアクティブマトリクス基板であって、
さらに、m列n行目(mおよびnは1以上の自然数)の画素回路を構成する前記ラッチ要素回路に保持されている前記画像データを、前記X方向において隣接する(m+1)列n行目の前記画素回路を構成する前記ラッチ要素回路に転送するX方向シフトレジスタを有することを特徴とするアクティブマトリクス基板。
The active matrix substrate according to claim 8, wherein
Further, the image data held in the latch element circuit constituting the pixel circuit of the m-th column and the n-th row (m and n are natural numbers of 1 or more) are the (m + 1) -th column n-th row adjacent in the X direction. An active matrix substrate comprising an X-direction shift register for transferring to the latch element circuit constituting the pixel circuit.
請求項1〜請求項7のいずれか記載の電気光学装置を搭載する電子機器。   An electronic apparatus on which the electro-optical device according to claim 1 is mounted.
JP2007078759A 2007-03-26 2007-03-26 Electrooptical device, active matrix substrate, and electronic apparatus Withdrawn JP2008241833A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007078759A JP2008241833A (en) 2007-03-26 2007-03-26 Electrooptical device, active matrix substrate, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007078759A JP2008241833A (en) 2007-03-26 2007-03-26 Electrooptical device, active matrix substrate, and electronic apparatus

Publications (2)

Publication Number Publication Date
JP2008241833A true JP2008241833A (en) 2008-10-09
JP2008241833A5 JP2008241833A5 (en) 2010-02-25

Family

ID=39913311

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007078759A Withdrawn JP2008241833A (en) 2007-03-26 2007-03-26 Electrooptical device, active matrix substrate, and electronic apparatus

Country Status (1)

Country Link
JP (1) JP2008241833A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110021260A (en) * 2018-06-27 2019-07-16 京东方科技集团股份有限公司 A kind of pixel circuit and its driving method, display device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56122089A (en) * 1980-02-29 1981-09-25 Fujitsu Ltd Display unit
JPH0772511A (en) * 1993-06-28 1995-03-17 Sharp Corp Picture display device
JPH1074064A (en) * 1996-08-30 1998-03-17 Toshiba Corp Matrix type display device
JP2001076868A (en) * 1999-06-28 2001-03-23 Semiconductor Energy Lab Co Ltd El display device and electronic device
JP2001343941A (en) * 2000-05-30 2001-12-14 Hitachi Ltd Display device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56122089A (en) * 1980-02-29 1981-09-25 Fujitsu Ltd Display unit
JPH0772511A (en) * 1993-06-28 1995-03-17 Sharp Corp Picture display device
JPH1074064A (en) * 1996-08-30 1998-03-17 Toshiba Corp Matrix type display device
JP2001076868A (en) * 1999-06-28 2001-03-23 Semiconductor Energy Lab Co Ltd El display device and electronic device
JP2001343941A (en) * 2000-05-30 2001-12-14 Hitachi Ltd Display device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110021260A (en) * 2018-06-27 2019-07-16 京东方科技集团股份有限公司 A kind of pixel circuit and its driving method, display device
US11430372B2 (en) 2018-06-27 2022-08-30 Boe Technology Group Co., Ltd. Pixel circuit, driving method thereof, and display apparatus

Similar Documents

Publication Publication Date Title
KR100847091B1 (en) Shift register circuit and image display apparatus equipped with the same
JP7267935B2 (en) SHIFT REGISTER AND DRIVING METHOD, GATE DRIVE CIRCUIT AND DISPLAY DEVICE
KR101475243B1 (en) Gate driving circuit of display panel and display screen with the same
KR100753365B1 (en) Shift register and liquid crystal display having the same
KR100793507B1 (en) Bidirectional shift register
JP2008140489A (en) Shift register, scanning line drive circuit, data line drive circuit, electro-optical device, and electronic device
US20070024567A1 (en) Shift register and display device using same
JP2008140490A (en) Shift register, scanning line drive circuit, electro-optical device, and electronic device
US11475812B2 (en) Shift register unit, scan driving circuit, driving method thereof, and display apparatus
JP4693424B2 (en) Bidirectional shift register drive circuit, bidirectional shift register
KR100782636B1 (en) Shift register, method for controlling the same, electro-optical device, and electronic apparatus
JP3958271B2 (en) Level shifter and display device using the same
JP4397811B2 (en) Semiconductor device, EL display device, and electronic apparatus
JP4082384B2 (en) Shift register, data line driving circuit, scanning line driving circuit, electro-optical device, and electronic apparatus
JP2008241833A (en) Electrooptical device, active matrix substrate, and electronic apparatus
JP4523034B2 (en) Level shifter, shift register including the same, and display device including the same
WO2019196631A1 (en) Shift register, gate driving circuit and display device
US11164528B2 (en) Gate driving circuit, TFT array substrate and display device
JP3780852B2 (en) Shift register, electro-optical device, drive circuit, pulse signal transfer method, and electronic apparatus
JP2012168226A (en) Driving circuit of electro-optical device, electro-optical device and electronic apparatus
JP4367342B2 (en) Clocked inverter circuit, shift register, scanning line driving circuit, data line driving circuit, electro-optical device, and electronic apparatus
JP4442425B2 (en) Clocked inverter circuit, shift register, scanning line driving circuit, data line driving circuit, electro-optical device, and electronic apparatus
JP4428245B2 (en) Bi-directional shift register, electro-optical device, and electronic apparatus
JP2009211732A (en) Shift register circuit and display
JP2014056630A (en) Circuit, electro-optical device and electronic apparatus

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100112

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100112

A131 Notification of reasons for refusal

Effective date: 20120925

Free format text: JAPANESE INTERMEDIATE CODE: A131

A761 Written withdrawal of application

Effective date: 20121122

Free format text: JAPANESE INTERMEDIATE CODE: A761