Nothing Special   »   [go: up one dir, main page]

JP2008130976A - プリント配線基板 - Google Patents

プリント配線基板 Download PDF

Info

Publication number
JP2008130976A
JP2008130976A JP2006317214A JP2006317214A JP2008130976A JP 2008130976 A JP2008130976 A JP 2008130976A JP 2006317214 A JP2006317214 A JP 2006317214A JP 2006317214 A JP2006317214 A JP 2006317214A JP 2008130976 A JP2008130976 A JP 2008130976A
Authority
JP
Japan
Prior art keywords
hole
clearance
power supply
wiring board
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006317214A
Other languages
English (en)
Other versions
JP5194440B2 (ja
Inventor
Kazuhiro Kashiwakura
和弘 柏倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2006317214A priority Critical patent/JP5194440B2/ja
Priority to US11/944,813 priority patent/US8049118B2/en
Publication of JP2008130976A publication Critical patent/JP2008130976A/ja
Application granted granted Critical
Publication of JP5194440B2 publication Critical patent/JP5194440B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/025Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • H05K1/116Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/0245Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09636Details of adjacent, not connected vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09718Clearance holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727Varying width along a single conductor; Conductors or pads having different widths
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】プリント配線基板のスルーホールで寄生的に構成されるスタブの特性劣化を抑制し、良好な高速伝送特性を実現すること。
【解決手段】誘電体層13の間に電源層/接地層11と信号配線12bが介在するとともに、信号配線12bと接続されるスルーホール12が形成されたプリント配線基板10において、スルーホール12と電源層/接地層11の間の領域にアンチパッドとなるクリアランス14が設けられており、信号配線12bは、スルーホール12からクリアランス14を通じて電源層/接地層11の下に延在し、電源層/接地層11は、クリアランス14部分に配された信号配線12b部分のうち電源層/接地層11の近傍の部分について、スルーホール12から離れるにしたがい特性インピーダンスを低くするように形成されたインピーダンス勾配領域17を有する。
【選択図】図1

Description

本発明は、プリント配線基板に関し、特に、高速信号伝送用のスルーホールを有するプリント配線基板に関する。
通信装置の処理能力は年々上昇し、それに伴いバックプレーンの伝送速度が向上している。信号速度は、既に1Gbpsを超え、10Gbpsにまで至る勢いである。バックプレーンにおけるスルーホールで寄生的に構築される分岐(スタブ)は、高速伝送特性を劣化させる要因であることが知られている。10Gbps以上の伝送を実現するには、バックプレーンにおいてスルーホールのスタブを如何に作りこまないかにかかっている。
従来の通信装置におけるバックプレーンシステムを図5に示す。バックプレーンシステムでは、バックプレーンとなるプリント配線基板110と、回線カード130、150やスイッチカード140とを接続する際に、コネクタ120A、120B、120Cを介して接続している。コネクタ120の端子121には一般的にプレスフィット(圧着)端子を使用するため、プリント配線基板110においてスルーホール112は欠かせない。
従来技術において、スルーホールのスタブによる特性劣化については、以下のような技術が提案されている。
特開2003−217745号公報 特開2004−165200号公報 特開2004−327690号公報 特開2005−175189号公報 特開2005−351731号公報 特開2006−211070号公報
特許文献1では、ドータボードのスルーホール近傍の伝送路に電気的なショートスタブを設けることにより、ドータボードとバックボードとのインピーダンス不整合を吸収できるという技術が開示されている。しかしながら、高速信号では、信号の立ち上がりが急峻になるため、ショートスタブやスルーホール内のスタブですら伝送線路として振舞い、更に多重反射を発生する要因になることは明白である。また、ショートスタブによりGND(接地)に接続されるため、実際の信号伝送では意図しないオフセット電圧になるという問題もある。
特許文献2では、差動信号のスキュー削減に関する技術が開示されている。しかしながら、スルーホールの反射抑制の課題に対しては言及がない。
特許文献3では、プリント配線基板のスルーホールにおけるリターン電流経路を確保するため、スルーホールを同軸型にしたものが開示されている。しかしながら、多層配線基板で発生するスルーホールのスタブに関する解決策が示されていない。
特許文献4では、プリント配線基板のスルーホールにおけるリターン電流経路を確保するため、2つのグランド層の間に導電層を設けたものが開示されている。しかしながら、特許文献3と同様、多層配線基板におけるスルーホールのスタブの解決策が示されていない。
特許文献5では、接地(GND)に接続された導体パターンのスルーホール中に金属プローブを挿入することによりテストソケットを構築する技術が開示されている。しかしながら、特許文献3と同様、スルーホールのスタブに関する言及がない。
特許文献6では、誘電体基板と、容量性負荷に接続された信号線と、グランド層を有する多層配線基板において、上記信号線は広幅部と、一端が上記容量性負荷に接続される狭幅部を有するものが開示されている。しかしながら、スルーホールの周囲にはスルーホールとグランド層を絶縁するためのクリアランスが必ず存在し、スルーホールと接続される信号線が当該クリアランス上を通過するため、信号線のスルーホール近傍の部分では信号線のインピーダンスコントロールができないという問題がある。特に、高周波になるほどクリアランスの長さ(隙間)が無視できないため、高周波になるほど信号線のインピーダンスコントロールができなくなる。また、高密度設計において、信号線の広幅部の幅は設計・製造ルールの限界値にすることが多いため、広幅部よりも狭い狭幅部を使用することが困難となる。
本発明の主な課題は、プリント配線基板のスルーホール(特に、プレスフィットコネクタに対応するもの)で寄生的に構成されるスタブの特性劣化を抑制し、良好な高速伝送特性を実現することである。
本発明の一視点においては、誘電体層の間に電源層/接地層と信号配線が介在するとともに、前記信号配線と接続されるスルーホールが形成されたプリント配線基板において、前記スルーホールと前記電源層/接地層の間の領域にアンチパッドとなるクリアランスが設けられており、前記信号配線は、前記スルーホールから前記クリアランスを通じて前記電源層/接地層上又は下に延在し、前記電源層/接地層は、前記クリアランス部分に配された前記信号配線の部分のうち前記電源層/接地層の近傍の部分について、前記スルーホールから離れるにしたがい特性インピーダンスを低くするように形成されたインピーダンス勾配領域を有することを特徴とする。
本発明の前記プリント配線基板において、前記電源層/接地層は、前記スルーホール及び前記クリアランスが配された領域に空所となった窓部を有し、前記窓部は、前記信号配線が延在する方向に、前記スルーホールから離れるにしたがい先細になった切欠き部が形成されており、前記切欠き部が配された領域は、前記インピーダンス勾配領域となることが好ましい。
本発明の前記プリント配線基板において、前記電源層/接地層は、前記スルーホール及び前記クリアランスが配された領域に空所となった窓部を有し、前記窓部は、前記信号配線が延在する方向に、前記スルーホールに近づくにしたがい先細になった突出部が形成されており、前記突出部が配された領域は、前記インピーダンス勾配領域となることが好ましい。
本発明の前記プリント配線基板において、前記クリアランスは、前記クリアランス内に前記スルーホールが1個存在する場合、前記スルーホールの中心を軸とする同心円に形成されていることが好ましい。
本発明の前記プリント配線基板において、前記クリアランスは、前記クリアランス内に前記スルーホールが複数個存在する場合、四角形に形成されていることが好ましい。
本発明の前記プリント配線基板において、前記電源層/接地層は、前記インピーダンス勾配領域において、前記スルーホールから離れるにしたがい前記信号配線との重なる領域が増加するように構成されていることが好ましい。
本発明の前記プリント配線基板において、前記クリアランス部分の領域には、前記信号配線を除き、誘電体層が配されることが好ましい。
本発明によれば、スルーホールと信号配線との間に、高特性インピーダンスから徐々に配線部の特性インピーダンスへ変化する特性インピーダンス勾配部を構成することで、伝送特性を向上させることができる。また、プリント配線基板のスルーホールに寄生的に発生する分岐(スタブ)による伝送特性劣化を改善し、良好な高速伝送特性を実現することができる。また、クリアランスのインピーダンスが高いほど、良好な特性を発揮させることができる。さらに、設計・製造ルールによらず、良好な高速伝送特性を実現することができる。
(実施形態1)
本発明の実施形態1に係るプリント配線基板について図面を用いて説明する。図1は、本発明の実施形態1に係るプリント配線基板の構成を模式的に示した(A)部分平面図、(B)X−X´間の断面図、(C)Y−Y´間の断面図である。
プリント配線基板10は、誘電体層13の間に電源層/接地層11と信号配線12bが介在しており、信号配線12bと直接接続されるスルーホール12が形成されている。
スルーホール12は、積層した誘電体層13を貫通して形成されたドリル穴15の穴縁部ないし穴表面にメッキが形成された構成となっている。スルーホール12は、メッキで仕上ったときに形成される仕上げ穴16で貫通しており、仕上げ穴16の両側の穴縁部にランド12aが形成されている。スルーホール12は、信号配線12bと直接接続されている。スルーホール12と電源層/接地層11(ベタ、パッド)との間の領域には、製造精度の問題で、アンチパッドとなるクリアランス14が設けられている。クリアランス14は、一般的に、図6(A)のクリアランス114のように、信号配線12bの有無に関わらず、スルーホール12の中心を軸とする同心円を描いている。なお、クリアランス14は、差動信号に対応した構成では、場合によって、同心円ではなく図8のように四角形のクリアランス114を使用することもある。クリアランス14の部分には、誘電体層13が配されることになる。
信号配線12bは、ドリル穴15にてスルーホール12を接続されている。信号配線12bは、クリアランス14を通じて電源層/接地層11間(電源層/接地層11上又は下)に延在している。信号配線12bは電源層/接地層11と直接されておらず、信号配線12bと電源層/接地層11の間には、誘電体層13が介在している。
電源層/接地層11は、誘電体層13の間にて複数層(1層でも可)配されている。電源層/接地層11は、スルーホール12及びクリアランス14が配された領域に空所となった窓部11aを有する。窓部11aには、信号配線12bが延在する方向に、スルーホール12から離れるにしたがい先細になった切欠き部11bが形成されている。切欠き部11bは、クリアランス14部分に配された信号配線12bの部分のうち電源層/接地層11の近傍の部分について、高特性インピーダンスから電源層/接地層11の本来の特性インピーダンスへと徐々に変化するように(スルーホール12から離れるにしたがい特性インピーダンスが低くなるように)形成されており、信号配線12bについてのインピーダンス勾配領域17となる。ここで、一般に、信号配線12bの特性インピーダンスは、電源層/接地層11との電磁気的結合で決まり、物理的距離が関わっている。信号配線12bと電源層/接地層11との重なり方を徐々に変化させる(スルーホール12から離れるにしたがい重なる領域が増加する)ことで、特性インピーダンス勾配が構築されることになる。窓部11aないし切欠き部11b内のクリアランス14の部分の領域には、信号配線12bを除き、誘電体層13が配される。
次に、本発明の実施形態1に係るプリント配線基板の特性インピーダンス勾配の有効性について図面を用いて説明する。図2は、本発明の実施形態1に係るプリント配線基板の特性インピーダンス勾配を説明するための模式図である。図7は、従来例1に係るプリント配線基板の特性インピーダンス勾配を説明するための模式図である。図3は、実施形態1と従来例1に係るプリント配線基板の差動伝送における挿入損失(Sdd21)をシミュレーションした結果を模式的に示したグラグである。
図2、図7の模式図では、信号源(60、160)から送信される信号を理想コネクタ(20、120)を介してスルーホール(12、112)へ接続している。スルーホール(12、112)の途中で信号配線(12b、112b)が引き出されるため、図1(B)、図6(B)のように信号配線(12b、112b)より下側はスタブ(18、118)となり信号伝播特性を劣化させる要因となる。図7に対応する図6の構成では、クリアランス114上の信号配線112bは電源層/接地層111との電磁気的結合が疎になるため、信号配線112bのパターンの特性インピーダンスは高くなり、このクリアランス114の部分と信号配線112bのパターンとが接続される。これに対し、図2に対応する図1の構成では、クリアランス14の部分で特性インピーダンス勾配を構成しており、高特性インピーダンスから信号配線12bのパターンへの特性インピーダンスへ徐々に近づく構成になっている。
図2、図7のモデルを用い、差動伝送における挿入損失(Sdd21)をシミュレーションした結果が図3である。実施形態1(図2参照)では、10GHz(伝送レート換算20Gbps)で従来例1(図7参照)よりも0.5dB程度、特性が改善される。例えば、通信装置のバックプレーンシステム(図5参照)では、スルーホール112は少なくとも4箇所(回線カード130に1箇所、プリント配線基板110に2箇所、スイッチカード140に1箇所)あるため、伝送系としては2dBの改善ができる。なお、図3のシミュレーション例は、あるモデルの一例であって、条件が異なれば更なる効果も期待ができるはずである。
一般に、特性インピーダンスの異なる伝送線路での透過係数は、それぞれの特性インピーダンスをZ1、Z2として、Z1からZ2へ伝播する場合、数式1で表される。Z1=Z2の場合、透過係数は1となり全ての信号は透過する。
(数式1)
透過係数=2×Z2÷(Z2+Z1)
さらに、特性インピーダンスZ1から特性インピーダンスZ3、Z4の分岐に到る場合、Z3、Z4は並列インピーダンスとして表すことができ、数式2のように置くことで数式1と同一式で表すことができる。例えば、Z3=Z4の場合は、Z2=Z3÷2となる。
(数式2)
Z2=Z3×Z4÷(Z3+Z4)
ここで、特性インピーダンスZ1の伝送路から、特性インピーダンスZ1、Z3への伝播を考えると、Z1とZ3の合成インピーダンスがZ1に近ければ、透過係数は1に近づくため、伝送には有利であることが解かる。すなわち、従来例1(図6参照)においてもクリアランス114の部分の特性インピーダンスが高いため、この条件に当てはまる。しかし、クリアランス114から信号配線112bへ接続されるところで数式1により実際に信号配線112bのパターンへ透過する信号は減少することになる。
そこで、実施形態1では、クリアランス14に特性インピーダンス勾配を持たせることで伝送特性を改善させている。
実施形態1によれば、従来、高速伝送において特性劣化の要因であったスルーホールの寄生的なスタブを容易な配線パターン形状で特性を改善できる。これにより、従来、10Gbps以上の伝送にはスタブが発生しないBGA(Ball Grid Array)コネクタと内層ビアホールが必要であるといわれていたことに対し、従来技術であるプレスフィットコネクタと貫通スルーホールで実現できる。また、プレスフィットコネクタで実現できることは、カード挿抜時の信頼性を維持し、コスト的なメリットの恩恵を受けることになる。
(実施形態2)
本発明の実施形態2に係るプリント配線基板について図面を用いて説明する。図4は、本発明の実施形態2に係るプリント配線基板の構成を模式的に示した部分平面図である。
実施形態2に係るプリント配線基板は、差動伝送のバックプレーン用コネクタのスルーホールを有するものである。実施形態2に係るプリント配線基板(図4参照)に対する従来技術は図8である。図4のクリアランス14は、差動対を1つの四角形で構成している。クリアランス14の部分から信号配線12bの部分への接続の特性インピーダンス勾配は、電源層/接地層11に切欠き部(図1の11b)を形成するのではなく、突出部11cを形成することで構成している。これは、コネクタ部分は、信号が密集し、切欠き部を形成すると他の信号配線12bの特性インピーダンス制御を阻害するおそれがあるからである。電源層/接地層11は、スルーホール12及びクリアランス14が配された領域に空所となった窓部11aを有する。窓部11aは、信号配線12bが延在する方向に、スルーホール12に近づくにしたがい先細になった突出部11cが形成されている。突出部11cが配された領域は、インピーダンス勾配領域となる。
実施形態2によれば、実施形態1と同様な効果を奏する。
本発明の実施形態1に係るプリント配線基板の構成を模式的に示した(A)部分平面図、(B)X−X´間の断面図、(C)Y−Y´間の断面図である。 本発明の実施形態1に係るプリント配線基板の特性インピーダンス勾配を説明するための模式図である。 実施形態1と従来例1に係るプリント配線基板の差動伝送における挿入損失(Sdd21)をシミュレーションした結果を模式的に示したグラフである。 本発明の実施形態2に係るプリント配線基板の構成を模式的に示した部分平面図である。 従来の通信装置におけるバックプレーンシステムの構成を模式的に示した斜視図である。 従来例1に係るプリント配線基板の構成を模式的に示した(A)部分平面図、(B)X−X´間の断面図、(C)Y−Y´間の断面図である。 従来例1に係るプリント配線基板の特性インピーダンス勾配を説明するための模式図である。 従来例2に係るプリント配線基板の構成を模式的に示した部分平面図である。
符号の説明
10、110 プリント配線基板
11、111 電源層/接地層
11a、111a 窓部
11b 切欠き部
11c 突出部
12、112 スルーホール
12a、112a ランド
12b、112b 信号配線
13、113 誘電体層
14、114 クリアランス(アンチパッド)
15、115 ドリル穴
16、116 仕上げ穴
17、117 インピーダンス勾配領域
18、118 スタブ(分岐)
20、120、120A、120B、120C コネクタ
21、121 端子
60、160 信号源
130、150 回線カード
140 スイッチカード
R 反射信号
S、S1、S2 信号
T1、T2 高速バックプレーン伝送

Claims (7)

  1. 誘電体層の間に電源層/接地層と信号配線が介在するとともに、前記信号配線と接続されるスルーホールが形成されたプリント配線基板において、
    前記スルーホールと前記電源層/接地層の間の領域にアンチパッドとなるクリアランスが設けられており、
    前記信号配線は、前記スルーホールから前記クリアランスを通じて前記電源層/接地層上又は下に延在し、
    前記電源層/接地層は、前記クリアランス部分に配された前記信号配線の部分のうち前記電源層/接地層の近傍の部分について、前記スルーホールから離れるにしたがい特性インピーダンスを低くするように形成されたインピーダンス勾配領域を有することを特徴とするプリント配線基板。
  2. 前記電源層/接地層は、前記スルーホール及び前記クリアランスが配された領域に空所となった窓部を有し、
    前記窓部は、前記信号配線が延在する方向に、前記スルーホールから離れるにしたがい先細になった切欠き部が形成されており、
    前記切欠き部が配された領域は、前記インピーダンス勾配領域となることを特徴とする請求項1記載のプリント配線基板。
  3. 前記電源層/接地層は、前記スルーホール及び前記クリアランスが配された領域に空所となった窓部を有し、
    前記窓部は、前記信号配線が延在する方向に、前記スルーホールに近づくにしたがい先細になった突出部が形成されており、
    前記突出部が配された領域は、前記インピーダンス勾配領域となることを特徴とする請求項1記載のプリント配線基板。
  4. 前記クリアランスは、前記クリアランス内に前記スルーホールが1個存在する場合、前記スルーホールの中心を軸とする同心円に形成されていることを特徴とする請求項1乃至3のいずれか一に記載のプリント配線基板。
  5. 前記クリアランスは、前記クリアランス内に前記スルーホールが複数個存在する場合、四角形に形成されていることを特徴とする請求項1乃至3のいずれか一に記載のプリント配線基板。
  6. 前記電源層/接地層は、前記インピーダンス勾配領域において、前記スルーホールから離れるにしたがい前記信号配線との重なる領域が増加するように構成されていることを特徴とする請求項1乃至5のいずれか一に記載のプリント配線基板。
  7. 前記クリアランス部分の領域には、前記信号配線を除き、誘電体層が配されることを特徴とする請求項1乃至6のいずれか一に記載のプリント配線基板。
JP2006317214A 2006-11-24 2006-11-24 プリント配線基板 Expired - Fee Related JP5194440B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006317214A JP5194440B2 (ja) 2006-11-24 2006-11-24 プリント配線基板
US11/944,813 US8049118B2 (en) 2006-11-24 2007-11-26 Printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006317214A JP5194440B2 (ja) 2006-11-24 2006-11-24 プリント配線基板

Publications (2)

Publication Number Publication Date
JP2008130976A true JP2008130976A (ja) 2008-06-05
JP5194440B2 JP5194440B2 (ja) 2013-05-08

Family

ID=39462489

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006317214A Expired - Fee Related JP5194440B2 (ja) 2006-11-24 2006-11-24 プリント配線基板

Country Status (2)

Country Link
US (1) US8049118B2 (ja)
JP (1) JP5194440B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011096953A (ja) * 2009-10-30 2011-05-12 Kyocer Slc Technologies Corp 配線基板
US8309863B2 (en) 2008-09-18 2012-11-13 Nec Corporation Printed wiring board
WO2014115578A1 (ja) * 2013-01-24 2014-07-31 日本電気株式会社 プリント配線基板、電子機器及び配線接続方法
US8957325B2 (en) 2013-01-15 2015-02-17 Fujitsu Limited Optimized via cutouts with ground references

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7897880B1 (en) * 2007-12-07 2011-03-01 Force 10 Networks, Inc Inductance-tuned circuit board via crosstalk structures
TWI419631B (zh) * 2011-12-05 2013-12-11 Au Optronics Corp 多層電路板以及靜電放電保護結構
JP5919872B2 (ja) * 2012-02-21 2016-05-18 富士通株式会社 多層配線基板及び電子機器
KR20140047480A (ko) * 2012-10-12 2014-04-22 주식회사 잉크테크 회로패턴 및 통홀 내 도통라인을 인쇄하여 형성하는 양면인쇄회로기판 형성방법
KR101532388B1 (ko) * 2012-10-12 2015-07-01 주식회사 잉크테크 회로패턴 및 통홀 내 도통라인을 형성하는 정밀 인쇄회로기판 형성방법
US8911240B2 (en) * 2013-03-15 2014-12-16 Samtec, Inc. Right-angle board-mounted connectors
KR102127508B1 (ko) * 2013-08-23 2020-06-30 삼성디스플레이 주식회사 인쇄 회로 기판 어셈블리 및 그것을 포함하는 표시 장치
CN104717827A (zh) * 2013-12-11 2015-06-17 鸿富锦精密工业(武汉)有限公司 印刷电路板
CN103987191A (zh) * 2014-05-16 2014-08-13 浪潮电子信息产业股份有限公司 一种减小ac耦合电容pad对高速串行信号传输影响的方法
US9351394B2 (en) * 2014-06-12 2016-05-24 Intel Corporation Reflected signal absorption in interconnect
US9666507B2 (en) * 2014-11-30 2017-05-30 United Microelectronics Corp. Through-substrate structure and method for fabricating the same
JP6451943B2 (ja) * 2015-02-23 2019-01-16 パナソニックIpマネジメント株式会社 高周波モジュール
US10524351B2 (en) * 2018-01-02 2019-12-31 Qualcomm Incorporated Printed circuit board (PCB) with stubs coupled to electromagnetic absorbing material
US10477672B2 (en) * 2018-01-29 2019-11-12 Hewlett Packard Enterprise Development Lp Single ended vias with shared voids
CN109195317A (zh) * 2018-10-15 2019-01-11 武汉精立电子技术有限公司 可优化阻抗方案的pcb板
CN110996499A (zh) * 2019-12-27 2020-04-10 上海保鼎科技服务有限公司 一种印制电路板(pcb)高速信号的过孔走线结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000068713A (ja) * 1998-08-20 2000-03-03 Murata Mfg Co Ltd 分布定数線路のフィードスルー構造およびそれを用いたパッケージ基板
JP2003031945A (ja) * 2001-07-19 2003-01-31 Hitachi Ltd 配線基板、配線基板の製造方法、および、電気回路装置
JP2003133801A (ja) * 2001-10-25 2003-05-09 Hitachi Ltd 高周波回路モジュール
US20040150970A1 (en) * 2003-01-31 2004-08-05 Brocade Communications Systems, Inc. Impedance matching of differential pair signal traces on printed wiring boards
JP2006140365A (ja) * 2004-11-15 2006-06-01 Hitachi Ltd 多層配線基板

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003217745A (ja) 2002-01-18 2003-07-31 Mitsubishi Electric Corp 信号中継装置
US6933450B2 (en) * 2002-06-27 2005-08-23 Kyocera Corporation High-frequency signal transmitting device
JP2004165200A (ja) 2002-11-08 2004-06-10 Mitsubishi Electric Corp プリント基板
JP2004327690A (ja) 2003-04-24 2004-11-18 Fuji Xerox Co Ltd プリント配線基板
JP4385753B2 (ja) 2003-12-11 2009-12-16 富士ゼロックス株式会社 プリント配線基板
JP2005351731A (ja) 2004-06-10 2005-12-22 Fujitsu Ltd テストソケット
JP2006211070A (ja) 2005-01-26 2006-08-10 Hirose Electric Co Ltd 多層配線基板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000068713A (ja) * 1998-08-20 2000-03-03 Murata Mfg Co Ltd 分布定数線路のフィードスルー構造およびそれを用いたパッケージ基板
JP2003031945A (ja) * 2001-07-19 2003-01-31 Hitachi Ltd 配線基板、配線基板の製造方法、および、電気回路装置
JP2003133801A (ja) * 2001-10-25 2003-05-09 Hitachi Ltd 高周波回路モジュール
US20040150970A1 (en) * 2003-01-31 2004-08-05 Brocade Communications Systems, Inc. Impedance matching of differential pair signal traces on printed wiring boards
JP2006140365A (ja) * 2004-11-15 2006-06-01 Hitachi Ltd 多層配線基板

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8309863B2 (en) 2008-09-18 2012-11-13 Nec Corporation Printed wiring board
JP2011096953A (ja) * 2009-10-30 2011-05-12 Kyocer Slc Technologies Corp 配線基板
US8957325B2 (en) 2013-01-15 2015-02-17 Fujitsu Limited Optimized via cutouts with ground references
WO2014115578A1 (ja) * 2013-01-24 2014-07-31 日本電気株式会社 プリント配線基板、電子機器及び配線接続方法
JP5983780B2 (ja) * 2013-01-24 2016-09-06 日本電気株式会社 プリント配線基板、電子機器及び配線接続方法
US9859603B2 (en) 2013-01-24 2018-01-02 Nec Corporation Printed wiring board, electronic device, and wiring connection method

Also Published As

Publication number Publication date
US8049118B2 (en) 2011-11-01
JP5194440B2 (ja) 2013-05-08
US20080121421A1 (en) 2008-05-29

Similar Documents

Publication Publication Date Title
JP5194440B2 (ja) プリント配線基板
JP4371065B2 (ja) 伝送線路、通信装置及び配線形成方法
JP5003359B2 (ja) プリント配線基板
JP5384947B2 (ja) 多層基板におけるバイア相互接続から平面状伝送線への広帯域遷移部構造
US6420778B1 (en) Differential electrical transmission line structures employing crosstalk compensation and related methods
US9560741B2 (en) Circuit board via configurations for high frequency signaling
US8063316B2 (en) Split wave compensation for open stubs
JP5983780B2 (ja) プリント配線基板、電子機器及び配線接続方法
JP5146703B2 (ja) 多層基板
JP6302871B2 (ja) 電気コネクタにおける遠端クロストークを低減するための方法および装置
JP6388667B2 (ja) 差動データ信号を送信するための装置及び方法
JP6385075B2 (ja) プリント配線板、プリント回路板及び電子機器
US20170150594A1 (en) Concentric Vias and Printed Circuit Board Containing Same
EP1568099B1 (en) A circuit that taps a differential signal
JP2009060150A (ja) 差動平衡信号伝送基板
JP2005101587A (ja) 並走配線および集積回路
CN211702518U (zh) 电路板结构
JP6733911B2 (ja) プリント配線基板、電子部品付きプリント配線基板
JP6441850B2 (ja) 多層プリント配線板
US8669830B2 (en) Method and device for routing over a void for high speed signal routing in electronic systems
JP2005347924A (ja) 高周波信号伝送線路基板
US20060039126A1 (en) Multilayer structure with device for improving integrity of signals propagating between signal layers
JP2006140365A (ja) 多層配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091027

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110713

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110726

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120403

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130121

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160215

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5194440

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees