Nothing Special   »   [go: up one dir, main page]

JP2008130660A - Manufacturing method for semiconductor device - Google Patents

Manufacturing method for semiconductor device Download PDF

Info

Publication number
JP2008130660A
JP2008130660A JP2006311588A JP2006311588A JP2008130660A JP 2008130660 A JP2008130660 A JP 2008130660A JP 2006311588 A JP2006311588 A JP 2006311588A JP 2006311588 A JP2006311588 A JP 2006311588A JP 2008130660 A JP2008130660 A JP 2008130660A
Authority
JP
Japan
Prior art keywords
semiconductor device
frame
resin
leads
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006311588A
Other languages
Japanese (ja)
Inventor
Tetsuya Tokunaga
哲也 徳永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2006311588A priority Critical patent/JP2008130660A/en
Publication of JP2008130660A publication Critical patent/JP2008130660A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a manufacturing method for a semiconductor device which stabilizes bonding quality in a wire bonding process and enables the relatively easy manufacturing of the semiconductor device. <P>SOLUTION: The manufacturing method for the semiconductor device includes a step (a) of providing a lead frame 51 having a die pad 1 on which a semiconductor chip 6 is mounted, a frame 3 disposed outside the die pad 1, and a plurality of first leads 4a each having a tip facing the die pad 1, a rear end connecting to the frame 3, and a thin wall 19, and a step (b) of forming a resin pillar 15 on the lower surface of the thin wall 19 of each of the first leads 4a. Following the step (b), an electrode pad disposed on the semiconductor chip 6 is connected to the upper surface of the thin wall 19 of each first lead 4a via a metal thin wire 9, thus executing the wire bonding process. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、半導体チップが搭載されるリードフレームを有する半導体装置の製造方法に関するものである。   The present invention relates to a method for manufacturing a semiconductor device having a lead frame on which a semiconductor chip is mounted.

近年の半導体チップの機能の増大に伴う、半導体装置の外部リード端子の増加に対応するために、図８〜図１１に示すような樹脂封止型半導体装置が考案されている。   Resin-sealed semiconductor devices as shown in FIGS. 8 to 11 have been devised in order to cope with the increase in external lead terminals of semiconductor devices accompanying the increase in functions of semiconductor chips in recent years.

図８（ａ）は、従来の半導体装置の構成を示す上面図であり、図８（ｂ）は、図８（ａ）に示すVIIIｂ−VIIIｂ線における断面図である。図８に示すように、従来の半導体装置は、ダイパッド１０１と、ダイパッド１０１上に接着剤１０７を介して搭載された半導体チップ１０６と、先端部がダイパッド１０１に対向し、第１の外部端子１０５ａに接続される第１の信号接続用リード１０４ａと、半導体チップ１０６と第１の信号接続用リード１０４ａとをワイヤボンド接合点１０８において接続する金属細線１０９と、ダイパッド１０１、半導体チップ１０６、第１の信号接続用リード１０４ａ、および金属細線１０９を封止する封止樹脂１１０とを備えている。   FIG. 8A is a top view showing a configuration of a conventional semiconductor device, and FIG. 8B is a cross-sectional view taken along line VIIIb-VIIIb shown in FIG. As shown in FIG. 8, a conventional semiconductor device includes a die pad 101, a semiconductor chip 106 mounted on the die pad 101 via an adhesive 107, and a tip portion facing the die pad 101, and a first external terminal 105a. A first signal connection lead 104a connected to the semiconductor chip 106, a metal thin wire 109 connecting the first signal connection lead 104a to the first signal connection lead 104a at a wire bond junction 108, a die pad 101, a semiconductor chip 106, a first The signal connecting lead 104a and the sealing resin 110 for sealing the metal thin wire 109 are provided.

ここで、第１の信号接続用リード１０４ａは、ハーフエッチングにより形成された薄肉部を有しており、中央部および後端部の膜厚は、第１の外部端子１０５ａに接続される先端部よりも薄くなっている。なお、図示していないが、従来の半導体装置では、第２の外部端子１０５ｂに接続される第２の信号接続用リード１０４ｂも設けられており、第１の信号接続用リード１０４ａと同様にして樹脂封止されている。また、第２の信号接続用リード１０４ｂも、ハーフエッチングにより薄肉部を有しており、第２の外部端子１０５ｂに接続されている部分以外の膜厚が、他の部分よりも薄く形成されている。   Here, the first signal connection lead 104a has a thin portion formed by half-etching, and the thickness of the central portion and the rear end portion is the tip portion connected to the first external terminal 105a. It is thinner than. Although not shown, the conventional semiconductor device is also provided with a second signal connection lead 104b connected to the second external terminal 105b, in the same manner as the first signal connection lead 104a. Resin-sealed. The second signal connection lead 104b also has a thin portion by half-etching, and the film thickness other than the portion connected to the second external terminal 105b is formed thinner than the other portions. Yes.

次に、図９〜図１１を参照しながら従来の半導体装置の製造方法を簡単に説明する。図９（ａ）は、従来の半導体装置のリードフレーム部分を示す上面図であり、図９（ｂ）は、図９（ａ）に示すIXｂ−IXｂ線における断面図であり、図９（ｃ）は、図９（ａ）に示すIXｃ−IXｃ線における断面図である。また、図１０（ａ）は、樹脂封止前における従来の半導体装置の構成を示す上面図であり、図１０（ｂ）および図１０（ｃ）は、それぞれ図８（ａ）に示すXｂ−Xｂ線およびXｃ−Xｃ線に示す断面図である。さらに、図１１は、従来の半導体装置の製造方法の一部を示す断面図である。   Next, a conventional method for manufacturing a semiconductor device will be briefly described with reference to FIGS. FIG. 9A is a top view showing a lead frame portion of a conventional semiconductor device, and FIG. 9B is a cross-sectional view taken along line IXb-IXb shown in FIG. ) Is a cross-sectional view taken along line IXc-IXc shown in FIG. FIG. 10A is a top view showing a configuration of a conventional semiconductor device before resin sealing, and FIGS. 10B and 10C are respectively Xb− shown in FIG. It is sectional drawing shown to a Xb line and a Xc-Xc line. FIG. 11 is a cross-sectional view showing a part of a conventional method for manufacturing a semiconductor device.

最初に、工程（ａ）では、半導体チップ１０６を搭載するためのダイパッド１０１と、ダイパッド１０１の外方に設けられたフレーム枠１０３と、先端部がダイパッド１０１に対向し、後端部がフレーム枠１０３にそれぞれ接続された第１の信号接続用リード１０４ａおよび第２の信号接続用リード１０４ｂとを有するリードフレーム１２０を準備する。なお、第１の信号接続用リード１０４ａおよび第２の信号接続用リード１０４ｂは、それぞれ第１の外部端子１０５ａおよび第２の外部端子１０５ｂに接続されている。また、ダイパッド１０１とフレーム枠１０３の四隅同士は、吊りリード１０２によりそれぞれ固定されている（図９参照）。   First, in the step (a), a die pad 101 for mounting the semiconductor chip 106, a frame frame 103 provided outside the die pad 101, a front end portion faces the die pad 101, and a rear end portion is a frame frame. A lead frame 120 having a first signal connection lead 104 a and a second signal connection lead 104 b respectively connected to 103 is prepared. The first signal connection lead 104a and the second signal connection lead 104b are connected to the first external terminal 105a and the second external terminal 105b, respectively. In addition, the four corners of the die pad 101 and the frame 103 are fixed by suspension leads 102 (see FIG. 9).

次に、工程（ｂ）では、リードフレーム１２０の下面上に樹脂フィルム１１３を貼り付ける。その後、リードフレーム１２０上のダイパッド１０１に電極パッドを有する半導体チップ１０６を搭載する。それから、突起部１１２を有する治具（図１１参照）を準備し、樹脂フィルム１１３の下面上に該治具を設置する。なお、突起部１１２は、第１の信号接続用リード１０４ａの薄肉部を支持するために設けられている。   Next, in the step (b), the resin film 113 is attached on the lower surface of the lead frame 120. Thereafter, the semiconductor chip 106 having electrode pads is mounted on the die pad 101 on the lead frame 120. Then, a jig (see FIG. 11) having the protrusion 112 is prepared, and the jig is placed on the lower surface of the resin film 113. The protrusion 112 is provided to support the thin portion of the first signal connection lead 104a.

続いて、工程（ｃ）では、半導体チップ１０６上に設けられた電極パッド（図示せず）と第１の信号接続用リード１０４ａおよび第２の信号接続用リード１０４ｂを、ワイヤボンディング工法により、それぞれ金属細線１０９を介して接続する。この時、半導体チップ１０６上のワイヤボンド接合点１０８と第１の信号接続用リード１０４ａおよび第２の信号接続用リード１０４ｂの上の金属細線接合点１２１ａ、１２１ｂとをそれぞれ接続することで、ワイヤボンディングが行われる（図１０参照）。   Subsequently, in step (c), an electrode pad (not shown) provided on the semiconductor chip 106, the first signal connection lead 104a, and the second signal connection lead 104b are respectively formed by wire bonding. Connection is made through a thin metal wire 109. At this time, the wire bond junction 108 on the semiconductor chip 106 is connected to the metal thin wire junctions 121a and 121b on the first signal connection lead 104a and the second signal connection lead 104b, respectively. Bonding is performed (see FIG. 10).

最後に、工程（ｄ）では、樹脂フィルム１１３をリードフレーム１２０の下面上に押し当てた状態で、半導体チップ１０６、ダイパッド１０１、第１の信号接続用リード１０４ａ、第２の信号接続用リード１０４ｂ、及び金属細線１０９を封止樹脂１１０により封止する。その後、樹脂フィルム１１３を剥離し、ダイシング工程などを経て、従来の半導体装置を製造することができる。   Finally, in the step (d), the semiconductor chip 106, the die pad 101, the first signal connection lead 104a, and the second signal connection lead 104b with the resin film 113 pressed against the lower surface of the lead frame 120. , And the fine metal wires 109 are sealed with a sealing resin 110. Thereafter, the resin film 113 is peeled off, and a conventional semiconductor device can be manufactured through a dicing process or the like.

ここで、従来の半導体装置に設けられた第１の信号接続用リード１０４ａおよび第２の信号接続用リード１０４ｂは、それぞれ薄肉部を有している。この場合、工程（ｃ）において、第２の信号接続用リード１０４ｂと半導体チップ１０６を接続する際は、平面的に見て第２の外部端子１０５ｂと重なる部分に金属細線接合点１２１ｂがあるため、接合時の圧力が金属細線接合点１２１ｂに有効に加わり、ワイヤボンディングを行うことができる。一方、第１の信号接続用リード１０４ａと半導体チップ１０６を接続する際は、金属細線接合点１２１ａが薄肉部上にあるため、接合時の圧力が金属細線接合点１２１ａに有効に加わらないおそれがある。したがって、従来の半導体装置の製造方法では、工程（ｂ）において突起部１１２が設けられた治具を用いることで、上述の不具合を解消している。これにより、図１１に示すように、工程（ｃ）においては、第１の信号接続用リード１０４ａ上の金属細線接合点１２１ａが突起部１１２により樹脂フィルム１１３を介して下方より支持され、金属細線接合点１２１ａに圧力が有効に加わることにより、ワイヤボンディング工程を確実に行うことができる。
特許第３４７０１１１号 Here, each of the first signal connection lead 104a and the second signal connection lead 104b provided in the conventional semiconductor device has a thin portion. In this case, in the step (c), when the second signal connection lead 104b and the semiconductor chip 106 are connected, the metal thin wire junction point 121b is present at a portion overlapping the second external terminal 105b in plan view. The pressure at the time of joining is effectively applied to the metal thin wire joining point 121b, and wire bonding can be performed. On the other hand, when the first signal connection lead 104a and the semiconductor chip 106 are connected, the metal thin wire junction 121a is on the thin portion, so that the pressure at the time of joining may not be effectively applied to the metal thin wire junction 121a. is there. Therefore, in the conventional method for manufacturing a semiconductor device, the above-described problem is solved by using a jig provided with the protrusion 112 in the step (b). As a result, as shown in FIG. 11, in the step (c), the metal fine wire junction 121a on the first signal connection lead 104a is supported from below by the protrusion 112 via the resin film 113, and the metal fine wire The wire bonding process can be reliably performed by effectively applying pressure to the bonding point 121a.
Patent No. 3470111

ところが、上述の従来の半導体装置の製造方法では、図１２に示すような不具合が起こる可能性がある。図１２は、従来の半導体装置の製造方法の不具合を示す断面図である。同図に示すように、例えば、樹脂フィルム１１３の材料として、剛性の高いフィルムを使用した場合、もしくは、突起部１１２による樹脂フィルム１１３への突き上げが極端に大きい場合には、樹脂フィルム１１３に引っ張られることで、第１の信号接続用リード１０４ａがヒートプレート１１１から浮き上がり、平面的に見て金属細線接合点１２１ａの真下の部分では、第１の信号接続用リード１０４ａと樹脂フィルム１１３との間に空隙１２２が発生してしまうことがある。このため、ワイヤボンディング工程において、金属細線接合点１２１ａに圧力が有効に加わらず、ワイヤボンディングの接合品質が安定しないという不具合が生じる可能性があった。   However, the above-described conventional method for manufacturing a semiconductor device may cause a problem as shown in FIG. FIG. 12 is a cross-sectional view showing a defect of a conventional method for manufacturing a semiconductor device. As shown in the figure, for example, when a highly rigid film is used as the material of the resin film 113, or when the protrusion 112 is pushed up to the resin film 113 by an extremely large amount, the resin film 113 is pulled. As a result, the first signal connection lead 104a is lifted from the heat plate 111, and is located between the first signal connection lead 104a and the resin film 113 at a portion directly below the metal thin wire joining point 121a in plan view. In some cases, a gap 122 may be generated. For this reason, in the wire bonding process, there is a possibility that the pressure is not effectively applied to the metal thin wire bonding point 121a, and the bonding quality of the wire bonding is not stable.

本発明は、上述の不具合に鑑みてなされたものであり、安定的にワイヤボンディング工程を行うことができ、比較的容易に半導体装置を製造することが可能な半導体装置の製造方法を提供することを目的とする。   The present invention has been made in view of the above-described problems, and provides a method for manufacturing a semiconductor device that can stably perform a wire bonding process and can manufacture a semiconductor device relatively easily. With the goal.

上記課題を解決するために、本発明の半導体装置の製造方法は、半導体チップを搭載するためのダイパッドと、前記ダイパッドの外方に設けられたフレーム枠と、先端部が前記ダイパッドに対向し、後端部が前記フレーム枠と接続されており、第１の領域の膜厚が他の部分の膜厚よりも小さい複数の第１のリードとを有するリードフレームを準備する工程（ａ）と、前記複数の第１のリードの各々における前記第１の領域の下面上に、樹脂支柱を形成する工程（ｂ）と、前記ダイパッド上に、電極パッドを有する前記半導体チップを搭載する工程（ｃ）と、前記電極パッドと前記各第１のリードとを金属細線を介して、前記第１の領域の上面上でそれぞれ接続する工程（ｄ）と、前記半導体チップ、前記ダイパッド、前記複数の第１のリード、および前記金属細線を樹脂封止する工程（ｅ）とを備えている。   In order to solve the above problems, a method for manufacturing a semiconductor device according to the present invention includes a die pad for mounting a semiconductor chip, a frame frame provided outside the die pad, and a tip portion facing the die pad. A step (a) of preparing a lead frame having a plurality of first leads each having a rear end portion connected to the frame frame and having a thickness of the first region smaller than that of other portions; A step (b) of forming a resin post on the lower surface of the first region in each of the plurality of first leads, and a step (c) of mounting the semiconductor chip having an electrode pad on the die pad. A step (d) of connecting the electrode pad and each of the first leads on the upper surface of the first region via a fine metal wire, the semiconductor chip, the die pad, and the plurality of first leads Lead And the thin metal wire and a step of resin-sealing (e).

この方法によれば、工程（ｂ）で第１の領域の下面上に樹脂支柱が形成されるため、工程（ｄ）において第１の接続用リードと電極パッドと接続する際に、第１の領域が樹脂支柱により支えられることで、第１の領域の上面に圧力が有効に加わるようになる。このため、第１の領域の上面上において、第１のリードと電極パッドとを確実に接続することができる。その結果、本発明の半導体装置の製造方法では、ワイヤボンディング工程において接合品質を安定化することができ、金属細線の接続不良による歩留まりの低下を防ぐことができる。   According to this method, since the resin strut is formed on the lower surface of the first region in the step (b), the first connection lead and the electrode pad are connected in the step (d). Since the region is supported by the resin support, pressure is effectively applied to the upper surface of the first region. Therefore, the first lead and the electrode pad can be reliably connected on the upper surface of the first region. As a result, in the method for manufacturing a semiconductor device of the present invention, the bonding quality can be stabilized in the wire bonding step, and the yield can be prevented from being lowered due to poor connection of the fine metal wires.

また、本実施形態の製造方法では、前記工程（ａ）で準備される前記リードフレームは、先端部が前記ダイパッドに対向し、後端部が前記フレーム枠に接続されており、第２の領域を有する複数の第２のリードをさらに有しており、前記工程（ｄ）は、前記電極パッドと前記複数の第２のリードの各々とを金属細線を介して、前記第２の領域の上面上でそれぞれ接続する工程をさらに含んでおり、前記工程（ｅ）では、前記複数の第２のリードも樹脂封止してもよい。   In the manufacturing method according to the present embodiment, the lead frame prepared in the step (a) has a front end portion facing the die pad and a rear end portion connected to the frame frame, and the second region. The step (d) further includes a step of connecting the electrode pad and each of the plurality of second leads to the upper surface of the second region via a fine metal wire. In the step (e), the plurality of second leads may also be resin-sealed.

なお、前記工程（ｂ）において前記複数の第１のリードの下面上にそれぞれ形成された前記樹脂支柱は、リング状に一体化されていてもよい。これにより、接続不良を抑えるための工程を簡略化することができ、比較的簡単に信頼性の高い半導体装置を製造することができる。   The resin struts formed on the lower surfaces of the plurality of first leads in the step (b) may be integrated in a ring shape. As a result, a process for suppressing connection failure can be simplified, and a highly reliable semiconductor device can be manufactured relatively easily.

なお、本発明の半導体装置の製造方法では、前記樹脂支柱は非導電性の材料から構成されていることが好ましい。これにより、工程（ｅ）の樹脂封止の後に、互いに隣接する 第１のリード同士の電気的絶縁性を確保することができる。   In the semiconductor device manufacturing method of the present invention, it is preferable that the resin support is made of a non-conductive material. Thereby, after the resin sealing in the step (e), the electrical insulation between the first leads adjacent to each other can be ensured.

また、本実施形態の製造方法は、前記工程（ｂ）の後、且つ、前記工程（ｃ）の前に、前記ダイパッドの下面、前記フレーム枠の下面、前記樹脂支柱の下面、および前記各第１のリードの先端部の下面の上に、樹脂フィルムを貼付する工程（ｆ）をさらに備えており、前記工程（ｆ）では、前記樹脂支柱内に含まれるフィラーの直径が、前記第１の領域の下面から前記樹脂フィルムまでの距離よりも小さいことが好ましい。この方法によれば、必要以上に樹脂支柱が第１のリードを突き上げるのを抑制できるので、樹脂フィルムから第１のリードが離れ、第１のリードが接続不良となることを防止することができる。   Further, in the manufacturing method of the present embodiment, after the step (b) and before the step (c), the lower surface of the die pad, the lower surface of the frame frame, the lower surface of the resin column, and the respective first The method further includes a step (f) of attaching a resin film on the lower surface of the leading end portion of one lead, and in the step (f), the diameter of the filler contained in the resin strut is the first It is preferable that the distance is smaller than the distance from the lower surface of the region to the resin film. According to this method, since it is possible to suppress the resin struts from pushing up the first lead more than necessary, it is possible to prevent the first lead from separating from the resin film and causing the first lead to become poorly connected. .

本発明の半導体装置の製造方法によれば、半導体チップと接続用リードとを接続するワイヤボンディング工程において、接合品質を安定化することができ、比較的簡単に半導体装置を作製することが可能となる。   According to the method for manufacturing a semiconductor device of the present invention, it is possible to stabilize the bonding quality in the wire bonding process for connecting the semiconductor chip and the connecting lead, and to manufacture the semiconductor device relatively easily. Become.

（第１の実施形態）
以下、本発明の第１の実施形態に係る半導体装置の製造方法について図面を参照しながら説明する。図１（ａ）〜（ｅ）および図２（ａ）、（ｂ）は、それぞれ本発明の第１の実施形態に係る半導体装置の製造方法を示す断面図である。また、図３は、本実施形態に係る半導体装置のリードフレームの構成を示す上面図である。 (First embodiment)
Hereinafter, a semiconductor device manufacturing method according to a first embodiment of the present invention will be described with reference to the drawings. 1A to 1E and FIGS. 2A and 2B are cross-sectional views illustrating a method for manufacturing a semiconductor device according to the first embodiment of the present invention. FIG. 3 is a top view showing the configuration of the lead frame of the semiconductor device according to the present embodiment.

最初に、図１（ａ）に示す工程では、ダイパッド１と、ダイパッド１の外方に設けられたフレーム枠３と、先端部がダイパッド１と対向し、後端部がフレーム枠３に接続された複数の第１の信号接続用リード４ａを有するリードフレーム５１を準備する。ここで、第１の信号接続用リード４ａの先端部の下部は、完成品の半導体装置において、第１の外部端子５ａとなる。また、第１の信号接続用リード４ａは、ハーフエッチングにより形成された薄肉部１９を有しており、薄肉部１９の一部である中央部の膜厚は先端部よりも薄くなっている。なお、図３に示すように、リードフレーム５１上には、それぞれ１個の半導体装置が搭載されるための複数のリードフレーム区画５２が２次元的に配列されている。   First, in the process shown in FIG. 1A, the die pad 1, the frame frame 3 provided outside the die pad 1, the front end portion faces the die pad 1, and the rear end portion is connected to the frame frame 3. A lead frame 51 having a plurality of first signal connection leads 4a is prepared. Here, the lower part of the distal end portion of the first signal connection lead 4a becomes the first external terminal 5a in the finished semiconductor device. The first signal connection lead 4a has a thin portion 19 formed by half-etching, and the thickness of the central portion which is a part of the thin portion 19 is thinner than the tip portion. As shown in FIG. 3, on the lead frame 51, a plurality of lead frame sections 52 each for mounting one semiconductor device are two-dimensionally arranged.

次に、図１（ｂ）に示す工程では、第１の信号接続用リード４ａの薄肉部１９における中央部付近の下面上に、塗布用ノズル１６を用いて熱硬化性の樹脂ペースト１５ｐを塗布する。   Next, in the step shown in FIG. 1B, a thermosetting resin paste 15p is applied on the lower surface near the center of the thin portion 19 of the first signal connection lead 4a using the application nozzle 16. To do.

次に、図１（ｃ）に示す工程では、ダイパッド１の下面、第１の信号接続用リード４ａの先端部の下面、およびフレーム枠３の下面上に、樹脂フィルム１３を貼付する。その後、リードフレーム５１全体を高温の炉へ投入し、前の工程で塗布した樹脂ペースト１５ｐを硬化させる。これにより、第１の信号接続用リード４ａの薄肉部１９の下面と樹脂フィルム１３との間に、樹脂支柱１５が形成される。   Next, in the step shown in FIG. 1C, the resin film 13 is stuck on the lower surface of the die pad 1, the lower surface of the distal end portion of the first signal connection lead 4 a, and the lower surface of the frame frame 3. Thereafter, the entire lead frame 51 is put into a high-temperature furnace, and the resin paste 15p applied in the previous step is cured. As a result, the resin column 15 is formed between the lower surface of the thin portion 19 of the first signal connection lead 4 a and the resin film 13.

次に、図１（ｄ）に示す工程では、ダイパッド１上に接着剤１４を介して、電極パッド（図示せず）を備えた半導体チップ６を搭載する。   Next, in the step shown in FIG. 1D, the semiconductor chip 6 provided with an electrode pad (not shown) is mounted on the die pad 1 with an adhesive 14 interposed therebetween.

続いて、図１（ｅ）に示す工程では、ヒートプレート１１上にリードフレーム５１を設置する。その後、ヒートプレート１１に設けられた複数の吸引孔１１ｂから樹脂フィルム１３を介してリードフレーム５１を吸引しながら、半導体チップ６に設けられた電極パッド（図示せず）と第１の信号接続用リード４ａを金属細線９を介して電気的に接続する。   Subsequently, in the process illustrated in FIG. 1E, the lead frame 51 is installed on the heat plate 11. Thereafter, the lead frame 51 is sucked through the resin film 13 from the plurality of suction holes 11b provided in the heat plate 11, and an electrode pad (not shown) provided in the semiconductor chip 6 is connected to the first signal. The lead 4a is electrically connected through the thin metal wire 9.

次いで、図２（ａ）に示す工程では、トランスファーモールド工法により、リードフレーム５１上に設けられたダイパッド１、半導体チップ６、第１の信号接続用リード４ａ、フレーム枠３、および金属細線９を封止樹脂１０により封止する。   2A, the die pad 1, the semiconductor chip 6, the first signal connection lead 4a, the frame frame 3, and the fine metal wires 9 provided on the lead frame 51 are transferred by a transfer molding method. Sealing is performed with a sealing resin 10.

最後に、図２（ｂ）に示す工程では、樹脂フィルム１３を剥離し、リードフレーム５１をダイサーによって半導体装置の所定の形状にカットする。以上の方法により、本実施形態の半導体装置を製造することができる。   Finally, in the step shown in FIG. 2B, the resin film 13 is peeled off, and the lead frame 51 is cut into a predetermined shape of the semiconductor device by a dicer. The semiconductor device of this embodiment can be manufactured by the above method.

本実施形態の半導体装置の製造方法の特徴は、図１（ｃ）に示す工程において、第１の信号接続用リード４ａの薄肉部１９における下面上に樹脂支柱１５を形成することにある。ここで、この樹脂支柱１５の効果について、図４を参照しながら、説明する。図４（ａ）は、図１（ｅ）に示す工程における半導体装置の構成を示す上面図であり、図４（ｂ）は、図４（ａ）に示すIVｂ−IVｂ線における断面図であり、図４（ｃ）は、図４（ｂ）に示すIVｃ−IVｃ線における断面図である。   A feature of the method for manufacturing a semiconductor device according to the present embodiment is that, in the step shown in FIG. 1C, a resin column 15 is formed on the lower surface of the thin portion 19 of the first signal connection lead 4a. Here, the effect of this resin support | pillar 15 is demonstrated, referring FIG. 4A is a top view showing the configuration of the semiconductor device in the step shown in FIG. 1E, and FIG. 4B is a cross-sectional view taken along line IVb-IVb shown in FIG. 4A. FIG. 4C is a cross-sectional view taken along the line IVc-IVc shown in FIG.

図４（ａ）〜（ｃ）に示すように、図１（ｅ）に示す工程では、金属細線接合点２１ａとワイヤボンド接合点８ａとを接続することで、第１の信号接続用リード４ａと半導体チップ６とのワイヤボンディングを行う。この時、第１の信号接続用リード４ａ上の金属細線接合点２１ａと図１（ｃ）の工程で形成された樹脂支柱１５とは、平面的に見て互いに重なっている。これにより、第１の信号接続用リード４ａ上の金属細線接合点２１ａに金属細線９を接続する際に、金属細線接合点２１ａが樹脂支柱１５により下方から支持されることで、金属細線接合点２１ａに圧力が有効に加わるため、確実にワイヤボンディングを行うことができる。したがって、本実施形態の半導体装置の製造方法を用いると、ワイヤボンディング工程において接合品質を安定化することができ、金属細線の接続不良による歩留まりの低下を防ぐことができる。   As shown in FIGS. 4A to 4C, in the step shown in FIG. 1E, the first signal connection lead 4a is formed by connecting the metal fine wire junction 21a and the wire bond junction 8a. Wire bonding between the semiconductor chip 6 and the semiconductor chip 6 is performed. At this time, the metal fine wire junction 21a on the first signal connection lead 4a and the resin support 15 formed in the step of FIG. Thereby, when the thin metal wire 9 is connected to the thin metal wire junction 21a on the first signal connection lead 4a, the fine metal wire junction 21a is supported from below by the resin support 15 so that the fine metal wire junction is Since pressure is effectively applied to 21a, wire bonding can be reliably performed. Therefore, when the method for manufacturing a semiconductor device according to the present embodiment is used, the bonding quality can be stabilized in the wire bonding step, and the yield can be prevented from being lowered due to poor connection of the thin metal wires.

なお、本実施形態の半導体装置の製造方法では、樹脂支柱１５の材料が非導電性の材料から構成されていることが望ましい。これは、図２（ａ）に示す樹脂封止の工程後に、互いに隣接する第１の信号接続用リード４ａ同士、および互いに隣接する半導体装置の外部端子同士の電気的絶縁性を確保するためである。   In the semiconductor device manufacturing method of the present embodiment, it is desirable that the material of the resin support 15 is made of a non-conductive material. This is to ensure electrical insulation between the first signal connection leads 4a adjacent to each other and the external terminals of the semiconductor devices adjacent to each other after the resin sealing step shown in FIG. is there.

また、図２（ａ）において、樹脂支柱１５内に含まれるフィラーの直径は、樹脂フィルム１３から第１の信号接続用リード４ａの薄肉部１９の下面までの距離よりも小さいことが望ましい。この場合、必要以上に樹脂支柱１５が第１の信号接続用リード４ａを突き上げるのを防ぐことができるので、樹脂フィルム１３から第１の信号接続用リード４ａが離れ、第１の信号接続用リード４ａが接続不良となることを防止することができる。なお、図２（ａ）に示す工程で用いる封止樹脂１０内にフィラーを含んでいてもよく、この場合、直径が樹脂フィルム１３から第１の信号接続用リード４ａの薄肉部１９の下面までの距離よりも小さいフィラーを用いてもよい。   In FIG. 2A, the diameter of the filler contained in the resin support column 15 is desirably smaller than the distance from the resin film 13 to the lower surface of the thin portion 19 of the first signal connection lead 4a. In this case, since it is possible to prevent the resin support column 15 from pushing up the first signal connection lead 4a more than necessary, the first signal connection lead 4a is separated from the resin film 13, and the first signal connection lead 4a. It is possible to prevent the connection failure of 4a. Note that a filler may be included in the sealing resin 10 used in the step shown in FIG. 2A. In this case, the diameter ranges from the resin film 13 to the lower surface of the thin portion 19 of the first signal connection lead 4a. A filler smaller than the distance may be used.

なお、本実施形態の半導体装置の製造方法では、図４（ｃ）に示すように、樹脂支柱１５が柱状に形成されているが、これに限定されるものではない。   In the semiconductor device manufacturing method of the present embodiment, as shown in FIG. 4C, the resin support 15 is formed in a columnar shape, but the present invention is not limited to this.

また、本実施形態の半導体装置の製造方法においては、半導体チップと外部の端子を接続するための接続用リードとして、先端部の下部が第１の外部端子５ａとなる第１の接続信号用リード４ａを用いたが、第１の接続信号用リード４ａの他に、先端部以外の部分が外部の端子となる第２の接続用リードを含んでいてもよい。   Further, in the method of manufacturing the semiconductor device according to the present embodiment, as a connection lead for connecting the semiconductor chip and an external terminal, the first connection signal lead in which the lower portion of the tip portion becomes the first external terminal 5a. Although 4a is used, in addition to the first connection signal lead 4a, a portion other than the tip may include a second connection lead serving as an external terminal.

なお、図１（ａ）で使用される第１のリードフレーム４ａの薄肉部１９は、ハーフエッチングの他に、プレス加工等により形成することが可能である。   The thin portion 19 of the first lead frame 4a used in FIG. 1A can be formed by pressing or the like in addition to half etching.

（第２の実施形態）
以下、本発明の第２の実施形態における半導体装置の製造方法について図面を参照しながら説明する。図５（ａ）〜（ｅ）および図６（ａ）、（ｂ）は、それぞれ本発明の第２の実施形態に係る半導体装置の製造方法を示す断面図である。なお、本実施形態の半導体装置の製造方法では、樹脂支柱の代わりにサポートリングが用いられる点が第１の実施形態の半導体装置と異なっている。 (Second Embodiment)
Hereinafter, a semiconductor device manufacturing method according to the second embodiment of the present invention will be described with reference to the drawings. FIGS. 5A to 5E and FIGS. 6A and 6B are cross-sectional views illustrating a method of manufacturing a semiconductor device according to the second embodiment of the present invention. Note that the semiconductor device manufacturing method of this embodiment is different from the semiconductor device of the first embodiment in that a support ring is used instead of the resin support.

最初に、図５（ａ）に示す工程では、ダイパッド１と、ダイパッド１の外方に設けられたフレーム枠３と、先端部がダイパッド１と対向し、後端部がフレーム枠３にそれぞれ接続された複数の第１の信号接続用リード４ａおよび第２の信号接続用リード４ｂ（図６参照）とを有するリードフレーム５３を準備する。ここで、第１の信号接続用リード４ａおよび第２の信号接続用リード４ｂの一部は、完成品の半導体装置において、それぞれ第１の外部端子５ａおよび第２の外部端子５ｂとなる。また、第１の信号接続用リード４ａは、ハーフエッチングにより形成された薄肉部１９ａを有しており、中央部および後端部の膜厚は先端部よりも薄くなっている。さらに、第２の信号接続用リード４ｂも薄肉部１９ｂを有しており、下部が第２の外部端子５ｂとなる部分膜厚は、他の部分よりも厚くなっている。なお、第１の実施形態と同様に、リードフレーム５３上には、それぞれ１個の半導体装置が搭載されるための複数のリードフレーム区画５２が２次元的に配列されている（図３参照）。   First, in the process shown in FIG. 5A, the die pad 1, the frame frame 3 provided outside the die pad 1, the front end portion faces the die pad 1, and the rear end portion is connected to the frame frame 3, respectively. A lead frame 53 having a plurality of first signal connection leads 4a and second signal connection leads 4b (see FIG. 6) is prepared. Here, a part of the first signal connection lead 4a and the second signal connection lead 4b becomes the first external terminal 5a and the second external terminal 5b, respectively, in the finished semiconductor device. The first signal connection lead 4a has a thin portion 19a formed by half-etching, and the thickness of the central portion and the rear end portion is thinner than that of the front end portion. Furthermore, the second signal connection lead 4b also has a thin portion 19b, and the thickness of the portion where the lower portion becomes the second external terminal 5b is thicker than other portions. As in the first embodiment, a plurality of lead frame sections 52 each for mounting one semiconductor device are two-dimensionally arranged on the lead frame 53 (see FIG. 3). .

次に、図５（ｂ）に示す工程では、第１の信号接続用リード４ａの薄肉部１９における中央部付近の下面上および第２の信号接続用リード４ｂにおけるフレーム枠３と第２の外部端子５ｂの接続部分との間に位置する薄肉部１９ｂの下面上に、別途作製した例えば樹脂製のサポートリング１８を取り付ける。   Next, in the step shown in FIG. 5B, the frame 3 and the second external portion on the lower surface near the center of the thin portion 19 of the first signal connection lead 4a and the second signal connection lead 4b. A separately prepared support ring 18 made of resin, for example, is attached on the lower surface of the thin wall portion 19b located between the connection portions of the terminals 5b.

次に、図５（ｃ）に示す工程では、ダイパッド１の下面、第１の信号接続用リード４ａの先端部の下面、第２の信号接続用リード４ｂにおける第２の外部端子５ｂとの接続部分、サポートリング１８の下面、およびフレーム枠３の下面上に、樹脂フィルム１３を貼付する。   Next, in the step shown in FIG. 5C, the lower surface of the die pad 1, the lower surface of the distal end portion of the first signal connection lead 4a, and the connection to the second external terminal 5b in the second signal connection lead 4b. The resin film 13 is stuck on the part, the lower surface of the support ring 18, and the lower surface of the frame 3.

次に、図５（ｄ）に示す工程では、ダイパッド１上に接着剤１４を介して、電極パッド（図示せず）を備えた半導体チップ６を搭載する。   Next, in the step shown in FIG. 5D, the semiconductor chip 6 provided with an electrode pad (not shown) is mounted on the die pad 1 with an adhesive 14 interposed therebetween.

続いて、図５（ｅ）に示す工程では、ヒートプレート１１上にリードフレーム５１を設置する。その後、ヒートプレート１１に設けられた複数の吸引孔１１ｂから樹脂フィルム１３を介してリードフレーム５１を吸引しながら、半導体チップ６に設けられた電極パッド（図示せず）と第１の信号接続用リード４ａを金属細線９を介して電気的に接続する。ここで、図示はしないが、第２の信号接続用リード４ｂも金属細線９を介して電極パッドと電気的に接続する。   Subsequently, in the process illustrated in FIG. 5E, the lead frame 51 is installed on the heat plate 11. Thereafter, the lead frame 51 is sucked through the resin film 13 from the plurality of suction holes 11b provided in the heat plate 11, and an electrode pad (not shown) provided in the semiconductor chip 6 is connected to the first signal. The lead 4a is electrically connected through the thin metal wire 9. Here, although not shown, the second signal connection lead 4 b is also electrically connected to the electrode pad via the fine metal wire 9.

次いで、図６（ａ）に示す工程では、トランスファーモールド工法により、リードフレーム５１上に設けられたダイパッド１、半導体チップ６、第１の信号接続用リード４ａ、第２の信号接続用リード４ｂ、フレーム枠３、および金属細線９を封止樹脂１０により封止する。   6A, the die pad 1, the semiconductor chip 6, the first signal connection lead 4a, the second signal connection lead 4b provided on the lead frame 51 by the transfer molding method. The frame 3 and the metal thin wire 9 are sealed with a sealing resin 10.

最後に、図６（ｂ）に示す工程では、樹脂フィルム１３を剥離し、リードフレーム５１をダイサーによって半導体装置の所定の形状にカットする。以上の方法により、本実施形態の半導体装置を製造することができる。   Finally, in the step shown in FIG. 6B, the resin film 13 is peeled, and the lead frame 51 is cut into a predetermined shape of the semiconductor device by a dicer. The semiconductor device of this embodiment can be manufactured by the above method.

本実施形態の半導体装置の製造方法の特徴は、図５（ｂ）に示す工程において、第１の信号接続用リード４ａの薄肉部１９における下面上にサポートリング１８を取り付けることにある。ここで、このサポートリング１８の効果について、図７を参照しながら、説明する。図７（ａ）は、図５（ｅ）に示す工程における半導体装置の構成を示す上面図であり、図７（ｂ）は、図７（ａ）に示すVIIｂ−VIIｂ線における断面図であり、図５（ｃ）は、図７（ａ）に示すVIIｃ−VIIｃ線における断面図である。なお、図７（ｂ）、（ｃ）では、図５（ｅ）に示すヒートプレート１１、吸引孔１１ｂ、樹脂フィルムは省略している。   The feature of the semiconductor device manufacturing method of this embodiment is that a support ring 18 is attached to the lower surface of the thin portion 19 of the first signal connection lead 4a in the step shown in FIG. Here, the effect of the support ring 18 will be described with reference to FIG. 7A is a top view showing the configuration of the semiconductor device in the step shown in FIG. 5E, and FIG. 7B is a cross-sectional view taken along the line VIIb-VIIb shown in FIG. 7A. FIG.5 (c) is sectional drawing in the VIIc-VIIc line | wire shown to Fig.7 (a). In FIGS. 7B and 7C, the heat plate 11, the suction hole 11b, and the resin film shown in FIG. 5E are omitted.

図７（ａ）〜（ｃ）に示すように、図５（ｂ）に示す工程では、金属細線接合点２１ａとワイヤボンド接合点８ａとを接続することで、第１の信号接続用リード４ａと半導体チップ６とのワイヤボンディングを行う。この時、第１の信号接続用リード４ａにおける金属細線接合点２１ａが設けられた領域の下面上には、サポートリング１８が取り付けられている。このため、第１の信号接続用リード４ａ上の金属細線接合点２１ａに金属細線９を接続する際に、金属細線接合点２１ａがサポートリング１８により下方から支持されることで、金属細線接合点２１ａに圧力が有効に加わるため、確実にワイヤボンディングを行うことができる。したがって、本実施形態の半導体装置の製造方法を用いると、ワイヤボンディング工程において接合品質を安定化することができ、金属細線の接続不良による歩留まりの低下を防ぐことができる。   As shown in FIGS. 7A to 7C, in the step shown in FIG. 5B, the first signal connection lead 4a is formed by connecting the metal fine wire junction 21a and the wire bond junction 8a. Wire bonding between the semiconductor chip 6 and the semiconductor chip 6 is performed. At this time, the support ring 18 is attached on the lower surface of the region where the metal thin wire junction 21a is provided in the first signal connection lead 4a. For this reason, when the thin metal wire 9 is connected to the thin metal wire junction 21a on the first signal connection lead 4a, the fine metal wire junction 21a is supported from below by the support ring 18 so that the fine metal wire junction is connected. Since pressure is effectively applied to 21a, wire bonding can be reliably performed. Therefore, when the method for manufacturing a semiconductor device according to the present embodiment is used, the bonding quality can be stabilized in the wire bonding step, and the yield can be prevented from being lowered due to poor connection of the thin metal wires.

なお、本実施形態の半導体装置の製造方法では、サポートリング１８の材料が非導電性の材料から構成されていることが望ましい。これは、図６（ａ）に示す樹脂封止の工程後に、互いに隣接する第１の信号接続用リード４ａ同士、互いに隣接する第２の信号接続用リード４ｂ、および互いに隣接する半導体装置の外部端子同士の電気的絶縁性を確保するためである。   In the semiconductor device manufacturing method of this embodiment, it is desirable that the material of the support ring 18 be made of a non-conductive material. This is because the first signal connection leads 4a adjacent to each other, the second signal connection leads 4b adjacent to each other, and the outside of the semiconductor device adjacent to each other after the resin sealing step shown in FIG. This is to ensure electrical insulation between the terminals.

また、サポートリング１８は、各第１の信号接続用リード４ａおよび各第２の信号接続用リード４ｂの下面上にリング状に一体化して形成されていることが好ましい。この場合、接合不良を抑えるための工程を簡略化することができ、比較的容易に半導体装置を作製することができる。なお、サポートリング１８は、トランスファモールド工法などによって、リードフレーム５３上に２次元的に配列された複数のリードフレーム区画５２に対して、一体化して形成してもよい。   The support ring 18 is preferably integrally formed in a ring shape on the lower surfaces of the first signal connection leads 4a and the second signal connection leads 4b. In this case, the process for suppressing the bonding failure can be simplified, and the semiconductor device can be manufactured relatively easily. The support ring 18 may be formed integrally with the plurality of lead frame sections 52 arranged two-dimensionally on the lead frame 53 by a transfer mold method or the like.

また、図６（ａ）において、サポートリング１８内に含まれるフィラーの直径は、樹脂フィルム１３から第１の信号接続用リード４ａの薄肉部１９の下面までの距離よりも小さいことが望ましい。この場合、サポートリング１８が第１の信号接続用リード４ａを突き上げるのを防ぐことができるので、樹脂フィルム１３から第１の信号接続用リード４ａが離れ、第１の信号接続用リード４ａが接続不良となることを防止することができる。なお、図６（ａ）に示す工程で用いる封止樹脂１０内にフィラーを含んでいてもよく、この場合、直径が樹脂フィルム１３から第１の信号接続用リード４ａの薄肉部１９の下面までの距離よりも小さいフィラーを用いてもよい。   In FIG. 6A, the diameter of the filler contained in the support ring 18 is preferably smaller than the distance from the resin film 13 to the lower surface of the thin portion 19 of the first signal connection lead 4a. In this case, it is possible to prevent the support ring 18 from pushing up the first signal connection lead 4a, so that the first signal connection lead 4a is separated from the resin film 13 and the first signal connection lead 4a is connected. It can be prevented from becoming defective. Note that a filler may be included in the sealing resin 10 used in the step shown in FIG. 6A. In this case, the diameter ranges from the resin film 13 to the lower surface of the thin portion 19 of the first signal connection lead 4a. A filler smaller than the distance may be used.

本発明の半導体装置の製造方法は、リードフレーム上に半導体チップが搭載された半導体装置の作製に有用である。   The method for manufacturing a semiconductor device of the present invention is useful for manufacturing a semiconductor device in which a semiconductor chip is mounted on a lead frame.

（ａ）〜（ｅ）は、本発明の第１の実施形態に係る半導体装置の製造方法を示す断面図である。(A)-(e) is sectional drawing which shows the manufacturing method of the semiconductor device which concerns on the 1st Embodiment of this invention. （ａ）、（ｂ）は、本発明の第１の実施形態に係る半導体装置の製造方法を示す断面図である。(A), (b) is sectional drawing which shows the manufacturing method of the semiconductor device which concerns on the 1st Embodiment of this invention. 第１の実施形態に係る半導体装置のリードフレームの構成を示す上面図である1 is a top view showing a configuration of a lead frame of a semiconductor device according to a first embodiment. （ａ）〜（ｃ）は、第１の実施形態に係る図１（ｅ）に示す工程における半導体装置の構成を示す図である。(A)-(c) is a figure which shows the structure of the semiconductor device in the process shown to FIG.1 (e) based on 1st Embodiment. （ａ）〜（ｅ）は、本発明の第２の実施形態に係る半導体装置の構成を示す断面図である。(A)-(e) is sectional drawing which shows the structure of the semiconductor device which concerns on the 2nd Embodiment of this invention. （ａ）、（ｂ）は、本発明の第２の実施形態に係る半導体装置の構成を示す断面図である。(A), (b) is sectional drawing which shows the structure of the semiconductor device which concerns on the 2nd Embodiment of this invention. （ａ）〜（ｃ）は、第２の実施形態に係る図５（ｅ）に示す工程における半導体装置の構成を示す図である。(A)-(c) is a figure which shows the structure of the semiconductor device in the process shown to FIG.5 (e) based on 2nd Embodiment. （ａ）、（ｂ）は、従来の半導体装置の構成を示す図である。(A), (b) is a figure which shows the structure of the conventional semiconductor device. （ａ）〜（ｃ）は、従来の半導体装置のリードフレーム部分を示す図である。(A)-(c) is a figure which shows the lead frame part of the conventional semiconductor device. （ａ）〜（ｃ）は、樹脂封止前の従来の半導体装置の構成を示す図である。(A)-(c) is a figure which shows the structure of the conventional semiconductor device before resin sealing. 従来の半導体装置の製造方法の一部を示す断面図である。It is sectional drawing which shows a part of manufacturing method of the conventional semiconductor device. 従来の半導体装置の製造方法における不具合を示す断面図である。It is sectional drawing which shows the malfunction in the manufacturing method of the conventional semiconductor device.

符号の説明Explanation of symbols

１ ダイパッド
３ フレーム枠
４ａ 第１の信号接続用リード
４ｂ 第２の信号接続用リード
５ａ 第１の外部端子
５ｂ 第２の外部端子
６ 半導体チップ
８ａ ワイヤボンド接合点
９ 金属細線
１０ 封止樹脂
１１ ヒートプレート
１１ｂ 吸引孔
１３ 樹脂フィルム
１４ 接着剤
１５ 樹脂支柱
１５ｐ 樹脂ペースト
１６ 塗布用ノズル
１８ サポートリング
１９、１９ａ、１９ｂ 薄肉部
２１ａ 金属細線接合点
５１、５３ リードフレーム
５２ リードフレーム区画
１０１ ダイパッド
１０２ リード
１０３ フレーム枠
１０４ａ 第１の信号接続用リード
１０４ｂ 第２の信号接続用リード
１０５ａ 第１の外部端子
１０５ｂ 第２の外部端子
１０６ 半導体チップ
１０７ 接着剤
１０８ ワイヤボンド接合点
１０９ 金属細線
１１０ 封止樹脂
１１１ ヒートプレート
１１２ 突起部
１１３ 樹脂フィルム
１２０ リードフレーム
１２１ａ、１２１ｂ 金属細線接合点
１２２ 空隙 1 Die pad
3 Frame frame
4a First signal connection lead
4b Second signal connection lead
5a First external terminal
5b Second external terminal
6 Semiconductor chip
8a Wire bond junction
9 Metal wire
10 Sealing resin
11 Heat plate
11b Suction hole
13 Resin film
14 Adhesive
15 Resin prop
15p resin paste
16 Nozzle for application
18 Support ring
19, 19a, 19b Thin part
21a Metal wire junction
51, 53 Lead frame
52 Lead frame section
101 die pad
102 leads
103 frame frame
104a First signal connection lead
104b Second signal connection lead
105a First external terminal
105b Second external terminal
106 Semiconductor chip
107 Adhesive
108 Wire bond junction
109 Metal wire
110 Sealing resin
111 heat plate
112 Protrusion
113 Resin film
120 lead frame
121a, 121b Metal thin wire junction
122 gap

Claims (7)

半導体チップを搭載するためのダイパッドと、前記ダイパッドの外方に設けられたフレーム枠と、先端部が前記ダイパッドに対向し、後端部が前記フレーム枠と接続されており、第１の領域の膜厚が他の部分の膜厚よりも小さい複数の第１のリードとを有するリードフレームを準備する工程（ａ）と、
前記複数の第１のリードの各々における前記第１の領域の下面上に、樹脂支柱を形成する工程（ｂ）と、
前記ダイパッド上に、電極パッドを有する前記半導体チップを搭載する工程（ｃ）と、
前記電極パッドと前記各第１のリードとを金属細線を介して、前記第１の領域の上面上でそれぞれ接続する工程（ｄ）と、
前記半導体チップ、前記ダイパッド、前記複数の第１のリード、および前記金属細線を樹脂封止する工程（ｅ）と
を備えている半導体装置の製造方法。 A die pad for mounting a semiconductor chip, a frame frame provided outside the die pad, a front end portion facing the die pad, and a rear end portion connected to the frame frame. A step (a) of preparing a lead frame having a plurality of first leads whose film thickness is smaller than the film thickness of other portions;
Forming a resin column on the lower surface of the first region in each of the plurality of first leads (b);
(C) mounting the semiconductor chip having an electrode pad on the die pad;
A step (d) of connecting the electrode pad and each of the first leads on a top surface of the first region via a fine metal wire;
And a step (e) of resin-sealing the semiconductor chip, the die pad, the plurality of first leads, and the fine metal wires. 前記複数の第１のリードのうち少なくとも一部は、第１の領域の膜厚が先端部の膜厚よりも小さい請求項１に記載の半導体装置の製造方法。   2. The method of manufacturing a semiconductor device according to claim 1, wherein at least a part of the plurality of first leads has a thickness of a first region smaller than a thickness of a tip portion. 前記工程（ｂ）において前記複数の第１のリードの下面上にそれぞれ形成された樹脂支柱は、柱状である請求項１または２に記載の半導体装置の製造方法。   3. The method of manufacturing a semiconductor device according to claim 1, wherein the resin pillars respectively formed on the lower surfaces of the plurality of first leads in the step (b) are columnar. 前記工程（ａ）で準備される前記リードフレームは、先端部が前記ダイパッドに対向し、後端部が前記フレーム枠に接続されており、第２の領域を有する複数の第２のリードをさらに有しており、
前記工程（ｄ）は、前記電極パッドと前記複数の第２のリードの各々とを金属細線を介して、前記第２の領域の上面上でそれぞれ接続する工程をさらに含んでおり、
前記工程（ｅ）では、前記複数の第２のリードも樹脂封止する請求項１または２に記載の半導体装置の製造方法。 The lead frame prepared in the step (a) has a front end portion facing the die pad, a rear end portion connected to the frame frame, and a plurality of second leads having a second region. Have
The step (d) further includes a step of connecting the electrode pad and each of the plurality of second leads on the upper surface of the second region via a thin metal wire,
The method for manufacturing a semiconductor device according to claim 1, wherein in the step (e), the plurality of second leads are also resin-sealed. 前記工程（ｂ）において前記複数の第１のリードの下面上にそれぞれ形成された前記樹脂支柱は、リング状に一体化されている請求項４に記載の半導体装置の製造方法。   5. The method of manufacturing a semiconductor device according to claim 4, wherein the resin columns formed on the lower surfaces of the plurality of first leads in the step (b) are integrated in a ring shape. 6. 前記樹脂支柱は非導電性の材料から構成されている請求項１〜５のうちいずれか１つに記載の半導体装置の製造方法。   The method for manufacturing a semiconductor device according to claim 1, wherein the resin column is made of a non-conductive material. 前記工程（ｂ）の後、且つ、前記工程（ｃ）の前に、前記ダイパッドの下面、前記フレーム枠の下面、前記樹脂支柱の下面、および前記各第１のリードの先端部の下面の上に、樹脂フィルムを貼付する工程（ｆ）をさらに備えており、
前記工程（ｆ）では、前記樹脂支柱内に含まれるフィラーの直径が、前記第１の領域の下面から前記樹脂フィルムまでの距離よりも小さい請求項４〜６のうちいずれか１つに記載の半導体装置の製造方法。 After the step (b) and before the step (c), on the lower surface of the die pad, the lower surface of the frame frame, the lower surface of the resin strut, and the lower surface of the tip portion of each first lead And further comprising a step (f) of applying a resin film,
The said process (f) WHEREIN: The diameter of the filler contained in the said resin support | pillar is smaller than the distance from the lower surface of the said 1st area | region to the said resin film, It is any one of Claims 4-6 A method for manufacturing a semiconductor device.
JP2006311588A 2006-11-17 2006-11-17 Manufacturing method for semiconductor device Pending JP2008130660A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006311588A JP2008130660A (en) 2006-11-17 2006-11-17 Manufacturing method for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006311588A JP2008130660A (en) 2006-11-17 2006-11-17 Manufacturing method for semiconductor device

Publications (1)

Publication Number Publication Date
JP2008130660A true JP2008130660A (en) 2008-06-05

Family

ID=39556217

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006311588A Pending JP2008130660A (en) 2006-11-17 2006-11-17 Manufacturing method for semiconductor device

Country Status (1)

Country Link
JP (1) JP2008130660A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022209819A1 (en) * 2021-04-01 2022-10-06 ローム株式会社 Semiconductor device and manufacturing method for semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022209819A1 (en) * 2021-04-01 2022-10-06 ローム株式会社 Semiconductor device and manufacturing method for semiconductor device

Similar Documents

Publication Publication Date Title
TWI323931B (en) Taped lead frames and methods of making and using the same in semiconductor packaging
JP3879452B2 (en) Resin-sealed semiconductor device and manufacturing method thereof
US7180161B2 (en) Lead frame for improving molding reliability and semiconductor package with the lead frame
JP5333529B2 (en) Mold package manufacturing method
JP2006318996A (en) Lead frame and resin sealed semiconductor device
JP2002261228A (en) Lead frame
JPH11121507A (en) Semiconductor device and its manufacture
JP2003124421A (en) Lead frame, manufacturing method therefor, and manufacturing method of semiconductor device using lead frame
JP2003017524A (en) Method for manufacturing resin sealed semiconductor device
JP5767294B2 (en) Semiconductor device
JP2005223331A (en) Lead frame, semiconductor chip package using the same, and manufacturing method of the semiconductor chip package
JP2010165777A (en) Semiconductor device and method of manufacturing the same
JP2008211231A (en) Lead frame and resin-sealed semiconductor device
JP2008130660A (en) Manufacturing method for semiconductor device
JPH11260990A (en) Lead frame, resin-sealed semiconductor device and its manufacture
US20090236711A1 (en) Method of making and designing lead frames for semiconductor packages
JP5420737B2 (en) Manufacturing method of semiconductor device
JP3445930B2 (en) Resin-sealed semiconductor device
JP2002134439A (en) Method of manufacturing semiconductor chip, resin- sealed semiconductor device and its manufacturing method
JP2006216993A (en) Resin sealed semiconductor device
JP4570797B2 (en) Manufacturing method of semiconductor device
JP4840305B2 (en) Manufacturing method of semiconductor device
JP4172111B2 (en) Manufacturing method of resin-encapsulated semiconductor device
JP2009231322A (en) Manufacturing method of semiconductor device
JP2003318208A (en) Fabrication method for resin molded semiconductor device