JP2008124158A - 絶縁基板およびその製造方法、ならびに半導体装置の製造方法 - Google Patents
絶縁基板およびその製造方法、ならびに半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2008124158A JP2008124158A JP2006304636A JP2006304636A JP2008124158A JP 2008124158 A JP2008124158 A JP 2008124158A JP 2006304636 A JP2006304636 A JP 2006304636A JP 2006304636 A JP2006304636 A JP 2006304636A JP 2008124158 A JP2008124158 A JP 2008124158A
- Authority
- JP
- Japan
- Prior art keywords
- circuit pattern
- metal block
- metal
- solder
- insulating substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Landscapes
- Structure Of Printed Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Insulated Metal Substrates For Printed Circuits (AREA)
Abstract
【解決手段】絶縁層上に形成された回路パターン上に、はんだシートを介して金属ブロックを載置し、あるいは、予め金属ブロックをはんだ接合し、この金属ブロック上にコールドスプレー法にて金属材料を積層することにより、上積み回路パターンを形成する。
【選択図】図1
Description
図4は、金属ベース基板の従来例を示す断面図である。
図4において、1はアルミニウムや銅などのベース金属板、20は図示しない無機フィラーを含有したエポキシ樹脂からなる絶縁層、3は回路パターン層である。
金属ベース基板は、ベース金属板1上に絶縁層20を形成し、この絶縁層20上に回路パターン3を形成した3層構造になっている。ここで、前記無機フィラーは酸化珪素(SiO2),酸化アルミニウム(Al2O3),窒化アルミニウムAlNなどから選択されたものである。
しかしながら、SiO2,Al2O3,AlNなどの無機フィラーを含有したエポキシ樹脂の場合、樹脂中に充填できる無機フィラーの量にも限界がある。その熱伝導率は現状7〜10W/m・K程度である。したがって、適用できるパワー半導体モジュールの電流容量にも限界があり、現状では50Aクラス程度までしか適用できない。
図5は、セラミックス板を用いたい絶縁基板(以下セラミックス絶縁基板という)の従来例を示す断面図であって、(a)はセラミックス絶縁基板を示し、(b)はベース金属が接合されたセラミックス絶縁基板を示している。
セラミックス絶縁基板は、セラミックス板31の両面に回路パターン3が張り合わせられることによって構成されている。セラミックス板31は、原料紛をバインダーと練り合せ、グリーンシートと呼ばれるシート状の絶縁板にし、これを高温にて焼成することによって作製される。その後に、回路パターン3用の銅箔、もしくはアルミニム箔を高温で接合することにより、配線基板にする。さらに、これらセラミックス配線基板は、通常、厚さ2〜3mm程度の銅板のベース金属33にはんだ層32を介して接合されている。
図4,5のいずれの場合においても、回路パターン上に搭載するパワー半導体から外部にいたる経路の熱抵抗を低減するため、回路パターン3としての銅箔の厚さを厚くすることが試みられている。
また、セラミックス絶縁基板の場合、セラミックス板を一度作製し、それに回路パターン層を接合し、エッチング加工し、このようにして作製されたセラミックス絶縁基板をベース金属にはんだで接合する、というように多くの工数が必要になっていることから、価格が高く、低価格化が困難であるという問題点があった。
上記の従来技術に対し、絶縁板に金属箔を張り合わせ、その金属箔を加工して回路パターンを形成した配線基板において、回路パターンの上部に金属材料をコールドスプレー法により積層して厚みを上積みすることによって形成する方法がある。
しかしながら、コールドスプレー法よる上積みするには高価なコールドスプレー用の金属粉体を多用せねばならず価格が高くなる問題があり、また、コールドスプレー法による成膜にも時間がかかってしまう問題があった。
本発明は,このような問題に鑑みてなされたもので、その目的とするところは,少ない工数で製造が可能で安価かつ放熱性に優れた絶縁基板およびその製造方法ならびにこれを用いた半導体装置の製造方法を提供することにある。
このような絶縁基板によれば、半導体素子が発する熱を、上積み回路パターンおよび金属ブロックで拡散できるので熱抵抗を減らすことができ、熱抵抗の少ない放熱性に優れた配線基板を構成することができる。
また、絶縁層上に形成された回路パターン上に、はんだシートを介して金属ブロックを載置し、あるいは、予め金属ブロックをはんだ接合し、この金属ブロック上にコールドスプレー法にて金属材料を積層することにより、上積み回路パターンを形成するものとする。
また、回路パターン上に接合される金属ブロックを覆うように上積み回路パターンを形成することにより、コールドスプレーに使われる高価な金属粉体を節約することができる。そして金属ブロックの上面だけでなく側面を覆うようにコールドスプレーをすることで使用金属のバルク状態で形成したと同様な効果を得られるように回路パターンを形成することができる。
図1は、本発明の配線基板の製造工程を示す断面図である。以下、図に沿って説明する。
図1(a)において、1はアルミニウムや銅などのベース金属板、2は図示しない無機フィラーを含有したエポキシ樹脂からなる絶縁層、3は回路パターン層である。
金属ベース基板は、ベース金属板1上に絶縁層2を形成し、この絶縁層2上に回路パターン3を形成した3層構造になっている。この本実施の形態では、ベース金属板に銅を用い、前記無機フィラーには酸化珪素(SiO2),酸化アルミニウム(Al2O3),窒化アルミニウムAlNなどから選択している。
本実施の形態では、回路パターン3には銅箔を用いた。アルミ箔を用いてもよい。この銅箔を湿式エッチングにより所定の回路パターンに加工する。ここで,回路パターン3の厚みは通常35μmから140μm程度のものを用いる。これは従来より用いられている標準的なものであり、安価に製造することができる。
次に図1(b)において、回路パターン3のうち、後の工程でパワー半導体が実装される回路パターンに板はんだ(シート)4と金属ブロック5を載置する。この状態で一旦加熱して回路パターン3上に金属ブロック5を半田付けしてもよい。この半田付け工程については後述する。金属ブロックには、導電性や熱膨張係数などを勘案して、銅,アルミニウム,鉄,チタン,モリブデンなどを用いる。本実施の形態では、銅を用いた。銅は、安価で加工しやすい上、鉄などに比べ、電気抵抗が低く、熱伝導率が高いため、パワー半導体の電流経路に用いても導電性,熱伝導性の面からも有利である。
次に図1(c)において、6は所定の箇所のみ開口したマスクである。金属粉をコールドスプレー法で金属ブロック上に積層するため、金属ブロック上が開口されている。
コールドスプレー法による、製膜装置は次のように構成される。ボンベなどのガス源から供給された高圧ガスを粉末供給装置とガス加熱器に分岐させる。このうち,主流の作動ガスは電気炉などで直接または間接的に加熱されるコイル状のガス管内を流れて温度を上げて、溶射ガンに供給されて超音速ノズルにて加速されて噴出する。
図1(c)は、コールドスプレー法にて金属粒子を積層している様子を示している。本実施の形態では、粒子径が1〜50μmのモリブデンを用いた。粒子材料としては導電性や熱膨張係数などを勘案して、銅,アルミニウム,鉄,チタン,モリブデンなどを用いることができる。これらの粒子を500m/s〜900m/sのスピードで、10mm〜50mm程度離れた位置から金属マスク6をかいして噴射して、堆積させる。コールドスプレーにより積層された上積み回路パターンは、積層した金属の熱伝導率を得ることができる。モリブデンは、回路パターンに用いる銅に比べ、熱膨張係数がパワー半導体を形成するシリコンに近い。そのため、パワー半導体の発熱に伴うヒートサイクルで、パワー半導体と上積み回路パターンとの間の接合部分に印加される応力を抑制することができる。
図1(b)で示した板はんだ4の厚みは125μm〜250μmの板はんだを用いる。予め、回路パターン3に金属ブロック5のはんだ付けを行う場合は、はんだ層の厚さが100μm〜150μmとなるようにする。
回路パターン3と金属ブロック5のはんだ付けを、上積み回路パターンの積層前に行うと、はんだ溶融時に発生するガスなどが側面から抜けやすく、金属ブロック5と回路パターン3との間にボイドが残りにくくなる。後に、半導体素子や外部導出端子のはんだ付けを行う場合、後のはんだ付け工程で回路パターン3と金属ブロック5のはんだが溶融して流出してしまわないために、後の工程で用いるはんだより融点の高いはんだを選択する必要がある。
なお、ここでは、金属ベース基板の場合について説明したが、図5に示したセラミックス絶縁基板でも同様の製造方法で上積み回路パターン7を形成することができる。
なお、回路パターン3,金属ブロック5にはんだ接合が難しい材料を選択した場合、図3に示すように、回路パターン3,金属ブロック5の表面(はんだ接合面)に、予めはんだ濡れ性のよいめっき層10を形成しておくとよい。めっき層10はニッケルめっきなどが好適である。
図3(a)は、図1(d)に相当する断面図、図3(b)は要部の断面図であって、同図(a)とはめっき層が異なる。
図3(b)の例では、回路パターン3上の全面にめっき層10を形成している。このように、めっき層10を回路パターン3の全面に形成すれば、同図(a)の如く選択的なめっき(部分めっき)のためのマスク工程が不要となる。また、上積み回路パターンとしてコールドスプレーによって積層される金属は、めっき層と同じ金属か、めっき層と接合の強い金属(例えばニッケル)を選択するとよい。
最後に、回路パターン3,はんだ4,金属ブロック5,上積み回路パターン7の合計の厚さの設定について説明する。
以上の関係から、搭載されるパワー半導体8の端部から上積み回路パターン5の端部までの距離aと回路パターン3,はんだ4,金属ブロック5,上積み回路パターン7の合計の厚みbとの比は、1が最適であるが、0.8〜1.2の範囲であれば、実質的に十分な熱拡散性が得られる。これが0.8未満では十分な熱拡散性が得られない場合が生じ、1.2を超えても効果は飽和することになる。
2 絶縁層
3 回路パターン
4 はんだ
5 金属ブロック
6 マスク
7 上積み回路パターン
8 パワー半導体
9 ワイヤ
Claims (10)
- 絶縁層上に形成された回路パターンに金属ブロックを接合し、少なくとも前記金属ブロック上に、コールドスプレー法にて金属材料を積層することにより形成された上積み回路パターンを備えていることをを特徴とする絶縁基板。
- 前記絶縁層は、金属ベース板上に形成され、無機フィラーが充填された樹脂層であることを特徴とする請求項1に記載の絶縁基板。
- 前記絶縁層は、Al2O3,AlN,Si3N4のいずれかを原料とするセラミックス絶縁板であることを特徴とする絶縁基板。
- 絶縁層上に形成された回路パターン上にはんだシートを介して金属ブロックを載置し、該金属ブロック上にコールドスプレー法にて金属材料を積層することにより、上積み回路パターンを形成することを特徴とする絶縁基板の製造方法。
- 絶縁層上に形成された回路パターン上に、予め金属ブロックをはんだ接合し、該金属ブロック上にコールドスプレー法にて金属材料を積層することにより、上積み回路パターンを形成することを特徴とする絶縁基板の製造方法。
- 前記回路パターンおよび前記金属ブロックの少なくとも前記はんだシートに接する部分に、予めはんだ濡れ性を有するめっき層を形成することを特徴とする請求項4または5に記載の絶縁基板の製造方法。
- 前記上積み回路パターンは、銅,アルミニウム,モリブデン,ニッケルのいずれかを用いコールドスプレー法にて形成することを特徴とする請求項4〜6に記載の絶縁基板の製造方法。
- 前記金属ブロックは、コールドスプレー法にて形成される上積み回路パターンの原料と接合される金属を用いたことを特徴とする請求項7に記載の絶縁基板の製造方法。
- 絶縁層上に形成された回路パターン上にはんだシートを介して金属ブロックを載置し、該金属ブロック上にコールドスプレー法にて金属材料を積層することにより、上積み回路パターンを形成し、該上積み回路パターン上にはんだを介して半導体素子を載置し、前記回路パターンと前記金属ブロックとの間のはんだシートと、前記上積み回路パターンと前記半導体素子との間のはんだとを同一の溶融工程にて溶融させ、それぞれ接合することを特徴とする半導体装置の製造方法。
- 絶縁層上に形成された回路パターン上に、予め金属ブロックをはんだ接合し、該金属ブロック上にコールドスプレー法にて金属材料を積層することにより、上積み回路パターンを形成し、前記回路パターンと前記金属ブロックとの間を接合したはんだより融点の低いはんだを用いて、前記上積み回路パターン上に半導体素子を接合することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006304636A JP5077529B2 (ja) | 2006-11-10 | 2006-11-10 | 絶縁基板の製造方法、ならびに半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006304636A JP5077529B2 (ja) | 2006-11-10 | 2006-11-10 | 絶縁基板の製造方法、ならびに半導体装置の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012086005A Division JP5644806B2 (ja) | 2012-04-05 | 2012-04-05 | 絶縁基板、半導体装置およびそれらの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008124158A true JP2008124158A (ja) | 2008-05-29 |
JP5077529B2 JP5077529B2 (ja) | 2012-11-21 |
Family
ID=39508607
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006304636A Active JP5077529B2 (ja) | 2006-11-10 | 2006-11-10 | 絶縁基板の製造方法、ならびに半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5077529B2 (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010129934A (ja) * | 2008-11-30 | 2010-06-10 | Sintokogio Ltd | ガラス回路基板及びガラス回路基板の製造方法 |
CN102238804A (zh) * | 2010-05-07 | 2011-11-09 | 英科特(宁波)机电设备有限公司 | 电子通信设备的布线部件及其制造方法 |
WO2013021870A1 (ja) * | 2011-08-05 | 2013-02-14 | 日本発條株式会社 | 冷却装置及びその製造方法 |
JP2014022579A (ja) * | 2012-07-19 | 2014-02-03 | Rohm Co Ltd | パワーモジュール半導体装置 |
US8815646B2 (en) | 2010-05-12 | 2014-08-26 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device adapted to improve heat dissipation |
US8865584B2 (en) | 2010-05-18 | 2014-10-21 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device and manufacturing method thereof |
US9741587B2 (en) | 2015-08-18 | 2017-08-22 | Fuji Electric Co., Ltd. | Semiconductor device and semiconductor device manufacturing method |
JP2018507555A (ja) * | 2015-02-04 | 2018-03-15 | シーメンス アクチエンゲゼルシヤフトSiemens Aktiengesellschaft | マスクを用いてコールドガススプレーする方法 |
CN115428142A (zh) * | 2020-04-27 | 2022-12-02 | 三菱电机株式会社 | 半导体装置 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109786232A (zh) * | 2018-12-20 | 2019-05-21 | 深圳市华星光电技术有限公司 | 栅极与薄膜晶体管的制造方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58159395A (ja) * | 1982-03-18 | 1983-09-21 | 株式会社東芝 | 半導体装置の製造方法 |
JP2004047782A (ja) * | 2002-07-12 | 2004-02-12 | Sanyo Electric Co Ltd | 混成集積回路装置およびその製造方法 |
JP2005005638A (ja) * | 2003-04-15 | 2005-01-06 | Fuji Electric Fa Components & Systems Co Ltd | 半導体モジュールおよびその製造方法 |
JP2006179856A (ja) * | 2004-11-25 | 2006-07-06 | Fuji Electric Holdings Co Ltd | 絶縁基板および半導体装置 |
-
2006
- 2006-11-10 JP JP2006304636A patent/JP5077529B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58159395A (ja) * | 1982-03-18 | 1983-09-21 | 株式会社東芝 | 半導体装置の製造方法 |
JP2004047782A (ja) * | 2002-07-12 | 2004-02-12 | Sanyo Electric Co Ltd | 混成集積回路装置およびその製造方法 |
JP2005005638A (ja) * | 2003-04-15 | 2005-01-06 | Fuji Electric Fa Components & Systems Co Ltd | 半導体モジュールおよびその製造方法 |
JP2006179856A (ja) * | 2004-11-25 | 2006-07-06 | Fuji Electric Holdings Co Ltd | 絶縁基板および半導体装置 |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010129934A (ja) * | 2008-11-30 | 2010-06-10 | Sintokogio Ltd | ガラス回路基板及びガラス回路基板の製造方法 |
CN102238804A (zh) * | 2010-05-07 | 2011-11-09 | 英科特(宁波)机电设备有限公司 | 电子通信设备的布线部件及其制造方法 |
US8815646B2 (en) | 2010-05-12 | 2014-08-26 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device adapted to improve heat dissipation |
US8865584B2 (en) | 2010-05-18 | 2014-10-21 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device and manufacturing method thereof |
WO2013021870A1 (ja) * | 2011-08-05 | 2013-02-14 | 日本発條株式会社 | 冷却装置及びその製造方法 |
JP2014022579A (ja) * | 2012-07-19 | 2014-02-03 | Rohm Co Ltd | パワーモジュール半導体装置 |
JP2018507555A (ja) * | 2015-02-04 | 2018-03-15 | シーメンス アクチエンゲゼルシヤフトSiemens Aktiengesellschaft | マスクを用いてコールドガススプレーする方法 |
US10648085B2 (en) | 2015-02-04 | 2020-05-12 | Siemens Aktiengesellschaft | Cold gas dynamic spraying using a mask |
US9741587B2 (en) | 2015-08-18 | 2017-08-22 | Fuji Electric Co., Ltd. | Semiconductor device and semiconductor device manufacturing method |
US10079155B2 (en) | 2015-08-18 | 2018-09-18 | Fuji Electric Co., Ltd. | Semiconductor device manufacturing method |
CN115428142A (zh) * | 2020-04-27 | 2022-12-02 | 三菱电机株式会社 | 半导体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5077529B2 (ja) | 2012-11-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4595665B2 (ja) | 配線基板の製造方法 | |
JP5077529B2 (ja) | 絶縁基板の製造方法、ならびに半導体装置の製造方法 | |
JP6024750B2 (ja) | 半導体モジュール | |
US7256431B2 (en) | Insulating substrate and semiconductor device having a thermally sprayed circuit pattern | |
JP4844702B1 (ja) | マスキング治具、基板加熱装置、及び成膜方法 | |
JP4023397B2 (ja) | 半導体モジュールおよびその製造方法 | |
WO2015151644A1 (ja) | 電力変換装置 | |
JP2012531728A (ja) | 電子装置 | |
WO2015064430A1 (ja) | 積層体、絶縁性冷却板、パワーモジュールおよび積層体の製造方法 | |
WO2013150772A1 (ja) | 電力変換器 | |
JP2007305772A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2006013080A (ja) | 半導体モジュールおよびその製造方法 | |
JP5644806B2 (ja) | 絶縁基板、半導体装置およびそれらの製造方法 | |
WO2016021561A1 (ja) | 複合基板及びパワーモジュール | |
US9532448B1 (en) | Power electronics modules | |
JP2011109000A (ja) | ヒートシンク付パワーモジュール用基板の製造方法 | |
JP2013168421A (ja) | 配線基板および配線基板の製造方法 | |
JP2008147307A (ja) | 回路基板およびこれを用いた半導体モジュール | |
JP4492257B2 (ja) | 半導体モジュールおよびその製造方法 | |
JP2010239164A (ja) | 配線基板 | |
KR102039791B1 (ko) | 반도체칩 실장방법 및 반도체칩 패키지 | |
JP2015002306A (ja) | 絶縁基板およびその製造方法 | |
JPH10256443A (ja) | パワーモジュール用ヒートシンク体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20081216 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090219 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090817 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100402 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120221 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120405 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120801 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120814 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150907 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5077529 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |