Nothing Special   »   [go: up one dir, main page]

JP2008124158A - 絶縁基板およびその製造方法、ならびに半導体装置の製造方法 - Google Patents

絶縁基板およびその製造方法、ならびに半導体装置の製造方法 Download PDF

Info

Publication number
JP2008124158A
JP2008124158A JP2006304636A JP2006304636A JP2008124158A JP 2008124158 A JP2008124158 A JP 2008124158A JP 2006304636 A JP2006304636 A JP 2006304636A JP 2006304636 A JP2006304636 A JP 2006304636A JP 2008124158 A JP2008124158 A JP 2008124158A
Authority
JP
Japan
Prior art keywords
circuit pattern
metal block
metal
solder
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006304636A
Other languages
English (en)
Other versions
JP5077529B2 (ja
Inventor
Pasan Fernando
パサン フェルナンド
Kenji Okamoto
健次 岡本
Toyoshige Sakaguchi
豊重 坂口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Device Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Device Technology Co Ltd filed Critical Fuji Electric Device Technology Co Ltd
Priority to JP2006304636A priority Critical patent/JP5077529B2/ja
Publication of JP2008124158A publication Critical patent/JP2008124158A/ja
Application granted granted Critical
Publication of JP5077529B2 publication Critical patent/JP5077529B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]

Landscapes

  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Abstract

【課題】半導体素子が発する熱を拡散させるため、絶縁基板の回路パターンを厚くすると、エッチングに時間を要するうえ、加工精度が良くなかった。少ない工数で製造が可能で安価かつ放熱性に優れた絶縁基板を提供する。
【解決手段】絶縁層上に形成された回路パターン上に、はんだシートを介して金属ブロックを載置し、あるいは、予め金属ブロックをはんだ接合し、この金属ブロック上にコールドスプレー法にて金属材料を積層することにより、上積み回路パターンを形成する。
【選択図】図1

Description

この発明は、放熱性に優れた絶縁基板およびその製造方法とこの絶縁基板を用いた半導体装置の製造方法に関する。
電源装置に使用される半導体モジュールは、家庭用エアコン、冷蔵庫などの民生機器から、インバータ、サーボコントローラなどの産業機器まで、広範囲に渡って適用されている。特に、IGBT(Insulated Gate Bipolar Transistor)などのパワー半導体を搭載した半導体モジュールは、パワー半導体素子の発熱が大きいことから、パワー半導体素子を実装する基板に、放熱性に優れた金属ベース基板やセラッミクス板を用いた絶縁基板が用いられている。
図4は、金属ベース基板の従来例を示す断面図である。
図4において、1はアルミニウムや銅などのベース金属板、20は図示しない無機フィラーを含有したエポキシ樹脂からなる絶縁層、3は回路パターン層である。
金属ベース基板は、ベース金属板1上に絶縁層20を形成し、この絶縁層20上に回路パターン3を形成した3層構造になっている。ここで、前記無機フィラーは酸化珪素(SiO),酸化アルミニウム(Al),窒化アルミニウムAlNなどから選択されたものである。
回路パターン3は、通常、銅箔が用いられているが、アルミ箔を用いてもよい。銅箔は、通常35μm〜140μm程度の厚みのものが用いられている。この銅箔は、湿式エッチングにより所定の回路パターンに加工される。電流容量が10A程度と小さく、発熱の小さいパワー半導体の場合、そのパワー半導体は、直接この回路パターン3にはんだ付け接合により搭載される。パワー半導体の電流容量が大きくなる場合は、熱をこの回路パターン3上に広げて熱抵抗を低減させるため、銅箔の厚みは、140μm程度の厚いものにする。140μmで足りない場合は、さらに厚い、例えば200μm、250μmなどの銅箔を用いる。さらに、回路パターン103の厚みを1mm以上、例えば3〜4mmの厚みにすれば、ヒートスプレッダ効果が発揮され、パワー半導体で発生した熱は横方向に広がり、熱抵抗は大幅に低減される。
金属ベース基板に使用される絶縁層20は、絶縁信頼性と熱放散性に優れていることが必要である。さらに、絶縁層20としては、応力緩和性、耐湿性、耐熱性などに優れていることも要求されており、それに適した樹脂組成物も知られている(例えば、特許文献1〜3参照。)。このように、回路パターン3が熱放散性に優れた絶縁層20を介してベース金属板1に接合されていることにより、金属ベース基板は、パワー半導体など高発熱部品を実装する配線基板として用いられている(特許文献1〜4参照)。
しかしながら、SiO,Al,AlNなどの無機フィラーを含有したエポキシ樹脂の場合、樹脂中に充填できる無機フィラーの量にも限界がある。その熱伝導率は現状7〜10W/m・K程度である。したがって、適用できるパワー半導体モジュールの電流容量にも限界があり、現状では50Aクラス程度までしか適用できない。
これに対し、50Aを超える、より大容量の半導体モジュールの場合には、金属ベース配線基板ではなく、絶縁層の熱伝導率がより高いセラミックス板を用いた絶縁基板が用いられている。
図5は、セラミックス板を用いたい絶縁基板(以下セラミックス絶縁基板という)の従来例を示す断面図であって、(a)はセラミックス絶縁基板を示し、(b)はベース金属が接合されたセラミックス絶縁基板を示している。
セラミックス絶縁基板は、セラミックス板31の両面に回路パターン3が張り合わせられることによって構成されている。セラミックス板31は、原料紛をバインダーと練り合せ、グリーンシートと呼ばれるシート状の絶縁板にし、これを高温にて焼成することによって作製される。その後に、回路パターン3用の銅箔、もしくはアルミニム箔を高温で接合することにより、配線基板にする。さらに、これらセラミックス配線基板は、通常、厚さ2〜3mm程度の銅板のベース金属33にはんだ層32を介して接合されている。
セラミックス板31は、その原料として、SiO,Al,AlN,Siなどが用いられている。そのセラミックス板31の熱伝導率は、原料がAlの場合、約20W/m・K、原料がAlNの場合、160〜180W/m・K、そして、原料がSiの場合、80W/m・K程度となっており、エポキシ樹脂に無機フィラーを配合した場合に比べて、1〜2桁高くなっている。
図4,5のいずれの場合においても、回路パターン上に搭載するパワー半導体から外部にいたる経路の熱抵抗を低減するため、回路パターン3としての銅箔の厚さを厚くすることが試みられている。
特開2002-12653号公報 特開2002-76549号公報 特開2002-114836号公報 特開2003-229508号公報
しかしながら、前記した従来の金属ベース基板の場合、熱抵抗を低減するため、銅箔を厚くしていくと、回路パターン層を加工するためのエッチング加工の時間が厚みに比例して長くなっていくので、加工費が大幅に高くなり、コストが大幅に嵩んでしまうという問題点があった。しかも、回路パターン層の厚みが3〜4mmにもなれば、銅を溶かすのに長い時間を要するだけでなく、回路パターン層の端部のエッチングが精度良くできなくなるので、エッチング加工自体が現実的でなくなる。
また、セラミックス絶縁基板の場合、セラミックス板を一度作製し、それに回路パターン層を接合し、エッチング加工し、このようにして作製されたセラミックス絶縁基板をベース金属にはんだで接合する、というように多くの工数が必要になっていることから、価格が高く、低価格化が困難であるという問題点があった。
しかも、セラミックス絶縁基板の場合、回路パターン用の銅箔をあまり厚くすることができない。ヒートスプレッダ効果を高めるために厚い銅箔もしくは銅板を貼り付ければよいが、約1000℃以上の高温で銅板をセラミックス絶縁板に接合するので、両側の厚みを同じにしておかないと熱膨張係数の違いにより冷却時にバイメタル効果でそり曲がってしまう。また、前述のように、銅箔または銅板が厚くなるとエッチング加工費が大幅に高くなってしまうので、現在、セラミックス絶縁基板の回路パターンの厚みは、正確には0.6mm程度以下までしか用いられていない。
上記の従来技術に対し、絶縁板に金属箔を張り合わせ、その金属箔を加工して回路パターンを形成した配線基板において、回路パターンの上部に金属材料をコールドスプレー法により積層して厚みを上積みすることによって形成する方法がある。
このような絶縁基板によれば、金属箔の回路パターンの上にさらに厚い上積み金属パターンを形成することができる。
しかしながら、コールドスプレー法よる上積みするには高価なコールドスプレー用の金属粉体を多用せねばならず価格が高くなる問題があり、また、コールドスプレー法による成膜にも時間がかかってしまう問題があった。
本発明は,このような問題に鑑みてなされたもので、その目的とするところは,少ない工数で製造が可能で安価かつ放熱性に優れた絶縁基板およびその製造方法ならびにこれを用いた半導体装置の製造方法を提供することにある。
本発明では上記問題を解決するために、絶縁層上に形成された回路パターンに金属ブロックを接合し、少なくとも前記金属ブロック上に、コールドスプレー法にて金属材料を積層することにより形成された上積み回路パターンを備えるようにした。
このような絶縁基板によれば、半導体素子が発する熱を、上積み回路パターンおよび金属ブロックで拡散できるので熱抵抗を減らすことができ、熱抵抗の少ない放熱性に優れた配線基板を構成することができる。
また、絶縁層上に形成された回路パターン上に、はんだシートを介して金属ブロックを載置し、あるいは、予め金属ブロックをはんだ接合し、この金属ブロック上にコールドスプレー法にて金属材料を積層することにより、上積み回路パターンを形成するものとする。
このように製造すれば、従来の金属ベース基板やセラミックス絶縁基板に比べ、熱抵抗が大幅に少なく、放熱性に優れた絶縁基板を安価かつ容易に製造することができる
本発明によれば,金属ベース基板板もしくはセラミックス絶縁基板の回路パターン上に厚肉の回路パターンを直接形成できるので、熱抵抗が低く冷却性に優れたプリント配線板を安価かつ容易に製作することができる。
また、回路パターン上に接合される金属ブロックを覆うように上積み回路パターンを形成することにより、コールドスプレーに使われる高価な金属粉体を節約することができる。そして金属ブロックの上面だけでなく側面を覆うようにコールドスプレーをすることで使用金属のバルク状態で形成したと同様な効果を得られるように回路パターンを形成することができる。
以下、図面を参照しながら本発明の実施形態について詳細に説明する。
図1は、本発明の配線基板の製造工程を示す断面図である。以下、図に沿って説明する。
図1(a)において、1はアルミニウムや銅などのベース金属板、2は図示しない無機フィラーを含有したエポキシ樹脂からなる絶縁層、3は回路パターン層である。
金属ベース基板は、ベース金属板1上に絶縁層2を形成し、この絶縁層2上に回路パターン3を形成した3層構造になっている。この本実施の形態では、ベース金属板に銅を用い、前記無機フィラーには酸化珪素(SiO),酸化アルミニウム(Al),窒化アルミニウムAlNなどから選択している。
本実施の形態では、回路パターン3には銅箔を用いた。アルミ箔を用いてもよい。この銅箔を湿式エッチングにより所定の回路パターンに加工する。ここで,回路パターン3の厚みは通常35μmから140μm程度のものを用いる。これは従来より用いられている標準的なものであり、安価に製造することができる。
後述する半導体モジュールの電流容量により、回路パターン3の幅・厚さが選択されるが,エッチング加工の観点からは、薄い方が有利である。
次に図1(b)において、回路パターン3のうち、後の工程でパワー半導体が実装される回路パターンに板はんだ(シート)4と金属ブロック5を載置する。この状態で一旦加熱して回路パターン3上に金属ブロック5を半田付けしてもよい。この半田付け工程については後述する。金属ブロックには、導電性や熱膨張係数などを勘案して、銅,アルミニウム,鉄,チタン,モリブデンなどを用いる。本実施の形態では、銅を用いた。銅は、安価で加工しやすい上、鉄などに比べ、電気抵抗が低く、熱伝導率が高いため、パワー半導体の電流経路に用いても導電性,熱伝導性の面からも有利である。
次に図1(c)において、6は所定の箇所のみ開口したマスクである。金属粉をコールドスプレー法で金属ブロック上に積層するため、金属ブロック上が開口されている。
ここでコールドスプレー法について説明する。コールドスプレー法は、溶射技術のひとつである。コールドスプレー法は、溶射材料の融点または軟化温度よりも低い温度のガスを超音速流にして、その流れ中に溶射材料粒子を投入して加速させ、固相状態のまま基材に高速で衝突させて皮膜を形成する技術である。コールドスプレーの特徴は、プラズマ溶射法,フレーム溶射法,高速フレーム溶射法などに比べ、溶射材料粒子を加熱・加速する作動ガスの温度が著しく低いことである。プラズマ溶射法などは2000〜8000℃の高い作動ガスの温度が必要であるが、コールドスプレーの場合、常温〜600℃程度の作動ガスでよい。溶射粒子をあまり加熱せ固相状態のまま基材へ高速で衝突させ、そのエネルギーにより基材と粒子に塑性変形を生じさせて皮膜を形成する。
コールドスプレー法による、製膜装置は次のように構成される。ボンベなどのガス源から供給された高圧ガスを粉末供給装置とガス加熱器に分岐させる。このうち,主流の作動ガスは電気炉などで直接または間接的に加熱されるコイル状のガス管内を流れて温度を上げて、溶射ガンに供給されて超音速ノズルにて加速されて噴出する。
一方、作動ガスの一部は粉末供給装置へ分流されてキャリアガスとして溶射粉末とともに溶射ガン後方に流入する。作動ガスの加熱は行わない場合もあるが,加熱した方が粒子速度を高くでき,かつ粒子の塑性変形を生じやすくするために有利である。ガスとしては空気,ヘリウム,窒素を使用する。
図1(c)は、コールドスプレー法にて金属粒子を積層している様子を示している。本実施の形態では、粒子径が1〜50μmのモリブデンを用いた。粒子材料としては導電性や熱膨張係数などを勘案して、銅,アルミニウム,鉄,チタン,モリブデンなどを用いることができる。これらの粒子を500m/s〜900m/sのスピードで、10mm〜50mm程度離れた位置から金属マスク6をかいして噴射して、堆積させる。コールドスプレーにより積層された上積み回路パターンは、積層した金属の熱伝導率を得ることができる。モリブデンは、回路パターンに用いる銅に比べ、熱膨張係数がパワー半導体を形成するシリコンに近い。そのため、パワー半導体の発熱に伴うヒートサイクルで、パワー半導体と上積み回路パターンとの間の接合部分に印加される応力を抑制することができる。
図1(d)は、上積み回路パターン7が形成された状態を示す。上積み回路パターン7の膜厚は、コールドスプレーの吹き付け時間を制御することで、所望の膜厚とすることができる。上積み回路パターン7の厚さは、パワー半導体の通電時に発生する熱を考慮して設定する。例えば、0.5mm〜から5mm程度である。また、金属ブロックの厚みは、コールドスプレーで上積み予定厚みの50%〜70%に設定する。
図1(b)で示した板はんだ4の厚みは125μm〜250μmの板はんだを用いる。予め、回路パターン3に金属ブロック5のはんだ付けを行う場合は、はんだ層の厚さが100μm〜150μmとなるようにする。
回路パターン3と金属ブロック5のはんだ付けを、上積み回路パターンの積層前に行うと、はんだ溶融時に発生するガスなどが側面から抜けやすく、金属ブロック5と回路パターン3との間にボイドが残りにくくなる。後に、半導体素子や外部導出端子のはんだ付けを行う場合、後のはんだ付け工程で回路パターン3と金属ブロック5のはんだが溶融して流出してしまわないために、後の工程で用いるはんだより融点の高いはんだを選択する必要がある。
あるいは、回路パターン3と金属ブロック5のはんだ付けに板はんだを用い、上積み回路パターン形成後の、半導体素子や外部導出端子のはんだ付けと同時に行ってもよい。この場合、はんだ付け工程を削減でき、使用するはんだも融点が同じものを選択することができる。また、板はんだを用いれば、はんだ溶融時のガスの発生がほとんどなく、ボイドの発生も抑制される。さらに、図示しないが、はんだ溶融時に発生するガスを抜きやすくするために、上積み回路パターンをコールドスプレー法で成膜する際に、回路パターン3と金属ブロック5の接合部を完全には覆わないよう、マスク6に開口部の形状を調節すればよい。
なお、ここでは、金属ベース基板の場合について説明したが、図5に示したセラミックス絶縁基板でも同様の製造方法で上積み回路パターン7を形成することができる。
図2は、コールドスプレーにより積層された上積み回路パターン7上にパワー半導体8を実装した状態を示す。パワー半導体8は通常SnPb系はんだやSnAgCu系はんだで接合を行う。続いて、パワー半導体8と外部回路への接続を行うためワイヤ9を接続する。パワー半導体のように電流容量が大きい素子の場合は通常アルミニウム製ワイヤを用いる。
なお、回路パターン3,金属ブロック5にはんだ接合が難しい材料を選択した場合、図3に示すように、回路パターン3,金属ブロック5の表面(はんだ接合面)に、予めはんだ濡れ性のよいめっき層10を形成しておくとよい。めっき層10はニッケルめっきなどが好適である。
図3(a)は、図1(d)に相当する断面図、図3(b)は要部の断面図であって、同図(a)とはめっき層が異なる。
図3(a)の例では、回路パターン3上のめっき層10は、はんだ接合領域にのみ形成されている。このように、めっき層10を回路パターン3上に選択的に形成することにより、回路パターン3と上積み回路パターン7との間にめっき層が介在せず、両者の接合が強固なものとなる。
図3(b)の例では、回路パターン3上の全面にめっき層10を形成している。このように、めっき層10を回路パターン3の全面に形成すれば、同図(a)の如く選択的なめっき(部分めっき)のためのマスク工程が不要となる。また、上積み回路パターンとしてコールドスプレーによって積層される金属は、めっき層と同じ金属か、めっき層と接合の強い金属(例えばニッケル)を選択するとよい。
最後に、回路パターン3,はんだ4,金属ブロック5,上積み回路パターン7の合計の厚さの設定について説明する。
上積み回路パターンに接合されるパワー半導体8から発生する熱流は、絶縁基板に向かって、通常、斜め45度の角度で拡散し広がるという性質を有している。したがって、パワー半導体8のチップ端部から上積み回路パターン5の端部までの距離aは、回路パターン3,はんだ4,金属ブロック5,上積み回路パターン7の合計の厚みbと等しければ、ヒートスプレッダ効果が最大に発揮され、熱抵抗を大幅に低減することができる。このため、パワー半導体8の大きさに対して無理に回路パターン3および上積み回路パターン5の幅を広げる必要はないし、無理に上積み回路パターン5の厚みを増加させる必要もない。
以上の関係から、搭載されるパワー半導体8の端部から上積み回路パターン5の端部までの距離aと回路パターン3,はんだ4,金属ブロック5,上積み回路パターン7の合計の厚みbとの比は、1が最適であるが、0.8〜1.2の範囲であれば、実質的に十分な熱拡散性が得られる。これが0.8未満では十分な熱拡散性が得られない場合が生じ、1.2を超えても効果は飽和することになる。
本発明の配線基板の製造工程を示す断面図である。 コールドスプレーにより積層された上積み回路パターン上にパワー半導体を実装した状態を示す図である。 図である。 金属ベース基板の従来例を示す断面図である。 セラミックス板を用いたい絶縁基板の従来例を示す断面図である。
符号の説明
1 ベース金属板
2 絶縁層
3 回路パターン
4 はんだ
5 金属ブロック
6 マスク
7 上積み回路パターン
8 パワー半導体
9 ワイヤ

Claims (10)

  1. 絶縁層上に形成された回路パターンに金属ブロックを接合し、少なくとも前記金属ブロック上に、コールドスプレー法にて金属材料を積層することにより形成された上積み回路パターンを備えていることをを特徴とする絶縁基板。
  2. 前記絶縁層は、金属ベース板上に形成され、無機フィラーが充填された樹脂層であることを特徴とする請求項1に記載の絶縁基板。
  3. 前記絶縁層は、Al,AlN,Siのいずれかを原料とするセラミックス絶縁板であることを特徴とする絶縁基板。
  4. 絶縁層上に形成された回路パターン上にはんだシートを介して金属ブロックを載置し、該金属ブロック上にコールドスプレー法にて金属材料を積層することにより、上積み回路パターンを形成することを特徴とする絶縁基板の製造方法。
  5. 絶縁層上に形成された回路パターン上に、予め金属ブロックをはんだ接合し、該金属ブロック上にコールドスプレー法にて金属材料を積層することにより、上積み回路パターンを形成することを特徴とする絶縁基板の製造方法。
  6. 前記回路パターンおよび前記金属ブロックの少なくとも前記はんだシートに接する部分に、予めはんだ濡れ性を有するめっき層を形成することを特徴とする請求項4または5に記載の絶縁基板の製造方法。
  7. 前記上積み回路パターンは、銅,アルミニウム,モリブデン,ニッケルのいずれかを用いコールドスプレー法にて形成することを特徴とする請求項4〜6に記載の絶縁基板の製造方法。
  8. 前記金属ブロックは、コールドスプレー法にて形成される上積み回路パターンの原料と接合される金属を用いたことを特徴とする請求項7に記載の絶縁基板の製造方法。
  9. 絶縁層上に形成された回路パターン上にはんだシートを介して金属ブロックを載置し、該金属ブロック上にコールドスプレー法にて金属材料を積層することにより、上積み回路パターンを形成し、該上積み回路パターン上にはんだを介して半導体素子を載置し、前記回路パターンと前記金属ブロックとの間のはんだシートと、前記上積み回路パターンと前記半導体素子との間のはんだとを同一の溶融工程にて溶融させ、それぞれ接合することを特徴とする半導体装置の製造方法。
  10. 絶縁層上に形成された回路パターン上に、予め金属ブロックをはんだ接合し、該金属ブロック上にコールドスプレー法にて金属材料を積層することにより、上積み回路パターンを形成し、前記回路パターンと前記金属ブロックとの間を接合したはんだより融点の低いはんだを用いて、前記上積み回路パターン上に半導体素子を接合することを特徴とする半導体装置の製造方法。
JP2006304636A 2006-11-10 2006-11-10 絶縁基板の製造方法、ならびに半導体装置の製造方法 Active JP5077529B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006304636A JP5077529B2 (ja) 2006-11-10 2006-11-10 絶縁基板の製造方法、ならびに半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006304636A JP5077529B2 (ja) 2006-11-10 2006-11-10 絶縁基板の製造方法、ならびに半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012086005A Division JP5644806B2 (ja) 2012-04-05 2012-04-05 絶縁基板、半導体装置およびそれらの製造方法

Publications (2)

Publication Number Publication Date
JP2008124158A true JP2008124158A (ja) 2008-05-29
JP5077529B2 JP5077529B2 (ja) 2012-11-21

Family

ID=39508607

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006304636A Active JP5077529B2 (ja) 2006-11-10 2006-11-10 絶縁基板の製造方法、ならびに半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5077529B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010129934A (ja) * 2008-11-30 2010-06-10 Sintokogio Ltd ガラス回路基板及びガラス回路基板の製造方法
CN102238804A (zh) * 2010-05-07 2011-11-09 英科特(宁波)机电设备有限公司 电子通信设备的布线部件及其制造方法
WO2013021870A1 (ja) * 2011-08-05 2013-02-14 日本発條株式会社 冷却装置及びその製造方法
JP2014022579A (ja) * 2012-07-19 2014-02-03 Rohm Co Ltd パワーモジュール半導体装置
US8815646B2 (en) 2010-05-12 2014-08-26 Toyota Jidosha Kabushiki Kaisha Semiconductor device adapted to improve heat dissipation
US8865584B2 (en) 2010-05-18 2014-10-21 Toyota Jidosha Kabushiki Kaisha Semiconductor device and manufacturing method thereof
US9741587B2 (en) 2015-08-18 2017-08-22 Fuji Electric Co., Ltd. Semiconductor device and semiconductor device manufacturing method
JP2018507555A (ja) * 2015-02-04 2018-03-15 シーメンス アクチエンゲゼルシヤフトSiemens Aktiengesellschaft マスクを用いてコールドガススプレーする方法
CN115428142A (zh) * 2020-04-27 2022-12-02 三菱电机株式会社 半导体装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109786232A (zh) * 2018-12-20 2019-05-21 深圳市华星光电技术有限公司 栅极与薄膜晶体管的制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58159395A (ja) * 1982-03-18 1983-09-21 株式会社東芝 半導体装置の製造方法
JP2004047782A (ja) * 2002-07-12 2004-02-12 Sanyo Electric Co Ltd 混成集積回路装置およびその製造方法
JP2005005638A (ja) * 2003-04-15 2005-01-06 Fuji Electric Fa Components & Systems Co Ltd 半導体モジュールおよびその製造方法
JP2006179856A (ja) * 2004-11-25 2006-07-06 Fuji Electric Holdings Co Ltd 絶縁基板および半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58159395A (ja) * 1982-03-18 1983-09-21 株式会社東芝 半導体装置の製造方法
JP2004047782A (ja) * 2002-07-12 2004-02-12 Sanyo Electric Co Ltd 混成集積回路装置およびその製造方法
JP2005005638A (ja) * 2003-04-15 2005-01-06 Fuji Electric Fa Components & Systems Co Ltd 半導体モジュールおよびその製造方法
JP2006179856A (ja) * 2004-11-25 2006-07-06 Fuji Electric Holdings Co Ltd 絶縁基板および半導体装置

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010129934A (ja) * 2008-11-30 2010-06-10 Sintokogio Ltd ガラス回路基板及びガラス回路基板の製造方法
CN102238804A (zh) * 2010-05-07 2011-11-09 英科特(宁波)机电设备有限公司 电子通信设备的布线部件及其制造方法
US8815646B2 (en) 2010-05-12 2014-08-26 Toyota Jidosha Kabushiki Kaisha Semiconductor device adapted to improve heat dissipation
US8865584B2 (en) 2010-05-18 2014-10-21 Toyota Jidosha Kabushiki Kaisha Semiconductor device and manufacturing method thereof
WO2013021870A1 (ja) * 2011-08-05 2013-02-14 日本発條株式会社 冷却装置及びその製造方法
JP2014022579A (ja) * 2012-07-19 2014-02-03 Rohm Co Ltd パワーモジュール半導体装置
JP2018507555A (ja) * 2015-02-04 2018-03-15 シーメンス アクチエンゲゼルシヤフトSiemens Aktiengesellschaft マスクを用いてコールドガススプレーする方法
US10648085B2 (en) 2015-02-04 2020-05-12 Siemens Aktiengesellschaft Cold gas dynamic spraying using a mask
US9741587B2 (en) 2015-08-18 2017-08-22 Fuji Electric Co., Ltd. Semiconductor device and semiconductor device manufacturing method
US10079155B2 (en) 2015-08-18 2018-09-18 Fuji Electric Co., Ltd. Semiconductor device manufacturing method
CN115428142A (zh) * 2020-04-27 2022-12-02 三菱电机株式会社 半导体装置

Also Published As

Publication number Publication date
JP5077529B2 (ja) 2012-11-21

Similar Documents

Publication Publication Date Title
JP4595665B2 (ja) 配線基板の製造方法
JP5077529B2 (ja) 絶縁基板の製造方法、ならびに半導体装置の製造方法
JP6024750B2 (ja) 半導体モジュール
US7256431B2 (en) Insulating substrate and semiconductor device having a thermally sprayed circuit pattern
JP4844702B1 (ja) マスキング治具、基板加熱装置、及び成膜方法
JP4023397B2 (ja) 半導体モジュールおよびその製造方法
WO2015151644A1 (ja) 電力変換装置
JP2012531728A (ja) 電子装置
WO2015064430A1 (ja) 積層体、絶縁性冷却板、パワーモジュールおよび積層体の製造方法
WO2013150772A1 (ja) 電力変換器
JP2007305772A (ja) 半導体装置および半導体装置の製造方法
JP2006013080A (ja) 半導体モジュールおよびその製造方法
JP5644806B2 (ja) 絶縁基板、半導体装置およびそれらの製造方法
WO2016021561A1 (ja) 複合基板及びパワーモジュール
US9532448B1 (en) Power electronics modules
JP2011109000A (ja) ヒートシンク付パワーモジュール用基板の製造方法
JP2013168421A (ja) 配線基板および配線基板の製造方法
JP2008147307A (ja) 回路基板およびこれを用いた半導体モジュール
JP4492257B2 (ja) 半導体モジュールおよびその製造方法
JP2010239164A (ja) 配線基板
KR102039791B1 (ko) 반도체칩 실장방법 및 반도체칩 패키지
JP2015002306A (ja) 絶縁基板およびその製造方法
JPH10256443A (ja) パワーモジュール用ヒートシンク体

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20081216

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090219

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090817

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20091112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100402

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120405

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120801

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120814

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150907

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5077529

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250