Nothing Special   »   [go: up one dir, main page]

JP2008177402A - フレキシブル基板及び半導体装置 - Google Patents

フレキシブル基板及び半導体装置 Download PDF

Info

Publication number
JP2008177402A
JP2008177402A JP2007010157A JP2007010157A JP2008177402A JP 2008177402 A JP2008177402 A JP 2008177402A JP 2007010157 A JP2007010157 A JP 2007010157A JP 2007010157 A JP2007010157 A JP 2007010157A JP 2008177402 A JP2008177402 A JP 2008177402A
Authority
JP
Japan
Prior art keywords
flexible substrate
semiconductor chip
pattern
wiring
metal foil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007010157A
Other languages
English (en)
Other versions
JP4185954B2 (ja
Inventor
Katsuyuki Naito
克幸 内藤
Hiroaki Kitazaki
宏明 北崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2007010157A priority Critical patent/JP4185954B2/ja
Priority to PCT/JP2007/075243 priority patent/WO2008087851A1/ja
Priority to TW97101208A priority patent/TW200843071A/zh
Publication of JP2008177402A publication Critical patent/JP2008177402A/ja
Application granted granted Critical
Publication of JP4185954B2 publication Critical patent/JP4185954B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0209—External configuration of printed circuit board adapted for heat dissipation, e.g. lay-out of conductors, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10681—Tape Carrier Package [TCP]; Flexible sheet connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structure Of Printed Boards (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】放熱性を改善することができ、小型化することができるフレキシブル基板と、このフレキシブル基板を備えた半導体装置とを提供する。
【解決手段】基材３は、半導体チップ搭載領域８と金属箔パターン形成領域４とを上面に有する。金属箔パターン形成領域４には、銅箔から成る複数の配線パターン２を形成している。金属箔パターン形成領域４の一部では、配線パターン２同士の間隔に対する配線パターン２の幅の比率が１を越え且つ８．７以下となるように、複数の配線パターン２を形成している。
【選択図】図１

Description

本発明は、フレキシブル基板や、例えばＣＯＦ（チップ・オン・フィルム）型やテープキャリア型等の半導体装置に関する。
現在の液晶ドライバチップでは、入力信号はシリアル入力により動作スピードがより高速となっている。また、液晶パネルの大型化により液晶パネルに出力する電圧はより高くなっている。これらの原因により、上記液晶ドライバチップからの発熱量が高くなっている。
一方、上記液晶ドライバチップはより小型化されており、単位面積における発熱量はより高くなり、これらの相乗効果で益々発熱し、積極的に放熱する方法をとらないと、不具合が発生してしまう。
特開平１０−３２２２９号公報（特許文献１）には、積極的に放熱する構造を持つフレキシブルを備えた半導体装置が記載されている。
図５に、上記半導体装置のフレキシブル基板１０１を上方から見た概略図を示す。また、図６に、上記フレキシブル基板１０１に搭載された半導体チップ１０９を斜め上方から見た概略図を示す。
上記フレキシブル基板１０１は、図５，図６に示すように、主としてポリイミドフィルムと金属箔とから成り、その金属箔から成る配線パターン１０２を上面に有している。
上記配線パターン１０２は、インナーリード１１２、出力アウターリード１１３、入力アウターリード１１４及び引き回し配線１１５で構成されている。
上記インナーリード１１２は半導体チップ１０９に接続される端子であり、また、出力アウターリード１１３は液晶パネルとの接続端子であり、また、入力アウターリード１１４は外部回路基板等との接続端子であり、また、引き回し配線１１５は出力アウターリード１１３と入力アウターリード１１４とを結線する。
また、上記配線パターン１０２は主に銅箔からなり、この銅箔の表面には後述する半導体チップ１０９との接続のためＳｎ（スズ）が被覆されている。
上記半導体チップ１０９の下面（フレキシブル基板１０１側の表面）の周縁部には、突起電極１１０がＡｕメッキにて形成されている。
また、上記フレキシブル基板１０１に対する半導体チップ１０９の接続は、インナーリード１１２及び突起電極１１０に外部から熱と圧力を与えて行う。この熱と圧力がインナーリード１１２及び突起電極１１０に加わると、インナーリード１１２のＳｎと突起電極１１０のＡｕとの共晶合金が得られる。
通常、上記半導体チップ１０９の突起電極ピッチに合せたインナーリードピッチに比べ、液晶パネルや外部回路基板へ接続するためのアウターリードピッチは比較的粗いため、引き回し配線１１５はインナーリード１１２から入出力アウターリードまでファンアウトしたパターニングとなっている。
上記フレキシブル基板１０１の上面において、半導体チップ１０９の下面の短辺の両側には、島形状のベタパターン１１６が形成されている。
このベタパターン１１６は、フレキシブル基板１０１の上面において半導体チップ１０９を搭載する領域に重ならないように形成されている。また、上記ベタパターン１１６の表面積は、各配線パターン１０２の表面積の合計よりも広くなっている。そして、上記ベタパターン１１６は、半導体チップ１０９の下面の短辺近傍の突起電極１１０に接続されている。これにより、上記半導体チップ１０９から発生する熱がベタパターン１１６に伝わり、その熱をベタパターン１１６で放出することが可能となる。なお、上記ベタパターン１１６は信号の入出力に実質的に関与しない。
また、上記半導体チップ１０９に接続されたベタパターン１１６をグランドや電源端子とし、このベタパターン１１６を介して半導体チップ１０９から図示しない回路基板のグランドや電源ラインに伝わる熱経路とすれば、通常、回路基板の電源やグランドラインは他の信号線より幅が広いため、この信号線によりさらに効率よく放熱が可能となる。
ところで、上記フレキシブル基板１０１は材料節約と軽薄短小の観点からフレキシブル基板１０１自身を小さくしたい、または、配線パターン１０２の形成領域を小さくしたい。このため、本来は電気的動作に寄与する配線パターン１０２のみを形成しつつ、フレキシブル基板１０１に放熱効果を持たせたいが、特許文献１の半導体装置ではわざわざ電気的動作に寄与する配線パターン１１０以外に放熱専用のパターンつまりベタパターン１１６を形成している。さらには、上記ベタパターン１１６は、各配線パターン１０２の表面積の合計よりも大きい表面積を有する島形状となっている。
その結果、特許文献１の半導体装置は、フレキシブル基板１０１の大型化を招く形態となり、フレキシブル基板１０１を小型化することができないという問題がある。
特開平１０−３２２２９号公報
そこで、本発明の課題は、放熱性を改善することができ、小型化することができるフレキシブル基板と、このフレキシブル基板を備えた半導体装置とを提供することにある。
上記課題を解決するため、発明者は本来電気的動作に寄与するパターンの放熱効果を高めた。
本発明のフレキシブル基板は、
半導体チップ搭載領域と金属箔パターン形成領域とを一表面に有する基材と、
上記金属箔パターン形成領域に形成され、金属箔から成る複数の配線パターンと
を備え、
上記金属箔パターン形成領域の少なくとも一部では、上記配線パターン同士の間隔に対する上記配線パターンの幅の比率が１を越え且つ８．７以下となるように、上記複数の配線パターンが形成されていることを特徴としている。
上記構成のフレキシブル基板によれば、上記配線パターン同士の間隔に対する配線パターンの幅の比率が１を越え且つ８．７以下となる。つまり、上記配線パターンの幅を配線パターン同士の間隔で割った値が１を越え且つ８．７以下となる。このとき、上記配線パターン同士の間隔の単位と配線パターンの幅の単位とは同じである。
したがって、上記フレキシブル基板は、配線パターンの表面積が大きくなって、配線パターンの放熱効果を高めることができる結果、放熱性を改善することができる。
また、上記フレキシブル基板の放熱性が改善することによって、金属箔パターン形成領域に形成される例えばベタパターンを小さくしたり、そのベタパターンを無くしたりすることができるので、フレキシブル基板は小型化することができる。
また、上記配線パターン同士の間隔に対する配線パターンの幅の比率が１以下となるように、複数の配線パターンを形成すると、配線パターンの放熱効果が低くなってしまう。
また、上記配線パターン同士の間隔に対する配線パターンの幅の比率が８．７を越えるように、複数の配線パターンを形成すると、配線パターン同士が接触する不具合が発生する確率が非常に高くなる。
一実施形態のフレキシブル基板では、
上記複数の配線パターンの表面積の合計は、上記基材の上記一表面の面積の５０〜９０％の範囲内である。
上記実施形態のフレキシブル基板によれば、上記複数の配線パターンの表面積の合計が、基材の一表面の面積の５０〜９０％の範囲内であるので、基材の一表面の大部分を放熱に寄与する領域とすることができる。
一実施形態のフレキシブル基板では、
上記配線パターン同士の間隔に対する上記配線パターンの幅の比率が１を越え且つ８．７以下となるように形成された上記複数の配線パターンは、ファンアウト構造を有する。
上記実施形態のフレキシブル基板によれば、上記比率が１を越え且つ８．７以下となるように形成された複数の配線パターンがファンアウト構造を有するので、その配線パターンと外部機器との接続が容易である。
一実施形態のフレキシブル基板では、
上記基材の上記一表面において、上記半導体チップ搭載領域以外の領域は全て上記金属箔パターン形成領域である。
上記実施形態のフレキシブル基板によれば、上記基材の一表面において、半導体チップ搭載領域以外の領域は全て金属箔パターン形成領域であるので、放熱に寄与する領域を大きくすることができる。
一実施形態のフレキシブル基板では、
上記金属箔パターン形成領域には、金属箔から成るベタパターンが形成されている。
上記実施形態のフレキシブル基板によれば、上記金属箔パターン形成領域には、金属箔から成るベタパターンが形成されているので、配線パターン及びベタパターンの放熱効果により、放熱性をさらに改善することができる。
一実施形態のフレキシブル基板では、
上記ベタパターンの少なくとも一部が上記半導体チップ搭載領域を横断している。
上記実施形態のフレキシブル基板によれば、上記半導体チップ搭載領域に半導体チップを搭載した場合、ベタパターンの少なくとも一部が半導体チップ搭載領域を横断するので、ベタパターンと半導体チップとの接触面積を大きくして、半導体チップからベタパターンへ効率良く熱を伝えることができる。
したがって、上記半導体チップが熱で故障するのを防ぐことができる。
一実施形態のフレキシブル基板では、
上記ベタパターンには穴が形成されている。
上記実施形態のフレキシブル基板によれば、上記ベタパターンには穴が形成されているので、ベタパターンの表面積が大きくなり、ベタパターンの放熱効果を高めることができる。
一実施形態のフレキシブル基板では、
上記穴は単数または複数あり、上記穴の平面視の形が長方形であり、
上記穴が複数ある場合は、上記複数の穴が上記長方形の短辺と平行な方向に並ぶように配置されている。
上記実施形態のフレキシブル基板によれば、上記穴が複数ある場合は、複数の穴が長方形の短辺と平行な方向に並ぶように配置されているので、穴の数を多くすることができる。
一実施形態のフレキシブル基板では、
上記穴は単数または複数あり、上記穴の平面視の形が円または多角形であり、
上記穴が複数ある場合は、上記複数の穴がマトリクス状に配置されている。
上記実施形態のフレキシブル基板によれば、上記穴が複数ある場合は、複数の穴がマトリクス状に配置されているので、穴の数を多くすることができる。
一実施形態のフレキシブル基板では、
上記複数の配線パターンの表面積と、上記穴の側面の面積を含む上記ベタパターンの表面積との合計は、上記基材の上記一表面の面積の５０〜９０％の範囲内である。
上記実施形態のフレキシブル基板によれば、上記複数の配線パターンの表面積と、穴の側面の面積を含むベタパターンの表面積との合計は、基材の一表面の面積の５０〜９０％の範囲内であるので、基材の一表面の大部分を放熱に寄与する領域とすることができる。
一実施形態のフレキシブル基板では、
上記穴は、上記半導体チップ搭載領域に搭載する半導体チップと、上記半導体チップ搭載領域との位置を合わせるための位置合わせマークである。
上記実施形態のフレキシブル基板によれば、上記穴は、半導体チップ搭載領域に搭載する半導体チップと、その半導体チップ搭載領域との位置を合わせるための位置合わせマークであるので、別途位置合わせマークを形成しなくてもよく、製造工程の増加を防ぐことができる。
本発明の半導体装置は、
本発明のフレキシブル基板と、
上記半導体チップ搭載領域に搭載されると共に、上記複数の配線パターンに接続された半導体チップと
を備えたことを特徴としている。
上記構成の半導体装置によれば、上記フレキシブル基板の放熱性を改善できるので、半導体チップが熱で故障するのを防ぐことができる。
本発明のフレキシブル基板は、金属箔パターン形成領域の少なくとも一部では、配線パターン同士の間隔に対する配線パターンの幅の比率が１を越え且つ８．７以下となるように、複数の配線パターンが形成されているので、配線パターンの表面積が大きくなって、配線パターンの放熱効果を高めることができる結果、放熱性を改善することができる。
また、上記フレキシブル基板の放熱性が高くなることによって、金属箔パターン形成領域に形成される例えばベタパターンを小さくしたり、そのベタパターンを無くしたりすることができるので、フレキシブル基板は小型化することができる。
また、上記配線パターンは、既存技術である金属箔のフォトエッチング工程で形成できるので、現有の設備で即大量生産が可能である。
また、上記配線パターン以外の特別な放熱部品を用いなくてもよいので、その放熱部品による仕様の制限、品質、コストアップ等のリスク問題もない。
以上から明らかなように、本発明のフレキシブル基板は、例えば液晶ディスプレイ等のアプリケーションにおいて、性能、品質、価格等の競争力向上に大きく貢献できる。
本発明の半導体装置は、フレキシブル基板の放熱性を改善できるので、半導体チップが熱で故障するのを防ぐことができる。
以下、本発明のフレキシブル基板及び半導体装置を図示の実施の形態により詳細に説明する。
（第１実施形態）
図１に、本発明の第１実施形態のフレキシブル基板１を上方から見た概略図を示す。
上記フレキシブル基板１は、厚さ４０μｍのポリイミドフィルムから成る基材３と、この基材３の上面に形成され、厚さ８μｍの銅箔から成る配線パターン２とを有するＣＯＦ（チップ・オン・フィルム）用フレキシブル基板である。なお、上記基材３の上面が基材の一表面の一例であり、上記銅箔は金属箔の一例である。
上記基材３の上面は、後述する半導体チップ９を搭載する半導体チップ搭載領域８と、配線パターン２および複数のベタパターン５，６，７が形成される金属箔パターン形成領域４とから成る。つまり、上記基材３の上面において、半導体チップ搭載領域８以外の領域は全て金属箔パターン形成領域４である。
上記配線パターン１０２は、インナーリード１２、出力アウターリード１３及び引き回し配線１５を有している。
上記ベタパターン５，６，７も、配線パターン２と同様に、金属箔の一例としての銅箔から成っている。
図２に、図１の枠αの拡大図を示す。
従来まで、エッチング残り、エッチング残りによるマイグレーション等によって配線同士が近接するリスクと、パターン欠けや電流容量低下等の細線化によるリスクとのバランスを考慮し、配線パターン幅と配線パターン同士の間隔とは１：１にしていた。
これに対して、本第１実施形態では、金属箔パターン形成領域４の一部において、配線パターン２同士の間隔Ｄに対する配線パターン２の幅Ｗの比率が１を越え且つ８．７以下となるように、複数の配線パターン２が形成されている。具体的には、上記配線パターン２の幅Ｗは２６０μｍ、配線パターン２同士の間隔Ｄは３０μｍとして、配線パターン２の幅Ｗを配線パターン２同士の間隔Ｄで割った値が約８．７となっている。
本第１実施形態において、放熱手段は半導体チップ９に入出力する配線パターン２自身によるものであり、当然、配線パターン２の表面積がより広い方が半導体チップ９の放熱に寄与できるため、その条件として、本発明者は配線パターン２の幅Ｗと配線パターン２同士の間隔Ｄの比率（配線幅/配線間）が１を越え且つ８．７以下である場合、放熱効果がｘ＝１．０１１８の１次関数で増加することを見出した。
要するに、上記半導体チップ９に対して信号を入出力する配線パターン２において、
配線パターン２の幅Ｗを配線パターン２同士の間隔Ｄで割った値が１を越え且つ８．７以下である場合、他の比率に比べ放熱効率が高くなる。
また、上記枠α内の配線パターン２に限らず、枠α外の互いに平行な複数の配線パターン２においても、配線パターン２の幅Ｗを配線パターン２同士の間隔Ｄで割った値が１を越え且つ８．７以下となるように形成している。
また、本第１実施形態では、上記複数の配線パターン２の表面積と、ベタパターン５，６，７の表面積との合計は、基材３の上面の面積の５５．５％となっている。
ちなみに、本発明者の実験において、配線パターン２の幅Ｗを配線パターン２同士の間隔Ｄで割った値が１を越え且つ８．７以下である場合、その配線パターン２の表面積の合計が基材３の上面の面積の５０〜９０％となった。逆説的であるが、上記配線パターン２の基材上面占有率５０〜９０％を実現するため、電気特性が許す限りベタパターン５，６，７を配置ことが望ましく、配線パターン２の幅Ｗを配線パターン２同士の間隔Ｄで割った値が１を越え且つ８．７以下とできない部分があっても、その部分にベタパターン５，６，７を配置ことにより、上記部分は、配線パターン２の幅Ｗを配線パターン２同士の間隔Ｄで割った値が１を越え且つ８．７以下とした部分と同等の効果を得ることができる。
当然ながら、上記フレキシブル基板１の上面の全面積に対する銅箔の面積の割合を５０〜９０％とすれば、放熱の観点で、フレキシブル基板１の上面の面積を最大限有効に使うことができ、フレキシブル基板１の放熱性の改善とフレキシブル基板１の小型化とを両立することができる。
図３に、図１のIII−IIIから見た概略断面図を示す。
上記半導体チップ９の下面（フレキシブル基板１側の表面）には複数の突起電極１０が形成されている。この半導体チップ９の下面の形状は長方形である。つまり、上記半導体チップ１は直方体形状である。
上記ベタパターン７の一部が半導体チップ搭載領域８を横断している。この半導体チップ搭載領域８を横断しているベタパターン７の一部に、突起電極１０を接続している。
上記半導体チップ１の中央部は外気から最も遠いため放熱が困難となっているが、半導体チップ１の下面の長辺近傍に突起電極１０を配置してるため、半導体チップ１の中央部から配線パターン２を引き出すことはできない。このため、上記ベタパターン７の一部が半導体チップ搭載領域８を横断する形状とし、このベタパターン７の一部に突起電極１０を接続した。これにより、上記半導体チップ１の中央部の熱を極的に外部に導く熱経路が得られている。
上記ベタパターン７は、半導体チップ９の下面の短辺の両側に配置された部分と、半導体チップ搭載領域８を横断する部分とで構成されている。また、上記半導体チップ９の下面の短辺の両側に配置された部分と、半導体チップ搭載領域８を横断する部分とは、一体化されており、１つのパターンを形成している。
上記突起電極１０は、主に、半導体チップ９の下面の長辺に沿って一直線上に配置されており、突起電極１０に接続されたインナーリード１２は基材３上で直進する格好で半導体チップ搭載領域８から引き出され、配線−ギャップ−配線と繰り返したストライプ状のパターンとなっている。
また、上記出力アウターリード１３は例えば液晶パネルの電極に接続され、この電極は端子−ギャップ−端子と繰り返した櫛歯状となっている。このため、上記出力アウターリード１３も、液晶パネルの電極の形状に合わせてストライプ状のパターンとなっている。
また、上記インナーリード１２と出力アウターリード１３を結線する引き回し配線１５もストライプ状となっている。
上記引き回し配線１５は引き回し配線１５の幅を引き回し配線１５同士の間隔で割った値が１を越え且つ８．７以下となるよう形成している。
上記インナーリード１２は、インナーリード１２の幅をインナーリード１２同士の間隔で割った値が１を越え且つ８．７以下となるよう形成している。
上記出力アウターリード１３は、出力アウターリード１３の幅を出力アウターリード１３同士の間隔で割った値が１を越え且つ８．７以下となるよう形成している。
上記第１実施形態では、金属箔パターン形成領域４の一部において、配線パターン２同士の間隔Ｄに対する配線パターン２の幅Ｗの比率が１を越え且つ８．７以下となるように、複数の配線パターン２を形成していたが、金属箔パターン形成領域４の全部において、配線パターン２同士の間隔Ｄに対する配線パターン２の幅Ｗの比率が１を越え且つ８．７以下となるように、複数の配線パターン２を形成してもよい。
上記第１実施形態では、金属箔パターン形成領域４に複数のベタパターン５，６，７を形成していたが、金属箔パターン形成領域４に複数のベタパターン５，６，７を形成しなくてもよい。
上記金属箔パターン形成領域４に複数のベタパターン５，６，７を形成しない場合、複数の配線パターン２の表面積の合計は、基材３の上面の面積の５０〜９０％の範囲内としてもよい。
上記第１実施形態では、配線パターン２の一部が半導体チップ搭載領域８を横断するように、配線パターン２を形成していなかったが、配線パターンの一部が半導体チップ搭載領域８を横断するように、配線パターンを形成してもよい。
上記配線パターンの一部が半導体チップ搭載領域８を横断するように、配線パターンを形成した場合、配線パターンの一部が半導体チップ搭載領域８を横断する方向は、半導体チップ９の下面の長手方向であってもよいし、半導体チップ９の下面の短手方向であってもよい。
上記第１実施形態では、金属箔パターン形成領域４に銅箔を形成していたが、金属箔パターン形成領域４に銅箔以外の金属箔を形成してもよい。つまり、銅箔以外の金属箔からなる配線パターンと、銅箔以外の金属箔からなるベタパターンとを、金属箔パターン形成領域４に形成してもよい。
（第２実施形態）
図４に、本発明の第２実施形態のフレキシブル基板２１を上方から見た概略図を示す。また、図４において、図１に示した第１実施形態の構成部と同一構成部は、図１における構成部と同一参照番号を付して説明を省略する。
上記フレキシブル基板２１の半導体チップ搭載領域８には、上記第１実施形態と同様に、図３の半導体チップ９が搭載される。
上記フレキシブル基板２１では、配線パターン２の表面積が広いほど放熱に有利であるが、限られた領域で極力表面積を増やすため、ベタパターン２５に穴５０、ベタパターン２６に穴５１、ベタパターン２７に穴５２，５３を形成している。
上記穴５０は複数形成されていて、各穴５０の平面視の形が長方形となっている。この複数の穴５０は、その長方形の短辺と平行な方向に並ぶように配置されている。
上記穴５１は複数形成されていて、各穴５１の平面視の形が三角形となっている。この複数の穴５１はマトリクス状に配置されている。
上記穴５２は複数形成されていて、各穴５２の平面視の形が十字形となっている。この複数の穴５２は半導体チップ搭載領域８を挟むように配置されている。つまり、上記半導体チップ搭載領域８の両側に穴５２を形成している。この穴５２は、半導体チップ９と半導体チップ搭載領域８との位置を合わせるための位置合わせマークも兼ねている。
上記穴５３は複数形成されていて、各穴５３の平面視の形が円となっている。この複数の穴５３は非直線状上に配置されている。
上記穴５２を除き、穴５０，５１，５３のいずれもが深さ６μｍであってベタパターン２５，２６，２７である銅箔を貫通していない穴となっている。
上記複数の配線パターン２の表面積と、穴５０，５１，５２，５３の側面の面積を含むベタパターン２５，２６，２７の表面積との合計は、基材３の上面の面積の５６．６％である。
このように、上記ベタパターン２５，２６，２７に穴５０，５１，５２，５３を形成しているので、上記第１実施形態に比べて、銅箔の表面積を増やすことができ、放熱性をより向上させている。
上記第２実施形態では、穴５０，５１，５３はそれぞれ複数形成していたが、穴５０，５１，５３はそれぞれ１個となるようにしてもよい。
上記第２実施形態では、平面視の形が三角形である穴５１をベタパターン２６に複数形成していたが、平面視の形が三角形以外の多角形である穴をベタパターン２６に単数または複数形成してもよい。
上記第２実施形態では、複数の穴５３は非直線状上に配置されていたが、複数の穴５３はマトリクス状に配置してもよい。
上記第２実施形態では、穴５０，５１，５３のいずれもがベタパターン２５，２６，２７である銅箔を貫通していなかったが、穴５０，５１，５３の少なくとも１つがベタパターン２５，２６，２７である銅箔を貫通して基材３の上面に達するようにしてもよい。
上記第２実施形態では、上記複数の配線パターン２の表面積と、穴５０，５１，５２，５３の側面の面積を含むベタパターン２５，２６，２７の表面積との合計は、基材３の上面の面積の５６．６％であったが、５６．６％以外でも、基材３の上面の面積の５０〜９０％の範囲内であればよい。
本発明は、上記第１実施形態に記載した内容と、上記第２実施形態に記載した内容とを組み合わせたものであってもよい。
図１は本発明の第１実施形態のフレキシブル基板の概略平面図である。 図２は図１の枠αの拡大図である。 図３は図１のIII−III線矢視概略断面図である。 図４は本発明の第２実施形態のフレキシブル基板の概略平面図である。 図５は従来のフレキシブル基板の概略平面図である。 図６は従来の半導体装置の要部の概略斜視図である。
符号の説明
１，２１ フレキシブル基板
２ 配線パターン
３ 基材
４ 金属箔パターン形成領域
５，６，７，２５，２６，２７ ベタパターン
８ 半導体チップ搭載領域
９ 半導体チップ
１０ 突起電極
５０，５１，５２，５３ 穴
Ｄ 配線パターン同士の間隔
Ｗ 配線パターンの幅
本発明は、フレキシブル基板や、例えばＣＯＦ（チップ・オン・フィルム）型やテープキャリア型等の半導体装置に関する。
現在の液晶ドライバチップでは、入力信号はシリアル入力により動作スピードがより高速となっている。また、液晶パネルの大型化により液晶パネルに出力する電圧はより高くなっている。これらの原因により、上記液晶ドライバチップからの発熱量が高くなっている。
一方、上記液晶ドライバチップはより小型化されており、単位面積における発熱量はより高くなり、これらの相乗効果で益々発熱し、積極的に放熱する方法をとらないと、不具合が発生してしまう。
特開平１０−３２２２９号公報（特許文献１）には、積極的に放熱する構造を持つフレキシブルを備えた半導体装置が記載されている。
図５に、上記半導体装置のフレキシブル基板１０１を上方から見た概略図を示す。また、図６に、上記フレキシブル基板１０１に搭載された半導体チップ１０９を斜め上方から見た概略図を示す。
上記フレキシブル基板１０１は、図５，図６に示すように、主としてポリイミドフィルムと金属箔とから成り、その金属箔から成る配線パターン１０２を上面に有している。
上記配線パターン１０２は、インナーリード１１２、出力アウターリード１１３、入力アウターリード１１４及び引き回し配線１１５で構成されている。
上記インナーリード１１２は半導体チップ１０９に接続される端子であり、また、出力アウターリード１１３は液晶パネルとの接続端子であり、また、入力アウターリード１１４は外部回路基板等との接続端子であり、また、引き回し配線１１５は出力アウターリード１１３と入力アウターリード１１４とを結線する。
また、上記配線パターン１０２は主に銅箔からなり、この銅箔の表面には後述する半導体チップ１０９との接続のためＳｎ（スズ）が被覆されている。
上記半導体チップ１０９の下面（フレキシブル基板１０１側の表面）の周縁部には、突起電極１１０がＡｕメッキにて形成されている。
また、上記フレキシブル基板１０１に対する半導体チップ１０９の接続は、インナーリード１１２及び突起電極１１０に外部から熱と圧力を与えて行う。この熱と圧力がインナーリード１１２及び突起電極１１０に加わると、インナーリード１１２のＳｎと突起電極１１０のＡｕとの共晶合金が得られる。
通常、上記半導体チップ１０９の突起電極ピッチに合せたインナーリードピッチに比べ、液晶パネルや外部回路基板へ接続するためのアウターリードピッチは比較的粗いため、引き回し配線１１５はインナーリード１１２から入出力アウターリードまでファンアウトしたパターニングとなっている。
上記フレキシブル基板１０１の上面において、半導体チップ１０９の下面の短辺の両側には、島形状のベタパターン１１６が形成されている。
このベタパターン１１６は、フレキシブル基板１０１の上面において半導体チップ１０９を搭載する領域に重ならないように形成されている。また、上記ベタパターン１１６の表面積は、各配線パターン１０２の表面積の合計よりも広くなっている。そして、上記ベタパターン１１６は、半導体チップ１０９の下面の短辺近傍の突起電極１１０に接続されている。これにより、上記半導体チップ１０９から発生する熱がベタパターン１１６に伝わり、その熱をベタパターン１１６で放出することが可能となる。なお、上記ベタパターン１１６は信号の入出力に実質的に関与しない。
また、上記半導体チップ１０９に接続されたベタパターン１１６をグランドや電源端子とし、このベタパターン１１６を介して半導体チップ１０９から図示しない回路基板のグランドや電源ラインに伝わる熱経路とすれば、通常、回路基板の電源やグランドラインは他の信号線より幅が広いため、この信号線によりさらに効率よく放熱が可能となる。
ところで、上記フレキシブル基板１０１は材料節約と軽薄短小の観点からフレキシブル基板１０１自身を小さくしたい、または、配線パターン１０２の形成領域を小さくしたい。このため、本来は電気的動作に寄与する配線パターン１０２のみを形成しつつ、フレキシブル基板１０１に放熱効果を持たせたいが、特許文献１の半導体装置ではわざわざ電気的動作に寄与する配線パターン１１０以外に放熱専用のパターンつまりベタパターン１１６を形成している。さらには、上記ベタパターン１１６は、各配線パターン１０２の表面積の合計よりも大きい表面積を有する島形状となっている。
その結果、特許文献１の半導体装置は、フレキシブル基板１０１の大型化を招く形態となり、フレキシブル基板１０１を小型化することができないという問題がある。
特開平１０−３２２２９号公報
そこで、本発明の課題は、放熱性を改善することができ、小型化することができるフレキシブル基板と、このフレキシブル基板を備えた半導体装置とを提供することにある。
上記課題を解決するため、発明者は本来電気的動作に寄与するパターンの放熱効果を高めた。
本発明のフレキシブル基板は、
半導体チップ搭載領域と金属箔パターン形成領域とを一表面に有する基材と、
上記金属箔パターン形成領域に形成され、金属箔から成る複数の配線パターンと
を備え、
上記金属箔パターン形成領域の少なくとも一部では、上記配線パターン同士の間隔に対する上記配線パターンの幅の比率が１を越え且つ８．７以下となるように、上記複数の配線パターンが形成されていることを特徴としている。
上記構成のフレキシブル基板によれば、上記配線パターン同士の間隔に対する配線パターンの幅の比率が１を越え且つ８．７以下となる。つまり、上記配線パターンの幅を配線パターン同士の間隔で割った値が１を越え且つ８．７以下となる。このとき、上記配線パターン同士の間隔の単位と配線パターンの幅の単位とは同じである。
したがって、上記フレキシブル基板は、配線パターンの表面積が大きくなって、配線パターンの放熱効果を高めることができる結果、放熱性を改善することができる。
また、上記フレキシブル基板の放熱性が改善することによって、金属箔パターン形成領域に形成される例えばベタパターンを小さくしたり、そのベタパターンを無くしたりすることができるので、フレキシブル基板は小型化することができる。
また、上記配線パターン同士の間隔に対する配線パターンの幅の比率が１以下となるように、複数の配線パターンを形成すると、配線パターンの放熱効果が低くなってしまう。
また、上記配線パターン同士の間隔に対する配線パターンの幅の比率が８．７を越えるように、複数の配線パターンを形成すると、配線パターン同士が接触する不具合が発生する確率が非常に高くなる。
一実施形態のフレキシブル基板では、
平面視で、上記複数の配線パターンの表面積の合計は、上記基材の上記一表面の面積の５０〜９０％の範囲内である。
上記実施形態のフレキシブル基板によれば、平面視で、上記複数の配線パターンの表面積の合計が、基材の一表面の面積の５０〜９０％の範囲内であるので、基材の一表面の大部分を放熱に寄与する領域とすることができる。
一実施形態のフレキシブル基板では、
上記配線パターン同士の間隔に対する上記配線パターンの幅の比率が１を越え且つ８．７以下となるように形成された上記複数の配線パターンは、ファンアウト構造を有する。
上記実施形態のフレキシブル基板によれば、上記比率が１を越え且つ８．７以下となるように形成された複数の配線パターンがファンアウト構造を有するので、その配線パターンと外部機器との接続が容易である。
一実施形態のフレキシブル基板では、
上記基材の上記一表面において、上記半導体チップ搭載領域以外の領域は全て上記金属箔パターン形成領域である。
上記実施形態のフレキシブル基板によれば、上記基材の一表面において、半導体チップ搭載領域以外の領域は全て金属箔パターン形成領域であるので、放熱に寄与する領域を大きくすることができる。
一実施形態のフレキシブル基板では、
上記金属箔パターン形成領域には、金属箔から成るベタパターンが形成されている。
上記実施形態のフレキシブル基板によれば、上記金属箔パターン形成領域には、金属箔から成るベタパターンが形成されているので、配線パターン及びベタパターンの放熱効果により、放熱性をさらに改善することができる。
一実施形態のフレキシブル基板では、
上記ベタパターンの少なくとも一部が上記半導体チップ搭載領域を横断している。
上記実施形態のフレキシブル基板によれば、上記半導体チップ搭載領域に半導体チップを搭載した場合、ベタパターンの少なくとも一部が半導体チップ搭載領域を横断するので、ベタパターンと半導体チップとの接触面積を大きくして、半導体チップからベタパターンへ効率良く熱を伝えることができる。
したがって、上記半導体チップが熱で故障するのを防ぐことができる。
一実施形態のフレキシブル基板では、
上記ベタパターンには穴が形成されている。
上記実施形態のフレキシブル基板によれば、上記ベタパターンには穴が形成されているので、ベタパターンの表面積が大きくなり、ベタパターンの放熱効果を高めることができる。
一実施形態のフレキシブル基板では、
上記穴は単数または複数あり、上記穴の平面視の形が長方形であり、
上記穴が複数ある場合は、上記複数の穴が上記長方形の短辺と平行な方向に並ぶように配置されている。
上記実施形態のフレキシブル基板によれば、上記穴が複数ある場合は、複数の穴が長方形の短辺と平行な方向に並ぶように配置されているので、穴の数を多くすることができる。
一実施形態のフレキシブル基板では、
上記穴は単数または複数あり、上記穴の平面視の形が円または多角形であり、
上記穴が複数ある場合は、上記複数の穴がマトリクス状に配置されている。
上記実施形態のフレキシブル基板によれば、上記穴が複数ある場合は、複数の穴がマトリクス状に配置されているので、穴の数を多くすることができる。
一実施形態のフレキシブル基板では、
平面視で、上記複数の配線パターンの表面積と、上記穴の側面の面積を含む上記ベタパターンの表面積との合計は、上記基材の上記一表面の面積の５０〜９０％の範囲内である。
上記実施形態のフレキシブル基板によれば、平面視で、上記複数の配線パターンの表面積と、穴の側面の面積を含むベタパターンの表面積との合計は、基材の一表面の面積の５０〜９０％の範囲内であるので、基材の一表面の大部分を放熱に寄与する領域とすることができる。
一実施形態のフレキシブル基板では、
上記穴は、上記半導体チップ搭載領域に搭載する半導体チップと、上記半導体チップ搭載領域との位置を合わせるための位置合わせマークである。
上記実施形態のフレキシブル基板によれば、上記穴は、半導体チップ搭載領域に搭載する半導体チップと、その半導体チップ搭載領域との位置を合わせるための位置合わせマークであるので、別途位置合わせマークを形成しなくてもよく、製造工程の増加を防ぐことができる。
本発明の半導体装置は、
本発明のフレキシブル基板と、
上記半導体チップ搭載領域に搭載されると共に、上記複数の配線パターンに接続された半導体チップと
を備えたことを特徴としている。
上記構成の半導体装置によれば、上記フレキシブル基板の放熱性を改善できるので、半導体チップが熱で故障するのを防ぐことができる。
本発明のフレキシブル基板は、金属箔パターン形成領域の少なくとも一部では、配線パターン同士の間隔に対する配線パターンの幅の比率が１を越え且つ８．７以下となるように、複数の配線パターンが形成されているので、配線パターンの表面積が大きくなって、配線パターンの放熱効果を高めることができる結果、放熱性を改善することができる。
また、上記フレキシブル基板の放熱性が高くなることによって、金属箔パターン形成領域に形成される例えばベタパターンを小さくしたり、そのベタパターンを無くしたりすることができるので、フレキシブル基板は小型化することができる。
また、上記配線パターンは、既存技術である金属箔のフォトエッチング工程で形成できるので、現有の設備で即大量生産が可能である。
また、上記配線パターン以外の特別な放熱部品を用いなくてもよいので、その放熱部品による仕様の制限、品質、コストアップ等のリスク問題もない。
以上から明らかなように、本発明のフレキシブル基板は、例えば液晶ディスプレイ等のアプリケーションにおいて、性能、品質、価格等の競争力向上に大きく貢献できる。
本発明の半導体装置は、フレキシブル基板の放熱性を改善できるので、半導体チップが熱で故障するのを防ぐことができる。
以下、本発明のフレキシブル基板及び半導体装置を図示の実施の形態により詳細に説明する。
（第１実施形態）
図１に、本発明の第１実施形態のフレキシブル基板１を上方から見た概略図を示す。
上記フレキシブル基板１は、厚さ４０μｍのポリイミドフィルムから成る基材３と、この基材３の上面に形成され、厚さ８μｍの銅箔から成る配線パターン２とを有するＣＯＦ（チップ・オン・フィルム）用フレキシブル基板である。なお、上記基材３の上面が基材の一表面の一例であり、上記銅箔は金属箔の一例である。
上記基材３の上面は、後述する半導体チップ９を搭載する半導体チップ搭載領域８と、配線パターン２および複数のベタパターン５，６，７が形成される金属箔パターン形成領域４とから成る。つまり、上記基材３の上面において、半導体チップ搭載領域８以外の領域は全て金属箔パターン形成領域４である。
上記配線パターン１０２は、インナーリード１２、出力アウターリード１３及び引き回し配線１５を有している。
上記ベタパターン５，６，７も、配線パターン２と同様に、金属箔の一例としての銅箔から成っている。
図２に、図１の枠αの拡大図を示す。
従来まで、エッチング残り、エッチング残りによるマイグレーション等によって配線同士が近接するリスクと、パターン欠けや電流容量低下等の細線化によるリスクとのバランスを考慮し、配線パターン幅と配線パターン同士の間隔とは１：１にしていた。
これに対して、本第１実施形態では、金属箔パターン形成領域４の一部において、配線パターン２同士の間隔Ｄに対する配線パターン２の幅Ｗの比率が１を越え且つ８．７以下となるように、複数の配線パターン２が形成されている。具体的には、上記配線パターン２の幅Ｗは２６０μｍ、配線パターン２同士の間隔Ｄは３０μｍとして、配線パターン２の幅Ｗを配線パターン２同士の間隔Ｄで割った値が約８．７となっている。
本第１実施形態において、放熱手段は半導体チップ９に入出力する配線パターン２自身によるものであり、当然、配線パターン２の表面積がより広い方が半導体チップ９の放熱に寄与できるため、その条件として、本発明者は配線パターン２の幅Ｗと配線パターン２同士の間隔Ｄの比率（配線幅/配線間）が１を越え且つ８．７以下である場合、放熱効果がｘ＝１．０１１８の１次関数で増加することを見出した。
要するに、上記半導体チップ９に対して信号を入出力する配線パターン２において、
配線パターン２の幅Ｗを配線パターン２同士の間隔Ｄで割った値が１を越え且つ８．７以下である場合、他の比率に比べ放熱効率が高くなる。
また、上記枠α内の配線パターン２に限らず、枠α外の互いに平行な複数の配線パターン２においても、配線パターン２の幅Ｗを配線パターン２同士の間隔Ｄで割った値が１を越え且つ８．７以下となるように形成している。
また、本第１実施形態では、上記複数の配線パターン２の表面積と、ベタパターン５，６，７の表面積との合計は、基材３の上面の面積の５５．５％となっている。
ちなみに、本発明者の実験において、配線パターン２の幅Ｗを配線パターン２同士の間隔Ｄで割った値が１を越え且つ８．７以下である場合、その配線パターン２の表面積の合計が基材３の上面の面積の５０〜９０％となった。逆説的であるが、上記配線パターン２の基材上面占有率５０〜９０％を実現するため、電気特性が許す限りベタパターン５，６，７を配置ことが望ましく、配線パターン２の幅Ｗを配線パターン２同士の間隔Ｄで割った値が１を越え且つ８．７以下とできない部分があっても、その部分にベタパターン５，６，７を配置ことにより、上記部分は、配線パターン２の幅Ｗを配線パターン２同士の間隔Ｄで割った値が１を越え且つ８．７以下とした部分と同等の効果を得ることができる。
当然ながら、上記フレキシブル基板１の上面の全面積に対する銅箔の面積の割合を５０〜９０％とすれば、放熱の観点で、フレキシブル基板１の上面の面積を最大限有効に使うことができ、フレキシブル基板１の放熱性の改善とフレキシブル基板１の小型化とを両立することができる。
図３に、図１のIII−IIIから見た概略断面図を示す。
上記半導体チップ９の下面（フレキシブル基板１側の表面）には複数の突起電極１０が形成されている。この半導体チップ９の下面の形状は長方形である。つまり、上記半導体チップ１は直方体形状である。
上記ベタパターン７の一部が半導体チップ搭載領域８を横断している。この半導体チップ搭載領域８を横断しているベタパターン７の一部に、突起電極１０を接続している。
上記半導体チップ１の中央部は外気から最も遠いため放熱が困難となっているが、半導体チップ１の下面の長辺近傍に突起電極１０を配置してるため、半導体チップ１の中央部から配線パターン２を引き出すことはできない。このため、上記ベタパターン７の一部が半導体チップ搭載領域８を横断する形状とし、このベタパターン７の一部に突起電極１０を接続した。これにより、上記半導体チップ１の中央部の熱を極的に外部に導く熱経路が得られている。
上記ベタパターン７は、半導体チップ９の下面の短辺の両側に配置された部分と、半導体チップ搭載領域８を横断する部分とで構成されている。また、上記半導体チップ９の下面の短辺の両側に配置された部分と、半導体チップ搭載領域８を横断する部分とは、一体化されており、１つのパターンを形成している。
上記突起電極１０は、主に、半導体チップ９の下面の長辺に沿って一直線上に配置されており、突起電極１０に接続されたインナーリード１２は基材３上で直進する格好で半導体チップ搭載領域８から引き出され、配線−ギャップ−配線と繰り返したストライプ状のパターンとなっている。
また、上記出力アウターリード１３は例えば液晶パネルの電極に接続され、この電極は端子−ギャップ−端子と繰り返した櫛歯状となっている。このため、上記出力アウターリード１３も、液晶パネルの電極の形状に合わせてストライプ状のパターンとなっている。
また、上記インナーリード１２と出力アウターリード１３を結線する引き回し配線１５もストライプ状となっている。
上記引き回し配線１５は引き回し配線１５の幅を引き回し配線１５同士の間隔で割った値が１を越え且つ８．７以下となるよう形成している。
上記インナーリード１２は、インナーリード１２の幅をインナーリード１２同士の間隔で割った値が１を越え且つ８．７以下となるよう形成している。
上記出力アウターリード１３は、出力アウターリード１３の幅を出力アウターリード１３同士の間隔で割った値が１を越え且つ８．７以下となるよう形成している。
上記第１実施形態では、金属箔パターン形成領域４の一部において、配線パターン２同士の間隔Ｄに対する配線パターン２の幅Ｗの比率が１を越え且つ８．７以下となるように、複数の配線パターン２を形成していたが、金属箔パターン形成領域４の全部において、配線パターン２同士の間隔Ｄに対する配線パターン２の幅Ｗの比率が１を越え且つ８．７以下となるように、複数の配線パターン２を形成してもよい。
上記第１実施形態では、金属箔パターン形成領域４に複数のベタパターン５，６，７を形成していたが、金属箔パターン形成領域４に複数のベタパターン５，６，７を形成しなくてもよい。
上記金属箔パターン形成領域４に複数のベタパターン５，６，７を形成しない場合、複数の配線パターン２の表面積の合計は、基材３の上面の面積の５０〜９０％の範囲内としてもよい。
上記第１実施形態では、配線パターン２の一部が半導体チップ搭載領域８を横断するように、配線パターン２を形成していなかったが、配線パターンの一部が半導体チップ搭載領域８を横断するように、配線パターンを形成してもよい。
上記配線パターンの一部が半導体チップ搭載領域８を横断するように、配線パターンを形成した場合、配線パターンの一部が半導体チップ搭載領域８を横断する方向は、半導体チップ９の下面の長手方向であってもよいし、半導体チップ９の下面の短手方向であってもよい。
上記第１実施形態では、金属箔パターン形成領域４に銅箔を形成していたが、金属箔パターン形成領域４に銅箔以外の金属箔を形成してもよい。つまり、銅箔以外の金属箔からなる配線パターンと、銅箔以外の金属箔からなるベタパターンとを、金属箔パターン形成領域４に形成してもよい。
（第２実施形態）
図４に、本発明の第２実施形態のフレキシブル基板２１を上方から見た概略図を示す。また、図４において、図１に示した第１実施形態の構成部と同一構成部は、図１における構成部と同一参照番号を付して説明を省略する。
上記フレキシブル基板２１の半導体チップ搭載領域８には、上記第１実施形態と同様に、図３の半導体チップ９が搭載される。
上記フレキシブル基板２１では、配線パターン２の表面積が広いほど放熱に有利であるが、限られた領域で極力表面積を増やすため、ベタパターン２５に穴５０、ベタパターン２６に穴５１、ベタパターン２７に穴５２，５３を形成している。
上記穴５０は複数形成されていて、各穴５０の平面視の形が長方形となっている。この複数の穴５０は、その長方形の短辺と平行な方向に並ぶように配置されている。
上記穴５１は複数形成されていて、各穴５１の平面視の形が三角形となっている。この複数の穴５１はマトリクス状に配置されている。
上記穴５２は複数形成されていて、各穴５２の平面視の形が十字形となっている。この複数の穴５２は半導体チップ搭載領域８を挟むように配置されている。つまり、上記半導体チップ搭載領域８の両側に穴５２を形成している。この穴５２は、半導体チップ９と半導体チップ搭載領域８との位置を合わせるための位置合わせマークも兼ねている。
上記穴５３は複数形成されていて、各穴５３の平面視の形が円となっている。この複数の穴５３は非直線状上に配置されている。
上記穴５２を除き、穴５０，５１，５３のいずれもが深さ６μｍであってベタパターン２５，２６，２７である銅箔を貫通していない穴となっている。
上記複数の配線パターン２の表面積と、穴５０，５１，５２，５３の側面の面積を含むベタパターン２５，２６，２７の表面積との合計は、基材３の上面の面積の５６．６％である。
このように、上記ベタパターン２５，２６，２７に穴５０，５１，５２，５３を形成しているので、上記第１実施形態に比べて、銅箔の表面積を増やすことができ、放熱性をより向上させている。
上記第２実施形態では、穴５０，５１，５３はそれぞれ複数形成していたが、穴５０，５１，５３はそれぞれ１個となるようにしてもよい。
上記第２実施形態では、平面視の形が三角形である穴５１をベタパターン２６に複数形成していたが、平面視の形が三角形以外の多角形である穴をベタパターン２６に単数または複数形成してもよい。
上記第２実施形態では、複数の穴５３は非直線状上に配置されていたが、複数の穴５３はマトリクス状に配置してもよい。
上記第２実施形態では、穴５０，５１，５３のいずれもがベタパターン２５，２６，２７である銅箔を貫通していなかったが、穴５０，５１，５３の少なくとも１つがベタパターン２５，２６，２７である銅箔を貫通して基材３の上面に達するようにしてもよい。
上記第２実施形態では、上記複数の配線パターン２の表面積と、穴５０，５１，５２，５３の側面の面積を含むベタパターン２５，２６，２７の表面積との合計は、基材３の上面の面積の５６．６％であったが、５６．６％以外でも、基材３の上面の面積の５０〜９０％の範囲内であればよい。
本発明は、上記第１実施形態に記載した内容と、上記第２実施形態に記載した内容とを組み合わせたものであってもよい。
図１は本発明の第１実施形態のフレキシブル基板の概略平面図である。 図２は図１の枠αの拡大図である。 図３は図１のIII−III線矢視概略断面図である。 図４は本発明の第２実施形態のフレキシブル基板の概略平面図である。 図５は従来のフレキシブル基板の概略平面図である。 図６は従来の半導体装置の要部の概略斜視図である。
符号の説明
１，２１ フレキシブル基板
２ 配線パターン
３ 基材
４ 金属箔パターン形成領域
５，６，７，２５，２６，２７ ベタパターン
８ 半導体チップ搭載領域
９ 半導体チップ
１０ 突起電極
５０，５１，５２，５３ 穴
Ｄ 配線パターン同士の間隔
Ｗ 配線パターンの幅
本発明は、フレキシブル基板や、例えばＣＯＦ（チップ・オン・フィルム）型やテープキャリア型等の半導体装置に関する。
現在の液晶ドライバチップでは、入力信号はシリアル入力により動作スピードがより高速となっている。また、液晶パネルの大型化により液晶パネルに出力する電圧はより高くなっている。これらの原因により、上記液晶ドライバチップからの発熱量が高くなっている。
一方、上記液晶ドライバチップはより小型化されており、単位面積における発熱量はより高くなり、これらの相乗効果で益々発熱し、積極的に放熱する方法をとらないと、不具合が発生してしまう。
特開平１０−３２２２９号公報（特許文献１）には、積極的に放熱する構造を持つフレキシブルを備えた半導体装置が記載されている。
図５に、上記半導体装置のフレキシブル基板１０１を上方から見た概略図を示す。また、図６に、上記フレキシブル基板１０１に搭載された半導体チップ１０９を斜め上方から見た概略図を示す。
上記フレキシブル基板１０１は、図５，図６に示すように、主としてポリイミドフィルムと金属箔とから成り、その金属箔から成る配線パターン１０２を上面に有している。
上記配線パターン１０２は、インナーリード１１２、出力アウターリード１１３、入力アウターリード１１４及び引き回し配線１１５で構成されている。
上記インナーリード１１２は半導体チップ１０９に接続される端子であり、また、出力アウターリード１１３は液晶パネルとの接続端子であり、また、入力アウターリード１１４は外部回路基板等との接続端子であり、また、引き回し配線１１５は出力アウターリード１１３と入力アウターリード１１４とを結線する。
また、上記配線パターン１０２は主に銅箔からなり、この銅箔の表面には後述する半導体チップ１０９との接続のためＳｎ（スズ）が被覆されている。
上記半導体チップ１０９の下面（フレキシブル基板１０１側の表面）の周縁部には、突起電極１１０がＡｕメッキにて形成されている。
また、上記フレキシブル基板１０１に対する半導体チップ１０９の接続は、インナーリード１１２及び突起電極１１０に外部から熱と圧力を与えて行う。この熱と圧力がインナーリード１１２及び突起電極１１０に加わると、インナーリード１１２のＳｎと突起電極１１０のＡｕとの共晶合金が得られる。
通常、上記半導体チップ１０９の突起電極ピッチに合せたインナーリードピッチに比べ、液晶パネルや外部回路基板へ接続するためのアウターリードピッチは比較的粗いため、引き回し配線１１５はインナーリード１１２から入出力アウターリードまでファンアウトしたパターニングとなっている。
上記フレキシブル基板１０１の上面において、半導体チップ１０９の下面の短辺の両側には、島形状のベタパターン１１６が形成されている。
このベタパターン１１６は、フレキシブル基板１０１の上面において半導体チップ１０９を搭載する領域に重ならないように形成されている。また、上記ベタパターン１１６の表面積は、各配線パターン１０２の表面積の合計よりも広くなっている。そして、上記ベタパターン１１６は、半導体チップ１０９の下面の短辺近傍の突起電極１１０に接続されている。これにより、上記半導体チップ１０９から発生する熱がベタパターン１１６に伝わり、その熱をベタパターン１１６で放出することが可能となる。なお、上記ベタパターン１１６は信号の入出力に実質的に関与しない。
また、上記半導体チップ１０９に接続されたベタパターン１１６をグランドや電源端子とし、このベタパターン１１６を介して半導体チップ１０９から図示しない回路基板のグランドや電源ラインに伝わる熱経路とすれば、通常、回路基板の電源やグランドラインは他の信号線より幅が広いため、この信号線によりさらに効率よく放熱が可能となる。
ところで、上記フレキシブル基板１０１は材料節約と軽薄短小の観点からフレキシブル基板１０１自身を小さくしたい、または、配線パターン１０２の形成領域を小さくしたい。このため、本来は電気的動作に寄与する配線パターン１０２のみを形成しつつ、フレキシブル基板１０１に放熱効果を持たせたいが、特許文献１の半導体装置ではわざわざ電気的動作に寄与する配線パターン１１０以外に放熱専用のパターンつまりベタパターン１１６を形成している。さらには、上記ベタパターン１１６は、各配線パターン１０２の表面積の合計よりも大きい表面積を有する島形状となっている。
その結果、特許文献１の半導体装置は、フレキシブル基板１０１の大型化を招く形態となり、フレキシブル基板１０１を小型化することができないという問題がある。
特開平１０−３２２２９号公報
そこで、本発明の課題は、放熱性を改善することができ、小型化することができるフレキシブル基板と、このフレキシブル基板を備えた半導体装置とを提供することにある。
上記課題を解決するため、発明者は本来電気的動作に寄与するパターンの放熱効果を高めた。
本発明のフレキシブル基板は、
半導体チップ搭載領域と金属箔パターン形成領域とを一表面に有する基材と、
上記金属箔パターン形成領域に形成され、金属箔から成る複数の配線パターンと
を備え、
上記金属箔パターン形成領域の少なくとも一部では、上記配線パターン同士の間隔に対する上記配線パターンの幅の比率が１を越え且つ８．７以下となるように、上記複数の配線パターンが形成され、
上記金属箔パターン形成領域には、金属箔から成るベタパターンが形成され、
上記ベタパターンには非貫通穴が形成されていることを特徴としている。
上記構成のフレキシブル基板によれば、上記配線パターン同士の間隔に対する配線パターンの幅の比率が１を越え且つ８．７以下となる。つまり、上記配線パターンの幅を配線パターン同士の間隔で割った値が１を越え且つ８．７以下となる。このとき、上記配線パターン同士の間隔の単位と配線パターンの幅の単位とは同じである。
したがって、上記フレキシブル基板は、配線パターンの表面積が大きくなって、配線パターンの放熱効果を高めることができる結果、放熱性を改善することができる。
また、上記フレキシブル基板の放熱性が改善することによって、金属箔パターン形成領域に形成される例えばベタパターンを小さくしたり、そのベタパターンを無くしたりすることができるので、フレキシブル基板は小型化することができる。
また、上記配線パターン同士の間隔に対する配線パターンの幅の比率が１以下となるように、複数の配線パターンを形成すると、配線パターンの放熱効果が低くなってしまう。
また、上記配線パターン同士の間隔に対する配線パターンの幅の比率が８．７を越えるように、複数の配線パターンを形成すると、配線パターン同士が接触する不具合が発生する確率が非常に高くなる。
また、上記金属箔パターン形成領域には、金属箔から成るベタパターンが形成されているので、配線パターン及びベタパターンの放熱効果により、放熱性をさらに改善することができる。
また、上記ベタパターンには非貫通穴が形成されているので、ベタパターンの表面積が大きくなり、ベタパターンの放熱効果を高めることができる。
一実施形態のフレキシブル基板では、
上記配線パターン同士の間隔に対する上記配線パターンの幅の比率が１を越え且つ８．７以下となるように形成された上記複数の配線パターンは、ファンアウト構造を有する。
上記実施形態のフレキシブル基板によれば、上記比率が１を越え且つ８．７以下となるように形成された複数の配線パターンがファンアウト構造を有するので、その配線パターンと外部機器との接続が容易である。
一実施形態のフレキシブル基板では、
上記基材の上記一表面において、上記半導体チップ搭載領域以外の領域は全て上記金属箔パターン形成領域である。
上記実施形態のフレキシブル基板によれば、上記基材の一表面において、半導体チップ搭載領域以外の領域は全て金属箔パターン形成領域であるので、放熱に寄与する領域を大きくすることができる。
一実施形態のフレキシブル基板では、
上記ベタパターンの少なくとも一部が上記半導体チップ搭載領域を横断している。
上記実施形態のフレキシブル基板によれば、上記半導体チップ搭載領域に半導体チップを搭載した場合、ベタパターンの少なくとも一部が半導体チップ搭載領域を横断するので、ベタパターンと半導体チップとの接触面積を大きくして、半導体チップからベタパターンへ効率良く熱を伝えることができる。
したがって、上記半導体チップが熱で故障するのを防ぐことができる。
一実施形態のフレキシブル基板では、
上記非貫通穴は単数または複数あり、上記非貫通穴の平面視の形が長方形であり、
上記非貫通穴が複数ある場合は、上記複数の非貫通穴が上記長方形の短辺と平行な方向に並ぶように配置されている。
上記実施形態のフレキシブル基板によれば、上記非貫通穴が複数ある場合は、複数の非貫通穴が長方形の短辺と平行な方向に並ぶように配置されているので、非貫通穴の数を多くすることができる。
一実施形態のフレキシブル基板では、
上記非貫通穴は単数または複数あり、上記非貫通穴の平面視の形が円または多角形であり、
上記非貫通穴が複数ある場合は、上記複数の非貫通穴がマトリクス状に配置されている。
上記実施形態のフレキシブル基板によれば、上記非貫通穴が複数ある場合は、複数の非貫通穴がマトリクス状に配置されているので、非貫通穴の数を多くすることができる。
本発明の半導体装置は、
本発明のフレキシブル基板と、
上記半導体チップ搭載領域に搭載されると共に、上記複数の配線パターンに接続された半導体チップと
を備えたことを特徴としている。
上記構成の半導体装置によれば、上記フレキシブル基板の放熱性を改善できるので、半導体チップが熱で故障するのを防ぐことができる。
本発明のフレキシブル基板は、金属箔パターン形成領域の少なくとも一部では、配線パターン同士の間隔に対する配線パターンの幅の比率が１を越え且つ８．７以下となるように、複数の配線パターンが形成されているので、配線パターンの表面積が大きくなって、配線パターンの放熱効果を高めることができる結果、放熱性を改善することができる。
また、上記フレキシブル基板の放熱性が高くなることによって、金属箔パターン形成領域に形成される例えばベタパターンを小さくしたり、そのベタパターンを無くしたりすることができるので、フレキシブル基板は小型化することができる。
また、上記配線パターンは、既存技術である金属箔のフォトエッチング工程で形成できるので、現有の設備で即大量生産が可能である。
また、上記配線パターン以外の特別な放熱部品を用いなくてもよいので、その放熱部品による仕様の制限、品質、コストアップ等のリスク問題もない。
以上から明らかなように、本発明のフレキシブル基板は、例えば液晶ディスプレイ等のアプリケーションにおいて、性能、品質、価格等の競争力向上に大きく貢献できる。
本発明の半導体装置は、フレキシブル基板の放熱性を改善できるので、半導体チップが熱で故障するのを防ぐことができる。
以下、本発明のフレキシブル基板及び半導体装置を図示の実施の形態により詳細に説明する。
（参考例）
図１に、本発明の参考例のフレキシブル基板１を上方から見た概略図を示す。
上記フレキシブル基板１は、厚さ４０μｍのポリイミドフィルムから成る基材３と、この基材３の上面に形成され、厚さ８μｍの銅箔から成る配線パターン２とを有するＣＯＦ（チップ・オン・フィルム）用フレキシブル基板である。なお、上記基材３の上面が基材の一表面の一例であり、上記銅箔は金属箔の一例である。
上記基材３の上面は、後述する半導体チップ９を搭載する半導体チップ搭載領域８と、配線パターン２および複数のベタパターン５，６，７が形成される金属箔パターン形成領域４とから成る。つまり、上記基材３の上面において、半導体チップ搭載領域８以外の領域は全て金属箔パターン形成領域４である。
上記配線パターン１０２は、インナーリード１２、出力アウターリード１３及び引き回し配線１５を有している。
上記ベタパターン５，６，７も、配線パターン２と同様に、金属箔の一例としての銅箔から成っている。
図２に、図１の枠αの拡大図を示す。
従来まで、エッチング残り、エッチング残りによるマイグレーション等によって配線同士が近接するリスクと、パターン欠けや電流容量低下等の細線化によるリスクとのバランスを考慮し、配線パターン幅と配線パターン同士の間隔とは１：１にしていた。
これに対して、本参考例では、金属箔パターン形成領域４の一部において、配線パターン２同士の間隔Ｄに対する配線パターン２の幅Ｗの比率が１を越え且つ８．７以下となるように、複数の配線パターン２が形成されている。具体的には、上記配線パターン２の幅Ｗは２６０μｍ、配線パターン２同士の間隔Ｄは３０μｍとして、配線パターン２の幅Ｗを配線パターン２同士の間隔Ｄで割った値が約８．７となっている。
本参考例において、放熱手段は半導体チップ９に入出力する配線パターン２自身によるものであり、当然、配線パターン２の表面積がより広い方が半導体チップ９の放熱に寄与できるため、その条件として、本発明者は配線パターン２の幅Ｗと配線パターン２同士の間隔Ｄの比率（配線幅/配線間）が１を越え且つ８．７以下である場合、放熱効果がｘ＝１．０１１８の１次関数で増加することを見出した。
要するに、上記半導体チップ９に対して信号を入出力する配線パターン２において、
配線パターン２の幅Ｗを配線パターン２同士の間隔Ｄで割った値が１を越え且つ８．７以下である場合、他の比率に比べ放熱効率が高くなる。
また、上記枠α内の配線パターン２に限らず、枠α外の互いに平行な複数の配線パターン２においても、配線パターン２の幅Ｗを配線パターン２同士の間隔Ｄで割った値が１を越え且つ８．７以下となるように形成している。
また、本参考例では、上記複数の配線パターン２の表面積と、ベタパターン５，６，７の表面積との合計は、基材３の上面の面積の５５．５％となっている。
ちなみに、本発明者の実験において、配線パターン２の幅Ｗを配線パターン２同士の間隔Ｄで割った値が１を越え且つ８．７以下である場合、その配線パターン２の表面積の合計が基材３の上面の面積の５０〜９０％となった。逆説的であるが、上記配線パターン２の基材上面占有率５０〜９０％を実現するため、電気特性が許す限りベタパターン５，６，７を配置ことが望ましく、配線パターン２の幅Ｗを配線パターン２同士の間隔Ｄで割った値が１を越え且つ８．７以下とできない部分があっても、その部分にベタパターン５，６，７を配置ことにより、上記部分は、配線パターン２の幅Ｗを配線パターン２同士の間隔Ｄで割った値が１を越え且つ８．７以下とした部分と同等の効果を得ることができる。
当然ながら、上記フレキシブル基板１の上面の全面積に対する銅箔の面積の割合を５０〜９０％とすれば、放熱の観点で、フレキシブル基板１の上面の面積を最大限有効に使うことができ、フレキシブル基板１の放熱性の改善とフレキシブル基板１の小型化とを両立することができる。
図３に、図１のIII−IIIから見た概略断面図を示す。
上記半導体チップ９の下面（フレキシブル基板１側の表面）には複数の突起電極１０が形成されている。この半導体チップ９の下面の形状は長方形である。つまり、上記半導体チップ１は直方体形状である。
上記ベタパターン７の一部が半導体チップ搭載領域８を横断している。この半導体チップ搭載領域８を横断しているベタパターン７の一部に、突起電極１０を接続している。
上記半導体チップ１の中央部は外気から最も遠いため放熱が困難となっているが、半導体チップ１の下面の長辺近傍に突起電極１０を配置してるため、半導体チップ１の中央部から配線パターン２を引き出すことはできない。このため、上記ベタパターン７の一部が半導体チップ搭載領域８を横断する形状とし、このベタパターン７の一部に突起電極１０を接続した。これにより、上記半導体チップ１の中央部の熱を極的に外部に導く熱経路が得られている。
上記ベタパターン７は、半導体チップ９の下面の短辺の両側に配置された部分と、半導体チップ搭載領域８を横断する部分とで構成されている。また、上記半導体チップ９の下面の短辺の両側に配置された部分と、半導体チップ搭載領域８を横断する部分とは、一体化されており、１つのパターンを形成している。
上記突起電極１０は、主に、半導体チップ９の下面の長辺に沿って一直線上に配置されており、突起電極１０に接続されたインナーリード１２は基材３上で直進する格好で半導体チップ搭載領域８から引き出され、配線−ギャップ−配線と繰り返したストライプ状のパターンとなっている。
また、上記出力アウターリード１３は例えば液晶パネルの電極に接続され、この電極は端子−ギャップ−端子と繰り返した櫛歯状となっている。このため、上記出力アウターリード１３も、液晶パネルの電極の形状に合わせてストライプ状のパターンとなっている。
また、上記インナーリード１２と出力アウターリード１３を結線する引き回し配線１５もストライプ状となっている。
上記引き回し配線１５は引き回し配線１５の幅を引き回し配線１５同士の間隔で割った値が１を越え且つ８．７以下となるよう形成している。
上記インナーリード１２は、インナーリード１２の幅をインナーリード１２同士の間隔で割った値が１を越え且つ８．７以下となるよう形成している。
上記出力アウターリード１３は、出力アウターリード１３の幅を出力アウターリード１３同士の間隔で割った値が１を越え且つ８．７以下となるよう形成している。
上記参考例では、金属箔パターン形成領域４の一部において、配線パターン２同士の間隔Ｄに対する配線パターン２の幅Ｗの比率が１を越え且つ８．７以下となるように、複数の配線パターン２を形成していたが、金属箔パターン形成領域４の全部において、配線パターン２同士の間隔Ｄに対する配線パターン２の幅Ｗの比率が１を越え且つ８．７以下となるように、複数の配線パターン２を形成してもよい。
上記参考例では、金属箔パターン形成領域４に複数のベタパターン５，６，７を形成していたが、金属箔パターン形成領域４に複数のベタパターン５，６，７を形成しなくてもよい。
上記金属箔パターン形成領域４に複数のベタパターン５，６，７を形成しない場合、複数の配線パターン２の表面積の合計は、基材３の上面の面積の５０〜９０％の範囲内としてもよい。
上記参考例では、配線パターン２の一部が半導体チップ搭載領域８を横断するように、配線パターン２を形成していなかったが、配線パターンの一部が半導体チップ搭載領域８を横断するように、配線パターンを形成してもよい。
上記配線パターンの一部が半導体チップ搭載領域８を横断するように、配線パターンを形成した場合、配線パターンの一部が半導体チップ搭載領域８を横断する方向は、半導体チップ９の下面の長手方向であってもよいし、半導体チップ９の下面の短手方向であってもよい。
上記参考例では、金属箔パターン形成領域４に銅箔を形成していたが、金属箔パターン形成領域４に銅箔以外の金属箔を形成してもよい。つまり、銅箔以外の金属箔からなる配線パターンと、銅箔以外の金属箔からなるベタパターンとを、金属箔パターン形成領域４に形成してもよい。
（一実施の形態）
図４に、本発明の一実施の形態のフレキシブル基板２１を上方から見た概略図を示す。また、図４において、図１に示した参考例の構成部と同一構成部は、図１における構成部と同一参照番号を付して説明を省略する。
上記フレキシブル基板２１の半導体チップ搭載領域８には、上記参考例と同様に、図３の半導体チップ９が搭載される。
上記フレキシブル基板２１では、配線パターン２の表面積が広いほど放熱に有利であるが、限られた領域で極力表面積を増やすため、ベタパターン２５に穴５０、ベタパターン２６に穴５１、ベタパターン２７に穴５２，５３を形成している。
上記穴５０は複数形成されていて、各穴５０の平面視の形が長方形となっている。この複数の穴５０は、その長方形の短辺と平行な方向に並ぶように配置されている。
上記穴５１は複数形成されていて、各穴５１の平面視の形が三角形となっている。この複数の穴５１はマトリクス状に配置されている。
上記穴５２は複数形成されていて、各穴５２の平面視の形が十字形となっている。この複数の穴５２は半導体チップ搭載領域８を挟むように配置されている。つまり、上記半導体チップ搭載領域８の両側に穴５２を形成している。この穴５２は、半導体チップ９と半導体チップ搭載領域８との位置を合わせるための位置合わせマークも兼ねている。
上記穴５３は複数形成されていて、各穴５３の平面視の形が円となっている。この複数の穴５３は非直線状上に配置されている。
上記穴５２を除き、穴５０，５１，５３のいずれもが深さ６μｍであってベタパターン２５，２６，２７である銅箔を貫通していない穴となっている。
上記複数の配線パターン２の表面積と、穴５０，５１，５２，５３の側面の面積を含むベタパターン２５，２６，２７の表面積との合計は、基材３の上面の面積の５６．６％である。
このように、上記ベタパターン２５，２６，２７に穴５０，５１，５２，５３を形成しているので、上記参考例に比べて、銅箔の表面積を増やすことができ、放熱性をより向上させている。
上記実施の形態では、穴５０，５１，５３はそれぞれ複数形成していたが、穴５０，５１，５３はそれぞれ１個となるようにしてもよい。
上記実施の形態では、平面視の形が三角形である穴５１をベタパターン２６に複数形成していたが、平面視の形が三角形以外の多角形である穴をベタパターン２６に単数または複数形成してもよい。
上記実施の形態では、複数の穴５３は非直線状上に配置されていたが、複数の穴５３はマトリクス状に配置してもよい。
上記実施の形態では、穴５０，５１，５３のいずれもがベタパターン２５，２６，２７である銅箔を貫通していなかったが、穴５０，５１，５３の少なくとも１つがベタパターン２５，２６，２７である銅箔を貫通して基材３の上面に達するようにしてもよい。
上記実施の形態では、上記複数の配線パターン２の表面積と、穴５０，５１，５２，５３の側面の面積を含むベタパターン２５，２６，２７の表面積との合計は、基材３の上面の面積の５６．６％であったが、５６．６％以外でも、基材３の上面の面積の５０〜９０％の範囲内であればよい。
本発明は、上記参考例に記載した内容と、上記第２実施形態に記載した内容とを組み合わせたものであってもよい。
図１は本発明の参考例のフレキシブル基板の概略平面図である。 図２は図１の枠αの拡大図である。 図３は図１のIII−III線矢視概略断面図である。 図４は本発明の一実施の形態のフレキシブル基板の概略平面図である。 図５は従来のフレキシブル基板の概略平面図である。 図６は従来の半導体装置の要部の概略斜視図である。
符号の説明
１，２１ フレキシブル基板
２ 配線パターン
３ 基材
４ 金属箔パターン形成領域
５，６，７，２５，２６，２７ ベタパターン
８ 半導体チップ搭載領域
９ 半導体チップ
１０ 突起電極
５０，５１，５２，５３ 穴
Ｄ 配線パターン同士の間隔
Ｗ 配線パターンの幅

Claims (12)

  1. 半導体チップ搭載領域と金属箔パターン形成領域とを一表面に有する基材と、
    上記金属箔パターン形成領域に形成され、金属箔から成る複数の配線パターンと
    を備え、
    上記金属箔パターン形成領域の少なくとも一部では、上記配線パターン同士の間隔に対する上記配線パターンの幅の比率が１を越え且つ８．７以下となるように、上記複数の配線パターンが形成されていることを特徴とするフレキシブル基板。
  2. 請求項１に記載のフレキシブル基板において、
    上記複数の配線パターンの表面積の合計は、上記基材の上記一表面の面積の５０〜９０％の範囲内であることを特徴とするフレキシブル基板。
  3. 請求項１に記載のフレキシブル基板において、
    上記配線パターン同士の間隔に対する上記配線パターンの幅の比率が１を越え且つ８．７以下となるように形成された上記複数の配線パターンは、ファンアウト構造を有することを特徴とするフレキシブル基板。
  4. 請求項１に記載のフレキシブル基板において、
    上記基材の上記一表面において、上記半導体チップ搭載領域以外の領域は全て上記金属箔パターン形成領域であることを特徴とするフレキシブル基板。
  5. 請求項１に記載のフレキシブル基板において、
    上記金属箔パターン形成領域には、金属箔から成るベタパターンが形成されていることを特徴とするフレキシブル基板。
  6. 請求項５に記載のフレキシブル基板において、
    上記ベタパターンの少なくとも一部が上記半導体チップ搭載領域を横断していることを特徴とするフレキシブル基板。
  7. 請求項５に記載のフレキシブル基板において、
    上記ベタパターンには穴が形成されていることを特徴とするフレキシブル基板。
  8. 請求項７に記載のフレキシブル基板において、
    上記穴は単数または複数あり、上記穴の平面視の形が長方形であり、
    上記穴が複数ある場合は、上記複数の穴が上記長方形の短辺と平行な方向に並ぶように配置されていることを特徴とするフレキシブル基板。
  9. 請求項７に記載のフレキシブル基板において、
    上記穴は単数または複数あり、上記穴の平面視の形が円または多角形であり、
    上記穴が複数ある場合は、上記複数の穴がマトリクス状に配置されていることを特徴とするフレキシブル基板。
  10. 請求項７に記載のフレキシブル基板において、
    上記複数の配線パターンの表面積と、上記穴の側面の面積を含む上記ベタパターンの表面積との合計は、上記基材の上記一表面の面積の５０〜９０％の範囲内であることを特徴とするフレキシブル基板。
  11. 請求項７に記載のフレキシブル基板において、
    上記穴は、上記半導体チップ搭載領域に搭載する半導体チップと、上記半導体チップ搭載領域との位置を合わせるための位置合わせマークであることを特徴とするフレキシブル基板。
  12. 請求項１に記載のフレキシブル基板と、
    上記半導体チップ搭載領域に搭載されると共に、上記複数の配線パターンに接続された半導体チップと
    を備えたことを特徴とする半導体装置。
JP2007010157A 2007-01-19 2007-01-19 フレキシブル基板及び半導体装置 Expired - Fee Related JP4185954B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007010157A JP4185954B2 (ja) 2007-01-19 2007-01-19 フレキシブル基板及び半導体装置
PCT/JP2007/075243 WO2008087851A1 (ja) 2007-01-19 2007-12-28 フレキシブル基板及び半導体装置
TW97101208A TW200843071A (en) 2007-01-19 2008-01-11 Flexible substrate and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007010157A JP4185954B2 (ja) 2007-01-19 2007-01-19 フレキシブル基板及び半導体装置

Publications (2)

Publication Number Publication Date
JP2008177402A true JP2008177402A (ja) 2008-07-31
JP4185954B2 JP4185954B2 (ja) 2008-11-26

Family

ID=39635856

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007010157A Expired - Fee Related JP4185954B2 (ja) 2007-01-19 2007-01-19 フレキシブル基板及び半導体装置

Country Status (3)

Country Link
JP (1) JP4185954B2 (ja)
TW (1) TW200843071A (ja)
WO (1) WO2008087851A1 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008288273A (ja) * 2007-05-15 2008-11-27 Sumitomo Metal Mining Package Materials Co Ltd Ｃｏｆ用配線基板とその製造方法、並びに半導体装置
JP2014030058A (ja) * 2013-10-30 2014-02-13 Renesas Electronics Corp 半導体装置
WO2014065099A1 (ja) * 2012-10-23 2014-05-01 オリンパス株式会社 撮像装置、内視鏡、半導体装置、及び半導体装置の製造方法
JP2014082481A (ja) * 2012-09-28 2014-05-08 Nichia Chem Ind Ltd 発光装置
JP2014094237A (ja) * 2012-11-12 2014-05-22 Olympus Corp 撮像装置及び内視鏡
JP2015039041A (ja) * 2014-11-26 2015-02-26 ルネサスエレクトロニクス株式会社 半導体装置
JPWO2013051236A1 (ja) * 2011-10-05 2015-03-30 パナソニック株式会社 表示装置
JP2019197936A (ja) * 2019-08-27 2019-11-14 ルネサスエレクトロニクス株式会社 半導体装置
US11244883B2 (en) 2009-07-15 2022-02-08 Renesas Electronics Corporation Semiconductor device
JP2022093692A (ja) * 2019-08-27 2022-06-23 ルネサスエレクトロニクス株式会社 半導体装置

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1032229A (ja) * 1996-03-26 1998-02-03 Canon Inc Ｔｃｐ構造体、回路接続構造及び表示装置
JPH1145913A (ja) * 1997-05-26 1999-02-16 Seiko Epson Corp フィルムキャリアおよび半導体装置
JP2000031612A (ja) * 1998-07-09 2000-01-28 Seiko Epson Corp 配線基板
JP2000323525A (ja) * 1999-05-10 2000-11-24 Nec Corp 半導体装置の実装構造、及びその製造方法
JP2003110202A (ja) * 2001-09-28 2003-04-11 Toshiba Corp カード型電子機器
JP3093150U (ja) * 2002-10-01 2003-04-18 船井電機株式会社 リモートコントローラのプリント基板へのｉｃ位置決め構造及びプリント基板へのｉｃ位置決め構造。
JP2003289087A (ja) * 2002-03-28 2003-10-10 Seiko Epson Corp 配線基板、半導体装置及びその製造方法、パネルモジュール並びに電子機器
JP2004096072A (ja) * 2003-05-12 2004-03-25 Victor Co Of Japan Ltd 配線基板
JP2005109254A (ja) * 2003-09-30 2005-04-21 Optrex Corp 集積回路搭載基板およびこれを備えた表示装置
JP2005294639A (ja) * 2004-04-01 2005-10-20 Ibiden Co Ltd フレックスリジッド配線板
JP2006032872A (ja) * 2004-07-22 2006-02-02 Sony Corp 回路基板及び半導体装置
JP2006196878A (ja) * 2004-12-16 2006-07-27 Mitsui Mining & Smelting Co Ltd フレキシブルプリント配線板
JP2006351976A (ja) * 2005-06-20 2006-12-28 Murata Mfg Co Ltd 回路モジュールおよび回路装置
JP2008010496A (ja) * 2006-06-27 2008-01-17 Victor Co Of Japan Ltd 実装基板の作製方法

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1032229A (ja) * 1996-03-26 1998-02-03 Canon Inc Ｔｃｐ構造体、回路接続構造及び表示装置
JPH1145913A (ja) * 1997-05-26 1999-02-16 Seiko Epson Corp フィルムキャリアおよび半導体装置
JP2000031612A (ja) * 1998-07-09 2000-01-28 Seiko Epson Corp 配線基板
JP2000323525A (ja) * 1999-05-10 2000-11-24 Nec Corp 半導体装置の実装構造、及びその製造方法
JP2003110202A (ja) * 2001-09-28 2003-04-11 Toshiba Corp カード型電子機器
JP2003289087A (ja) * 2002-03-28 2003-10-10 Seiko Epson Corp 配線基板、半導体装置及びその製造方法、パネルモジュール並びに電子機器
JP3093150U (ja) * 2002-10-01 2003-04-18 船井電機株式会社 リモートコントローラのプリント基板へのｉｃ位置決め構造及びプリント基板へのｉｃ位置決め構造。
JP2004096072A (ja) * 2003-05-12 2004-03-25 Victor Co Of Japan Ltd 配線基板
JP2005109254A (ja) * 2003-09-30 2005-04-21 Optrex Corp 集積回路搭載基板およびこれを備えた表示装置
JP2005294639A (ja) * 2004-04-01 2005-10-20 Ibiden Co Ltd フレックスリジッド配線板
JP2006032872A (ja) * 2004-07-22 2006-02-02 Sony Corp 回路基板及び半導体装置
JP2006196878A (ja) * 2004-12-16 2006-07-27 Mitsui Mining & Smelting Co Ltd フレキシブルプリント配線板
JP2006351976A (ja) * 2005-06-20 2006-12-28 Murata Mfg Co Ltd 回路モジュールおよび回路装置
JP2008010496A (ja) * 2006-06-27 2008-01-17 Victor Co Of Japan Ltd 実装基板の作製方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008288273A (ja) * 2007-05-15 2008-11-27 Sumitomo Metal Mining Package Materials Co Ltd Ｃｏｆ用配線基板とその製造方法、並びに半導体装置
US11244883B2 (en) 2009-07-15 2022-02-08 Renesas Electronics Corporation Semiconductor device
JPWO2013051236A1 (ja) * 2011-10-05 2015-03-30 パナソニック株式会社 表示装置
JP2014082481A (ja) * 2012-09-28 2014-05-08 Nichia Chem Ind Ltd 発光装置
US9822959B2 (en) 2012-09-28 2017-11-21 Nichia Corporation Light emitting device
WO2014065099A1 (ja) * 2012-10-23 2014-05-01 オリンパス株式会社 撮像装置、内視鏡、半導体装置、及び半導体装置の製造方法
CN104769720A (zh) * 2012-10-23 2015-07-08 奥林巴斯株式会社 摄像装置、内窥镜、半导体装置以及半导体装置的制造方法
JP2014094237A (ja) * 2012-11-12 2014-05-22 Olympus Corp 撮像装置及び内視鏡
JP2014030058A (ja) * 2013-10-30 2014-02-13 Renesas Electronics Corp 半導体装置
JP2015039041A (ja) * 2014-11-26 2015-02-26 ルネサスエレクトロニクス株式会社 半導体装置
JP2019197936A (ja) * 2019-08-27 2019-11-14 ルネサスエレクトロニクス株式会社 半導体装置
JP2022093692A (ja) * 2019-08-27 2022-06-23 ルネサスエレクトロニクス株式会社 半導体装置
JP7318055B2 (ja) 2019-08-27 2023-07-31 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
JP4185954B2 (ja) 2008-11-26
TW200843071A (en) 2008-11-01
WO2008087851A1 (ja) 2008-07-24

Similar Documents

Publication Publication Date Title
JP4185954B2 (ja) フレキシブル基板及び半導体装置
US7821115B2 (en) Tape carrier package including a heat dissipation element
CN111724742B (zh) 显示面板及其制备方法、显示装置
JP2008205142A (ja) Ｃｏｆ用配線基板とその製造方法、並びに半導体装置
CN104332454B (zh) 半导体装置
US20080217770A1 (en) Mounting configuration of electronic component
JP4984485B2 (ja) 半導体装置
KR100681398B1 (ko) 열방출형 반도체 칩과 테이프 배선기판 및 그를 이용한테이프 패키지
JP4740708B2 (ja) 配線基板、及び半導体装置
US11658109B2 (en) Electronic module
JP4287882B2 (ja) フレキシブル基板及び半導体装置
JP2018085522A (ja) 半導体装置
JP5878611B2 (ja) 半導体装置
JP2005109377A (ja) 半導体装置およびその製造方法
JP2005209899A (ja) 中継部材、及び中継部材を用いたマルチチップパッケージ
JP2008091790A (ja) 半導体パッケージ、及びこれを用いた表示装置
JP2005159235A (ja) 半導体装置及びその製造方法、配線基板、電子モジュール並びに電子機器
KR20240040509A (ko) 칩 온 필름 패키지 및 이를 포함하는 디스플레이 장치
KR20070078030A (ko) 응력 완화형 배선패턴을 갖는 테이프 배선기판 및 그를이용한 테이프 패키지
JP2022093692A (ja) 半導体装置
KR20240041648A (ko) 연성 인쇄회로기판, cof 모듈 및 이를 포함하는 전자디바이스
TW202046466A (zh) 散熱薄膜覆晶封裝
JP5405679B2 (ja) 半導体装置
JP2007273540A (ja) 配線基板、半導体装置とその製造方法
JP2019197936A (ja) 半導体装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080520

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080708

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080902

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080908

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110912

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120912

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130912

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees