JP2008028355A - シリコンウエーハの製造方法およびこれにより製造されたシリコンウエーハ - Google Patents
シリコンウエーハの製造方法およびこれにより製造されたシリコンウエーハ Download PDFInfo
- Publication number
- JP2008028355A JP2008028355A JP2006341876A JP2006341876A JP2008028355A JP 2008028355 A JP2008028355 A JP 2008028355A JP 2006341876 A JP2006341876 A JP 2006341876A JP 2006341876 A JP2006341876 A JP 2006341876A JP 2008028355 A JP2008028355 A JP 2008028355A
- Authority
- JP
- Japan
- Prior art keywords
- silicon wafer
- wafer
- heat treatment
- silicon
- bmd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 190
- 239000010703 silicon Substances 0.000 title claims abstract description 190
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 189
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 46
- 238000000034 method Methods 0.000 title claims description 85
- 239000001301 oxygen Substances 0.000 claims abstract description 154
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 154
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 153
- 239000013078 crystal Substances 0.000 claims abstract description 81
- 239000002344 surface layer Substances 0.000 claims abstract description 74
- 238000010438 heat treatment Methods 0.000 claims description 130
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 42
- 239000012298 atmosphere Substances 0.000 claims description 29
- 229910052757 nitrogen Inorganic materials 0.000 claims description 21
- 239000007789 gas Substances 0.000 claims description 12
- 125000004429 atom Chemical group 0.000 claims description 9
- 230000001590 oxidative effect Effects 0.000 claims description 9
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 8
- 238000001816 cooling Methods 0.000 claims description 8
- 230000001678 irradiating effect Effects 0.000 claims description 7
- 150000004767 nitrides Chemical class 0.000 claims description 7
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 6
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 5
- 229910052786 argon Inorganic materials 0.000 claims description 5
- 229910052799 carbon Inorganic materials 0.000 claims description 5
- 229910052739 hydrogen Inorganic materials 0.000 claims description 5
- 239000001257 hydrogen Substances 0.000 claims description 4
- 125000004435 hydrogen atom Chemical class [H]* 0.000 claims description 4
- 229910021529 ammonia Inorganic materials 0.000 claims description 3
- 230000000630 rising effect Effects 0.000 claims description 2
- 238000012423 maintenance Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 abstract description 80
- 230000007547 defect Effects 0.000 abstract description 74
- 238000001556 precipitation Methods 0.000 abstract description 49
- 238000000137 annealing Methods 0.000 abstract description 9
- 235000012431 wafers Nutrition 0.000 description 245
- 238000009826 distribution Methods 0.000 description 36
- 230000000052 comparative effect Effects 0.000 description 25
- 230000008569 process Effects 0.000 description 24
- 239000002244 precipitate Substances 0.000 description 22
- 230000007423 decrease Effects 0.000 description 19
- 238000009792 diffusion process Methods 0.000 description 17
- 238000007796 conventional method Methods 0.000 description 14
- 230000035882 stress Effects 0.000 description 14
- 238000005224 laser annealing Methods 0.000 description 13
- 238000012545 processing Methods 0.000 description 10
- 238000005247 gettering Methods 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 8
- 238000005259 measurement Methods 0.000 description 7
- 230000008901 benefit Effects 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 238000010521 absorption reaction Methods 0.000 description 4
- 230000002411 adverse Effects 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 230000008034 disappearance Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 4
- 239000010453 quartz Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000007787 solid Substances 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000011109 contamination Methods 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 239000000047 product Substances 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 238000004220 aggregation Methods 0.000 description 2
- 230000002776 aggregation Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000004090 dissolution Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 150000002926 oxygen Chemical class 0.000 description 2
- 125000004430 oxygen atom Chemical group O* 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000006104 solid solution Substances 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- 238000004804 winding Methods 0.000 description 2
- 201000006935 Becker muscular dystrophy Diseases 0.000 description 1
- 208000037663 Best vitelliform macular dystrophy Diseases 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000009529 body temperature measurement Methods 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 208000012696 congenital leptin deficiency Diseases 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 238000011068 loading method Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 208000020938 vitelliform macular dystrophy 2 Diseases 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
- H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
- C30B33/02—Heat treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Optics & Photonics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Electromagnetism (AREA)
- Thermal Sciences (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
【解決手段】表層に無欠陥領域を有するシリコンウエーハの製造方法であって、少なくとも、被処理シリコンウエーハの表面から所定深さの表層領域のみを1100℃以上の温度で0.01msec以上1sec以下の熱処理を行って表層を無欠陥化するシリコンウエーハの製造方法。
【選択図】図1
Description
図5は特許文献1に開示されている方法により単結晶育成時の引上げ速度をV(mm/min)とし、シリコン融点から1350℃までの温度範囲における引上げ軸方向の結晶内温度勾配の平均値をG(℃/mm)とするとき、V/Gを変化させて単結晶を育成した場合の引上げ速度と欠陥発生分布の関係を示している。
さらにVを遅くすると、Vaやインタースティシャルシリコン(Interstitial Silicon:以下Iという)と呼ばれる格子間型の点欠陥の過不足が少ないニュートラル(Neutral:以下Nという)領域が存在する。このN領域はVaやIの偏りはあるが飽和濃度以下であるため、欠陥としては存在しない、あるいは現在の欠陥検出方法では欠陥の存在が認められないことが判明してきた。
更にVを遅くするとIが過飽和となり、その結果Iが集合した転位ループと考えられるL/D(Large Dislocation:格子間転位ループの略語、LSEPD、LEPD等)の欠陥が低密度に存在し、I−Rich領域と呼ばれている。
そのため、Siウエーハの製造においては、ウエーハのバルク中にBMDを形成するとともに、デバイス活性領域であるウエーハ表面近傍はBMDやGrown−in欠陥が存在しない無欠陥領域(Denuted Zone;以下DZ層ともいう)を維持しなければならない。
このSTI33内部はSiより体積が大きなSiO2が埋め込まれているため、一般的にはSTI33とシリコン界面では引っ張り応力が発生し、この応力によりSiウエーハ30の変形やスリップが発生するという問題があった。この応力はSTI33の底部で最も顕著に発生する。
このため、酸素析出物であるBMD密度とBMDサイズの深さ方向の分布は表層からの酸素濃度プロファイルをテンプレートにした分布、すなわち誤差関数分布となる。
BMDの深さ方向の分布が誤差関数分布の場合は、STI底部の応力を緩和するのに十分に急峻なBMDプロファイルを得ることができない。また、ウエーハ面内の酸素濃度分布を考慮すると半径方向でみて酸素濃度が高い領域はDZ層の幅が狭くなってしまうため、この部分のDZ幅がSTIの深さより深くなるようにする必要がある。一方、面内の酸素濃度の低い部分はDZ層の幅がより拡がるため、STI底部からより離れた位置にしかBMDを形成できないため、STI底部の応力をさらに緩和できなくなるといった問題点があった。
この問題点は酸素濃度の面内バラツキやウエーハ間のバラツキが大きい程顕著になる。
また、酸素の外方拡散により酸素濃度が低下してしまうため、表層に形成されたDZ層の機械的強度も低下してしまうといった問題点もあった。
このRTP処理とは、SiウエーハにN2またはNH3等の窒化物形成雰囲気、あるいはこれらのガスとAr、H2等の窒化物非形成雰囲気との混合ガス雰囲気中で、例えば50℃/secといった昇温速度で室温より急速昇温し、1200℃前後の温度で数十秒程度加熱保持した後、例えば50℃/secといった降温速度で急速に冷却することを特徴とする熱処理方法である。
ここで、BMD形成メカニズムについて簡単に説明する。
まず、RTP処理では、例えばN2雰囲気中で1200℃という高温保持中にウエーハ表面よりVaの注入が起こり、1200℃から700℃の温度範囲を例えば5℃/secという降温速度で冷却する間にVaの拡散による再分布とIとの消滅が起きる。その結果、バルク中にはVaが不均一に分布した状態になる。
この状態で、次いで例えば1000℃で一定時間熱処理すると、クラスター化した酸素が成長してBMDが形成される。このようにRTP処理後のSiウエーハに酸素析出熱処理が施されると、RTP処理で形成されたVaの濃度プロファイルに従って、ウエーハ深さ方向に分布を有するBMDを形成することになる。
また酸素濃度のバラツキによりDZ層幅がばらつくという点も、酸素の外方拡散を利用した方法と差がない。
これは、光パルスをウエーハ表面から1−5秒程度照射して表面を1000℃程度に加熱し、ウエーハ裏面はヒートシンクに固定して900℃未満の温度に維持することにより、ウエーハ表面から裏面に向かって温度分布を減少させ、表面付近にDZ層を形成する方法である。しかし、このような方法であってもDZ層/BMD層界面のBMDプロファイルを急峻なものとすることができなかった。
したがって、表層にDZ層を形成し、バルク領域においては、例えば単結晶育成時に形成されたGrown−in欠陥や酸素析出核等をテンプレートにしたシリコンウエーハとすることができる。そのため、シリコン単結晶育成時において所望のBMD等が得られるように引上げ条件や酸素濃度等を制御し、この単結晶を切り出したシリコンウエーハに本発明を実施することによって、所望のBMDプロファイルを有するシリコンウエーハを得ることが可能である。
本発明のように、1100℃以上の高い温度で、0.1msec以上1sec以下の極めて短時間の熱処理を表層領域にのみ施すことで、バルク領域を加熱することなく、また熱伝導によりウエーハ全体が高温に上昇することを防止することができて、DZ層/BMD層界面のBMDプロファイルを急峻なものとすることができる。
このように、前記熱処理を行うときに、被処理シリコンウエーハの全体を予め500℃以上1100℃未満に加熱しておけば、このようなウエーハ全体の予備加熱を施しておかない場合よりも、表層領域の熱処理を効率良く、しかもより高温で加熱することを可能とし、表層の加熱効率を大幅に改善することができる。
このように、予備加熱の温度と時間を制御することによって、バルク領域のBMD密度とサイズを制御することが可能となる。また、予備加熱を行うことにより、バルク領域に形成された酸素ドナーを消滅させることもできる。
これにより、ドナーキラー熱処理とDZ層形成熱処理を同時に処理することができ、工程の簡素化とコストの低減が図れる。
このように、前記熱処理を、波長が0.3〜15μmのレーザー光を前記被処理シリコンウエーハに照射して行うのであれば、一般的にはレーザーアニール装置において、レーザー照射面積は数cm2以下であり、照射の際のウエーハ表面と裏面の温度差の発生は、ウエーハ全面においてではなく局所的であるため、加熱時の熱応力を小さくすることができ、加熱によるスリップの発生やウエーハの割れを効果的に防止することができる。
このため、例えば被処理シリコンウエーハのもととなるシリコン単結晶をチョクラルスキー法で引上げるときの引上げ速度のマージンを拡げられるため、単結晶ひいてはシリコンウエーハの製造コストの低減を図ることができる。
波長が0.7μm以上の場合はシリコンの吸収係数が小さいため、光の侵入深さが大きくなり、比較的深い位置まで加熱されることになる。そこで、極表層だけを加熱したい場合には、光をブリュースター角で照射することにより、極表層で全反射するため、表層だけをより効果的に加熱することができる。
このように、前記熱処理を非酸化性雰囲気中で行う場合、表面の酸素の平衡濃度が酸化性雰囲気より低いため、酸素の外方拡散が効率的になる。この結果、表面近傍の酸素濃度を低くすることができ、より早く固溶限以下となるため酸素析出核やGrown−in欠陥がさらに消滅しやすくなるので、特に極表層での品質の向上を図ることができる。
また、熱処理雰囲気が水素の場合は、その還元作用により、さらに酸素析出物に起因する欠陥を溶解しやすくなるため、より表面の品質向上を図ることができる。
このように、前記熱処理を窒化膜形成雰囲気中で行う場合、特許文献5に記載されているように、ウエーハ内部に空孔が効率よく注入され、注入された空孔が酸素析出を促進することが知られている。
このように空孔注入により酸素析出が促進すると同時に、さらには加熱中のGrown−in酸素析出核の消滅が抑制される。すなわち、このような窒化膜形成雰囲気ではなく、空孔注入を伴わない雰囲気で加熱した場合と比較して、DZ層の幅を狭くすることができる。
このように、前記熱処理を酸素雰囲気中で行う場合、インタースティシャルSi(I)が注入され、酸素析出核はより溶解しやすくなるので、DZ層の幅を拡げることが可能となる。あるいは、より低温/短時間の熱処理でDZ層を形成することが可能となる。
このように、酸素濃度が7ppma以上であれば、単結晶およびこれから切り出したシリコンウエーハ中にGrown−inの酸素析出核が適度に存在しているため、デバイス工程における熱処理で酸素析出核が成長してBMDが形成され、ゲッタリング機能を備えることができる。
そして、酸素濃度が20ppma以下であるので、結晶育成時に形成されたGrown−in欠陥や酸素析出核のサイズが必要以上に大きくなることもなく、熱処理に要する時間が長くなってコストが増大してしまうのを防ぐことができる。また、もともとの酸素の過飽和度が大きすぎることもないため、本発明によって表層の酸素析出核を消滅させれば、デバイス工程で熱処理を施しても、酸素が再析出して表面にBMDが出現してしまうのを効果的に防ぐことができる。
このように、窒素を1×1011〜1×1015atoms/cm3の濃度で含有させることにより、Grown−in欠陥のサイズを小さくできるため、窒素ノンドープの場合よりもより低温/短時間の熱処理で表層の欠陥を消滅させることができるため有効である。
また、窒素を含有させることにより、BMD形成が促進される点やウエーハの機械的強度が強くなることも知られており、熱処理時のスリップ発生を抑制できるとともにBMDの制御範囲を増やすことができるという利点もある。
このように、炭素を1×1016〜1×1017atoms/cm3の濃度で含有させれば、デバイス工程の熱処理でよりBMDが形成されやすくなることが知られており有利である。
また酸素がスリップなどの転位を固着する際に炭素が触媒として働き、スリップを抑制することができる。
このように、N領域単結晶インゴットから切り出したものとすれば、切り出したシリコンウエーハには、COPやOSF核といったGrown−in欠陥は存在せず、そのGrown−in欠陥より低温/短時間で消滅させることができる酸素析出核のみが存在する。このため、表層を無欠陥化させる本発明において、熱処理のコストを低減するのに効果的である。
また、より低温で処理できるため汚染の低減やスリップの面でも有利である。
このような熱処理を行ったシリコンウエーハであれば、結晶育成時に形成された酸素析出核を成長させるとともに、新たな酸素析出核を形成させることができるため、BMD密度をさらに増加させることができる。
したがって、熱処理温度と時間を適切に制御することにより、より広い範囲のBMDの制御が可能となる。
また、熱処理温度を900℃以下とすることにより、新たに酸素析出核を形成することができるとともに、結晶育成段階で形成された酸素析出核の一部を溶解させることなく、BMDが減少するのを防ぐことができる。
また、熱処理時間を4時間以内とすることにより、酸素析出物のサイズが大きくなりすぎず、これの溶解に要する熱処理時間が増大するのを防ぐことができる。
このような熱処理はドナーキラー熱処理と重複させるとコスト面で有利である。
本発明では、例えば前述した従来法のように、加熱時に裏面をヒートシンクに接触させる必要はなく、そのため表面(裏面を含む)を研磨加工したウエーハの特に裏面の鏡面状態を損なわせずにDZ層を形成して次の工程にかけることができる。したがって、裏面の鏡面状態が保たれ、デバイス特性がより高いものを提供することが可能になる。
シリコンウエーハの製造においては、ウエーハのバルク領域にゲッタリングサイトとなるBMDを形成するとともに、デバイス活性領域となるウエーハの表層領域では上記BMDや結晶欠陥が存在しないDZ層を形成する必要がある。
また、近年では大多数のデバイスにおいて、素子分離のためにSTIという浅い溝を形成して素子間を分離する方法が採用されているが、このSTI底部では、シリコンウエーハの変形やスリップ発生の要因となるSTI内部のSiO2とシリコンの界面での引っ張り応力が顕著である。この応力を緩和する有効な方法として、STI底部付近に急峻で高密度のBMD層を形成することが知られている。
一方、表層にDZ層、バルク領域にBMD層を有するシリコンウエーハを得るため、従来の方法として、例えば酸素外方拡散を利用した方法やRTP処理による方法が挙げられる。
しかしながら、これらのような方法では、BMDサイズが大きくなりすぎたり、表層の酸素濃度の低下により機械的強度が低くなってしまうことに加え、急峻なBMDプロファイルを得られない。
この方法の場合は、材料となるシリコン中にGrown−in欠陥が存在しないため、RTP処理しても問題ないように考えられるが、本発明者が鋭意検討した結果、全面がN領域のシリコンウエーハを準備してもRTP処理を行った後に酸化膜耐圧を測定すると、ウエーハのNv領域の酸化膜耐圧が低下する場合があることを見出した。
全面がN領域であるシリコンウエーハを用いているにも拘わらず急速熱処理後に酸化膜耐圧が低下する原因は明確ではないが、もともと酸素析出物の形成しやすいNv領域がRTP処理によりVaが注入され、より酸素析出しやすくなったために酸素析出物、すなわちBMDが表面に出現したか、あるいはRTP処理により注入されたVaと、もともとNv領域に存在したVaの総和が飽和濃度以上になったため、Vaが凝集し空孔型欠陥を形成したことが原因であると考えられる。
すなわち、ウエーハ全体を例えば700℃〜1200℃まで5℃/min以上の比較的早い昇温速度で昇温し、1200℃で例えば1時間保持する場合、表層の欠陥を消滅させることができるが、同時にバルクに存在する酸素析出核も消滅させてしまうことになりゲッタリングに必要なBMD密度が十分に確保できない。
すなわち、ウエーハ全体を均一に加熱する熱処理条件で表層の欠陥や酸素析出核を消滅させることと、バルクの酸素析出核を成長させるという二律背反の現象を制御しようとするために大きな制約が生じるのである。
そこで、本発明者は表層とバルクを異なる温度で加熱することにより、これらの問題を解決できると考え、本発明を完成させた。
図1に、本発明のシリコンウエーハの製造方法の実施手順の一例をフローチャートにして示す。
まず、実施手順の全体の流れについて述べる。最初に、被処理シリコンウエーハの準備を行う。ここで準備するシリコンウエーハは特に限定されるものではないが、本発明の製造方法によって所望の品質のシリコンウエーハが得られやすいように、予め処理するシリコンウエーハの品質を決定しておくことができる。
また、さらにはこのシリコン単結晶インゴットから切り出したシリコンウエーハに、加熱等の処理を行うことによって、所望の品質を有する被処理シリコンウエーハとすることができる。
そして、この得られた被処理シリコンウエーハに対し、表面から所定深さの表層領域のみ1100℃以上の温度で0.01msec以上1sec以下の熱処理を行うことによって、表層にDZ層、バルク領域にゲッタリング機能として十分に働くBMD層、さらにDZ層/BMD層界面のBMDプロファイルが急峻なシリコンウエーハを製造することができる。
チョクラルスキー法によりシリコン単結晶を引上げるにあたっては、例えば図2のような単結晶引上げ装置を使用することができる。
図2に示すように、この単結晶引上げ装置1は、引上げ室2と、引上げ室2中に設けられたルツボ3と、ルツボ3の周囲に配置されたヒータ4と、ルツボ3を回転させるルツボ保持軸5及びその回転機構(図示せず)と、シリコンの種結晶6を保持するシードチャック7と、シードチャック7を引上げるワイヤ8と、ワイヤ8を回転又は巻き取る巻取機構(図示せず)を備えて構成されている。また、ヒータ4の外側周囲には断熱材9が配置されている。
シリコン単結晶10は、原料のシリコン融液11からワイヤ8によって引上げられている。
図3の急速加熱・急速冷却装置12は、石英からなるチャンバー13を有し、このチャンバー13内でシリコンウエーハ21を熱処理するようになっている。加熱は、チャンバー13を上下左右から囲繞するように配置される加熱ランプ14によって行う。この加熱ランプ14はそれぞれ独立に供給される電力を制御できるようになっている。
そして、シリコンウエーハ21は石英トレイ16に形成された3点支持部17の上に配置される。トレイ16のガス導入口側には、石英製のバッファ18が設けられており、導入ガスがシリコンウエーハ21に直接当たるのを防ぐことができる。
また、チャンバー13には不図示の温度測定用特殊窓が設けられており、チャンバー13の外部に設置されたパイロメータ19により、その特殊窓を通してシリコンウエーハ21の温度を測定することができる。
図4にレーザーアニール装置の構成の一例を示す。このレーザーアニール装置22には、被処理シリコンウエーハWに照射するレーザー23を発生させるレーザー発振源24、レンズ25、ミラー26等を備えており、これらによってチャンバー27方向へ導かれたレーザー23は、窓28を介してチャンバー27内に照射され、載置台29上に載置された被処理シリコンウエーハWの表面に照射されるようになっている。なお、載置台29は、シリコンウエーハの裏面全体を支えるものではなく、ウエーハのごく一部、例えば周辺部のみを支持するものとすることができる。被処理シリコンウエーハWを確実に支持し、所望の位置にレーザー23を確実に照射することができるよう支持されていれば良い。また、チャンバー27には雰囲気ガスを導入および排出するための導入口や排出口が設けられている。
前述したように、まず、被処理シリコンウエーハの準備をする。本発明の製造方法では、後述のように、この被処理シリコンウエーハの表層部のみ加熱して表層にDZ層を形成するため、バルク領域におけるBMDプロファイル等は、加熱処理前の状態、すなわち、被処理シリコンウエーハを準備した段階のウエーハの品質のものとすることができる。
したがって、チョクラルスキー法によって引上げたシリコン単結晶を切り出したシリコンウエーハを被処理シリコンウエーハとするのであれば、そのシリコン単結晶の品質が反映され、また、切り出したウエーハに加熱処理等を施したものであれば、その処理後のウエーハの品質が反映されることになる。
例えば、図2に示す単結晶引上げ装置1を用いてシリコン単結晶を引上げるとき、引上げ速度Vを変化させることによりV/Gを調整して(ホットゾーンの変更によってGを変更することによりV/Gを調整しても良い)、引上げる単結晶を径方向全面がN領域の単結晶とすることが可能である。当然、これから切り出したシリコンウエーハは、径方向全面がN領域となり、Grown−in欠陥が存在しないものとすることができる。
このN領域のシリコンウエーハには酸素析出核のみが存在することになり、これは比較的低温・短時間の熱処理で消滅させることができるため、DZ層の形成に要するコストや処理時間を一層低減することができる。これは、汚染の低減やスリップ発生の抑制にも効果的である。
また、窒素の含有により、ウエーハ強度を増すことができ、熱処理時のスリップ発生を好適に防止することができる。さらには、BMD形成が促進されることから、BMDの制御範囲を増やすことができる。
なお、これらの濃度の調整は従来と同様の方法を用いて行うことができる。例えば窒素濃度であれば、チョクラルスキー法において窒素ドープされたシリコンウエーハ等をルツボ内の原料に投入してその濃度を調整することができる。
また、さらには、切り出したシリコンウエーハに対して以下のような熱処理を施したものを被処理シリコンウエーハとすることができる。
すなわち、例えば、切り出したシリコンウエーハに、従来の熱処理炉等を用いて、400−900℃の温度範囲で30分以上4時間以内の熱処理を施すことができる。このような熱処理を行うことによって、単結晶の育成時に形成された酸素析出核を成長させるとともに、新たな酸素析出核を形成することができるため、この後に表層領域のみの熱処理を施せば、バルク領域においてゲッタリング能力を有するBMDをより高密度に有し、表層領域にはDZ層が形成されたシリコンウエーハを製造することができる。上記のような温度・時間範囲であれば、酸素析出核の成長や形成は適度なものであり、表層領域のみの熱処理に要するコストや処理時間を増大させずに済むので効果的であるし、また、逆にバルク領域の酸素析出核を必要以上に溶解させてしまうこともない。
上記RTP処理によりウエーハ内部に注入される空孔をテンプレートとして酸素の析出が促進されるため、このRTP処理の急速加熱等の処理条件を調整することにより、BMDの制御を行うことができる。このような制御により、シリコンウエーハにおいて、所望のBMDプロファイルに調整することが可能になる。
なお、一般に、RTP処理でウエーハ中に拡散した窒素は、ウエーハ強度を高める一方で、表面に存在するとデバイス特性に悪影響を及ぼすことが懸念されるため、表層には存在しないがバルク中には存在することが好ましい。
そして、RTP処理でウエーハ中に拡散した窒素は極めて拡散しやすいため、従来のようにウエーハ全体を例えば1000℃に加熱すると、表層だけでなくバルクの窒素も外方拡散で完全に抜けてしまう。他方、本発明によって、後述するように表層だけを加熱する場合は、バルクは加熱されないためバルクの窒素は拡散されずに残存し、加熱された表層のみの窒素が外方拡散で抜ける。このため、バルクのウエーハ強度を低下させることなく、しかもデバイス活性領域の窒素を除去することができる。
レーザー発振源24より、例えば0.3〜15μmの波長のレーザー23を発振させ、チャンバー27内に載置された被処理シリコンウエーハWの表面にレーザー23を照射する。このときの照射時間は0.01msec以上1sec以下であり極めて短時間であるので、熱伝導による被処理シリコンウエーハW全体の温度上昇は無視できる。このようなレーザーアニール装置を用いて加熱する場合、特には、1msec以上1sec以下の時間で行えばより好ましく、前述の効果を十分に得ることができる。
波長が0.3μm以上0.7μm未満、より好ましくは0.3〜0.5μmのレーザー光であれば、吸収係数が大きく、表層でのみ吸収されるため、表層のみを効率的に加熱することができる。より深い位置までDZ層が必要な場合は、波長を長くすることができる。
この場合、深さ方向の温度分布は光の吸収特性で決定されるため、温度分布は表面より指数関数的に減少し、急峻な温度プロファイルを達成することができるため、急峻なBMDプロファイルを得ることができる。
逆に、波長が0.7μm以上の場合は、赤外の範囲であり加熱が可能である。さらには、波長が15μm以内のレーザー光であれば、吸収係数が小さすぎることもなく、加熱効率が低減するのを抑制できる。同時に侵入深さが深くなりすぎるのを抑えることができ、より深い位置まで加熱され、DZ層が必要以上に広くなり、デバイス活性領域の近傍にBMDが形成できなくなるのを防ぐことができる。なお、このように波長が0.7μm以上のとき、比較的吸収係数が小さくなり、より深い位置まで加熱されるが、例えばブリュースター角で入射させることにより、レーザー光は表層の浅い位置で全反射するため、表層だけを効率的に加熱することができる。また、全反射した位置より深い位置では光が侵入しないため、より急峻な温度分布が得られるというメリットがある。
さらには波長が10μm程度であるが高出力である市販のCO2レーザーが利用できるというメリットがある。
表層の加熱する深さ等に応じてレーザー光の波長や入射角等を適宜決定することができる。
この結果、面内均一なDZ層を有し、高いゲッタリング能力とSTI底部の応力緩和能力を兼ね備えたウエーハを得ることができる。
また、例えば窒化膜形成雰囲気中(例えば窒素やアンモニア)で行うことにより、DZ層の幅が狭くなるよう調整することができるし、一方、酸素雰囲気中で行えば、DZ層の幅を拡げることが可能である。
これらの雰囲気は、製造するシリコンウエーハの所望の品質によって自由に適宜決定することができる。
特には、表層領域のみの熱処理をフラッシュランプアニール装置を用いて行う場合に有効である。これは、一瞬の閃光照射だけでは1100℃以上の高温に昇温し難いフラッシュランプアニール装置の場合であっても、このような予備加熱により1100℃以上の高温に容易に加熱することができるようになるからである。
また、予備加熱を行うことによって、バルク領域の酸素のドナーキラー熱処理を同時に行うことができ工程の簡素化等を図ることができる。
近年では、デバイスの作製にあたり、ウエーハ表面のみならず裏面も鏡面に研磨した両面研磨ウエーハが採用されつつあるため、上記のように、裏面をヒートシンクに接触させることは、鏡面状態を大きく損なうので大きな問題となる。
このため、表層領域をDZ層にするには、Grown−in欠陥のない単結晶を使う必要があり、結晶コストの増大を招くといった問題点や、Grown−in酸素析出核のサイズを小さくする必要から低酸素ウエーハを用いる等の制約があった。
(実施例1・比較例1)
特許文献1に開示されている方法により、直径が210mm程度になるように制御しながら、引上げ速度を0.7mm/minから0.5mm/minまで連続させて変化させたシリコン単結晶インゴットの育成を行った。
この場合の引上げ軸に平行な断面の欠陥分布は図5のようになった。
同一のホットゾーン(炉内構造)のCZ炉を用いて、引き上げ速度が0.570mm/min(図5のB−Bの位置)になるように制御しながらSi単結晶インゴットを引上げ、径方向に切り出しウエーハを準備した。すなわち、このウエーハの欠陥分布はウエーハ中心部にNv領域があり、その外周部にNi領域からなるウエーハ(以下NvNi混在ウエーハという)である。
酸素濃度はおよそ12ppma(JEITA)である。
その後、一方はそのままとし(比較例1)、他方は、本発明のシリコンウエーハの製造方法のように、0.8μmの波長のレーザー光を10msec照射し、表層領域のみを1350℃に加熱した(実施例1)。
この比較例1と実施例1のシリコンウエーハそれぞれに、厚さ25nmのゲート酸化膜を形成後、酸化膜耐圧を測定した。
特許文献1に開示されている方法によりシリコン単結晶を育成する際に窒素濃度が5×1013/cm3でかつ全面がN領域になるV/Gを選定し、同一のホットゾーンのCZ炉を用いて、選定したV/Gになるように引き上げ速度を制御しながらSi単結晶インゴットを引上げ、径方向に切り出しウエーハを準備した(比較例2)。
このウエーハの欠陥分布はウエーハ全面がN領域であり、酸素濃度がほぼ12ppma(JEITA)である。
また、比較例2と同様にして準備したウエーハを、本発明のように、0.8μmの波長のレーザー光を10msec照射し、表層領域のみ1350℃で加熱処理した(実施例2)。
比較例3と実施例2のウエーハについて、酸素の深さ方向分布をSIMSで測定(図9)を行った。
またArアニール処理を行う際のウエーハの仕込み位置が縦型炉のTop側かBottom側かの違いによって、酸素プロファイルは多少異なっていることが分かる。これは、縦型炉のTop側とBottom側での温度の不均一が生じていたことが原因であると考えられる。
ウエーハの強度は酸素濃度が高くなるほど増すことが知られており、表層の酸素濃度の低下は、すなわち強度の低下を意味しており、熱処理炉の温度の不均一性の影響を受けて表層のウエーハ強度が多少変化してしまうことを意味している。
他方で、本発明のようにしてレーザーアニールを行った実施例2の場合は、図9から明らかなように表面からほぼ一定な酸素濃度分布をしており、強度の面からも理想的である。比較例3のようなウエーハ間の差も生じない。
これらのウエーハはN2ドープし、N領域からなるシリコン単結晶インゴットから作成したものであり、COPやOSFといったGrown−in欠陥は存在しない筈である。
実際にレーザー散乱方式の異物検査装置で評価してもCOPは検出されず、また酸化後に選択エッチングした結果からOSFは検出されなかった。
そして、この酸素析出物がArアニール(比較例3)やレーザーアニール(実施例2)により溶解または消滅したことによりTDDBが回復したと考えられる。
これに対して、実施例2の場合は深さ8μmあたりでBMDは急峻に立ち上がっており、バルクのBMD密度も1×1010個/cm3以上と比較例3よりも1桁多く発生している。
使用したウエーハの酸素濃度は同一であること、BMDが酸素析出物であることからBMDが1桁多いということはBMDサイズが小さくなっていることを意味している。
このことから、酸素の外方拡散により酸素を固溶限以下に下げて欠陥を溶解させる従来の方法に比べて、レーザー照射によって表層のみを高温にして溶解させる本方法は急峻で小さなサイズのBMDを高密度で形成することができるといった利点がある。
比較例2と同様にして準備したウエーハを、本発明のように、0.488μmの波長のレーザー光を10msec照射し、表層領域のみ1350℃で加熱処理した。この後、TDDBを測定し、また、ウエーハの深さ方向の酸素濃度分布およびBMD分布を測定した。
その結果、TDDBの測定ではγモードの良品率は100%であり、表層に均一なDZ層を得ることができた。また、図9、図10に示すような酸素濃度およびBMDのプロファイルを得ることができた。すなわち、DZ層全体にわたって均一な酸素濃度分布を有して十分な強度を有し、また、ウエーハ内部には急峻なBMDプロファイルを有するウエーハを得ることができた。
比較例2と同様にして準備したウエーハを、本発明のように、10.6μmの波長のレーザー光を10msec照射し、表層領域のみ1350℃で加熱処理した。この後、TDDBを測定し、また、ウエーハの深さ方向の酸素濃度分布およびBMD分布を測定した。
その結果、TDDBの測定ではγモードの良品率は100%であり、表層に均一なDZ層を得ることができた。また、図9、図10に示すような酸素濃度およびBMDのプロファイルを得ることができた。すなわち、DZ層全体にわたって均一な酸素濃度分布を有して十分な強度を有し、また、ウエーハ内部には急峻なBMDプロファイルを有するウエーハを得ることができた。
5…ルツボ保持軸、 6…種結晶、 7…シードチャック、
8…ワイヤ、 9…断熱材、 10…シリコン単結晶、 11…シリコン融液、
12…急速加熱・急速冷却装置、 13、27…チャンバー、
14…加熱ランプ 15…オートシャッター、 16…石英トレイ、
17…3点支持部、 18…バッファ、 19…パイロメータ、
20…ガス排気口、 21、30…シリコンウエーハ、
22…レーザーアニール装置、 23…レーザー、 24…レーザー発振源、
25…レンズ、 26…ミラー、 28…窓、 29…載置台、
31…浅溝、 32…SiO2、 33…STI、
34…N−チャンネルMOSトランジスタ、
35…P−チャンネルMOSトランジスタ、
W…被処理シリコンウエーハ。
Claims (15)
- 表層に無欠陥領域を有するシリコンウエーハの製造方法であって、少なくとも、被処理シリコンウエーハの表面から所定深さの表層領域のみを1100℃以上の温度で0.01msec以上1sec以下の熱処理を行って表層を無欠陥化することを特徴とするシリコンウエーハの製造方法。
- 前記熱処理を行うときに、前記被処理シリコンウエーハの全体を予め500℃以上1100℃未満に加熱しておくことを特徴とする請求項1に記載のシリコンウエーハの製造方法。
- 前記熱処理を、波長が0.3〜15μmのレーザー光を前記被処理シリコンウエーハに照射して行うことを特徴とする請求項1または請求項2に記載のシリコンウエーハの製造方法。
- 前記熱処理を、波長が0.7〜15μmのレーザー光を前記被処理シリコンウエーハにブリュースター角で照射して行うことを特徴とする請求項1から請求項3のいずれか一項に記載のシリコンウエーハの製造方法。
- 前記熱処理を、アルゴンまたは水素あるいはこれらの混合ガスの非酸化性雰囲気中で行うことを特徴とする請求項1から請求項4のいずれか一項に記載のシリコンウエーハの製造方法。
- 前記熱処理を、窒素またはアンモニアの窒化膜形成雰囲気中で行うことを特徴とする請求項1から請求項4のいずれか一項に記載のシリコンウエーハの製造方法。
- 前記熱処理を、酸素雰囲気中で行うことを特徴とする請求項1から請求項4のいずれか一項に記載のシリコンウエーハの製造方法。
- 前記被処理シリコンウエーハを、チョクラルスキー法により育成された酸素濃度が7ppma以上20ppma以下のシリコン単結晶インゴットから切り出したものとすることを特徴とする請求項1から請求項7のいずれか一項に記載のシリコンウエーハの製造方法。
- 前記被処理シリコンウエーハを、チョクラルスキー法により育成された窒素濃度が1×1011〜1×1015atoms/cm3のシリコン単結晶インゴットから切り出したものとすることを特徴とする請求項1から請求項8のいずれか一項に記載のシリコンウエーハの製造方法。
- 前記被処理シリコンウエーハを、チョクラルスキー法により育成された炭素濃度が1×1016〜1×1017atoms/cm3のシリコン単結晶インゴットから切り出したものとすることを特徴とする請求項1から請求項9のいずれか一項に記載のシリコンウエーハの製造方法。
- 前記被処理シリコンウエーハを、チョクラルスキー法により育成された半径方向全面がN領域のシリコン単結晶インゴットから切り出したものとすることを特徴とする請求項1から請求項10のいずれか一項に記載のシリコンウエーハの製造方法。
- 前記被処理シリコンウエーハを、チョクラルスキー法により育成されたシリコン単結晶インゴットから切り出し、少なくとも、400−900℃で30分以上4時間以内の熱処理を行ったものとすることを特徴とする請求項1から請求項11のいずれか一項に記載のシリコンウエーハの製造方法。
- 前記被処理シリコンウエーハを、チョクラルスキー法により育成されたシリコン単結晶インゴットから切り出し、少なくとも、急速加熱・急速冷却装置を用いて、非酸化性雰囲気中で5℃/sec以上の昇温速度で1100−1300℃まで急速加熱し、1−60sec保持後、5℃/sec以上の降温速度で急速冷却したものとすることを特徴とする請求項1から請求項11のいずれか一項に記載のシリコンウエーハの製造方法。
- 前記被処理シリコンウエーハを、表面を研磨加工したものとすることを特徴とする請求項1から請求項13のいずれか一項に記載のシリコンウエーハの製造方法。
- 請求項1から請求項14のいずれか一項に記載のシリコンウエーハの製造方法で製造されたシリコンウエーハ。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006341876A JP5239155B2 (ja) | 2006-06-20 | 2006-12-19 | シリコンウエーハの製造方法 |
KR1020087030285A KR101340003B1 (ko) | 2006-06-20 | 2007-05-17 | 실리콘 웨이퍼의 제조방법 및 이에 의해 제조된 실리콘 웨이퍼 |
PCT/JP2007/060103 WO2007148490A1 (ja) | 2006-06-20 | 2007-05-17 | シリコンウエーハの製造方法およびこれにより製造されたシリコンウエーハ |
EP07743538.6A EP2031647B1 (en) | 2006-06-20 | 2007-05-17 | Silicon wafer manufacturing method |
US12/227,907 US8377202B2 (en) | 2006-06-20 | 2007-05-17 | Method for manufacturing silicon wafer and silicon wafer manufactured by this method |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006169568 | 2006-06-20 | ||
JP2006169568 | 2006-06-20 | ||
JP2006341876A JP5239155B2 (ja) | 2006-06-20 | 2006-12-19 | シリコンウエーハの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008028355A true JP2008028355A (ja) | 2008-02-07 |
JP5239155B2 JP5239155B2 (ja) | 2013-07-17 |
Family
ID=38833233
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006341876A Active JP5239155B2 (ja) | 2006-06-20 | 2006-12-19 | シリコンウエーハの製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8377202B2 (ja) |
EP (1) | EP2031647B1 (ja) |
JP (1) | JP5239155B2 (ja) |
KR (1) | KR101340003B1 (ja) |
WO (1) | WO2007148490A1 (ja) |
Cited By (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008034849A (ja) * | 2006-07-27 | 2008-02-14 | Siltronic Ag | 欠陥が減少した領域を有する単結晶半導体ウェーハおよびその製造方法 |
JP2008294112A (ja) * | 2007-05-23 | 2008-12-04 | Sumco Corp | シリコン単結晶ウェーハ及びその製造方法 |
WO2010016586A1 (ja) * | 2008-08-08 | 2010-02-11 | Sumco Techxiv株式会社 | 半導体ウェーハの製造方法 |
WO2010109873A1 (ja) * | 2009-03-25 | 2010-09-30 | 株式会社Sumco | シリコンウェーハおよびその製造方法 |
JP2010228924A (ja) * | 2009-03-25 | 2010-10-14 | Sumco Corp | シリコンエピタキシャルウェーハおよびその製造方法 |
JP2010228931A (ja) * | 2009-03-25 | 2010-10-14 | Sumco Corp | シリコンウェーハおよびその製造方法 |
JP2012015298A (ja) * | 2010-06-30 | 2012-01-19 | Covalent Materials Corp | シリコンウェーハ及びその製造方法 |
JP2012039117A (ja) * | 2010-08-11 | 2012-02-23 | Siltronic Ag | シリコンウェハおよびシリコンウェハの製造方法 |
JP2013089692A (ja) * | 2011-10-14 | 2013-05-13 | Denso Corp | 半導体装置の製造方法 |
JP2013522884A (ja) * | 2010-03-10 | 2013-06-13 | アプライド マテリアルズ インコーポレイテッド | 周期的な酸化およびエッチングのための装置と方法 |
JP2013522883A (ja) * | 2010-03-10 | 2013-06-13 | アプライド マテリアルズ インコーポレイテッド | 周期的な酸化およびエッチングのための装置と方法 |
JP2013129564A (ja) * | 2011-12-21 | 2013-07-04 | Siltronic Ag | シリコン単結晶基板およびその製造方法 |
JP2014034513A (ja) * | 2012-08-08 | 2014-02-24 | Siltronic Ag | 単結晶シリコンからなる半導体ウエハおよびその製造方法 |
JP2014111545A (ja) * | 2014-03-18 | 2014-06-19 | Sumco Corp | シリコンウェーハの製造方法 |
JP2014159367A (ja) * | 2014-03-18 | 2014-09-04 | Sumco Corp | シリコンエピタキシャルウェーハの製造方法 |
WO2014162657A1 (ja) * | 2013-04-02 | 2014-10-09 | 信越半導体株式会社 | 半導体ウェーハの製造方法及び半導体インゴットの切断位置決定システム |
WO2015107562A1 (ja) * | 2014-01-14 | 2015-07-23 | 株式会社Sumco | シリコンウェーハおよびその製造方法 |
JP2016152370A (ja) * | 2015-02-19 | 2016-08-22 | 信越半導体株式会社 | シリコンウェーハの製造方法 |
JP2018098314A (ja) * | 2016-12-12 | 2018-06-21 | 株式会社Screenホールディングス | シリコン基板の熱処理方法 |
WO2019244583A1 (ja) * | 2018-06-20 | 2019-12-26 | 株式会社Screenホールディングス | 熱処理装置 |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080292523A1 (en) * | 2007-05-23 | 2008-11-27 | Sumco Corporation | Silicon single crystal wafer and the production method |
WO2010083995A2 (en) * | 2009-01-21 | 2010-07-29 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V | Method of enhancing the strength of semiconductor wafers or chips |
JP5407473B2 (ja) * | 2009-03-25 | 2014-02-05 | 株式会社Sumco | シリコンウェーハの製造方法 |
EP2421029A4 (en) * | 2009-04-13 | 2015-01-07 | Shinetsu Handotai Kk | ANNEAL WAFER, METHOD FOR MANUFACTURING ANNEAL WAFER, AND METHOD FOR MANUFACTURING DEVICE |
JP5439305B2 (ja) * | 2010-07-14 | 2014-03-12 | 信越半導体株式会社 | シリコン基板の製造方法及びシリコン基板 |
JP5530856B2 (ja) * | 2010-08-18 | 2014-06-25 | 信越半導体株式会社 | ウエーハの熱処理方法及びシリコンウエーハの製造方法並びに熱処理装置 |
KR101238840B1 (ko) * | 2011-11-11 | 2013-03-04 | 주식회사 엘지실트론 | 웨이퍼의 결함 검출 방법 |
CN103194802B (zh) * | 2012-01-05 | 2016-12-14 | 昆山中辰矽晶有限公司 | 晶棒表面之调质方法及其晶棒 |
US9945048B2 (en) * | 2012-06-15 | 2018-04-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor structure and method |
US9064823B2 (en) * | 2013-03-13 | 2015-06-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for qualifying a semiconductor wafer for subsequent processing |
US10141413B2 (en) | 2013-03-13 | 2018-11-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Wafer strength by control of uniformity of edge bulk micro defects |
WO2015003022A1 (en) * | 2013-07-01 | 2015-01-08 | Solexel, Inc. | High-throughput thermal processing methods for producing high-efficiency crystalline silicon solar cells |
US20150187597A1 (en) * | 2013-12-31 | 2015-07-02 | Texas Instruments Incorporated | Method to improve slip resistance of silicon wafers |
DE102014107161B4 (de) * | 2014-05-21 | 2019-10-31 | Infineon Technologies Ag | Verfahren zur Herstellung eines IGBTs und IGBT |
JP6100226B2 (ja) * | 2014-11-26 | 2017-03-22 | 信越半導体株式会社 | シリコン単結晶ウェーハの熱処理方法 |
CN107154353B (zh) * | 2016-03-03 | 2020-01-24 | 上海新昇半导体科技有限公司 | 晶圆热处理的方法 |
US20220190195A1 (en) * | 2020-12-16 | 2022-06-16 | United States Of America As Represented By The Secretary Of The Navy | Laser Removal of Defects in a Dielectric for Modulating an Adjoining Atomically Two-Dimensional Material |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57136334A (en) * | 1981-02-18 | 1982-08-23 | Matsushita Electric Ind Co Ltd | Manufacture of semiconductor device |
JPS59124136A (ja) * | 1982-12-28 | 1984-07-18 | Toshiba Corp | 半導体ウエハの処理方法 |
JPH05275431A (ja) * | 1992-03-25 | 1993-10-22 | Mitsubishi Materials Corp | シリコンウェーハのig熱処理方法 |
JP2000053497A (ja) * | 1998-06-04 | 2000-02-22 | Shin Etsu Handotai Co Ltd | 窒素ド―プした低欠陥シリコン単結晶ウエ―ハおよびその製造方法 |
JP2002043318A (ja) * | 2000-07-28 | 2002-02-08 | Shin Etsu Handotai Co Ltd | シリコン単結晶ウエーハの製造方法 |
JP2002134515A (ja) * | 2000-10-25 | 2002-05-10 | Shin Etsu Handotai Co Ltd | シリコンウェーハの製造方法およびシリコンウェーハ |
JP2006505953A (ja) * | 2002-11-06 | 2006-02-16 | ウルトラテック インク | レーザ走査装置および熱処理方法 |
JP2007080914A (ja) * | 2005-09-12 | 2007-03-29 | Toshiba Ceramics Co Ltd | シリコンウエハの製造方法 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4181538A (en) * | 1978-09-26 | 1980-01-01 | The United States Of America As Represented By The United States Department Of Energy | Method for making defect-free zone by laser-annealing of doped silicon |
JPH09162278A (ja) | 1995-12-04 | 1997-06-20 | Toshiba Corp | 半導体装置およびその製造方法 |
US5994761A (en) * | 1997-02-26 | 1999-11-30 | Memc Electronic Materials Spa | Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor |
EP1146150B1 (en) | 1997-04-09 | 2010-06-09 | MEMC Electronic Materials, Inc. | Low defect density, ideal oxygen precipitating silicon |
JPH1179889A (ja) | 1997-07-09 | 1999-03-23 | Shin Etsu Handotai Co Ltd | 結晶欠陥が少ないシリコン単結晶の製造方法、製造装置並びにこの方法、装置で製造されたシリコン単結晶とシリコンウエーハ |
US5882989A (en) | 1997-09-22 | 1999-03-16 | Memc Electronic Materials, Inc. | Process for the preparation of silicon wafers having a controlled distribution of oxygen precipitate nucleation centers |
US6077343A (en) | 1998-06-04 | 2000-06-20 | Shin-Etsu Handotai Co., Ltd. | Silicon single crystal wafer having few defects wherein nitrogen is doped and a method for producing it |
JP3536203B2 (ja) * | 1999-06-09 | 2004-06-07 | 東芝セラミックス株式会社 | ウェーハの結晶欠陥測定方法及び装置 |
KR100378184B1 (ko) | 1999-11-13 | 2003-03-29 | 삼성전자주식회사 | 제어된 결함 분포를 갖는 실리콘 웨이퍼, 그의 제조공정및 단결정 실리콘 잉곳의 제조를 위한 초크랄스키 풀러 |
WO2002086960A1 (en) * | 2001-04-20 | 2002-10-31 | Memc Electronic Materials, Inc. | Method for the preparation of a silicon wafer having stabilized oxygen precipitates |
JP4646440B2 (ja) | 2001-05-28 | 2011-03-09 | 信越半導体株式会社 | 窒素ドープアニールウエーハの製造方法 |
KR100885904B1 (ko) * | 2001-08-10 | 2009-02-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 레이저 어닐링장치 및 반도체장치의 제작방법 |
KR20030043387A (ko) * | 2001-11-28 | 2003-06-02 | 주식회사 실트론 | 단결정 실리콘 웨이퍼 제조 방법 |
US20060024442A1 (en) * | 2003-05-19 | 2006-02-02 | Ovshinsky Stanford R | Deposition methods for the formation of polycrystalline materials on mobile substrates |
US7485928B2 (en) * | 2005-11-09 | 2009-02-03 | Memc Electronic Materials, Inc. | Arsenic and phosphorus doped silicon wafer substrates having intrinsic gettering |
-
2006
- 2006-12-19 JP JP2006341876A patent/JP5239155B2/ja active Active
-
2007
- 2007-05-17 WO PCT/JP2007/060103 patent/WO2007148490A1/ja active Application Filing
- 2007-05-17 EP EP07743538.6A patent/EP2031647B1/en active Active
- 2007-05-17 KR KR1020087030285A patent/KR101340003B1/ko active IP Right Grant
- 2007-05-17 US US12/227,907 patent/US8377202B2/en active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57136334A (en) * | 1981-02-18 | 1982-08-23 | Matsushita Electric Ind Co Ltd | Manufacture of semiconductor device |
JPS59124136A (ja) * | 1982-12-28 | 1984-07-18 | Toshiba Corp | 半導体ウエハの処理方法 |
JPH05275431A (ja) * | 1992-03-25 | 1993-10-22 | Mitsubishi Materials Corp | シリコンウェーハのig熱処理方法 |
JP2000053497A (ja) * | 1998-06-04 | 2000-02-22 | Shin Etsu Handotai Co Ltd | 窒素ド―プした低欠陥シリコン単結晶ウエ―ハおよびその製造方法 |
JP2002043318A (ja) * | 2000-07-28 | 2002-02-08 | Shin Etsu Handotai Co Ltd | シリコン単結晶ウエーハの製造方法 |
JP2002134515A (ja) * | 2000-10-25 | 2002-05-10 | Shin Etsu Handotai Co Ltd | シリコンウェーハの製造方法およびシリコンウェーハ |
JP2006505953A (ja) * | 2002-11-06 | 2006-02-16 | ウルトラテック インク | レーザ走査装置および熱処理方法 |
JP2007080914A (ja) * | 2005-09-12 | 2007-03-29 | Toshiba Ceramics Co Ltd | シリコンウエハの製造方法 |
Cited By (39)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8216361B2 (en) | 2006-07-27 | 2012-07-10 | Siltronic Ag | Monocrystalline semiconductor wafer comprising defect-reduced regions and method for producing it |
JP2008034849A (ja) * | 2006-07-27 | 2008-02-14 | Siltronic Ag | 欠陥が減少した領域を有する単結晶半導体ウェーハおよびその製造方法 |
US8088219B2 (en) | 2006-07-27 | 2012-01-03 | Siltronic Ag | Monocrystalline semiconductor wafer comprising defect-reduced regions and method for producing it |
JP2012134516A (ja) * | 2006-07-27 | 2012-07-12 | Siltronic Ag | 単結晶半導体ウェーハの製造方法 |
JP2008294112A (ja) * | 2007-05-23 | 2008-12-04 | Sumco Corp | シリコン単結晶ウェーハ及びその製造方法 |
WO2010016586A1 (ja) * | 2008-08-08 | 2010-02-11 | Sumco Techxiv株式会社 | 半導体ウェーハの製造方法 |
US8853103B2 (en) | 2008-08-08 | 2014-10-07 | Sumco Techxiv Corporation | Method for manufacturing semiconductor wafer |
JP5572091B2 (ja) * | 2008-08-08 | 2014-08-13 | Sumco Techxiv株式会社 | 半導体ウェーハの製造方法 |
US8426297B2 (en) | 2008-08-08 | 2013-04-23 | Sumco Techxiv Corporation | Method for manufacturing semiconductor wafer |
KR101422713B1 (ko) | 2009-03-25 | 2014-07-23 | 가부시키가이샤 사무코 | 실리콘 웨이퍼 및 그 제조방법 |
US9243345B2 (en) | 2009-03-25 | 2016-01-26 | Sumco Corporation | Silicon wafer and manufacturing method thereof |
KR101507360B1 (ko) | 2009-03-25 | 2015-03-31 | 가부시키가이샤 사무코 | 실리콘 웨이퍼 및 그 제조방법 |
WO2010109873A1 (ja) * | 2009-03-25 | 2010-09-30 | 株式会社Sumco | シリコンウェーハおよびその製造方法 |
US8890291B2 (en) | 2009-03-25 | 2014-11-18 | Sumco Corporation | Silicon wafer and manufacturing method thereof |
JP2010228924A (ja) * | 2009-03-25 | 2010-10-14 | Sumco Corp | シリコンエピタキシャルウェーハおよびその製造方法 |
JP2010228931A (ja) * | 2009-03-25 | 2010-10-14 | Sumco Corp | シリコンウェーハおよびその製造方法 |
JP2013522884A (ja) * | 2010-03-10 | 2013-06-13 | アプライド マテリアルズ インコーポレイテッド | 周期的な酸化およびエッチングのための装置と方法 |
JP2013522883A (ja) * | 2010-03-10 | 2013-06-13 | アプライド マテリアルズ インコーポレイテッド | 周期的な酸化およびエッチングのための装置と方法 |
JP2012015298A (ja) * | 2010-06-30 | 2012-01-19 | Covalent Materials Corp | シリコンウェーハ及びその製造方法 |
JP2012039117A (ja) * | 2010-08-11 | 2012-02-23 | Siltronic Ag | シリコンウェハおよびシリコンウェハの製造方法 |
US9005563B2 (en) | 2010-08-11 | 2015-04-14 | Siltronic Ag | Silicon wafer and method for producing it |
JP2013089692A (ja) * | 2011-10-14 | 2013-05-13 | Denso Corp | 半導体装置の製造方法 |
JP2013129564A (ja) * | 2011-12-21 | 2013-07-04 | Siltronic Ag | シリコン単結晶基板およびその製造方法 |
US9458554B2 (en) | 2012-08-08 | 2016-10-04 | Siltronic Ag | Semiconductor wafer composed of monocrystalline silicon and method for producing it |
JP2014034513A (ja) * | 2012-08-08 | 2014-02-24 | Siltronic Ag | 単結晶シリコンからなる半導体ウエハおよびその製造方法 |
WO2014162657A1 (ja) * | 2013-04-02 | 2014-10-09 | 信越半導体株式会社 | 半導体ウェーハの製造方法及び半導体インゴットの切断位置決定システム |
JP2014201458A (ja) * | 2013-04-02 | 2014-10-27 | 信越半導体株式会社 | 半導体ウェーハの製造方法及び半導体インゴットの切断位置決定システム |
JPWO2015107562A1 (ja) * | 2014-01-14 | 2017-03-23 | 株式会社Sumco | シリコンウェーハおよびその製造方法 |
WO2015107562A1 (ja) * | 2014-01-14 | 2015-07-23 | 株式会社Sumco | シリコンウェーハおよびその製造方法 |
US10177008B2 (en) | 2014-01-14 | 2019-01-08 | Sumco Corporation | Silicon wafer and method for manufacturing the same |
JP2014159367A (ja) * | 2014-03-18 | 2014-09-04 | Sumco Corp | シリコンエピタキシャルウェーハの製造方法 |
JP2014111545A (ja) * | 2014-03-18 | 2014-06-19 | Sumco Corp | シリコンウェーハの製造方法 |
WO2016132661A1 (ja) * | 2015-02-19 | 2016-08-25 | 信越半導体株式会社 | シリコンウェーハの製造方法 |
JP2016152370A (ja) * | 2015-02-19 | 2016-08-22 | 信越半導体株式会社 | シリコンウェーハの製造方法 |
US10297463B2 (en) | 2015-02-19 | 2019-05-21 | Shin-Etsu Handotai Co., Ltd. | Method for manufacturing silicon wafer |
JP2018098314A (ja) * | 2016-12-12 | 2018-06-21 | 株式会社Screenホールディングス | シリコン基板の熱処理方法 |
WO2019244583A1 (ja) * | 2018-06-20 | 2019-12-26 | 株式会社Screenホールディングス | 熱処理装置 |
JP2019220566A (ja) * | 2018-06-20 | 2019-12-26 | 株式会社Screenホールディングス | 熱処理装置 |
JP7011980B2 (ja) | 2018-06-20 | 2022-01-27 | 株式会社Screenホールディングス | 熱処理装置 |
Also Published As
Publication number | Publication date |
---|---|
KR101340003B1 (ko) | 2013-12-11 |
WO2007148490A1 (ja) | 2007-12-27 |
KR20090029205A (ko) | 2009-03-20 |
JP5239155B2 (ja) | 2013-07-17 |
EP2031647A1 (en) | 2009-03-04 |
US8377202B2 (en) | 2013-02-19 |
EP2031647B1 (en) | 2016-12-28 |
US20090242843A1 (en) | 2009-10-01 |
EP2031647A4 (en) | 2009-07-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5239155B2 (ja) | シリコンウエーハの製造方法 | |
US8476149B2 (en) | Method of manufacturing single crystal silicon wafer from ingot grown by Czocharlski process with rapid heating/cooling process | |
JP6044660B2 (ja) | シリコンウェーハの製造方法 | |
JP5167654B2 (ja) | シリコン単結晶ウエーハの製造方法 | |
JP5439305B2 (ja) | シリコン基板の製造方法及びシリコン基板 | |
KR101822479B1 (ko) | 실리콘 웨이퍼의 제조 방법 | |
JP2006344823A (ja) | Igbt用のシリコンウェーハ及びその製造方法 | |
JP2006261632A (ja) | シリコンウェーハの熱処理方法 | |
KR101703696B1 (ko) | 실리콘 기판의 제조방법 및 실리콘 기판 | |
JP2003297839A (ja) | シリコンウエーハの熱処理方法 | |
KR102211567B1 (ko) | 실리콘 단결정 웨이퍼의 열처리방법 | |
JP2004193354A (ja) | シリコンウエーハの熱処理方法及びシリコンウエーハ、並びにエピタキシャルウエーハ | |
US11695048B2 (en) | Silicon wafer and manufacturing method of the same | |
US20130078588A1 (en) | Method for heat-treating silicon wafer | |
JP4038910B2 (ja) | 半導体シリコンウェーハの製造方法 | |
JP4385539B2 (ja) | シリコン単結晶ウェーハの熱処理方法 | |
US12142645B2 (en) | Silicon wafer and manufacturing method of the same | |
CN107154354B (zh) | 晶圆热处理的方法 | |
JP2019192831A (ja) | シリコンウェーハの熱処理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090617 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120821 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121012 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121211 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130204 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130305 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130318 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160412 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5239155 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |