Nothing Special   »   [go: up one dir, main page]

JP2008028355A - シリコンウエーハの製造方法およびこれにより製造されたシリコンウエーハ - Google Patents

シリコンウエーハの製造方法およびこれにより製造されたシリコンウエーハ Download PDF

Info

Publication number
JP2008028355A
JP2008028355A JP2006341876A JP2006341876A JP2008028355A JP 2008028355 A JP2008028355 A JP 2008028355A JP 2006341876 A JP2006341876 A JP 2006341876A JP 2006341876 A JP2006341876 A JP 2006341876A JP 2008028355 A JP2008028355 A JP 2008028355A
Authority
JP
Japan
Prior art keywords
silicon wafer
wafer
heat treatment
silicon
bmd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006341876A
Other languages
English (en)
Other versions
JP5239155B2 (ja
Inventor
Koji Ebara
幸治 江原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2006341876A priority Critical patent/JP5239155B2/ja
Priority to KR1020087030285A priority patent/KR101340003B1/ko
Priority to PCT/JP2007/060103 priority patent/WO2007148490A1/ja
Priority to EP07743538.6A priority patent/EP2031647B1/en
Priority to US12/227,907 priority patent/US8377202B2/en
Publication of JP2008028355A publication Critical patent/JP2008028355A/ja
Application granted granted Critical
Publication of JP5239155B2 publication Critical patent/JP5239155B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02Heat treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/268Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Thermal Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

【課題】表面から一定の深さまで結晶欠陥の発生がないDZ層を均一に形成し、かつウエーハ内部には急峻なプロファイルを有する酸素析出物を高精度に確保・制御することのできるシリコンウエーハの製造方法を提供する。
【解決手段】表層に無欠陥領域を有するシリコンウエーハの製造方法であって、少なくとも、被処理シリコンウエーハの表面から所定深さの表層領域のみを1100℃以上の温度で0.01msec以上1sec以下の熱処理を行って表層を無欠陥化するシリコンウエーハの製造方法。
【選択図】図1

Description

本発明は、ウエーハ表面から一定の深さまで結晶欠陥がない無欠陥領域が均一に形成され、かつウエーハ内部には急峻なプロファイルを有する酸素析出物を高精度に確保・制御することのできるシリコンウエーハの製造方法およびこれにより製造されたシリコンウエーハに関するものである。
半導体デバイスの材料となるシリコンウエーハ(以下Siウエーハとも言う)は、一般的にチョクラルスキー法(Czochralski Method:以下CZ法ともいう)によりシリコン単結晶を成長させ、得られたシリコン単結晶を切断、研磨等の加工工程を施すことにより作製することができる。
このようにCZ法で育成されたシリコン単結晶は、熱酸化処理(例えば1100℃×2時間)を受けた時にリング状に発生するOSFと呼ばれる酸化誘起積層欠陥を生じることがある。OSF以外にも結晶育成時に形成され、デバイス性能に悪影響を及ぼす微細欠陥(以下Grown−in欠陥という)が存在することが明らかになってきた。
そこで、近年これらの欠陥をできるだけ少なくしたウエーハを得るための単結晶の製造方法が例えば特許文献1で開示されている。
図5は特許文献1に開示されている方法により単結晶育成時の引上げ速度をV(mm/min)とし、シリコン融点から1350℃までの温度範囲における引上げ軸方向の結晶内温度勾配の平均値をG(℃/mm)とするとき、V/Gを変化させて単結晶を育成した場合の引上げ速度と欠陥発生分布の関係を示している。
一般に、単結晶内の温度分布GはCZ炉内の構造(以下ホットゾーンという)に依存しており、引上げ速度を変えてもその分布は殆ど変わらないことが知られている。このため、同一構造のCZ炉の場合はV/Gは引上げ速度の変化にのみに対応することになる。すなわちVとV/Gは近似的には正比例の関係がある。したがって図5の縦軸には引上げ速度Vを用いている。
Vが比較的高速な領域ではベーカンシー(Vacancy:以下Vaという)と呼ばれる空孔型点欠陥が集合したCOP(Crystal Originated Particle)やFPD(Flow Pattern Defect)と呼ばれる空孔型のGrown−in欠陥が結晶径全域に存在し、V−Rich領域と呼ばれている。
そして、少しVが遅くなると、結晶の周辺からOSFがリング状に発生し、Vが低下するにしたがってOSFは中心に向かってシュリンクしていき、ついには結晶中心でOSFは消滅する。
さらにVを遅くすると、Vaやインタースティシャルシリコン(Interstitial Silicon:以下Iという)と呼ばれる格子間型の点欠陥の過不足が少ないニュートラル(Neutral:以下Nという)領域が存在する。このN領域はVaやIの偏りはあるが飽和濃度以下であるため、欠陥としては存在しない、あるいは現在の欠陥検出方法では欠陥の存在が認められないことが判明してきた。
このN領域はVaが優勢なNv領域とIが優勢なNi領域に分別される。
更にVを遅くするとIが過飽和となり、その結果Iが集合した転位ループと考えられるL/D(Large Dislocation:格子間転位ループの略語、LSEPD、LEPD等)の欠陥が低密度に存在し、I−Rich領域と呼ばれている。
ウエーハにV−Rich領域、OSF領域、I−Rich領域に存在するGrown−in欠陥が表面に出現するとデバイスのMOS(Metal Oxide Semiconductor)構造を形成した場合に酸化膜の耐圧を低下させるなど、デバイス特性に悪影響を及ぼすためウエーハ表層にはこのような欠陥が存在しないことが望まれている。
ところで、Siウエーハには通常7〜10×1017atoms/cm(JEITA:日本電子工業振興協会による換算係数を使用)程度の酸素が過飽和状態で含まれている。そのため、Siウエーハ中にはGrown−inの酸素析出核が多量に存在しており、デバイスプロセス等で熱処理が施されると、Siウエーハ内の過飽和な酸素が酸素析出物として析出したり、Grown−inの酸素析出核が成長して顕在化する。この様な酸素析出物はBMD(Bulk Micro Defect)と呼ばれる。
このBMDはウエーハ内のデバイス活性領域に発生すると接合リーク等のデバイス特性に悪影響を及ぼすため問題となるが、一方でデバイス活性領域以外のバルク中に存在すると、デバイスプロセス中に混入した金属不純物を捕獲するゲッタリングサイトとして機能するため有効である。
そのため、Siウエーハの製造においては、ウエーハのバルク中にBMDを形成するとともに、デバイス活性領域であるウエーハ表面近傍はBMDやGrown−in欠陥が存在しない無欠陥領域(Denuted Zone;以下DZ層ともいう)を維持しなければならない。
近年、これらの要求に対して、CZ法によってシリコン単結晶を育成する際に、窒素をドープすることによりCOPの成長を抑制させ、同時に酸素析出が促進されるインゴットを製造し、該インゴットからスライス、研磨された鏡面ウエーハに対してアルゴンガス雰囲気中で、高温・長時間(例えば1200℃で1時間)アニールすることにより表層付近のCOPを消滅させ、バルクにはBMDを形成させたウエーハの製造方法が例えば特許文献2に開示されている。
該方法はウエーハを例えば700℃で熱処理炉に投入し、1000℃までは昇温速度を5℃/minとし、1000〜1200℃は3℃/minの昇温速度として、1200℃で1時間保持後に700℃まで降温させた後、炉よりウエーハを取り出す。
700〜1000℃の昇温速度が5℃/minである理由は、昇温が5℃/minより大きい場合、インゴット引き上げ過程で形成されたGrown−inの酸素析出核が昇温過程で一部溶解してしまうため、十分なBMDを形成できなくなってしまうためである。
しかしながら、この方法は、高温・長時間のアニールを行うため表層の欠陥を消滅させるには有効であるが、処理コストの増大や、熱処理中に汚染が生じやすい。また、高温のためスリップが発生しやすい等の問題がある。さらに、高温・長時間熱処理であるため、BMDが大きく成長する結果、ウエーハの機械的強度の低下を招き、デバイス工程中でスリップが発生しやすくなる。あるいは、塑性変形しやすい等の問題があった。
また、近年の大多数のデバイスにおいては素子分離のためにシャロー・トレンチ・アイソレーション(Shallow Trench Isolation:以下STIという)と呼ばれる浅い溝を形成して素子間を分離する方法が採用されている。図6はその断面を模式的に示したものである。
シリコンウエーハ30の表面から異方性エッチングを用いて浅溝31が形成された後、CVD(Chemical Vapour Deposition)によりSiO32が埋め込まれることによりSTI33が形成される。STI33間に素子が形成される。
通常のデバイスにおいては、N−チャンネルMOSトランジスタ34とP−チャンネルMOSトランジスタ35が形成され、両者はSTI33によって分離される。
このSTI33内部はSiより体積が大きなSiOが埋め込まれているため、一般的にはSTI33とシリコン界面では引っ張り応力が発生し、この応力によりSiウエーハ30の変形やスリップが発生するという問題があった。この応力はSTI33の底部で最も顕著に発生する。
このSTI底部で発生する応力を緩和させるためには、STI下部のできるだけ近接した位置に急峻で高密度のBMDや歪層を形成させることが極めて効果的であることが知られており、例えば特許文献3にはSTI領域の下部に酸素原子をイオン注入により導入した後に熱処理して、注入した酸素原子を析出させてSTI直下にBMDを形成させる方法が提案されている。
一般的にCOPやOSF核、酸素析出物等の酸素関連の欠陥を消滅させるためには、酸素濃度を固溶限以下にする必要があるため、酸素の外方拡散を利用して表層の酸素濃度を低下させることにより固溶限以下にしている。
このため、酸素析出物であるBMD密度とBMDサイズの深さ方向の分布は表層からの酸素濃度プロファイルをテンプレートにした分布、すなわち誤差関数分布となる。
BMDの深さ方向の分布が誤差関数分布の場合は、STI底部の応力を緩和するのに十分に急峻なBMDプロファイルを得ることができない。また、ウエーハ面内の酸素濃度分布を考慮すると半径方向でみて酸素濃度が高い領域はDZ層の幅が狭くなってしまうため、この部分のDZ幅がSTIの深さより深くなるようにする必要がある。一方、面内の酸素濃度の低い部分はDZ層の幅がより拡がるため、STI底部からより離れた位置にしかBMDを形成できないため、STI底部の応力をさらに緩和できなくなるといった問題点があった。
この問題点は酸素濃度の面内バラツキやウエーハ間のバラツキが大きい程顕著になる。
また、酸素の外方拡散により酸素濃度が低下してしまうため、表層に形成されたDZ層の機械的強度も低下してしまうといった問題点もあった。
上記の高温・長時間熱処理によるBMDサイズの増大や酸素の外方拡散を用いることにより急峻なBMDプロファイルが得られないといった不具合を解決する方法として、SiウエーハをRTP(Rapid Thermal Process)処理する方法が考えられる。
このRTP処理とは、SiウエーハにNまたはNH等の窒化物形成雰囲気、あるいはこれらのガスとAr、H等の窒化物非形成雰囲気との混合ガス雰囲気中で、例えば50℃/secといった昇温速度で室温より急速昇温し、1200℃前後の温度で数十秒程度加熱保持した後、例えば50℃/secといった降温速度で急速に冷却することを特徴とする熱処理方法である。
RTP処理後に酸素析出熱処理を行うことによって、BMDが形成されるメカニズムについては、特許文献4や特許文献5に詳細に記述されている。
ここで、BMD形成メカニズムについて簡単に説明する。
まず、RTP処理では、例えばN雰囲気中で1200℃という高温保持中にウエーハ表面よりVaの注入が起こり、1200℃から700℃の温度範囲を例えば5℃/secという降温速度で冷却する間にVaの拡散による再分布とIとの消滅が起きる。その結果、バルク中にはVaが不均一に分布した状態になる。
このような状態のウエーハを例えば800℃で熱処理すると高いVa濃度の領域では酸素が急速にクラスター化するが、低いVa濃度の領域では酸素のクラスター化が発生しない。
この状態で、次いで例えば1000℃で一定時間熱処理すると、クラスター化した酸素が成長してBMDが形成される。このようにRTP処理後のSiウエーハに酸素析出熱処理が施されると、RTP処理で形成されたVaの濃度プロファイルに従って、ウエーハ深さ方向に分布を有するBMDを形成することになる。
したがって、RTP処理の雰囲気や最高温度、保持時間等の条件を制御して行うことにより、Siウエーハに所望のVa濃度プロファイルを形成し、その後得られたSiウエーハに酸素析出熱処理を行うことで、所望のDZ幅及び深さ方向のBMDプロファイルを有するSiウエーハを製造する。
このようにRTP処理の場合は酸素の外方拡散を利用してDZ層を形成するのではないが、RTP処理で新たにVaを注入し、このVaの外方拡散を利用してDZ層を形成するために、根本的に急峻なBMDを形成できない。
また酸素濃度のバラツキによりDZ層幅がばらつくという点も、酸素の外方拡散を利用した方法と差がない。
他方で、RTP処理は短時間熱処理であるので、BMDサイズが増大しないという利点がある。しかしながら、熱処理が極めて短時間であるが故に、材料となるSiウエーハにCOPやL/DのようなGrown−in欠陥が存在している場合には、これらの欠陥を十分に消滅させることができないという問題がある。
すなわち、Grown−in欠陥を有するSiウエーハをRTP処理した場合、表層において、BMDに関してはある深さまでは発生していない領域を確保することができるが、Grown−in欠陥について言えば、表層の極浅い領域においてはRTP処理で消滅させることができるものの、それより深い領域ではGrown−in欠陥を消滅させることができず、存在したままの状態となり、デバイス活性領域全体を無欠陥にすることができない。このためデバイス特性が低下してしまうという不具合もあった。
また、特許文献6には、表層にDZ層を形成する他の方法が開示されている。
これは、光パルスをウエーハ表面から1−5秒程度照射して表面を1000℃程度に加熱し、ウエーハ裏面はヒートシンクに固定して900℃未満の温度に維持することにより、ウエーハ表面から裏面に向かって温度分布を減少させ、表面付近にDZ層を形成する方法である。しかし、このような方法であってもDZ層/BMD層界面のBMDプロファイルを急峻なものとすることができなかった。
特開平11−79889号公報 特開2002−353225号公報 特開平9−162278号公報 特開2001−203210号公報 特表2001−503009号公報 特表2001−517871号公報
本発明は上記問題点に鑑みなされたものであり、本発明の目的はウエーハのバルク領域においてはGrown−in欠陥や酸素析出核を消滅させることなく、ウエーハ表層においてのみ、単結晶育成段階で形成されたGrown−in欠陥や酸素析出核を消滅させることによって、ウエーハ面内およびウエーハ間の酸素濃度のバラツキの影響を受けること無く、表面から一定の深さまで結晶欠陥がないDZ層を均一に形成し、かつウエーハ内部には急峻なプロファイルを有する酸素析出物を高精度に確保・制御することのできるシリコンウエーハの製造方法を提供することにある。
また、本発明の別の目的はDZ層内の酸素濃度の低下がなく、DZ層全体に渡って均一な酸素濃度分布を有するDZ層が均一に形成され、かつウエーハ内部には急峻なプロファイルを有する酸素析出物を、デバイス工程のより早い段階で高精度に確保・制御することのできるシリコンウエーハを提供することにある。
上記目的を達成するために、本発明は、表層に無欠陥領域を有するシリコンウエーハの製造方法であって、少なくとも、被処理シリコンウエーハの表面から所定深さの表層領域のみを1100℃以上の温度で0.01msec以上1sec以下の熱処理を行って表層を無欠陥化することを特徴とするシリコンウエーハの製造方法を提供する(請求項1)。
このような製造方法であれば、ウエーハのバルク領域を高温に加熱することなく表層のみ高温に加熱することができるため、バルク領域におけるGrown−in欠陥および酸素析出核やBMDを縮小、消滅、成長等させることなく、表層においてのみ、それらを十分に消滅させることができる。
したがって、表層にDZ層を形成し、バルク領域においては、例えば単結晶育成時に形成されたGrown−in欠陥や酸素析出核等をテンプレートにしたシリコンウエーハとすることができる。そのため、シリコン単結晶育成時において所望のBMD等が得られるように引上げ条件や酸素濃度等を制御し、この単結晶を切り出したシリコンウエーハに本発明を実施することによって、所望のBMDプロファイルを有するシリコンウエーハを得ることが可能である。
なお、加熱温度については、1100℃以上であれば良く、シリコンの融点(1412℃)以下に設定することができるが、温度が高い程、短時間で欠陥や酸素析出物を溶解することができるため、特には1200℃以上とするのが好ましい。
一方、加熱温度が1100℃未満であると、Grown−in欠陥を完全に消滅させるためには少なくとも数分以上の熱処理が必要となる。しかしながら、このように数分間の加熱を行うと、熱伝導によってウエーハ全体の温度の均一化がすすみ、表層のみならずバルク領域の温度も高くなり、バルクの酸素析出物も一部溶解してしまうため、急峻なBMDプロファイルを得ることができなくなってしまう。
本発明のように、1100℃以上の高い温度で、0.1msec以上1sec以下の極めて短時間の熱処理を表層領域にのみ施すことで、バルク領域を加熱することなく、また熱伝導によりウエーハ全体が高温に上昇することを防止することができて、DZ層/BMD層界面のBMDプロファイルを急峻なものとすることができる。
なお、この被処理シリコンウエーハの表面から所定深さの表層領域とは、特にその深さは限定されるものではなく、表面に形成する素子やSTI等の条件に応じて適宜設定することができ、所望の深さにDZ層を形成できるよう決定できる。例えば20μm以下の深さとすることができる。
ここで、前記熱処理を行うときに、前記被処理シリコンウエーハの全体を予め500℃以上1100℃未満に加熱しておくのが好ましい(請求項2)。
このように、前記熱処理を行うときに、被処理シリコンウエーハの全体を予め500℃以上1100℃未満に加熱しておけば、このようなウエーハ全体の予備加熱を施しておかない場合よりも、表層領域の熱処理を効率良く、しかもより高温で加熱することを可能とし、表層の加熱効率を大幅に改善することができる。
また、この予備加熱の温度領域のうち、500〜700℃の温度領域では、Grown−inの酸素析出核の溶解が発生せず、逆に酸素析出核の成長/安定化が達成できるとともに、新たな析出核を形成することができるため、この温度領域の温度を制御することによりBMDの増加量を制御することが可能である。
また、700〜1100℃の温度領域では、Grown−in酸素析出核を一部溶解してしまうが、500〜700℃より高温であるために、酸素の拡散が大きくなるため、より短時間で成長することができ、BMD密度を小さく、サイズが大きいBMDを形成することが可能である。
このように、予備加熱の温度と時間を制御することによって、バルク領域のBMD密度とサイズを制御することが可能となる。また、予備加熱を行うことにより、バルク領域に形成された酸素ドナーを消滅させることもできる。
これにより、ドナーキラー熱処理とDZ層形成熱処理を同時に処理することができ、工程の簡素化とコストの低減が図れる。
また、前記熱処理を、波長が0.3〜15μmのレーザー光を前記被処理シリコンウエーハに照射して行うことができる(請求項3)。
このように、前記熱処理を、波長が0.3〜15μmのレーザー光を前記被処理シリコンウエーハに照射して行うのであれば、一般的にはレーザーアニール装置において、レーザー照射面積は数cm以下であり、照射の際のウエーハ表面と裏面の温度差の発生は、ウエーハ全面においてではなく局所的であるため、加熱時の熱応力を小さくすることができ、加熱によるスリップの発生やウエーハの割れを効果的に防止することができる。
さらには、特には1200〜1400℃のような高温に0.1msec以下の時間で昇温することができるため、サイズが大きな欠陥も短時間で十分に消滅させることができる。
このため、例えば被処理シリコンウエーハのもととなるシリコン単結晶をチョクラルスキー法で引上げるときの引上げ速度のマージンを拡げられるため、単結晶ひいてはシリコンウエーハの製造コストの低減を図ることができる。
また前記熱処理を、波長が0.7〜15μmのレーザー光を前記被処理シリコンウエーハにブリュースター角で照射して行うことができる(請求項4)。
波長が0.7μm以上の場合はシリコンの吸収係数が小さいため、光の侵入深さが大きくなり、比較的深い位置まで加熱されることになる。そこで、極表層だけを加熱したい場合には、光をブリュースター角で照射することにより、極表層で全反射するため、表層だけをより効果的に加熱することができる。
このとき、前記熱処理を、アルゴンまたは水素あるいはこれらの混合ガスの非酸化性雰囲気中で行うことができる(請求項5)。
このように、前記熱処理を非酸化性雰囲気中で行う場合、表面の酸素の平衡濃度が酸化性雰囲気より低いため、酸素の外方拡散が効率的になる。この結果、表面近傍の酸素濃度を低くすることができ、より早く固溶限以下となるため酸素析出核やGrown−in欠陥がさらに消滅しやすくなるので、特に極表層での品質の向上を図ることができる。
また、熱処理雰囲気が水素の場合は、その還元作用により、さらに酸素析出物に起因する欠陥を溶解しやすくなるため、より表面の品質向上を図ることができる。
また、前記熱処理を、窒素またはアンモニアの窒化膜形成雰囲気中で行うことができる(請求項6)。
このように、前記熱処理を窒化膜形成雰囲気中で行う場合、特許文献5に記載されているように、ウエーハ内部に空孔が効率よく注入され、注入された空孔が酸素析出を促進することが知られている。
このように空孔注入により酸素析出が促進すると同時に、さらには加熱中のGrown−in酸素析出核の消滅が抑制される。すなわち、このような窒化膜形成雰囲気ではなく、空孔注入を伴わない雰囲気で加熱した場合と比較して、DZ層の幅を狭くすることができる。
一方、前記熱処理を、酸素雰囲気中で行うことができる(請求項7)。
このように、前記熱処理を酸素雰囲気中で行う場合、インタースティシャルSi(I)が注入され、酸素析出核はより溶解しやすくなるので、DZ層の幅を拡げることが可能となる。あるいは、より低温/短時間の熱処理でDZ層を形成することが可能となる。
そして、前記被処理シリコンウエーハを、チョクラルスキー法により育成された酸素濃度が7ppma以上20ppma以下のシリコン単結晶インゴットから切り出したものとするのが好ましい(請求項8)。
このように、酸素濃度が7ppma以上であれば、単結晶およびこれから切り出したシリコンウエーハ中にGrown−inの酸素析出核が適度に存在しているため、デバイス工程における熱処理で酸素析出核が成長してBMDが形成され、ゲッタリング機能を備えることができる。
そして、酸素濃度が20ppma以下であるので、結晶育成時に形成されたGrown−in欠陥や酸素析出核のサイズが必要以上に大きくなることもなく、熱処理に要する時間が長くなってコストが増大してしまうのを防ぐことができる。また、もともとの酸素の過飽和度が大きすぎることもないため、本発明によって表層の酸素析出核を消滅させれば、デバイス工程で熱処理を施しても、酸素が再析出して表面にBMDが出現してしまうのを効果的に防ぐことができる。
このように、酸素濃度は通常のデバイス熱処理では新たな酸素析出核が形成しないような上記範囲が好ましい。より好ましくは15ppma以下であり、さらには13ppma以下であると良い。
また、前記被処理シリコンウエーハを、チョクラルスキー法により育成された窒素濃度が1×1011〜1×1015atoms/cmのシリコン単結晶インゴットから切り出したものとするのが好ましい(請求項9)。
このように、窒素を1×1011〜1×1015atoms/cmの濃度で含有させることにより、Grown−in欠陥のサイズを小さくできるため、窒素ノンドープの場合よりもより低温/短時間の熱処理で表層の欠陥を消滅させることができるため有効である。
また、窒素を含有させることにより、BMD形成が促進される点やウエーハの機械的強度が強くなることも知られており、熱処理時のスリップ発生を抑制できるとともにBMDの制御範囲を増やすことができるという利点もある。
また、前記被処理シリコンウエーハを、チョクラルスキー法により育成された炭素濃度が1×1016〜1×1017atoms/cmのシリコン単結晶インゴットから切り出したものとするのが好ましい(請求項10)。
このように、炭素を1×1016〜1×1017atoms/cmの濃度で含有させれば、デバイス工程の熱処理でよりBMDが形成されやすくなることが知られており有利である。
また酸素がスリップなどの転位を固着する際に炭素が触媒として働き、スリップを抑制することができる。
また、前記被処理シリコンウエーハを、チョクラルスキー法により育成された半径方向全面がN領域のシリコン単結晶インゴットから切り出したものとするのが好ましい(請求項11)。
このように、N領域単結晶インゴットから切り出したものとすれば、切り出したシリコンウエーハには、COPやOSF核といったGrown−in欠陥は存在せず、そのGrown−in欠陥より低温/短時間で消滅させることができる酸素析出核のみが存在する。このため、表層を無欠陥化させる本発明において、熱処理のコストを低減するのに効果的である。
また、より低温で処理できるため汚染の低減やスリップの面でも有利である。
また、前記被処理シリコンウエーハを、チョクラルスキー法により育成されたシリコン単結晶インゴットから切り出し、少なくとも、400−900℃で30分以上4時間以内の熱処理を行ったものとすることができる(請求項12)。
このような熱処理を行ったシリコンウエーハであれば、結晶育成時に形成された酸素析出核を成長させるとともに、新たな酸素析出核を形成させることができるため、BMD密度をさらに増加させることができる。
したがって、熱処理温度と時間を適切に制御することにより、より広い範囲のBMDの制御が可能となる。
このように熱処理の温度を400℃以上とすることにより、酸素の拡散を適度に起こすことができ、BMDを効率良く成長させることができる。
また、熱処理温度を900℃以下とすることにより、新たに酸素析出核を形成することができるとともに、結晶育成段階で形成された酸素析出核の一部を溶解させることなく、BMDが減少するのを防ぐことができる。
また、熱処理時間を4時間以内とすることにより、酸素析出物のサイズが大きくなりすぎず、これの溶解に要する熱処理時間が増大するのを防ぐことができる。
このような熱処理はドナーキラー熱処理と重複させるとコスト面で有利である。
また、前記被処理シリコンウエーハを、チョクラルスキー法により育成されたシリコン単結晶インゴットから切り出し、少なくとも、急速加熱・急速冷却装置を用いて、非酸化性雰囲気中で5℃/sec以上の昇温速度で1100−1300℃まで急速加熱し、1−60sec保持後、5℃/sec以上の降温速度で急速冷却したものとすることができる(請求項13)。
このような熱処理を行ったシリコンウエーハであれば、非酸化性雰囲気中で急速加熱後に急冷することにより、ウエーハ内部に空孔が注入され、注入された空孔をテンプレートとして酸素析出が促進されてより広い範囲のBMDを形成することができる。
そして、前記被処理シリコンウエーハを、表面を研磨加工したものとするのが好ましい(請求項14)。
本発明では、例えば前述した従来法のように、加熱時に裏面をヒートシンクに接触させる必要はなく、そのため表面(裏面を含む)を研磨加工したウエーハの特に裏面の鏡面状態を損なわせずにDZ層を形成して次の工程にかけることができる。したがって、裏面の鏡面状態が保たれ、デバイス特性がより高いものを提供することが可能になる。
上記の本発明のシリコンウエーハの製造方法で製造されたシリコンウエーハは(請求項15)、表面から所定深さの表層領域においてのみ、Grown−in欠陥や酸素析出核を消滅させてDZ層が形成されたものであり、かつ、このDZ層とバルク領域のBMD層の界面においてBMDプロファイルが急峻なものとなる。
以上のように、本発明によって、バルクのGrown―inの酸素析出核や結晶欠陥を消滅させることなく、表層のみ例えば単結晶育成段階で形成されたGrown−in欠陥や酸素析出核を消滅させることにより、ウエーハ面内およびウエーハ間の酸素濃度のバラツキの影響を受けること無く、表面から一定の深さまで結晶欠陥の発生がないDZ層を均一に形成することができる。かつ、DZ層内の酸素濃度の低下がなく、DZ層全体に渡って均一な酸素濃度分布を有するため、機械的強度が低下しないDZ層が均一に形成でき、さらにウエーハ内部には急峻なプロファイルを有する酸素析出物を高精度に確保・制御することのできるシリコンウエーハを製造することができる。
以下では、本発明の実施の形態について説明するが、本発明はこれに限定されるものではない。
シリコンウエーハの製造においては、ウエーハのバルク領域にゲッタリングサイトとなるBMDを形成するとともに、デバイス活性領域となるウエーハの表層領域では上記BMDや結晶欠陥が存在しないDZ層を形成する必要がある。
また、近年では大多数のデバイスにおいて、素子分離のためにSTIという浅い溝を形成して素子間を分離する方法が採用されているが、このSTI底部では、シリコンウエーハの変形やスリップ発生の要因となるSTI内部のSiOとシリコンの界面での引っ張り応力が顕著である。この応力を緩和する有効な方法として、STI底部付近に急峻で高密度のBMD層を形成することが知られている。
このように、表層にDZ層、バルク領域にBMD層が形成され、かつ、DZ層/BMD層界面において、BMDプロファイルが急峻であるシリコンウエーハが求められている。
一方、表層にDZ層、バルク領域にBMD層を有するシリコンウエーハを得るため、従来の方法として、例えば酸素外方拡散を利用した方法やRTP処理による方法が挙げられる。
しかしながら、これらのような方法では、BMDサイズが大きくなりすぎたり、表層の酸素濃度の低下により機械的強度が低くなってしまうことに加え、急峻なBMDプロファイルを得られない。
また、BMDサイズが増大しにくいというRTP処理の有効性を利用し、例えば特許文献4に開示されている方法により、VaやIの凝集体の存在しない単結晶のN領域から切り出してウエーハ全面がN領域からなるウエーハをRTP処理する方法が考えられる。
この方法の場合は、材料となるシリコン中にGrown−in欠陥が存在しないため、RTP処理しても問題ないように考えられるが、本発明者が鋭意検討した結果、全面がN領域のシリコンウエーハを準備してもRTP処理を行った後に酸化膜耐圧を測定すると、ウエーハのNv領域の酸化膜耐圧が低下する場合があることを見出した。
さらに鋭意検討の結果、酸化膜耐圧の低下はNv領域の中で、OSF領域に近い部分、すなわちVaの凝集は発生しないNv領域内ではあるが、比較的Va濃度の高い領域で顕著に発生することを見出した。
全面がN領域であるシリコンウエーハを用いているにも拘わらず急速熱処理後に酸化膜耐圧が低下する原因は明確ではないが、もともと酸素析出物の形成しやすいNv領域がRTP処理によりVaが注入され、より酸素析出しやすくなったために酸素析出物、すなわちBMDが表面に出現したか、あるいはRTP処理により注入されたVaと、もともとNv領域に存在したVaの総和が飽和濃度以上になったため、Vaが凝集し空孔型欠陥を形成したことが原因であると考えられる。
したがって全面N領域のウエーハをRTP処理したウエーハの場合においても、RTP処理することにより表面に出現した酸素析出物あるいは空孔型欠陥といった欠陥を消滅させる何らかの処理が必要であることが判明した。
本発明者は、以上のような問題について検討を重ねた結果、前述した問題点の根本原因はウエーハ全体を加熱することであると考えた。
すなわち、ウエーハ全体を例えば700℃〜1200℃まで5℃/min以上の比較的早い昇温速度で昇温し、1200℃で例えば1時間保持する場合、表層の欠陥を消滅させることができるが、同時にバルクに存在する酸素析出核も消滅させてしまうことになりゲッタリングに必要なBMD密度が十分に確保できない。
逆にバルクのGrown−inの酸素析出核を消滅させないように昇温速度を5℃/min以下にすると、昇温に要する時間が長くなり、トータルの熱処理時間が長くなるため酸素析出核が所望のサイズ以上に成長してしまうため、必要以上に大きなサイズのBMDが形成されてしまう。
この大きなサイズのBMDによるウエーハの機械的強度の低下や、BMD自身が応力発生源になり、ウエーハの変形やスリップの発生源になるといった問題点や、コストの増大を招く等の欠点がある。
すなわち、ウエーハ全体を均一に加熱する熱処理条件で表層の欠陥や酸素析出核を消滅させることと、バルクの酸素析出核を成長させるという二律背反の現象を制御しようとするために大きな制約が生じるのである。
また、いずれの場合も欠陥消滅には酸素の外方拡散を用いており、深さ方向の酸素濃度プロファイルをテンプレートしたBMD分布となるため、STI部の応力緩和に必要なSTI底部に近接した位置に急峻なBMDプロファイルを十分に得ることができない。
そこで、本発明者は表層とバルクを異なる温度で加熱することにより、これらの問題を解決できると考え、本発明を完成させた。
以下、本発明のシリコンウエーハの製造方法について、図面を参照しながら詳細に説明する。
図1に、本発明のシリコンウエーハの製造方法の実施手順の一例をフローチャートにして示す。
まず、実施手順の全体の流れについて述べる。最初に、被処理シリコンウエーハの準備を行う。ここで準備するシリコンウエーハは特に限定されるものではないが、本発明の製造方法によって所望の品質のシリコンウエーハが得られやすいように、予め処理するシリコンウエーハの品質を決定しておくことができる。
上記のように、被処理シリコンウエーハを所望の品質(BMDやGrown−in欠陥等)となるようにするには、例えば、被処理シリコンウエーハの基となるシリコン単結晶インゴットをチョクラルスキー法によって引上げるときの各条件を調節することがあげられる。
また、さらにはこのシリコン単結晶インゴットから切り出したシリコンウエーハに、加熱等の処理を行うことによって、所望の品質を有する被処理シリコンウエーハとすることができる。
そして、この得られた被処理シリコンウエーハに対し、表面から所定深さの表層領域のみ1100℃以上の温度で0.01msec以上1sec以下の熱処理を行うことによって、表層にDZ層、バルク領域にゲッタリング機能として十分に働くBMD層、さらにDZ層/BMD層界面のBMDプロファイルが急峻なシリコンウエーハを製造することができる。
ここで、上記各工程に用いることのできる装置について、それぞれ例を挙げて説明する。
チョクラルスキー法によりシリコン単結晶を引上げるにあたっては、例えば図2のような単結晶引上げ装置を使用することができる。
図2に示すように、この単結晶引上げ装置1は、引上げ室2と、引上げ室2中に設けられたルツボ3と、ルツボ3の周囲に配置されたヒータ4と、ルツボ3を回転させるルツボ保持軸5及びその回転機構(図示せず)と、シリコンの種結晶6を保持するシードチャック7と、シードチャック7を引上げるワイヤ8と、ワイヤ8を回転又は巻き取る巻取機構(図示せず)を備えて構成されている。また、ヒータ4の外側周囲には断熱材9が配置されている。
シリコン単結晶10は、原料のシリコン融液11からワイヤ8によって引上げられている。
次に、上記のような単結晶引上げ装置1によって引上げられたシリコン単結晶10を切り出したシリコンウエーハに例えば急速加熱・急速冷却を施すための装置について述べる。
図3の急速加熱・急速冷却装置12は、石英からなるチャンバー13を有し、このチャンバー13内でシリコンウエーハ21を熱処理するようになっている。加熱は、チャンバー13を上下左右から囲繞するように配置される加熱ランプ14によって行う。この加熱ランプ14はそれぞれ独立に供給される電力を制御できるようになっている。
ガスの排気側は、オートシャッター15が装備され、外気を封鎖している。オートシャッター15は、ゲートバルブによって開閉可能に構成される不図示のウエーハ挿入口が設けられている。また、オートシャッター15にはガス排気口20が設けられており、炉内雰囲気を調整できるようになっている。
そして、シリコンウエーハ21は石英トレイ16に形成された3点支持部17の上に配置される。トレイ16のガス導入口側には、石英製のバッファ18が設けられており、導入ガスがシリコンウエーハ21に直接当たるのを防ぐことができる。
また、チャンバー13には不図示の温度測定用特殊窓が設けられており、チャンバー13の外部に設置されたパイロメータ19により、その特殊窓を通してシリコンウエーハ21の温度を測定することができる。
また、被処理シリコンウエーハに例えばレーザーによって表層領域のみに熱処理を施す装置を以下に説明する。
図4にレーザーアニール装置の構成の一例を示す。このレーザーアニール装置22には、被処理シリコンウエーハWに照射するレーザー23を発生させるレーザー発振源24、レンズ25、ミラー26等を備えており、これらによってチャンバー27方向へ導かれたレーザー23は、窓28を介してチャンバー27内に照射され、載置台29上に載置された被処理シリコンウエーハWの表面に照射されるようになっている。なお、載置台29は、シリコンウエーハの裏面全体を支えるものではなく、ウエーハのごく一部、例えば周辺部のみを支持するものとすることができる。被処理シリコンウエーハWを確実に支持し、所望の位置にレーザー23を確実に照射することができるよう支持されていれば良い。また、チャンバー27には雰囲気ガスを導入および排出するための導入口や排出口が設けられている。
このように、上記の単結晶引上げ装置、RTA装置、レーザーアニール装置はいずれも従来と同様のものとすることができ、特にその構成は限定されるものではない。例えば、単結晶引上げ装置であるならば、磁場を印加するMCZ法による引上げ装置とすることもできる。
以下、図1のフローチャートの各工程についてさらに詳述する。
前述したように、まず、被処理シリコンウエーハの準備をする。本発明の製造方法では、後述のように、この被処理シリコンウエーハの表層部のみ加熱して表層にDZ層を形成するため、バルク領域におけるBMDプロファイル等は、加熱処理前の状態、すなわち、被処理シリコンウエーハを準備した段階のウエーハの品質のものとすることができる。
したがって、チョクラルスキー法によって引上げたシリコン単結晶を切り出したシリコンウエーハを被処理シリコンウエーハとするのであれば、そのシリコン単結晶の品質が反映され、また、切り出したウエーハに加熱処理等を施したものであれば、その処理後のウエーハの品質が反映されることになる。
このように、この被処理シリコンウエーハの準備段階において、所望のBMDプロファイル等の品質が得られるように、被処理シリコンウエーハの品質を決定しておくと良い。
例えば、図2に示す単結晶引上げ装置1を用いてシリコン単結晶を引上げるとき、引上げ速度Vを変化させることによりV/Gを調整して(ホットゾーンの変更によってGを変更することによりV/Gを調整しても良い)、引上げる単結晶を径方向全面がN領域の単結晶とすることが可能である。当然、これから切り出したシリコンウエーハは、径方向全面がN領域となり、Grown−in欠陥が存在しないものとすることができる。
このN領域のシリコンウエーハには酸素析出核のみが存在することになり、これは比較的低温・短時間の熱処理で消滅させることができるため、DZ層の形成に要するコストや処理時間を一層低減することができる。これは、汚染の低減やスリップ発生の抑制にも効果的である。
ここで、このシリコン単結晶中の酸素濃度を7ppma以上20ppma以下とすれば、酸素析出核の量が多すぎたり、サイズが大きすぎたりすることなく、後述の表層領域のみの熱処理後において、酸素析出核の消滅に要するアニール時間が長くなってしまうこともなくコスト面で有利である。また、該熱処理によってDZ層が形成された後、デバイス工程の熱処理で酸素が容易に再析出し、先に形成したDZ層に新たにBMDが発生してしまうのを効果的に防ぐことができる。一方で、バルク領域において、十分に酸素析出核を成長させてゲッタリング機能を有するBMDを形成することが可能である。
また、窒素濃度が1×1011〜1×1015atoms/cmのシリコン単結晶とすれば、Grown−in欠陥のサイズを小さくすることができ、そのため窒素ドープしない場合よりもより低温・短時間のアニールで表層領域の欠陥を消滅させてDZ層を得ることが可能である。
また、窒素の含有により、ウエーハ強度を増すことができ、熱処理時のスリップ発生を好適に防止することができる。さらには、BMD形成が促進されることから、BMDの制御範囲を増やすことができる。
そして、炭素濃度が1×1016〜1×1017atoms/cmのシリコン単結晶とすれば、表層のみの熱処理後、デバイス工程での熱処理で、よりバルク領域でBMDが形成されやすく、ゲッタリング能力がより高いデバイスを形成することが可能である。さらにはスリップの発生を効果的に抑止することができる。
なお、これらの濃度の調整は従来と同様の方法を用いて行うことができる。例えば窒素濃度であれば、チョクラルスキー法において窒素ドープされたシリコンウエーハ等をルツボ内の原料に投入してその濃度を調整することができる。
このようにしてGrown−in欠陥や酸素濃度等を調整して引上げられたシリコン単結晶を切り出し、これを被処理シリコンウエーハとして用いることができる。
また、さらには、切り出したシリコンウエーハに対して以下のような熱処理を施したものを被処理シリコンウエーハとすることができる。
すなわち、例えば、切り出したシリコンウエーハに、従来の熱処理炉等を用いて、400−900℃の温度範囲で30分以上4時間以内の熱処理を施すことができる。このような熱処理を行うことによって、単結晶の育成時に形成された酸素析出核を成長させるとともに、新たな酸素析出核を形成することができるため、この後に表層領域のみの熱処理を施せば、バルク領域においてゲッタリング能力を有するBMDをより高密度に有し、表層領域にはDZ層が形成されたシリコンウエーハを製造することができる。上記のような温度・時間範囲であれば、酸素析出核の成長や形成は適度なものであり、表層領域のみの熱処理に要するコストや処理時間を増大させずに済むので効果的であるし、また、逆にバルク領域の酸素析出核を必要以上に溶解させてしまうこともない。
あるいは、例えば図3に示すような急速加熱・急速冷却装置12を用い、非酸化性雰囲気のもと、5℃/sec以上の昇温速度で1100−1300℃まで急速加熱し、1−60sec保持後、5℃/sec以上の降温速度で急速冷却するRTP処理を施すことが可能である。
上記RTP処理によりウエーハ内部に注入される空孔をテンプレートとして酸素の析出が促進されるため、このRTP処理の急速加熱等の処理条件を調整することにより、BMDの制御を行うことができる。このような制御により、シリコンウエーハにおいて、所望のBMDプロファイルに調整することが可能になる。
なお、一般に、RTP処理でウエーハ中に拡散した窒素は、ウエーハ強度を高める一方で、表面に存在するとデバイス特性に悪影響を及ぼすことが懸念されるため、表層には存在しないがバルク中には存在することが好ましい。
そして、RTP処理でウエーハ中に拡散した窒素は極めて拡散しやすいため、従来のようにウエーハ全体を例えば1000℃に加熱すると、表層だけでなくバルクの窒素も外方拡散で完全に抜けてしまう。他方、本発明によって、後述するように表層だけを加熱する場合は、バルクは加熱されないためバルクの窒素は拡散されずに残存し、加熱された表層のみの窒素が外方拡散で抜ける。このため、バルクのウエーハ強度を低下させることなく、しかもデバイス活性領域の窒素を除去することができる。
以上のようにして、ウエーハの品質(Grown−in欠陥の密度や、バルク領域のBMD密度等)が所望の品質になるように、チョクラルスキー法によって各種条件を調整して引上げたシリコン単結晶から切り出したシリコンウエーハ、あるいは、そのシリコンウエーハにさらに熱処理を施したものを被処理シリコンウエーハとすれば、被処理シリコンウエーハを、例えば径方向全面がN領域であり、少なくともバルク領域にBMDが十分に形成されたものとすることができる。
したがって、この被処理シリコンウエーハに、表面から所定深さの表層領域のみを1100℃以上の温度で0.01msec以上1sec以下の熱処理を行うことにより、所定深さの表層領域が無欠陥化されて均一なDZ層が形成されるとともに、ウエーハ内部のバルク領域ではゲッタリング能力を備えたBMDが十分に形成されたシリコンウエーハを得ることが可能である。さらには、このDZ層とBMD層の境界においてはBMDの密度が急峻に変化しているので、この境界がSTI底部の近接した位置になるように上記DZ層の所定深さを調整しておけば、STI底部に顕著に働く応力を緩和することができ、シリコンウエーハの変形やスリップの発生を効果的に防止することが可能である。
このような表層領域のみにおける熱処理は、フラッシュランプアニール装置等を用いて行うこともできるが、特には例えば図4のようなレーザーアニール装置を用いて行うのが好ましい。
レーザー発振源24より、例えば0.3〜15μmの波長のレーザー23を発振させ、チャンバー27内に載置された被処理シリコンウエーハWの表面にレーザー23を照射する。このときの照射時間は0.01msec以上1sec以下であり極めて短時間であるので、熱伝導による被処理シリコンウエーハW全体の温度上昇は無視できる。このようなレーザーアニール装置を用いて加熱する場合、特には、1msec以上1sec以下の時間で行えばより好ましく、前述の効果を十分に得ることができる。
波長が0.3μm以上0.7μm未満、より好ましくは0.3〜0.5μmのレーザー光であれば、吸収係数が大きく、表層でのみ吸収されるため、表層のみを効率的に加熱することができる。より深い位置までDZ層が必要な場合は、波長を長くすることができる。
この場合、深さ方向の温度分布は光の吸収特性で決定されるため、温度分布は表面より指数関数的に減少し、急峻な温度プロファイルを達成することができるため、急峻なBMDプロファイルを得ることができる。
逆に、波長が0.7μm以上の場合は、赤外の範囲であり加熱が可能である。さらには、波長が15μm以内のレーザー光であれば、吸収係数が小さすぎることもなく、加熱効率が低減するのを抑制できる。同時に侵入深さが深くなりすぎるのを抑えることができ、より深い位置まで加熱され、DZ層が必要以上に広くなり、デバイス活性領域の近傍にBMDが形成できなくなるのを防ぐことができる。なお、このように波長が0.7μm以上のとき、比較的吸収係数が小さくなり、より深い位置まで加熱されるが、例えばブリュースター角で入射させることにより、レーザー光は表層の浅い位置で全反射するため、表層だけを効率的に加熱することができる。また、全反射した位置より深い位置では光が侵入しないため、より急峻な温度分布が得られるというメリットがある。
さらには波長が10μm程度であるが高出力である市販のCOレーザーが利用できるというメリットがある。
表層の加熱する深さ等に応じてレーザー光の波長や入射角等を適宜決定することができる。
このように、例えば加熱源としてレーザーを用いた毎葉式装置であるレーザーアニール装置を用いた場合は、レーザーの安定性と毎葉装置特有の面内均一性を達成できるため、従来のバッチ式熱処理炉を用いた場合と比較して、安定したDZ幅を形成できるという利点がある。
この結果、面内均一なDZ層を有し、高いゲッタリング能力とSTI底部の応力緩和能力を兼ね備えたウエーハを得ることができる。
上記のような表層領域の熱処理のとき、アルゴンまたは水素、あるいはこれらの混合ガスといった非酸化性雰囲気中で行えば、シリコンウエーハ表層の酸素析出核やGrown−in欠陥をより消滅しやすくすることができる。
また、例えば窒化膜形成雰囲気中(例えば窒素やアンモニア)で行うことにより、DZ層の幅が狭くなるよう調整することができるし、一方、酸素雰囲気中で行えば、DZ層の幅を拡げることが可能である。
これらの雰囲気は、製造するシリコンウエーハの所望の品質によって自由に適宜決定することができる。
なお、この表層領域のみの熱処理を行うにあたり、被処理シリコンウエーハの全体を予め例えば500℃以上1100℃未満に加熱しておくのが好ましい。ウエーハを予め炉内で500℃から1100℃に予備加熱してフラッシュランプやレーザーのパルス光を表面に照射することによって、表層の加熱効率を大幅に改善することができ、予備加熱がない場合よりも、効率良く、しかもより高温まで加熱し易くすることができる。
特には、表層領域のみの熱処理をフラッシュランプアニール装置を用いて行う場合に有効である。これは、一瞬の閃光照射だけでは1100℃以上の高温に昇温し難いフラッシュランプアニール装置の場合であっても、このような予備加熱により1100℃以上の高温に容易に加熱することができるようになるからである。
また、上述したように、このような予備加熱の温度、さらには時間を制御することによって、バルク領域におけるBMD密度やそのサイズを制御することが可能になる。例えば、予備加熱の温度が500〜700℃であればBMD密度を大きくすることができ、一方700〜1100℃であれば、BMD密度を小さくし、サイズの大きなBMDを形成することができる。
また、予備加熱を行うことによって、バルク領域の酸素のドナーキラー熱処理を同時に行うことができ工程の簡素化等を図ることができる。
このような本発明のシリコンウエーハの製造方法に対し、従来の方法としては、例えば特許文献6に開示された方法によって、ウエーハの表面と裏面とで温度差を形成して表層にDZ層、バルク領域にBMD層を形成する方法が挙げられる。このような従来法によるウエーハの表面からの深さ方向への温度分布を図7に示す。この図から明白なように、この従来法は不均一な温度分布を達成することはできるが、数秒間、光パルスを照射するために、熱伝導の影響によって、表面から裏面に向かって温度分布が直線的に緩やかに減少せざるを得ない(表面温度T0から裏面温度T1)。すなわち、BMDは深さ方向に緩やかに増加することになり、本発明のようにDZ層/BMD界面が急峻なものが得られず、STI底部の応力緩和をすることができない。
また、ウエーハの裏面をヒートシンクと接触させる必要があるため、接触部分で傷や汚れが発生しやすく、ヒートシンクの部材からの汚染を受ける可能性がある。
近年では、デバイスの作製にあたり、ウエーハ表面のみならず裏面も鏡面に研磨した両面研磨ウエーハが採用されつつあるため、上記のように、裏面をヒートシンクに接触させることは、鏡面状態を大きく損なうので大きな問題となる。
また、特許文献6の従来法では、ウエーハ表面の温度は最高で1000℃であり、単結晶育成時の酸素析出核はある程度溶解することはできるがCOPやOSF核のようなGrown−in欠陥はほとんど消滅させることができない。
このため、表層領域をDZ層にするには、Grown−in欠陥のない単結晶を使う必要があり、結晶コストの増大を招くといった問題点や、Grown−in酸素析出核のサイズを小さくする必要から低酸素ウエーハを用いる等の制約があった。
一方、本発明の製造方法では、従来法とは異なり、ヒートシンクとの接触なしに1100℃以上でかつ急峻な温度プロファイルを形成できるため、Grown−in欠陥や酸素析出物をより溶解しやすく、かつ急峻なBMDプロファイルを形成することができる。したがって、被処理シリコンウエーハが表面および裏面の両面を研磨加工したものであっても、この熱処理において特にその裏面の研磨状態に影響を与えることがなく、近年の需要に応えたシリコンウエーハを提供することが可能である。
また、酸素外方拡散を利用して表層の酸素濃度を低下させて固溶限以下の酸素濃度にして酸素析出核やGrown−in欠陥を消滅させる前述した従来法では、DZ層の幅やBMDプロファイルは、ウエーハ内の酸素濃度のバラツキの影響や、バッチ式熱処理炉を用いるために熱処理炉内の温度バラツキの影響を受けてしまうため、それらを均一なものとするのが困難であった。
しかしながら、本発明では、表層領域のみを高温にすることにより、酸素を固溶限以下にして欠陥を溶解させるため、溶解は温度プロファイルでのみ決定され、酸素濃度のバラツキの影響を受けずに面内あるいはウエーハ間で均一なDZ層を形成できる。また、このような方法であることから、DZ層内の酸素濃度の低下がなく、全体に渡って均一な酸素濃度分布を有するDZ層を得ることができる。したがって、従来法とは異なり、DZ層内の機械的強度が低下するのを抑制することができる。
以上のように、本発明のシリコンウエーハの製造方法によって、従来法では得ることができなかったシリコンウエーハ、すなわち表層にDZ層、バルク領域にゲッタリング能力を有するBMD層を有し、かつこのDZ層/BMD層の界面のBMDプロファイルが急峻なシリコンウエーハを得ることができる。このため、近年のように素子分離のためにSTIを用いる方法であっても、上記の急峻なBMDプロファイルのためSTI底部の応力を十分に緩和することができ、シリコンウエーハの変形やスリップを効果的に防止することができる。
以下、本発明を実施例によりさらに詳細に説明するが、本発明はこれに限定されない。
(実施例1・比較例1)
特許文献1に開示されている方法により、直径が210mm程度になるように制御しながら、引上げ速度を0.7mm/minから0.5mm/minまで連続させて変化させたシリコン単結晶インゴットの育成を行った。
この場合の引上げ軸に平行な断面の欠陥分布は図5のようになった。
同一のホットゾーン(炉内構造)のCZ炉を用いて、引き上げ速度が0.570mm/min(図5のB−Bの位置)になるように制御しながらSi単結晶インゴットを引上げ、径方向に切り出しウエーハを準備した。すなわち、このウエーハの欠陥分布はウエーハ中心部にNv領域があり、その外周部にNi領域からなるウエーハ(以下NvNi混在ウエーハという)である。
酸素濃度はおよそ12ppma(JEITA)である。
このように得られたNvNi混在ウエーハを準備し、市販の急速加熱・急速冷却装置(RTA装置)(Steag社製AST−2800)を用いてNH流量0.5l/minとAr流量4l/minの混合雰囲気中で50℃/secの昇温速度で室温より1200℃まで急速昇温し、10秒間保持後、50℃/secの降温速度で急速に冷却した。
その後、一方はそのままとし(比較例1)、他方は、本発明のシリコンウエーハの製造方法のように、0.8μmの波長のレーザー光を10msec照射し、表層領域のみを1350℃に加熱した(実施例1)。
この比較例1と実施例1のシリコンウエーハそれぞれに、厚さ25nmのゲート酸化膜を形成後、酸化膜耐圧を測定した。
図8(a)は、比較例1のシリコンウエーハ、すなわちNvNi混合ウエーハをRTP処理しただけのウエーハのTDDB測定結果である。該ウエーハのNv領域はウエーハ中心から半径70mmの同心円内の範囲であり、その外側にはNi領域が存在している。TDDB低下はウエーハ中心から30−40mmの同心円内で発生しており、TDDBはNv領域の中心部が低下していることがわかる。このように、被処理シリコンウエーハとして径方向全面がN領域のものを準備したとしても、Vaが注入されるRTP処理により、BMDや空孔型欠陥が形成されてしまい、TDDBの低下が発生してしまったと考えられる。
一方、図8(b)は、実施例1のシリコンウエーハ、すなわちRTP処理後にレーザーアニールを施したウエーハのTDDB測定結果である。Nv領域のTDDBが回復しており、本発明の製造方法のように、レーザーアニールによる熱処理を行い、表面のBMDあるいは空孔型欠陥が溶解したことにより、表層が無欠陥になったことが分かる。
(実施例2・比較例2、3)
特許文献1に開示されている方法によりシリコン単結晶を育成する際に窒素濃度が5×1013/cmでかつ全面がN領域になるV/Gを選定し、同一のホットゾーンのCZ炉を用いて、選定したV/Gになるように引き上げ速度を制御しながらSi単結晶インゴットを引上げ、径方向に切り出しウエーハを準備した(比較例2)。
このウエーハの欠陥分布はウエーハ全面がN領域であり、酸素濃度がほぼ12ppma(JEITA)である。
比較例2と同様にして準備したウエーハを、Ar雰囲気中、700℃で熱処理炉に投入し、1000℃までは昇温速度を5℃/minとし、1000〜1200℃は3℃/minの昇温速度として、1200℃で1時間保持後に700℃まで降温させた後、炉よりウエーハを取り出した(比較例3)。
また、比較例2と同様にして準備したウエーハを、本発明のように、0.8μmの波長のレーザー光を10msec照射し、表層領域のみ1350℃で加熱処理した(実施例2)。
比較例3と実施例2のウエーハについて、酸素の深さ方向分布をSIMSで測定(図9)を行った。
図9から明白なように、Ar雰囲気中で高温熱処理した比較例3のウエーハの酸素プロファイルは典型的な外方拡散のプロファイルであり、表面から30μm程度まで酸素濃度の低下が見られる。
またArアニール処理を行う際のウエーハの仕込み位置が縦型炉のTop側かBottom側かの違いによって、酸素プロファイルは多少異なっていることが分かる。これは、縦型炉のTop側とBottom側での温度の不均一が生じていたことが原因であると考えられる。
ウエーハの強度は酸素濃度が高くなるほど増すことが知られており、表層の酸素濃度の低下は、すなわち強度の低下を意味しており、熱処理炉の温度の不均一性の影響を受けて表層のウエーハ強度が多少変化してしまうことを意味している。
このように、従来法では、DZ層における酸素濃度が低下して強度が低くなってしまうし、ウエーハ間においても酸素濃度のプロファイルに差が生じてしまい、均一の品質のシリコンウエーハを製造することは困難である。
他方で、本発明のようにしてレーザーアニールを行った実施例2の場合は、図9から明らかなように表面からほぼ一定な酸素濃度分布をしており、強度の面からも理想的である。比較例3のようなウエーハ間の差も生じない。
次に、比較例2、3及び実施例2のウエーハのTDDBを測定した結果、γモードの良品率はそれぞれ84%、99%、100%であった。
これらのウエーハはNドープし、N領域からなるシリコン単結晶インゴットから作成したものであり、COPやOSFといったGrown−in欠陥は存在しない筈である。
実際にレーザー散乱方式の異物検査装置で評価してもCOPは検出されず、また酸化後に選択エッチングした結果からOSFは検出されなかった。
これらのことから比較例2のウエーハすなわちNドープしただけのウエーハにおいてはNドープすることにより酸素析出が促進された結果、表面にGrown−inの酸素析出核が出現し、TDDBを低下させたと考えられる。
そして、この酸素析出物がArアニール(比較例3)やレーザーアニール(実施例2)により溶解または消滅したことによりTDDBが回復したと考えられる。
図10に、比較例3と実施例2のウエーハの深さ方向のBMD分布を示す。これは、比較例3と実施例2のウエーハをN2雰囲気中で、800℃で4時間熱処理を行った後、同一熱処理炉内で1000℃まで10℃/minの昇温速度で昇温させた後、1000℃16時間の熱処理を施した後、700℃まで降温した後ウエーハを取り出し、その後、約22°の角度の冶具に貼り付けて斜め研磨を行い。その後選択エッチングを行い、顕微鏡を用いてBMDの深さ方向分布を測定した結果である。
比較例3の場合は、酸素の外方拡散プロファイルと同様に、表面から12μm程度までの間は徐々に増加し、バルクで1×10個/cm程度のBMDが形成されている。
これに対して、実施例2の場合は深さ8μmあたりでBMDは急峻に立ち上がっており、バルクのBMD密度も1×1010個/cm以上と比較例3よりも1桁多く発生している。
使用したウエーハの酸素濃度は同一であること、BMDが酸素析出物であることからBMDが1桁多いということはBMDサイズが小さくなっていることを意味している。
このことから、酸素の外方拡散により酸素を固溶限以下に下げて欠陥を溶解させる従来の方法に比べて、レーザー照射によって表層のみを高温にして溶解させる本方法は急峻で小さなサイズのBMDを高密度で形成することができるといった利点がある。
原理的に考えても、従来の方法がウエーハの酸素濃度のバラツキやインゴットの部位による結晶の熱履歴の違いを原因とするGrown−in欠陥や酸素析出核のサイズの違いや、熱処理炉における温度バラツキの影響を受けて、BMDプロファイルやDZ層の幅が変化してしまうのに対して、本発明は酸素濃度や結晶の熱履歴の差が多少生じても十分に欠陥や酸素析出物を溶解できるようにマージンを設けて前述した範囲内で高めの加熱温度あるいは加熱時間を長くするようにしておけば、これらの影響を受けず、精度/再現性良くBMDプロファイルやDZ層の幅を制御することが可能であることが分かる。
(実施例3)
比較例2と同様にして準備したウエーハを、本発明のように、0.488μmの波長のレーザー光を10msec照射し、表層領域のみ1350℃で加熱処理した。この後、TDDBを測定し、また、ウエーハの深さ方向の酸素濃度分布およびBMD分布を測定した。
その結果、TDDBの測定ではγモードの良品率は100%であり、表層に均一なDZ層を得ることができた。また、図9、図10に示すような酸素濃度およびBMDのプロファイルを得ることができた。すなわち、DZ層全体にわたって均一な酸素濃度分布を有して十分な強度を有し、また、ウエーハ内部には急峻なBMDプロファイルを有するウエーハを得ることができた。
(実施例4)
比較例2と同様にして準備したウエーハを、本発明のように、10.6μmの波長のレーザー光を10msec照射し、表層領域のみ1350℃で加熱処理した。この後、TDDBを測定し、また、ウエーハの深さ方向の酸素濃度分布およびBMD分布を測定した。
その結果、TDDBの測定ではγモードの良品率は100%であり、表層に均一なDZ層を得ることができた。また、図9、図10に示すような酸素濃度およびBMDのプロファイルを得ることができた。すなわち、DZ層全体にわたって均一な酸素濃度分布を有して十分な強度を有し、また、ウエーハ内部には急峻なBMDプロファイルを有するウエーハを得ることができた。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
本発明のシリコンウエーハの製造方法の手順の一例を示すフローチャートである。 本発明のシリコンウエーハの製造方法に使用できる単結晶引上げ装置の一例を示す概略図である。 本発明のシリコンウエーハの製造方法に使用できるRTA装置の一例を示す概略図である。 本発明のシリコンウエーハの製造方法に使用できるレーザーアニール装置の一例を示す概略図である。 引上げ速度に対する結晶欠陥の変化の様子を説明する説明図である。 STIを形成したシリコンウエーハを示す概略図である。 ヒートシンクを用いた従来のシリコン製造方法におけるシリコンウエーハの温度プロファイルを説明する説明図である。 実施例1と比較例1におけるTDDBの測定結果である。(a)比較例1、(b)実施例1。 実施例2と比較例3におけるシリコンウエーハの深さと酸素濃度分布との関係を示す測定結果である。 実施例2と比較例3におけるシリコンウエーハの深さとBMD密度分布との関係を示す測定結果である。
符号の説明
1…単結晶引上げ装置、 2…引上げ室、 3…ルツボ、 4…ヒータ、
5…ルツボ保持軸、 6…種結晶、 7…シードチャック、
8…ワイヤ、 9…断熱材、 10…シリコン単結晶、 11…シリコン融液、
12…急速加熱・急速冷却装置、 13、27…チャンバー、
14…加熱ランプ 15…オートシャッター、 16…石英トレイ、
17…3点支持部、 18…バッファ、 19…パイロメータ、
20…ガス排気口、 21、30…シリコンウエーハ、
22…レーザーアニール装置、 23…レーザー、 24…レーザー発振源、
25…レンズ、 26…ミラー、 28…窓、 29…載置台、
31…浅溝、 32…SiO、 33…STI、
34…N−チャンネルMOSトランジスタ、
35…P−チャンネルMOSトランジスタ、
W…被処理シリコンウエーハ。

Claims (15)

  1. 表層に無欠陥領域を有するシリコンウエーハの製造方法であって、少なくとも、被処理シリコンウエーハの表面から所定深さの表層領域のみを1100℃以上の温度で0.01msec以上1sec以下の熱処理を行って表層を無欠陥化することを特徴とするシリコンウエーハの製造方法。
  2. 前記熱処理を行うときに、前記被処理シリコンウエーハの全体を予め500℃以上1100℃未満に加熱しておくことを特徴とする請求項1に記載のシリコンウエーハの製造方法。
  3. 前記熱処理を、波長が0.3〜15μmのレーザー光を前記被処理シリコンウエーハに照射して行うことを特徴とする請求項1または請求項2に記載のシリコンウエーハの製造方法。
  4. 前記熱処理を、波長が0.7〜15μmのレーザー光を前記被処理シリコンウエーハにブリュースター角で照射して行うことを特徴とする請求項1から請求項3のいずれか一項に記載のシリコンウエーハの製造方法。
  5. 前記熱処理を、アルゴンまたは水素あるいはこれらの混合ガスの非酸化性雰囲気中で行うことを特徴とする請求項1から請求項4のいずれか一項に記載のシリコンウエーハの製造方法。
  6. 前記熱処理を、窒素またはアンモニアの窒化膜形成雰囲気中で行うことを特徴とする請求項1から請求項4のいずれか一項に記載のシリコンウエーハの製造方法。
  7. 前記熱処理を、酸素雰囲気中で行うことを特徴とする請求項1から請求項4のいずれか一項に記載のシリコンウエーハの製造方法。
  8. 前記被処理シリコンウエーハを、チョクラルスキー法により育成された酸素濃度が7ppma以上20ppma以下のシリコン単結晶インゴットから切り出したものとすることを特徴とする請求項1から請求項7のいずれか一項に記載のシリコンウエーハの製造方法。
  9. 前記被処理シリコンウエーハを、チョクラルスキー法により育成された窒素濃度が1×1011〜1×1015atoms/cmのシリコン単結晶インゴットから切り出したものとすることを特徴とする請求項1から請求項8のいずれか一項に記載のシリコンウエーハの製造方法。
  10. 前記被処理シリコンウエーハを、チョクラルスキー法により育成された炭素濃度が1×1016〜1×1017atoms/cmのシリコン単結晶インゴットから切り出したものとすることを特徴とする請求項1から請求項9のいずれか一項に記載のシリコンウエーハの製造方法。
  11. 前記被処理シリコンウエーハを、チョクラルスキー法により育成された半径方向全面がN領域のシリコン単結晶インゴットから切り出したものとすることを特徴とする請求項1から請求項10のいずれか一項に記載のシリコンウエーハの製造方法。
  12. 前記被処理シリコンウエーハを、チョクラルスキー法により育成されたシリコン単結晶インゴットから切り出し、少なくとも、400−900℃で30分以上4時間以内の熱処理を行ったものとすることを特徴とする請求項1から請求項11のいずれか一項に記載のシリコンウエーハの製造方法。
  13. 前記被処理シリコンウエーハを、チョクラルスキー法により育成されたシリコン単結晶インゴットから切り出し、少なくとも、急速加熱・急速冷却装置を用いて、非酸化性雰囲気中で5℃/sec以上の昇温速度で1100−1300℃まで急速加熱し、1−60sec保持後、5℃/sec以上の降温速度で急速冷却したものとすることを特徴とする請求項1から請求項11のいずれか一項に記載のシリコンウエーハの製造方法。
  14. 前記被処理シリコンウエーハを、表面を研磨加工したものとすることを特徴とする請求項1から請求項13のいずれか一項に記載のシリコンウエーハの製造方法。
  15. 請求項1から請求項14のいずれか一項に記載のシリコンウエーハの製造方法で製造されたシリコンウエーハ。
JP2006341876A 2006-06-20 2006-12-19 シリコンウエーハの製造方法 Active JP5239155B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006341876A JP5239155B2 (ja) 2006-06-20 2006-12-19 シリコンウエーハの製造方法
KR1020087030285A KR101340003B1 (ko) 2006-06-20 2007-05-17 실리콘 웨이퍼의 제조방법 및 이에 의해 제조된 실리콘 웨이퍼
PCT/JP2007/060103 WO2007148490A1 (ja) 2006-06-20 2007-05-17 シリコンウエーハの製造方法およびこれにより製造されたシリコンウエーハ
EP07743538.6A EP2031647B1 (en) 2006-06-20 2007-05-17 Silicon wafer manufacturing method
US12/227,907 US8377202B2 (en) 2006-06-20 2007-05-17 Method for manufacturing silicon wafer and silicon wafer manufactured by this method

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006169568 2006-06-20
JP2006169568 2006-06-20
JP2006341876A JP5239155B2 (ja) 2006-06-20 2006-12-19 シリコンウエーハの製造方法

Publications (2)

Publication Number Publication Date
JP2008028355A true JP2008028355A (ja) 2008-02-07
JP5239155B2 JP5239155B2 (ja) 2013-07-17

Family

ID=38833233

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006341876A Active JP5239155B2 (ja) 2006-06-20 2006-12-19 シリコンウエーハの製造方法

Country Status (5)

Country Link
US (1) US8377202B2 (ja)
EP (1) EP2031647B1 (ja)
JP (1) JP5239155B2 (ja)
KR (1) KR101340003B1 (ja)
WO (1) WO2007148490A1 (ja)

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008034849A (ja) * 2006-07-27 2008-02-14 Siltronic Ag 欠陥が減少した領域を有する単結晶半導体ウェーハおよびその製造方法
JP2008294112A (ja) * 2007-05-23 2008-12-04 Sumco Corp シリコン単結晶ウェーハ及びその製造方法
WO2010016586A1 (ja) * 2008-08-08 2010-02-11 Sumco Techxiv株式会社 半導体ウェーハの製造方法
WO2010109873A1 (ja) * 2009-03-25 2010-09-30 株式会社Sumco シリコンウェーハおよびその製造方法
JP2010228924A (ja) * 2009-03-25 2010-10-14 Sumco Corp シリコンエピタキシャルウェーハおよびその製造方法
JP2010228931A (ja) * 2009-03-25 2010-10-14 Sumco Corp シリコンウェーハおよびその製造方法
JP2012015298A (ja) * 2010-06-30 2012-01-19 Covalent Materials Corp シリコンウェーハ及びその製造方法
JP2012039117A (ja) * 2010-08-11 2012-02-23 Siltronic Ag シリコンウェハおよびシリコンウェハの製造方法
JP2013089692A (ja) * 2011-10-14 2013-05-13 Denso Corp 半導体装置の製造方法
JP2013522884A (ja) * 2010-03-10 2013-06-13 アプライド マテリアルズ インコーポレイテッド 周期的な酸化およびエッチングのための装置と方法
JP2013522883A (ja) * 2010-03-10 2013-06-13 アプライド マテリアルズ インコーポレイテッド 周期的な酸化およびエッチングのための装置と方法
JP2013129564A (ja) * 2011-12-21 2013-07-04 Siltronic Ag シリコン単結晶基板およびその製造方法
JP2014034513A (ja) * 2012-08-08 2014-02-24 Siltronic Ag 単結晶シリコンからなる半導体ウエハおよびその製造方法
JP2014111545A (ja) * 2014-03-18 2014-06-19 Sumco Corp シリコンウェーハの製造方法
JP2014159367A (ja) * 2014-03-18 2014-09-04 Sumco Corp シリコンエピタキシャルウェーハの製造方法
WO2014162657A1 (ja) * 2013-04-02 2014-10-09 信越半導体株式会社 半導体ウェーハの製造方法及び半導体インゴットの切断位置決定システム
WO2015107562A1 (ja) * 2014-01-14 2015-07-23 株式会社Sumco シリコンウェーハおよびその製造方法
JP2016152370A (ja) * 2015-02-19 2016-08-22 信越半導体株式会社 シリコンウェーハの製造方法
JP2018098314A (ja) * 2016-12-12 2018-06-21 株式会社Screenホールディングス シリコン基板の熱処理方法
WO2019244583A1 (ja) * 2018-06-20 2019-12-26 株式会社Screenホールディングス 熱処理装置

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080292523A1 (en) * 2007-05-23 2008-11-27 Sumco Corporation Silicon single crystal wafer and the production method
WO2010083995A2 (en) * 2009-01-21 2010-07-29 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V Method of enhancing the strength of semiconductor wafers or chips
JP5407473B2 (ja) * 2009-03-25 2014-02-05 株式会社Sumco シリコンウェーハの製造方法
EP2421029A4 (en) * 2009-04-13 2015-01-07 Shinetsu Handotai Kk ANNEAL WAFER, METHOD FOR MANUFACTURING ANNEAL WAFER, AND METHOD FOR MANUFACTURING DEVICE
JP5439305B2 (ja) * 2010-07-14 2014-03-12 信越半導体株式会社 シリコン基板の製造方法及びシリコン基板
JP5530856B2 (ja) * 2010-08-18 2014-06-25 信越半導体株式会社 ウエーハの熱処理方法及びシリコンウエーハの製造方法並びに熱処理装置
KR101238840B1 (ko) * 2011-11-11 2013-03-04 주식회사 엘지실트론 웨이퍼의 결함 검출 방법
CN103194802B (zh) * 2012-01-05 2016-12-14 昆山中辰矽晶有限公司 晶棒表面之调质方法及其晶棒
US9945048B2 (en) * 2012-06-15 2018-04-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method
US9064823B2 (en) * 2013-03-13 2015-06-23 Taiwan Semiconductor Manufacturing Co., Ltd. Method for qualifying a semiconductor wafer for subsequent processing
US10141413B2 (en) 2013-03-13 2018-11-27 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer strength by control of uniformity of edge bulk micro defects
WO2015003022A1 (en) * 2013-07-01 2015-01-08 Solexel, Inc. High-throughput thermal processing methods for producing high-efficiency crystalline silicon solar cells
US20150187597A1 (en) * 2013-12-31 2015-07-02 Texas Instruments Incorporated Method to improve slip resistance of silicon wafers
DE102014107161B4 (de) * 2014-05-21 2019-10-31 Infineon Technologies Ag Verfahren zur Herstellung eines IGBTs und IGBT
JP6100226B2 (ja) * 2014-11-26 2017-03-22 信越半導体株式会社 シリコン単結晶ウェーハの熱処理方法
CN107154353B (zh) * 2016-03-03 2020-01-24 上海新昇半导体科技有限公司 晶圆热处理的方法
US20220190195A1 (en) * 2020-12-16 2022-06-16 United States Of America As Represented By The Secretary Of The Navy Laser Removal of Defects in a Dielectric for Modulating an Adjoining Atomically Two-Dimensional Material

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57136334A (en) * 1981-02-18 1982-08-23 Matsushita Electric Ind Co Ltd Manufacture of semiconductor device
JPS59124136A (ja) * 1982-12-28 1984-07-18 Toshiba Corp 半導体ウエハの処理方法
JPH05275431A (ja) * 1992-03-25 1993-10-22 Mitsubishi Materials Corp シリコンウェーハのig熱処理方法
JP2000053497A (ja) * 1998-06-04 2000-02-22 Shin Etsu Handotai Co Ltd 窒素ド―プした低欠陥シリコン単結晶ウエ―ハおよびその製造方法
JP2002043318A (ja) * 2000-07-28 2002-02-08 Shin Etsu Handotai Co Ltd シリコン単結晶ウエーハの製造方法
JP2002134515A (ja) * 2000-10-25 2002-05-10 Shin Etsu Handotai Co Ltd シリコンウェーハの製造方法およびシリコンウェーハ
JP2006505953A (ja) * 2002-11-06 2006-02-16 ウルトラテック インク レーザ走査装置および熱処理方法
JP2007080914A (ja) * 2005-09-12 2007-03-29 Toshiba Ceramics Co Ltd シリコンウエハの製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4181538A (en) * 1978-09-26 1980-01-01 The United States Of America As Represented By The United States Department Of Energy Method for making defect-free zone by laser-annealing of doped silicon
JPH09162278A (ja) 1995-12-04 1997-06-20 Toshiba Corp 半導体装置およびその製造方法
US5994761A (en) * 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
EP1146150B1 (en) 1997-04-09 2010-06-09 MEMC Electronic Materials, Inc. Low defect density, ideal oxygen precipitating silicon
JPH1179889A (ja) 1997-07-09 1999-03-23 Shin Etsu Handotai Co Ltd 結晶欠陥が少ないシリコン単結晶の製造方法、製造装置並びにこの方法、装置で製造されたシリコン単結晶とシリコンウエーハ
US5882989A (en) 1997-09-22 1999-03-16 Memc Electronic Materials, Inc. Process for the preparation of silicon wafers having a controlled distribution of oxygen precipitate nucleation centers
US6077343A (en) 1998-06-04 2000-06-20 Shin-Etsu Handotai Co., Ltd. Silicon single crystal wafer having few defects wherein nitrogen is doped and a method for producing it
JP3536203B2 (ja) * 1999-06-09 2004-06-07 東芝セラミックス株式会社 ウェーハの結晶欠陥測定方法及び装置
KR100378184B1 (ko) 1999-11-13 2003-03-29 삼성전자주식회사 제어된 결함 분포를 갖는 실리콘 웨이퍼, 그의 제조공정및 단결정 실리콘 잉곳의 제조를 위한 초크랄스키 풀러
WO2002086960A1 (en) * 2001-04-20 2002-10-31 Memc Electronic Materials, Inc. Method for the preparation of a silicon wafer having stabilized oxygen precipitates
JP4646440B2 (ja) 2001-05-28 2011-03-09 信越半導体株式会社 窒素ドープアニールウエーハの製造方法
KR100885904B1 (ko) * 2001-08-10 2009-02-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 레이저 어닐링장치 및 반도체장치의 제작방법
KR20030043387A (ko) * 2001-11-28 2003-06-02 주식회사 실트론 단결정 실리콘 웨이퍼 제조 방법
US20060024442A1 (en) * 2003-05-19 2006-02-02 Ovshinsky Stanford R Deposition methods for the formation of polycrystalline materials on mobile substrates
US7485928B2 (en) * 2005-11-09 2009-02-03 Memc Electronic Materials, Inc. Arsenic and phosphorus doped silicon wafer substrates having intrinsic gettering

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57136334A (en) * 1981-02-18 1982-08-23 Matsushita Electric Ind Co Ltd Manufacture of semiconductor device
JPS59124136A (ja) * 1982-12-28 1984-07-18 Toshiba Corp 半導体ウエハの処理方法
JPH05275431A (ja) * 1992-03-25 1993-10-22 Mitsubishi Materials Corp シリコンウェーハのig熱処理方法
JP2000053497A (ja) * 1998-06-04 2000-02-22 Shin Etsu Handotai Co Ltd 窒素ド―プした低欠陥シリコン単結晶ウエ―ハおよびその製造方法
JP2002043318A (ja) * 2000-07-28 2002-02-08 Shin Etsu Handotai Co Ltd シリコン単結晶ウエーハの製造方法
JP2002134515A (ja) * 2000-10-25 2002-05-10 Shin Etsu Handotai Co Ltd シリコンウェーハの製造方法およびシリコンウェーハ
JP2006505953A (ja) * 2002-11-06 2006-02-16 ウルトラテック インク レーザ走査装置および熱処理方法
JP2007080914A (ja) * 2005-09-12 2007-03-29 Toshiba Ceramics Co Ltd シリコンウエハの製造方法

Cited By (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8216361B2 (en) 2006-07-27 2012-07-10 Siltronic Ag Monocrystalline semiconductor wafer comprising defect-reduced regions and method for producing it
JP2008034849A (ja) * 2006-07-27 2008-02-14 Siltronic Ag 欠陥が減少した領域を有する単結晶半導体ウェーハおよびその製造方法
US8088219B2 (en) 2006-07-27 2012-01-03 Siltronic Ag Monocrystalline semiconductor wafer comprising defect-reduced regions and method for producing it
JP2012134516A (ja) * 2006-07-27 2012-07-12 Siltronic Ag 単結晶半導体ウェーハの製造方法
JP2008294112A (ja) * 2007-05-23 2008-12-04 Sumco Corp シリコン単結晶ウェーハ及びその製造方法
WO2010016586A1 (ja) * 2008-08-08 2010-02-11 Sumco Techxiv株式会社 半導体ウェーハの製造方法
US8853103B2 (en) 2008-08-08 2014-10-07 Sumco Techxiv Corporation Method for manufacturing semiconductor wafer
JP5572091B2 (ja) * 2008-08-08 2014-08-13 Sumco Techxiv株式会社 半導体ウェーハの製造方法
US8426297B2 (en) 2008-08-08 2013-04-23 Sumco Techxiv Corporation Method for manufacturing semiconductor wafer
KR101422713B1 (ko) 2009-03-25 2014-07-23 가부시키가이샤 사무코 실리콘 웨이퍼 및 그 제조방법
US9243345B2 (en) 2009-03-25 2016-01-26 Sumco Corporation Silicon wafer and manufacturing method thereof
KR101507360B1 (ko) 2009-03-25 2015-03-31 가부시키가이샤 사무코 실리콘 웨이퍼 및 그 제조방법
WO2010109873A1 (ja) * 2009-03-25 2010-09-30 株式会社Sumco シリコンウェーハおよびその製造方法
US8890291B2 (en) 2009-03-25 2014-11-18 Sumco Corporation Silicon wafer and manufacturing method thereof
JP2010228924A (ja) * 2009-03-25 2010-10-14 Sumco Corp シリコンエピタキシャルウェーハおよびその製造方法
JP2010228931A (ja) * 2009-03-25 2010-10-14 Sumco Corp シリコンウェーハおよびその製造方法
JP2013522884A (ja) * 2010-03-10 2013-06-13 アプライド マテリアルズ インコーポレイテッド 周期的な酸化およびエッチングのための装置と方法
JP2013522883A (ja) * 2010-03-10 2013-06-13 アプライド マテリアルズ インコーポレイテッド 周期的な酸化およびエッチングのための装置と方法
JP2012015298A (ja) * 2010-06-30 2012-01-19 Covalent Materials Corp シリコンウェーハ及びその製造方法
JP2012039117A (ja) * 2010-08-11 2012-02-23 Siltronic Ag シリコンウェハおよびシリコンウェハの製造方法
US9005563B2 (en) 2010-08-11 2015-04-14 Siltronic Ag Silicon wafer and method for producing it
JP2013089692A (ja) * 2011-10-14 2013-05-13 Denso Corp 半導体装置の製造方法
JP2013129564A (ja) * 2011-12-21 2013-07-04 Siltronic Ag シリコン単結晶基板およびその製造方法
US9458554B2 (en) 2012-08-08 2016-10-04 Siltronic Ag Semiconductor wafer composed of monocrystalline silicon and method for producing it
JP2014034513A (ja) * 2012-08-08 2014-02-24 Siltronic Ag 単結晶シリコンからなる半導体ウエハおよびその製造方法
WO2014162657A1 (ja) * 2013-04-02 2014-10-09 信越半導体株式会社 半導体ウェーハの製造方法及び半導体インゴットの切断位置決定システム
JP2014201458A (ja) * 2013-04-02 2014-10-27 信越半導体株式会社 半導体ウェーハの製造方法及び半導体インゴットの切断位置決定システム
JPWO2015107562A1 (ja) * 2014-01-14 2017-03-23 株式会社Sumco シリコンウェーハおよびその製造方法
WO2015107562A1 (ja) * 2014-01-14 2015-07-23 株式会社Sumco シリコンウェーハおよびその製造方法
US10177008B2 (en) 2014-01-14 2019-01-08 Sumco Corporation Silicon wafer and method for manufacturing the same
JP2014159367A (ja) * 2014-03-18 2014-09-04 Sumco Corp シリコンエピタキシャルウェーハの製造方法
JP2014111545A (ja) * 2014-03-18 2014-06-19 Sumco Corp シリコンウェーハの製造方法
WO2016132661A1 (ja) * 2015-02-19 2016-08-25 信越半導体株式会社 シリコンウェーハの製造方法
JP2016152370A (ja) * 2015-02-19 2016-08-22 信越半導体株式会社 シリコンウェーハの製造方法
US10297463B2 (en) 2015-02-19 2019-05-21 Shin-Etsu Handotai Co., Ltd. Method for manufacturing silicon wafer
JP2018098314A (ja) * 2016-12-12 2018-06-21 株式会社Screenホールディングス シリコン基板の熱処理方法
WO2019244583A1 (ja) * 2018-06-20 2019-12-26 株式会社Screenホールディングス 熱処理装置
JP2019220566A (ja) * 2018-06-20 2019-12-26 株式会社Screenホールディングス 熱処理装置
JP7011980B2 (ja) 2018-06-20 2022-01-27 株式会社Screenホールディングス 熱処理装置

Also Published As

Publication number Publication date
KR101340003B1 (ko) 2013-12-11
WO2007148490A1 (ja) 2007-12-27
KR20090029205A (ko) 2009-03-20
JP5239155B2 (ja) 2013-07-17
EP2031647A1 (en) 2009-03-04
US8377202B2 (en) 2013-02-19
EP2031647B1 (en) 2016-12-28
US20090242843A1 (en) 2009-10-01
EP2031647A4 (en) 2009-07-29

Similar Documents

Publication Publication Date Title
JP5239155B2 (ja) シリコンウエーハの製造方法
US8476149B2 (en) Method of manufacturing single crystal silicon wafer from ingot grown by Czocharlski process with rapid heating/cooling process
JP6044660B2 (ja) シリコンウェーハの製造方法
JP5167654B2 (ja) シリコン単結晶ウエーハの製造方法
JP5439305B2 (ja) シリコン基板の製造方法及びシリコン基板
KR101822479B1 (ko) 실리콘 웨이퍼의 제조 방법
JP2006344823A (ja) Igbt用のシリコンウェーハ及びその製造方法
JP2006261632A (ja) シリコンウェーハの熱処理方法
KR101703696B1 (ko) 실리콘 기판의 제조방법 및 실리콘 기판
JP2003297839A (ja) シリコンウエーハの熱処理方法
KR102211567B1 (ko) 실리콘 단결정 웨이퍼의 열처리방법
JP2004193354A (ja) シリコンウエーハの熱処理方法及びシリコンウエーハ、並びにエピタキシャルウエーハ
US11695048B2 (en) Silicon wafer and manufacturing method of the same
US20130078588A1 (en) Method for heat-treating silicon wafer
JP4038910B2 (ja) 半導体シリコンウェーハの製造方法
JP4385539B2 (ja) シリコン単結晶ウェーハの熱処理方法
US12142645B2 (en) Silicon wafer and manufacturing method of the same
CN107154354B (zh) 晶圆热处理的方法
JP2019192831A (ja) シリコンウェーハの熱処理方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090617

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120821

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121211

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130305

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130318

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160412

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5239155

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250