JP2008058455A - アクティブマトリクス基板の製造方法及び液晶表示装置の製造方法 - Google Patents

Abstract

【課題】ドライプロセスとフォトリソエッチングを組み合わせた工程の回数を低減させる。
【解決手段】格子パターンの配線を基板Ｐ上に形成する第１工程と、配線の一部上に絶縁膜と半導体膜とからなる積層部を形成する第２工程と、配線及び積層部を覆う透明絶縁膜１２を成膜する第３工程と、透明絶縁膜１２上に、半導体膜を介して配線と電気的に接続される画素電極を形成する第４工程とを有する。第４工程では、透明絶縁膜１２を貫通して画素電極と半導体膜とを電気的に接続する接続電極、画素電極が形成される画素領域、及び画素毎に画素領域を区画する区画部に対応するレジスト５９を透明絶縁膜１２上に形成する工程を有する。レジスト５９のうち、接続電極に対応するレジストに対して第１エネルギ量で露光し、画素領域に対応するレジストに対して第１エネルギ量よりも小さい第２エネルギ量で露光し、区画部に対応するレジストに対して非露光とする工程を含む。
【選択図】図１７

Description

本発明は、アクティブマトリクス基板の製造方法及び液晶表示装置の製造方法に関するものである。

ノートパソコン、携帯電話などの携帯機器の普及に伴い、薄くて軽量な液晶表示装置等が幅広く用いられている。この種の液晶表示装置等は、上基板及び下基板間に液晶層を挟持したものとなっている。

前記下基板は、ガラス基板と、このガラス基板上に互いに交差するように配線されたゲート走査電極及びソース電極と、同じくガラス基板上に配線されたドレイン電極と、このドレイン電極に接続された画素電極（ＩＴＯ）と、ゲート走査電極とソース電極との間に介在された絶縁層と、薄膜半導体からなるＴＦＴ（Thin Film Transistor）とを備えて構成されている。

上記下基板における各金属配線の形成においては、例えば、特許文献１に示されるように、ドライプロセスとフォトリソエッチングを組み合わせた工程を複数回繰り返す手法が用いられている。

上記特許文献１に記載された技術では、ゲート配線、容量線、素子、ソース・ドレイン線、画素電極形成のために少なくとも４回のフォトリソ工程が必要である。

そこで、特許文献２には、ゲート線、容量線、及びゲート線との交差部で分断したソース線を同一層に形成するとともに、分断したソース線を異なる層で電気的に連結させることにより、フォトリソ工程を３回に低減させる技術が開示されている。

また、上記の画素電極とゲート配線（またはソース配線、以下トランジスタ配線と称する）との間は絶縁膜が介在するだけなので、各配線と画素電極との間に絶縁膜を介して寄生容量が発生し、これらの配線に印加する信号のロス及び遅延が生じるため、これを防ぐため、画素電極をゲート配線及びソース配線上から内側にずらした設計がなされており、結果として、画素電極面積の低下、強いては開口率の低下の原因となっている。

そこで、従来では、上記寄生容量を低減するために、画素電極とトランジスタ配線との間に感光性透明樹脂を介装している。

この構成では、感光性透明樹脂の存在により、上記寄生容量が低減するため、画素電極をゲート配線及びソース配線上から内側にずらす設計をする必要がなくなり、開口率の低下を抑制できる。
特許第３２６１６９９号公報 特開２００６−０６５０２１号公報

しかしながら、上述したような従来技術には、以下のような問題が存在する。

感光性透明樹脂上の画素電極をパターニングするだけでも、二回のフォトリソ工程が必要である。具体的には、少なくとも画素電極とドレイン線とのコンタクト部について一回目のフォトリソ工程で透明樹脂を除去する。そして、スパッタリングや液滴吐出法により透明画素電極を成膜した後に、透明画素電極に垂直配向用のスリットパターンや画素間を区画するための微細なスリットパターンを形成するために、二回目のフォトリソ工程及びドライエッチングを行っている。

従って、上記特許文献２に記載された技術を用いても、五回のフォトリソ工程が必要になる。

このフォトリソ工程では、真空装置などの大掛かりな設備と複雑な工程を必要とし、材料使用効率も数％程度でそのほとんどを廃棄せざるを得ず、製造コストが高い。

したがって、製品コストの低価格化が要請されている液晶表示装置等にとっては、製造コスト低減及び生産性の向上の観点から、ドライプロセスとフォトリソエッチングを組み合わせた処理の回数をさらに減らすことが求められている。

本発明は、以上のような点を考慮してなされたもので、ドライプロセスとフォトリソエッチングを組み合わせた工程の回数を低減することができるアクティブマトリクス基板の製造方法及び液晶表示装置の製造方法を提供することを目的とする。

上記の目的を達成するために本発明は、以下の構成を採用している。

本発明のアクティブマトリクス基板の製造方法は、格子パターンの配線を基板上に形成する第１工程と、前記配線の一部上に絶縁膜と半導体膜とからなる積層部を形成する第２工程と、前記配線及び前記積層部を覆う透明絶縁膜を成膜する第３工程と、前記透明絶縁膜上に、前記半導体膜を介して前記配線と電気的に接続される画素電極を形成する第４工程とを有し、前記第４工程では、前記透明絶縁膜を貫通して前記画素電極と前記半導体膜とを電気的に接続する接続電極、前記画素電極が形成される画素領域、及び画素毎に前記画素領域を区画する区画部に対応するレジストを前記透明絶縁膜上に形成する工程を有し、前記レジストのうち、前記接続電極に対応する前記レジストに対して第１エネルギ量で露光し、前記画素領域に対応する前記レジストに対して前記第１エネルギ量よりも小さい第２エネルギ量で露光し、前記区画部に対応する前記レジストに対して非露光とする工程を含むことを特徴とするものである。

従って、本発明のアクティブマトリクス基板の製造方法では、第１エネルギ量及び第２エネルギ量で露光したレジストを現像・エッチングすることにより、第１エネルギ量で露光されたレジスト及び透明絶縁膜を除去して、当該透明絶縁膜を貫通し接続電極を形成するための貫通孔を形成することができるとともに、第２エネルギ量で露光されたレジストの一部を除去することができる。そして、本発明では、続いてエッチングすることにより、第２エネルギ量で露光されたレジストで残留した部分を除去し、非露光の区画部により画素領域に対応して隔壁を形成することができる。

そのため、本発明では、透明絶縁膜上に一回のフォトリソ工程により、接続電極及びこの接続電極により半導体膜に電気的に接続された画素電極を形成することが可能になり、製造コスト低減及び生産性の向上に寄与できる。

また、本発明では、透明絶縁樹脂により画素電極と配線との距離を大きく設定できるため、画素電極と配線との間で生じる寄生容量を低減させることが可能になり、画素電極を配線の上部にまで形成することで、開口率を向上させることもできる。

また、本発明では、前記第３工程が、前記透明絶縁膜の表面に撥液層を設ける工程を有する手順を好適に採用できる。

これにより、本発明では、表面が除去されない区画部の表面に撥液性を付与することが可能になるため、透明絶縁膜上に画素電極形成材料を含む液滴を塗布した際に、撥液性と親液性とのコントラストにより、画素領域に画素電極をパターニングして形成することができる。

この撥液層を形成する方式としては、フッ素成分を有するガスを用いたプラズマ処理で前記透明絶縁膜上に形成する方法や、フッ素成分を有する液状体を前記透明絶縁膜上に塗布して形成する方法を好適に採用できる。

また、本発明では、前記第４工程において、前記レジストの露光領域に応じて、前記第１エネルギ量及び前記第２エネルギ量で露光光を透過させるマスクを用いる手順を好適に採用できる。

これにより、本発明では、複数のマスクを用いることなく、また露光光の照射を複数回実施することなく、異なるエネルギ量でレジストを露光することが可能になり、生産性の向上に寄与できる。

また、本発明では、第１方向又は第２方向のいずれか一方の配線が交差部において分断され、前記積層部上に前記分断された配線を電気的に連結させる導電層を形成する工程を有する手順も好適に採用できる。

これにより、本発明では、格子パターンの配線の接触が回避されるので、これらの配線を同一面上に同時に形成することが可能となり、ドライプロセスとフォトリソエッチングを組み合わせた処理を減らすことができ、製造コストの低減や歩留まりの向上を図ることができる。また、分断された一方の配線は、導電層により電気的に連結することができる。

前記配線としては、ソース線、ゲート線、及びゲート線に沿って略直線状に伸びる容量線を有し、前記ソース線が前記交差部において分断されている構成を好適に採用できる。

従って、本発明では、これらの配線の接触が回避されるため、これらの配線を同一平面上に同時（同一工程）で形成することが可能になる。

前記第１工程としては、導電性材料を液滴吐出法により配置する工程を含む手順を好適に採用できる。

これにより、本発明では、さらにドライプロセスとフォトリソエッチングとを組み合わせた処理を低減することが可能になる。

そして、本発明の液晶表示装置の製造方法は、アクティブマトリクス基板を有する液晶表示装置の製造方法であって、前記アクティブマトリクス基板を先に記載のアクティブマトリクス基板の製造方法で製造することを特徴とするものである。

従って、本発明の液晶表示装置の製造方法では、製造コスト低減及び生産性の向上に寄与できる。

また、本発明では、前記レジストが、前記区画部で囲まれた領域に設けられる液晶配向用パターンに対応して形成され、前記第４工程では、前記液晶配向用パターンに対応する前記レジストを、前記区画部とともに非露光とする手順も好適に採用できる。

これにより、本発明では、画素電極とともに、液晶配向用パターンも同一工程で形成することが可能になる。

以下、本発明のアクティブマトリクス基板の製造方法及び液晶表示装置の製造方法の実施の形態を、図１ないし図２５を参照して説明する。

なお、以下の説明に用いる各図面では、各部材を認識可能な大きさとするため、各部材の縮尺を適宜変更している。
＜アクティブマトリクス基板＞
図１は、本発明に係るアクティブマトリクス基板の一部を拡大した図である。

アクティブマトリクス基板２０上は、格子状（格子パターン）に配線されたゲート配線（ゲート線）４０とソース配線（ソース線）４２とを備える。すなわち、複数のゲート配線４０がＸ方向（第１方向）に延びるように形成され、ソース配線４２がＹ方向（第２方向）に延びるように形成されている。

また、ゲート配線４０には、ゲート電極４１が接続され、ゲート電極４１上に絶縁層を介してＴＦＴ（スイッチング素子）３０が配置される。一方、ソース配線４２には、ソース電極４３が接続され、ソース電極４３の一端は、ＴＦＴ３０に接続する。

そして、ゲート配線４０とソース配線４２に囲まれた領域、より詳細には、格子状に形成され画素毎に区画する画素バンクＧＢに囲まれた画素領域には、画素電極４５が配置され、接続電極１０、引き回し配線１１、ドレイン電極４４を介してＴＦＴ３０に接続する。接続電極１０は、引き回し配線１１と画素電極４５とを接続するものである。

また、画素バンクＧＢに囲まれた領域には、画素バンクＧＢと略同じ高さで垂直配向用スリット（実際には突条）ＨＳが複数互いに間隔をあけて並行して配置される。

引き回し配線１１は、一端側がドレイン電極４４に電気的に接続されてＹ軸方向に延び、他端側が、ソース配線４２からＸ軸方向に延びて突出する配線１３の端部と絶縁膜を介して対向状態で配置される。

また、アクティブマトリクス基板２０上には、ゲート配線４０と略平行するように、容量線４６が配線される。

なお、ゲート配線４０、ゲート電極４１、ソース配線４２、容量線４６は、同一の面上に形成される。

ソース配線４２は、ゲート配線４０及び容量線４６との交差部５６において分断される。ゲート配線４０で分断されたソース配線４２の端部は、絶縁膜を貫通する貫通電極１４の下端部に接続される。これら貫通電極１４の上端部は、ゲート配線４０との間に絶縁膜が介装されて交差部５６を跨ぐ導電層４９に接続される。同様に、容量線４６で分断されたソース配線４２の端部は、絶縁膜を貫通する貫通電極１５の下端部に接続される。これら貫通電極１５の上端部は、容量線４６との間に絶縁膜が介装されて交差部５６を跨ぐ導電層４９に接続される。また、ソース電極４３は、接続部５０、導電層４９及び貫通電極１４を介してソース配線４２に電気的に接続される。

図２は、アクティブマトリクス基板２０の等価回路図であって、液晶表示装置に用いた場合である。

アクティブマトリクス基板２０を液晶表示装置に用いた場合には、画像表示領域には複数の画素１００ａがマトリクス状に構成される。これらの画素１００ａの各々には、画素スイッチング用のＴＦＴ３０が形成されており、画素信号Ｓ１、Ｓ２、…、Ｓｎを供給するソース配線４２がソース電極４３を介してＴＦＴ３０のソースに電気的に接続されている。ソース配線４２に供給する画素信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次で供給してもよく、相隣接する複数のソース配線４２同士に対して、グループ毎に供給するようにしてもよい。

また、ＴＦＴ３０のゲートには、ゲート配線４０がゲート電極４１を介して電気的に接続されている。そして、所定のタイミングで、ゲート配線４０にパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍをこの順に線順次で印加するように構成されている。

画素電極４５は、ＴＦＴ３０等を覆う透明絶縁膜１２上に形成され（図２１参照）、ＴＦＴ３０のドレインにドレイン電極４４を介して電気的に接続されている。そして、スイッチング素子であるＴＦＴ３０を一定期間だけオン状態とすることにより、ソース配線４２から供給される画素信号Ｓ１、Ｓ２、…、Ｓｎを各画素に所定のタイミングで書き込む。このようにして画素電極４５を介して液晶に書き込まれた所定レベルの画素信号Ｓ１、Ｓ２、…、Ｓｎは、図２３に示す対向基板１２０の対向電極１２１との間で一定期間保持される。

なお、保持された画素信号Ｓ１、Ｓ２、…、Ｓｎがリークするのを防ぐために、容量線４６によって、画素電極４５と対向電極１２１との間に形成される液晶容量と並列に蓄積容量４８が付加されている。例えば、画素電極４５の電圧は、ソース電圧が印加された時間よりも３桁も長い時間だけ蓄積容量４８により保持される。これにより、電荷の保持特性は改善され、コントラスト比の高い液晶表示装置１００を実現することができる。

なお、容量線４６と引き回し配線１１との間にも電荷が保持されて容量が形成されるが、ソース線４２から電圧を印加して、引き回し配線１１から新たに電荷を注入することにより、リセットされる。
＜アクティブマトリクス基板の製造方法＞
次に、アクティブマトリクス基板２０の製造方法について図３乃至図２１を参照して説明する。

アクティブマトリクス基板２０は、基板Ｐ上に格子パターンの配線を形成する第１工程と、積層部３５やＴＦＴ３０、画素電極４５等を形成する第２工程により製造される。

以下、各工程毎に詳細に説明する。
（第１工程：配線形成）
図３、図４は、第１工程である配線形成工程を説明する図である。なお、図３（ｂ）、（ｃ）、図４（ｂ）は、それぞれ図３（ａ）、図４（ａ）におけるＡ−Ａ’線に沿う断面図である。

ゲート配線４０やソース配線４２等の格子パターンの配線が形成される基板Ｐとしては、ガラス、石英ガラス、Ｓｉウエハ、プラスチックフィルム、金属板など各種の材料を用いることができる。また、これら各種の素材基板の表面に半導体膜、金属膜、誘電体膜、有機膜などが下地層として形成されたものも含む。

そして、まず、図３（ｂ）に示す基板Ｐ上に、図３（ｃ）に示すように、絶縁性の有機樹脂からなるバンク５１が形成される。バンクは、後述する配線用インクを基板Ｐの所定位置に配置するためのものである。

具体的には、図３（ａ）に示すように、洗浄した基板Ｐの上面に、格子パターンの配線の形成位置に対応した複数の開口部５２，５３，５４，５５を有するバンク５１をフォトリソグラフィ法に基づいて形成する。

バンク５１の材料としては、例えば、アクリル樹脂、ポリイミド樹脂、オレフィン樹脂、メラミン樹脂などの高分子材料が用いられる。なお、バンク５１には、開口部５２，５３，５４，５５内に配線パターン用インクを良好に配置させるために、撥液性処理を施される。撥液性処理として、ＣＦ_４プラズマ処理等（フッ素成分を有するガスを用いたプラズマ処理）を施す。なお、ＣＦ_４プラズマ処理等に代えて、バンク５１の素材自体に予め撥液成分（フッ素基等）を充填しておいても良い。

バンク５１により形成される開口部５２，５３，５４，５５は、ゲート配線４０やソース配線４２等の格子パターンの配線に対応している。すなわち、バンク５１の開口部５２，５３，５４，５５に配線用インクを配置することにより、ゲート配線４０やソース配線４２等の格子パターンの配線が形成される。

具体的には、Ｘ方向に延びるように形成された開口部５２，５３は、それぞれゲート配線４０、容量線４６の形成位置に対応する。そして、ゲート配線４０の形成位置に対応する開口部５２には、ゲート電極４１の形成位置に対応する開口部５４が接続している。また、Ｙ方向に延びるように形成された開口部５５は、ソース配線４２の形成位置に対応する。また、開口部５５には、配線１３の形成位置に対応する開口部１３ａが接続している。なお、Ｙ方向に延びる開口部５５は、Ｘ方向に延びる開口部５２，５３と交差しないように、交差部５６において分断されるように形成される。

次いで、後述する液滴吐出装置ＩＪによって、導電性微粒子を含む配線用インクを開口部５２，５３，５４，５５内に吐出・配置して、図４に示すように、基板上にゲート配線４０やソース配線４２等からなる格子パターンの配線を形成する。

配線用インクは、導電性微粒子を分散媒に分散させた分散液や有機銀化合物や酸化銀ナノ粒子を溶媒（分散媒）に分散した溶液からなるものである。導電性微粒子としては、例えば、金、銀、銅、錫、鉛等の金属微粒子の他、これらの酸化物、並びに導電性ポリマーや超電導体の微粒子などが用いられる。これらの導電性微粒子は、分散性を向上させるために表面に有機物などをコーティングして使うこともできる。

導電性微粒子の粒径は１ｎｍ以上０．１μｍ以下であることが好ましい。０．１μｍより大きいと、後述する液滴吐出ヘッドのノズルに目詰まりが生じるおそれがある。また、１ｎｍより小さいと、導電性微粒子に対するコーティング剤の体積比が大きくなり、得られる膜中の有機物の割合が過多となる。

分散媒としては、上記の導電性微粒子を分散できるもので、凝集を起こさないものであれば特に限定されない。例えば、水の他に、メタノール、エタノール、プロパノール、ブタノールなどのアルコール類、ｎ−ヘプタン、ｎ−オクタン、デカン、ドデカン、テトラデカン、トルエン、キシレン、シメン、デュレン、インデン、ジペンテン、テトラヒドロナフタレン、デカヒドロナフタレン、シクロヘキシルベンゼンなどの炭化水素系化合物、またエチレングリコールジメチルエーテル、エチレングリコールジエチルエーテル、エチレングリコールメチルエチルエーテル、ジエチレングリコールジメチルエーテル、ジエチレングリコールジエチルエーテル、ジエチレングリコールメチルエチルエーテル、１，２−ジメトキシエタン、ビス（２−メトキシエチル）エーテル、ｐ−ジオキサンなどのエーテル系化合物、さらにプロピレンカーボネート、γ−ブチロラクトン、Ｎ−メチル−２−ピロリドン、ジメチルホルムアミド、ジメチルスルホキシド、シクロヘキサノンなどの極性化合物を例示できる。これらのうち、微粒子の分散性と分散液の安定性、また液滴吐出法（インクジェット法）への適用の容易さの点で、水、アルコール類、炭化水素系化合物、エーテル系化合物が好ましく、より好ましい分散媒としては、水、炭化水素系化合物を挙げることができる。

導電性微粒子の分散液の表面張力は、例えば０．０２Ｎ／ｍ以上０．０７Ｎ／ｍ以下の範囲内であることが好ましい。インクジェット法にて液体を吐出する際、表面張力が０．０２Ｎ／ｍ未満であると、インク組成物のノズル面に対する濡れ性が増大するため飛行曲りが生じやすくなり、０．０７Ｎ／ｍを超えるとノズル先端でのメニスカスの形状が安定しないため吐出量や、吐出タイミングの制御が困難になる。表面張力を調整するため、上記分散液には、基板との接触角を大きく低下させない範囲で、フッ素系、シリコーン系、ノニオン系などの表面張力調節剤を微量添加するとよい。ノニオン系表面張力調節剤は、液体の基板への濡れ性を向上させ、膜のレベリング性を改良し、膜の微細な凹凸の発生などの防止に役立つものである。上記表面張力調節剤は、必要に応じて、アルコール、エーテル、エステル、ケトン等の有機化合物を含んでもよい。

分散液の粘度は、例えば１ｍＰａ・ｓ以上５０ｍＰａ・ｓ以下であることが好ましい。
インクジェット法を用いて液体材料を液滴として吐出する際、粘度が１ｍＰａ・ｓより小さい場合にはノズル周辺部がインクの流出により汚染されやすく、また粘度が５０ｍＰａ・ｓより大きい場合は、ノズル孔での目詰まり頻度が高くなり円滑な液滴の吐出が困難となる。

基板Ｐに配線用インクを吐出した後には、分散媒の除去のため、必要に応じて乾燥処理、焼成処理を行う。

乾燥処理は、例えば基板Ｐを加熱する通常のホットプレート、電気炉などによる加熱処理によって行うことができる。例えば１８０℃加熱を６０分間程度行う。

焼成処理及の処理温度は、分散媒の沸点（蒸気圧）、微粒子の分散性や酸化性等の熱的挙動、コーティング剤の有無や量、基材の耐熱温度などを考慮して適宜決定される。例えば、有機物からなるコーティング剤を除去するために、約２５０℃で焼成することが必要である。

このような乾燥・焼成処理により、導電性微粒子間の電気的接触が確保され、導電性膜に変換される。

なお、ゲート配線４０やソース配線４２等の配線上には、金属保護膜４７を成膜させてもよい。金属保護膜４７は、銀や銅等からなる導電性膜の（エレクトロ）マイグレーション現象等を抑制するための薄膜である。金属保護膜４７を形成する材料としては、ニッケルが好ましい。なお、ニッケルからなる金属保護膜４７も液滴吐出法によって基板Ｐ上に配置されて形成される。

以上の工程により、基板Ｐ上には、図４に示すように、バンク５１及び格子パターンの配線からなる層が形成される。

ところで、液滴吐出法の吐出技術としては、帯電制御方式、加圧振動方式、電気機械変換式、電気熱変換方式、静電吸引方式などが挙げられる。帯電制御方式は、材料に帯電電極で電荷を付与し、偏向電極で材料の飛翔方向を制御してノズルから吐出させるものである。また、加圧振動方式は、材料に例えば３０ｋｇ／ｃｍ^２程度の超高圧を印加してノズル先端側に材料を吐出させるものであり、制御電圧をかけない場合には材料が直進してノズルから吐出され、制御電圧をかけると材料間に静電的な反発が起こり、材料が飛散してノズルから吐出されない。また、電気機械変換方式は、ピエゾ素子（圧電素子）がパルス的な電気信号を受けて変形する性質を利用したもので、ピエゾ素子が変形することによって材料を貯留した空間に可撓物質を介して圧力を与え、この空間から材料を押し出してノズルから吐出させるものである。

また、電気熱変換方式は、材料を貯留した空間内に設けたヒータにより、材料を急激に気化させてバブル（泡）を発生させ、バブルの圧力によって空間内の材料を吐出させるものである。静電吸引方式は、材料を貯留した空間内に微小圧力を加え、ノズルに材料のメニスカスを形成し、この状態で静電引力を加えてから材料を引き出すものである。また、この他に、電場による流体の粘性変化を利用する方式や、放電火花で飛ばす方式などの技術も適用可能である。液滴吐出法は、材料の使用に無駄が少なく、しかも所望の位置に所望の量の材料を的確に配置できるという利点を有する。なお、液滴吐出法により吐出される液状材料（流動体）の一滴の量は、例えば１〜３００ナノグラムである。

格子パターンの配線を形成する際に用いられる液滴吐出装置ＩＪとしては、例えば、図５に示す液滴吐出装置ＩＪが用いられる。

液滴吐出装置（インクジェット装置）ＩＪは、液滴吐出ヘッドから基板Ｐに対して液滴を吐出（滴下）するものであって、液滴吐出ヘッド３０１と、Ｘ方向駆動軸３０４と、Ｙ方向ガイド軸３０５と、制御装置ＣＯＮＴと、ステージ３０７と、クリーニング機構３０８と、基台３０９と、ヒータ３１５とを備えている。ステージ３０７は、この液滴吐出装置ＩＪによりインク（液体材料）を設けられる基板Ｐを支持するものであって、基板Ｐを基準位置に固定する不図示の固定機構を備えている。

液滴吐出ヘッド３０１は、複数の吐出ノズルを備えたマルチノズルタイプの液滴吐出ヘッドであり、長手方向とＹ軸方向とを一致させている。複数の吐出ノズルは、液滴吐出ヘッド３０１の下面にＹ軸方向に並んで一定間隔で設けられている。液滴吐出ヘッド３０１の吐出ノズルからは、ステージ３０７に支持されている基板Ｐに対して、上述した導電性微粒子を含むインクが吐出される。

Ｘ方向駆動軸３０４には、Ｘ方向駆動モータ３０２が接続されている。Ｘ方向駆動モータ３０２はステッピングモータ等であり、制御装置ＣＯＮＴからＸ方向の駆動信号が供給されると、Ｘ方向駆動軸３０４を回転させる。Ｘ方向駆動軸３０４が回転すると、液滴吐出ヘッド３０１はＸ軸方向に移動する。

Ｙ方向ガイド軸３０５は、基台３０９に対して動かないように固定されている。ステージ３０７は、Ｙ方向駆動モータ３０３を備えている。Ｙ方向駆動モータ３０３はステッピングモータ等であり、制御装置ＣＯＮＴからＹ方向の駆動信号が供給されると、ステージ３０７をＹ方向に移動する。

制御装置ＣＯＮＴは、液滴吐出ヘッド３０１に液滴の吐出制御用の電圧を供給する。また、Ｘ方向駆動モータ３０２に液滴吐出ヘッド３０１のＸ方向の移動を制御する駆動パルス信号を、Ｙ方向駆動モータ３０３にステージ３０７のＹ方向の移動を制御する駆動パルス信号を供給する。

クリーニング機構３０８は、液滴吐出ヘッド３０１をクリーニングするものである。クリーニング機構３０８には、図示しないＹ方向の駆動モータが備えられている。このＹ方向の駆動モータの駆動により、クリーニング機構は、Ｙ方向ガイド軸３０５に沿って移動する。クリーニング機構３０８の移動も制御装置ＣＯＮＴにより制御される。

ヒータ３１５は、ここではランプアニールにより基板Ｐを熱処理する手段であり、基板Ｐ上に塗布された液体材料に含まれる溶媒の蒸発及び乾燥を行う。このヒータ３１５の電源の投入及び遮断も制御装置ＣＯＮＴにより制御される。

液滴吐出装置ＩＪは、液滴吐出ヘッド３０１と基板Ｐを支持するステージ３０７とを相対的に走査しつつ基板Ｐに対して液滴を吐出する。ここで、以下の説明において、Ｘ方向を走査方向、Ｘ方向と直交するＹ方向を非走査方向とする。

したがって、液滴吐出ヘッド３０１の吐出ノズルは、非走査方向であるＹ方向に一定間隔で並んで設けられている。なお、図５では、液滴吐出ヘッド３０１は、基板Ｐの進行方向に対し直角に配置されているが、液滴吐出ヘッド３０１の角度を調整し、基板Ｐの進行方向に対して交差させるようにしてもよい。このようにすれば、液滴吐出ヘッド３０１の角度を調整することで、ノズル間のピッチを調節することが出来る。また、基板Ｐとノズル面との距離を任意に調節することが出来るようにしてもよい。

図６は、液滴吐出ヘッド３０１の断面図である。

液滴吐出ヘッド３０１には、液体材料（配線用インク等）を収容する液体室３２１に隣接してピエゾ素子３２２が設置されている。液体室３２１には、液体材料を収容する材料タンクを含む液体材料供給系３２３を介して液体材料が供給される。

ピエゾ素子３２２は駆動回路３２４に接続されており、この駆動回路３２４を介してピエゾ素子３２２に電圧を印加し、ピエゾ素子３２２を変形させることにより、液体室３２１が変形し、ノズル３２５から液体材料が吐出される。

この場合、印加電圧の値を変化させることにより、ピエゾ素子３２２の歪み量が制御される。また、印加電圧の周波数を変化させることにより、ピエゾ素子３２２の歪み速度が制御される。ピエゾ方式による液滴吐出は材料に熱を加えないため、材料の組成に影響を与えにくいという利点を有する。
（第２工程：積層部形成）
図７〜図１５は、第２工程である積層部形成工程を説明する図である。なお、図７（ｂ）〜図８（ｂ）は、それぞれ図７（ａ）〜図８（ａ）におけるＡ−Ａ’線に沿う断面図であり、図８（ｃ）は、図８（ａ）におけるＢ−Ｂ’線に沿う断面図である。

第２工程では、バンク５１及び格子パターンの配線からなる層上の所定位置に絶縁膜３１と半導体膜（コンタクト層３３，活性層３２）からなる積層部３５を形成する。

まず、プラズマＣＶＤ法により、基板Ｐ上の全面に対して、絶縁膜３１、活性層３２、コンタクト層３３の連続成膜を行う。具体的には、図７に示すように、絶縁膜３１として窒化シリコン膜、活性層３２としてアモルファスシリコン膜、コンタクト層３３としてｎ＋型シリコン膜を原料ガスやプラズマ条件を変化させることにより連続して形成する。

次いで、図８に示すように、フォトリソグラフィ法を用いて、所定位置にレジスト５８（５８ａ〜５８ｂ）を配置する。このレジストは、図８（ａ）に示すように、ゲート配線４０とソース配線４２の交差部５６及びゲート電極４１に跨って設けられるレジスト５８ａと、容量線４６ソース配線４２の交差部５６に設けられるレジスト５８ｂと、これら交差部５６の領域外でレジスト５８ａ、５８ｂを囲むようにパネル周辺回路部を除く領域に設けられるレジスト５８ｃとから構成される。

これらレジスト５８ａ〜５８ｃは、バンク５１と同様の材料をスピンコート等の手法により、基板Ｐ上に全面的に塗布した後に、露光光の透過率がレジスト５８ａ〜５８ｃの形状に応じて調整されたマスクを用いて一括的に露光した後に、現像・ドライエッチングを実施することにより、所定形状及び所定の厚さにパターニングされる。

より詳細には、レジスト５８ａは、図８（ｂ）に示すように、貫通電極１４に対応する位置に貫通して形成された開口部１４ａ、ソース電極４３及びドレイン電極４４に対応する位置にそれぞれ貫通して形成された開口部４３ａ、４４ａ、ソース電極４３及びドレイン電極４４（開口部４３ａ、４４ａ）を分離するチャネル部Ｃ、導電層４９に対応する位置に形成された開口部４９ａ、導電層４９とソース電極４３との接続部５０に対応する位置に形成された開口部５０ａ、引き回し配線１１に対応する位置に形成された開口部１１ａ、これら開口部１１ａ、４３ａ、４４ａ、４９ａの周囲に、例えば幅１〜１０μｍ程度で形成された壁部（非露光部）９ａを有している。

同様に、レジスト５８ｂは、図８（ｃ）に示すように、貫通電極１５に対応する位置に貫通して形成された開口部１５ａ、導電層４９に対応する位置に形成された開口部４９ａ、開口部４９ａの周囲に、例えば幅１〜１０μｍ程度で形成された壁部（非露光部）９ｂを有している。

上記の貫通して形成される開口部１４ａ、１５ａ、４３ａ、４４ａは、これらの露光領域に対して、ほぼ遮光されることなく第１エネルギ量でマスクを透過した露光光を照射するフル露光を行った後に、現像・ドライエッチングすることにより形成される。また、レジストが壁部９ａ、９ｂよりも薄い厚さで残留する開口部１１ａ、４９ａ、５０ａ、及びレジスト５８ｃは、これらの露光領域に対して、上記第１エネルギ量よりも小さい（例えば、およそ半分）第２エネルギ量でマスクを透過した露光光を照射するハーフ露光（ハーフトーン露光）を行った後に、現像・エッチングすることにより形成される。この場合、マスクには、第２エネルギ量で透過させる位置にメッシュが施されて、露光光の一部が遮光されることで、透過する露光光のエネルギ量が所定値（第２エネルギ量）に減じられる。

そして、開口部１１ａ、４９ａ、５０ａ、及びレジスト５８ｃよりも厚く形成される壁部９ａ、９ｂ及びチャネル部Ｃは、マスクによって露光光を遮光した非露光部とすることにより、現像・エッチングを行った後も除去されることなく、所定厚さに形成される。

このように、１回のドライプロセス及びフォトリソエッチングにより、貫通部及び２種類の厚さ（レジストの厚さがゼロの貫通部を含めると３種類の厚さ）を有するレジスト５８ａ〜５８ｃが形成される。

続いて、図９（ａ）に示すように、上記の液滴吐出装置ＩＪを用いて、ニッケル（Ｎｉ）やコバルト（Ｃｏ）等の金属材料を含む液滴を開口部４３ａ、４４ａに塗布し、乾燥・焼成処理を行うことにより、ソース電極４３及びドレイン電極４４に対するバリア層７０を形成する。このような乾燥・焼成処理により、導電性微粒子間の電気的接触が確保され、導電性膜に変換される。

乾燥処理としては、例えば基板Ｐを加熱する通常のホットプレート、電気炉などによる加熱処理によって行うことができる。例えば１８０℃加熱を６０分間程度行う。

焼成処理及の処理温度としては、分散媒の沸点（蒸気圧）、微粒子の分散性や酸化性等の熱的挙動、コーティング剤の有無や量、基材の耐熱温度などを考慮して適宜決定される。例えば、有機物からなるコーティング剤を除去するために、約２５０℃で焼成することが必要である。

なお、図９〜図１５については、各図中（ａ）が図８（ａ）におけるＡ−Ａ’線に沿う断面図であり、各図中（ａ）が図８（ａ）におけるＢ−Ｂ’線に沿う断面図である。

次に、図１０（ａ）、（ｂ）に示すように、レジスト５８ａ〜５８ｃ及びバリア層７０をマスクとしてドライエッチングを行い、開口部１４ａ、１５ａにおいて露出する絶縁膜３１、活性層３２及びコンタクト層３３を除去する。

続いて、異方性アッシング処理を行い、図１１（ａ）、（ｂ）に示すように、ハーフ露光にて形成した開口部１１ａ、４９ａ、５０ａに露出するレジスト５８ａ、５８ｂ、及びレジスト５８ｃを除去する。これにより、壁部９ａ、９ｂ及びチャネル部Ｃのレジストも低くなる。

次に、ドライエッチングを行い、図１２（ａ）、（ｂ）に示すように、壁部９ａ、９ｂ、及びチャネル部Ｃをマスクとして、レジストが除去されたエリアで露出する活性層３２及びコンタクト層３３を除去し、当該エリアにおいて絶縁膜３１を露出させる。

この後、図１３（ａ）、（ｂ）に示すように、必要に応じて、開口部１１ａ、１４ａ、１５ａ、、４９ａ、５０ａに、上記の液滴吐出装置ＩＪを用いて、ニッケル（Ｎｉ）やコバルト（Ｃｏ）等の金属材料を含む液滴を塗布し、乾燥・焼成処理を行うことにより、バリア層７０と同様のバリア層７１〜７３をそれぞれ形成する。

なお、バリア層７１〜７３は、必ずしも必要ではなく、使用する材料等に応じて適宜選択的に用いればよい。

続いて、上述した配線形成用金属材料（例えばＡｇ、Ｃｕ、Ａｌの少なくとも１種以上）を含有する液滴を上記の液滴吐出装置ＩＪを用いて、図１４（ａ）に示されるように、壁部９ａ及びチャネル部Ｃで囲まれた領域、及び図１４（ｂ）に示されるように、壁部９ｂで囲まれた領域に塗布する。基板Ｐに液滴を吐出した後には、分散媒の除去のため、必要に応じて乾燥処理、焼成処理を行う。乾燥処理は、例えば基板Ｐを加熱する通常のホットプレート、電気炉などによる加熱処理によって行うことができる。例えば１８０℃加熱を６０分間程度行う。

焼成処理及の処理温度は、分散媒の沸点（蒸気圧）、微粒子の分散性や酸化性等の熱的挙動、コーティング剤の有無や量、基材の耐熱温度などを考慮して適宜決定される。例えば、有機物からなるコーティング剤を除去するために、約２５０℃で焼成することが必要である。このような乾燥・焼成処理により、導電性微粒子間の電気的接触が確保され、図１４に示されるように導電性膜に変換される。

次に、図１５（ａ）、（ｂ）に示すように、アッシング等により、残っているレジスト（壁部９ａ、９ｂ及びチャネル部Ｃにおけるレジスト）を完全に除去した後に、図１４（ａ）、（ｂ）で示した工程で形成された導電性膜をマスクとして、フッ素含有プラズマ処理により、コンタクト層３３を除去し、ソース電極４３及びドレイン電極４４間のチャンネルエッチングを行う。

これにより、図１５（ｂ）に示すように、分断されたソース配線４２に貫通電極１５が接続され、絶縁膜３１を介して容量線４６と交差し、交差部５６を跨ぐように貫通電極１５を接続する導電層４９が形成される。同様に、図１５（ａ）に示すように、ソース電極４３及びドレイン電極４４に接続されたＴＦＴ３０が形成されるとともに、ソース電極４３が接続部５０、導電層４９及び貫通電極１４を介してソース配線４２に接続され、ドレイン電極４４が引き回し配線１１に接続されたアクティブマトリクス基板２０が形成される。

このように、上記ＴＦＴ３０を有するアクティブマトリクス基板２０は二回のフォトリソ工程を経て製造される。
（第３工程：透明絶縁膜形成）
次に、透明絶縁膜１２を形成する。

図１６（ａ）は、図１におけるＡ−Ａ’線視断面図、図１６（ｂ）は図１におけるＤ−Ｄ’線視断面図である。

これらの図に示されるように、まず、ＴＦＴ３０（積層部３５）、ソース電極４３、ドレイン電極４４、引き回し配線１１、導電層４９等を覆うように、絶縁膜７５を成膜する。この絶縁膜７５は、絶縁膜３１と同様の材料で形成される。また、絶縁膜７５を覆うように、感光性アクリル樹脂やＳｉを含有する感光性有機物等の感光性透明絶縁膜材料を塗布して透明絶縁膜１２を、例えば１．５〜７．５μｍ程度の厚さで成膜する。

さらに、透明絶縁膜１２上に、フッ素成分（フッ素原子）を含有する撥液層７６を形成する。この撥液層７６としては、例えば上述したＣＦ_４プラズマ処理を施して成膜する方法やフッ素基等を含有する有機化合物を塗布して成膜する方法を採用でき、ここでは１〜１０ｎｍ程度の厚さで成膜する。
（第４工程：画素電極形成）
続いて、画素電極４５を形成する。

図１７乃至図２１は、図１におけるＤ−Ｄ’線視断面図である。

図１７に示すように、続いて、フォトリソグラフィ法を用いて、透明絶縁膜１２及び撥液層７６上の所定位置にレジスト５９を配置する。このレジスト５９も、レジスト５８ａ〜５８ｃと同様の材料をスピンコート等の手法により、基板Ｐ上（透明絶縁膜１２及び撥液層７６上）に全面的に塗布した後に、露光光の透過率がレジスト５９の形状に応じて調整されたマスクを用いて一括的に露光した後に、現像・ドライエッチングを実施することにより、所定形状及び所定の厚さにパターニングされる。

より詳細には、レジスト５９は、図１に示した接続電極１０に対応する位置に貫通して形成された開口部１０ａ、画素電極４５に対応する位置に形成された開口部４５ａ、上述した画素バンクＧＢ及び垂直配向用スリットＨＳにそれぞれ対応する位置に形成された壁部（非露光部）７７、７８を有している。この画素バンクＧＢに対応する壁部７７は、画素電極４５に対してゲート配線４０及びソース線４２が透明絶縁膜１２の介在により離間しており、寄生容量が小さいことから、これらゲート配線４０及びソース線４２と平面的に重なる位置に配置される。従って、画素電極４５の配置領域を大きく確保することができ、高い開口率が得られる。

上記の貫通して形成される開口部１０ａは、この露光領域に対して、ほぼ遮光されることなく第１エネルギ量でマスクを透過した露光光を照射するフル露光を行った後に、現像・ドライエッチングすることにより形成される。また、レジストが壁部７７よりも薄い厚さで残留する開口部４５ａは、この露光領域に対して、上記第１エネルギ量よりも小さい（例えば、およそ半分）第２エネルギ量でマスクを透過した露光光を照射するハーフ露光を行った後に、現像・エッチングすることにより形成される。この場合に用いられるマスクにも、第２エネルギ量で透過させる位置にメッシュが施されて、露光光の一部が遮光されることにより、透過する露光光のエネルギ量が所定値（第２エネルギ量）に減じられる。

そして、開口部１０ａ、４５ａよりも厚く形成される壁部７７は、マスクによって露光光を遮光した非露光部とすることにより、現像・エッチングを行った後も除去されることなく、所定厚さに形成される。

このように、１回のドライプロセス及びフォトリソエッチングにより、貫通部及び２種類の厚さ（レジストの厚さがゼロの貫通部を含めると３種類の厚さ）を有するレジスト５９が形成される。

次に、図１８に示すように、レジスト５９をマスクとしてドライエッチングを行い、開口部１０ａを介して撥液層７６及び透明絶縁膜１２を除去する。

また、続いて、異方性アッシング処理を行い、図１９に示すように、ハーフ露光にて形成した開口部４５ａに露出するレジスト５９を除去する。これにより、壁部７７、７８のレジストも低くなる。

次に、ドライエッチングを行い、図２０に示すように、壁部７７、７８をマスクとして、レジストが除去されたエリアで露出する撥液層７６を除去するとともに、透明絶縁膜１２の表面を一部除去した後に、アッシング等により、残っているレジスト（壁部７７、７８におけるレジスト）を完全に除去する。

これにより、表面に撥液層７６を有し、透明絶縁膜１２の一部が突出して形成された画素バンクＧＢ及び垂直配向用スリットＨＳが形成される。

続いて、エッチングにより、開口部１０ａにおいて露出する絶縁膜７５を除去して、引き回し配線１１を露出させる。

次いで、前述した液滴吐出装置ＩＪによって、透明絶縁膜１２上に、例えばＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ：インジウムスズ酸化物）等の透明導電膜用材料を含有する液滴を塗布する。

これにより、図２１に示すように、画素バンクＧＢで囲まれた開口部４５ａに画素電極４５が形成される。このとき、開口部４５ａにおいては、予め撥液層７６が除去されているため、透明導電膜用材料を支障なく塗布することができる。

また、非露光部である画素バンクＧＢ及び垂直配向用スリットＨＳにおいては、表面に撥液層７６が残留しているため、画素バンクＧＢ及び垂直配向用スリットＨＳに塗布された透明導電膜用材料がはじかれることから、透明導電膜用材料に覆われることなく、微細な画素バンクＧＢ及び垂直配向用スリットＨＳを形成し、画素バンクＧＢに囲まれた画素領域（垂直配向用スリットＨＳを除く）に画素電極４５形成することができる。

また、透明導電膜用材料のうち、開口部１０ａに塗布された材料は、下層の引き回し配線１１まで到達することで、引き回し配線１１（すなわちドレイン電極４４）と画素電極４５とのコンタクト、及び容量線４６との容量コンタクトが確保される。

そして、基板Ｐに透明導電性材料を吐出した後には、分散媒の除去のため、必要に応じて乾燥処理、焼成処理を行う。乾燥・焼成処理により、導電性微粒子間の電気的接触が確保され、導電性膜に変換される。

この焼成処理条件としては、酸素含有雰囲気下では２５０℃以下の焼成温度が好ましく、非酸素且つ水素を０．１％以上含有する雰囲気下では３００℃以下の焼成温度が好ましい。

以上の工程を経ることにより、アクティブマトリクス基板２０が製造される。

このように、本実施の形態では、フル露光及びハーフ露光を行うことにより、貫通部及び２種類の厚さを有するレジスト５９を形成することにより、一回のフォトリソ工程で画素電極４５及び垂直配向用スリットＨＳを容易に形成することができる。従って、本実施形態では、大掛かりな設備と複雑な工程を必要とするフォトリソエッチング（及びドライプロセス）工程を従来（例えば特許文献２に記載された技術）と比べて低減することが可能になり、さらなるコスト低減及び生産性の向上を実現できる。

また、本実施形態では、上記フル露光及びハーフ露光を１枚のマスクにより実施するため、レジストに照射するエネルギ量を容易に調整することができ、複数のマスクを用いる場合と比較して、生産性効率の向上に寄与できる。

また、本実施形態では、画素電極４５と配線（ゲート配線４０、ソース配線４２、容量線４６）との間に透明絶縁膜１２を設けて距離を確保しているため、寄生容量を減らすことができ、ゲート配線４０、ソース配線４２に印加する信号のロス及び遅延を抑制できるとともに、画素電極４５（画素バンクＧＢ）をゲート配線４０、ソース配線４２の上方に配置することが可能になるため、開口率を高くすることができる。

しかも、上述したゲート配線４０、ソース配線４２、ＴＦＴ３０等を形成するにあたっても、フル露光及びハーフ露光を行うことにより、二回のフォトリソ工程を実施すればよく、さらなるコスト低減及び生産性の向上を実現できる。

また、このように、ＴＦＴ３０、画素電極４５の形成も含めて三回のフォトリソ工程を実施することにより、開口率が高く、コスト低減及び生産性の向上に寄与するアクティブマトリクス基板２０を容易に形成することが可能になる。

この場合、画素電極４５を成膜後にアッシング等により、壁部７７、７８を除去すればよく、垂直配向用スリットＨＳは突形状ではなく、凹形状で形成されることになる。

また、この構成においては、壁部７７、７８を除去する工程を設ける必要があるが、上述した実施形態のように、撥液・親液のコントラストによりパターニングする構成を採れば、この工程を設ける必要がなくなり、生産性の向上に寄与できる。
＜電気光学装置＞
次に、アクティブマトリクス基板２０を用いた電気光学装置の一例である液晶表示装置１００について説明する。

図２２は、液晶表示装置１００を対向基板側から見た平面図であり、図２３は、図２２のＨ−Ｈ’線に沿う断面図である。

なお、以下の説明に用いた各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならせてある。

図２２及び図２３において、液晶表示装置（電気光学装置）１００は、アクティブマトリクス基板２０を含むＴＦＴアレイ基板１１０と対向基板１２０とが光硬化性の封止材であるシール材１５２によって貼り合わされ、このシール材１５２によって区画された領域内に液晶１５０が封入、保持されている。なお、ＴＦＴアレイ基板１１０の液晶１５０に臨む面には上記の画素電極４５及び垂直配向用スリットＨＳを覆って配向膜（図示せず）が形成されている。

シール材１５２は、基板面内の領域において閉ざされた枠状に形成されてなり、液晶注入口を備えず、封止材にて封止された痕跡がない構成となっている。

シール材１５２の形成領域の内側の領域には、遮光性材料からなる周辺見切り１５３が形成されている。シール材１５２の外側の領域には、データ線駆動回路２０１及び実装端子２０２がＴＦＴアレイ基板１１０の一辺に沿って形成されており、この一辺に隣接する２辺に沿って走査線駆動回路２０４が形成されている。ＴＦＴアレイ基板１１０の残る一辺には、画像表示領域の両側に設けられた走査線駆動回路２０４の間を接続するための複数の配線２０５が設けられている。また、対向基板１２０のコーナー部の少なくとも１箇所においては、ＴＦＴアレイ基板１１０と対向基板１２０との間で電気的導通をとるための基板間導通材２０６が配設されている。

なお、データ線駆動回路２０１及び走査線駆動回路２０４をＴＦＴアレイ基板１１０の上に形成する代わりに、例えば、駆動用ＬＳＩが実装されたＴＡＢ（Tape Automated Bonding）基板とＴＦＴアレイ基板１１０の周辺部に形成された端子群とを異方性導電膜を介して電気的及び機械的に接続するようにしてもよい。

なお、液晶表示装置１００においては、使用する液晶１５０の種類、すなわち、ＴＮ（Twisted Nematic）モード、Ｃ−ＴＮ法、ＶＡ方式、ＩＰＳ方式モード等の動作モードや、ノーマリホワイトモード／ノーマリブラックモードの別に応じて、位相差板、偏光板等が所定の向きに配置されるが、ここでは図示を省略する。

また、液晶表示装置１００をカラー表示用として構成する場合には、対向基板１２０において、ＴＦＴアレイ基板１１０の各画素電極に対向する領域に、例えば、赤（Ｒ）、緑（Ｇ）、青（Ｂ）のカラーフィルタをその保護膜とともに形成する。

また、アクティブマトリクス基板２０を用いた電気光学装置としては、例えば、有機ＥＬ（エレクトロルミネッセンス）表示装置に応用が可能である。

有機ＥＬ表示装置は、蛍光性の無機および有機化合物を含む薄膜を、陰極と陽極とで挟んだ構成を有し、前記薄膜に電子および正孔（ホール）を注入して励起させることにより励起子（エキシトン）を生成させ、このエキシトンが再結合する際の光の放出（蛍光・燐光）を利用して発光させる素子である。

そして、ＴＦＴ３０を有するアクティブマトリクス基板２０上に、有機ＥＬ表示素子に用いられる蛍光性材料のうち、赤、緑および青色の各発光色を呈する材料すなわち発光層形成材料及び正孔注入／電子輸送層を形成する材料をインクとし、各々をパターニングすることで、自発光フルカラー有機ＥＬ表示装置を製造することができる。

さらに、アクティブマトリクス基板２０は、ＰＤＰ（プラズマディスプレイパネル）や、基板上に形成された小面積の薄膜に膜面に平行に電流を流すことにより、電子放出が生ずる現象を利用する表面伝導型電子放出素子等にも適用可能である。

このように、上述したアクティブマトリクス基板２０を備えた液晶表示装置１００を製造する場合は、コスト低減及び生産性の向上に寄与できる。
＜電子機器＞
次に、本発明の電子機器の具体例について説明する。

図２４（ａ）は、携帯電話の一例を示した斜視図である。図２４（ａ）において、６００は携帯電話本体を示し、６０１は上記実施形態の液晶表示装置１００を備えた表示部を示している。

図２４（ｂ）は、ワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視図である。図２４（ｂ）において、７００は情報処理装置、７０１はキーボードなどの入力部、７０３は情報処理本体、７０２は上記実施形態の液晶表示装置１００を備えた表示部を示している。

図２４（ｃ）は、腕時計型電子機器の一例を示した斜視図である。図２４（ｃ）において、８００は時計本体を示し、８０１は上記実施形態の液晶表示装置１００を備えた表示部を示している。

このように、図２４（ａ）〜（ｃ）に示す電子機器は、上記実施形態の液晶表示装置１００を備えたものであるので、コスト低減及び生産性の向上が実現された製造が可能である。

また、テレビやモニター等の大型液晶パネルにおいても本実施形態を用いることができる。

なお、本実施形態の電子機器は液晶表示装置１００を備えるものとしたが、有機エレクトロルミネッセンス表示装置、プラズマ型表示装置等、他の電気光学装置を備えた電子機器とすることもできる。

以上、添付図面を参照しながら本発明に係る好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。上述した例において示した各構成部材の諸形状や組み合わせ等は一例であって、本発明の主旨から逸脱しない範囲において設計要求等に基づき種々変更可能である。

例えば、上記実施形態では、画素バンクＧＢ及び垂直配向用スリットＨＳの上面に撥液層７６を形成することにより、撥液・親液のコントラストで画素電極４５をパターニングする構成としたが、この他にも、壁部７７、７８を画素電極４５及び垂直配向用スリットＨＳの厚さに応じた高さで形成し、この壁部７７、７８を隔壁として、壁部７７、７８で囲まれた画素領域に画素電極形成材料を含む液滴を塗布して成膜する構成としてもよい。

また、上記実施形態では、画素電極４５を液滴吐出方式で形成する構成としたが、これに限定されるものではなく、撥液・親液のコントラストによりパターニング可能な塗布方法であれば、スピンコート等、他の液相法を用いてもよい。

また、上記実施形態で示したアクティブマトリクス基板２０は、垂直配向用スリットＨＳを有する構成として説明したが、この垂直配向用スリットＨＳは必ずしも設けられる必要はない。

アクティブマトリクス基板の一部拡大図である。 アクティブマトリクス基板の等価回路図である。 アクティブマトリクス基板を製造する手順を示す図である。 図３に続く手順を示す図である。 液滴吐出装置の概略斜視図である。 液滴吐出ヘッドの断面図である。 図４に続く手順を示す図である。 図７に続く手順を示す図である。 図８に続く手順を示す図である。 図９に続く手順を示す図である。 図１０に続く手順を示す図である。 図１１に続く手順を示す図である。 図１２に続く手順を示す図である。 図１３に続く手順を示す図である。 図１４に続く手順を示す図である。 図１５に続く手順を示す図である。 図１６に続く手順を示す図である。 図１７に続く手順を示す図である。 図１８に続く手順を示す図である。 図１９に続く手順を示す図である。 図２０に続く手順を示す図である。 液晶表示装置を対向基板の側から見た平面図である。 液晶表示装置の断面図である。 電子機器の具体例を示す図である。 アクティブマトリクス基板の別の形態を示す図である。

符号の説明

ＧＢ…画素バンク（区画部）、 ＩＪ…液滴吐出装置、 Ｐ…基板、 ９ａ、９ｂ、７７、７８…壁部（非露光部）、 １０…接続電極、 １２…透明絶縁樹脂（透明絶縁膜）、 １４、１５…貫通電極、 ２０…アクティブマトリクス基板、 ３０…ＴＦＴ（スイッチング素子）、 ３２…活性層（半導体膜）、 ３３…コンタクト層（半導体膜）、 ３５…積層部、 ４０…ゲート配線（ゲート線）、 ４２…ソース配線（ソース線）、 ４６…容量線、 ４９…導電層、 ５０…接続部、 ５８、５８ａ〜５８ｃ、５９…レジスト、 ７６…撥液層、 １００…液晶表示装置（電気光学装置）、 ６００…携帯電話本体（電子機器）、 ７００…情報処理装置（電子機器）、 ８００…時計本体（電子機器）

Claims (10)

1. 格子パターンの配線を基板上に形成する第１工程と、
   前記配線の一部上に絶縁膜と半導体膜とからなる積層部を形成する第２工程と、
   前記配線及び前記積層部を覆う透明絶縁膜を成膜する第３工程と、
   前記透明絶縁膜上に、前記半導体膜を介して前記配線と電気的に接続される画素電極を形成する第４工程とを有し、
   前記第４工程では、前記透明絶縁膜を貫通して前記画素電極と前記半導体膜とを電気的に接続する接続電極、前記画素電極が形成される画素領域、及び画素毎に前記画素領域を区画する区画部に対応するレジストを前記透明絶縁膜上に形成する工程を有し、
   前記レジストのうち、前記接続電極に対応する前記レジストに対して第１エネルギ量で露光し、前記画素領域に対応する前記レジストに対して前記第１エネルギ量よりも小さい第２エネルギ量で露光し、前記区画部に対応する前記レジストに対して非露光とする工程を含むことを特徴とするアクティブマトリクス基板の製造方法。
2. 請求項１記載のアクティブマトリクス基板の製造方法において、
   前記第３工程は、前記透明絶縁膜の表面に撥液層を設ける工程を有することを特徴とするアクティブマトリクス基板の製造方法。
3. 請求項２記載のアクティブマトリクス基板の製造方法において、
   前記撥液層を、フッ素成分を有するガスを用いたプラズマ処理で前記透明絶縁膜上に形成することを特徴とするアクティブマトリクス基板。
4. 請求項２記載のアクティブマトリクス基板の製造方法において、
   前記撥液層を、フッ素成分を有する液状体を前記透明絶縁膜上に塗布して形成することを特徴とするアクティブマトリクス基板。
5. 請求項１から４のいずれかに記載のアクティブマトリクス基板の製造方法において、
   前記第４工程では、前記レジストの露光領域に応じて、前記第１エネルギ量及び前記第２エネルギ量で露光光を透過させるマスクを用いることを特徴とするアクティブマトリクス基板の製造方法。
6. 請求項１から５のいずれかに記載のアクティブマトリクス基板の製造方法において、
   第１方向又は第２方向のいずれか一方の配線が交差部において分断され、
   前記積層部上に前記分断された配線を電気的に連結させる導電層を形成する工程を有することを特徴とするアクティブマトリクス基板。
7. 請求項６記載のアクティブマトリクス基板の製造方法において、
   前記配線は、ソース線、ゲート線、及びゲート線に沿って略直線状に伸びる容量線を有し、前記ソース線が前記交差部において分断されていることを特徴とするアクティブマトリクス基板の製造方法。
8. 請求項１から７のいずれかに記載のアクティブマトリクス基板の製造方法において、
   前記第１工程は、導電性材料を液滴吐出法により配置する工程を含むことを特徴とするアクティブマトリクス基板の製造方法。
9. アクティブマトリクス基板を有する液晶表示装置の製造方法であって、
   前記アクティブマトリクス基板を請求項１から８のいずれかに記載のアクティブマトリクス基板の製造方法で製造することを特徴とする液晶表示装置の製造方法。
10. 請求項９記載の液晶表示装置の製造方法であって、
    前記レジストは、前記区画部で囲まれた領域に設けられる液晶配向用パターンに対応して形成され、
    前記第４工程では、前記液晶配向用パターンに対応する前記レジストを、前記区画部とともに非露光とすることを特徴とする液晶表示装置の製造方法。
    

Images