JP2007235062A - エピタキシャルウェハ及び電子デバイス並びにiii−v族化合物半導体結晶の気相エピタキシャル成長法 - Google Patents
エピタキシャルウェハ及び電子デバイス並びにiii−v族化合物半導体結晶の気相エピタキシャル成長法 Download PDFInfo
- Publication number
- JP2007235062A JP2007235062A JP2006058203A JP2006058203A JP2007235062A JP 2007235062 A JP2007235062 A JP 2007235062A JP 2006058203 A JP2006058203 A JP 2006058203A JP 2006058203 A JP2006058203 A JP 2006058203A JP 2007235062 A JP2007235062 A JP 2007235062A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- epitaxial
- compound semiconductor
- ingap
- iii
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Bipolar Transistors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
【解決手段】本発明のエピタキシャルウェハは、半絶縁性化合物半導体基板1上に、III−V族化合物半導体結晶のエピタキシャル層2を設けたものであり、エピタキシャル層2がエッチングストッパ層を有し、かつ、そのエッチングストッパ層を結晶状態が不規則構造のInGaP混晶層3で構成したものである。
【選択図】図1
Description
請求項1の発明は、半絶縁性化合物半導体基板上に、III−V族化合物半導体結晶のエピタキシャル層を設けたエピタキシャルウェハにおいて、上記エピタキシャル層がエッチングストッパ層を有し、かつ、そのエッチングストッパ層を結晶状態が不規則構造のInGaP混晶層で構成したことを特徴とするエピタキシャルウェハである。
2 エピタキシャル層
3 i−In0.49Ga0.51P層(InGaP混晶層)
Claims (12)
- 半絶縁性化合物半導体基板上に、III−V族化合物半導体結晶のエピタキシャル層を設けたエピタキシャルウェハにおいて、上記エピタキシャル層がエッチングストッパ層を有し、かつ、そのエッチングストッパ層を結晶状態が不規則構造のInGaP混晶層で構成したことを特徴とするエピタキシャルウェハ。
- 半絶縁性化合物半導体基板上に、III−V族化合物半導体結晶のエピタキシャル層を設けたエピタキシャルウェハにおいて、上記エピタキシャル層がエミッタ層を有し、かつ、そのエミッタ層を結晶状態が不規則構造のInGaP混晶層で構成したことを特徴とするエピタキシャルウェハ。
- 上記InGaP混晶層を用いたエッチングストッパ層を1nm〜15nmの膜厚で形成する請求項1記載のエピタキシャルウェハ。
- 上記不規則構造のInGaP混晶層のエネルギーバンドギャップ(Eg)が1.89eV〜1.91eVである請求項1〜3いずれか記載のエピタキシャルウェハ。
- 上記InGaP混晶層を用いたエッチングストッパ層の上層及び下層のエピタキシャル層を、GaAs(ガリウム砒素)、AlGaAs(アルミニウムガリウム砒素)、InGaAs(インジウムガリウム砒素)などのInGaP以外の層を用いて形成する請求項1〜4いずれか記載のエピタキシャルウェハ。
- 請求項1〜5いずれか記載のエピタキシャルウェハを用いて製造したことを特徴とする電子デバイス。
- 反応炉内に設置した半絶縁性化合物半導体基板を加熱し、その反応炉内にIII族とV族の各原料を流すことにより、上記基板上に所望のエピタキシャル層をエピタキシャル成長させる気相エピタキシャル成長法において、上記エピタキシャル層がInGaP(インジウムガリウムリン)混晶層で構成されるエッチングストッパ層を有し、そのエッチングストッパ層を形成する際、結晶状態が不規則構造となるようにエピタキシャル成長させることを特徴とするIII−V族化合物半導体結晶の気相エピタキシャル成長法。
- 反応炉内に設置した半絶縁性化合物半導体基板を加熱し、その反応炉内にIII族とV族の各原料を流すことにより、上記基板上に所望のエピタキシャル層をエピタキシャル成長させる気相エピタキシャル成長法において、上記エピタキシャル層がInGaP(インジウムガリウムリン)混晶層で構成されるエミッタ層を有し、そのエミッタ層を形成する際、結晶状態が不規則構造となるようにエピタキシャル成長させることを特徴とするIII−V族化合物半導体結晶の気相エピタキシャル成長法。
- 上記不規則構造のInGaP混晶層をエピタキシャル成長させる時の成長温度を530℃〜590℃に調整する請求項7又は8記載のIII−V族化合物半導体結晶の気相エピタキシャル成長法。
- V族原料としてPH3(ホスフィン)、TBP(ターシャリーブチルホスフィン)、AsH3(アルシン)、As(CH3)3(トリメチル砒素)又はTBA(ターシャリーブチルアルシン)を用いる請求項7〜9いずれか記載のIII−V族化合物半導体結晶の気相エピタキシャル成長法。
- III族原料としてGa(CH3)3(トリメチルガリウム)、Ga(CH3CH2)3(トリエチルガリウム)、In(CH3)3(トリメチルインジウム)、In(CH3CH2)3(トリエチルインジウム)、Al(CH3)3(トリメチルアルミニウム)又はAl(CH3CH2)3(トリエチルアルミニウム)を用いる請求項7〜10いずれか記載のIII−V族化合物半導体結晶の気相エピタキシャル成長法。
- 上記半絶縁性化合物半導体基板としてGaAs基板を用いる請求項7〜11いずれか記載のIII−V族化合物半導体結晶の気相エピタキシャル成長法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006058203A JP2007235062A (ja) | 2006-03-03 | 2006-03-03 | エピタキシャルウェハ及び電子デバイス並びにiii−v族化合物半導体結晶の気相エピタキシャル成長法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006058203A JP2007235062A (ja) | 2006-03-03 | 2006-03-03 | エピタキシャルウェハ及び電子デバイス並びにiii−v族化合物半導体結晶の気相エピタキシャル成長法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007235062A true JP2007235062A (ja) | 2007-09-13 |
Family
ID=38555299
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006058203A Pending JP2007235062A (ja) | 2006-03-03 | 2006-03-03 | エピタキシャルウェハ及び電子デバイス並びにiii−v族化合物半導体結晶の気相エピタキシャル成長法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007235062A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010263018A (ja) * | 2009-04-30 | 2010-11-18 | Hitachi Cable Ltd | トランジスタ素子用エピタキシャルウェハの製造方法 |
WO2016114260A1 (ja) * | 2015-01-15 | 2016-07-21 | 住友化学株式会社 | Iii-v族化合物半導体エピタキシャルウェハ及びその製造方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11243058A (ja) * | 1998-02-24 | 1999-09-07 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2002334841A (ja) * | 2001-05-08 | 2002-11-22 | Hitachi Cable Ltd | 化合物半導体エピタキシャルウェハ及びその製造方法並びに電界効果トランジスタ |
JP2003297849A (ja) * | 2002-04-05 | 2003-10-17 | Toshiba Corp | ヘテロ接合バイポーラトランジスタ及びその製造方法 |
JP2004266266A (ja) * | 2003-02-10 | 2004-09-24 | Matsushita Electric Ind Co Ltd | 電界効果型トランジスタ並びにそれを用いた集積回路装置及びスイッチ回路 |
WO2005055322A1 (en) * | 2003-11-24 | 2005-06-16 | Triquint Semiconductor, Inc. | Monolithic integrated enhancement mode and depletion mode field effect transistors and method of making the same |
-
2006
- 2006-03-03 JP JP2006058203A patent/JP2007235062A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11243058A (ja) * | 1998-02-24 | 1999-09-07 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2002334841A (ja) * | 2001-05-08 | 2002-11-22 | Hitachi Cable Ltd | 化合物半導体エピタキシャルウェハ及びその製造方法並びに電界効果トランジスタ |
JP2003297849A (ja) * | 2002-04-05 | 2003-10-17 | Toshiba Corp | ヘテロ接合バイポーラトランジスタ及びその製造方法 |
JP2004266266A (ja) * | 2003-02-10 | 2004-09-24 | Matsushita Electric Ind Co Ltd | 電界効果型トランジスタ並びにそれを用いた集積回路装置及びスイッチ回路 |
WO2005055322A1 (en) * | 2003-11-24 | 2005-06-16 | Triquint Semiconductor, Inc. | Monolithic integrated enhancement mode and depletion mode field effect transistors and method of making the same |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010263018A (ja) * | 2009-04-30 | 2010-11-18 | Hitachi Cable Ltd | トランジスタ素子用エピタキシャルウェハの製造方法 |
WO2016114260A1 (ja) * | 2015-01-15 | 2016-07-21 | 住友化学株式会社 | Iii-v族化合物半導体エピタキシャルウェハ及びその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3311414B1 (en) | Doped barrier layers in epitaxial group iii nitrides | |
WO2012164750A1 (ja) | 窒化物電子デバイス、窒化物電子デバイスを作製する方法 | |
JP2008205146A (ja) | 化合物半導体装置及びその製造方法 | |
JP2007165431A (ja) | 電界効果型トランジスタおよびその製造方法 | |
JP2003297849A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
US20160079370A1 (en) | Semiconductor device, semiconductor wafer, and semiconductor device manufacturing method | |
JP2010199597A (ja) | 化合物半導体装置の製造方法 | |
JP5427623B2 (ja) | 半導体基板の製造方法および半導体基板 | |
JP2009016867A (ja) | pn接合を有する薄膜結晶ウエハ及びその製造方法 | |
JP2013021024A (ja) | トランジスタ素子 | |
JP3843884B2 (ja) | バイポーラトランジスタの製造方法 | |
US20040113143A1 (en) | Semiconductor device having a lattice-mismatched semiconductor layer on a substrate | |
TW200421614A (en) | Compound semiconductor epitaxial substrate and method for production thereof | |
JP2007235062A (ja) | エピタキシャルウェハ及び電子デバイス並びにiii−v族化合物半導体結晶の気相エピタキシャル成長法 | |
JP5119644B2 (ja) | Iii−v族化合物半導体エピタキシャルウェハ | |
JP2013062442A (ja) | 窒化物半導体電子デバイス、窒化物半導体電子デバイスを作製する方法 | |
JP2007258258A (ja) | 窒化物半導体素子ならびにその構造および作製方法 | |
JP2007042936A (ja) | Iii−v族化合物半導体エピタキシャルウェハ | |
JP2011054685A (ja) | 半導体基板 | |
JP2009060043A (ja) | 電界効果トランジスタの製造方法及びその電界効果トランジスタ | |
EP1553618A1 (en) | Production method for thin-film crystal wafer, semiconductor device using it and production method therefor | |
CN117012814B (zh) | InP基异质结双极性晶体管的外延结构及其制备方法 | |
JP3277809B2 (ja) | 化合物半導体結晶成長方法及びヘテロ接合バイポーラトランジスタ | |
JP2007103925A (ja) | 半導体装置及びその製造方法 | |
JP3592922B2 (ja) | 化合物半導体基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080418 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111114 |
|
A131 | Notification of reasons for refusal |
Effective date: 20111122 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120131 |
|
A02 | Decision of refusal |
Effective date: 20120807 Free format text: JAPANESE INTERMEDIATE CODE: A02 |