Nothing Special   »   [go: up one dir, main page]

JP2007235062A - エピタキシャルウェハ及び電子デバイス並びにiii−v族化合物半導体結晶の気相エピタキシャル成長法 - Google Patents

エピタキシャルウェハ及び電子デバイス並びにiii−v族化合物半導体結晶の気相エピタキシャル成長法 Download PDF

Info

Publication number
JP2007235062A
JP2007235062A JP2006058203A JP2006058203A JP2007235062A JP 2007235062 A JP2007235062 A JP 2007235062A JP 2006058203 A JP2006058203 A JP 2006058203A JP 2006058203 A JP2006058203 A JP 2006058203A JP 2007235062 A JP2007235062 A JP 2007235062A
Authority
JP
Japan
Prior art keywords
layer
epitaxial
compound semiconductor
ingap
iii
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006058203A
Other languages
English (en)
Inventor
Kazunari Fujikawa
一成 藤川
Ryota Isono
僚多 磯野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2006058203A priority Critical patent/JP2007235062A/ja
Publication of JP2007235062A publication Critical patent/JP2007235062A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Bipolar Transistors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】エッチングストッパ層を有するエピタキシャルウェハの、InGaP結晶を用いたエッチングストッパ層を5nmよりも薄膜化し、かつ薄膜化してもInGaP層表面で選択エッチングによるエッチングストップが可能なエピタキシャルウェハ及び電子デバイス並びにIII−V族化合物半導体結晶の気相エピタキシャル成長法を提供するものである。
【解決手段】本発明のエピタキシャルウェハは、半絶縁性化合物半導体基板1上に、III−V族化合物半導体結晶のエピタキシャル層2を設けたものであり、エピタキシャル層2がエッチングストッパ層を有し、かつ、そのエッチングストッパ層を結晶状態が不規則構造のInGaP混晶層3で構成したものである。
【選択図】図1

Description

本発明は、高電子移動度トランジスタ(High Electron Mobility Transistor:HEMT)等の電子デバイスに用いられるエピタキシャルウェハ及び電子デバイス並びにIII−V族化合物半導体結晶の気相エピタキシャル成長法に関するものである。
GaAs(ガリウム砒素)やInGaAs(インジウムガリウム砒素)などの化合物半導体は、Si(シリコン)半導体に比べて電子移動度が高いという特長がある。この特長をいかして、GaAsやInGaAsは高速動作や高効率動作を要求されるデバイスに多く用いられている。代表例としてHEMTが挙げられ、携帯電話の送信用マイクロ波増幅器や高周波スイッチング素子、衛星放送用受信アンテナの高周波増幅器に用いられている。
最近では、HEMTデバイス製作のプロセス工程内で容易な選択エッチングが行えるように、エッチングストッパ層を有するHEMT用エピタキシャルウェハが製作されるようになっている。
エッチングストッパ層を有するHEMT用エピタキシャルウェハは、半絶縁性化合物半導体基板上に、結晶成長したバッファ層、電子走行層、スペーサ層、電子供給層、ショットキー層、エッチングストッパ層及びコンタクト層よりなるエピタキシャル層が設けられる。
基板は単結晶成長するための下地である。バッファ層は基板表面の残留不純物によるデバイス特性劣化を防ぐ働きや、電子走行層からのリーク電流を防ぐ働きをもつ半絶縁性のGaAs層またはAlGaAs(アルミニウムガリウム砒素)層である。電子走行層は自由電子が流れる半絶縁性のInGaAs層であり、高純度である必要がある。スペーサ層は、電子走行層の自由電子が電子供給層のn型不純物によってイオン散乱されるのを抑止する働きをもつ半絶縁性のGaAs層またはAlGaAs層である。電子供給層はn型不純物がドーピングされており、発生した自由電子を電子走行層へ供給する働きをもつn型のAlGaAs層である。ショットキー層はゲート電極を付けるためにショットキー接合される半絶縁性のGaAs層またはAlGaAs層である。エッチングストッパ層はショットキー層までエッチングで削り込む際に、GaAs層またはAlGaAs層とはエッチング選択比が大きく異なり選択エッチングが出来る働きをもつ半絶縁性またはn型のInGaP(インジウムガリウムリン)層である。コンタクト層は金属電極とのオーミックコンタクトを形成するキャリア濃度の大きなn型のGaAs層である。
エッチングストッパ層を有するHEMT用エピタキシャルウェハの構造例を図4に示す。結晶成長のことをエピタキシャルと言う。エピタキシャル層名称のn−はエピタキシャル層がn型であることを表し、n+−はキャリア濃度が大きいn型であることを表している。また、i−はエピタキシャル層が半絶緑性であることを表している。厚さの単位はnm(10-9m)である。キャリア濃度の単位はcm-3である。
図4に示したエッチングストッパ層21を有するHEMT用エピタキシャルウェハの成長方法を以下に述べる。
エピタキシャル層を成長させる半絶縁性化合物半導体基板を成長炉内にセットし加熱する。成長炉内に原料ガスを供給すると、原料ガスが熱により分解し、基板上にエピタキシャル層が形成される。
i−GaAs層を成長させる場合には、Ga原料のGa(CH33(トリメチルガリウム(TMG))とAs原料のAsH3(アルシン)を基板に供給する。なお、Ga原料としては他にGa(CH3CH23(トリエチルガリウム(TEG))がある。As原料としては他にAs(CH33(トリメチル砒素)、TBA(ターシャリーブチルアルシン)がある。
i−Al0.25Ga0.75As層を成長させる場合には、Ga(CH33、AsH3、及びAl原料のAl(CH33(トリメチルアルミニウム)を基板に供給する。なお、Al原料としては他にAl(CH3CH23(トリエチルアルミニウム)がある。
i−In0.20Ga0.80As層を成長させる場合には、Ga(CH33、AsH3、及びIn原料のIn(CH33(トリメチルインジウム(TMI))を基板に供給する。なお、In原料としては他にIn(CH3CH23(トリエチルインジウム)がある。
n−Al0.25Ga0.75As層を成長させる場合には、Al(CH33、Ga(CH33、AsH3、及びn型ドーパントを基板に供給する。n型ドーパントの元素としてはSi(シリコン)がある。Si原料としてはSiH4(モノシラン)、Si26(ジシラン)がある。
i−In0.49Ga0.51P層を成長させる場合には、In(CH33、Ga(CH3CH23、P原料のPH3(ホスフィン)を基板に供給する。なお、P原料としては他にTBP(ターシャリーブチルホスフィン)、In原料としては他にIn(CH33がある。
+−GaAs層を成長させる場合には、Ga(CH33、AsH3、及びn型ドーパントを基板に供給する。n型ドーパントの元素としてはSiやSe(セレン)がある。Si原料としてはSiH4、Si26がある。Se原料としてはH2Se(セレン化水素)がある。
なお、この出願の発明に関連する先行技術文献情報としては、次のものがある。
特開2001−93838号公報 特開平11−266009号公報 特開2002−134524号公報 特開2004−266266号公報 特開2003−68764号公報 特開2003−69155号公報
図4に示す構造のエッチングストッパ層21を有するHEMT用エピタキシャルウェハでは、エッチングストッパ層21にInGaP層が用いられており、エッチングの際にGaAsやAlGaAsとはエッチング選択比が大きく異なるエッチャントを使用することで、InGaP層表面までを選択エッチングすることができる。これによりHEMTデバイス製作のプロセス工程において簡略化が図れるようになる。
ここで、GaAs基板上に格子整合するInGaP混晶層はorder/disorder(規則/不規則)構造を示す混晶であり、成長温度などのエピタキシャル成長条件により、GaAs基板上に格子整合するInGaP結晶のエネルギーバンドギャップ(Eg)が変化することが知られている。
成長温度とInGaPエネルギーバンドギャップの関係の一例を図5に示す。図5中における成長温度620〜670℃付近の約1.85eVのエネルギーバンドギャップをもつInGaP結晶をorder(規則)構造と呼び、成長温度550〜580℃付近の約1.90eVのエネルギーバンドギャップをもつInGaP結晶をdisorder(不規則)構造と呼んでいる。disorder構造のInGaP結晶は、フォトルミネッセンス(PL)法でのPLピーク波長の半値幅が小さいため、order構造のInGaP結晶よりも結晶性が良いと言われている。
従来技術では、order構造のInGaP結晶を用いたエッチングストッパ層が通常5nm以上で設計されている。これはエッチングストッパ層のエピタキシャル成長を、エッチングストッパ層以外のエピタキシャル層と同じ温度(620〜670℃)で行うためである。ただし、エピタキシャル層の膜厚が厚くなればなるほどエピタキシャル層に対する縦方向の抵抗が大きくなってしまうため、HEMTデバイスを製作した場合にon抵抗の増大や高周波特性が劣化してしまう、といった問題がある。
しかしながら、従来技術で通常5nmのエッチングストッパ層の厚さをさらに薄くしようとすると、エッチング時に選択エッチングとはいえオーバーエッチングされてInGaP層が耐えられずに削られてしまい、エッチングストッパ層本来の役割を果たさなくなってしまう。このため、従来技術ではInGaP結晶を用いたエッチングストッパ層を通常5nmよりも薄くすることができず、デバイスメーカー側からのプロセス工程簡略化かつ電気的特性向上という要望を満足するエピタキシャル成長方法を見出せなかった。
図4に示した従来技術であるorder構造のInGaP結晶を用いたエッチングストッパ層21について、膜厚を5nm、3nm、1nmと薄膜化させて成長させ、図4に示した評価用構造エピタキシャル層表面をエッチングで出した際のそれぞれのシート抵抗を渦電流法により測定した。具体的には、励振用コイルでウェハ中に渦電流を流し、その大きさを検出用コイルで検出して導電率を求め、この導電率から抵抗率を求める。シート抵抗とはエピタキシャルウェハ表面での抵抗であり、単位はΩ/sq.である。それぞれのシート抵抗を表1に示す。
Figure 2007235062
表1に示すように、エッチングストッパ層を3nm、1nmと薄膜化させてエッチングで評価用構造エピタキシャル層表面を出した場合、基準となる評価用構造エピタキシャルウェハと比較して、シート抵抗が高いことが分かる。これは、InGaP結晶のエッチングストッパ層21が耐えられずにオーバーエッチングされてしまい、エッチングストッパ層21の下層にあるショットキー層22のi−Al0.25Ga0.75As層までエッチングされているためと考えられる。また、エッチング後のウェハ表面に曇りが見られたため、これではHEMTデバイスの製作は困難となってしまう。
本発明の目的は、エッチングストッパ層を有するエピタキシャルウェハの、InGaP結晶を用いたエッチングストッパ層を5nmよりも薄膜化し、かつ薄膜化してもInGaP層表面で選択エッチングによるエッチングストップが可能なエピタキシャルウェハ及び電子デバイス並びにIII−V族化合物半導体結晶の気相エピタキシャル成長法を提供することにある。
上記の目的を達成するために、
請求項1の発明は、半絶縁性化合物半導体基板上に、III−V族化合物半導体結晶のエピタキシャル層を設けたエピタキシャルウェハにおいて、上記エピタキシャル層がエッチングストッパ層を有し、かつ、そのエッチングストッパ層を結晶状態が不規則構造のInGaP混晶層で構成したことを特徴とするエピタキシャルウェハである。
請求項2の発明は、半絶縁性化合物半導体基板上に、III−V族化合物半導体結晶のエピタキシャル層を設けたエピタキシャルウェハにおいて、上記エピタキシャル層がエミッタ層を有し、かつ、そのエミッタ層を結晶状態が不規則構造のInGaP混晶層で構成したことを特徴とするエピタキシャルウェハである。
請求項3の発明は、InGaP混晶層を用いたエッチングストッパ層を1nm〜15nmの膜厚で形成する請求項1記載のエピタキシャルウェハである。
請求項4の発明は、不規則構造のInGaP混晶層のエネルギーバンドギャップ(Eg)が1.89eV〜1.91eVである請求項1〜3いずれか記載のエピタキシャルウェハである。
請求項5の発明は、InGaP混晶層を用いたエッチングストッパ層の上層及び下層のエピタキシャル層を、GaAs(ガリウム砒素)、AlGaAs(アルミニウムガリウム砒素)、InGaAs(インジウムガリウム砒素)などのInGaP以外の層を用いて形成する請求項1,3,4いずれか記載のエピタキシャルウェハである。
請求項6の発明は、請求項1〜5いずれか記載のエピタキシャルウェハを用いて製造したことを特徴とする電子デバイスである。
請求項7の発明は、反応炉内に設置した半絶縁性化合物半導体基板を加熱し、その反応炉内にIII族とV族の各原料を流すことにより、上記基板上に所望のエピタキシャル層をエピタキシャル成長させる気相エピタキシャル成長法において、上記エピタキシャル層がInGaP(インジウムガリウムリン)混晶層で構成されるエッチングストッパ層を有し、そのエッチングストッパ層を形成する際、結晶状態が不規則構造となるようにエピタキシャル成長させることを特徴とするIII−V族化合物半導体結晶の気相エピタキシャル成長法である。
請求項8の発明は、反応炉内に設置した半絶縁性化合物半導体基板を加熱し、その反応炉内にIII族とV族の各原料を流すことにより、上記基板上に所望のエピタキシャル層をエピタキシャル成長させる気相エピタキシャル成長法において、上記エピタキシャル層がInGaP(インジウムガリウムリン)混晶層で構成されるエミッタ層を有し、そのエミッタ層を形成する際、結晶状態が不規則構造となるようにエピタキシャル成長させることを特徴とするIII−V族化合物半導体結晶の気相エピタキシャル成長法である。
請求項9の発明は、不規則構造のInGaP混晶層をエピタキシャル成長させる時の成長温度を530℃〜590℃に調整する請求項7又は8記載のIII−V族化合物半導体結晶の気相エピタキシャル成長法である。
請求項10の発明は、V族原料としてPH3(ホスフィン)、TBP(ターシャリーブチルホスフィン)、AsH3(アルシン)、As(CH33(トリメチル砒素)又はTBA(ターシャリーブチルアルシン)を用いる請求項7〜9いずれか記載のIII−V族化合物半導体結晶の気相エピタキシャル成長法である。
請求項11の発明は、III族原料としてGa(CH33(トリメチルガリウム)、Ga(CH3CH23(トリエチルガリウム)、In(CH33(トリメチルインジウム)、In(CH3CH23(トリエチルインジウム)、Al(CH33(トリメチルアルミニウム)又はAl(CH3CH23(トリエチルアルミニウム)を用いる請求項7〜10いずれか記載のIII−V族化合物半導体結晶の気相エピタキシャル成長法である。
請求項12の発明は、半絶縁性化合物半導体基板としてGaAs基板を用いる請求項7〜11いずれか記載のIII−V族化合物半導体結晶の気相エピタキシャル成長法である。
本発明では、エッチングストッパ層を有するエピタキシャルウェハにおいて、エッチングストッパ層を構成するInGaP結晶をdisorder構造でエピタキシャル成長させ、これにより、InGaP結晶を用いたエッチングストッパ層を従来技術の通常5nmよりも薄くでき、かつ選択エッチングの際にInGaP層表面でエッチングストップが可能となる。
以下本発明の実施の形態を添付図面により説明する。
本発明を図4に示したHEMT用エピタキシャルウェハに適用し、本発明の好適一実施の形態に係るエッチングストッパ層を有するHEMT用エピタキシャルウェハの縦断面構造図を図1に示す。
図1に示すHEMT用エピタキシャルウェハは、GaAs基板(半絶縁性化合物半導体基板)1上に、i−In0.49Ga0.51P層(InGaP混晶層)3で構成されるエッチングストッパ層を有するエピタキシャル層2を設けてなるものである。このi−In0.49Ga0.51P層3のエネルギーバンドギャップ(Eg)は1.89eV〜1.91eVであり、1nm〜15nmの膜厚に形成される。また、半絶縁性化合物半導体基板1の比抵抗は約107〜108Ω・cmとされる。
本実施の形態に係るIII−V族化合物半導体結晶の気相エピタキシャル成長法は、エピタキシャル層2としてi−In0.49Ga0.51P層3で構成されるエッチングストッパ層を形成する際、InGaPの結晶状態が不規則構造となるようにエピタキシャル成長させることに特徴を有している。
このi−In0.49Ga0.51P層3で構成されるエッチングストッパ層は、成長温度を530℃〜590℃に調整した状態でエピタキシャル成長される。これによって、結晶状態が不規則構造のi−In0.49Ga0.51P層3で構成されるエッチングストッパ層を有するHEMT用エピタキシャルウェハが得られる。
エピタキシャル層2の成長方法としては、従来、慣用的に用いられているIII−V族化合物半導体結晶の気相エピタキシャル成長法を用いることができ、エッチングストッパ層は不規則構造のi−In0.49Ga0.51P層3で形成され、エッチングストッパ層の上層及び下層の各エピタキシャル層は、GaAs、AlGaAs、InGaAsなどのInGaP以外のIII−V族化合物半導体結晶の層を用いて形成される。
V族原料としては、PH3、TBP、AsH3、As(CH33又はTBAを用いることができる。
III族原料としては、Ga(CH33、Ga(CH3CH23、In(CH33、In(CH3CH23、Al(CH33又はAl(CH3CH23を用いることができる。
次に、本実施の形態の作用を説明する。
図4に示したorder構造のInGaP結晶を用いたエッチングストッパ層を有する従来のHEMT用エピタキシャルウェハでは、エッチングストッパ層を薄膜化すると、表1に示したように評価用構造エピタキシャル層表面をエッチングで出した際のシート抵抗が、基準となる評価用構造エピタキシャルウェハのシート抵抗よりも高くなってしまう。これではエッチングストッパ層がエッチングストップをするという本来の役割を果たしていないことになる。
そこで、本実施の形態では、エッチングストッパ層を有するHEMT用エピタキシャルウェハにおいて、InGaP結晶を用いたエッチングストッパ層を従来技術での通常5nmよりも薄膜化し、かつ薄膜化してもInGaP層表面で選択エッチングによるエッチングストップを可能にするため、InGaP結晶をdisorder構造にエピタキシャル成長させている。disorder構造のInGaP結晶をエピタキシャル成長させるために、具体的には、エッチングストッパ層のエピタキシャル成長温度を、エッチングストッパ層以外のエピタキシャル層の成長温度(例えば、620〜670℃)と同じ温度ではなく、温度を変えて低温(530℃〜590℃)で行っている。
このdisorder構造のInGaP結晶は、膜厚を1nmまで薄膜化しても、InGaP層表面で選択エッチングによるエッチングストップが可能となる。また、本実施の形態に係るエピタキシャルウェハは、図4に示した従来のエピタキシャルウェハと比べて、エピタキシャル層の膜厚を薄くすることができるため、エピタキシャル層に対する縦方向の抵抗を小さくすることができる。その結果、エッチングストッパ層の膜厚を薄膜化したHEMT用エピタキシャルウェハが提供できるので、デバイスメーカー側においてHEMTデバイスを製作する場合に、on抵抗の低減や高周波特性の向上及びプロセス工程の簡略化につながる。
ここで、エッチングストッパ層の膜厚下限を1nmに規定した根拠を以下に述べる。本実施の形態において、disorder構造のInGaP結晶を用いたエッチングストッパ層の膜厚を、1nm未満の0.5nmまで薄膜化してみたが、この場合、図1に示した評価用構造エピタキシャル層表面をエッチングで出した際のシート抵抗が350Ω/sq.と高くなった。また、エッチング後のウェハ表面に若干の曇りが見られた。つまり、disorder構造のInGaP結晶であっても、膜厚が0.5nmだと、エッチングストッパ層が耐えられずにオーバーエッチングされてしまい、エッチングストッパ層の下層にあるショットキー層のi−Al0.25Ga0.75As層までエッチングされてしまう。また、エッチング後のウェハ表面に曇りが見られるため、これではHEMTデバイスの製作は困難である。
よって、本実施の形態にて、disorder構造のInGaP結晶を用いたエッチングストッパ層の膜厚は、最小1nmとすることが最適であると考える。エッチングストッパ層の膜厚上限は15nm以下、好ましくは従来技術では不可能であった5nm未満である。
また、本実施の形態に係るエピタキシャルウェハは、エッチングストッパ層を不規則構造のi−In0.49Ga0.51P層3で形成し、エッチングストッパ層の上層及び下層の各エピタキシャル層をInGaP以外の層を用いて形成し、エッチングの際にGaAsやAlGaAsとはエッチング選択比が大きく異なるエッチャントを使用することで、i−In0.49Ga0.51P層3(エッチングストッパ層)の表面までを確実に選択エッチングすることができる。
本実施の形態では、disorder構造のInGaP結晶を用いたエッチングストッパ層を有する電子デバイスとしてHEMTを挙げ、HEMT用エピタキシャルウェハについて説明を行ったが、特にこれに限定するものではない。例えば、InGaP結晶を用いたエッチングストッパ層を有する電子デバイスとして、図2に示すヘテロ接合バイポーラトランジスタ(Hetero Junction Bipolar Transistor:HBT)や、電界効果トランジスタ(Field Effect Transistor:FET)などが挙げられ、これらの電子デバイスにもdisorder構造のInGaP結晶を用いたエッチングストッパ層を適用可能である。
また、HBT用エピタキシャルウェハにおいて、図3に示すように、エミッタ層にdisorder構造のInGaP結晶を適用することも可能である。これによって、電流利得や長期信頼性の向上が期待される。disorder構造のInGaP結晶をエミッタ層に適用する場合は、その膜厚は15nm超であってもよく、好ましくは20〜60nmとされる。エミッタ層の膜厚が薄すぎると、HBTとしての電気的役割を果たせなくなり、また、膜厚が厚すぎるとトランジスタの高周波特性の悪化とデバイスプロセス加工性の低下に繋がる。
図1に示した構造の、本発明の一実施例であるdisorder構造のInGaP結晶からなるエッチングストッパ層を有するHEMT用エピタキシャルウェハを作製する。エッチングストッパ層を有するHEMT用エピタキシャルウェハの成長条件を下記する。成長炉内圧力は70Torr(約9.33×103Pa)、希釈用ガスは水素である。基板には半絶縁性GaAs基板を用いた。
i−GaAs層の成長にはGa(CH33とAsH3を用いた。Ga(CH33の流量は70cc/分、AsH3の流量は250cc/分とした。また、成長温度は660℃とした。厚さは下層側から順に500nm,100nm,100nm、キャリア濃度は下層側から順に1×1013cm-3以下,1×1015cm-3以下,1×1015cm-3以下とした。
i−Al0.25Ga0.75As層の成長にはGa(CH33、Al(CH33、及びAsH3を用い、それらの流量はそれぞれ30cc/分、60cc/分及び500cc/分とし、また、成長温度は660℃とした。厚さは下層側から順に100nm,100nm,5nm,30nm、キャリア濃度はいずれも1×1016cm-3以下とした。
i−In0.20Ga0.80As層の成長にはGa(CH33、In(CH33、及びAsH3を用い、それらの流量はそれぞれ40cc/分、150cc/分、及び500cc/分とし、また、成長温度は660℃とした。厚さは20nmとした。
n−Al0.25Ga0.75As層の成長には、i−Al0.25Ga0.75As層の成長に使用したGa(CH33、Al(CH33、AsH3に加えてSi26を使用した。Si26の流量は50cc/分とした。Si26以外の流量はi−Al0.25Ga0.75As層の場合と同じであり、成長温度は660℃とした。厚さは25nm、キャリア濃度は3×1018cm-3(Siドープ)とした。
i−In0.49Ga0.51P(disorder)層の成長には、In(CH33、Ga(CH3CH23、及びPH3を用い、それらの流量はそれぞれ120cc/分、300cc/分、及び700cc/分とした。この層のみ成長温度は570℃とし、InGaP結晶がdisorder構造となるようにした。また、エピタキシャル膜厚は1nmと、薄く成長させた。
+−GaAs層の成長には、i−GaAs層の成長に使用したGa(CH33、AsH3に加えてSi26を用いた。Si26の流量は100cc/分とした。Si26以外の流量はi−GaAs層の場合と同じであり、成長温度は660℃とした。厚さは50nm、キャリア濃度は3×1018cm-3(Siドープ)とした。
上記成長条件で、図1に示したエッチングストッパ層を有するHEMT用エピタキシャルウェハを成長し、評価用構造エピタキシャル層表面をエッチングで出した際のシート抵抗を測定したものを表2に示す。
Figure 2007235062
表2に示すように、基準となる評価用構造エピタキシャルウェハと比較しても変わらないシート抵抗が得られていることが分かる。シート抵抗が同じであれば、HEMTの他の電気的特性であるピンチオフ電圧やシートキャリア濃度、電子移動度も同じ特性が得られていると言える。なお、Asを含む層のエッチングにはリン酸系のエッチャントを用い、Pを含む層のエッチングには塩酸系のエッチャントを用いた。
上記実施例から、disorder構造のInGaP結晶を、エッチングストッパ層として成長させることにより、エッチングストッパ層を1nmまで薄膜化させても、InGaP層表面で選択エッチングによるエッチングストップが可能となった。また、エッチング後のウェハ表面に曇りも見られなかった。これは、disorder構造のInGaP結晶の結晶性の良さが影響しているためと考えられる。
図2に示した構造の、本発明の一実施例であるdisorder構造のInGaP結晶からなるエッチングストッパ層を有するHBT用エピタキシャルウェハを作製する。エッチングストッパ層を有するHBT用エピタキシャルウェハの成長条件を下記する。基板には半絶縁性GaAs基板を用いた。
ストッパ層であるn+−In0.48Ga0.52P(disorder)層の成長には、TEG、TMI、PH3、及びSi26を用い、それらの流量はそれぞれ200cc/分、200cc/分、500cc/分、及び500cc/分とした。この層の成長温度は550℃とし、InGaP結晶がdisorder構造となるようにした。厚さは1nm、キャリア濃度は5×1016cm-3(Siドープ)とした。
サブコレクタ層であるn+−GaAs層の成長には、TMG、AsH3、及びSi26を用いた。それらの流量はそれぞれ200cc/分、50cc/分、400cc/分とした。また、成長温度は650℃とした。厚さは600nm、キャリア濃度は5×1018cm-3(Siドープ)とした。
コレクタ層であるn-−GaAs層の成長には、TMG、AsH3、及びSi26を用いた。それらの流量はそれぞれ200cc/分、600cc/分、10cc/分とした。また、成長温度は650℃とした。厚さは600nm、キャリア濃度は1×1016cm-3(Siドープ)とした。
ベース層であるp+−GaAs層の成長には、TEG、AsH3、及びCBr4を用いた。それらの流量はそれぞれ200cc/分、20cc/分、20cc/分とした。また、成長温度は530℃とした。厚さは80nm、キャリア濃度は4×1019cm-3(Cドープ)とした。
エミッタ層であるn−In0.48Ga0.52P(order)層の成長には、TEG、TMI、PH3、及びSi26を用い、それらの流量はそれぞれ200cc/分、200cc/分、500cc/分、及び50cc/分とした。この層の成長温度は630℃とした。厚さは50nm、キャリア濃度は5×1017cm-3(Siドープ)とした。
エミッタコンタクト層であるn+−GaAs層の成長には、TMG、AsH3、及びSi26を用いた。それらの流量はそれぞれ200cc/分、300cc/分、300cc/分とした。また、成長温度は630℃とした。厚さは100nm、キャリア濃度は5×1018cm-3(Siドープ)とした。
ノンアロイ層であるn+−In0→0.50Ga1→0.50As層の成長には、TEG、TMI、AsH3、及びH2Seを用い、それらの流量はそれぞれ200cc/分、20cc/分、500cc/分、及び100cc/分とし、また、成長温度は530℃とした。厚さは50nm、キャリア濃度は1×1019cm-3(Seドープ)とした。同じくノンアロイ層であるn+−In0.50Ga0.50As層の成長には、TEG、TMI、AsH3、及びH2Seを用い、それらの流量はそれぞれ400cc/分、200cc/分、500cc/分、及び100cc/分とし、また、成長温度は530℃とした。厚さは50nm、キャリア濃度は1×1019cm-3(Seドープ)とした。
本実施例のHBT用エピタキシャルウェハにおいても、実施例1と同様の効果が得られた。
図3に示した構造の、本発明の一実施例であるdisorder構造のInGaP結晶からなるエミッタ層を有するHBT用エピタキシャルウェハを作製する。エミッタ層を有するHBT用エピタキシャルウェハの成長条件を下記する。基板には半絶縁性GaAs基板を用いた。
サブコレクタ層であるn+−GaAs層の成長には、TMG、AsH3、及びSi26を用いた。それらの流量はそれぞれ200cc/分、50cc/分、400cc/分とした。また、成長温度は650℃とした。厚さは600nm、キャリア濃度は5×1018cm-3(Siドープ)とした。
コレクタ層であるn-−GaAs層の成長には、TMG、AsH3、及びSi26を用いた。それらの流量はそれぞれ200cc/分、600cc/分、10cc/分とした。また、成長温度は650℃とした。厚さは600nm、キャリア濃度は1×1016cm-3(Siドープ)とした。
ベース層であるp+−GaAs層の成長には、TEG、AsH3、及びCBr4を用いた。それらの流量はそれぞれ200cc/分、20cc/分、20cc/分とした。また、成長温度は530℃とした。厚さは80nm、キャリア濃度は4×1019cm-3(Cドープ)とした。
エミッタ層であるn+−In0.48Ga0.52P(disorder)層の成長には、TEG、TMI、PH3、及びSi26を用い、それらの流量はそれぞれ200cc/分、200cc/分、500cc/分、及び200cc/分とした。この層の成長温度は550℃とし、InGaP結晶がdisorder構造となるようにした。厚さは50nm、キャリア濃度は5×1017cm-3(Siドープ)とした。
エミッタコンタクト層であるn+−GaAs層の成長には、TMG、AsH3、及びSi26を用いた。それらの流量はそれぞれ200cc/分、300cc/分、300cc/分とした。また、成長温度は630℃とした。厚さは100nm、キャリア濃度は5×1018cm-3(Siドープ)とした。
ノンアロイ層であるn+−In0→0.50Ga1→0.50As層の成長には、TEG、TMI、AsH3、及びH2Seを用い、それらの流量はそれぞれ200cc/分、20cc/分、500cc/分、及び100cc/分とし、また、成長温度は530℃とした。厚さは50nm、キャリア濃度は1×1019cm-3(Seドープ)とした。同じくノンアロイ層であるn+−In0.50Ga0.50As層の成長には、TEG、TMI、AsH3、及びH2Seを用い、それらの流量はそれぞれ400cc/分、200cc/分、500cc/分、及び100cc/分とし、また、成長温度は530℃とした。厚さは50nm、キャリア濃度は1×1019cm-3(Seドープ)とした。
本実施例のHBT用エピタキシャルウェハにおいては、電流利得や長期信頼性が向上した。
本発明の好適一実施の形態に係るエッチングストッパ層を有するHEMT用エピタキシャルウェハの縦断面構造の一例を示す図である。 図1の一変形例を示す図である。 図1の別の変形例を示す図である。 従来のエッチングストッパ層を有するHEMT用エピタキシャルウェハの縦断面構造の一例を示す図である。 GaAs基板上に格子整合するInGaPのエネルギーバンドギャップと成長温度の関係の一例を示す図である。
符号の説明
1 GaAs基板(半絶縁性化合物半導体基板)
2 エピタキシャル層
3 i−In0.49Ga0.51P層(InGaP混晶層)

Claims (12)

  1. 半絶縁性化合物半導体基板上に、III−V族化合物半導体結晶のエピタキシャル層を設けたエピタキシャルウェハにおいて、上記エピタキシャル層がエッチングストッパ層を有し、かつ、そのエッチングストッパ層を結晶状態が不規則構造のInGaP混晶層で構成したことを特徴とするエピタキシャルウェハ。
  2. 半絶縁性化合物半導体基板上に、III−V族化合物半導体結晶のエピタキシャル層を設けたエピタキシャルウェハにおいて、上記エピタキシャル層がエミッタ層を有し、かつ、そのエミッタ層を結晶状態が不規則構造のInGaP混晶層で構成したことを特徴とするエピタキシャルウェハ。
  3. 上記InGaP混晶層を用いたエッチングストッパ層を1nm〜15nmの膜厚で形成する請求項1記載のエピタキシャルウェハ。
  4. 上記不規則構造のInGaP混晶層のエネルギーバンドギャップ(Eg)が1.89eV〜1.91eVである請求項1〜3いずれか記載のエピタキシャルウェハ。
  5. 上記InGaP混晶層を用いたエッチングストッパ層の上層及び下層のエピタキシャル層を、GaAs(ガリウム砒素)、AlGaAs(アルミニウムガリウム砒素)、InGaAs(インジウムガリウム砒素)などのInGaP以外の層を用いて形成する請求項1〜4いずれか記載のエピタキシャルウェハ。
  6. 請求項1〜5いずれか記載のエピタキシャルウェハを用いて製造したことを特徴とする電子デバイス。
  7. 反応炉内に設置した半絶縁性化合物半導体基板を加熱し、その反応炉内にIII族とV族の各原料を流すことにより、上記基板上に所望のエピタキシャル層をエピタキシャル成長させる気相エピタキシャル成長法において、上記エピタキシャル層がInGaP(インジウムガリウムリン)混晶層で構成されるエッチングストッパ層を有し、そのエッチングストッパ層を形成する際、結晶状態が不規則構造となるようにエピタキシャル成長させることを特徴とするIII−V族化合物半導体結晶の気相エピタキシャル成長法。
  8. 反応炉内に設置した半絶縁性化合物半導体基板を加熱し、その反応炉内にIII族とV族の各原料を流すことにより、上記基板上に所望のエピタキシャル層をエピタキシャル成長させる気相エピタキシャル成長法において、上記エピタキシャル層がInGaP(インジウムガリウムリン)混晶層で構成されるエミッタ層を有し、そのエミッタ層を形成する際、結晶状態が不規則構造となるようにエピタキシャル成長させることを特徴とするIII−V族化合物半導体結晶の気相エピタキシャル成長法。
  9. 上記不規則構造のInGaP混晶層をエピタキシャル成長させる時の成長温度を530℃〜590℃に調整する請求項7又は8記載のIII−V族化合物半導体結晶の気相エピタキシャル成長法。
  10. V族原料としてPH3(ホスフィン)、TBP(ターシャリーブチルホスフィン)、AsH3(アルシン)、As(CH33(トリメチル砒素)又はTBA(ターシャリーブチルアルシン)を用いる請求項7〜9いずれか記載のIII−V族化合物半導体結晶の気相エピタキシャル成長法。
  11. III族原料としてGa(CH33(トリメチルガリウム)、Ga(CH3CH23(トリエチルガリウム)、In(CH33(トリメチルインジウム)、In(CH3CH23(トリエチルインジウム)、Al(CH33(トリメチルアルミニウム)又はAl(CH3CH23(トリエチルアルミニウム)を用いる請求項7〜10いずれか記載のIII−V族化合物半導体結晶の気相エピタキシャル成長法。
  12. 上記半絶縁性化合物半導体基板としてGaAs基板を用いる請求項7〜11いずれか記載のIII−V族化合物半導体結晶の気相エピタキシャル成長法。
JP2006058203A 2006-03-03 2006-03-03 エピタキシャルウェハ及び電子デバイス並びにiii−v族化合物半導体結晶の気相エピタキシャル成長法 Pending JP2007235062A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006058203A JP2007235062A (ja) 2006-03-03 2006-03-03 エピタキシャルウェハ及び電子デバイス並びにiii−v族化合物半導体結晶の気相エピタキシャル成長法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006058203A JP2007235062A (ja) 2006-03-03 2006-03-03 エピタキシャルウェハ及び電子デバイス並びにiii−v族化合物半導体結晶の気相エピタキシャル成長法

Publications (1)

Publication Number Publication Date
JP2007235062A true JP2007235062A (ja) 2007-09-13

Family

ID=38555299

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006058203A Pending JP2007235062A (ja) 2006-03-03 2006-03-03 エピタキシャルウェハ及び電子デバイス並びにiii−v族化合物半導体結晶の気相エピタキシャル成長法

Country Status (1)

Country Link
JP (1) JP2007235062A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010263018A (ja) * 2009-04-30 2010-11-18 Hitachi Cable Ltd トランジスタ素子用エピタキシャルウェハの製造方法
WO2016114260A1 (ja) * 2015-01-15 2016-07-21 住友化学株式会社 Iii-v族化合物半導体エピタキシャルウェハ及びその製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11243058A (ja) * 1998-02-24 1999-09-07 Fujitsu Ltd 半導体装置及びその製造方法
JP2002334841A (ja) * 2001-05-08 2002-11-22 Hitachi Cable Ltd 化合物半導体エピタキシャルウェハ及びその製造方法並びに電界効果トランジスタ
JP2003297849A (ja) * 2002-04-05 2003-10-17 Toshiba Corp ヘテロ接合バイポーラトランジスタ及びその製造方法
JP2004266266A (ja) * 2003-02-10 2004-09-24 Matsushita Electric Ind Co Ltd 電界効果型トランジスタ並びにそれを用いた集積回路装置及びスイッチ回路
WO2005055322A1 (en) * 2003-11-24 2005-06-16 Triquint Semiconductor, Inc. Monolithic integrated enhancement mode and depletion mode field effect transistors and method of making the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11243058A (ja) * 1998-02-24 1999-09-07 Fujitsu Ltd 半導体装置及びその製造方法
JP2002334841A (ja) * 2001-05-08 2002-11-22 Hitachi Cable Ltd 化合物半導体エピタキシャルウェハ及びその製造方法並びに電界効果トランジスタ
JP2003297849A (ja) * 2002-04-05 2003-10-17 Toshiba Corp ヘテロ接合バイポーラトランジスタ及びその製造方法
JP2004266266A (ja) * 2003-02-10 2004-09-24 Matsushita Electric Ind Co Ltd 電界効果型トランジスタ並びにそれを用いた集積回路装置及びスイッチ回路
WO2005055322A1 (en) * 2003-11-24 2005-06-16 Triquint Semiconductor, Inc. Monolithic integrated enhancement mode and depletion mode field effect transistors and method of making the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010263018A (ja) * 2009-04-30 2010-11-18 Hitachi Cable Ltd トランジスタ素子用エピタキシャルウェハの製造方法
WO2016114260A1 (ja) * 2015-01-15 2016-07-21 住友化学株式会社 Iii-v族化合物半導体エピタキシャルウェハ及びその製造方法

Similar Documents

Publication Publication Date Title
EP3311414B1 (en) Doped barrier layers in epitaxial group iii nitrides
WO2012164750A1 (ja) 窒化物電子デバイス、窒化物電子デバイスを作製する方法
JP2008205146A (ja) 化合物半導体装置及びその製造方法
JP2007165431A (ja) 電界効果型トランジスタおよびその製造方法
JP2003297849A (ja) ヘテロ接合バイポーラトランジスタ及びその製造方法
US20160079370A1 (en) Semiconductor device, semiconductor wafer, and semiconductor device manufacturing method
JP2010199597A (ja) 化合物半導体装置の製造方法
JP5427623B2 (ja) 半導体基板の製造方法および半導体基板
JP2009016867A (ja) pn接合を有する薄膜結晶ウエハ及びその製造方法
JP2013021024A (ja) トランジスタ素子
JP3843884B2 (ja) バイポーラトランジスタの製造方法
US20040113143A1 (en) Semiconductor device having a lattice-mismatched semiconductor layer on a substrate
TW200421614A (en) Compound semiconductor epitaxial substrate and method for production thereof
JP2007235062A (ja) エピタキシャルウェハ及び電子デバイス並びにiii−v族化合物半導体結晶の気相エピタキシャル成長法
JP5119644B2 (ja) Iii−v族化合物半導体エピタキシャルウェハ
JP2013062442A (ja) 窒化物半導体電子デバイス、窒化物半導体電子デバイスを作製する方法
JP2007258258A (ja) 窒化物半導体素子ならびにその構造および作製方法
JP2007042936A (ja) Iii−v族化合物半導体エピタキシャルウェハ
JP2011054685A (ja) 半導体基板
JP2009060043A (ja) 電界効果トランジスタの製造方法及びその電界効果トランジスタ
EP1553618A1 (en) Production method for thin-film crystal wafer, semiconductor device using it and production method therefor
CN117012814B (zh) InP基异质结双极性晶体管的外延结构及其制备方法
JP3277809B2 (ja) 化合物半導体結晶成長方法及びヘテロ接合バイポーラトランジスタ
JP2007103925A (ja) 半導体装置及びその製造方法
JP3592922B2 (ja) 化合物半導体基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080418

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111114

A131 Notification of reasons for refusal

Effective date: 20111122

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120131

A02 Decision of refusal

Effective date: 20120807

Free format text: JAPANESE INTERMEDIATE CODE: A02