JP2007227478A - Method of manufacturing semiconductor chip - Google Patents
Method of manufacturing semiconductor chip Download PDFInfo
- Publication number
- JP2007227478A JP2007227478A JP2006044399A JP2006044399A JP2007227478A JP 2007227478 A JP2007227478 A JP 2007227478A JP 2006044399 A JP2006044399 A JP 2006044399A JP 2006044399 A JP2006044399 A JP 2006044399A JP 2007227478 A JP2007227478 A JP 2007227478A
- Authority
- JP
- Japan
- Prior art keywords
- reference voltage
- chip
- semiconductor chip
- resistance value
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
本発明は、定電流を出力する出力部を半導体素子上に形成する半導体チップの製造方法に関する。 The present invention relates to a method for manufacturing a semiconductor chip, in which an output section for outputting a constant current is formed on a semiconductor element.
拡散処理などを行った半導体素子上に配線(主としてアルミ配線)を形成し、裁断して半導体チップを形成することが広く行われている。この拡散処理では、P型、N型半導体を製造するために、通常、イオン注入による不純物の添加後に熱拡散処理で不純物を拡散させている。 It is widely practiced to form a semiconductor chip by forming wiring (mainly aluminum wiring) on a semiconductor element subjected to diffusion treatment or the like and cutting it. In this diffusion treatment, in order to manufacture P-type and N-type semiconductors, impurities are usually diffused by thermal diffusion treatment after the addition of impurities by ion implantation.
ところで、半導体素子では、抵抗等の絶対精度が良くないというデメリットがあることが知られている。特に上記の熱拡散処理を行った場合、個々の半導体素子の抵抗にばらつきが生じ易いので、この傾向が顕著に見られる。 By the way, it is known that the semiconductor element has a demerit that the absolute accuracy of resistance or the like is not good. In particular, when the thermal diffusion process is performed, the resistance of individual semiconductor elements tends to vary, and this tendency is noticeable.
このため、半導体素子を用いた半導体回路で高精度の特性を得るためには、半導体素子を用いてチップを形成した後、このチップに対する調整行為を行うこと、又は、他の部品をチップに外付けで設けることが必要となっている。 For this reason, in order to obtain high-accuracy characteristics in a semiconductor circuit using a semiconductor element, after the chip is formed using the semiconductor element, an adjustment action is performed on the chip, or other components are attached to the chip. It is necessary to install it.
例えば、定電流を得るためには、定電圧回路で生成した電圧と抵抗とで一定の電流を得ている。そして、半導体素子の場合、バンドギャップリファレンス電圧のように安定した定電圧(定電位)が生成可能であることが周知である。しかし、拡散でバラツキが生じるので、抵抗については絶対精度を得ることができない。このため、オンチップ上での調整を行ったり、精度の良い外付け抵抗を用いたりする必要がある。 For example, in order to obtain a constant current, a constant current is obtained with a voltage and resistance generated by a constant voltage circuit. In the case of a semiconductor element, it is well known that a stable constant voltage (constant potential) such as a band gap reference voltage can be generated. However, since dispersion occurs due to diffusion, absolute accuracy cannot be obtained for the resistance. For this reason, it is necessary to perform on-chip adjustment or to use an external resistor with high accuracy.
オンチップ上での調整としては、レーザートリミング(レーザー光により抵抗の形状等を加工して回路特性を微調整する方法)やヒューズなどによって回路をオープンとする調整や、ツェナーザップトリミングによって回路をショートさせる調整を行うことが考えられる。しかし、このような調整を行った場合、経年変化による劣化によって、オープンとした部分が再接続することやショートさせたものが再断線するおそれがある。また、このような調整行為を行うことにより、チップコストの増大を招く。 On-chip adjustments include laser trimming (a method of finely adjusting circuit characteristics by processing the shape of a resistor with laser light), adjustment to open the circuit with a fuse, and short circuit by Zener Zap trimming. It is conceivable to make adjustments. However, when such an adjustment is performed, there is a possibility that the open part may be reconnected or the shorted part may be disconnected again due to deterioration due to aging. In addition, by performing such an adjustment action, the chip cost is increased.
また、オンチップ上での調整として選択パッドによる調整を行う場合、ロジック回路及び選択パッドをチップ上に設けるため、チップサイズが大きくなる。このことを例を挙げて説明する。 Further, in the case where the adjustment by the selection pad is performed as the adjustment on the chip, since the logic circuit and the selection pad are provided on the chip, the chip size is increased. This will be described with an example.
図4には、従来のチップ(半導体チップ)70の一例の模式的な平面図が示されている。このチップ70は、領域別に様々な回路を構成し、それぞれの回路が別々の機能を有している。図4に示したチップ70の構成は、電流調整部80、出力部82、選択パッド96、及び、図示しない電流供給回路、定電圧回路等の複数の機能部74に分類されている。
FIG. 4 shows a schematic plan view of an example of a conventional chip (semiconductor chip) 70. The
ここで、基準電圧VAを利用する出力部82において、この基準電圧VAによって流れる電流値が、出力部82の抵抗部108の抵抗値RAによって変化するため、出力部82に印加される基準電圧を調整する必要がある。このため、電流調整部80を基準電圧部79とロジック回路部81とで構成し、図5に示すように、ロジック回路部81を構成する選択制御部83によって基準電圧部79の各抵抗部98の両端の短絡、開放を制御することにより、基準電圧部79の各抵抗の両端を短絡するか否かの処理を行っている。
Here, the
このように、選択パッド96による調整を行う場合、チップ70の電流調整部80には基準電圧部79の他にロジック回路部81、選択パッド96が存在する。このため、チップ70のサイズが大きくなるので、チップコストが増大し、また、パッドの配置位置の制約によりチップレイアウトを行う上で大きな制約が生じる。
As described above, when adjustment is performed using the
また、外付け抵抗を用いた場合には、製品サイズが大きくなり、コストが増大する。 In addition, when an external resistor is used, the product size increases and the cost increases.
本発明は、上記事実を考慮して、高精度の小型で安価な半導体チップを製造することができる半導体チップの製造方法を提供することを課題とする。 In view of the above fact, an object of the present invention is to provide a semiconductor chip manufacturing method capable of manufacturing a highly accurate small and inexpensive semiconductor chip.
請求項1に記載の発明は、基準電圧が印加されると定電流を出力する出力部と、複数の抵抗部を備え、入力された電圧を分圧して前記出力部へ前記基準電圧を印加する基準電圧部と、をウエハに形成する第1工程と、前記出力部の抵抗値を測定する測定工程と、前記抵抗値に応じてた複数種のマスクを用意しておき、前記抵抗値に基づいて複数種の前記マスクから最適なマスクを選択する選択工程と、選択した前記マスクを用いて前記基準電圧を調整する第2工程と、を行うことを特徴とする。 The invention according to claim 1 includes an output unit that outputs a constant current when a reference voltage is applied, and a plurality of resistance units, and divides the input voltage and applies the reference voltage to the output unit. A first step of forming a reference voltage portion on the wafer, a measurement step of measuring the resistance value of the output portion, and a plurality of types of masks corresponding to the resistance value are prepared, and based on the resistance value A selection step of selecting an optimum mask from the plurality of types of masks, and a second step of adjusting the reference voltage using the selected mask.
上記の配線は、アルミニウム膜をパターンニングすることによって形成されることが多い。 The above wiring is often formed by patterning an aluminum film.
請求項1に記載の発明では、このように、製品製造プロセスの完了後ではなく、拡散工程の終了後などの製品製造プロセスの途中で、上記の測定工程、選択工程、及び、第2工程を行っている。従って、製品仕様に要求される定電流精度を簡易な手法で満たすことができ、高精度の小型で安価な半導体チップを製造することができる。 In the invention according to the first aspect, the measurement step, the selection step, and the second step are not performed after the completion of the product manufacturing process, but in the middle of the product manufacturing process such as after the diffusion step. Is going. Therefore, the constant current accuracy required for the product specifications can be satisfied by a simple method, and a highly accurate small and inexpensive semiconductor chip can be manufactured.
なお、一例として、上記第1工程では、半導体チップ全般の配線のために第1のアルミニウム膜の蒸着、加工工程を行い、上記第2工程では、上記第1のアルミニウム膜の蒸着・加工工程とは別に設定される短絡専用の第2のアルミニウム膜の蒸着・加工工程を行うことによって、上記基準電圧を調整する場合もある。 As an example, in the first step, the first aluminum film is deposited and processed for wiring of the entire semiconductor chip. In the second step, the first aluminum film is deposited and processed. Alternatively, the reference voltage may be adjusted by performing a vapor deposition / processing step of a second aluminum film dedicated to short circuit, which is set separately.
本発明は上記構成としたので、高精度の小型で安価な半導体チップを製造することができる。 Since the present invention is configured as described above, a highly accurate small and inexpensive semiconductor chip can be manufactured.
以下、実施形態を挙げ、図1〜図3を参照しつつ、本発明の実施の形態について説明する。 Hereinafter, embodiments will be described and embodiments of the present invention will be described with reference to FIGS.
図1は、本発明の一実施形態に係るチップ(半導体チップ)10の模式的な平面図である。チップ10は、領域別に様々な回路を構成し、それぞれの回路が別々の機能を有している。
FIG. 1 is a schematic plan view of a chip (semiconductor chip) 10 according to an embodiment of the present invention. The
図1に示したチップ10の領域は、基準電圧部20、出力部22、及び、図示しない電流供給回路、定電圧回路等の複数の機能部12に分類される。
The region of the
上記のチップ10の製造工程は、前工程と後工程とに分類される。
The manufacturing process of the
前工程では、シリコンウエハに酸化膜を形成し、フォトレジスト膜を形成して露光処理、現像処理を行い、エッチング処理を行う。そして、不純物を注入し、アルミ配線を形成する。 In the previous step, an oxide film is formed on a silicon wafer, a photoresist film is formed, exposure processing and development processing are performed, and etching processing is performed. Then, impurities are implanted to form aluminum wiring.
後工程では、前工程を終えたシリコンウエハをダイシングし、ワイヤボンディングによって配線を行う。 In the post-process, the silicon wafer that has completed the pre-process is diced, and wiring is performed by wire bonding.
以下、チップ10を製造することを図2のフローチャートを用いて説明する。なお、以下のチップ製造工程に関しては、本発明に関する部分を主として説明し、それ以外の周知技術については必要に応じて記載する程度にとどめる。
Hereinafter, manufacturing the
本実施形態では、ウエハに拡散処理などを施して半導体素子を形成する(ステップS1)。拡散処理としては熱拡散で処理することが多い。更に、アルミニウム膜を成膜してエッチングで加工することにより配線を形成する(ステップS2)。この結果、基準電圧部20、出力部22、及び、その他の機能部が形成される。基準電圧部20には複数の抵抗部28が形成されている。
In the present embodiment, a semiconductor element is formed by performing a diffusion process or the like on the wafer (step S1). In many cases, diffusion treatment is performed by thermal diffusion. Further, an aluminum film is formed and processed by etching to form a wiring (step S2). As a result, the
この後、素子特性の測定を行う。この測定では、出力部22を構成する抵抗部38(図3参照)の抵抗値RAを測定しておく(ステップS3)。抵抗値RAの測定では、出力部22に基準電圧VAを印加したときに流れる電流値Iを測定して、以下の(1)式によって求める。
Thereafter, element characteristics are measured. In this measurement, the resistance value RA of the resistance unit 38 (see FIG. 3) constituting the
RA=VA/I (1)
この(1)式は単純なオームの法則に基づく式である。
R A = V A / I (1)
This expression (1) is an expression based on a simple Ohm's law.
また、求められた抵抗値RAに基づいて、予め準備しておいた複数種のマスクのうちから最適なマスクを選択する(ステップS4)。そして、層間絶縁膜の形成(ステップS5)、スルーホールの形成(ステップS6)、アルミニウム膜(第2アルミニウム膜)の蒸着、加工(パターンニング)を行って基準電圧部20における特定のいくつかの抵抗間を互いに接続配線することにより(ステップS7)、基準電圧部20から出力部22に印加される基準電圧VAを調整する。その際には、ステップS4で選択したマスクを用いて行う。
Further, an optimum mask is selected from a plurality of types of masks prepared in advance based on the obtained resistance value RA (step S4). Then, formation of an interlayer insulating film (step S5), formation of a through hole (step S6), vapor deposition and processing (patterning) of an aluminum film (second aluminum film), and performing some specific operations in the
このようにして基準電圧VAを調整することによって、出力部22に流れる定電流Iの精度を目標とする精度にまで高めることができる。
By adjusting the reference voltage V A in this way, the accuracy of the constant current I flowing through the
なお、図3では、このステップS7による基準電圧部20の抵抗部28の接続をスイッチとして表現しており、スイッチONでは抵抗がショートしていて接続されていないことを表している。抵抗部28の抵抗値は、互いに同一であってもよいし、互いに異なっていてもよい。抵抗部28の配置は直列に限らず、種々変更してもよい。
In FIG. 3, the connection of the
本実施形態では、このように、製品製造プロセス(チップ10の製造プロセス)の完了後ではなく、拡散工程の終了後などの製品製造プロセスの途中で、上記のように、抵抗値RAを測定し、最適なマスクを選定し、抵抗部28のうちいくつかを短絡させることにより、出力部22に印加される基準電圧VAを調整している。
In the present embodiment, as described above, the resistance value RA is measured during the product manufacturing process such as after the end of the diffusion process, not after the product manufacturing process (
これによって、抵抗値RAのバラツキによらず、出力部22に流れる定電流の電流値Iの精度を、目標とする精度にまで高めることができる。従って、簡易な手法で製品仕様を満足させることができ、高精度で安価なチップ10を製造することができる。
As a result, the accuracy of the current value I of the constant current flowing through the
また、図3に示すように、電流調整部の構成を基準電圧部20のみとすることができるとともに、選択パッドを設けないチップ10とすることができる。よって、従来例(図4、図5参照)に比べ、大幅に小型化された最適なサイズのチップ10とすることができる。なお、基準電圧部20、出力部22、及び、複数の機能部12の配置位置は適宜変更され得るので、チップ10の縦長さと横長さの比を適宜変更することができる。
Further, as shown in FIG. 3, the configuration of the current adjustment unit can be only the
また、抵抗値RAの調整のための加工工程を従来工程に新たに追加する必要がなく、しかも上記のように小型化されたチップ10とすることができるので、低コスト化を図ることができる。
In addition, it is not necessary to newly add a processing process for adjusting the resistance value RA to the conventional process, and the
なお、抵抗値RAを確認可能なプロセスモニタをウエハ上に配置することにより、基準電圧VAの調整をしたい半導体素子そのものの抵抗特性を測定しなくても済むようにしてもよい。 Note that a process monitor capable of confirming the resistance value RA may be arranged on the wafer, so that it is not necessary to measure the resistance characteristic of the semiconductor element itself for which the reference voltage VA is to be adjusted.
また、本実施形態では、ステップS7で、アルミニウム膜(第2アルミニウム膜)の蒸着、加工(パターンニング)を行って基準電圧部20における特定のいくつかの抵抗間を互いに接続配線することにより基準電圧VAの調整を行っているが、本発明では、基準電圧VAの調整を行うこととしては接続配線することに限らず、抵抗の形成等による他の調整を行う場合もあり得る。
In the present embodiment, in step S7, the aluminum film (second aluminum film) is vapor-deposited and processed (patterning), and a plurality of specific resistors in the
以上、実施形態を挙げて本発明の実施の形態を説明したが、上記実施形態は一例であり、要旨を逸脱しない範囲内で種々変更して実施できる。また、本発明の権利範囲が上記実施形態に限定されないことは言うまでもない。 The embodiments of the present invention have been described with reference to the embodiments. However, the above embodiments are merely examples, and various modifications can be made without departing from the scope of the invention. Needless to say, the scope of rights of the present invention is not limited to the above embodiment.
10 チップ(半導体チップ)
20 基準電圧部
22 出力部
28 抵抗部
70 チップ(半導体チップ)
79 基準電圧部
82 出力部
98 抵抗部
10 chips (semiconductor chips)
20
79
Claims (1)
前記出力部の抵抗値を測定する測定工程と、
前記抵抗値に応じてた複数種のマスクを用意しておき、前記抵抗値に基づいて複数種の前記マスクから最適なマスクを選択する選択工程と、
選択した前記マスクを用いて前記基準電圧を調整する第2工程と、
を行うことを特徴とする半導体チップの製造方法。 An output unit that outputs a constant current when a reference voltage is applied, and a reference voltage unit that includes a plurality of resistance units and divides the input voltage and applies the reference voltage to the output unit are formed on the wafer. A first step of
A measuring step of measuring a resistance value of the output unit;
A plurality of types of masks corresponding to the resistance value are prepared, and a selection step of selecting an optimal mask from the plurality of types of masks based on the resistance value;
A second step of adjusting the reference voltage using the selected mask;
A method for manufacturing a semiconductor chip, comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006044399A JP2007227478A (en) | 2006-02-21 | 2006-02-21 | Method of manufacturing semiconductor chip |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006044399A JP2007227478A (en) | 2006-02-21 | 2006-02-21 | Method of manufacturing semiconductor chip |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007227478A true JP2007227478A (en) | 2007-09-06 |
Family
ID=38549029
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006044399A Pending JP2007227478A (en) | 2006-02-21 | 2006-02-21 | Method of manufacturing semiconductor chip |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007227478A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011119520A (en) * | 2009-12-04 | 2011-06-16 | Shinko Electric Ind Co Ltd | Method of manufacturing semiconductor device |
JP2017184107A (en) * | 2016-03-31 | 2017-10-05 | ラピスセミコンダクタ株式会社 | Resistance array, output buffer, and method of manufacturing semiconductor device |
WO2018008068A1 (en) * | 2016-07-04 | 2018-01-11 | 三菱電機株式会社 | Manufacturing method for semiconductor device |
JP2021078147A (en) * | 2021-02-04 | 2021-05-20 | ラピスセミコンダクタ株式会社 | Resistor array, output buffer, and method for manufacturing semiconductor device |
-
2006
- 2006-02-21 JP JP2006044399A patent/JP2007227478A/en active Pending
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011119520A (en) * | 2009-12-04 | 2011-06-16 | Shinko Electric Ind Co Ltd | Method of manufacturing semiconductor device |
US8168452B2 (en) | 2009-12-04 | 2012-05-01 | Shinko Electric Industries Co., Ltd. | Method for manufacturing semiconductor device |
JP2017184107A (en) * | 2016-03-31 | 2017-10-05 | ラピスセミコンダクタ株式会社 | Resistance array, output buffer, and method of manufacturing semiconductor device |
WO2018008068A1 (en) * | 2016-07-04 | 2018-01-11 | 三菱電機株式会社 | Manufacturing method for semiconductor device |
JPWO2018008068A1 (en) * | 2016-07-04 | 2018-11-29 | 三菱電機株式会社 | Manufacturing method of semiconductor device |
CN109417019A (en) * | 2016-07-04 | 2019-03-01 | 三菱电机株式会社 | The manufacturing method of semiconductor device |
DE112016007041B4 (en) | 2016-07-04 | 2022-09-29 | Mitsubishi Electric Corporation | MANUFACTURING PROCESS FOR A SEMICONDUCTOR DEVICE |
CN109417019B (en) * | 2016-07-04 | 2023-12-05 | 三菱电机株式会社 | Method for manufacturing semiconductor device |
JP2021078147A (en) * | 2021-02-04 | 2021-05-20 | ラピスセミコンダクタ株式会社 | Resistor array, output buffer, and method for manufacturing semiconductor device |
JP7121816B2 (en) | 2021-02-04 | 2022-08-18 | ラピスセミコンダクタ株式会社 | Manufacturing method of resistor array, output buffer and semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4499696B2 (en) | Reference current generator | |
US9806605B2 (en) | Voltage divider circuit having at least two kinds of unit resistors | |
US20150260760A1 (en) | Semiconductor device and method for manufacturing the semiconductor device | |
JP2009188223A (en) | Semiconductor device | |
US7443178B2 (en) | Circuit arrangement of the temperature compensation of a measuring resistor structure | |
JP2007227478A (en) | Method of manufacturing semiconductor chip | |
US20190227586A1 (en) | Resistance calibration | |
JP5168927B2 (en) | Semiconductor device and trimming method thereof | |
CN205194698U (en) | Integrated circuit | |
US6725436B2 (en) | Resistor circuit | |
JP2003037179A (en) | Resistance circuit, and voltage detecting circuit and rated voltage generating circuit using it | |
JP2007201882A (en) | Semiconductor integrated circuit | |
US9230720B2 (en) | Electrically trimmable resistor device and trimming method thereof | |
US10348291B2 (en) | Resistor array, output buffer, and manufacturing method for semiconductor device | |
JP5040527B2 (en) | Multi-chip type semiconductor device manufacturing method | |
US20080218249A1 (en) | Semiconductor device and trimming method therefor | |
US10205031B2 (en) | Semiconductor device having resistance voltage dividing circuit | |
JP2009016733A (en) | Semiconductor device quality evaluating method and semiconductor device manufacturing method | |
JP2006013300A (en) | Semiconductor device | |
JP2010239191A (en) | Semiconductor integrated circuit | |
KR0148689B1 (en) | A voltage regulator | |
JPH0314230B2 (en) | ||
JPH06236966A (en) | Integrated circuit | |
JP2014053413A (en) | Resistor and method of adjusting resistance value | |
TWI393235B (en) | Trimming circuit |