Nothing Special   »   [go: up one dir, main page]

JP2007266103A - 半導体装置の製法及び半導体装置 - Google Patents

半導体装置の製法及び半導体装置 Download PDF

Info

Publication number
JP2007266103A
JP2007266103A JP2006086069A JP2006086069A JP2007266103A JP 2007266103 A JP2007266103 A JP 2007266103A JP 2006086069 A JP2006086069 A JP 2006086069A JP 2006086069 A JP2006086069 A JP 2006086069A JP 2007266103 A JP2007266103 A JP 2007266103A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
oxygen
region
rich layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006086069A
Other languages
English (en)
Other versions
JP5124964B2 (ja
Inventor
Hideto Onishi
秀人 大西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2006086069A priority Critical patent/JP5124964B2/ja
Publication of JP2007266103A publication Critical patent/JP2007266103A/ja
Application granted granted Critical
Publication of JP5124964B2 publication Critical patent/JP5124964B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】動作抵抗及びスイッチング損失が低く且つスイッチング特性に優れた半導体装置を形成する。
【解決手段】半導体基板(1)の所定の深さ領域(15)に半導体基板(1)の他の深さ領域(16,17)より酸素濃度の高い酸素富裕層(4)を形成し、半導体基板(1)に放射線を照射して、酸素富裕層(4)に再結合領域(5)を形成する。酸素富裕層(4)を形成した後に、半導体基板(1)に放射線を照射して、半導体基板(1)の結晶格子間に原子空孔を形成すると、酸素と原子空孔とが結合して成る複合欠陥により酸素富裕層(4)に再結合領域(5)が形成される。再結合領域(5)は、半導体基板(1)の所定の深さ領域(15)でキャリアのライフタイムを制御するキャリア捕獲領域となる。
【選択図】図1

Description

本発明は、半導体装置の製法及び半導体装置、特に、電子線等の放射線を半導体基板に照射して、半導体装置のライフタイムを制御する半導体装置の製法及びその製法により形成された半導体装置に関する。
電子線、γ線、中性子線又はイオン線等の放射線を半導体基板に照射し、半導体基板の所定の領域に放射線により結晶欠陥(「再結合中心」又は「ライフタイム制御領域」と呼ぶこともできる)を形成して、半導体基板のキャリアのライフタイム(寿命)を制御するライフタイム制御技術は、公知である。半導体基板のキャリアのライフタイムを制御して、半導体装置の応答特性を向上することができる。放射線を半導体基板に照射するライフタイム制御技術は、金又は白金等の重金属原子を半導体基板に導入するライフタイム制御と比較して、ライフタイムの制御性及び再現性に優れている。
特に、プロトン等の各種イオンを照射するライフタイム制御技術では、イオン線の飛程を中心として半導体基板の厚み方向の限られた領域にイオン線によって集中的に結晶欠陥が形成されるため、制御性の高いライフタイム制御を行なえる。一方、電子線を照射するライフタイム制御技術では、長い飛程距離を有する電子線が半導体基板の厚み方向全体にわたり透過するため、一般的に、半導体基板の厚み方向の全体に結晶欠陥を形成するライフタイム制御として使用されていた。
図6は、半導体基板(1)と、半導体基板(1)の一方の主面(1a)側に形成されたN−型半導体領域(11)と、N−型半導体領域(11)に隣接して半導体基板(1)の他方の主面(1b)側に形成されたN+型半導体領域(12)と、N−型半導体領域(11)内で半導体基板(1)の一方の主面(1a)側に形成されたP+型半導体領域(13)とを備え、P+型半導体領域(13)とN−型半導体領域(11)及びN+型半導体領域(12)とによりPN接合を形成するダイオード装置(20)を例示する。半導体基板(1)の一方の主面(1a)には、P+型半導体領域(13)に隣接して形成された開口部(2a)を有する絶縁膜(2)が形成され、金属膜からなる上部電極(エミッタ電極)(3)が絶縁膜(2)の一部と、絶縁膜(2)の開口部(2a)を通じてP+型半導体領域(13)とに固着される。また、半導体基板(1)の他方の主面(1b)には、N+型半導体領域(12)に隣接して下部電極(コレクタ電極)(6)が固着される。この種の半導体装置では、例えば、図示しないダイナミトロン加速装置を使用し、図7に示すように、半導体基板(1)に2.0MeV程度の加速電圧で加速された電子線(25)を照射して、半導体基板(1)の厚み方向全体にわたり適宜に結晶欠陥を形成することができる。
上述のように、半導体基板(1)の厚み方向全体にわたり結晶欠陥を形成すると、キャリアのライフタイムを短縮して半導体装置のスイッチング特性を向上させることができるが、半導体基板の内部抵抗が増大して、半導体装置(20)の動作抵抗(オン抵抗)が大きくなる問題が生じる。よって、近年では、結晶欠陥を半導体基板(1)の厚み方向全体に形成せずに、厚み方向の特定領域に形成する試みがある。半導体基板(1)の厚み方向に局所的に結晶欠陥を形成すれば、動作抵抗が比較的低く且つスイッチング特性が向上した優れた電気的特性を有する半導体装置を形成することができる。
半導体基板の厚み方向の特定領域に結晶欠陥を有する半導体装置の製法は、例えば、下記特許文献1に開示される。特許文献1によれば、半導体基板の主面に30μmの厚さを有するアルミニウム及び50μmの厚さを有するステンレスから成る金属マスクを配置し、20.0MeVの加速電圧で加速された軽イオン線を金属マスクを介して半導体基板に照射して、半導体基板の厚み方向の特定領域に結晶欠陥を形成することができる。
特開平4−214674号公報
しかしながら、特許文献1の半導体装置の製法では、電子線を照射する場合には、質量の軽い電子が金属マスクを容易に通過するため、半導体基板の厚み方向の特定領域に結晶欠陥を形成できなかった。また、他の放射線を使用する場合であっても、形成する結晶欠陥の深さを制御するためには、金属マスクの厚みを制御しなければならず、実用的ではなかった。
そこで、本発明は、半導体基板の厚み方向の所望の特定領域に結晶欠陥を容易に且つ再現性よく形成することができる半導体装置の製法及びその製法により形成された半導体装置を提供することを目的とする。
本発明による半導体装置の製法は、半導体基板(1)の所定の深さ領域(15)に半導体基板(1)の他の深さ領域(16,17)より酸素濃度の高い酸素富裕層(4)を形成する過程と、半導体基板(1)に放射線を照射して、酸素富裕層(4)に再結合領域(5)を形成する過程とを含む。酸素富裕層(4)を形成した後に、半導体基板(1)に放射線を照射して、半導体基板(1)の結晶格子間に原子空孔を形成すると、酸素と原子空孔とが結合して成る複合欠陥により酸素富裕層(4)に再結合領域(5)が形成される。再結合領域(5)は、半導体基板(1)の所定の深さ領域(15)でキャリアのライフタイムを制御するキャリア捕獲領域となる。このため、動作抵抗が比較的低く且つスイッチング特性に優れた半導体装置を得ることができる。半導体基板(1)の所望且つ所定の深さ領域(15)に酸素富裕層(4)を形成することにより、半導体基板(1)内に形成する再結合領域(5)の深さ及び厚みを制御することができる。
本発明による半導体装置は、少なくとも1つのPN接合が形成された半導体基板(1)を備え、半導体基板(1)は、半導体基板(1)の所定の深さ領域(15)に原子空孔と酸素とが結合して成る複合欠陥により形成される再結合領域(5)を有する。原子空孔と酸素とが結合して成る複合欠陥によって形成される再結合領域(5)により、半導体基板(1)のキャリアのライフタイムを制御することができる。
本発明によれば、半導体基板の厚み方向の特定領域に再結合領域を良好に形成して、動作抵抗が低く且つスイッチング特性が向上した優れた電気的特性を有する半導体装置を提供することができる。
以下、本発明による半導体装置の製法及び半導体装置をダイオード装置及びその製法に適用した実施の形態を図1〜図5について説明する。また、本実施の形態では、電子線を照射して半導体装置のキャリアのライフタイムを制御する。但し、これらの図面では、図6及び図7に示す箇所と実質的に同一の部分には同一の符号を付し、その説明を省略する。
図1に示す本実施の形態のダイオード装置(10)を形成する際に、単結晶のシリコンウエハにより形成された図2に示す半導体基板(1)を用意する。半導体基板(1)は、N−型半導体領域(11)、N+型半導体領域(12)及びP+型半導体領域(13)を有する。便宜上、図示する半導体基板(1)は、単一のP+型半導体領域(13)を有する単一の半導体チップを示すが、実際の半導体基板(1)は、半導体基板(1)のX軸方向とY軸方向とに前記半導体チップを繰り返し形成した構造を有する。本実施の形態では、周知の半導体基板の製法と共に、多数の半導体チップを整列させた半導体基板の図を省略する。
次に、図3に示すように、半導体基板(1)の一方の主面(1a)の全面から半導体基板(1)の所定の深さ領域(15)に酸素を導入する。即ち、酸素は、半導体基板(1)の厚み方向の全体にわたり導入されず、半導体基板(1)の一方の主面(1a)から所定の深さの領域(15)に局所的に導入される。本工程により、半導体基板(1)の所定の深さ領域(15)に半導体基板(1)の他の深さ領域(16,17)より酸素濃度の高い酸素富裕層(4)が形成される。本実施の形態では、所定の深さ領域(15)に含まれない半導体基板(1)の一方の主面(1a)に隣接する領域を一方の他の深さ領域(16)とし、他方の主面(1b)に隣接する領域を他方の他の深さ領域(17)とする。P+型半導体領域(13)は、半導体基板(1)の一方の他の深さ領域(16)に形成される。
例えば、図示しない周知のサイクロトロン加速装置により、半導体基板(1)に酸素イオン(24)を照射して、半導体基板(1)の所定の深さ領域(15)に格子間酸素原子又は分子を導入することができる。サイクロトロン加速装置又はバンデグラフ加速装置により酸素イオン(24)を1.0MeV〜50.0MeV程度の加速電圧で注入すれば、半導体基板(1)の一方の主面(1a)から15μm〜20μm程度の深さ領域(15)に他の深さ領域(16,17)に比較して酸素濃度が高い酸素富裕層(4)を5μm程度の厚さで形成することができる。半導体基板(1)は、基板の強度を高める等の理由により、シリコンインゴット又はウエハの製造時に、シリコン中に酸素原子又は分子を含ませることがある。よって、所定の深さの領域(15)に形成される酸素富裕層(4)は、他の深さ領域(16,17)と比較して1.2倍以上、望ましくは2.0倍以上の酸素濃度を有する。例えば、他の深さ領域(16,17)の酸素濃度が1.0×1015atoms/cm3程度であれば、酸素富裕層(4)の酸素濃度は、1.2×1015atoms/cm3以上、望ましくは2.0×1015atoms/cm3以上とする。酸素富裕層(4)の酸素濃度が他の深さ領域(16,17)と比較して1.2倍未満であると、次工程で半導体基板(1)に電子線(25)を照射しても、キャリア捕獲領域として良好に機能する複合欠陥を酸素富裕層(4)のみに局所的に形成できない。本実施の形態では、半導体基板(1)の一方の主面(1a)から約13μmの深さにP+型半導体領域(13)を形成したので、P+型半導体領域(13)とN−型半導体領域(11)との界面に形成されたPN接合よりも若干深い位置に酸素富裕層(4)を形成することができる。
続いて、図4に示すように、半導体基板(1)に電子線(25)を照射して、図5に示すように、酸素富裕層(4)に再結合領域(5)を形成する。電子線(25)は、半導体基板(1)の一方の主面(1a)の全面に照射され、半導体基板(1)の結晶格子間に原子空孔を形成する。電子線(25)は、従来と同様に、半導体基板(1)の厚み方向の全体に導入されるが、酸素富裕層(4)では、シリコンの結晶格子間に導入された酸素と電子線(25)によりシリコンに形成された原子空孔とが結合して、複合欠陥が形成される。複合欠陥は、キャリア捕獲領域として良好に機能し、酸素富裕層(4)に再結合領域(5)を形成することができる。前記のように、半導体基板(1)の厚み方向の全体に電子線(25)が導入されるため、酸素富裕層(4)以外の他の深さ領域(16,17)にも電子線(25)による原子空孔が形成される。しかしながら、他の深さ領域(16,17)の酸素密度は、酸素富裕層(4)と比較して低いため、他の深さ領域(16,17)に形成された原子空孔は、酸素と殆ど結合せず、キャリア捕獲領域として良好に機能する複合欠陥とはならない。
例えば、図示しない周知のダイナミトロン加速装置により、半導体基板(1)に電子線(25)を照射して、半導体基板(1)の酸素富裕層(4)に複合欠陥を形成することができる。ダイナミトロン加速装置により電子線(25)を0.5MeV〜5.0MeV程度の加速電圧で注入すれば、半導体基板(1)の厚さ方向の全体に電子線(25)が照射され、半導体基板(1)の酸素富裕層(4)の酸素原子又は分子と電子線(25)の照射により形成された原子空孔とを結合して、酸素富裕層(4)にキャリア捕獲領域として良好に機能する複合欠陥を形成することができる。本実施の形態では、電子線(25)の照射密度を従来の半導体装置(20)の製法の1/2〜1/4程度にしているため、半導体基板(1)の他の深さ領域(16,17)には、従来の半導体装置(20)と比較して僅かな原子空孔しか形成されない。よって、半導体基板(1)の他の深さ領域(16,17)は、再結合領域(5)として殆ど機能しない。この結果、この方法により、半導体基板(1)の一方の主面(1a)から15μm〜20μm程度の深さ領域(15)に他の深さ領域(16,17)と比較して再結合中心密度の高い再結合領域(5)を形成することができる。半導体基板(1)の所望の深さ領域(15)に所定の厚さで酸素富裕層(4)を比較的容易に形成できるため、電子線(25)を使用して、半導体基板(1)の所望の深さ領域(15)に所定の厚さで再結合領域(5)を形成できる。
次に、再結合領域(5)を形成した半導体基板(1)にアニール(加熱)処理を施して、半導体基板(1)の所定の深さの領域(15)に形成された結晶欠陥を安定化させる。また、このアニール処理によって、半導体基板(1)の他の深さ領域(16,17)に形成された結晶欠陥又は格子欠陥を除去又は減少することができる。アニール処理は、例えば、200℃〜400℃、好ましくは、300℃で1時間の加熱工程とする。200℃未満の温度により加熱すると、他の深さ領域(16,17)に形成された結晶欠陥を良好に除去できない。また、400℃を超える温度により加熱すると、再結合領域(5)を形成する複合欠陥も減少するため、好ましくない。
最後に、半導体基板(1)の一方の主面(1a)に絶縁膜(2)及び上部電極(3)を形成すると共に、半導体基板(1)の他方の主面(1b)に下部電極(6)を形成して、図1に示すダイオード装置(ファーストリカバリダイオード)(10)を完成する。例えば、絶縁膜(2)は、シリコン酸化膜(SiO2)により形成される。また、上部電極(3)は、アルミニウムを蒸着して形成され、下部電極(6)は、アルミニウム、チタン及びニッケルの積層電極を固着して形成される。
上記半導体装置の製法によれば、半導体基板(1)の所望且つ所定の深さ領域(15)に酸素富裕層(4)を形成して、半導体基板(1)内で再結合領域(5)を形成する深さ及び厚みを制御することができる。この結果、動作抵抗が比較的低く且つスイッチング特性に優れた半導体装置(10)を容易に製造することができる。上記製法により形成されたダイオード装置(10)は、半導体基板(1)の所定の深さ領域(15)に原子空孔と酸素とが結合して成る複合欠陥により形成される再結合領域(5)を備える。複合欠陥は、原子空孔又は格子間原子等の単純な孤立欠陥に比べて、キャリア捕獲領域として良好に機能する。
本発明は、前記実施の形態に限定されず、更に種々の変更が可能である。IGBT又はサイリスタ等の他の半導体装置の製法に本発明を適用してもよい。また、電子線(25)による半導体装置(10)のライフタイム制御に限定されず、シリコン中に原子空孔を形成する他の放射線によるライフタイム制御に本発明を適用してもよい。半導体装置の製造工程の順序を適宜に変更してもよい。本実施の形態では、半導体基板(1)に再結合領域(5)を形成した後に、半導体基板(1)に絶縁膜(2)、上部電極(3)及び下部電極(6)を形成した。しかしながら、半導体基板(1)に絶縁膜(2)、上部電極(3)及び下部電極(6)の何れか又は全てを形成した後に、半導体基板(1)に酸素富裕層(4)又は再結合領域(5)を形成してもよい。また、酸素富裕層(4)を半導体基板(1)の平面方向の全体に形成したが、例えば、P+型半導体領域(13)の下側等の半導体基板(1)の平面方向の一部にのみに酸素を導入して、酸素富裕層(4)及び再結合領域(5)を形成してもよい。
本実施の形態に示す半導体装置の製法は、単なる例示に過ぎず、特許請求の範囲に明記しない限り、本発明は、酸素濃度、酸素及び放射線の照射速度、アニール処理温度及び時間、半導体基板(1)及び各深さ領域(15,16,17)の寸法等の各種設定値並びに酸素又は放射線を放出する各装置の種類により限定されない。
本発明は、ダイオード、IGBT等のトランジスタ、サイリスタ又はIC等の半導体装置及びその製法に良好に適用することができる。
本発明による半導体装置の製法及び半導体装置の実施の形態を示す断面図 図1の半導体基板の断面図 酸素イオンを照射した図2の断面図 電子線を照射した図3の断面図 再結合領域が形成された図4の断面図 従来の半導体装置を示す断面図 電子線を照射した図6の断面図
符号の説明
(1)・・半導体基板、 (4)・・酸素富裕層、 (5)・・再結合領域、 (15)・・所定の深さ領域、 (16,17)・・他の深さ領域、 (24)・・酸素イオン、 (25)・・電子線(放射線)、

Claims (4)

  1. 半導体基板の所定の深さ領域に前記半導体基板の他の深さ領域より酸素濃度の高い酸素富裕層を形成する過程と、
    前記半導体基板に放射線を照射して、前記酸素富裕層に再結合領域を形成する過程とを含むことを特徴とする半導体装置の製法。
  2. 前記酸素富裕層を形成する過程は、
    前記半導体基板に酸素イオンを照射して、前記半導体基板の所定の深さ領域に酸素を導入する過程を含む請求項1に記載の半導体装置の製法。
  3. 前記再結合領域を形成する過程は、
    前記酸素富裕層が形成された前記半導体基板に電子線を照射して、前記半導体基板に原子空孔を形成し、前記酸素富裕層の酸素と前記原子空孔とが結合して成る複合欠陥を形成する過程を含む請求項1又は2に記載の半導体装置の製法。
  4. 少なくとも1つのPN接合が形成された前記半導体基板を備え、
    前記半導体基板は、該半導体基板の所定の深さ領域に原子空孔と酸素とが結合して成る複合欠陥により形成される再結合領域を有することを特徴とする半導体装置。
JP2006086069A 2006-03-27 2006-03-27 半導体装置の製法 Expired - Fee Related JP5124964B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006086069A JP5124964B2 (ja) 2006-03-27 2006-03-27 半導体装置の製法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006086069A JP5124964B2 (ja) 2006-03-27 2006-03-27 半導体装置の製法

Publications (2)

Publication Number Publication Date
JP2007266103A true JP2007266103A (ja) 2007-10-11
JP5124964B2 JP5124964B2 (ja) 2013-01-23

Family

ID=38638833

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006086069A Expired - Fee Related JP5124964B2 (ja) 2006-03-27 2006-03-27 半導体装置の製法

Country Status (1)

Country Link
JP (1) JP5124964B2 (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006352101A (ja) * 2005-05-20 2006-12-28 Toyota Motor Corp 半導体装置及びその製造方法
JP2010114368A (ja) * 2008-11-10 2010-05-20 Toyota Motor Corp 半導体装置とその製造方法
CN102104074A (zh) * 2009-12-16 2011-06-22 丰田自动车株式会社 半导体器件及其制造方法
JP2011222550A (ja) * 2010-04-02 2011-11-04 Toyota Central R&D Labs Inc Pinダイオード
JP2012033568A (ja) * 2010-07-28 2012-02-16 Toyota Motor Corp 半導体装置の製造方法
CN103107203A (zh) * 2011-11-10 2013-05-15 比亚迪股份有限公司 一种二极管及其制造方法
WO2016035531A1 (ja) * 2014-09-04 2016-03-10 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2016157935A1 (ja) * 2015-04-02 2016-10-06 三菱電機株式会社 電力用半導体装置の製造方法
CN106449729A (zh) * 2016-08-22 2017-02-22 湖南大学 一种半导体结构以其制作方法
JP2017208490A (ja) * 2016-05-19 2017-11-24 ローム株式会社 高速ダイオード及びその製造方法
CN109888025A (zh) * 2019-03-21 2019-06-14 哈尔滨工业大学 基于深层离子注入方式的pin二极管抗位移辐照加固方法
CN110226236A (zh) * 2017-01-25 2019-09-10 罗姆股份有限公司 半导体装置
JPWO2020217683A1 (ja) * 2019-04-26 2021-10-14 富士電機株式会社 半導体装置および製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08102545A (ja) * 1994-09-30 1996-04-16 Meidensha Corp 半導体素子のライフタイム制御方法
JP2003249662A (ja) * 2003-02-12 2003-09-05 Mitsubishi Electric Corp 半導体装置
JP2006352101A (ja) * 2005-05-20 2006-12-28 Toyota Motor Corp 半導体装置及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08102545A (ja) * 1994-09-30 1996-04-16 Meidensha Corp 半導体素子のライフタイム制御方法
JP2003249662A (ja) * 2003-02-12 2003-09-05 Mitsubishi Electric Corp 半導体装置
JP2006352101A (ja) * 2005-05-20 2006-12-28 Toyota Motor Corp 半導体装置及びその製造方法

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006352101A (ja) * 2005-05-20 2006-12-28 Toyota Motor Corp 半導体装置及びその製造方法
JP2010114368A (ja) * 2008-11-10 2010-05-20 Toyota Motor Corp 半導体装置とその製造方法
US8846544B2 (en) 2009-12-16 2014-09-30 Toyota Jidosha Kabushiki Kaisha Reverse recovery using oxygen-vacancy defects
CN102104074A (zh) * 2009-12-16 2011-06-22 丰田自动车株式会社 半导体器件及其制造方法
JP2011146673A (ja) * 2009-12-16 2011-07-28 Toyota Central R&D Labs Inc ダイオードとその製造方法
US8698285B2 (en) 2009-12-16 2014-04-15 Toyota Jidosha Kabushiki Kaisha Reverse recovery using oxygen-vacancy defects
JP2011222550A (ja) * 2010-04-02 2011-11-04 Toyota Central R&D Labs Inc Pinダイオード
JP2012033568A (ja) * 2010-07-28 2012-02-16 Toyota Motor Corp 半導体装置の製造方法
CN103107203A (zh) * 2011-11-10 2013-05-15 比亚迪股份有限公司 一种二极管及其制造方法
WO2016035531A1 (ja) * 2014-09-04 2016-03-10 富士電機株式会社 半導体装置および半導体装置の製造方法
CN106062966A (zh) * 2014-09-04 2016-10-26 富士电机株式会社 半导体装置及半导体装置的制造方法
CN106062966B (zh) * 2014-09-04 2019-04-26 富士电机株式会社 半导体装置及半导体装置的制造方法
JPWO2016035531A1 (ja) * 2014-09-04 2017-04-27 富士電機株式会社 半導体装置および半導体装置の製造方法
US9870923B2 (en) 2014-09-04 2018-01-16 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
WO2016157935A1 (ja) * 2015-04-02 2016-10-06 三菱電機株式会社 電力用半導体装置の製造方法
JPWO2016157935A1 (ja) * 2015-04-02 2017-04-27 三菱電機株式会社 電力用半導体装置の製造方法
JP2017208490A (ja) * 2016-05-19 2017-11-24 ローム株式会社 高速ダイオード及びその製造方法
CN106449729A (zh) * 2016-08-22 2017-02-22 湖南大学 一种半导体结构以其制作方法
CN106449729B (zh) * 2016-08-22 2019-04-30 湖南大学 一种半导体结构以其制作方法
CN110226236A (zh) * 2017-01-25 2019-09-10 罗姆股份有限公司 半导体装置
US12027579B2 (en) 2017-01-25 2024-07-02 Rohm Co., Ltd. Semiconductor device having a carrier trapping region including crystal defects
CN109888025A (zh) * 2019-03-21 2019-06-14 哈尔滨工业大学 基于深层离子注入方式的pin二极管抗位移辐照加固方法
JPWO2020217683A1 (ja) * 2019-04-26 2021-10-14 富士電機株式会社 半導体装置および製造方法
US11710766B2 (en) 2019-04-26 2023-07-25 Fuji Electric Co., Ltd. Semiconductor device containing an oxygen concentration distribution

Also Published As

Publication number Publication date
JP5124964B2 (ja) 2013-01-23

Similar Documents

Publication Publication Date Title
JP5124964B2 (ja) 半導体装置の製法
US10546919B2 (en) Semiconductor device and semiconductor device manufacturing method
JP5104314B2 (ja) 半導体装置およびその製造方法
US9276071B2 (en) Semiconductor device and method for producing semiconductor device
JP5472462B2 (ja) 半導体装置の製造方法
JP5718026B2 (ja) 注入されたドーパントを選択的に活性化するためのレーザ・アニーリングを使用して半導体デバイスを製造するための方法
US20080079119A1 (en) Semiconductor device and method for manufacturing the same
WO2013108911A1 (ja) 半導体装置およびその製造方法
KR100207938B1 (ko) 어니일링된 반도체 디바이스 및 어니일링 방법
JP6169249B2 (ja) 半導体装置および半導体装置の製造方法
JP5929741B2 (ja) 半導体装置の製造方法
JPWO2020036015A1 (ja) 半導体装置および製造方法
JP2007502541A (ja) Simox・soiシリコン基板中の内部ゲッタリング
JP2009141304A (ja) 半導体装置とその製造方法
CN105593975A (zh) 半导体装置的制造方法
JP4858527B2 (ja) 半導体装置の製造方法
JPS6068621A (ja) 半導体装置の製造方法
TWI833756B (zh) 吸除層的形成方法
JP5751106B2 (ja) 半導体装置の製造方法
JP2000077350A (ja) 電力用半導体装置及びその製造方法
JPS6074536A (ja) 半導体装置の製造方法
JP4363827B2 (ja) 不純物拡散方法、半導体装置、および半導体装置の製造方法
JP6903254B1 (ja) 半導体装置の製造方法、及び、半導体装置
KR100954572B1 (ko) 게르마늄 나노결정체의 형성 방법 및 이를 포함하는비휘발성 메모리 소자의 제조 방법
JPH05121540A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120710

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120907

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121002

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121015

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151109

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees