Nothing Special   »   [go: up one dir, main page]

JP2007103595A - 半導体チップ切出し方法および半導体チップ - Google Patents

半導体チップ切出し方法および半導体チップ Download PDF

Info

Publication number
JP2007103595A
JP2007103595A JP2005290229A JP2005290229A JP2007103595A JP 2007103595 A JP2007103595 A JP 2007103595A JP 2005290229 A JP2005290229 A JP 2005290229A JP 2005290229 A JP2005290229 A JP 2005290229A JP 2007103595 A JP2007103595 A JP 2007103595A
Authority
JP
Japan
Prior art keywords
semiconductor chip
cutting
semiconductor
holding
holding film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005290229A
Other languages
English (en)
Other versions
JP2007103595A5 (ja
Inventor
Tomofumi Kiyomoto
智文 清元
Katsuyuki Ono
勝之 小野
Muneo Harada
宗生 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2005290229A priority Critical patent/JP2007103595A/ja
Priority to PCT/JP2006/319667 priority patent/WO2007040190A1/ja
Priority to TW095136785A priority patent/TW200731373A/zh
Publication of JP2007103595A publication Critical patent/JP2007103595A/ja
Publication of JP2007103595A5 publication Critical patent/JP2007103595A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00865Multistep processes for the separation of wafers into individual elements
    • B81C1/00888Multistep processes involving only mechanical separation, e.g. grooving followed by cleaving
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)
  • Micromachines (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

【課題】任意の形状の半導体チップをウェハから切出すときに、各チップがバラけないようにし、しかも切屑の発生を少なくし、半導体チップに衝撃を与えることがない半導体チップ切出し方法および半導体チップを提供する。
【解決手段】シリコン基板4上に構造体材料6を形成し、シリコン基板4の構造体材料6側に保持膜8を形成し、シリコン基板4の他方面側から一方面側の構造体材料6に至る貫通穴5と、構造体材料6の周囲を囲むスクライブ領域3とを同時にエッチングして半導体チップ2を切出す。
【選択図】図3

Description

この発明は、半導体チップ切出し方法および半導体チップに関し、例えば、表面に構造体を有する半導体チップをウェハから切出す半導体チップ切出し方法および半導体チップに関する。
半導体ウェハから半導体チップを切出すときは、ブレードによるダイシング工程によって行われている。また、エッチング工程とブレードによるダイシング工程とを併用した例が特開平6−112236号公報(特許文献1)に記載されている。
図4は特許文献1に記載されたGaAsFETのチップ構造を模式的に示す断面図である。図4(A)において、放熱電極21,22上にGaAs基板23が形成されており、GaAs基板23上にゲート電極24,ソース電極25,ドレイン電極26が形成されている。GaAs基板23には基板表面側からバイアホール27がエッチングによって形成されており、放熱電極21にはバイアホール27に対応して空洞28がエッチングにより形成されている。図4(B)に示すように、バイアホール27と空洞28とに挟まれた放熱電極22をダイサーの刃30でカッティングすることにより、チップを分割する。
また、特開2000−346648号公報(特許文献2)には、ウェハの余剰部形状に相当する形状を予め除去しておき、縦横のダイシングラインによる切断で正八角形板状の半導体デバイスを製造する方法について記載されている。
図5は特許文献2に記載された半導体デバイスの製造方法を示す図であり、ウェハの上面を示している。この例は貫通穴30が形成された正八角形のデバイスをダイシングにより切出すものであり、図5(A)においてウェハ上には縦横のダイシングライン31,32が設定されている。ダイシング時の余剰部形状に相当する菱形部分33を予めブラストや超音波などにより貫通除去しておく。図5(B)に示すようにブレードで矢印方向にダイシングすることで、正八角形のデバイス35を形成する。
特開平6−112236号公報 特開2000−346648号公報
ブレードによるダイシング工程では、形状が矩形状の半導体チップに限られており、しかもウェハを切断するときに切屑が発生するばかりでなく、半導体チップに衝撃が加わってしまう。半導体チップとして、MEMS(Micro Electoro Mechanical Systm)などでは、薄いメンブレン構造体や櫛歯電極がチップ表面に形成されることが多く、ウェハを切断するときの衝撃が薄いメンブレン構造体に加わると、半導体チップが破損してしまうおそれがある。また、櫛歯電極の場合には、切断時の衝撃で、電極が崩れたりすることがある。
特許文献1および2に記載された方法においても一部不要な部分をエッチングやその他の方法により予め削除しているものの、これらの工程は補助的なものに過ぎず、最終的にはブレードによるダイシングを用いており、切屑が発生し、半導体チップに衝撃が加わることに変わりはない。しかも、ブレードによるダイシングでは矩形形状の半導体チップを切出すことができても、外形が曲線を持つような半導体チップに対応することができない。
そこで、この発明の目的は、任意の形状の半導体チップをウェハから切出すときに、各チップがバラけないようにし、しかも切屑の発生を少なくし、半導体チップに衝撃を与えることがない半導体チップ切出し方法および半導体チップを提供することである。
この発明は、半導体チップを半導体ウェハから切り出す半導体チップ切出し方法であって、半導体ウェハの半導体基板の一方面上に構造体を形成する工程と、半導体基板の構造体側に、構造体の表面に半導体チップを保持する保持膜を形成する工程と、半導体基板の他方面側から構造体の周囲を囲む切出しラインをエッチングして半導体チップを切出す工程とを備える。
切出しラインをエッチングして半導体チップを切出すようにしたので、切出しライン形成時に切屑が発生しないかあるいは発生してもわずかであり、切出し時の衝撃も低減できる。また、保持膜により半導体チップを保持できるので、切出しラインエッチング後、半導体チップがバラけるのを防ぐことができる。
好ましくは、保持膜を形成する工程は、保持膜を構造体表面に形成した後、保持膜上に搬送部材を貼り付ける工程を含む。搬送部材を貼り付けことで半導体チップの全体構造の機械的強度を高めることができ、半導体ウェハのハンドリングが容易になる。
さらに、切出しラインをエッチング後、半導体基板の構造体とは他方面側を保持部材に固定する工程を含む。
さらに、保持部材に固定した半導体チップから保持膜を除去する工程を含む。保持膜を除去しても半導体チップを保持部材で固定しているので、半導体チップがばらばらになってしまうことがない。
切出しラインは任意のラインを描く。多様な形状の半導体チップを切出すのが可能になる。具体的には切出しラインは円形を描く。
半導体チップは、半導体基板の他方面側から一方面側の構造体に至り、構造体の一部を成す貫通穴を有していて、半導体チップを切出す工程は、切出しラインと貫通穴とを同時にドライエッチングする工程を含む。同時にエッチングすることで工程を簡略化できる。
好ましくは、半導体チップを切出す工程は、貫通穴と切出しラインに対応する領域を除く半導体基板の他方面側にレジストを塗布し、ドライエッチングする工程を含む。これにより切出しラインを任意の形状にできるので、矩形チップに限らず円形チップなどの多様な形状の切出しも可能になる。
好ましくは、構造体は、少なくとも可動部および薄膜のいずれかを有する。これにより構造体の半導体チップを構成できる。
この発明の他の局面は、いずれかの各工程により半導体チップを形成する。
この発明によれば、保持膜により構造体を保護でき、切出しラインをエッチングすることにより、ダイシング工程を不要にできるので、工程の簡略化が可能になる。また、ダイシング工程を不要にできるので、半導体チップの構造体破損が起こりにくくなる。さらに、保持膜により構造体を保持できるので切出しラインエッチング後、半導体チップがバラけるのを防ぐことができ、また切屑の発生を極めて少なくでき、半導体チップの切出しラインの形状は、フォト工程に依存するため、矩形以外の円形などの多様な形状に切出すのが可能になる。
図1はこの発明の一実施形態の半導体チップ切出し方法によって切出される半導体チップが形成された半導体ウェハを示す平面図であり、図2は図1に示す半導体チップを拡大して示した図であり(A)は半導体チップの平面図であり、(B)は(A)の線IIB−IIBに沿う断面図である。
図1において、円盤状の半導体ウェハ1には、多数の半導体チップ2が形成されている。半導体チップ2は図2(A)に示すように円盤状であって、その周囲を囲むように切出しラインとしてのスクライブ領域3が形成されている。半導体チップ2は、図2(B)に示すようにシリコン基板4に貫通穴5が形成され、貫通穴5の開口部を覆うように構造体材料6が形成されて構成されている。構造体材料6は周囲がシリコン基板4によって支持されているが、シリコン基板4に片持ち支持されるものであってもよい。半導体チップ2は、例えば加速度センサや音響センサなどであって、構造体材料6は薄膜や可動部などを構成している。半導体チップ2はテープなどの保持材12上に保持されている。
この発明の一実施形態では、シリコン基板4に貫通穴5をエッチングすると同時にスクライブ領域3に沿ってエッチングしてチップ化することで、工程の簡略化を図り、矩形以外の多様な形状の半導体チップ2の切出しを可能にし、ダイシング工程を回避して構造体材料6の破損を少なくする。
なお、この発明は、貫通穴5を有する構造体の半導体チップの切出し方法に向けられるが、特に貫通穴を有しない半導体チップであっても、スクライブ領域3に沿ってエッチングするものにも適用できる。また、貫通穴5を形成するエッチングと、スクライブ領域3に沿うエッチングは、別工程で行ってもよい。
図3はこの発明の一実施形態における半導体チップ切出し方法の各工程を説明するための図である。図3(A)に示すように、シリコン基板4の表面(一方面)に構造体材料6を、例えばSiO2,SiN,PolySiなどを熱拡散もしくはCVDにより形成する。構造体材料6はSOIウェハの活性層を用いてもよい。続いて、構造体材料6をフォトリソ,エッチングなどにより加工し、例えばメンブレンを形成する。このとき、スクライブ領域3に対応する領域7もエッチングしておく。
図3(B)に示すように、シリコン基板4上および構造体材料6上を覆うように保持膜8を形成する。この保持膜8は、チップ保持効果を持たせるため、機械的強度を有しており、特に、保護領域がメンブレン状と成り得ることを考えると、軽い衝撃を吸収しやすい延性があるのが好ましい。さらに、他の材料との選択的除去が容易な特性を有しているのが好ましい。すなわち、レジスト除去時に除去されることがなく、保持膜8を除去するときに後述のテープなどの保持材12が剥がれないことが要求される。また、後述のSiドライエッチングするときにエッチング特性を保つように熱伝導率が高く、特にチップが薄膜の場合を考えると、応力による歪を抑えることができるよう、低応力膜であるのが好ましい。さらに、工程の利便性を考えて成膜、膜厚制御が容易であるとよい。
このような保持膜8としては、Ti,Cu,Ni,Alなどの金属系材料が熱伝導性が良好であるので好ましい。ただし、多少熱伝導性は劣るがポリイミド,レジストなどの樹脂系材料や、ダイシングエキスバンドテープなどのUVテープも使用可能である。樹脂系材料を使用した場合には、エッチングマスク用レジストとは異なる種類を用い、選択比を持たせる必要がある。
保持膜8が金属膜の場合は、スパッタ,CVD,メッキなどにより成膜できる。膜厚は例えばTiの場合、1μmの厚みがあれば充分である。
図3(C)に示すように、シリコン基板4の裏面(他方面)側に、貫通穴5に対応する貫通パターンと、スクライブ領域3に対応するパターンとを除いてレジスト9でパターニングして、シリコン基板4の表面側を下にして、張り合わせ材料10を用いて搬送部材としてのキャリアウェハ11に張り合わせる。スクライブ領域3は任意のラインを描くことができるので、この発明は矩形の半導体チップのみならず円形の半導体チップを切出すのに適用できる。
図3(D)に示すように、レジスト9をマスク材としてSiドライエッチングにより貫通処理を行い、図2(B)に示した貫通穴5を形成する。このとき、同時にスクライブ領域3もエッチングされるので、半導体チップ2の切出しを同時に行うことが可能になる。ただし、この時点では保持膜8により、各半導体チップ2はウェハの外周とつながった状態を保っている。
図3(D)に示すキャリアウェハ11から半導体チップ2を剥すとともに、レジスト9を除去する。図3(E)に示すように半導体チップ1の貫通穴5側を下にし、図3(F)に示す保持材12上に固定する。保持材12としてはテープなどが用いられるが、図3(G)の工程で保持膜8を除去する保持膜除去材に耐性のある材料を選択する。
図3(G)に示すように、保持材12で固定された半導体チップ2から保持膜除去材を用いて保持膜8を除去することにより、図2(B)に示した半導体チップ2を形成できる。保持膜除去材としては、保持膜8として、例えばTiを用いた場合には、希フッ酸を使用する。
半導体チップ2はテープなどの保持材12により固定されているので、半導体チップ2がばらばらになることがなく、図3(H)に示すように、半導体チップ2を保持材12から剥がすことで、必要に応じて容易に個々に取り出すことができる。
上述のごとくこの実施形態によれば、シリコン基板4に貫通穴5を形成するときに、スクライブ領域3も同時にエッチングするようにしたので、工程の簡略化が可能になる。また、ダイシング工程を不要にできるので、チップの構造体破損が起こりにくくなり、切屑の発生も少なくできる。しかも、保持膜8を形成することにより、各チップがバラけないようにすることができる。さらに、スクライブ領域3の形状は、貫通エッチングのフォト工程に依存するために矩形以外の円形などの多様な形状に切出すのが可能になる。
以上、図面を参照してこの発明の実施形態を説明したが、この発明は、図示した実施形態のものに限定されない。図示された実施形態に対して、この発明と同一の範囲内において、あるいは均等の範囲内において、種々の修正や変形を加えることが可能である。
この発明の半導体チップ切出し方法は、表面に薄いメンブレン構造体を有する半導体チップをスクライブするのに利用できる。
この発明の一実施形態の半導体チップ切出し方法によって切出される半導体チップが形成されたウェハを示す平面図である。 図1に示す半導体チップを拡大して示した図である。 この発明の一実施形態における半導体チップ切出し方法の各工程を説明するための図である。 従来のGaAsFETのチップ構造を模式的に示す断面図である。 従来の半導体デバイスの製造方法を示す図である。
符号の説明
1 半導体ウェハ、2 半導体チップ、3 スクライブ領域、4 シリコン基板、5 貫通穴、6 構造体材料、7 領域、8 保持膜、9 レジスト、10 張り合わせ材料、11 キャリアウェハ、12 保持材。

Claims (10)

  1. 半導体チップを半導体ウェハから切り出す半導体チップ切出し方法であって、
    前記半導体ウェハの半導体基板の一方面上に構造体を形成する工程と、
    前記半導体基板の構造体側に、該構造体の表面に前記半導体チップを保持する保持膜を形成する工程と、
    前記半導体基板の他方面側から前記構造体の周囲を囲む切出しラインをエッチングして前記半導体チップを切出す工程とを備える、半導体チップ切出し方法。
  2. さらに、前記切出しラインをエッチング後、前記半導体基板の構造体とは他方面側を保持部材に固定する工程を含む、請求項1に記載の半導体チップ切出し方法。
  3. さらに、前記保持部材に固定した半導体チップから前記保持膜を除去する工程を含む、請求項2に記載の半導体チップ切出し方法。
  4. 前記保持膜を形成する工程は、前記保持膜を前記構造体表面に形成した後、前記保持膜上に搬送部材を貼り付ける工程を含む、請求項1から3のいずれかに記載の半導体チップ切出し方法。
  5. 前記切出しラインは任意のラインを描く、請求項1から4のいずれかに記載の半導体チップ切出し方法。
  6. 前記切出しラインは円形を描く、請求項1から4のいずれかに記載の半導体チップ切出し方法。
  7. 前記半導体チップは、前記半導体基板の他方面側から一方面側の前記構造体に至り、前記構造体の一部を成す貫通穴を有していて、
    前記半導体チップを切出す工程は、前記切出しラインと前記貫通穴とを同時にドライエッチングする工程を含む、請求項1から6のいずれかに記載の半導体チップ切出し方法。
  8. 前記半導体チップを切り出す工程は、前記貫通穴と前記切出しラインに対応する領域を除く半導体基板の他方面側にレジストを塗布し、ドライエッチングする工程を含む、請求項7に記載の半導体チップ切出し方法。
  9. 前記構造体は、少なくとも可動部および薄膜のいずれかを有する、請求項1から8のいずれかに記載の半導体チップ切出し方法。
  10. 請求項1から9のいずれかの各工程により形成された、半導体チップ。

JP2005290229A 2005-10-03 2005-10-03 半導体チップ切出し方法および半導体チップ Pending JP2007103595A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005290229A JP2007103595A (ja) 2005-10-03 2005-10-03 半導体チップ切出し方法および半導体チップ
PCT/JP2006/319667 WO2007040190A1 (ja) 2005-10-03 2006-10-02 半導体チップ切出し方法および半導体チップ
TW095136785A TW200731373A (en) 2005-10-03 2006-10-03 Semiconductor chip and cut-out method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005290229A JP2007103595A (ja) 2005-10-03 2005-10-03 半導体チップ切出し方法および半導体チップ

Publications (2)

Publication Number Publication Date
JP2007103595A true JP2007103595A (ja) 2007-04-19
JP2007103595A5 JP2007103595A5 (ja) 2008-07-17

Family

ID=37906231

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005290229A Pending JP2007103595A (ja) 2005-10-03 2005-10-03 半導体チップ切出し方法および半導体チップ

Country Status (3)

Country Link
JP (1) JP2007103595A (ja)
TW (1) TW200731373A (ja)
WO (1) WO2007040190A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008284651A (ja) * 2007-05-18 2008-11-27 Dainippon Printing Co Ltd メンブレン構造体の製造方法
JP2011146717A (ja) * 2010-01-18 2011-07-28 Semiconductor Components Industries Llc 半導体ダイを形成する方法
DE102023111777A1 (de) 2023-05-05 2024-11-07 Technische Universität Chemnitz, Körperschaft des öffentlichen Rechts Verfahren zur Herstellung eines mikromechanischen Ultraschallwandlers und zugehöriger Ultraschallwandler

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009113165A (ja) * 2007-11-07 2009-05-28 Tokyo Electron Ltd 微小構造体デバイスの製造方法
JP7143019B2 (ja) * 2018-06-06 2022-09-28 株式会社ディスコ ウェーハの加工方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04159712A (ja) * 1990-10-23 1992-06-02 Mitsubishi Electric Corp 半導体装置の製造方法
JPH04297056A (ja) * 1991-03-08 1992-10-21 Sony Corp 半導体装置の製造方法
JPH06112236A (ja) * 1992-09-25 1994-04-22 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH06151588A (ja) * 1992-11-09 1994-05-31 Japan Energy Corp 半導体装置の製造方法
JPH097975A (ja) * 1995-06-22 1997-01-10 Hitachi Ltd 半導体装置およびその製造方法
JPH1154478A (ja) * 1997-06-05 1999-02-26 Tokai Rika Co Ltd シリコン基板における陽極化成方法及び表面型の加速度センサの製造方法
JP2000340527A (ja) * 1999-05-28 2000-12-08 Horiba Ltd 半導体素子の分離方法
JP2000346648A (ja) * 1999-06-08 2000-12-15 Sumitomo Precision Prod Co Ltd 半導体デバイスとその製造方法
JP2001076599A (ja) * 1999-09-02 2001-03-23 Tokai Rika Co Ltd マイクロリードスイッチ、マイクロリードスイッチ体及びマイクロリードスイッチ部材の製造方法
JP2002033765A (ja) * 2000-07-17 2002-01-31 Matsushita Electric Ind Co Ltd リンクトリスト方式バッファメモリ制御装置およびその制御方法
JP2002093752A (ja) * 2000-09-14 2002-03-29 Tokyo Electron Ltd 半導体素子分離方法及び半導体素子分離装置
JP2005161516A (ja) * 2003-11-05 2005-06-23 Akustica Inc 超薄形状のmemsマイクロホン及びマイクロスピーカ

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04159712A (ja) * 1990-10-23 1992-06-02 Mitsubishi Electric Corp 半導体装置の製造方法
JPH04297056A (ja) * 1991-03-08 1992-10-21 Sony Corp 半導体装置の製造方法
JPH06112236A (ja) * 1992-09-25 1994-04-22 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH06151588A (ja) * 1992-11-09 1994-05-31 Japan Energy Corp 半導体装置の製造方法
JPH097975A (ja) * 1995-06-22 1997-01-10 Hitachi Ltd 半導体装置およびその製造方法
JPH1154478A (ja) * 1997-06-05 1999-02-26 Tokai Rika Co Ltd シリコン基板における陽極化成方法及び表面型の加速度センサの製造方法
JP2000340527A (ja) * 1999-05-28 2000-12-08 Horiba Ltd 半導体素子の分離方法
JP2000346648A (ja) * 1999-06-08 2000-12-15 Sumitomo Precision Prod Co Ltd 半導体デバイスとその製造方法
JP2001076599A (ja) * 1999-09-02 2001-03-23 Tokai Rika Co Ltd マイクロリードスイッチ、マイクロリードスイッチ体及びマイクロリードスイッチ部材の製造方法
JP2002033765A (ja) * 2000-07-17 2002-01-31 Matsushita Electric Ind Co Ltd リンクトリスト方式バッファメモリ制御装置およびその制御方法
JP2002093752A (ja) * 2000-09-14 2002-03-29 Tokyo Electron Ltd 半導体素子分離方法及び半導体素子分離装置
JP2005161516A (ja) * 2003-11-05 2005-06-23 Akustica Inc 超薄形状のmemsマイクロホン及びマイクロスピーカ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008284651A (ja) * 2007-05-18 2008-11-27 Dainippon Printing Co Ltd メンブレン構造体の製造方法
JP2011146717A (ja) * 2010-01-18 2011-07-28 Semiconductor Components Industries Llc 半導体ダイを形成する方法
KR101908910B1 (ko) * 2010-01-18 2018-10-17 세미컨덕터 콤포넨츠 인더스트리즈 엘엘씨 반도체 다이의 형성 방법
DE102023111777A1 (de) 2023-05-05 2024-11-07 Technische Universität Chemnitz, Körperschaft des öffentlichen Rechts Verfahren zur Herstellung eines mikromechanischen Ultraschallwandlers und zugehöriger Ultraschallwandler

Also Published As

Publication number Publication date
TW200731373A (en) 2007-08-16
WO2007040190A1 (ja) 2007-04-12

Similar Documents

Publication Publication Date Title
JP4519804B2 (ja) 半導体装置の作製方法
US9006896B2 (en) Chip package and method for forming the same
JP2008012654A (ja) 半導体装置の製造方法
KR102060869B1 (ko) 펠리클의 제조 방법 및 펠리클 부착 포토마스크의 제조 방법
US10384934B2 (en) MEMS device and method of manufacturing a MEMS device
JP4744463B2 (ja) 半導体装置の製造方法
JP2009226582A (ja) 半導体装置の製造方法
CN107055462A (zh) 微机电系统结构和其制造方法
US7514286B2 (en) Method for forming individual semi-conductor devices
JP2009529795A (ja) 集積回路を製造する方法
WO2007040190A1 (ja) 半導体チップ切出し方法および半導体チップ
US9064950B2 (en) Fabrication method for a chip package
JP5568824B2 (ja) 半導体装置の製造方法
JP2007283480A (ja) マイクロマシン、およびその作製方法
JP2005244094A (ja) 半導体装置の製造方法および半導体装置
JP2019004053A (ja) 半導体装置およびその製造方法
US10029913B2 (en) Removal of a reinforcement ring from a wafer
JP2011177824A (ja) 電子装置の製造方法
CN113307222B (zh) 微机电系统及其制造方法
CN114988345A (zh) 微机电系统和制造方法
JP2006196588A (ja) マイクロマシン及び静電容量型センサの製造方法
KR102503921B1 (ko) 마이크로-전기 기계 시스템 및 그 제조 방법
JP2007152554A (ja) 半導体装置
JP2008166588A (ja) チップ切り出し方法及び治具
JP5087883B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080604

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080604

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110405

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110628

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111004

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120228