JP2007183556A - 画素構造の製造方法 - Google Patents

Abstract

【課題】画素構造の製造方法を提供する。
【解決手段】基板上に走査線、データ線、および走査線とデータ線に電気的に接続した能動素子を形成する。基板上に誘電体層を形成し、それからパターンニングしたフォトレジスト層をその上に形成する。パターンニングしたフォトレジスト層は第一凹部と第一貫通孔を備え、前記第一貫通孔は誘電体層の一部を露出させる。パターンニングしたフォトレジスト層をエッチングマスクとして用いて、誘電体層の一部を除去し、パターンニングした誘電体層を形成する。パターンニングした誘電体層は第二凹部と第二貫通孔を備え、前記第二貫通孔は能動素子の一部を露出させる。パターンニングしたフォトレジスト層を除去し、パターンニングした誘電体層上に反射層を形成する。反射層は第二凹部を被覆し、能動素子と電気的に接続する。
【選択図】図２Ｆ

Description

この発明は、画素構造の製造方法に関する。より詳細には、この発明は、トランスフレクティブ液晶表示（ＬＣＤ）パネルまたは反射型ＬＣＤパネル用の画素構造の製造方法に関する。

一般に、多くの薄膜トランジスタ液晶表示装置は主に三種類、つまり透過型、反射型およびトランスフレクティブ型の一つに属するものとして分類される。この分類は、光源の利用およびアレイ基板の違いに基づいている。透過型薄膜トランジスタ液晶表示装置（透過型ＴＦＴ−ＬＣＤ）は、バックライト源を用いる。薄膜トランジスタアレイ基板上の画素電極は透明電極であり、背面光源からの光を容易に透過する。反射型薄膜トランジスタ液晶表示装置（反射型ＴＦＴ−ＬＣＤ）は、光源として前面光源または外部光源を用いる。薄膜トランジスタアレイ基板上の画素電極は金属電極または他の反射電極であり、前面光源または外部光源からの光の反射に適した良好な反射特性を備えている。一方、トランスフレクティブ薄膜トランジスタ液晶表示装置（トランスフレクティブＴＦＴ−ＬＣＤ）は、透過型ＴＦＴ−ＬＣＤと反射型ＴＦＴ−ＬＣＤの両方を一体化した構造とみなすことができる。言い換えると、トランスフレクティブＴＦＴ−ＬＣＤは、画像を表示する際、背面光源と、前面光源または外部光源の両方を同時に利用することができる。

図１Ａ〜１Ｄは、米国特許第６，４９０，０１９号による反射型液晶表示装置の製造方法を示す概略断面図である。既存の反射型液晶表示装置は、次のステップに従って製造できる。まず、図１Ａに示したように、基板１０上に第一絶縁層５０を形成する。次に、第一絶縁層５０上にゲート５２を形成する。図１Ｂに示したように、第一絶縁層５０上に第二絶縁層５４を形成し、ゲート５２を被覆する。その後、ゲート５２上の第二絶縁層５４上に半導体層５７を形成する。半導体層５７は、チャネル層５６、およびチャネル層５６上に配置したオーミック接触層５８を有する。

図１Ｃに示したように、オーミック接触層５８上にソース６０とドレイン６２を形成する。次に、基板１０上に保護層６４を形成し、ソース６０とドレイン６２を被覆する。その後、保護層６４の一部を除去し、コンタクトホール６３を形成する。コンタクトホール６３は、ドレイン６２の一部を露出させる。その後、第一絶縁層５０、第二絶縁層５４および保護層６４をエッチングして、複数の凹部６６ａを形成する。凹部６６ａの形成方法は、乾式エッチング処理を行うことを含んでいる。

保護層６４は第一絶縁層５０および第二絶縁層５４とは異なるエッチング速度を有するので、凹部６６ａは傾斜形状を有する。第一絶縁層５０は凹部６６ａの形成に必要な時間を増大させるので、保護層６４はより長いエッチング時間に曝される。言い換えると、凹部６６ａは、より滑らかな傾斜形状を有する。

図１Ｄに示したように、保護層６４上に反射電極６８を形成する。反射電極６８は、凹部６６ａの表面を被覆する。反射電極６８はコンタクトホール６３を介して、ドレイン６２と電気的に接続する。凹部６６ａは滑らかな傾斜形状を有するが、それでも反射電極６８は容易に断線される。

上記の米国特許第６，４９０，０１９号は反射電極６８内の断線の形成を実際に低減できるが、製造工程中に第一絶縁層５０を形成するための別のステップが必要とされる。さらに、その滑らかな表面にもかかわらず、凹部６６ａがより深いために、反射電極６８内に断線を有する可能性がなお存在する。

従って、この発明の少なくとも一つの目的は、トランスフレクティブ液晶表示パネル、または反射型液晶表示パネルに適した画素構造の製造方法を提供することである。

これらの利点および他の利点を実現するために、そしてこの発明の目的に従って、ここで具現化され広く説明されるように、この発明は次のステップを含む画素構造の製造方法を提供する。まず、基板を提供する。それから、基板上に走査線、データ線および能動素子を形成する。能動素子は、走査線およびデータ線と電気的に接続する。基板上に誘電体層を形成し、能動素子とデータ線を被覆する。それから、誘電体層上にパターンニングしたフォトレジスト層を形成する。パターンニングしたフォトレジスト層は第一貫通孔と複数の第一凹部を有し、前記第一貫通孔は誘電体層の一部を露出させる。パターンニングしたフォトレジスト層をエッチングマスクとして用い、誘電体層の一部を除去し、パターンニングした誘電体層を形成する。パターンニングした誘電体層は第二貫通孔と複数の第二凹部を有し、前記第二貫通孔は能動素子の一部を露出させる。パターンニングしたフォトレジスト層を除去し、パターンニングした誘電体層上に反射層を形成する。反射層は第二凹部を被覆し、能動素子と電気的に接続する。

この発明の一実施例によると、パターンニングしたフォトレジスト層を形成する方法は、ハーフトーンマスクを用いることを含んでいる。

この発明の一実施例によると、誘電体層の一部を除去する方法は、乾式エッチングまたは湿式エッチングを行うことを含んでいる。

この発明の一実施例によると、反射層はさらに第二貫通孔を被覆し、第二貫通孔を介して、能動素子と電気的に接続する。

この発明の一実施例によると、パターンニングしたフォトレジスト層を除去した後であるが、反射層を形成する前に、パターンニングした誘電体層上に透明導電層を形成する。透明導電層は、第二貫通孔と第二凹部を被覆する。さらに、反射層は透明導電層を介して、能動素子と電気的に接続する。その上、反射層は開口部を有し、透明導電層の一部を露出させる。

この発明の一実施例によると、パターンニングしたフォトレジスト層を除去した後であるが、反射層を形成する前に、パターンニングした誘電体層上に透明導電層を形成する。さらに、透明導電層は反射層を介して、能動素子と電気的に接続する。その上、反射層は開口部を有し、透明導電層の一部を露出させる。

この発明の一実施例によると、反射層を形成した後、反射層上に透明導電層を形成する。透明導電層は、第二貫通孔を被覆する。さらに、反射層は透明導電層を介して、能動素子と電気的に接続する。その上、反射層は開口部を有し、透明導電層は開口部を被覆する。

この発明の一実施例によると、走査線、データ線および能動素子を形成する方法は、基板上に走査線、および走査線に接続したゲートを形成することを含んでいる。それから、基板上にゲート絶縁層を形成し、ゲートを被覆する。その後、ゲート上のゲート絶縁層上に半導体層を形成する。その後、基板上にデータ線、およびデータ線に接続したソース／ドレインを形成する。ソース／ドレインは、ゲートの両側の半導体層上に配置する。さらに、上記の第二貫通孔は、ソース／ドレインの一部を露出させる。

従って、この発明はハーフトーンマスクを用いて、パターンニングしたフォトレジスト層を形成し、前記フォトレジスト層は第一貫通孔と第一凹部を備えている。それから、パターンニングしたフォトレジスト層をマスクとして、誘電体層に対して乾式エッチングまたは湿式エッチングを行い、第二貫通孔と第二凹部を形成する。その結果、第二凹部の深さと形状を良好に制御できる。

当然のことながら、以上の一般的な説明と以降の詳細な説明はどちらも例示的なものであり、請求のとおりの発明をさらに説明するものとする。

添付の図面は、発明をさらに理解するために含められ、この明細書に組み込まれ、その一部を構成する。図面は発明の実施例を示し、その説明と共に、発明の原理を説明するのに役立つ。

ここで、この発明の好ましい実施例について詳しく参照するが、その例は添付の図面に示されている。同一または同様の部品を参照する場合、可能な限り、図面および説明において同一の参照番号を用いる。

図２Ａ〜２Ｆは、この発明の一実施例による画素構造の製造方法を示す概略断面図である。図２Ｇは、第一実施例による画素構造の別の製造方法を示す概略断面図である。図３は、図２Ｆに示した画素構造の平面図である。図２Ａと３に示したように、この発明の方法は、トランスフレクティブ液晶表示パネル、または反射型液晶表示パネルの画素構造の製造に適している。この実施例では、説明の一例として、反射型液晶表示パネルの画素構造を用いる。画素構造の製造方法は、次のステップを含んでいる。まず、基板１１０を提供する。基板１１０は、ガラス基板、水晶基板または他の構成の基板であってもよい。次に、基板１１０上に走査線１２０、データ線１３０および能動素子１４０を形成する。能動素子１４０は、走査線１２０とデータ線１３０に電気的に接続する。例えば、能動素子１４０は、ボトムゲートを備えた薄膜トランジスタ、トップゲートを備えた薄膜トランジスタ、低温多結晶シリコンを備えた薄膜トランジスタまたは他の種類の能動素子であってもよい。この実施例では、説明中の能動素子の一例として、ボトムゲートを備えた薄膜トランジスタを用いる。

より詳細には、基板１１０上に第一導電層を形成する。それから、第一導電層をパターンニングして、走査線１２０、および走査線１２０に接続したゲート１４２を形成する。その後、基板１１０上にゲート絶縁層１４４を形成し、ゲート１４２を被覆する。それから、ゲート１４２上のゲート絶縁層１４４上に半導体層１４６を形成する。半導体層１４６は、チャネル層１４６ａ、およびその上に配置したオーミック接触層１４６ｂを有する。次に、基板１１０上に第二導電層を形成する。第二導電層をパターンニングして、データ線１３０、およびデータ線１３０に接続したソース／ドレイン１４８を形成する。ソース／ドレイン１４８は、ゲート１４２の両側の半導体層１４６上に配置する。その後、オーミック接触層１４６ｂとチャネル層１４６ａの一部を除去して、能動素子１４０の製造ステップを完了する。

図２Ｂに示したように、基板１１０上に誘電体層１５０を形成し、能動素子１４０とデータ線１３０を被覆する。この実施例では、誘電体層１５０は保護層であってもよい。それから、誘電体層１５０上にパターンニングしたフォトレジスト層２１０を形成する。パターンニングしたフォトレジスト層２１０は、第一貫通孔２１２と複数の第一凹部２１４を有する。第一貫通孔２１２は、誘電体層１５０の一部を露出させる。パターンニングしたフォトレジスト層２１０の形成方法は、誘電体層１５０上にフォトレジスト材料層を形成し、それからハーフトーンマスクを介して、フォトレジスト材料層に露光処理を行うことを含んでいる。より詳細には、ハーフトーンマスクは、透明領域、不透明領域および半透明領域を有する。透明領域は第一貫通孔２１２に対応し、半透明領域は第一凹部２１４に対応する。半透明領域と透明領域は異なる光透過率を有するので、現像処理を行った後、パターンニングしたフォトレジスト層２１０に第一貫通孔２１２と第一凹部２１４が形成される。

図２Ｃ〜２Ｅに示したように、パターンニングしたフォトレジスト層２１０をマスクとして用いて、誘電体層１５０の一部を除去し、パターンニングした誘電体層１５２を形成する。パターンニングした誘電体層１５２は、第二貫通孔１５２ａと複数の第二凹部１５２ｂを有する。さらに、第二貫通孔１５２ａは、能動素子１４０の一部を露出させる。第二貫通孔１５２ａは能動素子１４０の一部を露出させるので、第二貫通孔１５２ａはコンタクトホールとみなすこともできる。

より詳細には、パターンニングした誘電体層１５２の形成方法は、次のステップを含んでいる。まず、誘電体層１５０の一部を除去して、図２Ｃに示したように、第二貫通孔１５２ａを形成する。次に、パターンニングしたフォトレジスト層２１０の一部を除去して、図２Ｄに示したように、第一凹部２１４が下地の誘電体層１５０を露出させる。その後、誘電体層１５０の一部を除去し、図２Ｅに示したように、第二凹部１５２ｂを形成する。さらに、第二貫通孔１５２ａと第二凹部１５２ｂの形成方法は、乾式エッチング処理または湿式エッチング処理を含むこともできる。この実施例では、乾式エッチング処理が用いられる。その後、パターンニングしたフォトレジスト層２１０を除去する。

図２Ｆと３に示したように、パターンニングした誘電体層１５２上に透明導電層１６０を形成する。透明導電層１６０は、第二貫通孔１５２ａと第二凹部１５２ｂを被覆する。このため、透明導電層１６０は第二貫通孔１５２ａを介して、能動素子１４０と電気的に接続される。さらに、透明導電層１６０は、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、アルミニウム亜鉛酸化物（ＡＺＯ）または他の透明導電性材料を用いて製造できる。次に、透明導電層１６０上に反射層１７０を形成する。反射層１７０は、少なくとも第二凹部１５２ｂを被覆する。さらに、反射層１７０は透明導電層１６０を介して、能動素子１４０と電気的に接続する。この段階までに、画素構造１００の製造はほとんど完了している。反射層１７０は、アルミニウム、アルミニウム合金、銀または高反射率の他の金属を用いて製造できる。

図２Ｇに示したように、この実施例は、透明導電層１６０と反射層１７０の形成に限定されない。反射層１７０のみを形成することも可能である。この場合、反射層１７０が第二貫通孔１５２ａを被覆すべきであり、反射層１７０が第二貫通孔１５２ａを介して、能動素子１４０と電気的に接続できるようにする。

この実施例では、ハーフトーンマスクを用いて、パターンニングしたフォトレジスト層２１０を形成し、フォトレジスト層２１０は第一貫通孔２１２と第一凹部２１４を備えている。それから、パターンニングしたフォトレジスト層２１０をエッチング処理でマスクとして用い、第二貫通孔１５２ａと第二凹部１５２ｂを形成する。従って、第二凹部１５２ｂの深さと形状を良好に制御できる。さらに、この発明の画素構造の製造方法は既存の処理に適合し、余分な装置を必要としない。その上、追加の第一絶縁層を必要とする既存の技術に比べて、この発明では余分なフィルム層を形成することなく、反射型液晶表示パネルの画素構造を形成できる。さらに、この発明の第二凹部１５２ｂの深さは、既存の技術より浅い。従って、反射層１７０は容易に断線されない。

図４Ａと４Ｂは、この発明の第二実施例による画素構造の製造方法を示す概略断面図である。図５は、図４Ｂに示した画素構造の平面図である。図４Ｃと４Ｄは、この発明の第二実施例による画素構造の別の製造方法を示す概略断面図である。図４Ａと５に示したように、この発明は、前述の実施例と非常に類似している。主な違いの一つは、この発明では、湿式エッチング処理を行うことによって、第二貫通孔３１２ａと第二凹部３１２ｂを製造することである。従って、第二凹部３１２ｂは、半球の形状を有することができる。

図４Ｂと５に示したように、パターンニングしたフォトレジスト層２１０を除去した後、パターンニングした誘電体層３１０上に透明導電層１６０を形成する。透明導電層１６０は、第二貫通孔３１２ａと第二凹部３１２ｂを被覆する。従って、透明導電層１６０は第二貫通孔３１２ａを介して、能動素子１４０と電気的に接続される。その後、透明導電層１６０上に反射層３２０を形成する。反射層３２０は少なくとも第二凹部３１２ｂを被覆し、開口部３２０ａを備え、開口部３２０ａは透明導電層１６０の一部を露出させる。言い換えると、開口部３２０ａは、透明領域でもある。画素構造３００は反射領域と透明領域に分割されるので、トランスフレクティブ液晶表示パネル内で用いることができる。

図４Ｃに示したように、反射層３２０は第二貫通孔３１２ａを介して、能動素子１４０と電気的に直接接続でき、透明導電層１６０は反射層３２０を介して、能動素子１４０と電気的に接続できる。

図４Ｄに示したように、この実施例では、透明導電層１６０と反射層３２０の形成順序には制限はない。従って、別の実施例では、反射層３２０は透明導電層１６０の前に形成できる。さらに、透明導電層１６０は第二貫通孔３１２ａを介して、能動素子１４０と電気的に接続される。

当業者には明らかなように、発明の範囲または精神から逸脱することなく、この発明の構造に様々な修正および変更を行うことができる。以上の観点から、この発明は、添付の請求項およびそれらと等価なものの範囲内にある限り、この発明の修正および変更を含むものとする。

米国特許第６，４９０，０１９号による反射型液晶表示装置の製造方法を示す概略断面図である。 米国特許第６，４９０，０１９号による反射型液晶表示装置の製造方法を示す概略断面図である。 米国特許第６，４９０，０１９号による反射型液晶表示装置の製造方法を示す概略断面図である。 米国特許第６，４９０，０１９号による反射型液晶表示装置の製造方法を示す概略断面図である。 この発明の一実施例による画素構造の製造方法を示す概略断面図である。 この発明の一実施例による画素構造の製造方法を示す概略断面図である。 この発明の一実施例による画素構造の製造方法を示す概略断面図である。 この発明の一実施例による画素構造の製造方法を示す概略断面図である。 この発明の一実施例による画素構造の製造方法を示す概略断面図である。 この発明の一実施例による画素構造の製造方法を示す概略断面図である。 第一実施例による画素構造の別の製造方法を示す概略断面図である。 図２Ｆの画素構造の平面図である。 この発明の第二実施例による画素構造の製造方法を示す概略断面図である。 この発明の第二実施例による画素構造の製造方法を示す概略断面図である。 この発明の第二実施例による画素構造の別の製造方法を示す概略断面図である。 この発明の第二実施例による画素構造の別の製造方法を示す概略断面図である。 図４Ｂに示した画素構造の平面図である。

符号の説明

１０ 基板
５０ 第一絶縁層
５２ ゲート
５４ 第二絶縁層
５６ チャネル層
５７ 半導体層
５８ オーミック接触層
６０ ソース
６２ ドレイン
６３ コンタクトホール
６４ 保護層
６６ａ 凹部
６８ 反射電極
１００ 画素構造
１１０ 基板
１２０ 走査線
１３０ データ線
１４０ 能動素子
１４２ ゲート
１４４ ゲート絶縁層
１４６ 半導体層
１４６ａ チャネル層
１４６ｂ オーミック接触層
１４８ ドレイン
１５０ 誘電体層
１５２ 誘電体層
１５２ａ 第二貫通孔
１５２ｂ 第二凹部
１６０ 透明導電層
１７０ 反射層
２１０ フォトレジスト層
２１２ 第一貫通孔
２１４ 第一凹部
３００ 画素構造
３１０ 誘電体層
３１２ａ 第二貫通孔
３１２ｂ 第二凹部
３２０ 反射層
３２０ａ 開口部

Claims (11)

1. 基板を提供し、
   基板上に走査線、データ線および能動素子を形成し、前記走査線およびデータ線と能動素子とを電気的に接続し、
   基板上に誘電体層を形成して、能動素子とデータ線を被覆し、
   パターンニングしたフォトレジスト層を誘電体層上に形成し、前記パターンニングしたフォトレジスト層が第一貫通孔と複数の第一凹部を備え、第一貫通孔が誘電体層の一部を露出させ、
   パターンニングしたフォトレジスト層をエッチングマスクとして用いて、誘電体層の一部を除去し、パターンニングした誘電体層を形成し、前記パターンニングした誘電体層が第二貫通孔と複数の第二凹部を備え、第二貫通孔が能動素子の一部を露出させ、
   パターンニングしたフォトレジスト層を除去し、
   パターンニングした誘電体層上に反射層を形成し、前記反射層が第二凹部を被覆し、能動素子と電気的に接続するステップを有する画素構造の製造方法。
2. パターンニングしたフォトレジスト層を形成する処理において、ハーフトーンマスクを用いる請求項１記載の方法。
3. 誘電体層の一部を除去するステップが、乾式エッチングまたは湿式エッチングを含む請求項１記載の方法。
4. 反射層がさらに第二貫通孔を被覆し、反射層が第二貫通孔を介して、能動素子と電気的に接続される請求項１記載の方法。
5. さらに、パターンニングした誘電体層上に透明導電層を形成するステップを含み、透明導電層が第二貫通孔と第二凹部を被覆し、パターンニングしたフォトレジスト層を除去するステップの後であるが、反射層を形成するステップの前に、反射層が透明導電層を介して、能動素子と電気的に接続される請求項１記載の方法。
6. 反射層が開口部を備え、前記開口部が透明導電層の一部を露出させる請求項５記載の方法。
7. さらに、パターンニングした誘電体層上に透明導電層を形成するステップを有し、パターンニングしたフォトレジスト層を除去するステップの後であるが、反射層を形成するステップの前に、透明導電層が反射層を介して、能動素子と電気的に接続される請求項１記載の方法。
8. 反射層が開口部を備え、前記開口部が透明導電層の一部を露出させる請求項７記載の方法。
9. さらに、反射層上に透明導電層を形成するステップを有し、透明導電層が第二貫通孔を被覆し、反射層を形成するステップの後、反射層が透明導電層を介して、能動素子と電気的に接続される請求項１記載の方法。
10. 反射層が開口部を備え、透明導電層が開口部を被覆する請求項９記載の方法。
11. 走査線、データ線および能動素子を形成するステップが、
    基板上に走査線、および走査線に接続したゲートを形成し、
    基板上にゲート絶縁層を形成して、ゲートを被覆し、
    ゲート上のゲート絶縁層上に半導体層を形成し、
    データ線、およびデータ線に接続したソース／ドレインを形成し、前記ゲートの両側の半導体層上にソース／ドレインを配置し、第二貫通孔がソース／ドレインの一部を露出させることを含む請求項１記載の方法。

Images