JP2007157949A - Low-temperature calcination multilayer ceramic substrate - Google Patents
Low-temperature calcination multilayer ceramic substrate Download PDFInfo
- Publication number
- JP2007157949A JP2007157949A JP2005349994A JP2005349994A JP2007157949A JP 2007157949 A JP2007157949 A JP 2007157949A JP 2005349994 A JP2005349994 A JP 2005349994A JP 2005349994 A JP2005349994 A JP 2005349994A JP 2007157949 A JP2007157949 A JP 2007157949A
- Authority
- JP
- Japan
- Prior art keywords
- low
- ceramic substrate
- multilayer ceramic
- substrate
- temperature fired
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Structure Of Printed Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Combinations Of Printed Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
Description
本発明は、低温焼成多層セラミック基板(LTCC;Low Temperature Co-fired Ceramics)を基板本体として用いた低温焼成多層セラミック基板に関し、特に基板本体内に接続コネクタを内蔵した低温焼成多層セラミック基板に関する。 The present invention relates to a low-temperature fired multilayer ceramic substrate using a low-temperature fired multilayer ceramic substrate (LTCC) as a substrate body, and more particularly to a low-temperature fired multilayer ceramic substrate in which a connector is built in the substrate body.
従来、背景技術に係る低温焼成セラミック多層回路基板は、熱伝導性や耐熱性、化学的耐久性が有機材料基板より優れていることから、有機材料基板に代わるものとしてその利用が拡大してきている。また、電子機器の小型化、多様化に伴い高密度配線、高密度実装が可能な基板として広く使用されるようになってきた。さらに、今後は半導体ベアチップ実装基板としてその需要は高まると予想され、微細な配線が容易で、かつ信頼性が高い、という特徴を有することから、特に低温焼成セラミック多層回路基板の製造方法が必要になってくると考えられる。 Conventionally, the low-temperature fired ceramic multilayer circuit board according to the background art is superior in its thermal conductivity, heat resistance, and chemical durability to the organic material board, and its use is expanding as an alternative to the organic material board. . In addition, as electronic devices have become smaller and more diversified, they have been widely used as substrates capable of high-density wiring and high-density mounting. In addition, the demand for semiconductor bare chip mounting substrates is expected to increase in the future, and since it has the feature that fine wiring is easy and high in reliability, a method for manufacturing a low-temperature fired ceramic multilayer circuit board is particularly necessary. It is thought to become.
また、従来の低温焼成多層セラミック基板以外にある程度の高密度実装を可能とするものとして複合モジュール基板又は複合回路基板がある。これらの高密度実装ができる回路基板では、回路自体が微小化されるのに対してコネクタの微小化が困難である。特に、高密度実装された回路基板では、一つの基板当たりの素子数及び回路数が増大するに伴って、この各素子及び各回路の入出力端子数も増大することとなる。 In addition to the conventional low-temperature fired multilayer ceramic substrate, there is a composite module substrate or a composite circuit substrate that enables high-density mounting to some extent. In these circuit boards capable of high-density mounting, the circuit itself is miniaturized, but it is difficult to miniaturize the connector. In particular, in a circuit board mounted with high density, as the number of elements and circuits per board increase, the number of input / output terminals of each element and each circuit also increases.
このような入出力端子数の増大に対応するコネクタ内蔵モジュールとして特開2005−79318号公報に開示されるものがあり、図9に示す。同図において従来のコネクタ内蔵モジュールは、配線パターン104が設けられた電気絶縁層101と、1つ以上の能動部品及び受動部品から選ばれる少なくとも一つの電子部品103を電気絶縁層101に内蔵しているコネクタ内蔵モジュールであって、配線パターン104と電気接続し、かつ外部の電極に電気接続するための1つ以上のコネクタ102を内蔵し、このコネクタ102には、外部配線挿入部105が設けられている構成である。
As a module with a built-in connector corresponding to such an increase in the number of input / output terminals, there is one disclosed in Japanese Patent Laid-Open No. 2005-79318, which is shown in FIG. In the figure, a conventional connector built-in module includes an
この構成に基づき従来のコネクタ内蔵モジュールは、外部への信号の接続のために、ノイズの発生の少ない高密度実装が可能なコネクタ内蔵モジュールとこれを用いた複合モジュール及び回路基板とすることができることとなる。
前記各背景技術は以上のように構成されていたことから、入出力端子を内蔵するコネクタ内蔵モジュールをLTCCで製作しようとすると電気絶縁層101とコネクタ102とを別途に形成し、各形成された電気絶縁層101にコネクタ102を組付けてコネクタ内蔵モジュールを構成しなければならず、電気絶縁層101をLTCCとして焼成する工程、コネクタ102を作成する工程及びこれらを組付ける工程を各々必要とすることとなり製造工程が複雑化し、製品コストを低減できないという課題を有していた。
Since each of the above background arts is configured as described above, when trying to manufacture a connector built-in module with built-in input / output terminals by LTCC, the
特に、前記背景技術における電気絶縁層101にコネクタ102を組付ける組付け工程は高密度実装を前提とする回路基板の電気絶縁層101自体が微小化されており、この微小化された電気絶縁層101にさらに微細化されたコネクタ102を組付けなければならず、この組付け作業に極めて高い精度が要求されるという課題を有する。また、電気絶縁層101がコネクタ102とは別途に製作されることから、コネクタ102が取付けられる電気絶縁層101の側面における基板配線の高密度化ができないという課題を有する。
In particular, in the assembly process for assembling the
本発明は前記課題を解消するためになされたもので、基板配線の高密度化と共に製造工程を簡略化できる低温焼成多層セラミック基板を提供することを目的とする。 The present invention has been made to solve the above problems, and an object of the present invention is to provide a low-temperature fired multilayer ceramic substrate capable of simplifying the manufacturing process as well as increasing the density of substrate wiring.
本発明に係る低温焼成多層セラミック基板は、配線パターンが複数の層として形成される基板本体からなる低温焼成多層セラミック基板において、前記基板本体の側端面に凹部又は段差部を形成し、当該凹部又は段差部に前記配線パターン又はビアと接続される電極を配設されるものである。 The low-temperature fired multilayer ceramic substrate according to the present invention is a low-temperature fired multilayer ceramic substrate comprising a substrate body in which a wiring pattern is formed as a plurality of layers, wherein a concave portion or a step portion is formed on a side end surface of the substrate body. An electrode connected to the wiring pattern or via is disposed on the stepped portion.
このように本発明においては、配線パターンが複数の層として形成される基板本体の側端面に凹部又は段差部を形成し、当該凹部内又は段差部に前記配線パターン又はビアと接続される電極を配設されることから、基板本体と凹部内又は段差部に配設される電極からなるコネクタとを簡易な製造工程で一体形成できると共に、基板配線を高密度化できる。 Thus, in the present invention, a recess or a step portion is formed on the side end surface of the substrate body on which the wiring pattern is formed as a plurality of layers, and an electrode connected to the wiring pattern or the via is formed in the recess or the step portion. Thus, the board body and the connector made of electrodes arranged in the recess or the stepped portion can be integrally formed by a simple manufacturing process, and the board wiring can be densified.
また、本発明に係る低温焼成多層セラミック基板は必要に応じて、電極が、基板本体の側端面に形成される凹部の内側面又は段差部の表面に前記配線パターンから延出して形成されるものである。 In addition, the low-temperature fired multilayer ceramic substrate according to the present invention is formed by extending the wiring pattern from the wiring pattern on the inner surface of the recess or the surface of the stepped portion formed on the side end surface of the substrate body as necessary. It is.
このように本発明においては、基板本体に複数の層として形成される配線パターンを基板本体の側端面に形成される凹部の内側面又は段差部の表面にまで延出させ、この延出した配線パターンで電極を形成しているので、基板本体の低温焼成と同時にコネクタを微細且つ高密度に形成できると共に、基板配線を高密度化できる。 Thus, in the present invention, the wiring pattern formed as a plurality of layers on the substrate body is extended to the inner surface of the recess or the surface of the stepped portion formed on the side end surface of the substrate body, and this extended wiring Since the electrodes are formed in a pattern, the connectors can be formed finely and with high density simultaneously with the low-temperature firing of the substrate body, and the substrate wiring can be made dense.
また、本発明に係る低温焼成多層セラミック基板は必要に応じて、凹部の底面又は段差部の側面に前記配線パターンに到達する深さの細線状の取付穴が形成され、前記電極が細線状の針体として形成され、当該針体を低温焼成された基板本体の取付穴に挿通固定されるものである。 In addition, the low-temperature fired multilayer ceramic substrate according to the present invention is provided with a thin wire-like mounting hole having a depth reaching the wiring pattern on the bottom surface of the concave portion or the side surface of the step portion, if necessary, and the electrode has a thin wire shape. It is formed as a needle body, and the needle body is inserted and fixed in an attachment hole of a substrate body that is fired at a low temperature.
このように本発明においては、基板本体の側端面に形成された凹部の低面又は段差部の側面に形成された取付穴に細線状の針体からなる電極を配線パターンに到達するまで挿通してコネクタ部を形成するようにしているので基板本体と凹部内又は段差部に配設される電極からなるコネクタとを簡易な製造工程で一体形成できると共に、基板配線を高密度化できる。 As described above, in the present invention, the electrode made of a fine needle is inserted into the mounting hole formed on the lower surface of the concave portion or the side surface of the step portion formed on the side end surface of the substrate body until the wiring pattern is reached. Thus, the connector portion is formed, so that the substrate main body and the connector formed of the electrode disposed in the recess or the step portion can be integrally formed by a simple manufacturing process, and the substrate wiring can be densified.
また、本発明に係る低温焼成多層セラミック基板は必要に応じて、電極が、複数層の配線パターンのうち対応する中間層の一の配線パターンに接続され、当該一の配線パターン以外の他の配線パターンをビアホールにより一の配線パターンを介して接続されるものである。 Further, in the low-temperature fired multilayer ceramic substrate according to the present invention, if necessary, the electrode is connected to one wiring pattern of the corresponding intermediate layer among the plurality of wiring patterns, and other wirings other than the one wiring pattern. The patterns are connected through a single wiring pattern by via holes.
このように本発明においては、電極が、複数層の配線パターンのうち対応する中間層の一の配線パターンに接続され、当該一の配線パターン以外の他の配線パターンをビアホールにより一の配線パターンを介して接続されることから、複数の層に各々形成されるいずれの配線パターンもビアホールを介してコネクタに接続できることとなり、基板本体と凹部内又は段差部に配設される電極からなるコネクタとを簡易な製造工程で一体形成できると共に、基板配線を高密度化できる。 Thus, in the present invention, an electrode is connected to one wiring pattern of a corresponding intermediate layer among a plurality of wiring patterns, and one wiring pattern other than the one wiring pattern is connected to one wiring pattern by a via hole. Therefore, any wiring pattern formed in each of the plurality of layers can be connected to the connector via the via hole, and the connector composed of the substrate body and the electrode disposed in the recess or the stepped portion is provided. It can be formed integrally with a simple manufacturing process, and the substrate wiring can be densified.
また、本発明に係る低温焼成多層セラミック基板は必要に応じて、基板本体を相互に、複数連結して単一の基板を構成するものである。
このように本発明においては、基板本体を相互に、複数連結して単一の基板を構成することにより、基板として大きく形成できる。特に、複数の基板本体が各々異なる機能を有する場合には、連結した基板が多機能基板として構成でき、また各基板本体が同一又は異なる機能を有する場合であっても相互に補完的又は相乗的に機能を向上させることができる。
Further, the low-temperature fired multilayer ceramic substrate according to the present invention comprises a single substrate by connecting a plurality of substrate bodies to each other as required.
As described above, in the present invention, a plurality of substrate bodies are connected to each other to form a single substrate, whereby a large substrate can be formed. In particular, when a plurality of board bodies have different functions, the connected boards can be configured as a multifunction board, and even if each board body has the same or different functions, they are complementary or synergistic to each other. The function can be improved.
(本発明の第1の実施形態)
以下、本発明の第1の実施形態に係る低温焼成多層セラミック基板を図1ないし図3に基づいて説明する。この図1は本実施形態に係る低温焼成多層セラミック基板の概略構成斜視図、図2は図1に記載する低温焼成多層セラミック基板のA−A線断面図、図3は図1に記載する低温焼成多層セラミック基板の製造工程説明図を示す。
(First embodiment of the present invention)
Hereinafter, a low-temperature fired multilayer ceramic substrate according to a first embodiment of the present invention will be described with reference to FIGS. 1 is a schematic perspective view of a low-temperature fired multilayer ceramic substrate according to the present embodiment, FIG. 2 is a cross-sectional view taken along the line AA of the low-temperature fired multilayer ceramic substrate shown in FIG. 1, and FIG. The manufacturing process explanatory drawing of a baking multilayer ceramic substrate is shown.
前記各図において本実施形態に係る低温焼成多層セラミック基板は、複数の層として配線パターン11a、12a、ビア11b、12b及び受動素子が配設される基板本体1及びこの基板本体1の側端面に凹部14が低温焼成にて形成され、この凹部14内に前記配線パターン11a、12a又はビア11b、12bと接続する電極16が形成され、前記基板本体1の最上層でICチップ3を配線パターン11aにフリップチップボンディング31されるように実装されてSiP(System in a Package)として構成される。
In each of the drawings, the low-temperature fired multilayer ceramic substrate according to the present embodiment includes a
前記基板本体1は、配線パターン11a、12a、ビア11b、12b及び受動素子が各々配設されるセラミック基板11、12(本実施形態において模式的に二層に簡略化して記載する。)を順次積層し、この積層した状態で低温焼成される。前記電極16は、凹部14の低面に配線パターン12aに到達する深さの細穴状の取付穴16aが基板本体1の低温焼成と同時に形成され、この基板本体1が低温焼成された後の取付穴16aの細線状の導電針体16bを配線パターン12aに接触させた状態で挿通固定して構成される。
The substrate
前記電極16に接続される接続プラグ2は、凹部14の凹溝形状に対応する外形寸法で形成されるプラグ本体21と、このプラグ本体21の先端に導電針体16bに嵌合する挿通穴とし、この挿通穴の内側面を導電材で形成される接触部22と、この接触部22に導体芯線23が接続されるケーブル24とを備える構成である。
The
次に、前記構成に基づく本実施形態に係る低温焼成多層セラミック基板の形成動作及び接続プラグ2との接続動作について説明する。まず、低温焼成多層セラミック基板の形成動作について、下層のセラミック基板12は端部に凹部14に対応する切欠き部14bが形成されると共に、表面に配線パターン12a、ビア12b、さらに受動素子等(図示を省略する。)が形成される(図3(A)を参照)。また、上層のセラミック基板11は、端部に凹部14に対応する切欠き部14aが形成されると共に、表面に配線パターン11a、ビア11b及び及び取付穴16a、さらに受動素子等(図示を省略する。)が形成される(図3(A)を参照)。
Next, the formation operation of the low-temperature fired multilayer ceramic substrate and the connection operation with the
前記セラミック基板12上にセラミック基板11を図3(B)に示すように積層し、この積層した状態で低温(例えば、900℃以下)により焼成して一体化する。この低温焼成により各セラミック基板11、12に各々形成された配線パターン11a、12a、ビア11b、12b、受動素子を銅(Cu)、銀(Ag)等の低融点の金属が用いられたとしても同等に焼成して一体化できる。
The
このように一体化された基板本体1は、図3(C)に示すように取付穴16aに導電針体16bが挿通されて凹部14内に電極16が形成されると共に、上面の配線パターン11aの電極端子部分とICチップ3の入出力端子部分に形成されたバンプとをフリップチップボンディング31により接合する。
このように形成された低温焼成多層セラミック基板の基板本体1は、図3(D)に示すように、凹部14に接続プラグ2のプラグ本体21を挿し込むと共に、導電針体16bを接触部22の挿通接触させて接続動作を完了する。
As shown in FIG. 3C, the
As shown in FIG. 3D, the substrate
(本発明の第2の実施形態)
本発明の第2の実施形態に係る低温焼成多層セラミック基板を図4及び図5に基づいて説明する。この図4は本実施形態に係る低温焼成多層セラミック基板の概略構成斜視図、図5は図4に記載する低温焼成多層セラミック基板のB−B線断面図を示す。
(Second embodiment of the present invention)
A low-temperature fired multilayer ceramic substrate according to a second embodiment of the present invention will be described with reference to FIGS. 4 is a schematic perspective view of the low-temperature fired multilayer ceramic substrate according to this embodiment, and FIG. 5 is a cross-sectional view taken along the line BB of the low-temperature fired multilayer ceramic substrate shown in FIG.
前記各図において本実施形態に係る低温焼成多層セラミック基板は、前記第1の実施形態に係る低温焼成多層セラミック基板と同様に、複数の層として配線パターン11a、12a、13a、ビア11b、12b、13b及び受動素子が配設される基板本体1及びこの基板本体1の側端面に凹部14が低温焼成にて形成され、この凹部14内に前記配線パターン11a、12a、13a又はビア11b、12b、13bと接続する電極17が形成され、前記基板本体1の最上層でICチップ3を配線パターン11aにフリップチップボンディング31されるように実装されてSiPとして構成される。また、前記基板本体1は、第1の実施形態の場合と異なりセラミック基板11、12、13の三層に簡略化して構成され、同様にこの積層された状態で低温焼成される。
In each of the drawings, the low-temperature fired multilayer ceramic substrate according to the present embodiment is similar to the low-temperature fired multilayer ceramic substrate according to the first embodiment, as
前記電極17は、基板本体1の凹部14における対向する側面に配線パターン12a、13aを延出させた露出部分として構成され、また配線パターン12a、13aと連結するビア11b、12b、13bに接続される胴体部分として構成される。この電極17に接続される接続プラグ5は、凹部14の凹溝形状に対応する外形寸法で形成されるプラグ本体51と、このプラグ本体51の先端両側面に短冊状の導電材で形成される接触部52と、この接触部52に導体芯線53が接続されるケーブル54とを備える構成である。
The
次に、前記構成に基づく本実施形態に係る低温焼成多層セラミック基板の形成動作及び接続プラグ5との接続動作について説明する。まず、本実施形態に係る低温焼成多層セラミック基板の形成動作について、最下層のセラミック基板13は表面に配線パターン13a、ビア13b及びこの配線パターン13aを延出させて短冊状の導電材で露出部分となる電極17が形成される。また、中層セラミック基板12は端部をセラミック基板13の長さより接続プラグ5のプラグ本体51が嵌合する寸法だけ短く形成されると共に、表面に配線パターン12a、ビア12b、さらに受動素子等(図示を省略する。)が形成される。また、上層部のセラミック基板11は、裏面端部にセラミック基板12のセラミック基板12の配線パターン12aと接触する短冊状の導電材で露出部分となる電極17が形成されると共に、表面に配線パターン11a、ビア11b及び取付穴16a、さらに受動素子等(図示を省略する。)が形成される。
Next, the formation operation of the low-temperature fired multilayer ceramic substrate and the connection operation with the
前記セラミック基板13の上にセラミック基板12を積層し、さらにこのセラミック基板12の上にセラミック基板11を積層し、前記第1の実施形態と同様にこの積層された状態で低温(例えば、900℃以下)により焼成して一体化する。上面の配線パターン11aの電極端子部分と、ICチップ3の入出力端子部分に形成されたバンプとをフリップチップボンディング31により接合する。
A
このように形成された低温焼成多層セラミック基板の基板本体1は、図5に示すように、凹部14に接続プラグ5のプラグ本体51を挿し込むことにより、この凹部14内に対向する二つの電極17に接続プラグ5の各接触部52を接触させて接続動作を完了する。
As shown in FIG. 5, the
(本発明の第3の実施形態)
本発明の第3の実施形態に係る低温焼成多層セラミック基板を図6に基づいて説明する。この図6は本実施形態に係る低温焼成多層セラミック基板の概略構成斜視図を示す。
同図において本実施形態に係る低温焼成多層セラミック基板は、前記第2の実施形態に係る低温焼成多層セラミック基板の凹部14とは異なり、短冊状の導電材からなる電極17を段差状の平面部に露出させる段部18で構成され、この電極17が下層のセラミック基板12に形成される配線パターン12aから延出した導電材として形成される。
(Third embodiment of the present invention)
A low-temperature fired multilayer ceramic substrate according to a third embodiment of the present invention will be described with reference to FIG. FIG. 6 shows a schematic perspective view of the low-temperature fired multilayer ceramic substrate according to this embodiment.
In the figure, the low-temperature fired multilayer ceramic substrate according to the present embodiment is different from the
また、前記電極17は、上層のセラミック基板11の配線パターンから段部18の表面に沿って段差状に引き廻すように段部18の平面部まで延出させる構成とすることもできる。この場合には、段部18の段差状の平面部及び起立部の両面で電極17を構成することができることとなり、より確実に各低温焼成多層セラミック基板相互間の接続が可能となる。
Further, the
次に、本実施形態に係る低温焼成多層セラミック基板の基板本体1を他の低温焼成多層セラミック基板の基板本体4に接続する場合には、基板本体1の段部18と基板本体4の両側突出部41を係合させ、この段部18の平面部及び起立部に形成される電極17と突出部41の下面及び内側面に形成される電極41aを接触させる。また、基板本体1と同一形状の他の基板本体を接続する場合も、前記基板本体4の場合と同様に各々重ね合わせて基板本体1の段部18と他の基板本体の両側突出部(19に相当する。)を係合させることにより実行される。
Next, when the
(本発明の他の実施形態)
本発明の他の実施形態に係る低温焼成多層セラミック基板を図7及び図8に基づいて説明する。この図7は、本発明の他の実施形態に係る低温焼成多層セラミック基板の外観斜視図及び連結態様断面図、図8は本発明の他の実施形態に係る低温焼成多層セラミック基板の外観斜視図及び連結態様展開図を示す。
(Other embodiments of the present invention)
A low-temperature fired multilayer ceramic substrate according to another embodiment of the present invention will be described with reference to FIGS. 7 is an external perspective view and a cross-sectional view of a low temperature fired multilayer ceramic substrate according to another embodiment of the present invention, and FIG. 8 is an external perspective view of a low temperature fired multilayer ceramic substrate according to another embodiment of the present invention. And a connection mode development view is shown.
前記図7に記載の低温焼成多層セラミック基板は、前記各実施形態における基板本体1と同様に基板本体10が形成され、この基板本体10の一側端側に凹部14が形成されると共に他側端側に凸部15が形成され、この凹部14内に形成される電極17bとこの電極17bに対応する位置の前記凸部15外側に電極17aが形成される構成である。前記凹部14及び凸部15は、各基板本体10が相互に連結した場合に嵌合して、電極17aと電極17bとが密着状態で接触するように形成される。
In the low-temperature fired multilayer ceramic substrate shown in FIG. 7, a
このように複数の基板本体10を一軸方向に連続して連結することにより、小さな基板本体10により基板として大きく形成できる(図7(B)を参照)。特に、複数の基板本体10が各々異なる機能を有する場合には、連結した基板が多機能基板として構成でき、また各基板本体10が同一又は異なる機能を有する場合であっても相互に補完的又は相乗的に機能を向上させることができる。
In this way, by connecting a plurality of
前記図8に記載の低温焼成多層セラミック基板は、前記図7記載の低温焼成多層セラミック基板の一軸方向への複数の基板本体10の連結に加え、この一軸(x軸方向)に直交する他軸方向(y軸方向)へも複数の基板本体10を連結する構成である。このx軸・y軸の交点に位置する基板本体100は、図8(A)に示すように、方形状基板の相隣る各二つの側端面に凹部14及び凸部15を形成し、この凹部14内に電極17bを形成すると共に凸部15外側に電極17aを形成して構成される。
The low-temperature fired multilayer ceramic substrate shown in FIG. 8 is connected to a plurality of
この基板本体100を中心としてx軸方向及びy軸方向へ前記図7に記載の基板本体10を図8(B)に示すように順次連結して展開することができる。このようにx・y軸の二軸方向に複数の基板本体10を連結することにより、より大規模な多機能基板を簡易且つ確実に形成することができる。
With the
1、4、10、100 基板本体
11a、12a、13a 配線パターン
11b、12b、13b ビア
14 凹部
14a、14b 切欠き部
15 凸部
16、17、17a、17b、41a 電極
16a 取付穴
16b 導電針体
18 段部
19、41 突出部
2、5 接続プラグ
21、51 プラグ本体
22、52 接触部
23、53 導体芯線
24、54 ケーブル
3 ICチップ
31 フリップチップボンディング
1, 4, 10, 100
Claims (5)
前記基板本体の側端面に凹部又は段差部を形成し、当該凹部又は段差部に前記配線パターン又はビアと接続される電極を配設されることを
特徴とする低温焼成多層セラミック基板。 In a low-temperature fired multilayer ceramic substrate comprising a substrate body in which a wiring pattern is formed as a plurality of layers
A low-temperature fired multilayer ceramic substrate, wherein a concave portion or a step portion is formed on a side end surface of the substrate body, and an electrode connected to the wiring pattern or the via is disposed in the concave portion or the step portion.
前記電極が、基板本体の側端面に形成される凹部の内側面又は段差部の表面に前記配線パターンから延出して形成されることを
特徴とする低温焼成多層セラミック基板。 In the low-temperature fired multilayer ceramic substrate according to claim 1,
The low-temperature fired multilayer ceramic substrate, wherein the electrode is formed to extend from the wiring pattern on an inner surface of a recess or a surface of a stepped portion formed on a side end surface of a substrate body.
前記凹部の底面又は段差部の側面に前記配線パターンに到達する深さの細線状の取付穴が形成され、
前記電極が細線状の針体として形成され、当該針体を低温焼成された基板本体の取付穴に挿通固定されることを
特徴とする低温焼成多層セラミック基板。 In the low-temperature fired multilayer ceramic substrate according to claim 1,
A thin wire-like mounting hole reaching the wiring pattern is formed on the bottom surface of the recess or the side surface of the stepped portion,
A low-temperature fired multilayer ceramic substrate, wherein the electrode is formed as a fine-line needle body, and the needle body is inserted and fixed in a mounting hole of a substrate body fired at a low temperature.
前記電極が、複数層の配線パターンのうち対応する中間層の一の配線パターンに接続され、当該一の配線パターン以外の他の配線パターンをビアホールにより一の配線パターンを介して接続されることを
特徴とする低温焼成多層セラミック基板。 In the low-temperature fired multilayer ceramic substrate according to any one of claims 1 to 3,
The electrode is connected to one wiring pattern of a corresponding intermediate layer among a plurality of wiring patterns, and other wiring patterns other than the one wiring pattern are connected via one wiring pattern by via holes. A low temperature fired multilayer ceramic substrate.
前記基板本体を相互に、複数連結して単一の基板を構成することを
特徴とする低温焼成多層セラミック基板。
In the low-temperature fired multilayer ceramic substrate according to any one of claims 1 to 4,
A low-temperature fired multilayer ceramic substrate, wherein a plurality of the substrate bodies are connected to each other to form a single substrate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005349994A JP2007157949A (en) | 2005-12-02 | 2005-12-02 | Low-temperature calcination multilayer ceramic substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005349994A JP2007157949A (en) | 2005-12-02 | 2005-12-02 | Low-temperature calcination multilayer ceramic substrate |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007157949A true JP2007157949A (en) | 2007-06-21 |
Family
ID=38241928
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005349994A Pending JP2007157949A (en) | 2005-12-02 | 2005-12-02 | Low-temperature calcination multilayer ceramic substrate |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007157949A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015531545A (en) * | 2012-09-17 | 2015-11-02 | コミッサリア ア レネルジー アトミーク エ オ エナジーズ アルタナティブス | Cap for device with groove and chip, device equipped with cap, assembly of device and wiring element, and manufacturing method thereof |
CN105811753A (en) * | 2016-03-17 | 2016-07-27 | 电子科技大学 | Low temperature co-fired ceramic (LTCC) DC-DC converter substrate resistant to high current |
CN113571476A (en) * | 2021-07-14 | 2021-10-29 | 上海富乐华半导体科技有限公司 | Chip packaging method |
-
2005
- 2005-12-02 JP JP2005349994A patent/JP2007157949A/en active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015531545A (en) * | 2012-09-17 | 2015-11-02 | コミッサリア ア レネルジー アトミーク エ オ エナジーズ アルタナティブス | Cap for device with groove and chip, device equipped with cap, assembly of device and wiring element, and manufacturing method thereof |
US9888573B2 (en) | 2012-09-17 | 2018-02-06 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Cap for a chip device having a groove, device provided with said cap, assembly consisting of the device and a wire element, and manufacturing method thereof |
JP2019033266A (en) * | 2012-09-17 | 2019-02-28 | コミッサリア ア レネルジー アトミーク エ オ エナジーズ アルタナティブス | Cap for device with groove and chip, device equipped with cap, assembly of device and wiring element, and manufacturing method thereof |
CN105811753A (en) * | 2016-03-17 | 2016-07-27 | 电子科技大学 | Low temperature co-fired ceramic (LTCC) DC-DC converter substrate resistant to high current |
CN113571476A (en) * | 2021-07-14 | 2021-10-29 | 上海富乐华半导体科技有限公司 | Chip packaging method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4258432B2 (en) | Substrate bonding member and three-dimensional connection structure using the same | |
US6952049B1 (en) | Capacitor-built-in type printed wiring substrate, printed wiring substrate, and capacitor | |
JP5715334B2 (en) | Semiconductor device | |
JP5790682B2 (en) | Module and manufacturing method thereof | |
JP6129415B2 (en) | Detachable electrical connection structure and electrical connection connector, semiconductor package assembly, and electronic device equipped with the same | |
WO2004098252A1 (en) | Printed wiring board connection structure | |
JPH07109932B2 (en) | Circuit assembly | |
WO2004098249A1 (en) | Connection structure of printed wiring board | |
JP2004319991A (en) | Power semiconductor module | |
JP7257445B2 (en) | board module | |
KR20040014425A (en) | Interposer for a semiconductor module, semiconductor produced using such an interposer and method for producing such an interposer | |
CN100423240C (en) | Multilayer Ceramic Substrate with Single Via Anchor Pad | |
KR100355753B1 (en) | Board to board connector | |
US8546186B2 (en) | Planar interconnect structure for hybrid circuits | |
JP2007157949A (en) | Low-temperature calcination multilayer ceramic substrate | |
US6570271B2 (en) | Apparatus for routing signals | |
JP2011155199A (en) | Circuit mounting substrate | |
JP2010043874A (en) | Connect board and electronic componenet inspection device using the same | |
US20110024171A1 (en) | Multilayer laminated circuit | |
JP2007324184A (en) | Assembling structure of low-temperature baked multilayer ceramic substrate | |
JP2007524254A (en) | Interconnect structure and method for connecting embedded signal lines to electrical devices | |
JP2008034672A (en) | Method for mounting chip component, and electronic module | |
JP2000068149A (en) | Laminated electronic component and manufacture therefor | |
JP2007194240A (en) | Printed circuit boards and electronic devices | |
JP2007220915A (en) | Pin connecting structure of printed board |