JP2007157858A - Mounting substrate - Google Patents
Mounting substrate Download PDFInfo
- Publication number
- JP2007157858A JP2007157858A JP2005348563A JP2005348563A JP2007157858A JP 2007157858 A JP2007157858 A JP 2007157858A JP 2005348563 A JP2005348563 A JP 2005348563A JP 2005348563 A JP2005348563 A JP 2005348563A JP 2007157858 A JP2007157858 A JP 2007157858A
- Authority
- JP
- Japan
- Prior art keywords
- punching
- wiring
- substrate
- dummy wiring
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
Description
本発明は、複数の電子部品を搭載し、金型を用いて打ち抜くことにより1つの電子部品装置単位に個片化される実装基板に関するものである。 The present invention relates to a mounting board that is mounted into a single electronic component device unit by mounting a plurality of electronic components and punching them using a mold.
従来から、複数の電子部品搭載部を持つフレーム状の実装基板を、1つの電子部品装置単位に個片化する方法の1つとして、実装基板を金型により打ち抜いて個片化する工法(例えば、特許文献1の従来技術を参照)が広く利用されている。 Conventionally, as one method of dividing a frame-shaped mounting board having a plurality of electronic component mounting parts into one electronic component device unit, a mounting method (for example, a method of punching a mounting board into pieces by a mold) , Refer to the prior art of Patent Document 1).
上記のように、電子部品装置の個片化において、従来の金型による打ち抜き工法と実装基板について、図6,図7,図8を用いて以下に説明する。
図6は従来の金型により打ち抜かれる実装基板を示す平面図、図7は従来の実装基板の金型による打ち抜きを説明する断面図であり、図6のA−A’断面図である。また、図8は従来の金型による打ち抜きによって個片化された電子部品装置を示す断面図である。
As described above, the punching method using a conventional mold and the mounting substrate in the separation of the electronic component device will be described below with reference to FIGS. 6, 7, and 8.
FIG. 6 is a plan view showing a mounting substrate punched out by a conventional mold, FIG. 7 is a sectional view for explaining punching of the conventional mounting substrate by a mold, and is a cross-sectional view taken along line AA ′ of FIG. FIG. 8 is a cross-sectional view showing an electronic component device divided into pieces by punching with a conventional mold.
図6,図7に示すように、実装基板6は内部に1または複数層の配線16、および、各配線の層間に設けられた樹脂9を備え、さらに、基板表層全面がソルダーレジスト7、ソルダーレジスト11により保護される構成である。実装基板6上には電子部品を実装するダイパッド領域を有し、その裏面には外部端子としてはんだボール12を形成する。各層の配線間および各配線16とはんだボール12との電気的接続にはスルーホール等が用いられる。実装基板6には、打ち抜きにより切断する箇所に複数のスリット13が配置され、スリット13間の基板が残存している部分を金型保持部17に保持された打ち抜き金型5により打ち抜いて個片化される。図8の例では、実装基板6上に電子部品として半導体チップ3をダイアタッチ材4により固定し、金属ワイヤ2により半導体チップ3と実装基板6の配線16とを電気的に接続し、封止樹脂1により保護され、打ち抜き金型5により、個片化されて電子部品装置としての半導体装置となる。
しかしながら上記のような従来の基板構造での金型による打ち抜きでの個片化では、図7に示すように、打ち抜き金型5により、実装基板6を打ち抜くとき、実装基板6に大きな衝撃が発生するため、実装基板6の封止樹脂1との界面においてクラック18が発生して実装基板6の配線16を切断し、電気的なオープン現象となり、基板の信頼性面で大きな問題点を有していた。
However, in the conventional singulation with a die in the conventional substrate structure as described above, when the
また、上記の問題点に対して、従来の実装基板(例えば、特許文献1を参照)では、コーナー部に大きなスリットを設け、コーナー部に発生する衝撃を緩和しているが、コーナー部以外の周辺部分には打ち抜かれる実装基板が存在するため、その部分に金型による切断ダメージによるクラックが発生し、基板の配線を切断するという問題点は同様に有している。また、スリットをコーナー部に大きく配置すると、フレーム状の実装基板の反りやたわみ等も大きくなり易く、電子部品の製造時には熱等が加えられる工程もあるため、反りやたわみが生じ、安定性にも問題点を有することになる。 Moreover, with respect to the above problems, in the conventional mounting substrate (see, for example, Patent Document 1), a large slit is provided in the corner portion to reduce the impact generated in the corner portion. Since there is a mounting substrate that is punched in the peripheral portion, a crack due to cutting damage caused by the mold occurs in that portion, and the problem of cutting the wiring on the substrate is also the same. In addition, if the slits are placed large in the corner, warping and deflection of the frame-shaped mounting board are likely to increase, and there are processes where heat etc. is applied during the manufacture of electronic components, causing warpage and deflection, resulting in stability. Will also have problems.
本発明は、上記従来の問題点を解決するもので、簡便な基板構造でありながら、フレーム状の実装基板の反りやたわみ等の問題を生じさせることなく、実装基板への金型による打ち抜きに伴うクラックの発生を防止し、電子部品の信頼性を高めることを目的とする。 The present invention solves the above-described conventional problems, and can be used for punching a mounting board with a mold without causing problems such as warping and deflection of the frame-like mounting board, while having a simple board structure. The purpose is to prevent the occurrence of accompanying cracks and increase the reliability of electronic components.
上記の目的を達成するために、本発明の請求項1記載の実装基板は、複数の電子部品を搭載し、金型を用いて打ち抜くことにより電子部品装置に個片化される実装基板であって、1または複数層の配線と、前記配線の各層間および周囲に設けられた樹脂と、前記電子部品を実装するダイパッド領域と、前記配線と電気的に接続される外部端子と、打ち抜きにより個片化する領域の一部に形成されたスリットと、前記個片化する領域の前記スリット間に設けたダミー配線と、表層面を保護するソルダーレジストとを有し、前記ダミー配線上の前記樹脂および前記ソルダーレジストを除去して露出した前記ダミー配線から前記金型を用いて打ち抜くことにより電子部品装置に個片化することを特徴とする。
In order to achieve the above object, a mounting substrate according to
請求項2記載の実装基板は、請求項1記載の実装基板において、前記ダミー配線が打ち抜き側の基板表層に設けられることを特徴とする。
請求項3記載の実装基板は、請求項1記載の実装基板において、前記ダミー配線が打ち抜き側の基板内層に設けられ、前記打ち抜き側の基板内層のダミー配線を打ち抜き側から露出するように前記樹脂および前記ソルダーレジストを除去することを特徴とする。
According to a second aspect of the present invention, in the mounting substrate according to the first aspect, the dummy wiring is provided on a surface layer of the punched side.
The mounting board according to
請求項4記載の実装基板は、請求項1または請求項2または請求項3のいずれかに記載の実装基板において、前記ダミー配線が打ち抜きと逆側の基板表層に設けられることを特徴とする。 According to a fourth aspect of the present invention, in the mounting substrate according to the first, second, or third aspect, the dummy wiring is provided on the surface layer of the substrate opposite to the punching.
請求項5記載の実装基板は、請求項3記載の実装基板において、前記ダミー配線が打ち抜きと逆側の基板内層に設けられ、前記打ち抜きと逆側の基板内層のダミー配線を打ち抜きと逆側から露出するように前記樹脂および前記ソルダーレジストを除去することを特徴とする。
The mounting board according to claim 5 is the mounting board according to
請求項6記載の実装基板は、請求項1または請求項2または請求項3または請求項4または請求項5のいずれかに記載の実装基板において、前記ダミー配線がメッシュ状であることを特徴とする。
The mounting board according to
以上により、簡便な基板構造でありながら、フレーム状の実装基板の反りやたわみ等の問題を生じさせることなく、実装基板への金型による打ち抜きに伴うクラックの発生を防止し、電子部品の信頼性を高めることができる。 As described above, while having a simple board structure, it does not cause problems such as warping and deflection of the frame-shaped mounting board, and prevents the occurrence of cracks due to the punching of the mounting board with a mold, thereby improving the reliability of electronic components. Can increase the sex.
以上のように本発明によれば、少なくとも実装基板の金型により打ち抜かれる領域内にダミー配線を備え、さらに、ダミー配線上部に配置されているレジスト、樹脂等を除去する構成とすることで、金型での打ち抜き時の衝撃を吸収、分散させることができ、基板の配線が多層化して基板の厚みが増加し、金型での打ち抜き時の衝撃が相対的に増加する場合においても、ダミー配線上部の樹脂をレーザー等により除去することで、金型での打ち抜き部分の厚みを薄くすることができ、ダミー配線による衝撃吸収とともに、衝撃を緩和することができるため、簡便な基板構造でありながら、フレーム状の実装基板の反りやたわみ等の問題を生じさせることなく、実装基板への金型による打ち抜きに伴うクラックの発生を防止し、電子部品の信頼性を高めることができる。 As described above, according to the present invention, the dummy wiring is provided in at least the region to be punched out by the mold of the mounting substrate, and the resist, resin, and the like arranged on the dummy wiring are removed. It can absorb and disperse the impact when punching in the mold, increase the thickness of the substrate by multilayering the wiring of the board, and even when the impact when punching with the mold is relatively increased By removing the resin at the top of the wiring with a laser, etc., the thickness of the punched part in the mold can be reduced, and the impact can be mitigated along with the shock absorption by the dummy wiring. However, without causing problems such as warping and deflection of the frame-shaped mounting board, it prevents the occurrence of cracks due to punching of the mounting board with a mold, and the reliability of electronic components It can be increased.
本発明の実装基板は、打ち抜きによって個片化する領域にダミー配線を形成し、ダミー配線上の樹脂ならびにソルダーレジストを除去した状態で、ダミー配線から金型により打ち抜いて個片化することにより、簡便な基板構造でありながら、フレーム状の実装基板の反りやたわみ等の問題を生じさせることなく、実装基板への金型による打ち抜きに伴うクラックの発生を防止し、電子部品の信頼性を高めることができる。 The mounting substrate of the present invention is formed by forming dummy wirings in a region to be separated by punching, and by removing the resin and solder resist on the dummy wirings and punching them out from the dummy wirings with a mold. Although it has a simple board structure, it does not cause problems such as warping and deflection of the frame-shaped mounting board, and prevents the occurrence of cracks due to punching of the mounting board with a mold, thereby improving the reliability of electronic components. be able to.
以下、本発明の実施の形態について、図面を参照しながら説明する。
(実施の形態1)
まず、実施の形態1における実装基板について、図1,図2を参照しながら具体的に説明する。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
(Embodiment 1)
First, the mounting substrate in the first embodiment will be specifically described with reference to FIGS.
図1は本発明の実施の形態1における実装基板の金型による打ち抜きを説明する断面図であり、図2の平面図におけるB−B’断面図である。図2は本発明の金型により打ち抜かれる実装基板を示す平面図である。
FIG. 1 is a cross-sectional view for explaining punching of a mounting board by a mold according to
図1,図2に示すように、実装基板6は内部に1または複数層の配線16、および、各配線の層間と配線の周囲に設けられた樹脂9を備え、さらに、基板表層面がソルダーレジスト7、ソルダーレジスト11により保護される構成である。実装基板6上には電子部品を実装するダイパッド領域を有し、その裏面には外部端子として例えばはんだボール12を形成する。各層の配線間および各配線16とはんだボール12との電気的接続にはスルーホール等が用いられる。実装基板6には、打ち抜きにより切断する箇所に複数のスリット13が形成され、スリット13間の基板が残存している部分を金型保持部17に保持された打ち抜き金型5により打ち抜いて個片化される。本発明では、このような従来の実装基板に対して、さらに、スリット13間の打ち抜き金型5により切断される実装基板の表層に打ち抜き側の表層ダミー配線8を設け、打ち抜き側の表層ダミー配線8上のソルダーレジスト7を除去して打ち抜き側の表層ダミー配線8を露出することを特徴とする。
As shown in FIGS. 1 and 2, the
この実装基板6上に電子部品として例えば半導体チップ3をダイアタッチ材4により固定し、金属ワイヤ2により半導体チップ3と実装基板6の配線16とを電気的に接続し、封止樹脂1により保護され、打ち抜き金型5により個片化されて電子部品装置として半導体装置となる。
For example, a
個片化に際し、打ち抜き金型5は、露出した打ち抜き側の表層ダミー配線8を打ち抜くことで、配線のCuは延性に優れるために、打ち抜き時の衝撃は、緩和、吸収、分散され、簡便な基板構造でありながら、フレーム状の実装基板の反りやたわみ等の問題を生じさせることなく、実装基板への金型による打ち抜きに伴うクラックの発生を防止し、電子部品の信頼性を高めることができる。さらに、打ち抜きと逆側の表層ダミー配線10を有し、ソルダーレジスト11を開口させた構造とすることで、より、打ち抜き時の衝撃を、緩和、吸収、分散することができる。
(実施の形態2)
次に、実施の形態2における実装基板について、図3を参照しながら具体的に説明する。
When cutting into individual pieces, the punching die 5 is formed by punching the exposed dummy layer 8 on the punching side, so that Cu of the wiring is excellent in ductility. Although it is a board structure, it can prevent the occurrence of cracks caused by punching the mounting board with a mold without causing problems such as warping and deflection of the frame-like mounting board, and improve the reliability of electronic components it can. Furthermore, by having a structure in which the surface layer dummy wiring 10 opposite to the punching is provided and the
(Embodiment 2)
Next, the mounting substrate in the second embodiment will be specifically described with reference to FIG.
実施の形態2は配線層を3層以上備える実装基板に適応できるもので、打ち抜き領域上のソルダーレジストおよび樹脂を内層のダミー配線が露出するまで除去することを特徴とする。 The second embodiment can be applied to a mounting board having three or more wiring layers, and is characterized in that the solder resist and the resin on the punched region are removed until the inner dummy wiring is exposed.
図3は本発明の実施の形態2における実装基板の金型による打ち抜きを説明する断面図であり、実装基板の配線層が3層以上、図3の例では4層の配線層を備える実装基板の断面図である。
FIG. 3 is a cross-sectional view for explaining punching of a mounting board with a mold according to
図3に示すように、実装基板6は内部に3層の配線16、および、各配線の層間に設けられた樹脂9を備え、さらに、基板表層面がソルダーレジスト7、ソルダーレジスト11により保護される構成である。実装基板6上には電子部品を実装するダイパッド領域を有し、その裏面には外部端子として例えばはんだボール12を形成する。各層の配線間および各配線16とはんだボール12との電気的接続にはスルーホール等が用いられる。実装基板6には、実施の形態1と同様に、打ち抜きにより切断する箇所に複数のスリット13が形成され、スリット13間の基板が残存している部分を金型保持部17に保持された打ち抜き金型5により打ち抜いて個片化される。本発明では、このような従来の実装基板に対して、さらに、スリット13間の打ち抜き金型5により切断される実装基板内部に打ち抜き側の内層ダミー配線14を設け、打ち抜き側の内層ダミー配線14上の樹脂9およびソルダーレジスト7をレーザー等で除去して打ち抜き側の内層ダミー配線14を露出することを特徴とする。
As shown in FIG. 3, the mounting
この実装基板6上に電子部品として例えば半導体チップ3をダイアタッチ材4により固定し、金属ワイヤ2により半導体チップ3と実装基板6の配線16とを電気的に接続し、封止樹脂1により保護され、打ち抜き金型5により個片化されて電子部品装置としての半導体装置となる。
For example, a
個片化に際し、打ち抜き金型5は、露出した打ち抜き側の内層ダミー配線14を打ち抜くことで、配線のCuは延性に優れるために、打ち抜き時の衝撃は、緩和、吸収、分散されるとともに、実装基板6の打ち抜き部の厚みを薄くすることができ、簡便な基板構造でありながら、フレーム状の実装基板の反りやたわみ等の問題を生じさせることなく、実装基板への金型による打ち抜きに伴うクラックの発生を防止し、電子部品の信頼性を高めることができる。さらに、打ち抜きと逆側の表層ダミー配線10を有し、ソルダーレジスト11を開口させた構造とすることで、より、打ち抜き時の衝撃を、緩和、吸収、分散することができる。
When cutting into individual pieces, the punching die 5 punches the exposed inner layer dummy wiring 14 on the punching side, so that the Cu of the wiring is excellent in ductility, so that the impact at the time of punching is relaxed, absorbed, and dispersed, The thickness of the punched portion of the mounting
以上の説明では、配線層が3層である実装基板について説明したが、配線層が4層以上の場合においても、内層の配線層の一部または全部に内層ダミー配線を設けることにより、同様の効果を奏することができる。
(実施の形態3)
次に、実施の形態3における実装基板について、図4を参照しながら具体的に説明する。
In the above description, the mounting substrate having three wiring layers has been described. However, even when the wiring layer has four or more wiring layers, by providing inner layer dummy wirings in part or all of the inner wiring layer, There is an effect.
(Embodiment 3)
Next, the mounting substrate in the third embodiment will be specifically described with reference to FIG.
実施の形態3は配線層を4層以上備える実装基板に適応できるもので、打ち抜き領域のソルダーレジストおよび樹脂を内層のダミー配線が露出するまで実装基板上下から除去することを特徴とする。 The third embodiment can be applied to a mounting board having four or more wiring layers, and is characterized in that the solder resist and the resin in the punched area are removed from the upper and lower sides of the mounting board until the inner dummy wiring is exposed.
図4は本発明の実施の形態3における実装基板の金型による打ち抜きを説明する断面図であり、実装基板の配線層が4層の配線層を備える実装基板の断面図である。
図4に示すように、実施の形態3では、実施の形態2の実装基板において、打ち抜き側の内層ダミー配線14に加えて打ち抜きと逆側の内層ダミー配線15を設け、打ち抜きと逆側の表層ダミー配線10を設けず、打ち抜きと逆側においても、打ち抜きと逆側の内層ダミー配線15上の樹脂9もレーザー等により除去する構成である。
FIG. 4 is a cross-sectional view for explaining punching of a mounting board by a mold according to
As shown in FIG. 4, in the third embodiment, in the mounting substrate of the second embodiment, an inner layer dummy wiring 15 opposite to the punching side is provided in addition to the inner layer dummy wiring 14 on the punching side, and the surface layer opposite to the punching is provided. The dummy wiring 10 is not provided, and the
打ち抜き時の衝撃は、緩和、吸収、分散されるとともに、実装基板の多層化による実装基板の厚みの増加によって相対的に増加する打ち抜き金型5による衝撃に対し、打ち抜き部の基板厚みを表裏より薄くすることができるため、簡便な基板構造でありながら、フレーム状の実装基板の反りやたわみ等の問題を生じさせることなく、実装基板への金型による打ち抜きに伴うクラックの発生を防止し、電子部品の信頼性を高めることができる。 The impact at the time of punching is relaxed, absorbed, and dispersed, and the substrate thickness of the punched portion is determined from the front and back against the impact caused by the punching die 5 that relatively increases due to the increase in the thickness of the mounting substrate due to the multilayer mounting substrate. Because it can be made thin, it has a simple board structure, but without causing problems such as warping and deflection of the frame-like mounting board, preventing the occurrence of cracks due to punching with a mold to the mounting board, The reliability of electronic components can be increased.
図5は本発明のダミー配線をメッシュ状にした実装基板を示す平面図であり、実施の形態1における、露出している内抜き側の表層ダミー配線8をメッシュ状にしたものであり、金型での打ち抜き時の衝撃吸収とともに、配線のCuの占有率を調整することにより、切断時のバリ、ダレを調整することがでる。また、実施の形態1,実施の形態2,実施の形態3における、内層ダミー配線や打ち抜きと逆側のダミー配線もメッシュ状にしてもよく、金型での打ち抜き時の衝撃吸収とともに切断面の状態を調整、最適化することができる。
FIG. 5 is a plan view showing a mounting board in which the dummy wiring of the present invention is meshed. In the first embodiment, the exposed inner surface side dummy wiring 8 in the mesh is meshed, It is possible to adjust the burrs and sag at the time of cutting by adjusting the Cu occupation ratio of the wiring together with the impact absorption at the time of punching with the mold. In addition, the inner layer dummy wiring and the dummy wiring on the opposite side of the punching in
本発明は、簡便な基板構造でありながら、フレーム状の実装基板の反りやたわみ等の問題を生じさせることなく、実装基板への金型による打ち抜きに伴うクラックの発生を防止し、電子部品の信頼性を高めることができ、複数の電子部品を搭載し、金型を用いて打ち抜くことにより1つの電子部品装置単位に個片化される実装基板等に有用である。 Although the present invention has a simple substrate structure, it does not cause problems such as warping and deflection of the frame-shaped mounting substrate, and prevents the occurrence of cracks due to punching of the mounting substrate with a mold. The reliability can be improved, and it is useful for a mounting board or the like that is separated into one electronic component device unit by mounting a plurality of electronic components and punching them using a mold.
1 封止樹脂
2 金属ワイヤ
3 半導体チップ
4 ダイアタッチ材
5 打ち抜き金型
6 実装基板
7 ソルダーレジスト
8 打ち抜き側の表層ダミー配線
9 樹脂
10 打ち抜きと逆側の表層ダミー配線
11 ソルダーレジスト
12 はんだボール
13 スリット
14 打ち抜き側の内層ダミー配線
15 打ち抜きと逆側の内層ダミー配線
16 配線
17 金型保持部
18 クラック
DESCRIPTION OF
Claims (6)
1または複数層の配線と、
前記配線の各層間および周囲に設けられた樹脂と、
前記電子部品を実装するダイパッド領域と、
前記配線と電気的に接続される外部端子と、
打ち抜きにより個片化する領域の一部に形成されたスリットと、
前記個片化する領域の前記スリット間に設けたダミー配線と、
表層面を保護するソルダーレジストと
を有し、前記ダミー配線上の前記樹脂および前記ソルダーレジストを除去して露出した前記ダミー配線から前記金型を用いて打ち抜くことにより電子部品装置に個片化することを特徴とする実装基板。 A mounting board that is mounted on a plurality of electronic components and is singulated into an electronic component device by punching using a mold,
One or more layers of wiring;
A resin provided between and around each wiring layer;
A die pad region for mounting the electronic component;
An external terminal electrically connected to the wiring;
A slit formed in a part of the region to be singulated by punching,
Dummy wiring provided between the slits in the region to be separated;
A solder resist that protects the surface layer surface, and the resin and the solder resist on the dummy wiring are removed, and the dummy wiring exposed is removed by using the mold and separated into electronic component devices. A mounting board characterized by that.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005348563A JP2007157858A (en) | 2005-12-02 | 2005-12-02 | Mounting substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005348563A JP2007157858A (en) | 2005-12-02 | 2005-12-02 | Mounting substrate |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007157858A true JP2007157858A (en) | 2007-06-21 |
Family
ID=38241859
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005348563A Pending JP2007157858A (en) | 2005-12-02 | 2005-12-02 | Mounting substrate |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007157858A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2028691A2 (en) * | 2007-08-21 | 2009-02-25 | Broadcom Corporation | Sacrificial structures for crack propagation confinement in a substrate comprising a plurality of ICs |
-
2005
- 2005-12-02 JP JP2005348563A patent/JP2007157858A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2028691A2 (en) * | 2007-08-21 | 2009-02-25 | Broadcom Corporation | Sacrificial structures for crack propagation confinement in a substrate comprising a plurality of ICs |
EP2028691A3 (en) * | 2007-08-21 | 2011-09-07 | Broadcom Corporation | Sacrificial structures for crack propagation confinement in a substrate comprising a plurality of ICs |
US8102027B2 (en) | 2007-08-21 | 2012-01-24 | Broadcom Corporation | IC package sacrificial structures for crack propagation confinement |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3939692B2 (en) | Method for manufacturing surface acoustic wave filter package and package sheet used therefor | |
JP5400094B2 (en) | Semiconductor package and mounting method thereof | |
TW201438181A (en) | Semiconductor device and method for manufacturing the same | |
TW201712766A (en) | Package carrier and manufacturing method thereof | |
JP2006294701A (en) | Semiconductor device and its manufacturing method | |
KR20060136262A (en) | Package frame and semiconductor package using the same | |
US9478472B2 (en) | Substrate components for packaging IC chips and electronic device packages of the same | |
TWI794670B (en) | Semiconductor package and fabricate method therefore and printed circuit board assembly | |
JP2009182236A (en) | Wiring board of semiconductor device, semiconductor device, electronic device, and mother board | |
US8102027B2 (en) | IC package sacrificial structures for crack propagation confinement | |
JP2007157858A (en) | Mounting substrate | |
JP2008218932A (en) | Semiconductor element mounting substrate and its manufacturing method | |
JP2001326429A (en) | Printed wiring board | |
US7595255B2 (en) | Method for manufacturing strip level substrate without warpage and method for manufacturing semiconductor package using the same | |
JP4982664B2 (en) | Electronic device apparatus and manufacturing method thereof | |
JP2005317578A (en) | Semiconductor device and its manufacturing method | |
JP2018019077A (en) | Printed circuit board | |
JP2010004011A (en) | Semiconductor device and fabrication method thereof | |
JP2008085043A (en) | Semiconductor wafer, semiconductor chip, and method of manufacturing semiconductor chip | |
JP4830884B2 (en) | Semiconductor device | |
JP2010177303A (en) | Semiconductor device and method for manufacturing resin substrate used in semiconductor device | |
JP2002334953A (en) | Method of working wiring board | |
JP5558432B2 (en) | Substrate manufacturing method with fine pitch bumps | |
JP2008147396A (en) | Semiconductor device and its manufacturing method | |
JP2010141284A (en) | Package substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Effective date: 20080430 Free format text: JAPANESE INTERMEDIATE CODE: A7424 |